WO2010079635A1 - 発光ダイオード駆動回路およびそれを備えた面状照明装置 - Google Patents

発光ダイオード駆動回路およびそれを備えた面状照明装置 Download PDF

Info

Publication number
WO2010079635A1
WO2010079635A1 PCT/JP2009/065091 JP2009065091W WO2010079635A1 WO 2010079635 A1 WO2010079635 A1 WO 2010079635A1 JP 2009065091 W JP2009065091 W JP 2009065091W WO 2010079635 A1 WO2010079635 A1 WO 2010079635A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting diode
counter
count value
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/065091
Other languages
English (en)
French (fr)
Inventor
健 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN2009801464829A priority Critical patent/CN102224606A/zh
Priority to US12/998,483 priority patent/US20110199011A1/en
Publication of WO2010079635A1 publication Critical patent/WO2010079635A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/395—Linear regulators

Definitions

  • the present invention relates to a planar illumination device, and more particularly to a light emitting diode drive circuit that drives a plurality of light emitting diodes used as a light source in a planar illumination device that emits light from the back surface of a display device.
  • an image display device having a backlight such as a liquid crystal display device
  • a backlight such as a liquid crystal display device
  • the power consumption of the backlight can be suppressed and the image quality of the display image can be improved.
  • by dividing the screen into a plurality of areas and controlling the luminance of the backlight light source corresponding to the area based on the input image in the area it is possible to further reduce power consumption and improve image quality.
  • area active driving such a method of driving the display panel while controlling the luminance of the backlight light source based on the input image in the area.
  • a light emitting diode In the display device employing the area active drive described above, a light emitting diode (LED) is typically employed as the light source for the backlight.
  • a plurality of light emitting diode groups for example, one light emitting diode group is constituted by four light emitting diodes
  • Current is applied.
  • Japanese Patent Application Laid-Open No. 2005-310996 includes transistors as switches in parallel to each light emitting diode, and individual light emission by switching on / off of these transistors with a PWM signal. An invention is disclosed in which the brightness of the diode is adjusted.
  • FIG. 18 is a schematic diagram illustrating a configuration example of a main part of a conventional LED driver 900.
  • FIG. 18 shows a configuration for driving a light emitting diode group composed of four light emitting diodes LED1 to LED4.
  • the LED driver 900 includes switches SW1 to SW4 provided in parallel to the four light emitting diodes LED1 to LED4 constituting the light emitting diode group, and the on / off states of the switches SW1 to SW4.
  • a PWM control circuit 901 that controls the light emission by the PWM signals P1 to P4 and a value corresponding to a target light emission luminance (hereinafter referred to as “target luminance”) of each of the light emitting diodes LED1 to LED4 is set to a predetermined register (register REG1 described later) To REG4), and a constant current drive circuit 903 for applying a constant current to the light emitting diode group by causing an FET (field effect transistor) or the like to function as the constant current source 911. . Since the current flow of each light emitting diode is controlled by turning on / off the switches SW1 to SW4 provided in parallel to the light emitting diodes LED1 to LED4, these switches are hereinafter referred to as “bypass switches”.
  • FIG. 19 is a block diagram showing the configuration of the PWM control circuit 901 in the conventional LED driver 900 and its peripheral part.
  • the PWM control circuit 901 is provided in a one-to-one correspondence with the switch control circuits SC1 to SC4 for controlling the on / off states of the bypass switches SW1 to SW4 by the PWM signals P1 to P4, and the bypass switches SW1 to SW4.
  • Registers REG1 to REG4, a counter 905 that counts the pulses of the PWM control circuit clock signal PCLK, and comparators CMP1 to CMP4 that compare the value of the counter with the values of the registers REG1 to REG4 are provided.
  • the registers REG1 to REG4 store values corresponding to the target luminance of the corresponding light emitting diodes LED1 to LED4.
  • the value of the counter 905 is reset (set to zero) by the pulse of the reset signal RST, and increases by 1 according to the pulse of the PWM control circuit clock signal PCLK.
  • the bypass switches SW1 to SW4 are turned off when the value of the counter 905 is reset, and are turned on when the value of the counter 905 matches the value of the registers REG1 to REG4.
  • FIG. 19 shows an example in which the counter 905 and the registers REG1 to REG4 have 12 bits. In this case, “the pulse of the PWM control circuit clock signal PCLK is 4096 (since 2 12 is 4096).
  • this LED driver 900 performs PWM control for setting the luminance of each of the light emitting diodes LED1 to LED4 to the target luminance with 4096 clocks of the PWM control circuit clock signal PCLK given from the outside as one cycle. Is called. Thereby, each of the light emitting diodes LED1 to LED4 is turned on only for a desired period (period corresponding to the target luminance) in one cycle (PWM control).
  • the display unit of the display device adopting area active drive is divided into a plurality of areas, and as shown in FIG. 3, a plurality of light emitting diodes L1 so that one light emitting diode corresponds to one area. , L2, L3,... Are provided on the back surface of the display unit.
  • one LED driver is provided for a plurality of (four in the example shown in FIG. 20) light emitting diodes.
  • the generation timing of the pulse of the reset signal RSTb given to the LED drivers LD3 and LD4 is delayed from the generation timing of the pulse of the reset signal RSTa given to the LED drivers LD1 and LD2.
  • the light emitting diodes L9 to L16 are turned on at a timing later than the light emitting diodes L1 to L8.
  • the plurality of light emitting diodes shown in FIG. 3 are lit in the order shown in FIG. That is, the plurality of light emitting diodes provided on the back surface of the display portion are sequentially turned on one by one.
  • each light emitting diode group is arranged as shown in FIG. 20, that is, when a plurality of light emitting diodes included in each light emitting diode group are arranged in one row on the back surface of the display unit, For example, the distance between the light emitting diode and the LED driver becomes long as between the light emitting diode L1 and the LED driver LD1, and the voltage drop due to the wiring resistance between the two becomes large.
  • This LED driver is configured so that the corresponding light-emitting diode is turned off by supplying a current to the above-described bypass switch. However, when the voltage drop increases, a current also flows to the light-emitting diode, and the light-emitting diode is turned on. To do.
  • each light emitting diode group as shown in FIG. 21, that is, by arranging a plurality of light emitting diodes included in each light emitting diode group in two rows on the back surface of the display unit, the light emitting diodes are arranged.
  • -It has been proposed to reduce the distance between LED drivers.
  • the distance between the LED driver and the LED driver is not increased for any of the light-emitting diodes, and a lighting abnormality caused by a voltage drop between the light-emitting diode and the LED driver (a light-emitting diode that should originally be turned off) Occurrence of lighting) is suppressed.
  • a lighting abnormality caused by a voltage drop between the light-emitting diode and the LED driver (a light-emitting diode that should originally be turned off) Occurrence of lighting) is suppressed.
  • the constant current driving circuit 903 has a constant current source.
  • the configuration shown in FIG. 21 has a higher advantage than the configuration shown in FIG.
  • Japanese Patent Laid-Open No. 2005-310999 discloses an invention in which the brightness of each light-emitting diode is adjusted by switching the on / off state of a switch provided in parallel to each light-emitting diode as described above. Is disclosed.
  • Japanese Patent Application Laid-Open No. 2001-125066 and Japanese Patent No. 3229250 disclose a liquid crystal display device which can display a high-quality moving image.
  • each LED driver LD1 to LD4 emits light in the first column.
  • the diodes L1 to L8 and the light emitting diodes L9 to L16 in the second column are turned on at the same timing. Accordingly, the plurality of light emitting diodes shown in FIG. 3 are lit in the order shown in FIG. That is, the plurality of light emitting diodes provided on the back surface of the display unit are sequentially turned on every two rows.
  • the present invention provides an LED driver (light emitting diode driving circuit) capable of preventing a deterioration in display quality when displaying a moving image in a display device that employs a plurality of light emitting diodes as a backlight. Objective.
  • a first aspect of the present invention is a light emitting diode drive circuit that drives a plurality of light emitting diodes connected in series to each other and connected in series to a constant current source for flowing a constant current, A plurality of switches connected in parallel to each of the plurality of light emitting diodes or every predetermined number, A PWM signal generation unit that generates a PWM signal for switching the on / off state of a switch connected in parallel to each light emitting diode according to the target luminance of each light emitting diode; The PWM signal generation unit generates the PWM signal based on a plurality of timing control signals for controlling a timing at which the plurality of switches are set to an on state or an off state as an initial state. To do.
  • the PWM signal generator is Provided corresponding to each of the plurality of switches, and holding a luminance corresponding value that is a value corresponding to the target luminance of the light emitting diode corresponding to each switch and corresponding to the number of pulses of the clock signal given from the outside.
  • a plurality of luminance correspondence value holding units A plurality of timing control signals provided so as to be respectively provided, a plurality of counters for counting the number of pulses of the clock signal and outputting as count values;
  • a luminance correspondence value provided in correspondence with each of the plurality of switches and held in a luminance correspondence value holding unit corresponding to each switch, and a count value output from any one of the plurality of counters
  • a plurality of switch switching units that switch the on / off state of each switch from the initial state when they match, Each switch is in an initial state based on a timing control signal given to a counter that outputs a count value compared by a switch switching unit corresponding to each switch, The count value output from each counter is reset based on a timing control signal given to each counter.
  • the counter which outputs the count value compared by each switch switching part is predetermined, It is characterized by the above-mentioned.
  • the PWM signal generation unit further includes a counter selection unit that selects a counter that outputs a count value to be compared by each switch switching unit based on predetermined instruction data.
  • the plurality of counters includes a first counter that receives a timing control signal from the outside and a second counter other than the first counter
  • the PWM signal generator is A delay control value holding unit that holds a delay control value that is a value corresponding to a difference in timing to be in an initial state for the plurality of switches and is associated with the number of pulses of the clock signal; Provided to the second counter based on the delay control value provided corresponding to the second counter and held in the delay control value holding unit and the count value output from the first counter
  • a timing control signal generation unit for generating a timing control signal for The timing control signal generation unit counts output from the second counter when the delay control value held in the delay control value holding unit matches the count value output from the first counter.
  • the timing control signal is generated so that the value is reset.
  • It further comprises a constant current drive unit that zeros the current flowing through the constant current source when all of the plurality of switches are turned on.
  • a seventh aspect of the present invention is a planar illumination device including the light emitting diode driving circuit according to any one of the first to sixth aspects of the present invention.
  • the planar illumination device has a plurality of light emitting diode drive circuits,
  • the plurality of light emitting diodes driven by each light emitting diode driving circuit includes a first light emitting diode group which is a light emitting diode arranged on one side with respect to the arrangement position of each light emitting diode driving circuit, and each light emitting diode driving And a second light emitting diode group which is a light emitting diode disposed on the other side with respect to the circuit arrangement position,
  • the switch connected in parallel to the first light emitting diode group and the switch connected in parallel to the second light emitting diode group are set to the initial state based on different timing control signals. .
  • a switch is provided for each of a plurality of light emitting diodes connected in series or in parallel for each predetermined number, and the on / off states of the switches indicate the target luminance of the corresponding light emitting diode. It is switched according to.
  • the switch is set to an initial state based on a plurality of timing control signals. That is, some switches are set to an initial state at a certain timing, and some switches are set to an initial state at a different timing. Therefore, the plurality of light emitting diodes can be turned on or off at different timings (at a timing equal to the number of timing control signals).
  • a part of the light emitting diode driven by the light emitting diode driving circuit is arranged on one side of the light emitting diode driving circuit in order to suppress the occurrence of lighting abnormality due to the voltage drop between the light emitting diode and the light emitting diode driving circuit.
  • positioned at the other side can be lighted at a different timing.
  • the light emitting diodes configured in a plurality of columns are employed as the backlight of the display device, the light emitting diodes can be turned on one by one, thereby preventing the display quality from being deteriorated when displaying a moving image. .
  • the clock signal is reset based on a plurality of registers as a luminance corresponding value holding unit for storing a value corresponding to the target luminance of each light emitting diode, and a given timing control signal.
  • the PWM signal generation unit includes a plurality of counters that count the number of pulses and a switch switching unit that switches on / off states of the plurality of switches, thereby preventing deterioration in display quality during moving image display.
  • a light emitting diode driving circuit that can be used is realized.
  • a light emitting diode driving circuit capable of preventing the display quality from being deteriorated when displaying a moving image is realized without complicating the configuration of the PWM signal generation unit.
  • the counter that outputs the count value to be compared by each switch switching unit is determined based on the instruction data. Therefore, by creating the instruction data in consideration of the arrangement position of each light emitting diode, each light emitting diode can be turned on at a suitable timing. This realizes a light emitting diode driving circuit capable of preventing the display quality from being lowered during moving image display while increasing the degree of freedom regarding the positional relationship between the light emitting diode and the light emitting diode driving circuit.
  • the timing control signal given to a counter other than one counter among the plurality of counters provided in the PWM signal generation unit is generated inside the PWM signal generation unit. For this reason, the external input signal which should be given to a light emitting diode drive circuit is reduced.
  • the sixth aspect of the present invention when all the switches included in the light emitting diode driving circuit are turned on, the current flow in the constant current source is stopped, and the distance between the light emitting diodes is shortened. Therefore, power consumption is effectively reduced.
  • a surface illumination device that achieves the same effect as any one of the first to sixth aspects of the present invention is realized.
  • each light-emitting diode when one light-emitting diode drive circuit drives a predetermined number of light-emitting diodes, each light-emitting diode is arranged only on one side of the light-emitting diode drive circuit, The distance between the light emitting diode and the light emitting diode driving circuit is shortened. For this reason, the occurrence of abnormal lighting due to a voltage drop between the light emitting diode and the light emitting diode driving circuit is suppressed.
  • FIG. 1 is a block diagram showing a configuration of a PWM control circuit included in an LED driver and its peripheral part in an LED backlight device according to a first embodiment of the present invention. It is a block diagram which shows the whole structure of the liquid crystal display device provided with the LED backlight apparatus which concerns on the said 1st Embodiment. In the said 1st Embodiment, it is a figure for demonstrating the correspondence of an area and a light emitting diode. In the said 1st Embodiment, it is a figure for demonstrating the drawing order to a display part. It is a schematic block diagram of the LED driver in the said 1st Embodiment. It is a figure which shows the structural example which turns off a bypass switch in the said 1st Embodiment.
  • FIG. 6 is a block diagram showing a detailed configuration of a counter selection circuit in the second embodiment.
  • the said 2nd Embodiment it is a figure for demonstrating determination of the value of the selection instruction
  • FIG. 9 is a block diagram showing a configuration of a PWM control circuit included in an LED driver and its peripheral part in an LED backlight device according to a third embodiment of the present invention. It is a figure for demonstrating the effect in the said 3rd Embodiment. It is a schematic block diagram of the LED driver in a prior art example. It is a block diagram which shows the structure of the PWM control circuit contained in the LED driver which concerns on a prior art example, and its peripheral part. It is a figure for demonstrating a prior art example. It is a figure for demonstrating a prior art example. It is a figure which shows the lighting order of the light emitting diode in a prior art example.
  • FIG. 2 is a block diagram illustrating an overall configuration of a liquid crystal display device including the LED backlight device (planar illumination device) 10 according to the first embodiment of the present invention.
  • the liquid crystal display device includes an LED backlight device 10, a display control circuit 200, a source driver (video signal line driving circuit) 300, a gate driver (scanning signal line driving circuit) 400, and a display unit 500.
  • the LED backlight device 10 includes a light emitting unit 110 including a plurality of light emitting diodes that constitute a backlight for irradiating light from the back surface of the display unit 500 (to the display unit 500), and a light emitting diode in the light emitting unit 110.
  • the display unit 500 is divided into a plurality of areas, and area active driving is performed in which the display unit 500 is driven while controlling the luminance of the light emitting diodes based on the input image of each area.
  • the display unit 500 includes a plurality (n) of source bus lines (video signal lines) SL1 to SLn, a plurality (m) of gate bus lines (scanning signal lines) GL1 to GLm, and source bus lines.
  • a plurality of (n ⁇ m) pixel forming portions provided corresponding to the intersections of SL1 to SLn and gate bus lines GL1 to GLm are included. These pixel forming portions are arranged in a matrix to form a pixel array.
  • Each pixel forming portion includes a TFT 50 which is a switching element in which a gate terminal is connected to a gate bus line passing through a corresponding intersection and a source terminal is connected to a source bus line passing through the intersection, and a drain terminal of the TFT 50
  • a pixel capacitor Cp is constituted by a liquid crystal capacitor formed by the pixel electrode and the common electrode Ec.
  • an auxiliary capacitor is provided in parallel with the liquid crystal capacitor in order to reliably hold the voltage in the pixel capacitor.
  • the auxiliary capacitor is not directly related to the present invention, its description and illustration are omitted.
  • a light emitting unit 110 is provided on the back surface of the display unit 500.
  • the display unit 500 is divided into a plurality of areas as described above. As shown in FIG. 3, a plurality of light emitting diodes are provided in the light emitting unit 110 so that one light emitting diode corresponds to one area. ing.
  • the display unit 500 including 1920 source bus lines SL1 to SL1920 and 1080 gate bus lines GL1 to GL1080, 512 (32 in the extending direction of the gate bus lines and 16 in the extending direction of the source bus lines). Area) and 512 light emitting diodes are provided in the light emitting unit 110. For these light emitting diodes, the brightness is controlled based on the input image of the area corresponding to each light emitting diode.
  • the display control circuit 200 receives an image signal DAT and a timing signal group TG such as a horizontal synchronization signal and a vertical synchronization signal sent from the outside, and receives a video signal VS and a source start pulse signal for controlling image display on the display unit 500.
  • the SSP, the source clock signal SCK, the gate start pulse signal GSP, the gate clock signal GCK, and a luminance control signal group KSG for controlling the luminance of the backlight (a plurality of light emitting diodes) are output.
  • the source driver 300 receives the video signal VS, the source start pulse signal SSP, and the source clock signal SCK output from the display control circuit 200, and drives the driving video signals S (1) to S (S) to the source bus lines SL1 to SLn. n) is applied. Based on the gate start pulse signal GSP and the gate clock signal GCK output from the display control circuit 200, the gate driver 400 transfers the active scanning signals G (1) to G (m) to the gate bus lines GL1 to GLm. Is repeated with one vertical scanning period as a cycle.
  • the LED driver 100 receives the luminance control signal group KSG output from the display control circuit 200 and drives the light emitting diode in the light emitting unit 110. Thereby, light is irradiated from the back surface of the display unit 500.
  • the driving video signals S (1) to S (n) are applied to the source bus lines SL1 to SLn, and the scanning signals G (1) to G (m) are applied to the gate bus lines GL1 to GLm. Is applied, and the display unit 500 is irradiated with light from the back surface, whereby an image is displayed on the display unit 500.
  • drawing is performed in the order shown in FIG. That is, paying attention to the drawing order in units of lines, drawing is performed line by line from the top to the bottom on the display screen. Focusing on the drawing order within one line, drawing is performed pixel by pixel from the left to the right on the display screen.
  • FIG. 5 is a schematic configuration diagram of the LED driver 100 in the present embodiment.
  • the LED driver 100 is provided for each light emitting diode group composed of a plurality of light emitting diodes (that is, one LED driver 100 drives a plurality of light emitting diodes). An example in which one LED driver 100 is provided will be described.
  • the LED driver 100 includes bypass switches SW1 to SW4 provided in parallel to the four light emitting diodes LED1 to LED4 connected in series in the light emitting unit 110, and the bypass switches SW1 to SW4.
  • a PWM control circuit 101 that controls the on / off state of SW4 by PWM signals P1 to P4, and a value corresponding to the target luminance of each of the light emitting diodes LED1 to LED4 are set in predetermined registers (registers REG1 to REG4 described later).
  • the shift register 102 and a constant current drive circuit 103 for supplying a constant current to the light emitting diode group by causing the FET or the like to function as the constant current source 111 are provided.
  • the display control circuit 200 includes an input data signal DIN, a clock signal CLK, a PWM control circuit clock signal PCLK, a first reset signal RST1, and a second reset signal RST2 as a luminance control signal group KSG. Given by. The role (function) of each signal will be described later.
  • the shift register 102 is composed of 48 stages, and shifts the input data DIN sent by serial formation based on the pulse of the clock signal CLK (inside the shift register 102). As a result, 48-bit data is output from the shift register 102, and the 48-bit data is supplied to the PWM control circuit 101.
  • the PWM control circuit 101 receives the first reset signal RST1, the second reset signal RST2, the PWM control circuit clock signal PCLK, and the 48-bit data output from the shift register 102, and outputs PWM signals P1 to P4. To do. Based on the duty ratios of the PWM signals P1 to P4, the on / off states of the bypass switches SW1 to SW4 are controlled. Also, the PWM control circuit 101 allows the current flowing through the constant current source 111 when all of the bypass switches SW1 to SW4 are turned on (that is, when all of the light emitting diodes LED1 to LED4 are turned off). The operation of the constant current drive circuit 103 is controlled so as to be zero.
  • the constant current drive circuit 103 applies a constant current to the light emitting diode group by causing the FET or the like to function as the constant current source 111 as described above. However, when all of the bypass switches SW1 to SW4 are turned on, the constant current driving circuit 103 stops the current flow in the constant current source 111 based on the control signal from the PWM control circuit 101.
  • the LED driver 100 controls the on / off states of the bypass switches SW1 to SW4 based on the luminance control signal group KSG sent from the display control circuit 200 according to the target luminance of the light emitting diodes LED1 to LED4.
  • the luminance of the light emitting diodes LED1 to LED4 is controlled.
  • a configuration in which one light emitting diode is provided for each bypass switch is described as an example.
  • a plurality of light emitting diodes are provided for each bypass switch.
  • the present invention can also be applied to existing configurations.
  • FIG. 1 is a block diagram showing a configuration of a PWM control circuit 101 included in the LED driver 100 and its peripheral portion.
  • the constant current drive circuit 103 is omitted.
  • the PWM control circuit 101 includes switch control circuits SC1 to SC4 for controlling the on / off states of the bypass switches SW1 to SW4, and registers REG1 to REG4 provided to correspond to the bypass switches SW1 to SW4 on a one-to-one basis.
  • a first counter C1 and a second counter C2 that count clocks, and comparators CMP1 to CMP4 that compare the values of the first counter C1 or the second counter C2 with the values of the registers REG1 to REG4, It has.
  • the registers REG1 to REG4 and the shift register 102 constitute a serial / parallel conversion circuit.
  • the LED driver 100 includes a clock signal CLK for causing the shift register 102 to perform a shift operation, and an input data signal DIN for storing values in the registers REG1 to REG4 according to the target brightness of the light emitting diodes LED1 to LED4.
  • the PWM control circuit clock signal PCLK for causing the first counter C1 and the second counter C2 to count the number of pulses, and the first reset signal RST1 for resetting the value of the first counter C1 And a second reset signal RST1 for resetting the value of the second counter C2.
  • resetting the counter value means setting the counter value to zero.
  • the shift register 102 receives the serial input data signal DIN, and shifts it based on the generation timing of the pulse of the clock signal CLK.
  • the shift operation refers to sequentially transferring data given bit by bit to the shift register 102 one by one in a 48-stage (48 pieces) flip-flop circuit (not shown) included in the shift register 102. It means to make it.
  • 48-bit data is output in parallel from the flip-flop circuit included in the shift register 102, and the data is stored in registers REG1 to REG4 12 bits at a time.
  • the data stored in the registers REG1 to REG4 are given to the comparators CMP1 to CMP4 as register data values RD1 to RD4, respectively.
  • the first counter C1 and the second counter C2 count the number of pulses of the PWM control circuit clock signal PCLK.
  • the value of the first counter C1 is reset based on the pulse of the first reset signal RST1
  • the value of the second counter C2 is reset based on the pulse of the second reset signal RST2.
  • the values of the first counter C1 and the second counter C2 increase by 1 in accordance with the pulse of the PWM control circuit clock signal PCLK.
  • the value of the first counter C1 is provided as a first count value CNT1 to the comparators CMP1 and CMP2
  • the value of the second counter C2 is provided as a second count value CNT2 to the comparators CMP3 and CMP4.
  • the comparator CMP1 compares the first count value CNT1 and the register data value RD1, and outputs a comparison result signal CS1 indicating whether or not they match.
  • the comparator CMP2 compares the first count value CNT1 with the register data value RD2, and outputs a comparison result signal CS2 indicating whether or not they match.
  • the comparator CMP3 compares the second count value CNT2 and the register data value RD3, and outputs a comparison result signal CS3 indicating whether or not they match.
  • the comparator CMP4 compares the second count value CNT2 with the register data value RD4, and outputs a comparison result signal CS4 indicating whether or not they match.
  • the switch control circuits SC1 to SC4 respectively control the PWM signals for controlling the on / off states of the corresponding bypass switches SW1 to SW4 based on the comparison result signals CS1 to CS4 output from the corresponding comparators CMP1 to CMP4.
  • P1 to P4 are output.
  • the bypass switches SW1 to SW4 are turned on by the PWM signals P1 to P4
  • the corresponding light emitting diodes LED1 to LED4 are turned off, and the bypass switches SW1 to SW4 are turned off by the PWM signals P1 to P4.
  • the corresponding light emitting diodes LED1 to LED4 are turned on.
  • the switch control circuit turns on the bypass switch, and if the logical level of the comparison result signal is low, the switch control circuit It demonstrates as what maintains a state as it is.
  • a PWM signal generation unit is realized by the PWM control circuit 101
  • a luminance corresponding value holding unit is realized by the registers REG1 to REG4, and switches are switched by the comparators CMP1 to CMP4 and the switch control circuits SC1 to SC4. Is realized.
  • the timing control signal is realized by the first reset signal RST1 and the second reset signal RST2.
  • the first counter C1 and the second counter C2 are configured with 12 bits, and the registers REG1 to REG4 provided corresponding to the respective bypass switches SW1 to SW4 are also configured with 12 bits.
  • the bypass switches SW1 to SW4 are controlled to be turned on / off based on the comparison result between the first count value CNT1 or the second count value CNT2 and the register data values RD1 to RD4. Therefore, in the LED driver 100 according to the present embodiment, PWM control is performed with 4096 clocks (of the PWM control circuit clock signal PCLK) as one cycle.
  • Each bypass switch SW1 to SW4 is turned off when the value of the corresponding counter is reset, and is turned on when the value of the corresponding counter matches the value of the corresponding register. Thereby, each of the light emitting diodes LED1 to LED4 is lit only for a desired period (period corresponding to the target luminance) in one cycle (of PWM control).
  • the operation of the LED driver 100 will be described in detail, taking an example in which the on / off state of the bypass switch SW1 is controlled with a duty ratio of 50%, with particular attention to the bypass switch SW1.
  • the duty ratio is obtained in the display control circuit 200 based on the target luminance determined according to the input image in the area corresponding to the light emitting diode LED1 whose luminance is adjusted by the bypass switch SW1.
  • the content of 12-bit data is expressed in the format of “XXXX_XXXX_XXXX” (X is 0 or 1).
  • a value is set in the register REG1.
  • 12-bit data luminance corresponding value
  • the register REG1 For example, if the duty ratio is 25 percent, data “0100 — 0000 — 0000” is stored in the register REG1, and if the duty ratio is 75 percent, data “1100 — 0000 — 0000” is stored in the register REG1.
  • the registers REG2 to REG4 store 12-bit data indicating the duty ratio obtained based on the input images in the areas corresponding to the light emitting diodes LED2 to LED4, respectively.
  • the bypass switch SW1 is turned off as an initial state when the first count value CNT1 is reset.
  • the first reset signal RST1 is given to the switch control circuit SC1, and the switch control circuit SC1 turns off the bypass switch SW1 based on the pulse of the first reset signal RST1. It is sufficient to make the configuration as follows.
  • the bypass switch SW1 is turned off, the light emitting diode LED1 is turned on.
  • the bypass switch SW2 is turned off as an initial state when the first count value CNT1 is reset.
  • the bypass switches SW3 and SW4 are turned off as an initial state when the second count value CNT2 is reset.
  • the comparator CMP1 compares the first count value CNT1 with the register data value RD1.
  • the logic level of the comparison result signal CS1 output from the comparator CMP1 becomes a high level.
  • the logical level of the comparison result signal CS1 is maintained at the low level for the period until the first count value CNT1 becomes “1000 — 0000 — 0000”.
  • the comparison result signal CS2 is maintained at a low level until the first count value CNT1 and the register data value RD2 coincide after the first count value CNT1 is reset.
  • the comparison result signal CS3 is maintained at a low level until the second count value CNT2 and the register data value RD3 coincide after the second count value CNT2 is reset, and the comparison result signal CS4 is After the count value CNT2 is reset, the second count value CNT2 and the register data value RD4 are maintained at a low level until they match.
  • the first count value CNT1 increases from “0000 — 0000 — 0000” by 1 in accordance with the pulse of the PWM control circuit clock signal PCLK.
  • the switch control circuit SC1 switches the state of the bypass switch SW1 from the off state as the initial state to the on state.
  • the light emitting diode LED1 is turned off.
  • the bypass switch SW1 is kept on and the light emitting diode LED1 is kept off until the pulse of the first reset signal RST1 is given to the LED driver 100 again.
  • the light emitting diode LED1 is lit only for a period corresponding to 50% of one cycle (of PWM control).
  • the light emitting diodes LED2 to LED4 are lit only during a period corresponding to the respective duty ratios in one cycle (PWM control).
  • the bypass switches SW1 and SW2 corresponding to the light emitting diodes LED1 and LED2, respectively, are turned on / off based on the comparison result between the register data values RD1 and RD2 and the first count value CNT1.
  • the bypass switches SW3 and SW4 corresponding to the light emitting diodes LED3 and LED4 are controlled to be turned on / off based on the comparison result between the register data values RD3 and RD4 and the second count value CNT2.
  • the first count value CNT1 is reset based on the pulse of the first reset signal RST1
  • the second count value CNT2 is reset based on the pulse of the second reset signal RST2.
  • the generation timing of the pulse of the first reset signal RST1 and the generation timing of the pulse of the second reset signal RST2 are different, the lighting timing of the light emitting diodes LED1, LED2 and the lighting timing of the light emitting diodes LED3, LED4 Will be different.
  • one LED driver 100 is provided for each of the four light emitting diodes LED1 to LED4, and the bypass switches SW1 to SW4 are provided in parallel to the respective light emitting diodes LED1 to LED4.
  • the bypass switches SW1 and SW2 are turned off as an initial state at the generation timing of the pulse of the first reset signal RST1, and the off state is maintained only for a period according to the target luminance of the light emitting diodes LED1 and LED2. Is done.
  • the bypass switches SW3 and SW4 are turned off as an initial state at the timing of generation of the pulse of the second reset signal RST2, and the off state is maintained only for a period according to the target luminance of the light emitting diodes LED3 and LED4.
  • the light emitting diodes LED1, LED2 and the light emitting diodes LED3, LED4 are turned on at different timings by making the generation timing of the pulse of the first reset signal RST1 different from the generation timing of the pulse of the second reset signal RST2. Can be made. Therefore, as shown in FIG. 7, only two of the four light emitting diodes driven by each LED driver are arranged on the source driver 300 side (hereinafter referred to as “one side”) when viewed from each LED driver. The remaining two are arranged on the opposite side to the source driver 300 (hereinafter referred to as “other side”) when viewed from each LED driver, and the pulse generation timing of the second reset signal RST2 is set to the first timing.
  • the light emitting diodes (second light emitting diode group) arranged on the other side are delayed from the light emitting diodes (first light emitting diode group) arranged on the one side. Lights at the timing.
  • the light emitting diodes are turned on in the order shown in FIG. That is, the light emitting diodes L1 to L8 are turned on first, then the light emitting diodes L9 to L16 are turned on, then the light emitting diodes L17 to L24 are turned on, and so on. To do. For this reason, the deterioration of the display quality at the time of the moving image display which was produced when the conventional LED driver was employ
  • each light emitting diode set as shown in FIG. 7 that is, by arranging a plurality of light emitting diodes included in each light emitting diode set in two rows on the back surface of the display unit 500, As for the light emitting diode, the distance from the LED driver is relatively short.
  • the light-emitting diodes are turned on one by one as described above, the occurrence of abnormal lighting due to a voltage drop between the light-emitting diode and the LED driver is suppressed without causing deterioration in display quality when displaying moving images.
  • the electric power originally supplied for the light emitting diodes LED1 to LED3 is consumed by the constant current source 111. That is, wasteful power consumption occurs.
  • the target luminance values (luminance data) of the light emitting diodes LED1 to LED4 are close to each other, the period during which all of the bypass switches SW1 to SW4 are turned on becomes longer, and the period in which the current flow is stopped. Since it becomes long, wasteful consumption of electric power is suppressed.
  • luminance data of the light emitting diode is determined based on image data.
  • the luminance data of the light-emitting diode is based on the calculation of a plurality of image data, and the contrast between the distant areas is usually higher when the contrast between the close areas and the contrast between the distant areas are compared. In other words, the brightness data is usually close to each other between close areas.
  • the shorter the distance between the light emitting diodes the longer the period during which the current flow is stopped, and the power consumption is effectively reduced.
  • FIG. 9 is a block diagram showing the configuration of the PWM control circuit 101 included in the LED driver 100 and its peripheral part in the present embodiment. Hereinafter, differences from the first embodiment will be described.
  • the first count value CNT1 is given to the comparators CMP1 and CMP2, and the second count value CNT2 is given to the comparators CMP3 and CMP4.
  • a counter selection circuit 105 is provided in the PWM control circuit 101, and each of the comparators CMP1 to CMP4 has a count value selected by the counter selection circuit 105 (first count value CNT1 or second count).
  • the value CNT2 is provided.
  • the counter selection circuit 105 receives the first count value CNT1, the second count value CNT2, and 2-bit selection data (instruction data) SB output from the shift register 102 for selecting the count value, and receives each comparator CMP1.
  • the selection instruction data SB may be set in the counter selection circuit 105 before the register data value RD1 is set in the register REG1, or the shift register is set to 50 bits. Two-bit data may be given to the counter selection circuit 105 as selection instruction data SB.
  • FIG. 10 is a block diagram showing a detailed configuration of the counter selection circuit 105.
  • the counter selection circuit 105 includes a counter instruction unit 151 and three multiplexers 152 to 154.
  • the counter instruction unit 151 receives 2-bit selection data SB (each bit is indicated by “Sbit1” and “Sbit2”), and outputs three selection instruction data SEL2 to SEL4.
  • the selection instruction data SEL2 to SEL4 are all 1-bit data.
  • the multiplexer 152 supplies either the first count value CNT1 or the second count value CNT2 to the comparator CMP2 based on the selection instruction data SEL2.
  • the multiplexer 153 supplies either the first count value CNT1 or the second count value CNT2 to the comparator CMP3 based on the selection instruction data SEL3.
  • the multiplexer 154 supplies either the first count value CNT1 or the second count value CNT2 to the comparator CMP4 based on the selection instruction data SEL4.
  • the comparator CMP1 is supplied with the first count value CNT1 regardless of the value of the selection data SB.
  • the counter instruction unit 151 determines the values of the selection instruction data SEL2 to SEL4 as shown in FIG. For example, when Sbit1 is “1” and Sbit2 is “0”, the selection instruction data SEL2 is “1”, the selection instruction data SEL3 is “0”, and the selection instruction data SEL4 is “0”.
  • Each of the multiplexers 152 to 154 provides the first count value CNT1 to the comparators CMP2 to CMP4 if the value of the given selection instruction data SEL2 to SEL4 is “1”, and the given selection instruction data SEL2 to SEL4. Is equal to “0”, the second count value CNT2 is supplied to the comparators CMP2 to CMP4.
  • a count value (first count value CNT1 or second count value CNT2) is given to each of the comparators CMP1 to CMP4 according to the value of the selection data SB as shown in FIG. For example, when Sbit1 is “0” and Sbit2 is “1”, the comparators CMP1 and CMP3 are given the first count value CNT1, and the comparators CMP2 and CMP4 are given the second count value CNT2. .
  • the count value (first count value CNT1 or second count value CNT2) given to the comparators CMP2 to CMP4 is determined based on the selection data SB. Therefore, by setting the value of the selection data SB in consideration of the arrangement of the respective light emitting diodes LED1 to LED4 (positional relationship between the light emitting diodes LED1 to LED4 and the LED driver 100), the respective light emitting diodes LED1 to LED4 are set. It can be lit at a suitable timing.
  • the lighting timing of the light emitting diodes arranged in the second row is more than the lighting timing of the light emitting diodes arranged in the first row.
  • each light emitting diode set is arranged as shown in FIG. 7, Sbit1 is set to “1”, Sbit2 is set to “0”, and the pulse generation timing of the second reset signal RST2 is set to the first reset.
  • the lighting timing of the light emitting diodes arranged on the other side can be delayed from the lighting timing of the light emitting diodes arranged on the one side.
  • Sbit1 is set to “1”
  • Sbit2 is set to “0”
  • the pulse generation timing of the second reset signal RST2 is set to the first reset.
  • the lighting timing of the light emitting diodes arranged on the other side can be delayed from the lighting timing of the light emitting diodes arranged on the one side.
  • each light emitting diode set is arranged as shown in FIG. 14, Sbit1 is set to “1”, Sbit2 is set to “1”, and the pulse generation timing of the second reset signal RST2 is set to the first reset. By delaying the generation timing of the pulse of the signal RST1, the lighting timing of the light emitting diodes arranged on the other side can be delayed from the lighting timing of the light emitting diodes arranged on the one side. Furthermore, when each light emitting diode group is arranged as shown in FIG. 15, by setting Sbit1 to “0” and Sbit2 to “0”, all the light emitting diodes included in each light emitting diode group are the same. It can be lit at the timing.
  • the degree of freedom in the positional relationship between the light emitting diode and the LED driver is increased, and the display quality is deteriorated at the time of moving image display and the voltage drop between the light emitting diode and the LED driver is caused.
  • an LED driver that can suppress the occurrence of abnormal lighting is realized.
  • FIG. 16 is a block diagram showing the configuration of the PWM control circuit 101 included in the LED driver 100 and its peripheral part in the present embodiment.
  • a delay control register 106 and a comparator 107 are provided in addition to the components in the second embodiment.
  • the delay control register 106 stores 12-bit data based on the timing at which the second count value CNT2 should be reset with reference to the reset timing of the first count value CNT1. For example, when the reset timing of the second count value CNT2 should be delayed by a period corresponding to 8 clocks of the PWM control circuit clock signal PCLK rather than the reset timing of the first count value CNT1, the delay control register 106 12-bit data “0000 — 0000 — 1000” is stored.
  • the comparator 107 compares the first count value CNT1 with the data value (hereinafter referred to as “delay register value”) DRD stored in the delay control register 106, and indicates whether or not they match.
  • the signal is output as a second reset signal RST2 for resetting the second count value CNT2. If the first count value CNT1 matches the delay register value DRD, the comparator 107 sets the logic level of the second reset signal RST2 to the high level, and the first count value CNT1 and the delay register value DRD are equal. If not, the logic level of the second reset signal RST2 is set to a low level.
  • the second counter C2 is configured to reset the second count value CNT2 if the logic level of the second reset signal RST2 is high.
  • a delay control value holding unit is realized by the delay control register 106
  • a delay control value is realized by the delay register value DRD
  • a timing control signal generating unit is realized by the comparator 107.
  • the second count value CNT2 is reset based on the delay register value DRD stored in advance in the delay control register 106 after the first count value CNT1 is reset.
  • the count values (first count value CNT1 or second count value CNT2) to be respectively given to the comparators CMP1 to CMP4 are determined based on the selection data SB. Is done.
  • the comparators CMP1 to CMP4 compare the corresponding register data values RD1 to RD4 with the count value (first count value CNT1 or second count value) selected by the counter selection circuit 105, respectively, and whether or not they match. Comparison result signals CS1 to CS4 indicating these are output.
  • the switch control circuits SC1 to SC4 control the on / off states of the corresponding bypass switches SW1 to SW4, respectively.
  • the LED driver 100 is supplied with two signals, the first reset signal RST1 and the second reset signal RST2, as timing control signals.
  • the first reset signal RST1 is supplied to the LED driver 100, while the second reset signal RST2 is generated inside the LED driver 100.
  • the degree of freedom in the positional relationship between the light emitting diode and the LED driver is increased, and the display quality at the time of moving image display is increased.
  • an LED driver that can suppress the occurrence of abnormal lighting due to a decrease in voltage and a voltage drop between the light emitting diode and the LED driver is realized.
  • the configuration shown in FIG. 7 in the first embodiment is the configuration shown in FIG. 17 in the present embodiment. That is, in this embodiment, compared with the first embodiment, the reset signal given from the outside to each LED driver is reduced.
  • DESCRIPTION OF SYMBOLS 10 ... LED backlight apparatus 100 ... LED driver 101 ... PWM control circuit 102 ... Shift register 103 ... Constant current drive circuit 104 ... Serial parallel conversion circuit 105 ... Counter selection circuit 110 ... Light emission part 111 ... Constant current source 200 ... Display control circuit 300 ... Source driver (video signal line drive circuit) 400: Gate driver (scanning signal line driving circuit) 500: Display section C1: First counter C2: Second counter CMP1-4: Comparator LED1-4: Light emitting diode (LED) REG1 to 4 ... Register SW1 to 4 ... Switch control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Liquid Crystal (AREA)

Abstract

　発光ダイオード（ＬＥＤ）をバックライトに用いる表示装置において、表示品質の低下を防止できる発光ダイオード駆動回路を提供する。ＬＥＤ駆動回路（１００）は、互いに直列に接続された複数のＬＥＤ（ＬＥＤ１～ＬＥＤ４）を駆動するもので、ＬＥＤの各々に或いは所定数毎に並列に接続されたスイッチ（ＳＷ１～ＳＷ４）と、当該スイッチのオン／オフ状態を、各ＬＥＤの目標輝度に応じて切り換えるためのＰＷＭ信号を生成するＰＷＭ信号生成部を備える。スイッチは、対応するカウンタの値（ＣＮＴ１、ＣＮＴ２）とレジスタの値（ＲＤ１～ＲＤ４）とを比較して、オン状態またはオフ状態となる。これにより、各ＬＥＤを、所望の期間だけ点灯状態として輝度の調整が行われる。

Description

発光ダイオード駆動回路およびそれを備えた面状照明装置
　本発明は、面状照明装置に関し、更に詳しくは、表示装置の背面から光を照射する面状照明装置において光源として用いられる複数の発光ダイオードを駆動する発光ダイオード駆動回路に関する。
　液晶表示装置など、バックライトを備えた画像表示装置では、入力画像に基づきバックライトの輝度を制御することにより、バックライトの消費電力を抑制し、表示画像の画質を改善することができる。特に、画面を複数のエリアに分割し、エリア内の入力画像に基づき、当該エリアに対応したバックライト光源の輝度を制御することにより、さらなる低消費電力化と高画質化が可能となる。以下、このようにエリア内の入力画像に基づきバックライト光源の輝度を制御しながら表示パネルを駆動する方法を「エリアアクティブ駆動」という。
　上述したエリアアクティブ駆動を採用する表示装置では、バックライト用の光源として典型的には発光ダイオード（ＬＥＤ）が採用されている。バックライト装置内では、直列に接続された複数の発光ダイオードからなる発光ダイオード組（例えば４個の発光ダイオードで１つの発光ダイオード組が構成される）が複数配置され、各発光ダイオード組には定電流が与えられる。このようなバックライト装置に関し、日本の特開２００５－３１０９９６号公報には、各発光ダイオードに並列にスイッチとしてのトランジスタを備え、それらのトランジスタのオン／オフをＰＷＭ信号で切り換えることにより個々の発光ダイオードの輝度を調整するようにした発明が開示されている。
　図１８は、従来のＬＥＤドライバ９００の要部の構成例を示す概略図である。なお、図１８には、４個の発光ダイオードＬＥＤ１～ＬＥＤ４からなる発光ダイオード組を駆動するための構成を示している。図１８に示すように、このＬＥＤドライバ９００は、発光ダイオード組を構成する４個の発光ダイオードＬＥＤ１～ＬＥＤ４にそれぞれ並列に設けられたスイッチＳＷ１～ＳＷ４と、それらスイッチＳＷ１～ＳＷ４のオン／オフ状態をＰＷＭ信号Ｐ１～Ｐ４によって制御するＰＷＭ制御回路９０１と、各発光ダイオードＬＥＤ１～ＬＥＤ４の目標とする発光輝度（以下、「目標輝度」という。）に応じた値を所定のレジスタ（後述するレジスタＲＥＧ１～ＲＥＧ４）に設定するためのシフトレジスタ９０２と、ＦＥＴ（電界効果トランジスタ）等を定電流源９１１として機能させることにより発光ダイオード組に定電流を与えるための定電流駆動回路９０３とを備えている。なお、各発光ダイオードＬＥＤ１～ＬＥＤ４に並列に設けられたスイッチＳＷ１～ＳＷ４のオン／オフによって当該各発光ダイオードの電流の流れが制御されるので、それらスイッチのことを以下「バイパススイッチ」という。
　図１９は、上記従来のＬＥＤドライバ９００内のＰＷＭ制御回路９０１およびその周辺部の構成を示すブロック図である。ＰＷＭ制御回路９０１は、バイパススイッチＳＷ１～ＳＷ４のオン／オフ状態をＰＷＭ信号Ｐ１～Ｐ４によって制御するスイッチ制御回路ＳＣ１～ＳＣ４と、バイパススイッチＳＷ１～ＳＷ４と１対１で対応するように設けられたレジスタＲＥＧ１～ＲＥＧ４と、ＰＷＭ制御回路用クロック信号ＰＣＬＫのパルスのカウントを行うカウンタ９０５と、カウンタの値とレジスタＲＥＧ１～ＲＥＧ４の値とを比較する比較器ＣＭＰ１～ＣＭＰ４とを備えている。
　図１８および図１９に示した構成において、レジスタＲＥＧ１～ＲＥＧ４には対応する発光ダイオードＬＥＤ１～ＬＥＤ４の目標輝度に応じた値が格納される。カウンタ９０５の値は、リセット信号ＲＳＴのパルスによってリセットされ（零にされ）、ＰＷＭ制御回路用クロック信号ＰＣＬＫのパルスに応じて１ずつ増加する。各バイパススイッチＳＷ１～ＳＷ４は、カウンタ９０５の値がリセットされるとオフ状態にされ、カウンタ９０５の値とレジスタＲＥＧ１～ＲＥＧ４の値とが一致するとオン状態にされる。なお、図１９には、カウンタ９０５およびレジスタＲＥＧ１～ＲＥＧ４が１２ビットの例を示しており、この場合、「（２の１２乗は４０９６であるので）ＰＷＭ制御回路用クロック信号ＰＣＬＫのパルスが４０９６回発生する都度、リセット信号ＲＳＴのパルスが発生する」ように構成されている。以上のようにして、このＬＥＤドライバ９００では、外部から与えられるＰＷＭ制御回路用クロック信号ＰＣＬＫの４０９６クロックを１周期として、各発光ダイオードＬＥＤ１～ＬＥＤ４の輝度を目標輝度にするためのＰＷＭ制御が行われる。これにより、各発光ダイオードＬＥＤ１～ＬＥＤ４は、（ＰＷＭ制御の）１周期のうちの所望の期間（目標輝度に応じた期間）だけ点灯状態となる。
　ところで、エリアアクティブ駆動を採用する表示装置の表示部は複数のエリアに分割されており、図３に示すように、１個のエリアに１個の発光ダイオードが対応するように複数の発光ダイオードＬ１，Ｌ２，Ｌ３，・・・が表示部の背面に設けられている。そして、図２０に示すように、複数（図２０に示す例では４個）の発光ダイオードにつき１個のＬＥＤドライバが設けられている。このような構成において、ＬＥＤドライバＬＤ３，ＬＤ４に与えられるリセット信号ＲＳＴｂのパルスの発生タイミングは、ＬＥＤドライバＬＤ１，ＬＤ２に与えられるリセット信号ＲＳＴａのパルスの発生タイミングよりも遅らされている。このため、発光ダイオードＬ９～Ｌ１６は発光ダイオードＬ１～Ｌ８よりも遅れたタイミングで点灯する。このようにして、図３に示した複数の発光ダイオードは、図８に示す順序で点灯する。すなわち、表示部の背面に設けられている複数の発光ダイオードは、１列ずつ順次に点灯する。
　ところが、各発光ダイオード組が図２０に示すように配置されていると、すなわち、各発光ダイオード組に含まれる複数の発光ダイオードが表示部の背面で１列になるように配置されていると、例えば発光ダイオードＬ１とＬＥＤドライバＬＤ１との間のように発光ダイオード－ＬＥＤドライバ間の距離が長くなり、両者間の配線抵抗による電圧降下が大きくなる。このＬＥＤドライバは上述のバイパススイッチに電流を流すことにより対応する発光ダイオードが消灯するように構成されているが、上述の電圧降下が大きくなると、発光ダイオードにも電流が流れて当該発光ダイオードは点灯する。このため、上述の電圧降下が大きくなると、本来消灯状態となるべき発光ダイオードが点灯することになる。このように、上述の電圧降下が所定の大きさ以上にならないよう、エリアの大きさや配線幅についての制約が生じている。
　そこで、各発光ダイオード組を図２１に示すように配置することにより、すなわち、各発光ダイオード組に含まれる複数の発光ダイオードが表示部の背面で２列になるように配置することにより、発光ダイオード－ＬＥＤドライバ間の距離を短くすることが提案されている。図２１に示す構成によると、いずれの発光ダイオードについてもＬＥＤドライバとの距離が長くなることはなく、発光ダイオード－ＬＥＤドライバ間の電圧降下に起因する点灯異常（本来消灯状態となるべき発光ダイオードが点灯すること）の発生が抑制される。また、図１８に示した構成において、全てのバイパススイッチＳＷ１～ＳＷ４がオン状態になったとき（全ての発光ダイオードＬＥＤ１～ＬＥＤ４が消灯状態になったとき）に定電流駆動回路９０３が定電流源９１１の電流を止めるようにしている場合、消費電力低減の効果は各発光ダイオード間の距離が短いほど得られやすい。この観点からも、図２０に示す構成よりも図２１に示す構成の方が高い利点が得られる。
　なお、本願発明に関連して、以下のような先行技術が知られている。日本の特開２００５－３１０９９９号公報には、上述したように、各発光ダイオードにそれぞれ並列に設けられたスイッチのオン／オフ状態を切り換えることにより個々の発光ダイオードの輝度を調整するようにした発明が開示されている。また、日本の特開２００１－１２５０６６号公報および日本の特許第３２２９２５０号公報には、高品位の動画表示が得られる液晶表示装置の発明が開示されている。
日本の特開２００５－３１０９９９号公報 日本の特開２００１－１２５０６６号公報 日本の特許第３２２９２５０号公報
　ところが、各発光ダイオード組が図２１に示すように配置されているときに図１８および図１９に示した構成のＬＥＤドライバ９００が採用された場合、各ＬＥＤドライバＬＤ１～ＬＤ４は１列目の発光ダイオードＬ１～Ｌ８と２列目の発光ダイオードＬ９～Ｌ１６とを同じタイミングで点灯させることになる。従って、図３に示した複数の発光ダイオードは、図２２に示す順序で点灯する。すなわち、表示部の背面に設けられた複数の発光ダイオードは、２列ずつ順次に点灯する。このような順序での点灯が行われると、上記日本の特許第３２２９２５０号公報に記載されているように、動画表示の際の表示品位が低下する。
　そこで本発明は、複数列で構成された発光ダイオードをバックライトとして採用する表示装置における動画表示の際の表示品位の低下を防止することのできるＬＥＤドライバ（発光ダイオード駆動回路）を提供することを目的とする。
　本発明の第１の局面は、互いに直列に接続され、かつ、一定の電流を流すための定電流源に直列に接続された複数の発光ダイオードを駆動する発光ダイオード駆動回路であって、
　前記複数の発光ダイオードの各々に或いは所定数毎に並列に接続された複数のスイッチと、
　各発光ダイオードに並列に接続されたスイッチのオン／オフ状態を当該各発光ダイオードの目標輝度に応じて切り換えるためのＰＷＭ信号を生成するＰＷＭ信号生成部と
を備え、
　前記ＰＷＭ信号生成部は、前記複数のスイッチを初期状態としてオン状態またはオフ状態の一方の状態にするタイミングを制御するための複数のタイミング制御信号に基づいて前記ＰＷＭ信号を生成することを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記ＰＷＭ信号生成部は、
　　前記複数のスイッチにそれぞれ対応して設けられ、各スイッチに対応する発光ダイオードの目標輝度に応じた値であって外部から与えられるクロック信号のパルス数と対応づけられる値である輝度対応値を保持する複数の輝度対応値保持部と、
　　前記複数のタイミング制御信号がそれぞれ与えられるように設けられ、前記クロック信号のパルス数をカウントしてカウント値として出力する複数のカウンタと、
　　前記複数のスイッチにそれぞれ対応して設けられ、各スイッチに対応する輝度対応値保持部に保持されている輝度対応値と前記複数のカウンタのうちのいずれかのカウンタから出力されるカウント値とを比較し、それらが一致した時に当該各スイッチのオン／オフ状態を前記初期状態から切り換える複数のスイッチ切換部と
を含み、
　各スイッチは、当該各スイッチに対応するスイッチ切換部によって比較されるカウント値を出力するカウンタに与えられるタイミング制御信号に基づいて初期状態にされ、
　各カウンタから出力されるカウント値は、当該各カウンタに与えられるタイミング制御信号に基づいてリセットされることを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　各スイッチ切換部によって比較されるカウント値を出力するカウンタが予め定められていることを特徴とする。
　本発明の第４の局面は、本発明の第２の局面において、
　前記ＰＷＭ信号生成部は、各スイッチ切換部によって比較されるべきカウント値を出力するカウンタを所定の指示データに基づいて選択するカウンタ選択部を更に含むことを特徴とする。
　本発明の第５の局面は、本発明の第２の局面において、
　前記複数のカウンタは、外部からタイミング制御信号を受け取る第１のカウンタと該第１のカウンタ以外の第２のカウンタとからなり、
　前記ＰＷＭ信号生成部は、
　　前記複数のスイッチについての初期状態にされるタイミングの差に応じた値であって前記クロック信号のパルス数と対応づけられる値である遅延制御値を保持する遅延制御値保持部と、
　　前記第２のカウンタに対応して設けられ、前記遅延制御値保持部に保持されている遅延制御値と前記第１のカウンタから出力されるカウント値とに基づいて、前記第２のカウンタに与えるためのタイミング制御信号を生成するタイミング制御信号生成部と
を更に含み、
　前記タイミング制御信号生成部は、前記遅延制御値保持部に保持されている遅延制御値と前記第１のカウンタから出力されるカウント値とが一致した時に、前記第２のカウンタから出力されるカウント値がリセットされるように、前記タイミング制御信号を生成することを特徴とする。
　本発明の第６の局面は、本発明の第１の局面において、
　前記複数のスイッチの全てがオン状態になったときに前記定電流源に流れる電流を零にする定電流駆動部を更に備えることを特徴とする。
　本発明の第７の局面は、本発明の第１から第６までのいずれかの局面に係る発光ダイオード駆動回路を備えたことを特徴とする面状照明装置である。
　本発明の第８の局面は、本発明の第７の局面において、
　前記面状照明装置は複数の発光ダイオード駆動回路を有し、
　各発光ダイオード駆動回路によって駆動される複数の発光ダイオードには、当該各発光ダイオード駆動回路の配置位置を基準として一側に配置される発光ダイオードである第１の発光ダイオード群と当該各発光ダイオード駆動回路の配置位置を基準として他側に配置される発光ダイオードである第２の発光ダイオード群とが含まれ、
　前記第１の発光ダイオード群に並列に接続されたスイッチと前記第２の発光ダイオード群に並列に接続されたスイッチとは、異なるタイミング制御信号に基づいて前記初期状態にされることを特徴とする。
　本発明の第１の局面によれば、直列に接続された複数の発光ダイオードの各々に或いは所定数毎に並列にスイッチが設けられ、それらスイッチのオン／オフ状態は対応する発光ダイオードの目標輝度に応じて切り換えられる。ここで、上記スイッチは複数のタイミング制御信号に基づいて初期状態とされる。すなわち、或るタイミングで初期状態とされるスイッチもあれば、それとは別のタイミングで初期状態とされるスイッチもある。このため、上記複数の発光ダイオードをそれぞれ異なるタイミング（タイミング制御信号の数に等しいタイミングで）で点灯状態または消灯状態とすることができる。従って、例えば、発光ダイオード－発光ダイオード駆動回路間の電圧降下に起因する点灯異常の発生を抑制するために発光ダイオード駆動回路が駆動する発光ダイオードの一部を当該発光ダイオード駆動回路の一側に配置して残りを他側に配置した構成において、一側に配置された発光ダイオードと他側に配置された発光ダイオードとを異なるタイミングで点灯させることができる。これにより、表示装置のバックライトとして複数列で構成された発光ダイオードが採用されているときに、１列ずつ発光ダイオードを点灯させることができ、動画表示の際の表示品位の低下が防止される。
　本発明の第２の局面によれば、各発光ダイオードの目標輝度に応じた値を格納する輝度対応値保持部としての複数のレジスタと、与えられたタイミング制御信号に基づいてリセットされ、クロック信号のパルス数をカウントする複数のカウンタと、複数のスイッチのオン／オフ状態を切り換えるスイッチ切換部とをＰＷＭ信号生成部が備える構成とすることにより、動画表示の際の表示品位の低下を防止することのできる発光ダイオード駆動回路が実現される。
　本発明の第３の局面によれば、ＰＷＭ信号生成部の構成を複雑にすることなく、動画表示の際の表示品位の低下を防止することのできる発光ダイオード駆動回路が実現される。
　本発明の第４の局面によれば、各スイッチ切換部による比較対象となるカウント値を出力するカウンタは、指示データに基づいて決定される。このため、各発光ダイオードの配置位置を考慮して指示データを作成することにより、当該各発光ダイオードを好適なタイミングで点灯させることができる。これにより、発光ダイオードと発光ダイオード駆動回路との位置関係についての自由度を高めつつ、動画表示の際の表示品位の低下を防止することのできる発光ダイオード駆動回路が実現される。
　本発明の第５の局面によれば、ＰＷＭ信号生成部に設けられる複数のカウンタのうち或る１つのカウンタ以外のカウンタに与えられるタイミング制御信号は当該ＰＷＭ信号生成部の内部で生成される。このため、発光ダイオード駆動回路に与えるべき外部入力信号が削減される。
　本発明の第６の局面によれば、発光ダイオード駆動回路に含まれるスイッチの全てがオン状態になったときには定電流源における電流の流れが止められるところ、各発光ダイオード間の距離を短くすることができるので、効果的に消費電力が低減される。
　本発明の第７の局面によれば、本発明の第１から第６までのいずれかの局面と同様の効果を奏する面上照明装置が実現される。
　本発明の第８の局面によれば、１つの発光ダイオード駆動回路が所定数の発光ダイオードを駆動するとき、発光ダイオードが発光ダイオード駆動回路の一側のみに配置される構成と比較して、各発光ダイオードと発光ダイオード駆動回路との距離は短くなる。このため、発光ダイオード－発光ダイオード駆動回路間の電圧降下に起因する点灯異常の発生が抑制される。
本発明の第１の実施形態に係るＬＥＤバックライト装置において、ＬＥＤドライバに含まれるＰＷＭ制御回路およびその周辺部の構成を示すブロック図である。 上記第１の実施形態に係るＬＥＤバックライト装置を備えた液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態において、エリアと発光ダイオードとの対応関係について説明するための図である。 上記第１の実施形態において、表示部への描画順序について説明するための図である。 上記第１の実施形態におけるＬＥＤドライバの概略構成図である。 上記第１の実施形態において、バイパススイッチをオフにする構成例を示す図である。 上記第１の実施形態における効果について説明するための図である。 上記第１の実施形態において、発光ダイオードの点灯順序を示す図である。 本発明の第２の実施形態に係るＬＥＤバックライト装置において、ＬＥＤドライバに含まれるＰＷＭ制御回路およびその周辺部の構成を示すブロック図である。 上記第２の実施形態において、カウンタ選択回路の詳細な構成を示すブロック図である。 上記第２の実施形態において、カウンタ指示部での選択指示データの値の決定について説明するための図である。 上記第２の実施形態において、比較器に与えられるカウント値について説明するための図である。 上記第２の実施形態における効果について説明するための図である。 上記第２の実施形態における効果について説明するための図である。 上記第２の実施形態における効果について説明するための図である。 本発明の第３の実施形態に係るＬＥＤバックライト装置において、ＬＥＤドライバに含まれるＰＷＭ制御回路およびその周辺部の構成を示すブロック図である。 上記第３の実施形態における効果について説明するための図である。 従来例におけるＬＥＤドライバの概略構成図である。 従来例に係るＬＥＤドライバに含まれるＰＷＭ制御回路およびその周辺部の構成を示すブロック図である。 従来例について説明するための図である。 従来例について説明するための図である。 従来例における発光ダイオードの点灯順序を示す図である。
　以下、添付図面を参照しつつ本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１　全体構成および動作の概要＞
　図２は、本発明の第１の実施形態に係るＬＥＤバックライト装置（面状照明装置）１０を備えた液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、ＬＥＤバックライト装置１０と、表示制御回路２００と、ソースドライバ（映像信号線駆動回路）３００と、ゲートドライバ（走査信号線駆動回路）４００と、表示部５００とを備えている。ＬＥＤバックライト装置１０には、表示部５００の背面から（当該表示部５００に）光を照射するためのバックライトを構成する複数の発光ダイオードからなる発光部１１０と、発光部１１０内の発光ダイオードを駆動するＬＥＤドライバ１００とが含まれている。なお、この液晶表示装置においては、表示部５００は複数のエリアに分割され、各エリアの入力画像に基づき発光ダイオードの輝度を制御しながら表示部５００を駆動するエリアアクティブ駆動が行われる。
　表示部５００には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１～ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１～ＧＬｍと、それらソースバスラインＳＬ１～ＳＬｎとゲートバスラインＧＬ１～ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部とが含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成する。各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続される共に当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子であるＴＦＴ５０と、そのＴＦＴ５０のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により画素容量Ｃｐが構成される。なお通常、画素容量に確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。
　表示部５００の背面には、発光部１１０が設けられている。表示部５００は上述のように複数のエリアに分割されており、図３に示すように、１個のエリアに１個の発光ダイオードが対応するように複数の発光ダイオードが発光部１１０に設けられている。例えば、１９２０本のソースバスラインＳＬ１～ＳＬ１９２０と１０８０本のゲートバスラインＧＬ１～ＧＬ１０８０とを備える表示部５００において、５１２個（ゲートバスラインの延びる方向に３２個、ソースバスラインの延びる方向に１６個）のエリアが設けられ、５１２個の発光ダイオードが発光部１１０に設けられる。これらの発光ダイオードについては、各発光ダイオードに対応するエリアの入力画像に基づいて輝度の制御が行われる。
　表示制御回路２００は、外部から送られる画像信号ＤＡＴおよび水平同期信号や垂直同期信号などのタイミング信号群ＴＧを受け取り、映像信号ＶＳと、表示部５００における画像表示を制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫと、バックライト（複数の発光ダイオード）の輝度を制御するための輝度制御信号群ＫＳＧとを出力する。
　ソースドライバ３００は、表示制御回路２００から出力される映像信号ＶＳ、ソーススタートパルス信号ＳＳＰ、およびソースクロック信号ＳＣＫを受け取り、各ソースバスラインＳＬ１～ＳＬｎに駆動用映像信号Ｓ（１）～Ｓ（ｎ）を印加する。ゲートドライバ４００は、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号Ｇ（１）～Ｇ（ｍ）の各ゲートバスラインＧＬ１～ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。ＬＥＤドライバ１００は、表示制御回路２００から出力される輝度制御信号群ＫＳＧを受け取り、発光部１１０内の発光ダイオードを駆動する。これにより、表示部５００の背面から光が照射される。
　以上のようにして、各ソースバスラインＳＬ１～ＳＬｎに駆動用映像信号Ｓ（１）～Ｓ（ｎ）が印加され、各ゲートバスラインＧＬ１～ＧＬｍに走査信号Ｇ（１）～Ｇ（ｍ）が印加され、表示部５００にその背面から光が照射されることにより、表示部５００に画像が表示される。
　ところで、この液晶表示装置の表示部５００では、図４に示す順序で描画が行われる。すなわち、ライン単位での描画順序に着目すると、表示画面において上から下に向かって１ラインずつ描画が行われる。また、１ライン内での描画順序に着目すると、表示画面において左から右に向かって１画素ずつ描画が行われる。
＜１．２　ＬＥＤドライバの構成および各構成要素の動作＞
　図５は、本実施形態におけるＬＥＤドライバ１００の概略構成図である。なお、ＬＥＤドライバ１００は複数個の発光ダイオードからなる発光ダイオード組毎に設けられる（すなわち、１個のＬＥＤドライバ１００は複数個の発光ダイオードを駆動する）ところ、以下においては、４個の発光ダイオードにつき１個のＬＥＤドライバ１００が設けられる例を挙げて説明する。
　図５に示すように、ＬＥＤドライバ１００は、発光部１１０内で直列に接続されている４個の発光ダイオードＬＥＤ１～ＬＥＤ４にそれぞれ並列に設けられたバイパススイッチＳＷ１～ＳＷ４と、それらバイパススイッチＳＷ１～ＳＷ４のオン／オフ状態をＰＷＭ信号Ｐ１～Ｐ４によって制御するＰＷＭ制御回路１０１と、各発光ダイオードＬＥＤ１～ＬＥＤ４の目標輝度に応じた値を所定のレジスタ（後述するレジスタＲＥＧ１～ＲＥＧ４）に設定するためのシフトレジスタ１０２と、ＦＥＴ等を定電流源１１１として機能させることにより発光ダイオード組に定電流を与えるための定電流駆動回路１０３とを備えている。
　このＬＥＤドライバ１００には、輝度制御信号群ＫＳＧとして、入力データ信号ＤＩＮとクロック信号ＣＬＫとＰＷＭ制御回路用クロック信号ＰＣＬＫと第１のリセット信号ＲＳＴ１と第２のリセット信号ＲＳＴ２とが表示制御回路２００から与えられる。なお、各信号の役割（働き）については後述する。
　シフトレジスタ１０２は、４８段で構成されており、シリアル形成で送られる入力データＤＩＮをクロック信号ＣＬＫのパルスに基づいて（シフトレジスタ１０２内部で）シフト動作させる。これにより、このシフトレジスタ１０２から４８ビットのデータが出力され、当該４８ビットのデータはＰＷＭ制御回路１０１に与えられる。
　ＰＷＭ制御回路１０１は、第１のリセット信号ＲＳＴ１，第２のリセット信号ＲＳＴ２，ＰＷＭ制御回路用クロック信号ＰＣＬＫ，およびシフトレジスタ１０２から出力される４８ビットのデータを受け取り、ＰＷＭ信号Ｐ１～Ｐ４を出力する。これらＰＷＭ信号Ｐ１～Ｐ４のデューティ比に基づいて、バイパススイッチＳＷ１～ＳＷ４のオン／オフ状態の制御が行われる。また、ＰＷＭ制御回路１０１は、バイパススイッチＳＷ１～ＳＷ４の全てがオン状態になったとき（すなわち、発光ダイオードＬＥＤ１～ＬＥＤ４の全てが消灯状態になったとき）には定電流源１１１に流れる電流が零になるよう、定電流駆動回路１０３の動作を制御する。
　定電流駆動回路１０３は、上述のように、ＦＥＴ等を定電流源１１１として機能させることにより発光ダイオード組に定電流を与える。但し、バイパススイッチＳＷ１～ＳＷ４の全てがオン状態になったときには、定電流駆動回路１０３は、ＰＷＭ制御回路１０１からの制御信号に基づいて、定電流源１１１における電流の流れを止める。
　以上のような構成により、ＬＥＤドライバ１００は、発光ダイオードＬＥＤ１～ＬＥＤ４の目標輝度に応じて表示制御回路２００から送られる輝度制御信号群ＫＳＧに基づいてバイパススイッチＳＷ１～ＳＷ４のオン／オフ状態を制御することにより、発光ダイオードＬＥＤ１～ＬＥＤ４の輝度を制御する。なお、本実施形態においては１個のバイパススイッチにつき１個の発光ダイオードが設けられている構成を例に挙げて説明しているが、１個のバイパススイッチにつき複数個の発光ダイオードが設けられている構成にも本発明を適用することができる。
　次に、ＬＥＤドライバ１００の詳細な構成について、図１を参照しつつ説明する。図１は、このＬＥＤドライバ１００に含まれるＰＷＭ制御回路１０１およびその周辺部の構成を示すブロック図である。なお、図１では、定電流駆動回路１０３については省略している。
　ＰＷＭ制御回路１０１は、上述のバイパススイッチＳＷ１～ＳＷ４のオン／オフ状態を制御するスイッチ制御回路ＳＣ１～ＳＣ４と、バイパススイッチＳＷ１～ＳＷ４と１対１で対応するように設けられたレジスタＲＥＧ１～ＲＥＧ４と、クロックのカウントを行う第１のカウンタＣ１および第２のカウンタＣ２と、第１のカウンタＣ１または第２のカウンタＣ２の値とレジスタＲＥＧ１～ＲＥＧ４の値とを比較する比較器ＣＭＰ１～ＣＭＰ４とを備えている。なお、レジスタＲＥＧ１～ＲＥＧ４とシフトレジスタ１０２とによってシリアルパラレル変換回路が構成されている。
　このＬＥＤドライバ１００には、シフトレジスタ１０２にシフト動作を行わせるためのクロック信号ＣＬＫと、発光ダイオードＬＥＤ１～ＬＥＤ４の目標輝度に応じた値をレジスタＲＥＧ１～ＲＥＧ４に格納するための入力データ信号ＤＩＮと、第１のカウンタＣ１および第２のカウンタＣ２にパルス数のカウントを行わせるためのＰＷＭ制御回路用クロック信号ＰＣＬＫと、第１のカウンタＣ１の値をリセットするための第１のリセット信号ＲＳＴ１と、第２のカウンタＣ２の値をリセットするための第２のリセット信号ＲＳＴ１とが与えられる。なお、「カウンタの値をリセットする」とは、カウンタの値を零にすることを意味する。
　シフトレジスタ１０２は、シリアル形式の入力データ信号ＤＩＮを受け取り、それをクロック信号ＣＬＫのパルスの発生タイミングに基づいてシフト動作させる。なお、シフト動作とは、シフトレジスタ１０２に１ビットずつ与えられるデータを、当該シフトレジスタ１０２に含まれている４８段（４８個）のフリップフロップ回路（不図示）内において１段ずつ順次に転送させることをいう。シフトレジスタ１０２に含まれているフリップフロップ回路からは４８ビットのデータがパラレルで出力され、それらのデータは１２ビットずつレジスタＲＥＧ１～ＲＥＧ４に格納される。これらレジスタＲＥＧ１～ＲＥＧ４に格納されたデータは、それぞれレジスタデータ値ＲＤ１～ＲＤ４として比較器ＣＭＰ１～ＣＭＰ４に与えられる。
　第１のカウンタＣ１および第２のカウンタＣ２は、ＰＷＭ制御回路用クロック信号ＰＣＬＫのパルス数をカウントする。ここで、第１のカウンタＣ１の値は第１のリセット信号ＲＳＴ１のパルスに基づいてリセットされ、第２のカウンタＣ２の値は第２のリセット信号ＲＳＴ２のパルスに基づいてリセットされる。また、第１のカウンタＣ１および第２のカウンタＣ２の値は、ＰＷＭ制御回路用クロック信号ＰＣＬＫのパルスに応じて１ずつ増加する。第１のカウンタＣ１の値は第１カウント値ＣＮＴ１として比較器ＣＭＰ１，ＣＭＰ２に与えられ、第２のカウンタＣ２の値は第２カウント値ＣＮＴ２として比較器ＣＭＰ３，ＣＭＰ４に与えられる。
　比較器ＣＭＰ１は、第１カウント値ＣＮＴ１とレジスタデータ値ＲＤ１とを比較し、それらが一致しているか否かを示す比較結果信号ＣＳ１を出力する。比較器ＣＭＰ２は、第１カウント値ＣＮＴ１とレジスタデータ値ＲＤ２とを比較し、それらが一致しているか否かを示す比較結果信号ＣＳ２を出力する。比較器ＣＭＰ３は、第２カウント値ＣＮＴ２とレジスタデータ値ＲＤ３とを比較し、それらが一致しているか否かを示す比較結果信号ＣＳ３を出力する。比較器ＣＭＰ４は、第２カウント値ＣＮＴ２とレジスタデータ値ＲＤ４とを比較し、それらが一致しているか否かを示す比較結果信号ＣＳ４を出力する。
　スイッチ制御回路ＳＣ１～ＳＣ４は、それぞれ対応する比較器ＣＭＰ１～ＣＭＰ４から出力される比較結果信号ＣＳ１～ＣＳ４に基づいて、それぞれ対応するバイパススイッチＳＷ１～ＳＷ４のオン／オフ状態を制御するためのＰＷＭ信号Ｐ１～Ｐ４を出力する。そのＰＷＭ信号Ｐ１～Ｐ４によってバイパススイッチＳＷ１～ＳＷ４がオン状態にされているときには、対応する発光ダイオードＬＥＤ１～ＬＥＤ４は消灯状態となり、ＰＷＭ信号Ｐ１～Ｐ４によってバイパススイッチＳＷ１～ＳＷ４がオフ状態にされているときには、対応する発光ダイオードＬＥＤ１～ＬＥＤ４は点灯状態となる。なお、以下においては、比較結果信号の論理レベルがハイレベルであれば、スイッチ制御回路はバイパススイッチをオン状態にし、比較結果信号の論理レベルがローレベルであれば、スイッチ制御回路はバイパススイッチの状態をそのまま維持するものとして説明する。
　なお、本実施形態においては、ＰＷＭ制御回路１０１によってＰＷＭ信号生成部が実現され、レジスタＲＥＧ１～ＲＥＧ４によって輝度対応値保持部が実現され、比較器ＣＭＰ１～ＣＭＰ４およびスイッチ制御回路ＳＣ１～ＳＣ４によってスイッチ切換部が実現されている。また、第１のリセット信号ＲＳＴ１および第２のリセット信号ＲＳＴ２によってタイミング制御信号が実現されている。
＜１．３　発光ダイオードの輝度の制御＞
　次に、本実施形態において発光ダイオードの輝度の制御が具体的にどのようにして行われるかについて説明する。本実施形態においては、第１のカウンタＣ１および第２のカウンタＣ２は１２ビットで構成され、各バイパススイッチＳＷ１～ＳＷ４に対応して設けられているレジスタＲＥＧ１～ＲＥＧ４についても１２ビットで構成されている。また、バイパススイッチＳＷ１～ＳＷ４については、第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２とレジスタデータ値ＲＤ１～ＲＤ４との比較結果に基づいてオン／オフ状態の制御が行われる。従って、本実施形態に係るＬＥＤドライバ１００では（ＰＷＭ制御回路用クロック信号ＰＣＬＫの）４０９６クロックを１周期としてＰＷＭ制御が行われる。各バイパススイッチＳＷ１～ＳＷ４は、対応するカウンタの値がリセットされるとオフ状態にされ、対応するカウンタの値と対応するレジスタの値とが一致するとオン状態にされる。これにより、各発光ダイオードＬＥＤ１～ＬＥＤ４は（ＰＷＭ制御の）１周期のうちの所望の期間（目標輝度に応じた期間）だけ点灯状態となる。
　以下、バイパススイッチＳＷ１に特に着目し、Ｄｕｔｙ比５０パーセントでバイパススイッチＳＷ１のオン／オフ状態の制御が行われる場合を例に挙げて、このＬＥＤドライバ１００の動作について詳しく説明する。上記Ｄｕｔｙ比については、バイパススイッチＳＷ１によって輝度の調整が行われる発光ダイオードＬＥＤ１に対応するエリアの入力画像に応じて決定される目標輝度に基づいて表示制御回路２００内で求められる。なお、以下においては、１２ビットのデータの内容を「ＸＸＸＸ＿ＸＸＸＸ＿ＸＸＸＸ」（Ｘは、０または１）の形式で表す。
　まず、表示制御回路２００から送られる入力データ信号ＤＩＮに基づいて、レジスタＲＥＧ１に値が設定される。ここでは、Ｄｕｔｙ比５０パーセントでバイパススイッチＳＷ１のオン／オフ状態の制御が行われるので、レジスタＲＥＧ１には「１０００＿００００＿００００」という１２ビットのデータ（輝度対応値）が格納される。なお、例えば、Ｄｕｔｙ比が２５パーセントであれば、レジスタＲＥＧ１には「０１００＿００００＿００００」というデータが格納され、Ｄｕｔｙ比が７５パーセントであれば、レジスタＲＥＧ１には「１１００＿００００＿００００」というデータが格納される。また、レジスタＲＥＧ２～ＲＥＧ４についても、同様にして、発光ダイオードＬＥＤ２～ＬＥＤ４にそれぞれ対応するエリアの入力画像に基づいて求められるＤｕｔｙ比を示す１２ビットのデータが格納される。
　バイパススイッチＳＷ１は、第１カウント値ＣＮＴ１がリセットされると、初期状態としてオフ状態にされる。これについては、例えば、図６に示すように第１のリセット信号ＲＳＴ１をスイッチ制御回路ＳＣ１に与えておき、第１のリセット信号ＲＳＴ１のパルスに基づいてスイッチ制御回路ＳＣ１がバイパススイッチＳＷ１をオフ状態とする構成にすれば良い。このようにしてバイパススイッチＳＷ１がオフ状態になることにより、発光ダイオードＬＥＤ１は点灯状態となる。なお、バイパススイッチＳＷ２については、第１カウント値ＣＮＴ１がリセットされると、初期状態としてオフ状態にされる。また、バイパススイッチＳＷ３，ＳＷ４については、第２カウント値ＣＮＴ２がリセットされると、初期状態としてオフ状態にされる。
　比較器ＣＭＰ１では、第１カウント値ＣＮＴ１とレジスタデータ値ＲＤ１との比較が行われる。第１カウント値ＣＮＴ１とレジスタデータ値ＲＤ１とが一致した時、比較器ＣＭＰ１から出力される比較結果信号ＣＳ１の論理レベルはハイレベルとなる。第１カウント値ＣＮＴ１がリセットされた後、第１カウント値ＣＮＴ１が「１０００＿００００＿００００」になるまでの期間については、比較結果信号ＣＳ１の論理レベルはローレベルで維持される。なお、比較結果信号ＣＳ２については、第１カウント値ＣＮＴ１がリセットされてから第１カウント値ＣＮＴ１とレジスタデータ値ＲＤ２とが一致するまではローレベルで維持される。また、比較結果信号ＣＳ３については、第２カウント値ＣＮＴ２がリセットされてから第２カウント値ＣＮＴ２とレジスタデータ値ＲＤ３とが一致するまではローレベルで維持され、比較結果信号ＣＳ４については、第２カウント値ＣＮＴ２がリセットされてから第２カウント値ＣＮＴ２とレジスタデータ値ＲＤ４とが一致するまではローレベルで維持される。
　第１カウント値ＣＮＴ１は、ＰＷＭ制御回路用クロック信号ＰＣＬＫのパルスに応じて、「００００＿００００＿００００」から１ずつ増加する。これにより第１カウント値ＣＮＴ１が「１０００＿００００＿００００」になると、第１カウント値ＣＮＴ１とレジスタデータ値ＲＤ１とが一致するので、比較結果信号ＣＳ１の論理レベルがローレベルからハイレベルに変化する。これにより、スイッチ制御回路ＳＣ１は、バイパススイッチＳＷ１の状態を初期状態としてのオフ状態からオン状態に切り換える。その結果、発光ダイオードＬＥＤ１は消灯状態となる。その後、このＬＥＤドライバ１００に第１のリセット信号ＲＳＴ１のパルスが再度与えられるまで、バイパススイッチＳＷ１はオン状態で維持され、発光ダイオードＬＥＤ１は消灯状態で維持される。以上のようにして、発光ダイオードＬＥＤ１は、（ＰＷＭ制御の）１周期のうちの５０パーセントに相当する期間だけ点灯状態となる。同様に、発光ダイオードＬＥＤ２～ＬＥＤ４は、（ＰＷＭ制御の）１周期のうちのそれぞれのＤｕｔｙ比に相当する期間だけ点灯状態となる。
　ところで、本実施形態においては、発光ダイオードＬＥＤ１，ＬＥＤ２にそれぞれ対応するバイパススイッチＳＷ１，ＳＷ２については、レジスタデータ値ＲＤ１，ＲＤ２と第１カウント値ＣＮＴ１との比較結果に基づいてオン／オフ状態の制御が行われ、発光ダイオードＬＥＤ３，ＬＥＤ４にそれぞれ対応するバイパススイッチＳＷ３，ＳＷ４については、レジスタデータ値ＲＤ３，ＲＤ４と第２カウント値ＣＮＴ２との比較結果に基づいてオン／オフ状態の制御が行われる。ここで、上述のように、第１カウント値ＣＮＴ１は第１のリセット信号ＲＳＴ１のパルスに基づいてリセットされ、第２カウント値ＣＮＴ２は第２のリセット信号ＲＳＴ２のパルスに基づいてリセットされる。このため、第１のリセット信号ＲＳＴ１のパルスの発生タイミングと第２のリセット信号ＲＳＴ２のパルスの発生タイミングとが異なっていれば、発光ダイオードＬＥＤ１，ＬＥＤ２の点灯タイミングと発光ダイオードＬＥＤ３，ＬＥＤ４の点灯タイミングとが異なることになる。
＜１．４　効果＞
　本実施形態によれば、４個の発光ダイオードＬＥＤ１～ＬＥＤ４につき１個のＬＥＤドライバ１００が設けられ、各発光ダイオードＬＥＤ１～ＬＥＤ４にそれぞれ並列にバイパススイッチＳＷ１～ＳＷ４が設けられている。ここで、バイパススイッチＳＷ１，ＳＷ２については、第１のリセット信号ＲＳＴ１のパルスの発生タイミングで初期状態としてのオフ状態にされ、発光ダイオードＬＥＤ１，ＬＥＤ２の目標輝度に応じた期間だけ当該オフ状態が維持される。一方、バイパススイッチＳＷ３，ＳＷ４については、第２のリセット信号ＲＳＴ２のパルスの発生タイミングで初期状態としてのオフ状態にされ、発光ダイオードＬＥＤ３，ＬＥＤ４の目標輝度に応じた期間だけ当該オフ状態が維持される。このため、第１のリセット信号ＲＳＴ１のパルスの発生タイミングと第２のリセット信号ＲＳＴ２のパルスの発生タイミングとを異ならせることにより、発光ダイオードＬＥＤ１，ＬＥＤ２と発光ダイオードＬＥＤ３，ＬＥＤ４とを異なるタイミングで点灯させることができる。従って、図７に示すように、各ＬＥＤドライバが駆動する４個の発光ダイオードのうちの２個だけを当該各ＬＥＤドライバからみてソースドライバ３００側（以下、「一側」という。）に配置し、残りの２個を当該各ＬＥＤドライバからみてソースドライバ３００とは反対側（以下、「他側」という。）に配置する構成とし、第２のリセット信号ＲＳＴ２のパルスの発生タイミングを第１のリセット信号ＲＳＴ１のパルスの発生タイミングよりも遅らせることによって、他側に配置された発光ダイオード（第２の発光ダイオード群）は一側に配置された発光ダイオード（第１の発光ダイオード群）よりも遅れたタイミングで点灯する。このようにして、発光部１１０では、図８に示す順序で発光ダイオードの点灯が行われる。すなわち、「まず発光ダイオードＬ１～Ｌ８が点灯し、次に発光ダイオードＬ９～Ｌ１６が点灯し、次に発光ダイオードＬ１７～Ｌ２４が点灯し、・・・」というように、１列ずつ発光ダイオードが点灯する。このため、従来のＬＥＤドライバを採用したときに生じていた動画表示の際の表示品位の低下が防止される。
　また、各発光ダイオード組を図７に示すように配置することにより、すなわち、各発光ダイオード組に含まれる複数の発光ダイオードが表示部５００の背面で２列になるように配置することにより、いずれの発光ダイオードについてもＬＥＤドライバとの距離が比較的短くなる。ここで、発光ダイオードは上述のように１列ずつ点灯するので、動画表示の際の表示品位の低下を引き起こすことなく、発光ダイオード－ＬＥＤドライバ間の電圧降下に起因する点灯異常の発生が抑制される。
　さらに、本実施形態においては、ＬＥＤドライバ１００に含まれるバイパススイッチＳＷ１～ＳＷ４の全てがオン状態になったときには定電流源１１１における電流の流れが止められるところ、各発光ダイオード間の距離を短くすることができるので、効果的に消費電力が低減される。ここで、各発光ダイオード間の距離が短いほど効果的に消費電力が低減される理由について、図５を参照しつつ説明する。消費電力を低減するためには、ＬＥＤの消灯時に電流を流さないことが必要となる。例えば、発光ダイオードＬＥＤ１～ＬＥＤ３が消灯状態かつ発光ダイオードＬＥＤ４が点灯状態の時、このＬＥＤドライバ１００では、「一定の大きさの電流」と「発光ダイオードＬＥＤ１～ＬＥＤ４における降下電圧」との積に相当する電力が消費される。このとき、発光ダイオードＬＥＤ１～ＬＥＤ３は消灯状態であるので、本来発光ダイオードＬＥＤ１～ＬＥＤ３のために投入している電力が定電流源１１１で消費されることになる。すなわち、無駄な消費電力が生じている。この点、発光ダイオードＬＥＤ１～ＬＥＤ４の目標輝度の値（輝度データ）が互いに近い値であれば、バイパススイッチＳＷ１～ＳＷ４の全てがオン状態になる期間が長くなり、電流の流れが止められる期間が長くなるので電力の無駄な消費が抑制される。ところで、エリアアクティブ駆動が行われる表示装置においては、発光ダイオードの輝度データは画像データに基づいて決定される。発光ダイオードの輝度データは複数の画像データの演算に基づいており、近くのエリア間のコントラストと離れたエリア間のコントラストとを比較すると、通常、離れたエリア間のコントラストの方が高くなる。すなわち、近いエリア間では、通常、輝度データは互いに近い値となる。以上より、各発光ダイオード間の距離が短いほど、電流の流れが止められる期間が長くなって効果的に消費電力が低減される。
＜２．第２の実施形態＞
＜２．１　構成および動作＞
　次に、本発明の第２の実施形態について説明する。本実施形態における液晶表示装置の全体構成およびＬＥＤドライバ１００の概略構成については上記第１の実施形態と同様であるので、説明を省略する（図２および図５参照）。図９は、本実施形態において、ＬＥＤドライバ１００に含まれるＰＷＭ制御回路１０１およびその周辺部の構成を示すブロック図である。以下、上記第１の実施形態と異なる点について説明する。
　上記第１の実施形態においては、比較器ＣＭＰ１，ＣＭＰ２には第１カウント値ＣＮＴ１が与えられ、比較器ＣＭＰ３，ＣＭＰ４には第２カウント値ＣＮＴ２が与えられていた。一方、本実施形態においては、ＰＷＭ制御回路１０１内にカウンタ選択回路１０５が設けられ、比較器ＣＭＰ１～ＣＭＰ４にはそれぞれカウンタ選択回路１０５で選択されたカウント値（第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２）が与えられるように構成されている。カウンタ選択回路１０５は、第１カウント値ＣＮＴ１，第２カウント値ＣＮＴ２，およびシフトレジスタ１０２から出力されカウント値を選択するための２ビットの選択用データ（指示データ）ＳＢを受け取り、各比較器ＣＭＰ１～ＣＭＰ４にそれぞれ第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２のいずれかを与える。なお、選択用指示データＳＢについては、レジスタＲＥＧ１へのレジスタデータ値ＲＤ１の設定が行われる前にカウンタ選択回路１０５に設定されるようにしても良いし、シフトレジスタを５０ビットにして、そのうちの２ビットのデータが選択用指示データＳＢとしてカウンタ選択回路１０５に与えられるようにしても良い。
　図１０は、カウンタ選択回路１０５の詳細な構成を示すブロック図である。カウンタ選択回路１０５は、カウンタ指示部１５１と３個のマルチプレクサ１５２～１５４とを有している。カウンタ指示部１５１は、２ビットの選択用データＳＢを受け取り（各ビットをそれぞれ「Ｓｂｉｔ１」，「Ｓｂｉｔ２」で示している。）、３個の選択指示データＳＥＬ２～ＳＥＬ４を出力する。なお、選択指示データＳＥＬ２～ＳＥＬ４はいずれも１ビットのデータである。マルチプレクサ１５２は、選択指示データＳＥＬ２に基づいて、第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２のいずれかを比較器ＣＭＰ２に与える。マルチプレクサ１５３は、選択指示データＳＥＬ３に基づいて、第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２のいずれかを比較器ＣＭＰ３に与える。マルチプレクサ１５４は、選択指示データＳＥＬ４に基づいて、第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２のいずれかを比較器ＣＭＰ４に与える。なお、比較器ＣＭＰ１には、選択用データＳＢの値にかかわらず第１カウント値ＣＮＴ１が与えられる。
　以上のような構成において、カウンタ指示部１５１では図１１に示すように選択指示データＳＥＬ２～ＳＥＬ４の値が決定される。例えば、Ｓｂｉｔ１が「１」で、かつ、Ｓｂｉｔ２が「０」のときには、選択指示データＳＥＬ２は「１」、選択指示データＳＥＬ３は「０」、選択指示データＳＥＬ４は「０」となる。そして、各マルチプレクサ１５２～１５４は、与えられた選択指示データＳＥＬ２～ＳＥＬ４の値が「１」であれば第１カウント値ＣＮＴ１を比較器ＣＭＰ２～ＣＭＰ４に与え、与えられた選択指示データＳＥＬ２～ＳＥＬ４の値が「０」であれば第２カウント値ＣＮＴ２を比較器ＣＭＰ２～ＣＭＰ４に与える。その結果、選択用データＳＢの値に応じて、図１２に示すように、各比較器ＣＭＰ１～ＣＭＰ４にカウント値（第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２）が与えられる。例えば、Ｓｂｉｔ１が「０」で、かつ、Ｓｂｉｔ２が「１」のときには、比較器ＣＭＰ１，ＣＭＰ３には第１カウント値ＣＮＴ１が与えられ、比較器ＣＭＰ２，ＣＭＰ４には第２カウント値ＣＮＴ２が与えられる。
＜２．２　効果＞
　本実施形態によれば、比較器ＣＭＰ２～ＣＭＰ４に与えられるカウント値（第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２）は、選択用データＳＢに基づいて決定される。このため、各発光ダイオードＬＥＤ１～ＬＥＤ４の配置（発光ダイオードＬＥＤ１～ＬＥＤ４とＬＥＤドライバ１００との位置関係）を考慮して選択用データＳＢの値を設定することにより、当該各発光ダイオードＬＥＤ１～ＬＥＤ４を好適なタイミングで点灯させることができる。これにより、例えば、発光ダイオードＬＥＤ１～ＬＥＤ４が２列で配置されているときに、２列目に配置されている発光ダイオードの点灯タイミングを１列目に配置されている発光ダイオードの点灯タイミングよりも遅らせることによって、動画表示の際の表示品位が低下が防止される。
　例えば、各発光ダイオード組が図７に示すように配置されている場合には、Ｓｂｉｔ１を「１」，Ｓｂｉｔ２を「０」とし、第２のリセット信号ＲＳＴ２のパルスの発生タイミングを第１のリセット信号ＲＳＴ１のパルスの発生タイミングよりも遅らせることにより、他側に配置された発光ダイオードの点灯タイミングを一側に配置された発光ダイオードの点灯タイミングよりも遅らせることができる。また、各発光ダイオード組が図１３に示すように配置されている場合にも、Ｓｂｉｔ１を「１」，Ｓｂｉｔ２を「０」とし、第２のリセット信号ＲＳＴ２のパルスの発生タイミングを第１のリセット信号ＲＳＴ１のパルスの発生タイミングよりも遅らせることにより、他側に配置された発光ダイオードの点灯タイミングを一側に配置された発光ダイオードの点灯タイミングよりも遅らせることができる。
　さらに、各発光ダイオード組が図１４に示すように配置されている場合には、Ｓｂｉｔ１を「１」，Ｓｂｉｔ２を「１」とし、第２のリセット信号ＲＳＴ２のパルスの発生タイミングを第１のリセット信号ＲＳＴ１のパルスの発生タイミングよりも遅らせることにより、他側に配置された発光ダイオードの点灯タイミングを一側に配置された発光ダイオードの点灯タイミングよりも遅らせることができる。さらにまた、各発光ダイオード組が図１５に示すように配置されている場合には、Ｓｂｉｔ１を「０」，Ｓｂｉｔ２を「０」とすることにより、各発光ダイオード組に含まれる発光ダイオードを全て同じタイミングで点灯させることができる。
　以上のように、本実施形態によれば、発光ダイオードとＬＥＤドライバとの位置関係についての自由度を高めつつ、動画表示の際の表示品位の低下や発光ダイオード－ＬＥＤドライバ間の電圧降下に起因する点灯異常の発生を抑制することのできるＬＥＤドライバが実現される。
＜３．第３の実施形態＞
＜３．１　構成および動作＞
　次に、本発明の第３の実施形態について説明する。本実施形態における液晶表示装置の全体構成およびＬＥＤドライバ１００の概略構成については上記第１および第２の実施形態と同様であるので、説明を省略する（図２および図５参照）。但し、上記第１および第２の実施形態においては、２つのリセット信号（第１のリセット信号ＲＳＴ１および第２のリセット信号ＲＳＴ２）がＬＥＤドライバ１００に与えられていたが、本実施形態においては、第１のリセット信号ＲＳＴ１のみがＬＥＤドライバ１００に（ＬＥＤドライバ１００の外部から）与えられる。図１６は、本実施形態において、ＬＥＤドライバ１００に含まれるＰＷＭ制御回路１０１およびその周辺部の構成を示すブロック図である。以下、上記第２の実施形態と異なる点について説明する。
　本実施形態においては、上記第２の実施形態における構成要素に加えて、遅延制御レジスタ１０６と比較器１０７とが設けられている。遅延制御レジスタ１０６には、第１カウント値ＣＮＴ１のリセットタイミングを基準としたときの第２カウント値ＣＮＴ２がリセットされるべきタイミングに基づいて、１２ビットのデータが格納される。例えば、第１カウント値ＣＮＴ１のリセットタイミングよりも第２カウント値ＣＮＴ２のリセットタイミングの方がＰＷＭ制御回路用クロック信号ＰＣＬＫの８クロックに相当する期間だけ遅くされるべきときには、遅延制御レジスタ１０６には「００００＿００００＿１０００」という１２ビットのデータが格納される。
　比較器１０７は、第１カウント値ＣＮＴ１と遅延制御レジスタ１０６に格納されているデータの値（以下、「遅延レジスタ値」という。）ＤＲＤとを比較し、それらが一致しているか否かを示す信号を、第２カウント値ＣＮＴ２をリセットするための第２のリセット信号ＲＳＴ２として出力する。比較器１０７は、第１カウント値ＣＮＴ１と遅延レジスタ値ＤＲＤとが一致していれば、第２のリセット信号ＲＳＴ２の論理レベルをハイレベルとし、第１カウント値ＣＮＴ１と遅延レジスタ値ＤＲＤとが一致していなければ、第２のリセット信号ＲＳＴ２の論理レベルをローレベルとする。なお、第２のカウンタＣ２については、第２のリセット信号ＲＳＴ２の論理レベルがハイレベルであれば第２カウント値ＣＮＴ２がリセットされるように構成されている。
　なお、本実施形態においては、遅延制御レジスタ１０６によって遅延制御値保持部が実現され、遅延レジスタ値ＤＲＤによって遅延制御値が実現され、比較器１０７によってタイミング制御信号生成部が実現されている。
　以上のような構成により、第２カウント値ＣＮＴ２は、第１カウント値ＣＮＴ１のリセット後、予め遅延制御レジスタ１０６に格納されている遅延レジスタ値ＤＲＤに基づいてリセットされる。カウンタ選択回路１０５では、上記第２の実施形態と同様にして、比較器ＣＭＰ１～ＣＭＰ４にそれぞれ与えるべきカウント値（第１カウント値ＣＮＴ１または第２カウント値ＣＮＴ２）が選択用データＳＢに基づいて決定される。比較器ＣＭＰ１～ＣＭＰ４はそれぞれ対応するレジスタデータ値ＲＤ１～ＲＤ４とカウンタ選択回路１０５で選択されたカウント値（第１カウント値ＣＮＴ１または第２カウント値）とを比較し、それらが一致しているか否かを示す比較結果信号ＣＳ１～ＣＳ４を出力する。そして、それら比較結果信号ＣＳ１～ＣＳ４に基づいて、スイッチ制御回路ＳＣ１～ＳＣ４は、それぞれ対応するバイパススイッチＳＷ１～ＳＷ４のオン／オフ状態を制御する。
＜３．２　効果＞
　上記第１および第２の実施形態においては、ＬＥＤドライバ１００にはタイミング制御信号として第１のリセット信号ＲＳＴ１および第２のリセット信号ＲＳＴ２の２つの信号が与えられていたが、本実施形態においては、第１のリセット信号ＲＳＴ１についてはＬＥＤドライバ１００に与えられるが、第２のリセット信号ＲＳＴ２についてはＬＥＤドライバ１００の内部で生成される。このため、ＬＥＤドライバ１００に与える外部入力信号を削減しつつ、上記第２の実施形態と同様に、発光ダイオードとＬＥＤドライバとの位置関係についての自由度を高めつつ、動画表示の際の表示品位の低下や発光ダイオード－ＬＥＤドライバ間の電圧降下に起因する点灯異常の発生を抑制することのできるＬＥＤドライバが実現される。
　例えば、上記第１の実施形態では図７で示すような構成であったものは、本実施形態では図１７に示すような構成となる。すなわち、本実施形態においては、上記第１の実施形態と比較して、各ＬＥＤドライバに外部から与えるリセット信号が削減される。
　１０…ＬＥＤバックライト装置
　１００…ＬＥＤドライバ
　１０１…ＰＷＭ制御回路
　１０２…シフトレジスタ
　１０３…定電流駆動回路
　１０４…シリアルパラレル変換回路
　１０５…カウンタ選択回路
　１１０…発光部
　１１１…定電流源
　２００…表示制御回路
　３００…ソースドライバ（映像信号線駆動回路）
　４００…ゲートドライバ（走査信号線駆動回路）
　５００…表示部
　Ｃ１…第１のカウンタ
　Ｃ２…第２のカウンタ
　ＣＭＰ１～４…比較器
　ＬＥＤ１～４…発光ダイオード（ＬＥＤ）
　ＲＥＧ１～４…レジスタ
　ＳＷ１～４…スイッチ制御回路

Claims (8)

  1. 　互いに直列に接続され、かつ、一定の電流を流すための定電流源に直列に接続された複数の発光ダイオードを駆動する発光ダイオード駆動回路であって、
    　前記複数の発光ダイオードの各々に或いは所定数毎に並列に接続された複数のスイッチと、
    　各発光ダイオードに並列に接続されたスイッチのオン／オフ状態を当該各発光ダイオードの目標輝度に応じて切り換えるためのＰＷＭ信号を生成するＰＷＭ信号生成部と
    を備え、
    　前記ＰＷＭ信号生成部は、前記複数のスイッチを初期状態としてオン状態またはオフ状態の一方の状態にするタイミングを制御するための複数のタイミング制御信号に基づいて前記ＰＷＭ信号を生成することを特徴とする、発光ダイオード駆動回路。
  2. 　前記ＰＷＭ信号生成部は、
    　　前記複数のスイッチにそれぞれ対応して設けられ、各スイッチに対応する発光ダイオードの目標輝度に応じた値であって外部から与えられるクロック信号のパルス数と対応づけられる値である輝度対応値を保持する複数の輝度対応値保持部と、
    　　前記複数のタイミング制御信号がそれぞれ与えられるように設けられ、前記クロック信号のパルス数をカウントしてカウント値として出力する複数のカウンタと、
    　　前記複数のスイッチにそれぞれ対応して設けられ、各スイッチに対応する輝度対応値保持部に保持されている輝度対応値と前記複数のカウンタのうちのいずれかのカウンタから出力されるカウント値とを比較し、それらが一致した時に当該各スイッチのオン／オフ状態を前記初期状態から切り換える複数のスイッチ切換部と
    を含み、
    　各スイッチは、当該各スイッチに対応するスイッチ切換部によって比較されるカウント値を出力するカウンタに与えられるタイミング制御信号に基づいて初期状態にされ、
    　各カウンタから出力されるカウント値は、当該各カウンタに与えられるタイミング制御信号に基づいてリセットされることを特徴とする、請求項１に記載の発光ダイオード駆動回路。
  3. 　各スイッチ切換部によって比較されるカウント値を出力するカウンタが予め定められていることを特徴とする、請求項２に記載の発光ダイオード駆動回路。
  4. 　前記ＰＷＭ信号生成部は、各スイッチ切換部によって比較されるべきカウント値を出力するカウンタを所定の指示データに基づいて選択するカウンタ選択部を更に含むことを特徴とする、請求項２に記載の発光ダイオード駆動回路。
  5. 　前記複数のカウンタは、外部からタイミング制御信号を受け取る第１のカウンタと該第１のカウンタ以外の第２のカウンタとからなり、
    　前記ＰＷＭ信号生成部は、
    　　前記複数のスイッチについての初期状態にされるタイミングの差に応じた値であって前記クロック信号のパルス数と対応づけられる値である遅延制御値を保持する遅延制御値保持部と、
    　　前記第２のカウンタに対応して設けられ、前記遅延制御値保持部に保持されている遅延制御値と前記第１のカウンタから出力されるカウント値とに基づいて、前記第２のカウンタに与えるためのタイミング制御信号を生成するタイミング制御信号生成部と
    を更に含み、
    　前記タイミング制御信号生成部は、前記遅延制御値保持部に保持されている遅延制御値と前記第１のカウンタから出力されるカウント値とが一致した時に、前記第２のカウンタから出力されるカウント値がリセットされるように、前記タイミング制御信号を生成することを特徴とする、請求項２に記載の発光ダイオード駆動回路。
  6. 　前記複数のスイッチの全てがオン状態になったときに前記定電流源に流れる電流を零にする定電流駆動部を更に備えることを特徴とする、請求項１に記載の発光ダイオード駆動回路。
  7. 　請求項１から６までのいずれか１項に記載の発光ダイオード駆動回路を備えたことを特徴とする面状照明装置。
  8. 　前記面状照明装置は複数の発光ダイオード駆動回路を有し、
    　各発光ダイオード駆動回路によって駆動される複数の発光ダイオードには、当該各発光ダイオード駆動回路の配置位置を基準として一側に配置される発光ダイオードである第１の発光ダイオード群と当該各発光ダイオード駆動回路の配置位置を基準として他側に配置される発光ダイオードである第２の発光ダイオード群とが含まれ、
    　前記第１の発光ダイオード群に並列に接続されたスイッチと前記第２の発光ダイオード群に並列に接続されたスイッチとは、異なるタイミング制御信号に基づいて前記初期状態にされることを特徴とする、請求項７に記載の面状照明装置。
PCT/JP2009/065091 2009-01-09 2009-08-28 発光ダイオード駆動回路およびそれを備えた面状照明装置 Ceased WO2010079635A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009801464829A CN102224606A (zh) 2009-01-09 2009-08-28 发光二极管驱动电路和具备该发光二极管驱动电路的面状照明装置
US12/998,483 US20110199011A1 (en) 2009-01-09 2009-08-28 Light-emitting diode driving circuit and planar illuminating device having same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-003497 2009-01-09
JP2009003497 2009-01-09

Publications (1)

Publication Number Publication Date
WO2010079635A1 true WO2010079635A1 (ja) 2010-07-15

Family

ID=42316410

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/065091 Ceased WO2010079635A1 (ja) 2009-01-09 2009-08-28 発光ダイオード駆動回路およびそれを備えた面状照明装置

Country Status (3)

Country Link
US (1) US20110199011A1 (ja)
CN (1) CN102224606A (ja)
WO (1) WO2010079635A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737583A (zh) * 2012-07-09 2012-10-17 深圳市磊芯半导体有限公司 Led驱动恒流通道输出驱动器、级联系统及其驱动方法
JP2016503587A (ja) * 2012-11-21 2016-02-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電半導体部品

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI437920B (zh) * 2011-08-08 2014-05-11 Weltrend Semiconductor Inc 利用電源開關選擇光源發光模式之光源控制器及其照明系統
EP2661153B1 (en) * 2012-05-02 2019-11-06 ams AG Current source and method for providing a driving current
CN103079314B (zh) * 2012-12-28 2015-05-20 电子科技大学 多路电流源切换装置
EP3207602B1 (en) 2014-10-15 2025-09-03 Lumentum Operations LLC Laser system and method of tuning the output power of the laser system
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US9814105B2 (en) * 2015-11-12 2017-11-07 Semiconductor Components Industries, Llc Control circuit for LED and active bleeder thereof
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
CN109691235B (zh) * 2016-09-09 2021-02-19 株式会社小糸制作所 点亮电路、车辆用灯具及光源的驱动方法
US10832609B2 (en) 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US10201049B1 (en) * 2017-08-03 2019-02-05 Apple Inc. Local display backlighting systems and methods
US10426010B2 (en) 2017-12-29 2019-09-24 Texas Instruments Incorporated LED driver
US10368412B2 (en) * 2017-12-29 2019-07-30 Texas Instruments Incorporated LED driver
US10885830B2 (en) * 2018-07-24 2021-01-05 Innolux Corporation Electronic device capable of reducing color shift
DE102018118876A1 (de) * 2018-08-03 2020-02-06 HELLA GmbH & Co. KGaA Verfahren und Mittel zum Einstellen einer Stromquelle für ein Leuchtdiodenfeld
US10455653B1 (en) * 2018-08-09 2019-10-22 Innolux Corporation LED driving circuits
KR102591274B1 (ko) * 2019-02-13 2023-10-20 삼성디스플레이 주식회사 광원 장치 및 이를 포함하는 표시 장치
US12142716B2 (en) 2019-03-29 2024-11-12 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
CN115917631A (zh) * 2020-03-11 2023-04-04 科锐Led公司 发光二极管和发光二极管显示器的有源控制
US11197359B1 (en) * 2020-07-14 2021-12-07 Himax Technologies Limited Backlight module and display apparatus
CN112911757A (zh) * 2021-01-27 2021-06-04 上汽大众汽车有限公司 多功能led驱动系统和驱动方法
CN113141691A (zh) * 2021-04-30 2021-07-20 上汽大众汽车有限公司 一种流水式位置灯的驱动控制装置
CN116458148A (zh) * 2021-11-05 2023-07-18 京东方科技集团股份有限公司 用于生成驱动信号的方法和设备、背光源和显示设备
CN114554647B (zh) * 2022-03-16 2023-07-25 无锡英迪芯微电子科技股份有限公司 适用于矩阵式led大灯驱动的pwm产生方法及电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264316A (ja) * 2002-03-11 2003-09-19 Fuji Electric Co Ltd Ｌｅｄ制御回路
JP2006164842A (ja) * 2004-12-09 2006-06-22 Nec Lcd Technologies Ltd 照明装置、液晶表示装置，携帯端末装置およびその制御方法
JP2006210435A (ja) * 2005-01-25 2006-08-10 Rohm Co Ltd 電源装置、発光装置ならびに表示装置
JP2007066897A (ja) * 2005-08-26 2007-03-15 Philips Lumileds Lightng Co Llc 統合された電子機器を用いたバックライティングのためのｌｅｄ光源
JP2008171983A (ja) * 2007-01-11 2008-07-24 Seiko Epson Corp 光源装置、画像表示装置、プロジェクタおよび光源制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229250B2 (ja) * 1997-09-12 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置における画像表示方法及び液晶表示装置
JP4123183B2 (ja) * 2004-04-20 2008-07-23 ソニー株式会社 定電流駆動装置、バックライト光源装置及びカラー液晶表示装置
JP4400401B2 (ja) * 2004-09-30 2010-01-20 セイコーエプソン株式会社 電気光学装置とその駆動方法及び電子機器
WO2007054856A2 (en) * 2005-11-08 2007-05-18 Koninklijke Philips Electronics N.V. Circuit arrangement and method of driving a circuit arrangement
CN102124573A (zh) * 2008-10-01 2011-07-13 夏普株式会社 面状照明装置和具备它的显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264316A (ja) * 2002-03-11 2003-09-19 Fuji Electric Co Ltd Ｌｅｄ制御回路
JP2006164842A (ja) * 2004-12-09 2006-06-22 Nec Lcd Technologies Ltd 照明装置、液晶表示装置，携帯端末装置およびその制御方法
JP2006210435A (ja) * 2005-01-25 2006-08-10 Rohm Co Ltd 電源装置、発光装置ならびに表示装置
JP2007066897A (ja) * 2005-08-26 2007-03-15 Philips Lumileds Lightng Co Llc 統合された電子機器を用いたバックライティングのためのｌｅｄ光源
JP2008171983A (ja) * 2007-01-11 2008-07-24 Seiko Epson Corp 光源装置、画像表示装置、プロジェクタおよび光源制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737583A (zh) * 2012-07-09 2012-10-17 深圳市磊芯半导体有限公司 Led驱动恒流通道输出驱动器、级联系统及其驱动方法
JP2016503587A (ja) * 2012-11-21 2016-02-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電半導体部品
US9871075B2 (en) 2012-11-21 2018-01-16 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US9997559B2 (en) 2012-11-21 2018-06-12 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
CN102224606A (zh) 2011-10-19
US20110199011A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
WO2010079635A1 (ja) 発光ダイオード駆動回路およびそれを備えた面状照明装置
US8963810B2 (en) LED display systems
KR101329967B1 (ko) 백 라이트 유닛과 이를 이용한 액정 표시장치 및 그의 구동방법
JP2020027273A (ja) バックライト装置およびそれを備える表示装置
TWI900695B (zh) 具有像素電路的顯示器系統及像素驅動電路
US11626062B2 (en) System and method for modulating an array of emissive elements
EP2128687A1 (en) Light source device and liquid crystal display device
US20220076610A1 (en) Display using analog and digital subframes
KR20180003402A (ko) 유기 발광 표시 장치
US11699387B2 (en) Display device
KR20100054494A (ko) 광원 구동 방법, 이를 수행하기 위한 광원 장치 및 이 광원장치를 포함하는 표시 장치
WO2016084544A1 (ja) 画素ユニット、表示パネル、および信号伝送方法
KR20210083946A (ko) 발광표시장치 및 이의 구동방법
US10877315B2 (en) Backlight and display device provided with same
KR20110075158A (ko) 기준전압 생성회로
CN110599945B (zh) Led显示装置及其驱动方法
KR101877776B1 (ko) 백라이트 드라이버용 구동집적회로 및 그를 포함하는 액정표시장치
JP6134701B2 (ja) Ｌｅｄアレイ制御のための装置及び方法
US8674927B2 (en) Liquid crystal display and method of driving the same
CN103150993A (zh) Amoled像素阵列驱动装置
JP5186627B2 (ja) 表示装置
JP5901185B2 (ja) バックライト装置及びその制御方法
KR101622535B1 (ko) 발광 다이오드 어레이의 구동 장치 및 구동 방법, 및 이를 이용하는 액정 표시 장치
KR102219578B1 (ko) 표시장치
KR102605058B1 (ko) 백라이트 유닛 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980146482.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09837521

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12998483

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09837521

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP