WO2010073401A1 - アナログ電流出力回路 - Google Patents

アナログ電流出力回路 Download PDF

Info

Publication number
WO2010073401A1
WO2010073401A1 PCT/JP2008/073836 JP2008073836W WO2010073401A1 WO 2010073401 A1 WO2010073401 A1 WO 2010073401A1 JP 2008073836 W JP2008073836 W JP 2008073836W WO 2010073401 A1 WO2010073401 A1 WO 2010073401A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
output
power supply
analog
internal control
Prior art date
Application number
PCT/JP2008/073836
Other languages
English (en)
French (fr)
Inventor
成一 斉藤
浩主 野本
慶洋 明星
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP08879196.7A priority Critical patent/EP2372887A4/en
Priority to PCT/JP2008/073836 priority patent/WO2010073401A1/ja
Priority to JP2010543742A priority patent/JP5247824B2/ja
Priority to US13/141,203 priority patent/US8810078B2/en
Priority to CN200880132531.9A priority patent/CN102265493B/zh
Priority to KR1020117013297A priority patent/KR101307000B1/ko
Publication of WO2010073401A1 publication Critical patent/WO2010073401A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0032Control circuits allowing low power mode operation, e.g. in standby mode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0045Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to an analog current output circuit that supplies an analog current to a load (for example, a solenoid valve or a current input amplifier) that is a control target in a control system.
  • a load for example, a solenoid valve or a current input amplifier
  • a control system for example, a water level control system that controls the water level in a tank configured using a PLC (programmable logic controller), the load to be controlled is an electromagnetic valve that controls the flow rate of water. is there.
  • PLC programmable logic controller
  • the specification range of the resistance value of the 4 to 20 mA current receiver provided in the solenoid valve is generally 600 ⁇ or less.
  • an output transistor and a load are arranged in series in this order between the power source and the ground, and an analog current that matches the output current command value flows to the load. In this configuration, the passing current of the output transistor is controlled.
  • the resistance value of the solenoid valve serving as a load connected to the analog current output circuit varies depending on the type of the solenoid valve within the specification range (for example, 0 ⁇ to 600 ⁇ ).
  • the voltage needs to be high enough.
  • Patent Document 1 proposes a method for reducing the power loss in the output transistor by using a switching-type low-loss power source and continuously changing the power voltage in order to solve the above problem.
  • a switching type step-down circuit is used as a power source, and a potential difference between a voltage supplied from the step-down circuit to the collector of an output transistor and an output terminal to which an emitter terminal is connected is detected by an OP amplifier. This is given as a Ref voltage to the switching step-down circuit.
  • a technique for reducing the power consumption of the output transistor by keeping the collector-emitter voltage Vce of the output transistor at a constant value of about + 1V is disclosed.
  • the present invention has been made in view of the above, and realizes reduction of power loss when the resistance value of the connected load is small and securing of high-speed response when the resistance value of the connected load is large.
  • An object of the present invention is to obtain an analog current output circuit.
  • the present invention provides an output transistor and a load arranged in series between a power source and a ground, and the output so that an analog output current to the load matches an output command current.
  • the voltage of the power supply is either a first power supply voltage switched by the power supply voltage switching circuit or a second power supply voltage lower than the first power supply voltage.
  • the power source voltage switching circuit is configured to output the first power source when the internal control voltage is smaller than the load end voltage according to a comparison result of a comparator that compares the internal control voltage with the load end voltage.
  • the internal control voltage is an analog output current 0 From the predetermined analog output current value to the maximum value of the analog output current, a voltage trajectory rising in proportion to the current is shown, and the maximum analog output current value is connected.
  • the load resistance value is generated by an internal control voltage generation circuit so as to intersect with the load end voltage when the load resistance value is a resistance value near the center of the specification range.
  • the load voltage at the analog output maximum current value matches the output voltage of the internal control voltage generation circuit with reference to the resistance value near the center of the specification range of the resistance value of the connected load.
  • FIG. 1 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 1 of the present invention.
  • FIG. 2 is a characteristic diagram illustrating the switching operation of the power supply voltage.
  • FIG. 3 is a diagram illustrating a characteristic example of power loss when the power supply voltage is not switched.
  • FIG. 4 is a diagram showing a characteristic example of power loss when the power supply voltage is switched according to the present invention.
  • FIG. 5 is a block diagram showing a configuration of an analog current output circuit according to the second embodiment of the present invention.
  • FIG. 6 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 3 of the present invention.
  • FIG. 7 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 4 of the present invention.
  • FIG. 1 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 1 of the present invention.
  • FIG. 2 is a characteristic diagram illustrating the switching operation of the power supply voltage
  • FIG. 8 is a block diagram showing a configuration of an analog current output circuit according to the fifth embodiment of the present invention.
  • FIG. 9 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 6 of the present invention.
  • 10 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 7 of the present invention.
  • FIG. 1 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 1 of the present invention.
  • the power loss in the output transistor increases when the resistance value of the connected load is small and the analog output current value is large. Therefore, the analog current output circuit according to the present invention can reduce the power loss in such a situation, and the analog output can be applied regardless of whether the resistance value of the connected load is large or small.
  • the current value is rapidly changed from the minimum to the maximum, it is configured to respond quickly.
  • the analog current output circuit includes a switching type DC / DC converter 1 as a power source. Between the voltage output terminal 1a of the DC / DC converter 1 and the ground, the output transistor 2, the load (resistance value R L ) 3, and the current detection resistor 4 are arranged in series in this order.
  • the current detection resistor 4 inserted between the load 3 and the ground is also connected to one input of an operational amplifier (hereinafter referred to as “OP amplifier”) 14, and the current detection resistor 4 is connected to the current detection resistor 4.
  • OP amplifier operational amplifier
  • the generated voltage is detected, the insertion position of the current detection resistor 4 between the emitter of the output transistor 2 and the load is changed, and the connection of the two inputs of the OP amplifier 14 is changed.
  • the voltage across the current detector may be detected.
  • a voltage dividing circuit is provided by connecting the resistors 5 and 6 in series.
  • the connecting portion is connected to one input terminal of the OP amplifier 7.
  • the other input terminal of the OP amplifier 7 is connected to the output terminal of the switch 8 as a switching circuit, and the output terminal of the OP amplifier 7 is connected to the reference voltage terminal 1 b of the DC / DC converter 1.
  • One input terminal of the switch 8 is connected to the positive terminal of the first reference voltage source 9, and the other input terminal of the switch 8 is connected to the positive terminal of the second reference voltage source 10. Switching of the switch 8 is controlled by the output state of the comparator 11. Both the negative terminal of the first reference voltage source 9 and the negative terminal of the second reference voltage source 10 are connected to the ground.
  • the first reference voltage source 9 outputs a first reference voltage H.
  • the second reference voltage source 10 outputs a second reference voltage L that is lower than the first reference voltage H.
  • the switch 8, the first reference voltage source 9, and the second reference voltage source 10 as a whole constitute a power supply voltage switching circuit.
  • One input terminal of the comparator 11 is connected to a connection portion (load end) between the emitter of the output transistor 2 and the load 3, and the other input terminal of the comparator 11 is connected to an output terminal of the voltage shifter 12.
  • the output terminal of the DA converter 13 to which a current output command is input from the outside is connected to one input terminal of the OP amplifier 14 and is connected to the ground via a voltage dividing circuit formed by connecting resistors 15 and 16 in series. Has been. Connection portions of the resistors 15 and 16 are connected to an input terminal of the voltage shifter 12. Note that the entire voltage dividing circuit by the resistors 15 and 16 and the voltage shifter 12 constitute an internal control voltage generation circuit.
  • the other input terminal of the OP amplifier 14 is connected to the connection portion between the load 3 and the current detection resistor 4, and the output terminal of the OP amplifier 14 is connected to the base of the output transistor 2 via the resistor 17. .
  • the analog current output circuit operates as follows. That is, the DA converter 13 converts the digital value of the current output command input from the outside into an output command analog voltage and outputs it.
  • the OP amplifier 14 generates a resistance corresponding to the difference between the output command analog voltage from the DA converter 13 and the output voltage corresponding to the analog output current to the load 3 detected by the current detection resistor 4.
  • the current passing through the output transistor 2 is controlled so that an analog current that matches the command value of the current output command can be stably output to the load 3 through the device 17.
  • the DC / DC converter 1 includes a power supply voltage VccH, which is a first power supply voltage, and the power supply voltage VccH according to the magnitude of the reference voltage supplied to the reference voltage terminal 1b from the outside.
  • VccH a first power supply voltage
  • VccL a lower second power supply voltage
  • the switch 8 selects the first reference voltage source 9
  • the DC / DC converter 1 generates the power supply voltage VccH based on the first reference voltage H input through the OP amplifier 7, and
  • the switch 8 selects the second reference voltage source 10
  • the power supply voltage VccL is generated based on the second reference voltage L input via the OP amplifier 7.
  • the generated power supply voltage VccH or power supply voltage VccL is stably supplied from the voltage output terminal 1a to the output transistor 2 by the action of the feedback circuit formed by the voltage dividing circuit (resistors 5 and 6) and the OP amplifier 7. Supplied to the collector.
  • the comparator 11 compares the magnitude relationship between the internal control voltage Va output from the voltage shifter 12 and the load end voltage Vb appearing at the connection portion (load end) between the emitter terminal of the output transistor 2 and the load 3, and Va ⁇ Vb In the case of, the control signal for causing the switch 8 to select the first reference voltage source 9 and for Va> Vb to output to the switch 8 a control signal for causing the switch 8 to select the second reference voltage source 10.
  • the output command analog voltage output from the DA converter 13 is a voltage-converted digital value of the current output command
  • resistors 15 and 16 that divide the output command analog voltage output from the DA converter 13.
  • the voltage shifter 12 subtracts from the divided voltage in the voltage dividing circuit, so that 0 V is maintained during a period until the analog output current supplied to the load 3 reaches 0 to a predetermined analog current value 18 (see FIG. 2).
  • the predetermined analog current value 18 the divided voltage inputted from the voltage dividing circuit is outputted as it is.
  • FIG. 2 is a characteristic diagram illustrating switching of the power supply voltage.
  • the horizontal axis represents the analog output current
  • the vertical axis represents the voltage.
  • the resistance value RL of the connected load 3 is 600 ⁇ , 300 ⁇ , 200 ⁇ , and 50 ⁇
  • the straight line locus of each load end voltage Vb and the broken line locus of the internal control voltage Va are shown. An example is shown.
  • the analog output current range 19 in which the internal control voltage Va is 0V is an analog output current range in which the voltage shifter 12 shifts the divided voltage to 0V.
  • the internal control voltage Va shows a change along a straight locus rising from the analog output current range 19 that shifts as the analog output current increases.
  • the straight locus of the internal control voltage Va that rises to the right intersects with the straight locus of the load end voltage Vb when the resistance value RL is 50 ⁇ , 200 ⁇ , and 300 ⁇ in this order.
  • the linear locus of the load end voltage Vb when the resistance value RL is 300 ⁇ intersects with the maximum value of the analog output current. It does not intersect with the linear locus of the load end voltage Vb when the resistance value RL is 600 ⁇ .
  • the comparator 11 compares the magnitude relationship between the internal control voltage Va and the load end voltage Vb. Therefore, in this embodiment, for example, the power supply voltage is switched as shown in FIG.
  • the switch 8 selects the reference voltage source 9, so that a high power supply voltage VccH is used and Va> In the period 21 that is Vb, the switch 8 selects the reference voltage source 10, so that the low power supply voltage VccL is used.
  • the resistance value RL of the load 3 is 50 ⁇ , which is smaller, the same power supply voltage is switched.
  • Va ⁇ Vb is always satisfied, and the switch 8 continues to select the reference voltage source 9, so that the power supply voltage is not switched and the high power supply voltage VccH is always maintained. Used.
  • the resistance value RL of the load 3 when the resistance value RL of the load 3 is small, even if the power supply voltage Vcc is the high power supply voltage VccH or the low power supply voltage VccL, the operation of the analog current output circuit is not adversely affected.
  • the collector-emitter voltage Vce uses the lower power supply voltage VccL as the power supply voltage Vcc. Smaller than.
  • the power supply voltage Vcc when the resistance value RL of the load 3 is large, the power supply voltage Vcc must always be a high power supply voltage VccH. However, when R L ⁇ 300 ⁇ , as shown in FIG. 2, the power supply voltage VccH is always high. Is used.
  • FIG. 3 is a diagram illustrating a characteristic example of power loss when the power supply voltage is not switched.
  • FIG. 4 is a diagram showing a characteristic example of power loss when the power supply voltage is switched according to the present invention. 3 and 4 show the relationship between the power loss and the analog output current when the resistance value RL of the connected load 3 is 0 ⁇ , 100 ⁇ , 200 ⁇ , 300 ⁇ , 400 ⁇ , 500 ⁇ , and 600 ⁇ .
  • the boundary of the case of not performing the case of performing the switching of the power supply voltage, the resistance value R L is set to the middle of 300 ⁇ and 400 [Omega.
  • the load voltage at the analog output maximum current value is determined based on the resistance value near the center of the specification range of the resistance value of the connected load.
  • a load having a resistance value smaller than the resistance value near the center of the load has a high power supply voltage when the analog output current is small, and the analog output current is When it is large, a low power supply voltage is supplied to the output transistor.
  • a high power supply voltage is always supplied to the output transistor for a load having a resistance value larger than the resistance value near the center.
  • Embodiments 2 to 5 modifications of the power supply voltage switching circuit will be described as Embodiments 2 to 5, and modifications of the method for generating the internal control voltage Va will be described as Embodiments 6 and 7.
  • FIG. FIG. 5 is a block diagram showing a configuration of an analog current output circuit according to the second embodiment of the present invention.
  • the same or similar components as those shown in FIG. 1 are denoted by the same reference numerals.
  • the description will be focused on the portion related to the second embodiment.
  • FIG. 5 in the analog current output circuit according to the second embodiment, the configuration shown in FIG. 1 (first embodiment) is replaced with a power supply voltage switching circuit (switch 8, reference voltage sources 9, 10).
  • a power supply voltage switching circuit (a power supply 25, a resistor 26, Zener diodes 27 and 28, and a switching transistor 29 as a switching circuit) is provided.
  • the zener diodes 27 and 28 have cathodes connected in parallel to the power supply 25 via the resistor 26 and to the other input terminal of the OP amplifier 7.
  • the anode of the Zener diode 27 is connected to the ground, and the anode of the Zener diode 28 is connected to the collector of the switching transistor 29.
  • the base of the switching transistor 29 is connected to the output terminal of the comparator 11, and the emitter of the switching transistor 29 is connected to the ground.
  • the Zener voltage Vzh of the Zener diode 27 is the first reference voltage H
  • the Zener voltage Vzl of the Zener diode 28 is the second reference voltage L. Therefore, the voltage of the power supply 25 is higher than the Zener voltage Vzh.
  • the comparator 11 sets the output level to a low level when the magnitude relationship between the input internal control voltage Va and the load end voltage Vb is Va ⁇ Vb.
  • the transistor 29 maintains the OFF operation state, so that the Zener voltage Vzh (first reference voltage H) of the Zener diode 27 is input to the reference voltage terminal 1 b of the DC / DC converter 1 via the OP amplifier 7.
  • the power supply voltage VccH is output from the voltage output terminal 1a of the DC / DC converter 1.
  • the comparator 11 sets the output level to a high level when the magnitude relation between the input internal control voltage Va and the load end voltage Vb is Va> Vb.
  • the transistor 29 is turned on, so that a current flows through the Zener diode 27 and the Zener voltage Vzl (second reference voltage L) passes through the OP amplifier 7 to the reference voltage terminal 1b of the DC / DC converter 1.
  • the power supply voltage VccL is output from the voltage output terminal 1 a of the DC / DC converter 1.
  • the high power supply voltage VccH and the low power supply voltage VccL corresponding to the resistance value RL of the connected load 3 are switched and supplied to the output transistor 2. be able to.
  • FIG. 6 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 3 of the present invention.
  • the same or similar components as those shown in FIG. 1 (Embodiment 1) are denoted by the same reference numerals.
  • the description will be focused on the portion related to the third embodiment.
  • the power source DC / DC converter 1
  • the power source DC / DC A DC converter 35
  • the power supply voltage switching circuit switch 8, reference voltage sources 9, 10
  • a power supply voltage switching circuit reference voltage source 37 for outputting another reference voltage, switch 36 as a switching circuit
  • One terminal of the switch 36 is connected to the reference voltage terminal 35 b of the DC / DC converter 35, and the other terminal of the switch 36 is connected to the positive terminal of the reference voltage source 37.
  • the negative terminal of the reference voltage source 37 is connected to the ground.
  • the reference voltage source 37 outputs a predetermined reference voltage.
  • the switching type DC / DC converter 35 has a reference voltage source that outputs the second reference voltage L inside, and when the reference voltage is not supplied from the outside to the reference voltage terminal 35b, the built-in reference voltage source Is used to generate the power supply voltage VccL and output it from the voltage output terminal 35a to the collector of the output transistor 2.
  • the DC / DC converter 35 adds the first reference voltage H added to the second reference voltage L containing the reference voltage from the outside.
  • the power supply voltage VccH is used to generate and output from the voltage output terminal 35a to the collector of the output transistor 2.
  • the switch 36 is closed when the comparator 11 makes a comparison determination of Va ⁇ Vb, and connects the positive terminal of the reference voltage source 37 to the reference voltage terminal 35 b of the DC / DC converter 35.
  • the switch 36 is in an open state when the comparator 11 makes a comparison determination of Va> Vb, and disconnects the positive terminal of the reference voltage source 37 from the reference voltage terminal 35b of the DC / DC converter 35. .
  • the high power supply voltage VccH and the low power supply voltage VccL corresponding to the resistance value RL of the connected load 3 are switched and supplied to the output transistor 2. be able to.
  • FIG. 7 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 4 of the present invention.
  • the same or similar components as those shown in FIG. 1 (Embodiment 1) are denoted by the same reference numerals.
  • the description will be focused on the portion related to the fourth embodiment.
  • a power source DC / DC converter 1 is used instead of the power source (DC / DC converter 1).
  • DC converter H40, DC / DC converter L41) are provided, and a power supply voltage switching circuit (switch 42 as a switching circuit) is provided in place of the power supply voltage switching circuit (switch 8, reference voltage sources 9, 10). .
  • the switching type DC / DC converter H40 has a reference voltage source that outputs a first reference voltage H therein, and generates a power supply voltage VccH using the built-in reference voltage source.
  • the switching type DC / DC converter L41 has a reference voltage source for outputting the second reference voltage L therein, and generates the power supply voltage VccL using the built-in reference voltage source.
  • the switch 42 selects the voltage (power supply voltage VccH) output from the DC / DC converter H40 to the voltage output terminal 40a and applies it to the collector of the output transistor 2 when the comparator 11 makes a comparison determination of Va ⁇ Vb. Output.
  • the switch 42 selects the voltage (power supply voltage VccL) output from the DC / DC converter L41 to the voltage output terminal 41a and selects the collector of the output transistor 2 when the comparator 11 makes a comparison determination of Va> Vb. Output to.
  • the high power supply voltage VccH and the low power supply voltage VccL corresponding to the resistance value RL of the connected load 3 are switched and supplied to the output transistor 2. be able to.
  • FIG. 8 is a block diagram showing a configuration of an analog current output circuit according to the fifth embodiment of the present invention.
  • the same or similar components as those shown in FIG. 7 (Embodiment 4) are denoted by the same reference numerals.
  • the description will be focused on the portion related to the fifth embodiment.
  • the power source (DC / DC converter H40, DC / DC converter L41) is used in the configuration shown in FIG. 7 (fourth embodiment). Instead, a power source (voltage source 45, DC / DC converter L44) is provided.
  • the voltage source 45 outputs the power supply voltage VccH to one input terminal of the switch 42.
  • the switching type DC / DC converter L44 generates a power supply voltage VccL based on the voltage of the built-in reference voltage source, and outputs it to the other input terminal of the switch 42.
  • the switch 42 selects the output voltage (power supply voltage VccH) of the voltage source 45 and outputs it to the collector of the output transistor 2 when the comparator 11 makes a comparison determination of Va ⁇ Vb.
  • the switch 42 selects the voltage (power supply voltage VccL) output from the DC / DC converter L44 to the voltage output terminal 44a when the comparator 11 makes a comparison determination of Va> Vb, and the collector of the output transistor 2 Output to.
  • the high power supply voltage VccH and the low power supply voltage VccL corresponding to the resistance value RL of the connected load 3 are switched and supplied to the output transistor. Can do.
  • FIG. 9 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 6 of the present invention.
  • the same reference numerals are given to the same or equivalent components as those shown in FIG. 5 (Embodiment 2).
  • the description will be focused on the portion related to the sixth embodiment.
  • an internal control voltage generation circuit (voltage dividing circuit and voltage by resistors 15 and 16) Instead of the voltage shifter 12 in the shifter 12), a voltage source 31 and a resistor 32 for the output voltage Vc are provided.
  • the voltage dividing output terminal of the voltage dividing circuit (resistors 15 and 16) is directly connected to the other input terminal of the comparator 11.
  • the positive end of the power supply 31 is connected to the ground, and the negative end of the power supply 31 is connected to the other input terminal of the comparator 11 via the resistor 32.
  • the voltage source 31 and the resistor 32 are for realizing the function of the voltage shifter 12 of the first embodiment by another means, and the resistor is used so that the analog output current becomes the predetermined analog current value 18 shown in FIG. 32 and the voltage Vc are adjusted.
  • FIG. 1 Since the reverse voltage ( ⁇ Vc) from the voltage source 31 is added to the divided voltage of the voltage dividing circuit (resistors 15 and 16) and input to the other input terminal of the comparator 11, FIG.
  • the analog output current range 19 shown is 0 V, and an internal control voltage Va indicating a change in a straight locus rising from there is applied.
  • the load end voltage Vb when the resistance value RL of the connected load 3 is 300 ⁇ is crossed at the maximum value of the analog output current.
  • a control voltage Va can be generated.
  • the application example to the second embodiment is shown, but the present invention can be similarly applied to the first and third to fifth embodiments.
  • FIG. 10 is a block diagram showing a configuration of an analog current output circuit according to Embodiment 7 of the present invention.
  • the same or similar components as those shown in FIG. 5 are denoted by the same reference numerals.
  • the description will be focused on the portion related to the seventh embodiment.
  • the comparator 11 has an offset adjustment function. Then, the voltage shifter 12 in the internal control voltage generation circuit (the voltage dividing circuit and the voltage shifter 12 by the resistors 15 and 16) is deleted, and the divided voltage of the voltage dividing circuit (the resistors 15 and 16) is directly applied to the comparator 11. The voltage is applied to the other input terminal.
  • the offset adjustment volume 46 is operated so that an offset voltage is generated with respect to the divided voltage Va applied to the other input terminal, and the offset voltage is 0 V in the section of the analog output current range 19 shown in FIG. Adjust so that:
  • the other input terminal of the comparator 11 is applied with 0 V during the analog output current range 19 shown in FIG. Therefore, the comparator 11 can correctly perform the comparison determination of Va ⁇ Vb and Va> Vb.
  • An internal control voltage Va can be generated.
  • the application example to the second embodiment is shown, but the present invention can be similarly applied to the first and third to fifth embodiments.
  • the analog current output circuit according to the present invention can be applied to a system that performs control by an analog output current, such as a control system using an instrumentation system or a control computer, in addition to a sequence control system using a PLC. It is. Therefore, in the first to seventh embodiments described above, the solenoid valve is described as an example of the load to be connected, but a current input amplifier is also included as another load, for example.
  • the analog current output circuit according to the present invention can reduce power loss and ensure high-speed response when the resistance value of the connected load is small, and can also ensure resistance of the connected load.
  • the power loss is low, but it has a feature that can ensure high-speed response, so it is particularly useful as a high-speed analog current output circuit that suppresses temperature rise. Is suitable.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

 接続される負荷の抵抗値が小さい場合の電力損失の低減と、接続される負荷の抵抗値が大きい場合の高速応答性の確保とを実現できるアナログ電流出力回路を得ることを目的として、内部制御電圧Vaの立ち上がり開始位置と傾きは、接続される負荷3の抵抗値が仕様範囲の中央付近の抵抗値である場合に得られる負荷端電圧Vbとアナログ出力電流の最大値で交差するように設定し、スイッチ8が、コンパレータ11での比較結果に応じて、内部制御電圧Vaが負荷端電圧Vbよりも小さいときはDC/DC変換器1に高い基準電圧Hを入力させて高い電源電圧VccHを出力トランジスタ2に出力させ、内部制御電圧Vaが負荷端電圧Vbよりも大きいときはDC/DC変換器1に低い基準電圧Lを入力させて出力トランジスタ2に低い電源電圧VccLを出力させる。

Description

アナログ電流出力回路
 この発明は、制御システムでの制御対象である負荷(例えば電磁弁や電流入力アンプなど)にアナログ電流を供給するアナログ電流出力回路に関するものである。
 制御システムとして、例えば、PLC(プログラマブル・ロジック・コントローラ)を用いて構成されるタンク内水位を制御する水位制御システムを例にとると、制御対象である負荷は水の流量を制御する電磁弁である。電磁弁には様々な種類があるが、弁の開閉を4~20mAの電流で制御するものが多い。そして、電磁弁に設けられる4~20mAの電流受信部の抵抗値の仕様範囲は、一般に、600Ω以下である。
 負荷にアナログ電流を供給するアナログ電流出力回路は、電源とグランドとの間に、出力トランジスタと負荷とをこの順に直列に配置し、出力電流指令値と一致するアナログ電流が負荷に流れるように、出力トランジスタの通過電流を制御する構成である。
 そして、アナログ電流出力回路に接続される負荷となる電磁弁の抵抗値は、仕様範囲(例えば0Ω~600Ω)内で電磁弁の種類によって異なるので、アナログ電流出力回路に供給する電源の電圧は、十分に高い電圧にする必要がある。
 そのため、従来では、負荷の抵抗値が小さく、かつアナログ出力電流が大きい場合に、出力トランジスタでの電力損失が大きくなり、それによる出力トランジスタの内部発熱が大きな課題になっている。
 上記の課題に対して、例えば特許文献1では、スイッチング方式の低損失な電源を使用するとともに、その電力電圧を連続的に可変にし、出力トランジスタでの電力損失を低減する方法が提案されている。すなわち、特許文献1では、電源にスイッチング方式の降圧回路を用い、降圧回路から出力トランジスタのコレクタに供給される電圧とエミッタ端子が接続される出力端子との間の電位差をOPアンプで検出し、それをスイッチング方式の降圧回路にRef電圧として与えている。これによって、出力トランジスタのコレクタ・エミッタ間電圧Vceを常に+1V程度の一定値に保つことで、出力トランジスタの消費電力を削減する技術が開示されている。
特開2000-252754号公報
 しかし、上記した従来技術では、電源電圧を連続的に変化させることによって、損失を極力減らすように考慮されているが、負荷抵抗値が高い場合、アナログ出力電流値を急激に上昇させるために、出力トランジスタのコレクタに接続されているスイッチング方式電源の電圧を急激に上昇させようとしても、アナログ出力電流の増加に対して電源電圧の上昇が追いつかず、電流出力の応答が遅くなるという問題がある。
 この発明は、上記に鑑みてなされたものであり、接続される負荷の抵抗値が小さい場合の電力損失の低減と、接続される負荷の抵抗値が大きい場合の高速応答性の確保とを実現できるアナログ電流出力回路を得ることを目的とする。

 上述した目的を達成するために、この発明は、電源とグランドとの間に、出力トランジスタと負荷とを直列に配置し、前記負荷へのアナログ出力電流が出力指令電流と一致するように前記出力トランジスタの通過電流を制御するアナログ電流出力回路において、前記電源の電圧は、電源電圧切替回路が切り替えた第1の電源電圧と該第1の電源電圧よりも低い第2の電源電圧とのいずれかの電圧であり、前記電源電圧切替回路は、内部制御電圧と負荷端電圧とを比較するコンパレータの比較結果に応じて、前記内部制御電圧が前記負荷端電圧よりも小さいときは前記第1の電源電圧を選択し、前記内部制御電圧が前記負荷端電圧よりも大きいときは前記第2の電源電圧を選択するように構成され、前記内部制御電圧は、アナログ出力電流0から所定アナログ出力電流値までが0Vで、該所定アナログ出力電流値よりアナログ出力電流の最大値までは電流に比例した右肩上がりの電圧軌跡を示し、かつアナログ出力電流の最大値で、接続される前記負荷抵抗値が仕様範囲の中央付近の抵抗値である場合の負荷端電圧と交差するように内部制御電圧生成回路にて生成されることを特徴とする。
 この発明によれば、接続される負荷の抵抗値の仕様範囲の中央付近の抵抗値を基準に、アナログ出力最大電流値のときの負荷の電圧が内部制御電圧生成回路の出力電圧と一致するように回路定数を調整することによって、その中央付近の抵抗値よりも小さい抵抗値を有する負荷に対しては、アナログ出力電流が小さい場合は高い電源電圧を、アナログ出力電流が大きい場合は低い電源電圧を出力トランジスタに供給する一方、その中央付近の抵抗値よりも大きい抵抗値を有する負荷に対しては常に出力トランジスタに高い電源電圧を供給するように作用する。したがって、接続される負荷の抵抗値が小さい場合は出力トランジスタで生じる電力損失を低減することができ、また、接続される負荷の抵抗値が大きい場合は高速応答性を確保することができるという効果を奏する。
図1は、この発明の実施の形態1によるアナログ電流出力回路の構成を示すブロック図である。 図2は、電源電圧の切り替え動作を説明する特性図である。 図3は、電源電圧の切り替えを行わない場合の電力損失の一特性例を示す図である。 図4は、この発明による電源電圧の切り替えを行った場合の電力損失の一特性例を示す図である。 図5は、この発明の実施の形態2によるアナログ電流出力回路の構成を示すブロック図である。 図6は、この発明の実施の形態3によるアナログ電流出力回路の構成を示すブロック図である。 図7は、この発明の実施の形態4によるアナログ電流出力回路の構成を示すブロック図である。 図8は、この発明の実施の形態5によるアナログ電流出力回路の構成を示すブロック図である。 図9は、この発明の実施の形態6によるアナログ電流出力回路の構成を示すブロック図である。 図10は、この発明の実施の形態7によるアナログ電流出力回路の構成を示すブロック図である。
符号の説明
 1,35,40,41,44 スイッチング方式のDC/DC変換器
 2 出力トランジスタ
 3 負荷
 4 電流検出用抵抗器
 5,6,15,16,17,26,32 抵抗器
 7,14 演算増幅器(OPアンプ)
 8,36,42 スイッチ(切替回路)
 9 第1の基準電圧源
 10 第2の基準電圧源
 11 コンパレータ
 12 電圧シフタ
 13 DA変換器
 25,47 電源
 27,28 ツェナーダイオード
 29 切替トランジスタ(切替回路)
 31,45 電圧源
 37 基準電圧源(別の基準電圧源)
 46 ボリューム
 以下に図面を参照して、この発明にかかるアナログ電流出力回路の好適な実施の形態を詳細に説明する。
実施の形態1.
 図1は、この発明の実施の形態1によるアナログ電流出力回路の構成を示すブロック図である。前記したように、出力トランジスタでの電力損失が大きくなるのは、接続される負荷の抵抗値が小さく、かつ、アナログ出力電流値が大きいときである。そこで、この発明にかかるアナログ電流出力回路は、そのような状況において、電力損失を低減でき、かつ、接続される負荷の抵抗値が、大きい場合であっても小さい場合であっても、アナログ出力電流値を最小から最大に急激に変化させたときに高速に応答できるように構成した。
 図1において、当該アナログ電流出力回路は、電源としてスイッチング方式のDC/DC変換器1を備えている。DC/DC変換器1の電圧出力端子1aとグランドとの間に、出力トランジスタ2と負荷(抵抗値R)3と電流検出用抵抗器4とがこの順に直列に配置される。
 負荷3は、負荷の種類によって、R=0Ω~600Ωのいずれかの抵抗値を有している。なお、負荷3とグランドとの間に挿入されている電流検出用抵抗器4は、演算増幅器(以降、「OPアンプ」という)14の一方の入力にも接続され、電流検出用抵抗器4に生じる電圧が検出されるようにしているが、この電流検出用抵抗器4を出力トランジスタ2のエミッタと負荷との間に挿入位置を変更するとともに、OPアンプ14の2入力の接続を変更して電流検出器の両端の電圧を検出するようにしてもよい。
 DC/DC変換器1の電圧出力端子1aと出力トランジスタ2のコレクタとの接続ラインとグランドとの間に、抵抗器5,6の直列接続による分圧回路が設けられ、抵抗器5,6の接続部はOPアンプ7の一方の入力端子に接続されている。OPアンプ7の他方の入力端子は切替回路としてのスイッチ8の出力端子に接続され、OPアンプ7の出力端子はDC/DC変換器1の基準電圧端子1bに接続されている。
 スイッチ8の一方の入力端子は第1の基準電圧源9の正極端に接続され、スイッチ8の他方の入力端子は第2の基準電圧源10の正極端に接続されている。スイッチ8の切り替えはコンパレータ11の出力状態によって制御される。第1の基準電圧源9の負極端と第2の基準電圧源10の負極端とは、共に、グランドに接続されている。第1の基準電圧源9は、第1の基準電圧Hを出力する。第2の基準電圧源10は、第1の基準電圧Hよりも低い第2の基準電圧Lを出力する。なお、スイッチ8と第1の基準電圧源9と第2の基準電圧源10との全体は、電源電圧切替回路を構成している。
 コンパレータ11の一方の入力端子は出力トランジスタ2のエミッタと負荷3との接続部(負荷端)に接続され、コンパレータ11の他方の入力端子は電圧シフタ12の出力端子に接続されている。
 外部から電流出力指令が入力されるDA変換器13の出力端子は、OPアンプ14の一方の入力端子に接続されるとともに、抵抗器15,16の直列接続による分圧回路を介してグランドに接続されている。抵抗器15,16の接続部は電圧シフタ12の入力端子に接続されている。なお、抵抗器15,16による分圧回路と電圧シフタ12との全体は、内部制御電圧生成回路を構成している。
 OPアンプ14の他方の入力端子は、負荷3と電流検出用抵抗器4との接続部に接続され、OPアンプ14の出力端子は抵抗器17を介して出力トランジスタ2のベースに接続されている。
 以上の構成において、この発明によるアナログ電流出力回路は次のような動作を行う。すなわち、DA変換器13は、外部から入力される電流出力指令のディジタル値を出力指令アナログ電圧に変換して出力する。OPアンプ14は、DA変換器13からの出力指令アナログ電圧と、電流検出用抵抗器4にて検出された負荷3へのアナログ出力電流に対応した出力電圧との差分に応じた電流を、抵抗器17を介して出力トランジスタ2のベースに供給し、電流出力指令の指令値に合致したアナログ電流を負荷3に安定的に出力できるように出力トランジスタ2の通過電流を制御している。
 この実施の形態1では、DC/DC変換器1は、外部から基準電圧端子1bに供給される基準電圧の大きさに応じて、第1の電源電圧である電源電圧VccHと、該電源電圧VccHよりも低い第2の電源電圧である電源電圧VccLとを切り替えて生成できる電源である。
 すなわち、DC/DC変換器1は、スイッチ8が第1の基準電圧源9を選択したとき、OPアンプ7を介して入力される第1の基準電圧Hに基づき電源電圧VccHを生成し、また、スイッチ8が第2の基準電圧源10を選択したとき、OPアンプ7を介して入力される第2の基準電圧Lに基づき電源電圧VccLを生成する。
 そして、このように生成した電源電圧VccHまたは電源電圧VccLが、分圧回路(抵抗器5,6)とOPアンプ7とによる帰還回路の作用によって安定的に、電圧出力端子1aから出力トランジスタ2のコレクタに供給される。
 コンパレータ11は、電圧シフタ12が出力する内部制御電圧Vaと、出力トランジスタ2のエミッタ端子と負荷3との接続部(負荷端)に現れる負荷端電圧Vbとの大小関係を比較し、Va≦Vbである場合はスイッチ8に第1の基準電圧源9を選択させ、Va>Vbである場合はスイッチ8に第2の基準電圧源10を選択させる制御信号をスイッチ8に出力する。
 これによって、DC/DC変換器1では、コンパレータ11での比較結果が、Va≦Vbである場合は高い電源電圧VccHを出力トランジスタ2のコレクタに供給し、Va>Vbである場合は低い電源電圧VccLを出力トランジスタ2のコレクタに供給するように、電源電圧の切り替えが行われる。
 ここで、DA変換器13が出力する出力指令アナログ電圧は、電流出力指令のディジタル値を電圧変換したものであるので、DA変換器13が出力する出力指令アナログ電圧を分圧する抵抗器15,16による分圧回路で分圧した分圧電圧は、出力指令電流(アナログ出力電流)=0を基点として、出力指令電流(アナログ出力電流)の増加に伴い、右肩上がりの直線軌跡の変化を示す電圧信号となる。
 電圧シフタ12は、分圧回路での分圧電圧から引き算することで、負荷3に供給されるアナログ出力電流が0から所定アナログ電流値18(図2参照)に至るまでの期間は0Vを継続して出力し、該所定アナログ電流値18以後は分圧回路から入力する分圧電圧をそのまま出力する。これによって、電圧シフタ12が出力する内部制御電圧Vaは、出力電流=0から所定アナログ電流値18までは0Vで、所定アナログ電流値18からはアナログ出力電流に比例した右肩上がりの直線軌跡に沿った変化を示す電圧信号となる。
 一方、負荷端電圧Vbは、アナログ出力電流=0を基点とし、アナログ出力電流の増加に伴い、該アナログ出力電流と負荷抵抗との積で表される右肩上がりの直線軌跡の変化を示す電圧信号である。
 次に、図2をも参照して、電圧シフタ12とコンパレータ11とスイッチ8とを含む動作を具体的に説明する。
 図2は、電源電圧の切り替えを説明する特性図である。図2において、横軸はアナログ出力電流であり、縦軸は電圧である。図2では、接続される負荷3の抵抗値Rが、600Ω、300Ω、200Ω、50Ωである場合における各々の負荷端電圧Vbの右肩上がりの直線軌跡と、内部制御電圧Vaの折れ線軌跡の一例とが示されている。
 内部制御電圧Vaが0Vであるアナログ出力電流範囲19は、電圧シフタ12が分圧電圧を0Vにシフトするアナログ出力電流範囲である。内部制御電圧Vaは、このシフトするアナログ出力電流範囲19より、アナログ出力電流の増加とともに右肩上がりの直線軌跡に沿った変化を示している。図2では、内部制御電圧Vaの右肩上がりの直線軌跡は、抵抗値Rが50Ω、200Ω、300Ωである場合の負荷端電圧Vbの直線軌跡とこの順に交差している。そして、抵抗値Rが300Ωである場合の負荷端電圧Vbの直線軌跡とはアナログ出力電流の最大値で交差している。抵抗値Rが600Ωである場合の負荷端電圧Vbの直線軌跡とは交差していない。
 この実施の形態では、内部制御電圧Vaの立ち上がり開始位置と傾きは、負荷3の抵抗値Rが仕様範囲内の中央付近の抵抗値においてアナログ出力電流の最大値で負荷端電圧Vbと交差するように定めてある。なお、今の例では、抵抗値Rの仕様範囲は、R=0Ω~R=600Ωであるので、最大アナログ電流値で交差対象となる負荷端電圧Vbは、R=300Ωの負荷3を接続した場合のものである。それ故、図2では、抵抗値Rが300Ωである場合の負荷端電圧Vbの直線軌跡と内部制御電圧Vaの折れ線軌跡とが、アナログ出力電流の最大値で交差している様子を示してある。
 コンパレータ11は、このような内部制御電圧Vaと負荷端電圧Vbとの大小関係を比較している。したがって、この実施の形態では、例えば図2に示すような電源電圧の切り替えが行われる。
 図2において、例えば、負荷3の抵抗値Rが200Ωである場合、Va≦Vbである期間20では、スイッチ8は基準電圧源9を選択するので、高い電源電圧VccHが用いられ、Va>Vbである期間21では、スイッチ8は基準電圧源10を選択するので、低い電源電圧VccLが用いられる。負荷3の抵抗値Rがさらに小さい50Ωである場合も同様の電源電圧の切り替えが行われる。一方、負荷3の抵抗値Rが600Ωである場合は、常にVa<Vbであり、スイッチ8は基準電圧源9を選択し続けるので、電源電圧の切り替えは行われず、常に高い電源電圧VccHが用いられる。
 要するに、図2では、R<300Ωの場合は、アナログ出力電流が小さいときは、Va≦Vbとなって高い電源電圧VccHが用いられ、アナログ出力電流が大きくなると、Va>Vbとなって低い電源電圧VccLに切り替わる。一方、R≧300Ωの場合では、アナログ出力電流が小さいときも大きいときも、常にVa≦Vbとなって高い電源電圧VccHが用いられることが示されている。
 ここで、出力トランジスタ2のコレクタ・エミッタ間電圧Vceは、電流検出用抵抗器4の抵抗値が小さく無視できるとすると、電源電圧Vcc、アナログ出力電流I、負荷抵抗Rを用いて、Vce=Vcc-I×Rと表される。また、出力トランジスタ2の発熱量(電力損失)Wは、W=Vce×Iと表される。
 つまり、負荷3の抵抗値Rが小さいときは、電源電圧Vccが、高い電源電圧VccHであっても低い電源電圧VccLであっても、当該アナログ電流出力回路の動作に悪影響を与えない。しかし、負荷抵抗Rが小さいときで、かつアナログ出力電流Iが大きい場合には、コレクタ・エミッタ間電圧Vceは、電源電圧Vccとして、低い電源電圧VccLを用いる方が高い電源電圧VccHを用いるよりも小さくなる。
 そこで、この実施の形態では、図2に示すように、R<300Ωの場合、アナログ出力電流が小さいときは高い電源電圧VccHを用い、アナログ出力電流が大きくなると、低い電源電圧VccLに切り替わるので、負荷抵抗Rが小さく、かつアナログ出力電流Iが大きい場合に問題になる出力トランジスタ2の発熱量(電力損失)Wを低くすることができる。
 また、負荷3の抵抗値Rが大きいときは、電源電圧Vccは、常に高い電源電圧VccHでなければならないが、図2に示すように、R≧300Ωの場合は、常に高い電源電圧VccHが用いられる。
 したがって、負荷3の抵抗値Rが大きいときに、DA変換器13に外部から入力される電流出力指令が値0から値MAXまで一気に急変した場合でも、電源電圧Vccは、最初から高い電源電圧VccHを適用しているので、追従性に問題は生じない。
 次に、図3は、電源電圧の切り替えを行わない場合の電力損失の一特性例を示す図である。図4は、この発明による電源電圧の切り替えを行った場合の電力損失の一特性例を示す図である。図3と図4では、接続される負荷3の抵抗値Rが0Ω、100Ω、200Ω、300Ω、400Ω、500Ω、600Ωである場合の電力損失とアナログ出力電流との関係が示されている。なお、図4では、電源電圧の切り替えを行う場合と行わない場合の境界は、抵抗値Rが300Ωと400Ωの中間に設定されている。
 図3と図4において、例えば、接続される負荷3の抵抗値Rが0Ωの場合で、最大アナログ出力電流(20mA)が流れている場合は、電源電圧の切り替えを行わない場合に生じる0.3Wの電力損失が、上記した方法で電源電圧の切り替えを行うと、0.17Wの電力損失に低減されることが解る。このように、接続される負荷3の抵抗値Rが300Ω以下の小さい抵抗値である場合、電源電圧の切り替えを行うので、アナログ出力電流が大きくなるときに問題となる電力損失が低減される。
 以上のように実施の形態1によれば、接続される負荷の抵抗値の仕様範囲の中央付近の抵抗値を基準に、アナログ出力最大電流値のときの負荷の電圧が内部制御電圧生成回路の出力電圧と一致するように回路定数を調整することによって、その中央付近の抵抗値よりも小さい抵抗値を有する負荷に対しては、アナログ出力電流が小さい場合は高い電源電圧を、アナログ出力電流が大きい場合は低い電源電圧を出力トランジスタに供給する一方、その中央付近の抵抗値よりも大きい抵抗値を有する負荷に対しては常に出力トランジスタに高い電源電圧を供給するようにした。
 したがって、接続される負荷の抵抗値が小さい場合は、アナログ出力電流が大きいときに出力トランジスタに供給する電源電圧は低電圧となって出力トランジスタで生じる電力損失を低減するとともに、低い電源電圧であっても適正な動作が行われるため、高速応答性を確保することができる。また、接続される負荷の抵抗値が大きい場合は、出力トランジスタに供給する電源電圧は常に高い電圧であっても出力トランジスタで生じる電力損失は少なく、常に高い電圧が供給されるため、高速応答性を確保することができる。
 以下、電源電圧切替回路の変形例を実施の形態2~5として説明し、内部制御電圧Vaの生成方法の変形例を実施の形態6,7として説明する。
実施の形態2.
 図5は、この発明の実施の形態2によるアナログ電流出力回路の構成を示すブロック図である。なお、図5では、図1(実施の形態1)に示した構成要素と同一ないしは同等である構成要素には同一の符号を付してある。ここでは、この実施の形態2に関わる部分を中心に説明する。
 図5に示すように、この実施の形態2によるアナログ電流出力回路では、図1(実施の形態1)に示した構成において、電源電圧切替回路(スイッチ8、基準電圧源9,10)に代えて、電源電圧切替回路(電源25、抵抗器26、ツェナーダイオード27,28及び切替回路としての切替トランジスタ29)を設けてある。
 ツェナーダイオード27,28は、各カソードが並列に、抵抗器26を介して電源25に接続されるとともに、OPアンプ7の他方の入力端子に接続されている。ツェナーダイオード27のアノードはグランドに接続され、ツェナーダイオード28のアノードは切替トランジスタ29のコレクタに接続されている。切替トランジスタ29のベースはコンパレータ11の出力端子に接続され、切替トランジスタ29のエミッタはグランドに接続されている。
 ここで、ツェナーダイオード27のツェナー電圧Vzhは第1の基準電圧Hであり、ツェナーダイオード28のツェナー電圧Vzlは第2の基準電圧Lである。したがって、電源25の電圧はツェナー電圧Vzhよりも高い電圧である。
 以上の構成において、コンパレータ11は、入力する内部制御電圧Vaと負荷端電圧Vbとの大小関係が、Va≦Vbである場合には、出力レベルを低レベルにする。これによって、トランジスタ29はオフ動作状態を維持するので、ツェナーダイオード27のツェナー電圧Vzh(第1の基準電圧H)がOPアンプ7を介してDC/DC変換器1の基準電圧端子1bに入力され、DC/DC変換器1の電圧出力端子1aから電源電圧VccHが出力される。
 また、コンパレータ11は、入力する内部制御電圧Vaと負荷端電圧Vbとの大小関係が、Va>Vbである場合には、出力レベルを高レベルにする。これによって、トランジスタ29はオン動作状態になるので、ツェナーダイオード27に電流が流れ、ツェナー電圧Vzl(第2の基準電圧L)がOPアンプ7を介してDC/DC変換器1の基準電圧端子1bに入力され、DC/DC変換器1の電圧出力端子1aから電源電圧VccLが出力される。
 したがって、実施の形態2によれば、実施の形態1と同様に、接続される負荷3の抵抗値Rに応じた高い電源電圧VccHと低い電源電圧VccLとを切り替えて出力トランジスタ2に供給することができる。
実施の形態3.
 図6は、この発明の実施の形態3によるアナログ電流出力回路の構成を示すブロック図である。なお、図6では、図1(実施の形態1)に示した構成要素と同一ないしは同等である構成要素には同一の符号を付してある。ここでは、この実施の形態3に関わる部分を中心に説明する。
 図6に示すように、この実施の形態3によるアナログ電流出力回路では、図1(実施の形態1)に示した構成において、電源(DC/DC変換器1)に代えて、電源(DC/DC変換器35)を設け、電源電圧切替回路(スイッチ8、基準電圧源9,10)に代え
て、電源電圧切替回路(別の基準電圧を出力する基準電圧源37、切替回路としてのスイッチ36)を設けてある。
 スイッチ36の一方の端子はDC/DC変換器35の基準電圧端子35bに接続され、スイッチ36の他方の端子は基準電圧源37の正極端に接続されている。基準電圧源37の負極端はグランドに接続されている。基準電圧源37は所定の基準電圧を出力する。
 スイッチング方式のDC/DC変換器35は、内部に第2の基準電圧Lを出力する基準電圧源を有し、基準電圧端子35bに外部から基準電圧が供給されない場合は、その内蔵する基準電圧源を用いて電源電圧VccLを生成し、電圧出力端子35aから出力トランジスタ2のコレクタに出力する。
 また、DC/DC変換器35は、基準電圧端子35bに外部から基準電圧が供給される場合は、外部からの基準電圧を内蔵する第2の基準電圧Lに加算した第1の基準電圧Hを用いて電源電圧VccHを生成し、電圧出力端子35aから出力トランジスタ2のコレクタに出力する。
 スイッチ36は、コンパレータ11がVa≦Vbの比較判定をしているときは閉状態であり、基準電圧源37の正極端をDC/DC変換器35の基準電圧端子35bに接続す
る。また、スイッチ36は、コンパレータ11がVa>Vbの比較判定をしているときは開状態になり、基準電圧源37の正極端をDC/DC変換器35の基準電圧端子35bとの接続を切り離す。
 したがって、実施の形態3によれば、実施の形態1と同様に、接続される負荷3の抵抗値Rに応じた高い電源電圧VccHと低い電源電圧VccLとを切り替えて出力トランジスタ2に供給することができる。
実施の形態4.
 図7は、この発明の実施の形態4によるアナログ電流出力回路の構成を示すブロック図である。なお、図7では、図1(実施の形態1)に示した構成要素と同一ないしは同等である構成要素には同一の符号を付してある。ここでは、この実施の形態4に関わる部分を中心に説明する。
 図7に示すように、この実施の形態4によるアナログ電流出力回路では、図1(実施の形態1)に示した構成において、電源(DC/DC変換器1)に代えて、電源(DC/DC変換器H40、DC/DC変換器L41)を設け、電源電圧切替回路(スイッチ8、基準電圧源9,10)に代えて、電源電圧切替回路(切替回路としてのスイッチ42)を設けてある。
 スイッチング方式のDC/DC変換器H40は、内部に第1の基準電圧Hを出力する基準電圧源を有し、その内蔵する基準電圧源を用いて電源電圧VccHを生成する。また、スイッチング方式のDC/DC変換器L41は、内部に第2の基準電圧Lを出力する基準電圧源を有し、その内蔵する基準電圧源を用いて電源電圧VccLを生成する。
 スイッチ42は、コンパレータ11がVa≦Vbの比較判定をしているときは、DC/DC変換器H40が電圧出力端子40aに出力する電圧(電源電圧VccH)を選択して出力トランジスタ2のコレクタに出力する。
 また、スイッチ42は、コンパレータ11がVa>Vbの比較判定しているときは、DC/DC変換器L41が電圧出力端子41aに出力する電圧(電源電圧VccL)を選択して出力トランジスタ2のコレクタに出力する。
 したがって、実施の形態4によれば、実施の形態1と同様に、接続される負荷3の抵抗値Rに応じた高い電源電圧VccHと低い電源電圧VccLとを切り替えて出力トランジスタ2に供給することができる。
実施の形態5.
 図8は、この発明の実施の形態5によるアナログ電流出力回路の構成を示すブロック図である。なお、図8では、図7(実施の形態4)に示した構成要素と同一ないしは同等である構成要素には同一の符号を付してある。ここでは、この実施の形態5に関わる部分を中心に説明する。
 図8に示すように、この実施の形態5によるアナログ電流出力回路では、図7(実施の形態4)に示した構成において、電源(DC/DC変換器H40、DC/DC変換器L41)に代えて、電源(電圧源45、DC/DC変換器L44)を設けてある。
 電圧源45は、電源電圧VccHをスイッチ42の一方の入力端子に出力する。また、スイッチング方式のDC/DC変換器L44は、内蔵する基準電圧源の電圧に基づき電源電圧VccLを生成し、スイッチ42の他方の入力端子に出力する。
 スイッチ42は、コンパレータ11がVa≦Vbの比較判定をしているときは、電圧源45の出力電圧(電源電圧VccH)を選択して出力トランジスタ2のコレクタに出力する。
 また、スイッチ42は、コンパレータ11がVa>Vbの比較判定しているときは、DC/DC変換器L44が電圧出力端子44aに出力する電圧(電源電圧VccL)を選択して出力トランジスタ2のコレクタに出力する。
 したがって、実施の形態5によれば、実施の形態1と同様に、接続される負荷3の抵抗値Rに応じた高い電源電圧VccHと低い電源電圧VccLとを切り替えて出力トランジスタに供給することができる。
実施の形態6.
 図9は、この発明の実施の形態6によるアナログ電流出力回路の構成を示すブロック図である。なお、図9では、図5(実施の形態2)に示した構成要素と同一ないしは同等である構成要素には同一の符号を付してある。ここでは、この実施の形態6に関わる部分を中心に説明する。
 図9に示すように、この実施の形態6によるアナログ電流出力回路では、図5(実施の形態2)に示した構成において、内部制御圧生成回路(抵抗器15,16による分圧回路と電圧シフタ12)における電圧シフタ12に代えて、出力電圧Vcの電圧源31と抵抗器32とを設けてある。
 分圧回路(抵抗器15,16)の分圧出力端は直接コンパレータ11の他方の入力端子に接続されている。そして、電源31の正極端はグランドに接続され、電源31の負極端は抵抗器32を介してコンパレータ11の他方の入力端子に接続されている。
 分圧回路(抵抗器15,16)はDA変換器13の出力を抵抗器15と16との分圧比にしたがって分圧する。その分圧電圧は、前記したように、アナログ出力電流=0を基点として、アナログ出力電流の増加に伴い、右肩上がりの直線軌跡の変化を示す。電圧源31および抵抗器32は、実施の形態1の電圧シフタ12の機能を別の手段で実現するためのもので、アナログ出力電流が図2に示す所定アナログ電流値18となるように抵抗器32および電圧Vcの値が調整されている。
 すなわち、コンパレータ11の他方の入力端子には、分圧回路(抵抗器15,16)の分圧電圧に電圧源31からの逆電圧(-Vc)が加算されて入力されるので、図2に示すアナログ出力電流範囲19の間は0Vで、そこから右肩上がりの直線軌跡の変化を示す内部制御電圧Vaが印加されることになる。
 したがって、実施の形態6によれば、実施の形態1と同様に、接続される負荷3の抵抗値Rが300Ωである場合の負荷端電圧Vbに、アナログ出力電流の最大値で交差する内部制御電圧Vaを生成することができる。なお、この実施の形態6では、実施の形態2への適用例を示したが、実施の形態1,3~5にも同様に適用することができる。
実施の形態7.
 図10は、この発明の実施の形態7によるアナログ電流出力回路の構成を示すブロック図である。なお、図10では、図5(実施の形態2)に示した構成要素と同一ないしは同等である構成要素には同一の符号を付してある。ここでは、この実施の形態7に関わる部分を中心に説明する。
 図10に示すように、この実施の形態7によるアナログ電流出力回路では、図5(実施の形態2)に示した構成において、コンパレータ11はオフセット調整機能付きのものである。そして、内部制御圧生成回路(抵抗器15,16による分圧回路と電圧シフタ12)における電圧シフタ12を削除して、分圧回路(抵抗器15,16)の分圧電圧を直接コンパレータ11の他方の入力端子に印加するようにしている。
 コンパレータ11において、他方の入力端子に印加された分圧電圧Vaに対してオフセット電圧が生じるように、オフセット調整ボリューム46を操作し、図2に示すアナログ出力電流範囲19の区間でオフセット電圧が0V以下となるように調整する。
 これによって、コンパレータ11の他方の入力端子には、図2に示すアナログ出力電流範囲19の間は0Vで、そこから右肩上がりの直線軌跡の変化を示す内部制御電圧Vaが印加されることになるので、コンパレータ11は、正しく、Va≦Vb、Va>Vbの比較判定を行うことができる。
 したがって、実施の形態7によれば、実施の形態1と同様に、接続される負荷3の抵抗値Rが300Ωである場合の負荷端電圧Vbに、出力電流が最大である付近で交差する内部制御電圧Vaを生成することができる。なお、この実施の形態7では、実施の形態2への適用例を示したが、実施の形態1,3~5にも同様に適用することができる。
 ここで、この発明にかかるアナログ電流出力回路は、PLCを用いたシーケンス制御システムの他に、計装システムや制御用コンピュータを用いた制御システムなど、アナログ出力電流によって制御を行うシステムに適用できるものである。したがって、以上説明した実施の形態1~7では、接続される負荷として、電磁弁を例に挙げて説明したが、その他の負荷として、例えば電流入力アンプも含まれる。
 以上のように、この発明にかかるアナログ電流出力回路は、接続される負荷の抵抗値が小さい場合は電力損失を低減することができるとともに高速応答性が確保でき、また、接続される負荷の抵抗値が大きい場合は、もともと電力損失が少ないが、高速応答性を確保することができる特徴をもつため、特に、高速かつ温度上昇を抑えたアナログ電流出力回路として有用であり、自然空冷のシステムに適している。

Claims (9)

  1.  電源とグランドとの間に、出力トランジスタと負荷とを直列に配置し、前記負荷へのアナログ出力電流が出力指令電流と一致するように前記出力トランジスタの通過電流を制御するアナログ電流出力回路において、
     前記電源の電圧は、電源電圧切替回路が切り替えた第1の電源電圧と該第1の電源電圧よりも低い第2の電源電圧とのいずれかの電圧であり、
     前記電源電圧切替回路は、内部制御電圧と負荷端電圧とを比較するコンパレータの比較結果に応じて、前記内部制御電圧が前記負荷端電圧よりも小さいときは前記第1の電源電圧を選択し、前記内部制御電圧が前記負荷端電圧よりも大きいときは前記第2の電源電圧を選択するように構成され、
     前記内部制御電圧は、アナログ出力電流0から所定アナログ出力電流値までが0Vで、該所定アナログ出力電流値よりアナログ出力電流の最大値までは電流に比例した右肩上がりの電圧軌跡を示し、かつアナログ出力電流の最大値で、接続される前記負荷抵抗値が仕様範囲の中央付近の抵抗値である場合の負荷端電圧と交差するように内部制御電圧生成回路にて生成される、
     ことを特徴とするアナログ電流出力回路。
  2.  前記内部制御電圧生成回路は、
     前記出力指令電流に対応した電圧を分圧する分圧回路と、
     前記分圧回路から出力される分圧電圧に一定の電圧シフトを行って前記内部制御電圧を出力する電圧シフタと、
     を備えていることを特徴とする請求項1に記載のアナログ電流出力回路。
  3.  前記内部制御電圧生成回路は、
     前記出力指令電流に対応した電圧を分圧する分圧回路と、
     前記分圧回路から出力される分圧電圧をアナログ出力電流0から所定アナログ電流値に至るまでの期間の間だけ0Vに保持するのに必要な逆極性の電圧を出力する電圧源と、を備え、前記分圧電圧と前記電圧源の出力電圧とを加算した電圧が前記内部制御電圧として出力される、
     ことを特徴とする請求項1に記載のアナログ電流出力回路。
  4.  前記電源は、供給される第1の基準電圧及び該第1の基準電圧よりも低い第2の基準電圧のいずれかに基づき、対応する前記第1の電源電圧と前記第2の電源電圧とを生成するスイッチング方式のDC/DC変換器であり、
     前記電源電圧切替回路は、
     前記第1の基準電圧を出力する第1の基準電圧源と、
     前記第2の基準電圧を出力する第2の基準電圧源と、
     前記コンパレータでの比較結果に応じて、前記内部制御電圧が前記負荷端電圧よりも小さいときは前記第1の基準電圧を前記DC/DC変換器に供給し、前記内部制御電圧が前記負荷端電圧よりも大きいときは前記第2の基準電圧を前記DC/DC変換器に供給する切替回路と、
     を備えたことを特徴とする請求項1に記載のアナログ電流出力回路。
  5.  前記電源は、供給される第1の基準電圧及び該第1の基準電圧よりも低い第2の基準電圧のいずれかに基づき、対応する前記第1の電源電圧と前記第2の電源電圧とを生成するスイッチング方式のDC/DC変換器であり、
     前記電源電圧切替回路は、
     前記第1の基準電圧を出力する第1のツェナーダイオードであって、カソード端子が所定電圧の電源と前記DC/DC変換器とに接続され、アノード端子がグランドに接続される第1のツェナーダイオードと、
     前記第2の基準電圧を出力する第2のツェナーダイオードであって、カソード端子が前記所定電圧の電源と前記DC/DC変換器とに接続される第2のツェナーダイオードと、
     前記コンパレータでの比較結果、前記内部制御電圧が前記負荷端電圧よりも小さいときは前記第2のツェナーダイオードのアノード端子とグランドとの間の接続を遮断し、前記内部制御電圧が前記負荷端電圧よりも大きいときは前記第2のツェナーダイオードのアノード端子とグランドとの間を接続する切替回路と、
     を備えたことを特徴とする請求項1に記載のアナログ電流出力回路。
  6.  前記電源は、内蔵する基準電圧源の電圧に基づき前記第2の電源電圧を生成するとともに、外部から別の基準電圧が入力されたとき、該別の基準電圧を前記内蔵する基準電圧源の電圧に加算して前記第1の電源電圧を生成するスイッチング方式のDC/DC変換器であり、
     前記電源電圧切替回路は、
     前記別の基準電圧を出力する基準電圧源と、
     前記コンパレータでの比較結果に応じて、前記内部制御電圧が前記負荷端電圧よりも小さいときは前記基準電圧源を前記DC/DC変換器に接続し、前記内部制御電圧が前記負荷端電圧よりも大きいときは前記基準電圧源と前記DC/DC変換器との接続を切り離す切替回路と、
     を備えていることを特徴とする請求項1に記載のアナログ電流出力回路。
  7.  前記電源は、内蔵する基準電圧源の電圧に基づき前記第1の電源電圧を生成するスイッチング方式の第1のDC/DC変換器と、内蔵する基準電圧源の電圧に基づき前記第2の電源電圧を生成するスイッチング方式の第2のDC/DC変換器とで構成され、
     前記電源電圧切替回路は、前記コンパレータでの比較結果に応じて、前記内部制御電圧が前記負荷端電圧よりも小さいときは前記第1のC/DC変換器の出力電圧を前記出力トランジスタに供給し、前記内部制御電圧が前記負荷端電圧よりも大きいときは前記第2のDC/DC変換器の出力電圧を前記出力トランジスタに供給する切替回路、
     を備えていることを特徴とする請求項1に記載のアナログ電流出力回路。
  8.  前記電源は、前記第1の電源電圧を出力する電圧源と、内蔵する基準電圧源の電圧に基づき前記第2の電源電圧を生成するスイッチング方式のDC/DC変換器とで構成され、
     前記電源電圧切替回路は、前記コンパレータでの比較結果に応じて、前記内部制御電圧が前記負荷端電圧よりも小さいときは前記電圧源の出力電圧を前記出力トランジスタに供給し、前記内部制御電圧が前記負荷端電圧よりも大きいときは前記DC/DC変換器の出力電圧を前記出力トランジスタに供給する切替回路、
     を備えていることを特徴とする請求項1に記載のアナログ電流出力回路。
  9.  前記出力トランジスタのエミッタと前記負荷との間、または前記負荷とグランドとの間に、アナログ出力電流を検出する抵抗器が設けられていることを特徴とする請求項1に記載のアナログ電流出力回路。
PCT/JP2008/073836 2008-12-26 2008-12-26 アナログ電流出力回路 WO2010073401A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP08879196.7A EP2372887A4 (en) 2008-12-26 2008-12-26 Analog current output circuit
PCT/JP2008/073836 WO2010073401A1 (ja) 2008-12-26 2008-12-26 アナログ電流出力回路
JP2010543742A JP5247824B2 (ja) 2008-12-26 2008-12-26 アナログ電流出力回路
US13/141,203 US8810078B2 (en) 2008-12-26 2008-12-26 Analog current output circuit
CN200880132531.9A CN102265493B (zh) 2008-12-26 2008-12-26 模拟电流输出电路
KR1020117013297A KR101307000B1 (ko) 2008-12-26 2008-12-26 아날로그 전류 출력 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/073836 WO2010073401A1 (ja) 2008-12-26 2008-12-26 アナログ電流出力回路

Publications (1)

Publication Number Publication Date
WO2010073401A1 true WO2010073401A1 (ja) 2010-07-01

Family

ID=42287068

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073836 WO2010073401A1 (ja) 2008-12-26 2008-12-26 アナログ電流出力回路

Country Status (6)

Country Link
US (1) US8810078B2 (ja)
EP (1) EP2372887A4 (ja)
JP (1) JP5247824B2 (ja)
KR (1) KR101307000B1 (ja)
CN (1) CN102265493B (ja)
WO (1) WO2010073401A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130063111A1 (en) * 2011-09-13 2013-03-14 Texas Instruments Incorporated Power management system and method with adaptive noise control
JP2016162394A (ja) * 2015-03-05 2016-09-05 富士電機株式会社 出力電流制御装置およびコントローラ
WO2019009232A1 (ja) * 2017-07-04 2019-01-10 ローム株式会社 負荷駆動装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226916A (ja) * 2009-03-25 2010-10-07 Sanken Electric Co Ltd スイッチング電源装置、及びその制御回路
JP2013186721A (ja) * 2012-03-08 2013-09-19 Toyota Motor Corp 電源回路とそれを用いた電子制御装置
KR101671087B1 (ko) * 2012-04-09 2016-11-09 미쓰비시덴키 가부시키가이샤 시퀀서 아날로그 출력 유닛
US9960673B2 (en) * 2015-02-16 2018-05-01 Tdk Corporation Control circuit and switching power supply
KR20190015231A (ko) * 2016-06-02 2019-02-13 니폰 제온 가부시키가이샤 환경 발전장치 및 전류 제어회로
US10340789B2 (en) * 2016-12-30 2019-07-02 Texas Instruments Incorporated Dynamic threshold selection for transient detection in a coverter
CN110219758B (zh) * 2019-06-03 2024-01-23 柳州源创电喷技术有限公司 电磁阀式喷射器驱动电路系统
CN111824045B (zh) * 2020-07-14 2023-05-12 上海创功通讯技术有限公司 一种车载设备的接口组件及车载设备
CN113110671B (zh) * 2021-04-16 2022-08-23 浙江正泰中自控制工程有限公司 一种用于控制系统的可变功耗模拟量电流输出电路
US20230216419A1 (en) * 2021-09-23 2023-07-06 Infsitronix Technology Corporation Synchronous rectification circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1141825A (ja) * 1997-07-14 1999-02-12 Victor Co Of Japan Ltd 電源切替装置
JP2000252754A (ja) 1999-03-03 2000-09-14 M Syst Giken:Kk 直流信号電圧変換器
JP2002320380A (ja) * 2001-02-15 2002-10-31 Ricoh Co Ltd 電源回路
JP2008108119A (ja) * 2006-10-26 2008-05-08 Toshiba Corp 電源装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719404A (en) * 1985-07-11 1988-01-12 Spectra-Physics, Inc. Switched resistor regulator with linear dissipative regulator
JPH09160660A (ja) * 1995-12-04 1997-06-20 Yokogawa Electric Corp 電圧・電流発生器
JP2002351557A (ja) * 2001-05-25 2002-12-06 Yokogawa Electric Corp 電流発生装置
JP2007323376A (ja) * 2006-06-01 2007-12-13 Rohm Co Ltd 電源装置及びこれを備えた電気機器
CN100481689C (zh) * 2007-02-12 2009-04-22 深圳安凯微电子技术有限公司 Dc-dc电源转换电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1141825A (ja) * 1997-07-14 1999-02-12 Victor Co Of Japan Ltd 電源切替装置
JP2000252754A (ja) 1999-03-03 2000-09-14 M Syst Giken:Kk 直流信号電圧変換器
JP2002320380A (ja) * 2001-02-15 2002-10-31 Ricoh Co Ltd 電源回路
JP2008108119A (ja) * 2006-10-26 2008-05-08 Toshiba Corp 電源装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2372887A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130063111A1 (en) * 2011-09-13 2013-03-14 Texas Instruments Incorporated Power management system and method with adaptive noise control
US10305384B2 (en) * 2011-09-13 2019-05-28 Texas Instruments Incorporated Power management system and method with adaptive noise control
JP2016162394A (ja) * 2015-03-05 2016-09-05 富士電機株式会社 出力電流制御装置およびコントローラ
WO2019009232A1 (ja) * 2017-07-04 2019-01-10 ローム株式会社 負荷駆動装置
US11438981B2 (en) 2017-07-04 2022-09-06 Rohm Co., Ltd. Load drive device
US11758629B2 (en) 2017-07-04 2023-09-12 Rohm Co., Ltd. Load drive device

Also Published As

Publication number Publication date
JP5247824B2 (ja) 2013-07-24
CN102265493B (zh) 2014-09-17
KR20110082629A (ko) 2011-07-19
CN102265493A (zh) 2011-11-30
EP2372887A1 (en) 2011-10-05
JPWO2010073401A1 (ja) 2012-05-31
KR101307000B1 (ko) 2013-09-11
US20110254527A1 (en) 2011-10-20
EP2372887A4 (en) 2018-03-07
US8810078B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
JP5247824B2 (ja) アナログ電流出力回路
US7541786B2 (en) Voltage regulator
JP2010207022A (ja) Dc−dcコンバータの制御回路、dc−dcコンバータ、dc−dcコンバータの制御方法
US8872489B2 (en) Regulator and high voltage generator including the same
US7391191B2 (en) Switching resistance linear regulator architecture
JP4945748B2 (ja) 電源回路
TWI425350B (zh) 利用電源供應子系統供電給繪圖處理單元的方法
US11824506B2 (en) Glitch reduction technique for switched amplifiers having selectable transfer gain
KR101840212B1 (ko) 히스테리시스 특성을 갖는 전력 저하 검출기
JP4742455B2 (ja) レギュレータ回路
US10420179B1 (en) Driver circuit supplying positive and negative voltages and control circuit and control method thereof
US8970129B2 (en) Voltage conversion circuit and voltage conversion method
CN109375693A (zh) 一种电压调整器
JP2009301261A (ja) 負荷駆動回路、負荷駆動方法
JP2007282433A (ja) リニアソレノイド駆動装置
CN112350676B (zh) 半导体放大电路以及半导体电路
US6940329B2 (en) Hysteresis circuit used in comparator
US7098622B2 (en) Programmable power supply with dual mode cross over clamps
US20130147413A1 (en) Motor driving circuit and motor driving system
JP2019164800A (ja) ボルテージレギュレータ
US6262898B1 (en) Circuit for driving a switching transistor
KR100594891B1 (ko) 인버터의 순방향 디밍 컨트롤 회로
US20230367351A1 (en) Current mirror arrangement
US11940827B1 (en) Management of path selection in a multi-path control system
KR20080026361A (ko) 플라즈마 표시 장치, 이의 전원공급장치 및 전원공급방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880132531.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08879196

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010543742

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2008879196

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20117013297

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13141203

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE