WO2010039389A3 - Unité de commande d'un dispositif de mémoire à semi-conducteurs à mode de fonctionnement parallèle - Google Patents

Unité de commande d'un dispositif de mémoire à semi-conducteurs à mode de fonctionnement parallèle Download PDF

Info

Publication number
WO2010039389A3
WO2010039389A3 PCT/US2009/055852 US2009055852W WO2010039389A3 WO 2010039389 A3 WO2010039389 A3 WO 2010039389A3 US 2009055852 W US2009055852 W US 2009055852W WO 2010039389 A3 WO2010039389 A3 WO 2010039389A3
Authority
WO
WIPO (PCT)
Prior art keywords
solid state
state storage
memory
operation mode
parallel operation
Prior art date
Application number
PCT/US2009/055852
Other languages
English (en)
Other versions
WO2010039389A2 (fr
Inventor
Dean Klein
Original Assignee
Micron Technology, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology, Inc. filed Critical Micron Technology, Inc.
Priority to EP09818195.1A priority Critical patent/EP2335247B1/fr
Priority to CN200980138567.2A priority patent/CN102165532B/zh
Priority to KR1020117009806A priority patent/KR101251772B1/ko
Publication of WO2010039389A2 publication Critical patent/WO2010039389A2/fr
Publication of WO2010039389A3 publication Critical patent/WO2010039389A3/fr

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Multi Processors (AREA)

Abstract

La présente invention concerne des dispositifs de mémoire à semi-conducteurs et des procédés de fonctionnement de dispositifs de mémoire à semi-conducteurs. Dans un tel procédé, une unité de commande de mémoire maître est constituée d'une pluralité de canaux de communication de mémoire. Au moins un de ces canaux de communication de mémoire est utilisé pour communiquer avec au moins une unité de commande de mémoire esclave. Les unités de commande de mémoire maître et esclave peuvent fonctionner en mode parallèle pour communiquer avec une pluralité de dispositifs de mémoire couplés aux canaux de communication de mémoire de chaque unité de commande de mémoire.
PCT/US2009/055852 2008-09-30 2009-09-03 Unité de commande d'un dispositif de mémoire à semi-conducteurs à mode de fonctionnement parallèle WO2010039389A2 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP09818195.1A EP2335247B1 (fr) 2008-09-30 2009-09-03 Unité de commande d'un dispositif de mémoire à semi-conducteurs à mode de fonctionnement parallèle
CN200980138567.2A CN102165532B (zh) 2008-09-30 2009-09-03 具有并行操作模式的固态存储装置控制器
KR1020117009806A KR101251772B1 (ko) 2008-09-30 2009-09-03 병렬 동작 모드를 갖는 솔리드 스테이트 저장 장치 제어기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/241,636 US8244937B2 (en) 2008-09-30 2008-09-30 Solid state storage device controller with parallel operation mode
US12/241,636 2008-09-30

Publications (2)

Publication Number Publication Date
WO2010039389A2 WO2010039389A2 (fr) 2010-04-08
WO2010039389A3 true WO2010039389A3 (fr) 2010-05-27

Family

ID=42058792

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2009/055852 WO2010039389A2 (fr) 2008-09-30 2009-09-03 Unité de commande d'un dispositif de mémoire à semi-conducteurs à mode de fonctionnement parallèle

Country Status (6)

Country Link
US (2) US8244937B2 (fr)
EP (1) EP2335247B1 (fr)
KR (1) KR101251772B1 (fr)
CN (1) CN102165532B (fr)
TW (1) TWI438780B (fr)
WO (1) WO2010039389A2 (fr)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8201020B2 (en) * 2009-11-12 2012-06-12 International Business Machines Corporation Method apparatus and system for a redundant and fault tolerant solid state disk
CN102917775B (zh) * 2010-05-24 2015-11-25 陶氏环球技术有限责任公司 具有包含聚环氧烷和咪唑化合物的涂层的聚酰胺膜
KR20130043474A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 통합 메모리 블록 및 이를 포함하는 데이터 처리 시스템
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9009400B2 (en) 2012-10-16 2015-04-14 Rambus Inc. Semiconductor memory systems with on-die data buffering
KR101988287B1 (ko) 2012-11-26 2019-06-12 삼성전자주식회사 저장 장치 및 그것을 포함하는 컴퓨팅 시스템, 및 그것의 데이터 전송 방법
WO2014193376A1 (fr) 2013-05-30 2014-12-04 Hewlett-Packard Development Company, L.P. Controleurs de memoire separes pour acceder a des donnees en memoire
US9582455B2 (en) 2013-12-06 2017-02-28 Concurrent Ventures, LLC System and method for abstracting SATA and/or SAS storage media devices via a full duplex queued command interface to increase performance, lower host overhead, and simplify scaling storage media devices and systems
US9529767B2 (en) 2013-12-06 2016-12-27 Concurrent Ventures, LLC System and method for abstracting SATA and/or SAS storage media devices via a full duplex queued command interface to increase performance, lower host overhead, and simplify scaling storage media devices and systems
EP3077915A4 (fr) * 2013-12-06 2017-08-16 Concurrent Ventures LLC Système et procédé d'abstraction de dispositifs à supports de stockage via une interface à file d'attente de commandes en bidirectionnel simultané
US9582201B2 (en) 2014-09-26 2017-02-28 Western Digital Technologies, Inc. Multi-tier scheme for logical storage management
US10353599B2 (en) * 2015-08-04 2019-07-16 Toshiba Memory Corporation Storage system that has a plurality of managers among which a master manager is switchable
JP6753746B2 (ja) * 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置
KR20190051530A (ko) * 2017-11-07 2019-05-15 에스케이하이닉스 주식회사 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법
US11921649B1 (en) * 2019-09-12 2024-03-05 Kioxia Corporation Multiple parallel mode flash channels with serial link
CN112035381B (zh) * 2020-09-29 2023-10-27 深圳大普微电子科技有限公司 一种存储系统及存储数据处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6813678B1 (en) * 1998-01-22 2004-11-02 Lexar Media, Inc. Flash memory system
JP2005293177A (ja) * 2004-03-31 2005-10-20 Tdk Corp メモリコントローラ及びフラッシュメモリシステム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5463643A (en) * 1994-03-07 1995-10-31 Dell Usa, L.P. Redundant memory channel array configuration with data striping and error correction capabilities
US6911916B1 (en) * 1996-06-24 2005-06-28 The Cleveland Clinic Foundation Method and apparatus for accessing medical data over a network
US5887150A (en) * 1997-06-25 1999-03-23 Adaptec, Inc. SCSI controller having output driver with slew rate control
US6145041A (en) * 1998-04-24 2000-11-07 Alcatel Usa Sourcing, Lp Remote multi-level control bus
US7814337B2 (en) * 2000-01-06 2010-10-12 Super Talent Electronics, Inc. Secure flash-memory card reader with host-encrypted data on a flash-controller-mastered bus parallel to a local CPU bus carrying encrypted hashed password and user ID
US6401154B1 (en) * 2000-05-05 2002-06-04 Advanced Micro Devices, Inc. Flexible architecture for an embedded interrupt controller
KR100606242B1 (ko) * 2004-01-30 2006-07-31 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
US7480781B2 (en) * 2004-12-30 2009-01-20 Intel Corporation Apparatus and method to merge and align data from distributed memory controllers
US7574555B2 (en) * 2005-03-18 2009-08-11 Emc Corporation Memory system having daisy chained memory controllers
US7613876B2 (en) * 2006-06-08 2009-11-03 Bitmicro Networks, Inc. Hybrid multi-tiered caching storage system
CN100573435C (zh) * 2006-08-18 2009-12-23 福昭科技（深圳）有限公司 一种基于闪存记忆体的大容量存储装置
CN100530070C (zh) * 2006-11-24 2009-08-19 骆建军 基于flash的硬盘
US20080235438A1 (en) * 2007-03-20 2008-09-25 Sony Corporation And Sony Electronics Inc. System and method for effectively implementing a multiple-channel memory architecture
US20090307389A1 (en) * 2008-06-10 2009-12-10 Sandisk Corporation Switchable access states for non-volatile storage devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6813678B1 (en) * 1998-01-22 2004-11-02 Lexar Media, Inc. Flash memory system
JP2005293177A (ja) * 2004-03-31 2005-10-20 Tdk Corp メモリコントローラ及びフラッシュメモリシステム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
REBECCA ISAACS ET AL.: "USENIX Annual Tech nical Conference.", 2008, article AGRAWAL ET AL.: "Design Tradeoffs for SSD Performance", pages: 57 - 70, XP008144794 *
See also references of EP2335247A4 *

Also Published As

Publication number Publication date
TW201017682A (en) 2010-05-01
CN102165532A (zh) 2011-08-24
US8244937B2 (en) 2012-08-14
WO2010039389A2 (fr) 2010-04-08
EP2335247A2 (fr) 2011-06-22
EP2335247B1 (fr) 2014-11-19
US20100082857A1 (en) 2010-04-01
US20120284454A1 (en) 2012-11-08
KR101251772B1 (ko) 2013-04-05
TWI438780B (zh) 2014-05-21
US9201820B2 (en) 2015-12-01
KR20110081243A (ko) 2011-07-13
CN102165532B (zh) 2014-10-15
EP2335247A4 (fr) 2013-06-19

Similar Documents

Publication Publication Date Title
WO2010039389A3 (fr) Unité de commande d'un dispositif de mémoire à semi-conducteurs à mode de fonctionnement parallèle
WO2009102552A3 (fr) Source d’alimentation électrique possédant une topologie de cellules parallèles
WO2012009140A3 (fr) Mémoire tridimensionnelle et ses procédés de formation
EP2546755A3 (fr) Architecture de matériel de contrôleur flash pour dispositifs flash
WO2011017365A3 (fr) Procédés et appareil destiné à faciliter des intercommunications d'application
WO2012061633A3 (fr) Procédé et appareil pour optimiser la charge d'un pilote dans un ensemble de mémoires
GB2445457B (en) System method, and module for reducing power states for storage devices and associated logical volumes
WO2010085536A3 (fr) Plate-forme de contrôle de fluides, systèmes de contrôle de fluides, composants intelligents de contrôle de fluides et détecteurs d'ouverture optiques
GB2523933A (en) Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
WO2011163244A3 (fr) Dispositif formant source d'alimentation électrique de batterie
WO2007100928A3 (fr) Système et procédé permettant de mettre en grappes des dispositifs sans fil dans un réseau sans fil
EP3756585A3 (fr) Commande de moteur de processeur multiple pour instruments chirurgicaux modulaires
WO2012107730A3 (fr) Procédé de desserte individuelle d'une pluralité de zones d'une formation souterraine
WO2013025342A8 (fr) Dispositifs de mémoire et leurs procédés de configuration
WO2010080142A3 (fr) Modification d'instructions
WO2010028283A3 (fr) Système et procédé de gestion du travail en temps réel
WO2010080141A3 (fr) Contrôleur de système de mémoire
WO2010132178A3 (fr) Procédé pour étalonner des valeurs de départ pour un nivellement d'écriture dans un système de mémoire
WO2009063565A1 (fr) Système de commande, procédé de commande, dispositif maître et unité de commande
WO2010008740A3 (fr) Architecture de dispositif de commande de moteurs parallèles
WO2012034114A3 (fr) Procédé et système de régulation d'une charge de bâtiment en tandem avec une source d'énergie renouvelable afin d'augmenter la taille apparente de la source d'énergie renouvelable
WO2008152697A1 (fr) Dispositif de configuration
WO2011078487A3 (fr) Procédé d'attribution et de gestion de signaux de référence dans un environnement à cellules multiples, dispositif de réseau et terminal pour application du procédé
WO2010129255A3 (fr) Dispositif de communication mobile et procédé de communication
WO2009094093A3 (fr) Communication sur une liaison sans fil à l'aide d'une structure de contenants de données qui comprend des divisions de différents types

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980138567.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09818195

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2009818195

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117009806

Country of ref document: KR

Kind code of ref document: A