WO2009112020A2 - Method for producing a plurality of optoelectronic semi-conductor chips and optoelectronic semi-conductor chip - Google Patents

Method for producing a plurality of optoelectronic semi-conductor chips and optoelectronic semi-conductor chip Download PDF

Info

Publication number
WO2009112020A2
WO2009112020A2 PCT/DE2009/000332 DE2009000332W WO2009112020A2 WO 2009112020 A2 WO2009112020 A2 WO 2009112020A2 DE 2009000332 W DE2009000332 W DE 2009000332W WO 2009112020 A2 WO2009112020 A2 WO 2009112020A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
doped layer
wafer
transmissive
doped
Prior art date
Application number
PCT/DE2009/000332
Other languages
German (de)
French (fr)
Other versions
WO2009112020A3 (en
Inventor
Karl Engl
Martin Strassburg
Adrian Stefan Avramescu
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2009112020A2 publication Critical patent/WO2009112020A2/en
Publication of WO2009112020A3 publication Critical patent/WO2009112020A3/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • a method for producing a multiplicity of optoelectronic semiconductor chips and an optoelectronic semiconductor chip are specified.
  • An object to be solved is to provide a method for producing a plurality of optoelectronic semiconductor chips, which have improved electrical properties.
  • the method relates to the production of a multiplicity of p-side buried optoelectronic semiconductor chips.
  • the optoelectronic semiconductor chips are, for example, luminescence diode chips, such as laser diode chips or light-emitting diode chips.
  • the optoelectronic semiconductor chips can also be detector chips, such as, for example, photodiode chips. That is, in the operation of the optoelectronic semiconductor chips, electromagnetic radiation is generated, amplified or detected in the active layer thereof.
  • “Buried p-side” means that the p-side of the optoelectronic produced by the method Semiconductor chips not exposed, but that further semiconductor layers or a carrier of the optoelectronic semiconductor chip follow the p-side of the semiconductor chip. This further means that further layers are applied to a p-doped layer of the optoelectronic semiconductor chip, which are not, for example, a mere passivation layer. Thus, further semiconductor layers or a carrier are arranged on the p-side of the semiconductor chip, wherein a stable mechanical connection of the further elements to the p-side is important.
  • the method comprises a first method step, in which a wafer having a semiconductor layer sequence comprising an n-doped layer, an active layer and a p-doped layer is produced.
  • the layers are preferably epitaxially grown layers which each contain a plurality of monolayers of an epitaxially deposited material.
  • the layers are formed in a III-nitride semiconductor system. That is, the layers contain compounds of nitrogen with, for example, aluminum, gallium and / or indium, which may be n- or p-doped with donors or acceptors.
  • the active layer is arranged between the n-doped layer and the p-doped layer.
  • N- and p-doped layers preferably form a cladding layer for the active layer and are then characterized by an increased band gap compared to the active layer.
  • the p-doped layer is exposed. "Uncovered" means that the p-doped layer has a major surface on which the p-doped layer no further material, that is none further semiconductor layer, no carrier and no growth substrate follows. The main surface is formed for example by an outer surface of the p-doped layer which is perpendicular to the growth direction of the p-doped layer. In other words, the p-doped
  • Layer freely accessible and arranged, for example, a carrier or a growth substrate for the semiconductor layer sequence opposite.
  • a step in which the acceptors in the exposed p-doped layer are electrically activated by a thermal activation process is an exclusively thermal activation method such as annealing, rapid thermal annealing (RTA), heating in a tube furnace.
  • the activation temperature is preferably between 300 ° C and 950 ° C.
  • a further method step follows in which the p-doped layer is covered. "Covering" means that the p-doped layer with a
  • Semiconductor layer sequence is covered. After covering the p-doped layer, the wafer has a semiconductor layer sequence with a buried p-side.
  • the wafer produced in this way becomes a plurality separated by optoelectronic semiconductor chips.
  • the separation can be done for example by sawing, breaking or laser cutting.
  • the method has the following method steps: a) producing a wafer with a semiconductor layer sequence comprising an n-doped layer, an active layer and a p doped layer, wherein the active layer is disposed between the n-doped layer and the p-type doped layer and the p-type doped layer is exposed; b) electrically activating the acceptors in the exposed p-type doped layer by a thermal activation method; c) covering the p-doped layer, and d) singulating the wafer into a plurality of optoelectronic semiconductor chips.
  • the electrical activation preferably includes a heat supply over a period of the order of several minutes.
  • the dopant - an acceptor - for the p-doped layer usually can not in a pure
  • the dopant is present in a complex with at least one other substance.
  • This further material often acts as a donor for the semiconductor material which compensates for the acceptor in its electrical action.
  • Activation step is adapted to permanently produce the electrical effect of at least a portion of the acceptors within the semiconductor material. That means, The electrical activation increases the p-conductivity in the p-doped layer.
  • the dopant for the p-doped layer is magnesium.
  • the magnesium is incorporated into the semiconductor material of the p-doped layer in a complex with hydrogen.
  • the activation step produces the electrical effect of at least part of the magnesium as a p-type dopant.
  • the method described here is based inter alia on the finding that it is possible by exposing the p-doped layer, the p-type dopant in the p-doped layer already on the wafer level, that is, before a separation of the wafer to individual optoelectronic Semiconductor chips to activate. This allows a particularly simple and thus cost-effective activation of the p-type dopant.
  • At least two wafers produced according to the method are stacked on top of one another in a further method step in order to form a wafer stack with at least two active layers.
  • a first and a second wafer are produced according to the method described above, and first a radiation-transmissive, electrically conductive layer is applied to the activated, p-doped layer of the first wafer when covering the p-doped layer of the first wafer.
  • the radiation-transmissive, electrically conductive layer is, for example, a layer of a TCO (Transparent Conductive Oxide), Material.
  • the radiation-transmissive, electrically conductive layer contains or consists of at least one of the following materials: ITO (indium tin oxide), IZO (indium zinc oxide), ZnO.
  • a further radiation-transmissive, electrically conductive layer is applied to the n-doped layer of the second 1 wafer.
  • the further radiation-transmissive, electrically conductive layer is, for example, a layer of a TCO (Transparent Conductive Oxide) material.
  • the further radiation-transmissive, electrically conductive layer contains or consists of at least one of the following materials: ITO (indium tin oxide), IZO (indium zinc oxide), ZnO.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • ZnO ZnO.
  • the further radiation-transmissive, electrically conductive layer and the radiation-transmissive, electrically conductive layer can be constructed identically.
  • the second wafer is connected at its n-side by means of the two radiation-transmissive, electrically conductive layers with the first wafer.
  • the radiation-transmissive, electrically conductive layers serve, in addition to their property as contact layers for producing an electrical contact between the first and second wafers, also as adhesion-promoting layers between the first and second wafers.
  • the radiation-transmissive, electrically conductive layers impart mechanical adhesion between the wafers.
  • the active layers of the stacked wafers can differ in terms of their composition, so that generated or detected by different active layers electromagnetic radiation of different wavelengths.
  • a carrier is first applied to the p-doped layer, and then the n-doped layer of the second wafer is exposed.
  • the n-doped layer is applied, for example, to a growth substrate.
  • the n-doped layer follows the active layer on its side facing away from the growth substrate, and the active layer of the second wafer is followed by the p-doped layer.
  • a support is applied thereto and the growth substrate is released from the n-doped layer so that the n-doped layer of the second wafer is exposed.
  • the second wafer can then be applied to the radiation-transmissive, electrically conductive layer and thus electrically and mechanically connected to the first wafer.
  • a further radiation-transmissive, electrically conductive layer is preferably located on the n-doped layer of the second wafer.
  • the second wafer is connected to the carrier by means of a planarized layer of silicon dioxide. That is, a layer of silicon dioxide is deposited on the p-type layer of the second wafer. This layer is planarized so that it is planar and extends substantially plane-parallel to the layers of the semiconductor layer sequence of the second wafer. "Essentially plan-parallel" means that the course is plan-parallel except for production-related fluctuations.
  • the layer of silicon dioxide serves as a bonding layer, which mechanically connects the second wafer to the carrier.
  • Semiconductor layer sequence comprising an n-doped layer, an active layer and a p-doped layer, the semiconductor layer sequence produced with inverted polarity. That is, for the production of the semiconductor layer sequence, the p-doped layer is first deposited epitaxially on a growth substrate, the active layer is epitaxially deposited on the p-doped layer and the n-doped layer is epitaxially deposited on the active layer, wherein the epitaxial growth takes place in the so-called Ga-Face growth mode.
  • the growth direction is preferably parallel to the crystallographic c-axis.
  • the gallium atoms are in the direction of the surface of the crystal facing away from the growth substrate.
  • the crystallographic c-axis and electric field show crystals grown in Ga-face growth mode where the direction of growth is parallel to the crystallographic c-axis, away from the growth substrate to the crystal surface.
  • the polarization of the piezoelectric fields due to the stresses in the active layer has the opposite direction.
  • the polarization-induced lattice charges are negative on the side of the active layer facing the crystal surface and positive on the side of the active region facing the interface of the substrate and the grown crystal.
  • the inverted polarity of the semiconductor layer sequences can lead to a significant improvement of the internal quantum efficiency of the semiconductor chip.
  • the internal quantum efficiency drops sharply with increasing density of the current injected into the semiconductor chip.
  • the internal quantum efficiency is significantly less dependent on the strength of the impressed current.
  • the internal quantum efficiency of the semiconductor chip is almost independent of the current density.
  • the method is in this wafer, in which the semiconductor layer sequence with inverted polarity, then a first carrier is deposited on the n-side of the wafer and finally the p-doped side is exposed. That is, for example, the growth substrate is removed from the p-type side.
  • the method after exposing the p-doped layer and electrically activating it, it is covered again by applying a second carrier to the p-doped layer of the wafer.
  • the second carrier can also be connected to the p-doped layer of the wafer by means of a planarized layer of silicon dioxide.
  • an optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip can be produced or produced by one of the methods described here. That is, the features of the method described herein are also disclosed for the semiconductor chip and vice versa.
  • the optoelectronic semiconductor chip comprises at least two active zones.
  • the optoelectronic semiconductor chip is, for example, by the
  • the optoelectronic semiconductor chip comprises a carrier and a first n-doped layer, which is arranged on an upper side of the carrier.
  • the top of the carrier is, for example, by a major surface of the carrier educated.
  • the optoelectronic semiconductor chip comprises a first active layer following the first n-doped layer on its side facing away from the carrier, a first p-doped layer following the first active layer on its side facing away from the first n-doped layer and a second active layer radiation-transmissive, electrically conductive layer, which follows the first p-doped layer on its side facing away from the first active layer.
  • the radiation-transmissive, electrically conductive layer follows on its side facing away from the first p-doped layer a further radiation-transmissive, electrically conductive layer.
  • the further radiation-transmissive, electrically conductive layer is followed by a second n-doped layer, a second active layer
  • Layer follows the second n-doped layer on its side facing away from the further radiation-transmissive, electrically conductive layer. Furthermore, a second p-doped layer, which follows the second active layer on its side facing away from the second n-doped layer, is present.
  • the radiation-transmissive, electrically conductive layer contains or consists of an electrically conductive oxide, preferably of a TCO material.
  • the first and the second p-doped layer each have a dopant concentration of at least 10 19 cm '3 , preferably of at least 10 20 cm "3 on.
  • the first and the second p-doped layer preferably have a charge carrier concentration of at least 10 18 cm -3 , preferably of at least 10 19 cm -3 .
  • Such a high concentration of charge carriers can be achieved by exposing the p-doped layers in the course of the production of the optoelectronic semiconductor chip and subsequently thermally activating them. By exposing the p-doped layers, they can be thermally activated particularly effectively, which leads to a high charge carrier concentration in the p-doped layers.
  • the forward voltage per active layer is at most 3.5 volts. This is achieved, for example, by the activation of the exposed p-doped layers during the production of the optoelectronic semiconductor chip.
  • the semiconductor chip is free of a tunnel junction. This is achieved, for example, in that the first p-doped layer and the second n-doped layer are electrically conductively connected to one another by means of a TCO material.
  • IA to IE is a schematic sectional views of a first Embodiment of a method described here explained.
  • FIGS. 3A to 3E a third is shown by schematic sectional views
  • FIGS. 1A to 1C a first exemplary embodiment of a method described here for producing optoelectronic semiconductor chips is described on the basis of schematic sectional representations.
  • FIG. 1A shows a first wafer 1 and a second wafer 2.
  • the first wafer 1 comprises a first growth substrate 11.
  • the first growth substrate 11 is, for example, a sapphire substrate.
  • a first n-doped layer 12 is epitaxially deposited.
  • the first n-doped layer 12 is located In direct contact with the first growth substrate 11.
  • the first n-doped layer 12 is followed by a first active layer 13 comprising, for example, a pn junction, a double heterostructure, a single quantum well structure or a multiple quantum well structure Radiation generation is suitable.
  • a first active layer 13 comprising, for example, a pn junction, a double heterostructure, a single quantum well structure or a multiple quantum well structure Radiation generation is suitable.
  • a first p-doped layer 14 is followed by a first p-doped layer 14 after.
  • a first semiconductor layer sequence 100 which comprises a first n-doped layer, a first active layer and a first p-doped layer, is thus applied to the first growth substrate 11.
  • the semiconductor layers of the semiconductor layer sequence 100 are preferably based on the material system In y Gai x - y Al x N with O ⁇ x ⁇ l, O ⁇ y ⁇ l, and x + y ⁇ 1. Silicon is suitable, for example, as an n-dopant.
  • magnesium is used as the p-type dopant.
  • the second wafer 2 comprises a second growth substrate 21.
  • the second growth substrate 21 is, for example, a sapphire substrate.
  • a second n-doped layer 22 is epitaxially deposited.
  • the second n-doped layer 22 is in direct contact with the second growth substrate 21.
  • a second active layer 23 follows, which, for example, has a pn junction
  • Double heterostructure a single quantum well structure or a multiple quantum well structure, which is suitable for radiation generation.
  • On the second n- doped layer 22 side facing away from the second active layer is followed by a second p-doped layer 24 after.
  • a second semiconductor layer sequence 200 is applied, which comprises a second n-doped layer, a second active layer and a second p-doped layer.
  • the semiconductor layers of the semiconductor layer sequence 200 are preferably based on the material system In y Ga- x - y Al x N with O ⁇ x ⁇ l, 0 ⁇ y ⁇ 1, and x + y ⁇ 1.
  • an n-type dopant is, for example
  • Silicon For example, magnesium is used as the p-type dopant.
  • the acceptors are electrically activated in the exposed p-doped layers 14, 24 of the first wafer 1 and second wafer 2 by a thermal activation process.
  • the thermal activation process is carried out by rapid thermal annealing (RTA) or in a tube.
  • the first wafer 1 is coated on its exposed, thermally activated first p-doped layer 14 with a radiation-transmissive, electrically conductive layer 15, which consists for example of a TCO material.
  • a radiation-transmissive, electrically conductive layer 15 which consists for example of a TCO material.
  • the side of the radiation-transmissive, electrically conductive layer 15 facing away from the first p-doped layer 14 can then optionally be smoothly polished.
  • an adhesion-promoting layer 25 is applied, which For example, may contain silicon dioxide or preferably consists of silicon dioxide.
  • a carrier 26 is mechanically connected to the second wafer.
  • the carrier 26 may be formed of sapphire, for example.
  • Primer layer 25 is preferably a planarized primer layer.
  • the planarization is carried out by means of a chemical-mechanical polishing.
  • the second growth substrate 21 is removed from the second wafer 2, for example by means of a laser separation method.
  • the thus exposed second n-doped layer 22 is polished smooth.
  • the second n-doped layer 2-2 is preferably coated with a further electrically conductive layer 115, which consists for example of a TCO material.
  • the side of the further radiation-transmissive, electrically conductive layer 115 facing away from the second n-doped layer 22 can then optionally be smoothly polished.
  • the electrically conductive layer 15 and the further electrically conductive layer 115 are identical in composition.
  • the second wafer with its n-side that is to say with the further radiation-transmissive, electrically conductive layer 115 applied to the smoothly polished second n-doped layer 22, is applied to the radiation-transmissive, electrically conductive layer 15 and by means of the two radiation-transmissive, electrically conductive Layers mechanically connected to the first wafer. That is, the second wafer is bonded to the first wafer by bonding the radiation-transmissive, electrically conductive layer 15 and the other radiation-transmissive electrically conductive layer 115.
  • the optoelectronic semiconductor chips produced by the method described here are distinguished by a high dopant concentration of at least 10 18 per cm 3 , preferably at least 10 19 per cm 3 , particularly preferably at least 10 20 cm -3 in the p-doped layer (s).
  • the p-doped layers preferably have a charge carrier concentration of at least 10 18 cm -3 , preferably of at least 10 19 cm -3 .
  • Such a high concentration of charge carriers can be achieved by virtue of the fact that the p-doped layers in the course of the production of the Optoelectronic semiconductor chips were exposed and then thermally activated by exposing Of the p-doped layers, these can be particularly effectively thermally activated, resulting in a high carrier concentration in the p-doped layers.
  • Emission wavelengths is possible, which can be achieved in that first, second and further active zones have different material compositions.
  • a light emitting diode with an active zone that emits red light, an active zone that emits green light and an active zone that emits blue light can be produced.
  • FIGS. 2A to 2E A further exemplary embodiment of a method described here is explained in more detail in conjunction with FIGS. 2A to 2E.
  • this method in contrast to the method described in conjunction with FIGS. 1A to IE, in this method, no adhesion-promoting layer 25 is applied to the exposed, thermally activated p-doped layer 24 in the method step described in conjunction with FIG. 2B, but a replacement carrier 26 , which may for example be formed by a foil or by a metal, becomes with this layer connected. In the method step described in conjunction with FIG. 2E, the replacement carrier 26 is removed again.
  • a growth substrate 31 is provided.
  • the growth substrate 31 is, for example, a sapphire substrate.
  • a p-doped layer 34 is epitaxially deposited.
  • the p-doped layer 34 is followed by an active layer 33.
  • the active layer 33 is followed by an n-doped layer 32.
  • the semiconductor layers of the semiconductor layer sequence 300 are epitaxially deposited on the growth substrate 31 in inverted polarity in the Ga face growth mode in this case.
  • an adhesion-promoting layer 25 is applied to the n-doped layer 32, optionally planarized and subsequently bonded by means of bonding to a carrier 26, which can be made of sapphire, for example.
  • the adhesion-promoting layer 25 is preferably made of silicon dioxide.
  • the growth substrate 31 is separated from the p-doped layer 34, for example by means of a laser separation method. This is then thermally activated.
  • the thermal activation preferably takes place at temperatures between 300 ° C and 950 ° C. Due to the connection of the semiconductor layer sequence 300 with the Sapphire carrier 26 over adhesion promoter layer 25, the connection to carrier 26 is stable enough not to be damaged by the temperatures in the thermal activation process.
  • the surface of the p-doped layer 34 facing away from the active layer 33 is possibly smoothly polished and connected to a second carrier 27, which may be formed for example by a foil or a metal.
  • the carrier 27 is glued to the p-doped layer 34.
  • Adhesive layer 25 removed. Subsequently, the wafer can be separated along the dividing lines 5 into individual semiconductor chips.

Abstract

The invention relates to a method for producing a plurality of optoelectronic semi-conductor chips having buried p-sides, comprising  the following steps: a) producing a wafer (1, 2, 3) having a semi-conductor layer sequence (100, 200, 300), which comprises an n-doped layer (12, 22, 32), an active layer (13, 23, 33) and a p-doped layer (14, 24, 34), wherein the active layer is disposed between the n-doped layer and the p-doped layer and the p-doped layer is exposed, b) electrically activating the acceptors in the exposed p-doped layer (14, 24, 34) by a thermal activation method, c) covering the p-doped layer (14, 24, 34), and d) dicing the wafer (1, 2 3) into a plurality of optoelectronic semi-conductor chips.

Description

Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip
Es werden ein Verfahren zur Herstellung einer Vielzahl von optoelektronischer Halbleiterchips sowie ein optoelektronischer Halbleiterchip angegeben.A method for producing a multiplicity of optoelectronic semiconductor chips and an optoelectronic semiconductor chip are specified.
Die Druckschrift WO 2007/012327 beschreibt einen optoelektronischen Halbleiterchip .The document WO 2007/012327 describes an optoelectronic semiconductor chip.
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips anzugeben, die verbesserte elektrische Eigenschaften aufweisen.An object to be solved is to provide a method for producing a plurality of optoelectronic semiconductor chips, which have improved electrical properties.
Gemäß zumindest einer Ausführungsform des Verfahrens betrifft das Verfahren die Herstellung einer Vielzahl von optoelektronischen Halbleiterchips mit vergrabener p-Seite.In accordance with at least one embodiment of the method, the method relates to the production of a multiplicity of p-side buried optoelectronic semiconductor chips.
Bei den optoelektronischen Halbleiterchips handelt es sich beispielsweise um Lumineszenzdiodenchips wie Laserdiodenchips oder Leuchtdiodenchips. Es kann sich bei den optoelektronischen Halbleiterchips jedoch auch um Detektorchips wie beispielsweise Fotodiodenchips handeln. Das heißt, im Betrieb der optoelektronischen Halbleiterchips wird in deren aktiven Schicht elektromagnetische Strahlung erzeugt, verstärkt oder detektiert .The optoelectronic semiconductor chips are, for example, luminescence diode chips, such as laser diode chips or light-emitting diode chips. However, the optoelectronic semiconductor chips can also be detector chips, such as, for example, photodiode chips. That is, in the operation of the optoelectronic semiconductor chips, electromagnetic radiation is generated, amplified or detected in the active layer thereof.
"Vergrabene p- Seite" heißt dabei, dass die p-Seite der mittels des Verfahrens hergestellten optoelektronischen Halbleiterchips nicht freiliegt, sondern dass weitere Halbleiterschichten oder ein Träger des optoelektronischen Halbleiterchips der p-Seite des Halbleiterchips nachfolgen. Das bedeutet weiter, dass auf eine p-dotierte Schicht des optoelektronischen Halbleiterchips weitere Schichten aufgebracht sind, bei denen es beispielsweise sich nicht um eine bloße Passierungsschicht handelt. An der p-Seite des Halbleiterchips sind also weitere Halbleiterschichten oder ein Träger angeordnet, wobei eine stabile mechanische Verbindung der weiteren Elemente zur p-Seite wichtig ist."Buried p-side" means that the p-side of the optoelectronic produced by the method Semiconductor chips not exposed, but that further semiconductor layers or a carrier of the optoelectronic semiconductor chip follow the p-side of the semiconductor chip. This further means that further layers are applied to a p-doped layer of the optoelectronic semiconductor chip, which are not, for example, a mere passivation layer. Thus, further semiconductor layers or a carrier are arranged on the p-side of the semiconductor chip, wherein a stable mechanical connection of the further elements to the p-side is important.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen ersten Verfahrensschritt, bei dem ein Wafer mit einer Halbleiterschichtenfolge hergestellt wird, welche eine n-dotierte Schicht, eine aktive Schicht und eine p-dotierte Schicht umfasst. Bei den Schichten handelt es sich vorzugsweise um epitaktisch gewachsene Schichten, welche jeweils mehrere Monolagen eines epitaktisch abgeschiedenen Materials enthalten. Vorzugsweise sind die Schichten in einem III-Nitrid-Halbleitersystem gebildet. Das heißt, die Schichten enthalten Verbindungen von Stickstoff mit beispielsweise Aluminium, Gallium und/oder Indium, welche mit Donatoren oder Akzeptoren n- beziehungsweise p-dotiert sein können .In accordance with at least one embodiment of the method, the method comprises a first method step, in which a wafer having a semiconductor layer sequence comprising an n-doped layer, an active layer and a p-doped layer is produced. The layers are preferably epitaxially grown layers which each contain a plurality of monolayers of an epitaxially deposited material. Preferably, the layers are formed in a III-nitride semiconductor system. That is, the layers contain compounds of nitrogen with, for example, aluminum, gallium and / or indium, which may be n- or p-doped with donors or acceptors.
Die aktive Schicht ist dabei zwischen der n-dotierten Schicht und der p-dotierten Schicht angeordnet. N- und p-dotierte Schichten bilden vorzugsweise eine Mantelschicht für die aktive Schicht und zeichnen sich dann durch eine gegenüber der aktiven Schicht vergrößerte Bandlücke aus. Die p-dotierte Schicht ist dabei freigelegt. "Freigelegt" heißt, dass die p- dotierte Schicht eine Hauptfläche aufweist, an welcher der p- dotierten Schicht kein weiteres Material, das heißt keine weitere Halbleiterschicht, kein Träger und kein Aufwachssubstrat nachfolgt. Die Hauptfläche ist dabei beispielsweise durch eine Außenfläche der p-dotierten Schicht gebildet, die senkrecht zur Wachstumsrichtung der p-dotierten Schicht verläuft. Mit anderen Worten ist die p-dotierteThe active layer is arranged between the n-doped layer and the p-doped layer. N- and p-doped layers preferably form a cladding layer for the active layer and are then characterized by an increased band gap compared to the active layer. The p-doped layer is exposed. "Uncovered" means that the p-doped layer has a major surface on which the p-doped layer no further material, that is none further semiconductor layer, no carrier and no growth substrate follows. The main surface is formed for example by an outer surface of the p-doped layer which is perpendicular to the growth direction of the p-doped layer. In other words, the p-doped
Schicht frei zugänglich und beispielsweise einem Träger oder einem Aufwachssubstrat für die Halbleiterschichtenfolge gegenüberliegend angeordnet.Layer freely accessible and arranged, for example, a carrier or a growth substrate for the semiconductor layer sequence opposite.
Gemäß zumindest einer weiteren Ausführungsform des hier beschriebenen Verfahrens folgt ein weitererIn accordance with at least one further embodiment of the method described here, another follows
Verfahrensschritt, bei dem die Akzeptoren in der freigelegten p-dotierten Schicht durch ein thermisches Aktivierungsverfahren elektrisch aktiviert werden. Vorzugsweise handelt es sich dabei um ein ausschließlich thermisches Aktivierungsverfahren wie beispielsweise Annealing, Rapid Thermal Annealing (RTA) , Erhitzen in einem Rohrofen. Die Aktivierungstemperatur beträgt dabei vorzugsweise zwischen 300° C und 950° C.A step in which the acceptors in the exposed p-doped layer are electrically activated by a thermal activation process. Preferably, this is an exclusively thermal activation method such as annealing, rapid thermal annealing (RTA), heating in a tube furnace. The activation temperature is preferably between 300 ° C and 950 ° C.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips folgt ein weiterer Verfahrensschritt, in dem die p-dotierte Schicht abgedeckt wird. "Abdecken" bedeutet dabei, dass die p-dotierte Schicht mit einerIn accordance with at least one embodiment of the method for producing a multiplicity of optoelectronic semiconductor chips, a further method step follows in which the p-doped layer is covered. "Covering" means that the p-doped layer with a
Haftvermittlungsschicht und/oder einer elektrisch leitfähigen Schicht und/oder einem Träger und/oder einerAdhesive layer and / or an electrically conductive layer and / or a carrier and / or a
Halbleiterschichtenfolge bedeckt wird. Nach dem Abdecken der p-dotierten Schicht weist der Wafer eine Halbleiterschichtenfolge mit vergrabener p-Seite auf.Semiconductor layer sequence is covered. After covering the p-doped layer, the wafer has a semiconductor layer sequence with a buried p-side.
Gemäß zumindest einer Ausführungsform des Verfahrens wird anschließend der derart hergestellte Wafer zu einer Vielzahl von optoelektronischen Halbleiterchips vereinzelt . Das Vereinzeln kann beispielsweise durch Sägen, Brechen oder Lasertrennen erfolgen.In accordance with at least one embodiment of the method, subsequently the wafer produced in this way becomes a plurality separated by optoelectronic semiconductor chips. The separation can be done for example by sawing, breaking or laser cutting.
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips mit vergrabener p-Seite weist das Verfahren die folgenden Verfahrensschritte auf: a) Herstellen eines Wafers mit einer Halbleiterschichtenfolge, die eine n-dotierte Schicht, eine aktive Schicht und eine p-dotierte Schicht umfasst, wobei die aktive Schicht zwischen der n-dotierten Schicht und der p- dotierten Schicht angeordnet ist und die p-dotierte Schicht freigelegt ist, b) elektrisches Aktivieren der Akzeptoren in der freigelegten p-dotierten Schicht durch ein thermisches Aktivierungsverfahren, c) Abdecken der p-dotierten Schicht, und d) Vereinzeln des Wafers in eine Vielzahl von optoelektronischen Halbleiterchips.In accordance with at least one embodiment of the method described here for producing a multiplicity of optoelectronic semiconductor chips with buried p-side, the method has the following method steps: a) producing a wafer with a semiconductor layer sequence comprising an n-doped layer, an active layer and a p doped layer, wherein the active layer is disposed between the n-doped layer and the p-type doped layer and the p-type doped layer is exposed; b) electrically activating the acceptors in the exposed p-type doped layer by a thermal activation method; c) covering the p-doped layer, and d) singulating the wafer into a plurality of optoelectronic semiconductor chips.
Das elektrische Aktivieren beinhaltet vorzugsweise eine Wärmezufuhr über einen Zeitraum in der Größenordnung von mehreren Minuten. Der Dotierstoff - ein Akzeptor - für die p- dotierte Schicht, kann in der Regel nicht in einer reinenThe electrical activation preferably includes a heat supply over a period of the order of several minutes. The dopant - an acceptor - for the p-doped layer, usually can not in a pure
Form in den Halbleiter eingebracht werden. Stattdessen liegt der Dotierstoff in einem Komplex mit mindestens einem weiteren Stoff vor. Dieser weitere Stoff wirkt oftmals als ein Donator für das Halbleitermaterial, welcher den Akzeptor in seiner elektrischen Wirkung kompensiert. DerForm are introduced into the semiconductor. Instead, the dopant is present in a complex with at least one other substance. This further material often acts as a donor for the semiconductor material which compensates for the acceptor in its electrical action. Of the
Aktivierungsschritt ist geeignet, die elektrische Wirkung zumindest eines Teils der Akzeptoren innerhalb des Halbleitermaterials dauerhaft herzustellen. Das bedeutet, durch die elektrische Aktivierung wird die p-Leitfähigkeit in der p-dotierten Schicht erhöht. Beispielsweise handelt es sich bei dem Dotierstoff für die p-dotierte Schicht um Magnesium. Das Magnesium wird zum Beispiel in einem Komplex mit Wasserstoff in das Halbleitermaterial der p-dotierten Schicht eingebaut . Durch den Aktivierungsschritt wird die elektrische Wirkung zumindest eines Teils des Magnesiums als p-Dotierstoff , hergestellt.Activation step is adapted to permanently produce the electrical effect of at least a portion of the acceptors within the semiconductor material. That means, The electrical activation increases the p-conductivity in the p-doped layer. For example, the dopant for the p-doped layer is magnesium. For example, the magnesium is incorporated into the semiconductor material of the p-doped layer in a complex with hydrogen. The activation step produces the electrical effect of at least part of the magnesium as a p-type dopant.
Das hier beschriebene Verfahren beruht unter anderem auf der Erkenntnis, dass es durch ein Freilegen der p-dotierten Schicht möglich ist, den p-Dotierstoff in der p-dotierten Schicht bereits auf Wafer-Ebene, das heißt vor einem Vereinzeln des Wafers zu einzelnen optoelektronischen Halbleiterchips, zu aktivieren. Dies ermöglicht eine besonders einfache und damit kostengünstige Aktivierung des p-Dotierstoffs .The method described here is based inter alia on the finding that it is possible by exposing the p-doped layer, the p-type dopant in the p-doped layer already on the wafer level, that is, before a separation of the wafer to individual optoelectronic Semiconductor chips to activate. This allows a particularly simple and thus cost-effective activation of the p-type dopant.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl von optoelektronischenAccording to at least one embodiment of the method for producing a plurality of optoelectronic
Halbleiterchips mit vergrabener p-Seite werden zumindest zwei gemäß des Verfahrens hergestellte Wafer in einem weiteren Verfahrensschritt übereinander gestapelt, derart dass ein Waferstapel mit zumindest zwei aktiven Schichten entsteht.At least two wafers produced according to the method are stacked on top of one another in a further method step in order to form a wafer stack with at least two active layers.
Beispielsweise wird ein erster und ein zweiter Wafer gemäß dem oben beschriebenen Verfahren hergestellt und beim Abdecken der p-dotierten Schicht des ersten Wafers zunächst eine strahlungsdurchlässige, elektrisch leitfähige Schicht auf die aktivierte, p-dotierte Schicht des ersten Wafers aufgebracht. Bei der strahlungsdurchlässigen, elektrisch leitfähigen Schicht handelt es sich beispielsweise um eine Schicht aus einem TCO (Transparent Conductive Oxide) - Material. Beispielsweise enthält oder besteht die strahlungsdurchlässige, elektrisch leitfähige Schicht aus zumindest einem der folgenden Materialien: ITO (Indium Tin Oxide) , IZO (Indium Zink Oxide) , ZnO.By way of example, a first and a second wafer are produced according to the method described above, and first a radiation-transmissive, electrically conductive layer is applied to the activated, p-doped layer of the first wafer when covering the p-doped layer of the first wafer. The radiation-transmissive, electrically conductive layer is, for example, a layer of a TCO (Transparent Conductive Oxide), Material. For example, the radiation-transmissive, electrically conductive layer contains or consists of at least one of the following materials: ITO (indium tin oxide), IZO (indium zinc oxide), ZnO.
Ferner wird auf die n-dotierte Schicht des zweiten1 Wafers eine weitere strahlungsdurchlässige, elektrisch leitfähige Schicht aufgebracht . Bei der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht handelt es sich beispielsweise um eine Schicht aus einem TCO (Transparent Conductive Oxide) -Material . Beispielsweise enthält oder besteht die weitere strahlungsdurchlässige, elektrisch leitfähige Schicht aus zumindest einem der folgenden Materialien: ITO (Indium Tin Oxide) , IZO (Indium Zink Oxide) , ZnO. Die weitere strahlungsdurchlässige, elektrisch leitfähige Schicht und die strahlungsdurchlässige, elektrisch leitfähige Schicht können identisch aufgebaut sein.Furthermore, a further radiation-transmissive, electrically conductive layer is applied to the n-doped layer of the second 1 wafer. The further radiation-transmissive, electrically conductive layer is, for example, a layer of a TCO (Transparent Conductive Oxide) material. For example, the further radiation-transmissive, electrically conductive layer contains or consists of at least one of the following materials: ITO (indium tin oxide), IZO (indium zinc oxide), ZnO. The further radiation-transmissive, electrically conductive layer and the radiation-transmissive, electrically conductive layer can be constructed identically.
Anschließend wird der zweite Wafer an seiner n-Seite mittels der beiden strahlungsdurchlässigen, elektrisch leitfähigen Schichten mit dem ersten Wafer verbunden. Das heißt, die strahlungsdurchlässigen, elektrisch leitfähigen Schichten dienen neben ihrer Eigenschaft als Kontaktschichten zum Herstellen eines elektrischen Kontakts zwischen erstem und zweitem Wafer auch als Haftvermittlungsschichten zwischen erstem und zweitem Wafer. Die strahlungsdurchlässigen, elektrisch leitfähigen Schichten vermitteln eine mechanische Haftung zwischen den Wafern.Subsequently, the second wafer is connected at its n-side by means of the two radiation-transmissive, electrically conductive layers with the first wafer. That is to say, the radiation-transmissive, electrically conductive layers serve, in addition to their property as contact layers for producing an electrical contact between the first and second wafers, also as adhesion-promoting layers between the first and second wafers. The radiation-transmissive, electrically conductive layers impart mechanical adhesion between the wafers.
Des Weiteren ist es möglich, neben einem zweiten Wafer auch noch dritte, vierte und auch weitere Wafer in der beschriebenen Weise übereinander zu stapeln, so dass ein Wafer-Verbund mit mehr als zwei aktiven Schichten entsteht. Die Wafer sind dabei alle durch das oben beschriebene Verfahren hergestellt.Furthermore, it is possible to stack, in addition to a second wafer, third, fourth and also further wafers in the manner described above one above the other, so that a Wafer composite with more than two active layers is formed. The wafers are all produced by the method described above.
Die aktiven Schichten der übereinander gestapelten Wafer können sich dabei hinsichtlich ihrer Zusammensetzung unterscheiden, so dass von unterschiedlichen aktiven Schichten elektromagnetische Strahlung unterschiedlicher Wellenlänge erzeugt oder detektiert wird.The active layers of the stacked wafers can differ in terms of their composition, so that generated or detected by different active layers electromagnetic radiation of different wavelengths.
Gemäß zumindest einer Ausführungsform des Verfahrens wird beim Abdecken der p-dotierten Schicht des zweiten Wafers zunächst ein Träger auf die p-dotierte Schicht aufgebracht und anschließend die n-dotierte Schicht des zweiten Wafers freigelegt. In diesem Fall ist die n-dotierte Schicht beispielsweise auf ein Wachstumssubstrat aufgebracht. Der n- dotierten Schicht folgt an ihrer dem Wachstumssubstrat abgewandten Seite die aktive Schicht nach, der aktiven Schicht des zweiten Wafers folgt die p-dotierte Schicht nach. Nach dem elektrischen Aktivieren der Akzeptoren in der freigelegten p-dotierten Schicht wird ein Träger auf diese aufgebracht und das Aufwachssubstrat wird von der n-dotierten Schicht gelöst, so dass die n-dotierte Schicht des zweiten Wafers freigelegt ist. Mit der derart freigelegten n- dotierten Schicht kann der zweite Wafer dann auf die strahlungsdurchlässige, elektrisch leitfähige Schicht aufgebracht werden und damit mit dem ersten Wafer elektrisch und mechanisch verbunden werden. Vorzugsweise befindet sich auf der n-dotierten Schicht des zweiten Wafers dabei eine weitere strahlungsdurchlässige, elektrisch leitfähige Schicht. Gemäß zumindest einer Ausführungsform des Verfahrens wird der zweite Wafer mit dem Träger mittels einer planarisierten Schicht aus Siliziumdioxid verbunden. Das heißt, auf die p- dotierte Schicht des zweiten Wafers wird eine Schicht aus Siliziumdioxid aufgebracht. Diese Schicht wird planarisiert, so dass sie eben ist und im Wesentlichen plan-parallel zu den Schichten der Halbleiterschichtenfolge des zweiten Wafers verläuft. "Im Wesentlichen plan-parallel" heißt dabei, dass der Verlauf bis auf herstellungsbedingte Schwankungen plan- parallel ist. Die Schicht aus Siliziumdioxid dient als Bondschicht, welche den zweiten Wafer mit dem Träger mechanisch verbindet.In accordance with at least one embodiment of the method, when the p-doped layer of the second wafer is covered, a carrier is first applied to the p-doped layer, and then the n-doped layer of the second wafer is exposed. In this case, the n-doped layer is applied, for example, to a growth substrate. The n-doped layer follows the active layer on its side facing away from the growth substrate, and the active layer of the second wafer is followed by the p-doped layer. After electrically activating the acceptors in the exposed p-doped layer, a support is applied thereto and the growth substrate is released from the n-doped layer so that the n-doped layer of the second wafer is exposed. With the n-doped layer thus exposed, the second wafer can then be applied to the radiation-transmissive, electrically conductive layer and thus electrically and mechanically connected to the first wafer. In this case, a further radiation-transmissive, electrically conductive layer is preferably located on the n-doped layer of the second wafer. In accordance with at least one embodiment of the method, the second wafer is connected to the carrier by means of a planarized layer of silicon dioxide. That is, a layer of silicon dioxide is deposited on the p-type layer of the second wafer. This layer is planarized so that it is planar and extends substantially plane-parallel to the layers of the semiconductor layer sequence of the second wafer. "Essentially plan-parallel" means that the course is plan-parallel except for production-related fluctuations. The layer of silicon dioxide serves as a bonding layer, which mechanically connects the second wafer to the carrier.
Gemäß zumindest einer Ausführungsform des Verfahrens wird beim Herstellen des Wafers mit einerIn accordance with at least one embodiment of the method, in the production of the wafer with a
Halbleiterschichtenfolge, die eine n-dotierte Schicht, eine aktive Schicht und eine p-dotierte Schicht umfasst, die Halbleiterschichtenfolge mit invertierter Polarität hergestellt. Das heißt, zur Herstellung der Halbleiterschichtenfolge wird zunächst die p-dotierte Schicht auf ein Aufwachssubstrat epitaktisch abgeschieden, auf die p- dotierte Schicht wird die aktive Schicht epitaktisch abgeschieden und auf die aktive Schicht wird die n-dotierte Schicht epitaktisch abgeschieden, wobei das epitaktische Wachstum im so genannten Ga-Face-Wachstumsmodus stattfindet. Die Wachstumsrichtung ist dabei vorzugsweise parallel zur kristallografischen c-Achse. Beispielsweise für einen auf GaN basierenden Kristall bedeutet dies, dass bei den Ga-N- Doppelschichten, aus denen der Kristall gebildet ist, die Galliumatome in Richtung der vom Wachstumssubstrat abgewandten Oberfläche des Kristalls liegen. Die kristallografische c-Achse und das elektrische Feld zeigen bei in Ga-Face-Wachstumsmodus gewachsenen Kristallen, bei denen die Wachstumsrichtung parallel zur kristallografischen c-Achse verläuft, vom WachstumsSubstrat weg zur Kristalloberfläche. Die Polarisation der piezoelektrischen Felder aufgrund der Verspannungen in der aktiven Schicht hat die entgegengesetzte Richtung. Die durch die Polarisation induzierten Gitterladungen sind negativ an der der Kristalloberfläche zugewandten Seite der aktiven Schicht und positiv an der der Schnittstelle von Substrat und aufgewachsenem Kristall zugewandten Seite des aktiven Bereichs.Semiconductor layer sequence comprising an n-doped layer, an active layer and a p-doped layer, the semiconductor layer sequence produced with inverted polarity. That is, for the production of the semiconductor layer sequence, the p-doped layer is first deposited epitaxially on a growth substrate, the active layer is epitaxially deposited on the p-doped layer and the n-doped layer is epitaxially deposited on the active layer, wherein the epitaxial growth takes place in the so-called Ga-Face growth mode. The growth direction is preferably parallel to the crystallographic c-axis. For example, for a GaN-based crystal, this means that in the Ga-N double layers of which the crystal is formed, the gallium atoms are in the direction of the surface of the crystal facing away from the growth substrate. The crystallographic c-axis and electric field show crystals grown in Ga-face growth mode where the direction of growth is parallel to the crystallographic c-axis, away from the growth substrate to the crystal surface. The polarization of the piezoelectric fields due to the stresses in the active layer has the opposite direction. The polarization-induced lattice charges are negative on the side of the active layer facing the crystal surface and positive on the side of the active region facing the interface of the substrate and the grown crystal.
Es wurde festgestellt, dass die invertierte Polarität der Halbleiterschichtenfolgen zu einer signifikanten Verbesserung der internen Quanteneffizienz des Halbleiterchips führen kann. Bei herkömmlichen Halbleiterchips fällt die interne Quanteneffizienz mit zunehmender Dichte des in den Halbleiterchip eingeprägten Stroms stark ab. Dagegen kann bei einem Halbleiterchip mit invertierter Polarität erreicht werden, dass die interne Quanteneffizienz deutlich weniger von der Stärke des eingeprägten Stroms abhängt. Im Idealfall ist die interne Quanteneffizienz des Halbleiterchips nahezu unabhängig von der Stromdichte .It has been found that the inverted polarity of the semiconductor layer sequences can lead to a significant improvement of the internal quantum efficiency of the semiconductor chip. In conventional semiconductor chips, the internal quantum efficiency drops sharply with increasing density of the current injected into the semiconductor chip. In contrast, with a semiconductor chip with inverted polarity, it can be achieved that the internal quantum efficiency is significantly less dependent on the strength of the impressed current. Ideally, the internal quantum efficiency of the semiconductor chip is almost independent of the current density.
Beispielsweise die Druckschrift WO 2007/012327 beschreibt einen optoelektronischen Halbleiterchip, bei dem eineFor example, the publication WO 2007/012327 describes an optoelectronic semiconductor chip, in which a
Halbleiterschichtenfolge mit invertierter Polarität im Ga- Face-Wachstumsmodus gewachsen ist. Bezüglich dieses Halbleiterchips und seines Herstellungsverfahrens wird die Offenbarung dieser Druckschrift hiermit ausdrücklich durch Rückbezug aufgenommen.Semiconductor layer sequence with inverted polarity in Ga-Face growth mode has grown. With respect to this semiconductor chip and its manufacturing method, the disclosure of this document is hereby expressly incorporated by reference.
Gemäß zumindest einer Ausführungsform des Verfahrens wird bei diesem Wafer, bei dem die Halbleiterschichtenfolge mit invertierter Polarität hergestellt ist, anschließend ein erster Träger auf die n-Seite des Wafers aufgebracht und schließlich die p-dotierte Seite freigelegt. Das heißt, beispielsweise wird das Aufwachssubstrat von der p-dotierten Seite entfernt.According to at least one embodiment of the method is in this wafer, in which the semiconductor layer sequence with inverted polarity, then a first carrier is deposited on the n-side of the wafer and finally the p-doped side is exposed. That is, for example, the growth substrate is removed from the p-type side.
Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Freilegen der p-dotierten Schicht und deren elektrischer Aktivierung diese wieder abgedeckt, indem ein zweiter Träger auf die p-dotierte Schicht des Wafers aufgebracht wird. Der zweite Träger kann dabei auch mittels einer planarisierten Schicht aus Siliziumdioxid mit der p- dotierten Schicht des Wafers verbunden sein.According to at least one embodiment of the method, after exposing the p-doped layer and electrically activating it, it is covered again by applying a second carrier to the p-doped layer of the wafer. The second carrier can also be connected to the p-doped layer of the wafer by means of a planarized layer of silicon dioxide.
Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Bevorzugt ist der optoelektronische Halbleiterchip mit einem der hier beschriebenen Verfahren hergestellt oder herstellbar. Das heißt, die Merkmale des hier beschriebenen Verfahrens sind auch für den Halbleiterchip offenbart und umgekehrt.In addition, an optoelectronic semiconductor chip is specified. Preferably, the optoelectronic semiconductor chip can be produced or produced by one of the methods described here. That is, the features of the method described herein are also disclosed for the semiconductor chip and vice versa.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip • zumindest zwei aktive Zonen. Der optoelektronische Halbleiterchip ist beispielsweise durch dasIn accordance with at least one embodiment of the optoelectronic semiconductor chip, the optoelectronic semiconductor chip comprises at least two active zones. The optoelectronic semiconductor chip is, for example, by the
Aufeinanderstapeln von zwei Wafern, wie es weiter oben beschrieben ist, hergestellt.Stacking of two wafers, as described above made.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip einen Träger und eine erste n-dotierte Schicht, die an einer Oberseite des Trägers angeordnet ist. Die Oberseite des Trägers ist beispielsweise durch eine Hauptfläche des Trägers gebildet. Ferner umfasst der optoelektronische Halbleiterchip eine erste aktive Schicht, die der ersten n-dotierten Schicht an ihrer dem Träger abgewandten Seite nachfolgt, eine erste p-dotierte Schicht, die der ersten aktiven Schicht an ihrer der ersten n-dotierten Schicht abgewandten Seite nachfolgt sowie eine strahlungsdurchlässige, elektrisch leitfähige Schicht, die der ersten p-dotierten Schicht an ihrer der ersten aktiven Schicht abgewandten Seite nachfolgt.In accordance with at least one embodiment of the optoelectronic semiconductor chip, the optoelectronic semiconductor chip comprises a carrier and a first n-doped layer, which is arranged on an upper side of the carrier. The top of the carrier is, for example, by a major surface of the carrier educated. Furthermore, the optoelectronic semiconductor chip comprises a first active layer following the first n-doped layer on its side facing away from the carrier, a first p-doped layer following the first active layer on its side facing away from the first n-doped layer and a second active layer radiation-transmissive, electrically conductive layer, which follows the first p-doped layer on its side facing away from the first active layer.
Der strahlungsdurchlässigen, elektrisch leitfähigen Schicht folgt an ihrer der ersten p-dotierten Schicht abgewandten Seite eine weitere strahlungsdurchlässige, elektrisch leitfähige Schicht nach. Der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht folgt eine zweite n-dotierte Schicht nach, eine zweite aktiveThe radiation-transmissive, electrically conductive layer follows on its side facing away from the first p-doped layer a further radiation-transmissive, electrically conductive layer. The further radiation-transmissive, electrically conductive layer is followed by a second n-doped layer, a second active layer
Schicht folgt der zweiten n-dotierten Schicht an ihrer der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht abgewandten Seite nach. Ferner ist eine zweite p- dotierte Schicht, die der zweiten aktiven Schicht an ihrer der zweiten n-dotierten Schicht abgewandten Seite nachfolgt, vorhanden .Layer follows the second n-doped layer on its side facing away from the further radiation-transmissive, electrically conductive layer. Furthermore, a second p-doped layer, which follows the second active layer on its side facing away from the second n-doped layer, is present.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips enthält oder besteht die strahlungsdurchlässige, elektrisch leitfähige Schicht aus einem elektrisch leitfähigen Oxid, vorzugsweise aus einem TCO-Material.According to at least one embodiment of the optoelectronic semiconductor chip, the radiation-transmissive, electrically conductive layer contains or consists of an electrically conductive oxide, preferably of a TCO material.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weisen die erste und die zweite p-dotierteAccording to at least one embodiment of the optoelectronic semiconductor chip, the first and the second p-doped ones
Schicht jeweils eine Dotierstoffkonzentration von wenigstens 1019 cm'3, bevorzugt von wenigstens 1020 cm"3 auf. Die erste und die zweite p-dotierte Schicht weisen dabei vorzugsweise eine Ladungsträgerkonzentration von wenigstens 1018 cm"3, bevorzugt von wenigstens 1019 cm"3 auf. Eine solch hohe Konzentration von Ladungsträgern kann dadurch erreicht sein, dass die p-dotierten Schichten jeweils im Verlauf der Herstellung des optoelektronischen Halbleiterchips freigelegt und anschließend thermisch aktiviert wurden. Durch das Freilegen der p-dotierten, Schichten können diese besonders effektiv thermisch aktiviert werden, was zu einer hohen Ladungsträgerkonzentration in den p-dotierten Schichten führt .Layer each have a dopant concentration of at least 10 19 cm '3 , preferably of at least 10 20 cm "3 on. The first and the second p-doped layer preferably have a charge carrier concentration of at least 10 18 cm -3 , preferably of at least 10 19 cm -3 . Such a high concentration of charge carriers can be achieved by exposing the p-doped layers in the course of the production of the optoelectronic semiconductor chip and subsequently thermally activating them. By exposing the p-doped layers, they can be thermally activated particularly effectively, which leads to a high charge carrier concentration in the p-doped layers.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips beträgt die VorwärtsSpannung pro aktiver Schicht höchstens 3,5 Volt. Dies ist beispielsweise durch die Aktivierung der freigelegten p-dotierten Schichten während der Herstellung des optoelektronischen Halbleiterchips erreicht.According to at least one embodiment of the optoelectronic semiconductor chip, the forward voltage per active layer is at most 3.5 volts. This is achieved, for example, by the activation of the exposed p-doped layers during the production of the optoelectronic semiconductor chip.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist der Halbleiterchip frei von einem Tunnelübergang. Dies ist beispielsweise dadurch erreicht, dass erste p-dotierte Schicht und die zweite n-dotierte Schicht mittels eines TCO-Materials elektrisch leitend miteinander verbunden sind.In accordance with at least one embodiment of the optoelectronic semiconductor chip, the semiconductor chip is free of a tunnel junction. This is achieved, for example, in that the first p-doped layer and the second n-doped layer are electrically conductively connected to one another by means of a TCO material.
Im Folgenden werden das hier beschriebene Verfahren sowie das hier beschriebene Bauelement anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert .In the following, the method described here and the component described here will be explained in more detail by means of embodiments and the associated figures.
In Verbindung mit den Figuren IA bis IE ist anhand schematischer Schnittdarstellungen ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens erläutert .In conjunction with the figures IA to IE is a schematic sectional views of a first Embodiment of a method described here explained.
In Verbindung mit den Figuren 2A bis 2E ist anhand schematischer Schnittdarstellungen ein zweitesIn conjunction with Figures 2A to 2E is a schematic sectional views of a second
Ausführungsbeispiel eines hier beschriebenen Verfahrens erläutert .Embodiment of a method described here explained.
In Verbindung mit den Figuren 3A bis 3E ist anhand schematischer Schnittdarstellungen ein drittesIn conjunction with FIGS. 3A to 3E, a third is shown by schematic sectional views
Ausführungsbeispiel eines hier beschriebenen Verfahrens erläutert .Embodiment of a method described here explained.
In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichenIn the embodiments and figures are the same or equivalent components each with the same
Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.Provided with reference numerals. The illustrated elements are not to be considered as true to scale, but individual elements may be exaggerated to better understand.
In Verbindung mit den Figuren IA bis IE ist anhand schematischer Schnittdarstellungen ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens zur Herstellung optoelektronischer Halbleiterchips beschrieben.In conjunction with FIGS. 1A to 1C, a first exemplary embodiment of a method described here for producing optoelectronic semiconductor chips is described on the basis of schematic sectional representations.
Die Figur IA zeigt einen ersten Wafer 1 und einen zweiten Wafer 2. Der erste Wafer 1 umfasst ein erstes Aufwachssubstrat 11. Bei dem ersten Aufwachssubstrat 11 handelt es sich beispielsweise um ein Saphirsubstrat.FIG. 1A shows a first wafer 1 and a second wafer 2. The first wafer 1 comprises a first growth substrate 11. The first growth substrate 11 is, for example, a sapphire substrate.
Auf die Oberseite des ersten Aufwachssubstrats 11 ist eine erste n-dotierte Schicht 12 epitaktisch abgeschieden. Beispielsweise befindet sich die erste n-dotierte Schicht 12 in direktem Kontakt zum ersten AufwachsSubstrat 11. Auf der dem ersten Aufwachssubstrat 11 abgewandten Seite der ersten n-dotierten Schicht 12 folgt eine erste aktive Schicht 13 nach, welche beispielsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur oder eine Mehrfachquantentopfstruktur umfasst, welche zur Strahlungserzeugung geeignet ist. Auf der der ersten n- dotierten Schicht 12 abgewanάten Seite der ersten aktiven Schicht 13 folgt eine erste p-dotierte Schicht 14 nach.On top of the first growth substrate 11, a first n-doped layer 12 is epitaxially deposited. By way of example, the first n-doped layer 12 is located In direct contact with the first growth substrate 11. On the side facing away from the first growth substrate 11, the first n-doped layer 12 is followed by a first active layer 13 comprising, for example, a pn junction, a double heterostructure, a single quantum well structure or a multiple quantum well structure Radiation generation is suitable. On the first n-doped layer 12 abgegewanάten side of the first active layer 13 is followed by a first p-doped layer 14 after.
Auf das erste AufwachsSubstrat 11 ist also eine erste Halbleiterschichtenfolge 100 aufgebracht, welche eine erste n-dotierte Schicht, eine erste aktive Schicht und eine erste p-dotierte Schicht umfasst. Die Halbleiterschichten der Halbleiterschichtenfolge 100 basieren dabei bevorzugt auf dem Materialsystem InyGai-x-yAlxN mit O ≤ x ≤ l, O ≤ y ≤ l, und x + y ≤ 1. Als n-Dotierstoff eignet sich beispielsweise Silizium. Als p-Dotierstoff wird beispielsweise Magnesium verwendet.A first semiconductor layer sequence 100, which comprises a first n-doped layer, a first active layer and a first p-doped layer, is thus applied to the first growth substrate 11. In this case, the semiconductor layers of the semiconductor layer sequence 100 are preferably based on the material system In y Gai x - y Al x N with O ≦ x ≦ l, O ≦ y ≦ l, and x + y ≦ 1. Silicon is suitable, for example, as an n-dopant. For example, magnesium is used as the p-type dopant.
Der zweite Wafer 2 umfasst ein zweites Aufwachssubstrat 21. Bei dem zweiten Aufwachssubstrat 21 handelt es sich beispielsweise um ein Saphirsubstrat.The second wafer 2 comprises a second growth substrate 21. The second growth substrate 21 is, for example, a sapphire substrate.
Auf die Oberseite des zweiten Aufwachssubstrats 21 ist eine zweite n-dotierte Schicht 22 epitaktisch abgeschieden.On top of the second growth substrate 21, a second n-doped layer 22 is epitaxially deposited.
Beispielsweise befindet sich die zweite n-dotierte Schicht 22 in direktem Kontakt zum zweiten Aufwachssubstrat 21. Auf der dem zweiten Aufwachssubstrat 21 abgewandten Seite der zweiten n-dotierten Schicht 22 folgt eine zweite aktive Schicht 23 nach, welche beispielsweise einen pn-Übergang, eineBy way of example, the second n-doped layer 22 is in direct contact with the second growth substrate 21. On the side of the second n-doped layer 22 facing away from the second growth substrate 21, a second active layer 23 follows, which, for example, has a pn junction
Doppelheterostruktur, eine Einfachquantentopfstruktur oder eine Mehrfachquantentopfstruktur umfasst, welche zur Strahlungserzeugung geeignet ist. Auf der der zweiten n- dotierten Schicht 22 abgewandten Seite der zweiten aktiven Schicht folgt eine zweite p-dotierte Schicht 24 nach.Double heterostructure, a single quantum well structure or a multiple quantum well structure, which is suitable for radiation generation. On the second n- doped layer 22 side facing away from the second active layer is followed by a second p-doped layer 24 after.
Auf das zweite Aufwachssubstrat 21 ist also eine zweite Halbleiterschichtenfolge 200 aufgebracht, welche eine zweite n-dotierte Schicht, eine zweite aktive Schicht und eine zweite p-dotierte Schicht umfasst. Die Halbleiterschichten der Halbleiterschichtenfolge 200 basieren dabei bevorzugt auf dem Materialsystem InyGai-x-yAlxN mit O ≤ x ≤ l, 0 ≤ y ≤ 1, und x + y ≤ 1. Als n-Dotierstoff eignet sich beispielsweiseOn the second growth substrate 21, therefore, a second semiconductor layer sequence 200 is applied, which comprises a second n-doped layer, a second active layer and a second p-doped layer. The semiconductor layers of the semiconductor layer sequence 200 are preferably based on the material system In y Ga- x - y Al x N with O ≤ x ≤ l, 0 ≤ y ≤ 1, and x + y ≤ 1. As an n-type dopant is, for example
Silizium. Als p-Dotierstoff wird beispielsweise Magnesium verwendet .Silicon. For example, magnesium is used as the p-type dopant.
In einem nächsten Verfahrensschritt erfolgt eine elektrische Aktivierung der Akzeptoren in den freigelegten p-dotierten Schichten 14, 24 des ersten Wafers 1 und zweiten Wafers 2 durch ein thermisches Aktivierungsverfahren. Beispielsweise erfolgt das thermische Aktivierungsverfahren durch ein Rapid Thermal Annealing (RTA) oder in einem Rohrσfen.In a next process step, the acceptors are electrically activated in the exposed p-doped layers 14, 24 of the first wafer 1 and second wafer 2 by a thermal activation process. For example, the thermal activation process is carried out by rapid thermal annealing (RTA) or in a tube.
In Verbindung mit der Figur IB ist ein nachfolgender Verfahrensschritt beschrieben. In diesem Verfahrensschritt wird der erste Wafer 1 an seiner freigelegten, thermisch aktivierten ersten p-dotierten Schicht 14 rαit einer strahlungsdurchlässigen, elektrisch leitfähigen Schicht 15 beschichtet, welche beispielsweise aus einem TCO-Material besteht. Die der ersten p-dotierten Schicht 14 abgewandte Seite der strahlungsdurchlässigen, elektrisch leitfähigen Schicht 15 kann anschließend optional glatt poliert werden.In conjunction with FIG. 1B, a subsequent method step is described. In this method step, the first wafer 1 is coated on its exposed, thermally activated first p-doped layer 14 with a radiation-transmissive, electrically conductive layer 15, which consists for example of a TCO material. The side of the radiation-transmissive, electrically conductive layer 15 facing away from the first p-doped layer 14 can then optionally be smoothly polished.
Auf die zweite p-dotierte Schicht 24 des zweiten Wafers 2 wird an ihrer der zweiten aktiven Schicht 23 abgewandten Seite eine Haftvermittlungsschicht 25 aufgebracht, welche beispielsweise Siliziumdioxid enthalten kann oder vorzugsweise aus Siliziumdioxid besteht. Mittels der Haftvermittlungsschicht 25 wird ein Träger 26 mechanisch mit dem zweiten Wafer verbunden. Der Träger 26 kann beispielsweise aus Saphir gebildet sein. Bei derOn the second p-doped layer 24 of the second wafer 2, on its side facing away from the second active layer 23, an adhesion-promoting layer 25 is applied, which For example, may contain silicon dioxide or preferably consists of silicon dioxide. By means of the adhesion-promoting layer 25, a carrier 26 is mechanically connected to the second wafer. The carrier 26 may be formed of sapphire, for example. In the
Haftvermittlungsschicht 25 handelt es sich vorzugsweise um eine planarisierte Haftvermittlungsschicht. Beispielsweise erfolgt das Planarisieren mittels eines chemisch-mechanischen Polierens .Primer layer 25 is preferably a planarized primer layer. For example, the planarization is carried out by means of a chemical-mechanical polishing.
In Verbindung mit der Figur IC ist ein weiterer Verfahrensschritt beschrieben. In diesem Verfahrensschritt wird vom zweiten Wafer 2 das zweite Aufwachssubstrat 21 beispielsweise mittels eines Lasertrennverfahrens entfernt. Die dadurch freigelegte zweite n-dotierte Schicht 22 wird glatt poliert. Die zweite n-dotierte Schicht 2-2 wird vorzugsweise mit einer weiteren elektrisch leitfähigen Schicht 115 beschichtet, welche beispielsweise aus einem TCO- Material besteht. Die der zweiten n-dotierten Schicht 22 abgewandte Seite der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht 115 kann anschließend optional glatt poliert werden. Zum Beispiel sind die elektrisch leitfähigen Schicht 15 und die weitere elektrisch leitfähigen Schicht 115 bezüglich ihrer Zusammensetzung identisch.In connection with the figure IC, a further method step is described. In this method step, the second growth substrate 21 is removed from the second wafer 2, for example by means of a laser separation method. The thus exposed second n-doped layer 22 is polished smooth. The second n-doped layer 2-2 is preferably coated with a further electrically conductive layer 115, which consists for example of a TCO material. The side of the further radiation-transmissive, electrically conductive layer 115 facing away from the second n-doped layer 22 can then optionally be smoothly polished. For example, the electrically conductive layer 15 and the further electrically conductive layer 115 are identical in composition.
In Verbindung mit der Figur ID ist ein weiterer Verfahrensschritt beschrieben. In diesem Verfahrensschritt wird der zweite Wafer mit seiner n-Seite, das heißt mit der auf die glatt polierte zweite n-dotierte Schicht 22 aufgebrachten weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht 115 auf die strahlungsdurchlässige, elektrisch leitfähige Schicht 15 aufgebracht und mittels der beiden strahlungsdurchlässigen, elektrisch leitfähigen Schichten mechanisch mit dem ersten Wafer verbunden. Das heißt, der zweite Wafer wird auf den ersten Wafer mittels Verbinden der strahlungsdurchlässigen, elektrisch leitfähigen Schicht 15 und der weiteren strahlungsdurchlässigen elektrisch leitfähigen Schicht 115 gebondet.In connection with the figure ID, a further method step is described. In this method step, the second wafer with its n-side, that is to say with the further radiation-transmissive, electrically conductive layer 115 applied to the smoothly polished second n-doped layer 22, is applied to the radiation-transmissive, electrically conductive layer 15 and by means of the two radiation-transmissive, electrically conductive Layers mechanically connected to the first wafer. That is, the second wafer is bonded to the first wafer by bonding the radiation-transmissive, electrically conductive layer 15 and the other radiation-transmissive electrically conductive layer 115.
In Verbindung mit der Figur IE ist ein weiterer Verfahrensschritt des hier vorgestellten Verfahrens beschrieben. In diesem Verfahrensschritt wird die Haftvermittlungsschicht 25 sowie der Träger 26 entfernt. Wie durch die Trennlinien 5 angedeutet, kann der Waferverbund aus erstem Wafer 1 und zweitem Wafer 2 anschließend entlang der Trennlinien 5 in einzelne Halbleiterchips separiert werden. Als Ergebnis erhält man also gestapelte optoelektronische Halbleiterchips, jeweils ohne Tunnelübergang zwischen zweiIn conjunction with FIG. 1C, a further method step of the method presented here is described. In this method step, the adhesion-promoting layer 25 and the carrier 26 are removed. As indicated by the dividing lines 5, the wafer composite of the first wafer 1 and the second wafer 2 can subsequently be separated along the dividing lines 5 into individual semiconductor chips. The result is thus stacked optoelectronic semiconductor chips, each without tunnel junction between two
Halbleiterschichtenfolgen, welche jeweils eine aktive Schicht umfassen. Bei einer Herstellung beispielsweise einer gestapelten LED-Struktur mit zwei aktiven Schichten in einem einzigen Epitaxieverfahren könnte die Verwendung von Tunnelübergängen nicht vermieden werden.Semiconductor layer sequences, each comprising an active layer. For example, when fabricating a stacked LED structure with two active layers in a single epitaxy process, the use of tunnel junctions could not be avoided.
Die mit dem hier beschrieben Verfahren hergestellten optoelektronischen Halbleiterchips zeichnen sich durch eine hohe Dotierstoffkonzentration von wenigstens 1018 pro cm3, vorzugsweise wenigstens 1019 pro cm3, besonders bevorzugt von wenigstens 1020 cm"3 in der oder den p-dotierten Schichten aus. Die p-dotierten Schichten weisen dabei vorzugsweise eine Ladungsträgerkonzentration von wenigstens 1018 cm"3, bevorzugt von wenigstens 1019 cm"3 auf. Eine solch hohe Konzentration von Ladungsträgern kann dadurch erreicht sein, dass die p- dotierten Schichten im Verlauf der Herstellung des optoelektronischen Halbleiterchips freigelegt und anschließend thermisch aktiviert wurden. Durch das Freilegen der p-dotierten Schichten können diese besonders effektiv thermisch aktiviert werden, was zu einer hohen Ladungsträgerkonzentration in den p-dotierten Schichten führt .The optoelectronic semiconductor chips produced by the method described here are distinguished by a high dopant concentration of at least 10 18 per cm 3 , preferably at least 10 19 per cm 3 , particularly preferably at least 10 20 cm -3 in the p-doped layer (s). The p-doped layers preferably have a charge carrier concentration of at least 10 18 cm -3 , preferably of at least 10 19 cm -3 . Such a high concentration of charge carriers can be achieved by virtue of the fact that the p-doped layers in the course of the production of the Optoelectronic semiconductor chips were exposed and then thermally activated by exposing Of the p-doped layers, these can be particularly effectively thermally activated, resulting in a high carrier concentration in the p-doped layers.
Ferner weisen sie pro aktive Schicht eine besonders kleine VorwärtsSpannung von < 3,5 Volt auf. Eine solch geringe VorwärtsSpannung ist durch das thermische Aktivieren von freigelegten p-dotierten Schichten ermöglicht.Furthermore, they have a particularly small forward voltage of <3.5 volts per active layer. Such a low forward voltage is made possible by the thermal activation of exposed p-doped layers.
Durch entsprechende Wiederholung und Kombination des in Verbindung mit den Figuren IA bis IE beschriebenen Herstellungsverfahrens ist mittels dieses Verfahrens auch die Herstellung von Vielfachstapelungen denkbar. Auch eine Kombination von aktiven Zonen mit unterschiedlichenBy corresponding repetition and combination of the manufacturing method described in connection with FIGS. 1A to 1 IE, the production of multiple stacks is also conceivable by means of this method. Also a combination of active zones with different ones
Emissionswellenlängen ist möglich, was dadurch erreicht werden kann, dass erste, zweite und weitere aktive Zonen unterschiedliche Materialzusammensetzungen aufweisen. Auf diese Weise kann beispielsweise eine Leuchtdiode mit einer aktiven Zone, die rotes Licht emittiert, einer aktiven Zone, die grünes Licht emittiert sowie einer aktiven Zone, die blaues Licht emittiert, hergestellt werden.Emission wavelengths is possible, which can be achieved in that first, second and further active zones have different material compositions. In this way, for example, a light emitting diode with an active zone that emits red light, an active zone that emits green light and an active zone that emits blue light can be produced.
In Verbindung mit den Figuren 2A bis 2E ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert . Im Unterschied zum in Verbindung mit den Figuren IA bis IE beschriebenen Verfahren wird in diesem Verfahren im in Verbindung mit der Figur 2B beschriebenen Verfahrensschritt auf den zweiten Wafer keine Haftvermittlungsschicht 25 auf die freigelegte, thermisch aktivierte p-dotierte Schicht 24 aufgebracht, sondern ein Ersatzträger 26, der beispielsweise durch eine Folie oder durch ein Metall gebildet sein kann, wird mit dieser Schicht verbunden. Im in Verbindung mit der Figur 2E beschriebenen Verfahrensschritt wird der Ersatzträger 26 wieder entfernt.A further exemplary embodiment of a method described here is explained in more detail in conjunction with FIGS. 2A to 2E. In contrast to the method described in conjunction with FIGS. 1A to IE, in this method, no adhesion-promoting layer 25 is applied to the exposed, thermally activated p-doped layer 24 in the method step described in conjunction with FIG. 2B, but a replacement carrier 26 , which may for example be formed by a foil or by a metal, becomes with this layer connected. In the method step described in conjunction with FIG. 2E, the replacement carrier 26 is removed again.
In Verbindung mit den Figuren 3A bis 3E ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. In diesem Ausführungsbeispiel wird zunächst ein Aufwachssubstrat 31 bereitgestellt. Bei dem Aufwachssubstrat 31 handelt es sich beispielsweise um ein Saphirsubstrat. Auf die Oberseite des Aufwachssubstrats 31 ist eine p-dotierte Schicht 34 epitaktisch abgeschieden. Der p-dotierten Schicht 34 folgt eine aktive Schicht 33 nach. Der aktiven Schicht 33 folgt eine n-dotierte Schicht 32 nach. Im Unterschied zum in Verbindung mit den Figuren IA bis IE beschriebenen Verfahren sind die Halbleiterschichten der Halbleiterschichtenfolge 300 in diesem Fall mit invertierter Polarität im Ga-Face- Wachstumsmodus auf das AufwachsSubstrat 31 epitaktisch abgeschieden.A further exemplary embodiment of a method described here is explained in more detail in conjunction with FIGS. 3A to 3E. In this embodiment, first, a growth substrate 31 is provided. The growth substrate 31 is, for example, a sapphire substrate. On top of the growth substrate 31, a p-doped layer 34 is epitaxially deposited. The p-doped layer 34 is followed by an active layer 33. The active layer 33 is followed by an n-doped layer 32. In contrast to the method described in conjunction with FIGS. 1A to IE, the semiconductor layers of the semiconductor layer sequence 300 are epitaxially deposited on the growth substrate 31 in inverted polarity in the Ga face growth mode in this case.
Im in Verbindung mit der Figur 3B beschriebenen nachfolgenden Verfahrensschritt wird eine Haftvermittlungsschicht 25 auf die n-dotierte Schicht 32 aufgebracht, gegebenenfalls planarisiert und anschließend mit einem Träger 26, der beispielsweise aus Saphir bestehen kann, mittels Bonden verbunden. Die HaftvermittlungsSchicht 25 besteht dabei vorzugsweise aus Siliziumdioxid.In the subsequent method step described in conjunction with FIG. 3B, an adhesion-promoting layer 25 is applied to the n-doped layer 32, optionally planarized and subsequently bonded by means of bonding to a carrier 26, which can be made of sapphire, for example. The adhesion-promoting layer 25 is preferably made of silicon dioxide.
Im in Verbindung mit der Figur 3C beschriebenen Verfahrensschritt wird das Aufwachssubstrat 31 beispielsweise mittels eines Lasertrennverfahrens von der p-dotierten Schicht 34 abgetrennt. Diese wird anschließend thermisch aktiviert. Die thermische Aktivierung findet vorzugsweise bei Temperaturen zwischen 300° C und 950° C statt. Aufgrund der Verbindung der Halbleiterschichtenfolge 300 mit dem Saphirträger 26 über die Haftverraittlungsschicht 25 ist die Verbindung zum Träger 26 stabil genug, um durch die Temperaturen beim thermischen Aktivierungsprozess nicht beschädigt zu werden.In the method step described in conjunction with FIG. 3C, the growth substrate 31 is separated from the p-doped layer 34, for example by means of a laser separation method. This is then thermally activated. The thermal activation preferably takes place at temperatures between 300 ° C and 950 ° C. Due to the connection of the semiconductor layer sequence 300 with the Sapphire carrier 26 over adhesion promoter layer 25, the connection to carrier 26 is stable enough not to be damaged by the temperatures in the thermal activation process.
Im in Verbindung mit der Figur 3D beschriebenen Verfahrensschritt wird die der aktiven Schicht 33 abgewandte Oberfläche der p-dotierten Schicht 34 gegebenenfalls glatt poliert und mit einem zweiten Träger 27, der beispielsweise durch eine Folie oder ein Metall gebildet sein kann, verbunden. Beispielsweise wird der Träger 27 auf die p- dotierte Schicht 34 geklebt.In the method step described in conjunction with FIG. 3D, the surface of the p-doped layer 34 facing away from the active layer 33 is possibly smoothly polished and connected to a second carrier 27, which may be formed for example by a foil or a metal. For example, the carrier 27 is glued to the p-doped layer 34.
Nachfolgend wird im in Verbindung mit der Figur 3E beschriebenen Verfahrensschritt der Träger 26 sowie dieSubsequently, in the method step described in conjunction with FIG. 3E, the carrier 26 and the
Haftvermittlungsschicht 25 entfernt. Anschließend kann der Wafer entlang der Trennlinien 5 zu einzelnen Halbleiterchips separiert werden.Adhesive layer 25 removed. Subsequently, the wafer can be separated along the dividing lines 5 into individual semiconductor chips.
Insgesamt ist auf diese Weise ein polarisationsinvertierter optoelektronischer Halbleiterchip hergestellt, bei dem auf einen Tunnelübergang verzichtet ist.Overall, a polarization-inverted optoelectronic semiconductor chip is produced in this way, is waived in a tunnel junction.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst dieThe invention is not limited by the description with reference to the embodiments. Rather, the includes
Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 102008013900.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Invention, each novel feature and any combination of features, which includes in particular any combination of features in the claims, even if this feature or this combination is not even explicitly stated in the claims or exemplary embodiments. This patent application claims the priority of German Patent Application DE 102008013900.9, the disclosure of which is hereby incorporated by reference.

Claims

Patentansprüche claims
1. Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips mit vergrabener p- Seite, aufweisend die folgenden Verfahrensschritte: a) Herstellen zumindest eines Wafers (1, 2, 3) mit einer Halbleiterschichtenfolge (100, 200, 300) , die eine n- dotierte Schicht (12, 22, 32) , eine aktive Schicht (13, 23, 33) und eine p-dotierte Schicht (14, 24, 34) umfasst, wobei die aktive Schicht zwischen der n- dotierten Schicht und der p-dotierten Schicht angeordnet ist und die p-dotierte Schicht freigelegt ist, b) elektrisches Aktivieren der Akzeptoren in der freigelegten p-dotierten Schicht (14, 24, 34) durch ein thermisches Aktivierungsverfahren, c) Abdecken der p-dotierten Schicht (14, 24, 34) , und d) Vereinzeln des zumindest einen Wafers (1, 2, 3) in eine Vielzahl von optoelektronischen Halbleiterchips .1. A method for producing a plurality of optoelectronic semiconductor chips with buried p-side, comprising the following method steps: a) producing at least one wafer (1, 2, 3) with a semiconductor layer sequence (100, 200, 300), the n-doped one Layer (12, 22, 32), an active layer (13, 23, 33) and a p-doped layer (14, 24, 34), wherein the active layer between the n-doped layer and the p-doped layer b) electrically activating the acceptors in the exposed p-doped layer (14, 24, 34) by a thermal activation method, c) covering the p-doped layer (14, 24, 34 ), and d) separating the at least one wafer (1, 2, 3) into a multiplicity of optoelectronic semiconductor chips.
2. Verfahren nach dem vorherigen Anspruch, wobei2. The method according to the preceding claim, wherein
- ein erster (1) und ein zweiter Wafer (2) gemäß Anspruch 1 hergestellt werden,- a first (1) and a second wafer (2) are produced according to claim 1,
- in Verfahrensschritt c) zunächst eine strahlungsdurchlässige, elektrisch leitfähige Schicht (15) auf die aktivierte, p-dotierte Schicht (14) des ersten Wafers aufgebracht wird,in method step c), initially a radiation-transmissive, electrically conductive layer (15) is applied to the activated, p-doped layer (14) of the first wafer,
- auf die n-dotierte Schicht des zweiten Wafers eine weitere strahlungsdurchlässige, elektrisch leitfähige Schicht (115) aufgebracht wird,on the n-doped layer of the second wafer, a further radiation-transmissive, electrically conductive layer (115) is applied,
- und anschließend der zweite Wafer (2) an der weiteren - strahlungsdurchlässigen, elektrisch leitfähigen Schicht- And then the second wafer (2) on the other - radiation-transmissive, electrically conductive layer
(115) mit der strahlungsdurchlässigen, elektrisch leitfähigen Schicht (15) mit dem ersten Wafer (1) verbunden wird.(115) with the radiation-transmissive, electric conductive layer (15) is connected to the first wafer (1).
3. Verfahren nach dem vorherigen Anspruch, wobei die strahlungsdurchlässige, elektrisch leitfähige Schicht (115) ein TCO-Material enthält oder aus einem solchen besteht .3. The method according to the preceding claim, wherein the radiation-transmissive, electrically conductive layer (115) contains or consists of a TCO material.
4. Verfahren nach dem vorherigen Anspruch, wobei die strahlungsdurchlässige, elektrisch leitfähige Schicht (115) eines der folgenden Materialien enthält oder aus einem der folgenden Materialien besteht: ITO, IZO, ZnO.4. The method according to the preceding claim, wherein the radiation-transmissive, electrically conductive layer (115) contains one of the following materials or consists of one of the following materials: ITO, IZO, ZnO.
5. Verfahren nach einem der Ansprüche 2 bis 4, wobei in Verfahrensschritt c) zunächst auf die p- dotierte Schicht (24) des zweiten Wafers (2) ein Träger (26) aufgebracht wird und anschließend die n-dotierte Schicht (22) des zweiten Wafers (2) freigelegt wird.5. The method according to any one of claims 2 to 4, wherein in step c) first on the p-doped layer (24) of the second wafer (2) a carrier (26) is applied and then the n-doped layer (22) of second wafer (2) is exposed.
6. Verfahren nach dem vorherigen Anspruch, wobei der zweite Wafer (2) mit dem Träger (26) mittels einer planarisierten Haftvermittlungsschicht (25) aus Siliziumdioxid verbunden wird.6. The method according to the preceding claim, wherein the second wafer (2) is connected to the carrier (26) by means of a planarized adhesion-promoting layer (25) made of silicon dioxide.
7. Verfahren nach Anspruch 1, wobei in Verfahrensschritt a)7. The method according to claim 1, wherein in step a)
- zunächst ein Wafer (3) mit einer Halbleiterschichtenfolge (300) mit invertierter Polarität hergestellt wird,- first a wafer (3) is produced with a semiconductor layer sequence (300) with inverted polarity,
- anschließend ein Träger (26) auf die n- Seite des Wafers (3) aufgebracht wird und - schließlich die p-dotierte Schicht (34) freigelegt wird.- Subsequently, a carrier (26) is applied to the n-side of the wafer (3) and - Finally, the p-doped layer (34) is exposed.
8. Verfahren nach dem vorherigen Anspruch, wobei in Verfahrensschritt c) ein weiterer Träger (27) auf die p-dotierte Schicht (34) des Wafers (3) aufgebracht wird.8. Method according to the preceding claim, wherein in method step c) a further carrier (27) is applied to the p-doped layer (34) of the wafer (3).
9. Optoelektronischer Halbleiterchip mit - einem Träger (11) ,9. Optoelectronic semiconductor chip with - a carrier (11),
- einer ersten n-dotierten Schicht (12), die an einer Oberseite des Trägers angeordnet ist,a first n-doped layer (12) disposed on an upper side of the carrier,
- einer ersten aktiven Schicht (13), die der ersten n- dotierten Schicht an ihrer dem Träger abgewandten Seite nachfolgt,a first active layer (13) following the first n-doped layer on its side facing away from the carrier,
- einer ersten p-dotierten Schicht (14), die der ersten aktiven Schicht an ihrer der ersten n-dotierten Schicht abgewandten Seite nachfolgt,a first p-doped layer (14) following the first active layer on its side facing away from the first n-doped layer,
- einer strahlungsdurchlässigen, elektrisch leitfähigen Schicht (15) , die der ersten p-dotierten Schicht an ihrer der ersten aktiven Schicht abgewandten Seite nachfolgt,a radiation-transmissive, electrically conductive layer (15) which follows the first p-doped layer on its side remote from the first active layer,
- einer weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht (115) , die der strahlungsdurchlässigen, elektrisch leitfähigen Schicht (15) an ihrer der ersten p-dotierten Schicht abgewandten Seite nachfolgt,a further radiation-transmissive, electrically conductive layer (115) which follows the radiation-transmissive, electrically conductive layer (15) on its side facing away from the first p-doped layer,
- einer zweiten n-dotierten Schicht (22), die der weiteren strahlungsdurchlässigen, elektrisch leitfähigen Schicht, an ihrer der ersten p-dotierten Schicht abgewandten Seite nachfolgt,a second n-doped layer (22) which follows the further radiation-transmissive, electrically conductive layer on its side facing away from the first p-doped layer,
- einer zweiten aktiven Schicht (23), die der zweiten n- dotierten Schicht an ihrer der strahlungsdurchlässigen, - elektrisch leitfähigen Schicht abgewandten. Seite nachfolgt,a second active layer (23), the second n-doped layer at its the radiation-transmissive, - facing away from the electrically conductive layer. Side follows,
- einer zweiten p-dotierten Schicht (24) , die der zweiten aktiven Schicht an ihrer der zweiten n-dotierten Schicht abgewandten Seite nachfolgt, wobei die strahlungsdurchlässige, elektrisch leitfähige Schicht ein elektrisch leitfähiges Oxid enthält und die erste und zweite p-dotierte Schicht jeweils eine Dotierstoffkonzentration von mindestens 1019 cm"3 aufweisen.- A second p-doped layer (24), which follows the second active layer on its side facing away from the second n-doped layer side, wherein the radiation-transmissive, electrically conductive layer containing an electrically conductive oxide and the first and second p-doped layer respectively have a dopant concentration of at least 10 19 cm "3 .
10. Optoelektronischer HalbleiterChip nach dem. vorherigen Anspruch, bei dem pro aktiver Schicht die VorwärtsSpannung höchstens 3,5 Volt beträgt.10. Optoelectronic HalbleiterChip after the. previous claim, wherein the forward voltage per active layer is at most 3.5 volts.
11. Optoelektronischer Halbleiterchip nach einem der Ansprüche 9 oder 10, der frei von einem Tunnelübergang ist.11. An optoelectronic semiconductor chip according to any one of claims 9 or 10, which is free of a tunnel junction.
12. Optoelektronischer Halbleiterchip nach einem der12. Optoelectronic semiconductor chip according to one of
Ansprüche 9 bis 11, bei dem die strahlungsdurchlässige, elektrisch leitfähige Schicht (115) ein TCO-Material enthält oder aus einem solchen besteht.Claims 9 to 11, wherein the radiation-transmissive, electrically conductive layer (115) contains or consists of a TCO material.
13. Optoelektronischer Halbleiterchip nach einem der Ansprüche 9 bis 12 , bei dem die strahlungsdurchlässige, elektrisch leitfähige Schicht (115) eines der folgenden Materialien enthält oder aus einem der folgenden Materialien besteht: ITO, IZO, ZnO. 13. An optoelectronic semiconductor chip according to any one of claims 9 to 12, wherein the radiation-transmissive, electrically conductive layer (115) contains one of the following materials or consists of one of the following materials: ITO, IZO, ZnO.
PCT/DE2009/000332 2008-03-12 2009-03-09 Method for producing a plurality of optoelectronic semi-conductor chips and optoelectronic semi-conductor chip WO2009112020A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008013900.9 2008-03-12
DE102008013900A DE102008013900A1 (en) 2008-03-12 2008-03-12 Method for producing a multiplicity of optoelectronic semiconductor chips and optoelectronic semiconductor chip

Publications (2)

Publication Number Publication Date
WO2009112020A2 true WO2009112020A2 (en) 2009-09-17
WO2009112020A3 WO2009112020A3 (en) 2009-11-05

Family

ID=40801899

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2009/000332 WO2009112020A2 (en) 2008-03-12 2009-03-09 Method for producing a plurality of optoelectronic semi-conductor chips and optoelectronic semi-conductor chip

Country Status (2)

Country Link
DE (1) DE102008013900A1 (en)
WO (1) WO2009112020A2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2964498A1 (en) * 2011-03-21 2012-03-09 Soitec Silicon On Insulator Semiconductor light-emitting plate for use in e.g. computer screen, has first and second light-emitting layers that are connected together by molecular bonding without requiring any adhesive
WO2017153123A1 (en) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
US6017807A (en) * 1997-04-17 2000-01-25 Kabushiki Kaisha Toshba P-type GaN compound semiconductor and method for manufacturing the same
US20040135166A1 (en) * 2002-10-23 2004-07-15 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
US20050189551A1 (en) * 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
EP1772909A2 (en) * 2005-10-04 2007-04-11 Seoul Opto-Device Co., Ltd. (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
WO2007121735A2 (en) * 2006-04-25 2007-11-01 Osram Opto Semiconductors Gmbh Composite substrate, and method for the production of a composite substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
JP4091261B2 (en) * 2000-10-31 2008-05-28 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
AU2003207287B2 (en) * 2002-01-28 2007-12-13 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US6869820B2 (en) * 2002-01-30 2005-03-22 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
TWI253770B (en) * 2005-07-11 2006-04-21 Univ Nat Central Light emitting diode and manufacturing method thereof
DE102005035722B9 (en) 2005-07-29 2021-11-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelectronic semiconductor chip and method for its production
JP4952883B2 (en) * 2006-01-17 2012-06-13 ソニー株式会社 Semiconductor light emitting device
JP2007299846A (en) * 2006-04-28 2007-11-15 Sharp Corp Semiconductor light emitting element and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017807A (en) * 1997-04-17 2000-01-25 Kabushiki Kaisha Toshba P-type GaN compound semiconductor and method for manufacturing the same
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
US20040135166A1 (en) * 2002-10-23 2004-07-15 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
US20050189551A1 (en) * 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
EP1772909A2 (en) * 2005-10-04 2007-04-11 Seoul Opto-Device Co., Ltd. (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
WO2007121735A2 (en) * 2006-04-25 2007-11-01 Osram Opto Semiconductors Gmbh Composite substrate, and method for the production of a composite substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2964498A1 (en) * 2011-03-21 2012-03-09 Soitec Silicon On Insulator Semiconductor light-emitting plate for use in e.g. computer screen, has first and second light-emitting layers that are connected together by molecular bonding without requiring any adhesive
WO2017153123A1 (en) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
CN108780826A (en) * 2016-03-09 2018-11-09 欧司朗光电半导体有限公司 Opto-electronic device and method for manufacturing opto-electronic device
US10686099B2 (en) 2016-03-09 2020-06-16 Osram Oled Gmbh Optoelectronic component and method for producing an optoelectronic component

Also Published As

Publication number Publication date
DE102008013900A1 (en) 2009-09-17
WO2009112020A3 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
DE69637304T2 (en) A semiconductor light-emitting device consisting of a III-V nitride compound
DE102005035722B4 (en) Optoelectronic semiconductor chip and method for its production
EP2165374B1 (en) Radiation-emitting semiconductor body
EP1920508B1 (en) Method for lateral separation of a semiconductor wafer stack
DE102011114665B4 (en) Method for producing an optoelectronic nitride compound semiconductor component
US10396240B2 (en) III-nitride semiconductor light emitting device having amber-to-red light emission (&gt;600 nm) and a method for making same
US8642995B2 (en) Photoactive devices with improved distribution of charge carriers, and methods of forming same
DE102010012711A1 (en) A radiation-emitting semiconductor component and method for producing a radiation-emitting semiconductor component
EP2342762A1 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
DE112012001618T5 (en) Stacked semiconductor body, method for producing the same and semiconductor element
KR20140119714A (en) Photoactive devices with improved distribution of charge carriers, and methods of forming same
DE112014001352T5 (en) Light emitter diode semiconductor structures having active regions containing InGaN
WO2013045190A1 (en) Method for producing an opto-electronic semiconductor chip and corresponding opto-electronic semiconductor chip
DE102017112875A1 (en) Light-emitting diode chip and method for producing a light-emitting diode chip
WO2009112020A2 (en) Method for producing a plurality of optoelectronic semi-conductor chips and optoelectronic semi-conductor chip
DE112014002691T5 (en) Excitation region comprising nanodots (also referred to as &#34;quantum dots&#34;) in a matrix crystal grown on Si substrate and made of AlyInxGa1-y-xN crystal (y ≧ 0, x&gt; 0) with zincblende structure (also called &#34;cubic&#34;). and light-emitting device (LED and LD) obtained by using the same
WO2012035135A1 (en) Semiconductor chip and method for producing the same
JP2007042771A (en) P-type wide gap semiconductor
EP3345224B1 (en) Optoelectronic semiconductor chip and method for producing same
DE19954242B4 (en) Light emitting device of a group III nitride semiconductor
DE102012106998A1 (en) Reflective contact layer system for an optoelectronic component and method for its production
DE102017120522A1 (en) Light-emitting semiconductor device
DE112017003419B4 (en) semiconductor layer sequence
WO2017021301A1 (en) Method for producing a nitride semiconductor component, and nitride semiconductor component
WO2019145216A1 (en) Method for producing a nitride compound semiconductor component

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09719167

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 09719167

Country of ref document: EP

Kind code of ref document: A2