JP2007042771A - P-type wide gap semiconductor - Google Patents
P-type wide gap semiconductor Download PDFInfo
- Publication number
- JP2007042771A JP2007042771A JP2005223846A JP2005223846A JP2007042771A JP 2007042771 A JP2007042771 A JP 2007042771A JP 2005223846 A JP2005223846 A JP 2005223846A JP 2005223846 A JP2005223846 A JP 2005223846A JP 2007042771 A JP2007042771 A JP 2007042771A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wide gap
- zno
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 222
- 239000000463 material Substances 0.000 claims description 13
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 31
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 238000003475 lamination Methods 0.000 abstract description 4
- 239000000243 solution Substances 0.000 abstract 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 154
- 239000011787 zinc oxide Substances 0.000 description 78
- 150000001875 compounds Chemical class 0.000 description 13
- 125000004429 atom Chemical group 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical group [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、2eV以上の禁制帯幅を有するp型ワイドギャップ半導体に関する。 The present invention relates to a p-type wide gap semiconductor having a forbidden bandwidth of 2 eV or more.
従来より酸化亜鉛(ZnO)を用いた発光素子が各種提案されている。ZnOは3.37eVという広い禁制帯幅を持つ半導体であり、「ワイドギャップ半導体」と呼ばれている。これにより、ZnOを用いた発光素子は波長365nmの紫色光を発光する。このようなZnOを用いた発光素子が工業的に実用化されれば、現在同程度の波長の光を発光するものとして実用化されている窒化ガリウム(GaN)を用いた発光素子よりも低価格化及び高効率化することができると期待されている。 Various light-emitting elements using zinc oxide (ZnO) have been proposed. ZnO is a semiconductor with a wide forbidden band of 3.37 eV and is called a “wide gap semiconductor”. Thereby, the light emitting element using ZnO emits purple light having a wavelength of 365 nm. If such a light-emitting element using ZnO is put into practical use, the price is lower than that of a light-emitting element using gallium nitride (GaN), which is currently in practical use for emitting light of the same wavelength. It is expected that it can be made more efficient and more efficient.
特許文献1には、ZnO系化合物から成るn型半導体層と、同じくZnO系化合物から成るp型半導体層を含んだ半導体積層部を有するZnO系化合物半導体発光素子が記載されている。ここで、ZnO系化合物とは、ZnOの他に、IIA族及び/又はIIB族元素とZnを含む酸化物をいうが、ZnO系化合物においては、電気的中性を保つように負の電荷を有する格子欠陥が形成されるという自己補償効果が生じてしまうため、単にZnO系化合物にアクセプタを注入しただけではp型のZnO系化合物半導体を得ることは難しい。
特許文献2〜4には、p型のZnO系化合物半導体を得るための製造方法が記載されている。
このうち特許文献2には、ドナー不純物を断続的に供給しながら、アクセプタ不純物を含むZnO系化合物半導体の結晶を成長させることが記載されている。この文献では、この方法により格子欠陥が抑制され、活性化率の高いp型ZnO系化合物半導体が得られる、としている。
特許文献3には、窒素雰囲気中でGaN系薄膜上にZnO薄膜を[0001]方向に成長させることにより、窒素原子がドープされたp型ZnO半導体層を製造することが記載されている。この文献では、このような構成により窒素原子のドープ量を増加させることができると共に、高品位な結晶が得られる、としている。
特許文献4には、P2O5(酸化リン)を注入したZnO薄膜を1秒あたり50〜100℃の速さで昇温し、600℃〜950℃で1〜3分間保持するという急速熱処理を行うことによりp型ZnO半導体が得られることが記載されている。
Among these,
Patent Document 3 describes manufacturing a p-type ZnO semiconductor layer doped with nitrogen atoms by growing a ZnO thin film on a GaN-based thin film in a [0001] direction in a nitrogen atmosphere. According to this document, such a configuration can increase the doping amount of nitrogen atoms and obtain a high-quality crystal.
また、特許文献4には、正孔や電子が注入されていないアンドープZnOから成る発光層をp型及びn型のZnO系化合物半導体から成る注入層で挟んだへテロ構造、あるいはそのヘテロ構造を更に別のp型及びn型のZnO系化合物半導体から成る注入層で挟んだダブルへテロ構造を有する発光素子が記載されている。へテロ構造の発光素子においては、注入層には、発光層の半導体よりも広い禁制帯幅を持つp型及びn型半導体を用いる必要がある。そのため、特許文献4ではそのようなp型及びn型半導体として、禁制帯幅が3.4eV〜4.0eVであるMgZnO(MgxZn1-xO(0<x<1))が用いられている。
特許文献2〜4に記載のZnO系p型半導体はいずれも、様々な工夫はされているものの、ZnO系化合物に多くの不純物を添加する点では従来のものと同じであるため、自己補償効果を完全に排除することはできないうえ、不純物の添加により結晶の品質が悪くなる。自己補償効果の影響を受けず、且つ結晶の品質の優れたp型ワイドギャップ半導体を得るためには、不純物添加を必要としないZnO系p型半導体を実現する必要がある。
Although all of the ZnO-based p-type semiconductors described in
本発明が解決しようとする課題は、不純物添加を必ずしも必要としない新規な構成を有するp型ワイドギャップ半導体を提供することにある。そのようなp型ワイドギャップ半導体により、n型半導体であるZnOの禁制帯幅と同程度又は更に広い禁制帯幅を実現する。 An object of the present invention is to provide a p-type wide gap semiconductor having a novel configuration that does not necessarily require addition of impurities. Such a p-type wide gap semiconductor realizes a forbidden bandwidth that is the same as or wider than that of ZnO, which is an n-type semiconductor.
上記課題を解決するために成された本発明に係るp型ワイドギャップ半導体は、2.8eV以上の禁制帯幅を有する第1の半導体から成る層の上に、p型の電気特性を示す第2の半導体が整合積層していることを特徴とする。 The p-type wide gap semiconductor according to the present invention, which has been made to solve the above-mentioned problems, is a second layer having p-type electrical characteristics on a layer made of a first semiconductor having a forbidden band width of 2.8 eV or more. These semiconductors are characterized by being laminated in a matched manner.
本願において「整合積層」とは、第1半導体と第2半導体が共に、特にその境界面付近において、結晶構造が乱れることなく積層していることを意味する。
「整合積層」には、第1半導体と第2半導体が同じ結晶系である場合や、結晶系が異なっていても第1半導体と第2半導体が接する面において同種の格子構造を有する場合が含まれる。ここで「同種の格子構造」には、第1半導体と第2半導体が接する面において、両者が共に三角格子状の構造、あるいは両者が共に正方格子状の構造を持つ場合が含まれる。例えば、両半導体のいずれか一方が六方晶、他方が面心立方格子の立方晶である場合、六方晶の(0001)面と面心立方格子の(111)面においては共に原子が三角格子状に配列されているため、その三角格子の格子定数が両半導体で近接しているならば、両半導体は共に結晶構造を乱されることなく整合積層することができる。
In the present application, “matched lamination” means that both the first semiconductor and the second semiconductor are laminated without disturbing the crystal structure, particularly in the vicinity of the boundary surface.
“Matched stacking” includes the case where the first semiconductor and the second semiconductor have the same crystal system, and the case where the first semiconductor and the second semiconductor have the same kind of lattice structure even if the crystal systems are different. It is. Here, the “same kind of lattice structure” includes a case where both have a triangular lattice structure or both have a square lattice structure on the surface where the first semiconductor and the second semiconductor are in contact. For example, if either one of the two semiconductors is a hexagonal crystal and the other is a cubic crystal having a face-centered cubic lattice, the atoms are both triangular lattice-shaped on the hexagonal (0001) plane and the (111) plane of the face-centered cubic lattice. Therefore, if the lattice constants of the triangular lattice are close to each other in both semiconductors, both the semiconductors can be matched and laminated without disturbing the crystal structure.
第1半導体には2.8eV以上の禁制帯幅を有するワイドギャップ半導体を用いる。この半導体には真性半導体やn型半導体を用いることができる。また、第1半導体にはp型半導体を用いることもできる。その場合には、第1半導体に用いたp型半導体単独の場合よりも、半導体中の正孔濃度を高くすることができる。第1半導体の代表的な例として、ZnOやMgO、あるいはそれらの固溶体であるMgZnO(MgxZn1-xO(0<x<1))が挙げられる。ZnOは六方晶の結晶構造を有する。また、MgOは岩塩構造を示す場合が多いが、ZnO又はZnOに近い格子定数を持ち六方晶の結晶構造を有する材料から成るバッファ層上に形成した場合には、MgOも六方晶の結晶構造を示す。a軸の格子定数は、ZnOにおいては3.249Å、六方晶のMgOにおいては4.212Åである。 A wide gap semiconductor having a forbidden band width of 2.8 eV or more is used as the first semiconductor. As this semiconductor, an intrinsic semiconductor or an n-type semiconductor can be used. A p-type semiconductor can also be used as the first semiconductor. In that case, the hole concentration in the semiconductor can be made higher than in the case of using only the p-type semiconductor used for the first semiconductor. Typical examples of the first semiconductor include ZnO and MgO, or MgZnO (Mg x Zn 1-x O (0 <x <1)) which is a solid solution thereof. ZnO has a hexagonal crystal structure. In addition, MgO often shows a rock salt structure, but when it is formed on a buffer layer made of a material having a lattice constant close to that of ZnO or ZnO and having a hexagonal crystal structure, MgO also has a hexagonal crystal structure. Show. The a-axis lattice constant is 3.249% for ZnO and 4.212% for hexagonal MgO.
第2半導体層にはp型半導体を用いる。第2半導体は第1半導体ほどの広い禁制帯幅を持つ必要はない。第2半導体には、例えばCu2O、CuAlO2、CuGaO2及びCulnO2のうちのいずれかを用いることができる。また、例えばCuAlxGa1-xO2(0<x<1)のように、CuAlO2、CuGaO2、CulnO2のうちの2種又は3種の混晶を用いることもできる。 A p-type semiconductor is used for the second semiconductor layer. The second semiconductor does not need to have a wider forbidden band as the first semiconductor. For example, any one of Cu 2 O, CuAlO 2 , CuGaO 2, and CulnO 2 can be used for the second semiconductor. Further, for example, as in CuAl x Ga 1-x O 2 (0 <x <1), two or three mixed crystals of CuAlO 2 , CuGaO 2 , and CulnO 2 can be used.
これら第2半導体のうち、Cu2Oは立方晶の面心立方格子である。Cu2Oの(111)面における三角格子の格子定数は3.01Åであり、ZnOのa軸の格子定数との差は-7.4%に過ぎないため、Cu2OはZnO等の六方晶上に整合積層することができる。なお、Cu2Oの禁制帯幅は2.0eVでありZnO等よりも小さいが、本発明ではそのことは特に問題とはならない。
なお、Cu2Oの結晶は多くの場合Cu原子の一部が欠損するが、そのような欠損を有するものであっても、立方晶の面心立方格子を有しp型の電気特性を持ちさえすれば第2半導体として用いることができる。
Of these second semiconductors, Cu 2 O has a cubic face-centered cubic lattice. Since the lattice constant of the triangular lattice on the (111) face of Cu 2 O is 3.01Å and the difference from the lattice constant of the a-axis of ZnO is only -7.4%, Cu 2 O is on hexagonal crystals such as ZnO. Matched stacking can be performed. The forbidden band width of Cu 2 O is 2.0 eV, which is smaller than ZnO or the like, but this is not a problem in the present invention.
Note that Cu 2 O crystals often lack some Cu atoms, but even those having such defects have cubic face-centered cubic lattices and p-type electrical characteristics. As long as it is sufficient, it can be used as the second semiconductor.
また、CuAlO2、CuGaO2、CulnO2又はそれらの混晶は三角格子を有するデラフォサイト型の結晶構造を示す。CuAlO2、CuGaO2、CulnO2の三角格子の格子定数はそれぞれ2.857Å、2.975Å、3.292Åであり、それらの格子定数とZnOのa軸の格子定数との差はそれぞれ-12.1%、-8.4%、+1.32%であるため、これらの第2半導体はZnO等の六方晶上に整合積層することができる。 CuAlO 2 , CuGaO 2 , CulnO 2, or a mixed crystal thereof has a delafossite-type crystal structure having a triangular lattice. The lattice constants of the triangular lattices of CuAlO 2 , CuGaO 2 , and CulnO 2 are 2.857 Å, 2.975 3.2, and 3.292 そ れ ぞ れ, respectively, and the difference between these lattice constants and the lattice constant of the a-axis of ZnO is -12.1%, -8.4, respectively. % And + 1.32%, so these second semiconductors can be stacked in conformity on a hexagonal crystal such as ZnO.
このように第1半導体層と第2半導体層を整合積層させた積層体は、第1半導体の禁制帯幅に近いワイドギャップを持ち、且つ、第2半導体により正孔が注入されることにより、1個のp型ワイドギャップ半導体として機能する。本発明では、ワイドギャップを有する第1半導体には直接不純物を添加しないため、自己補償効果が生じることがない。
また、第1半導体層の上に第2半導体層を整合積層させることができれば、第1半導体層の材料に拘わらずp型ワイドギャップ半導体を形成することができる。そのため、MgZnOやMgOから成る第1半導体層上に第2半導体層を整合積層させることにより、ZnOに近い、あるいはZnOよりも広い禁制帯幅を有するp型ワイドギャップ半導体を得ることができる。
Thus, the laminated body in which the first semiconductor layer and the second semiconductor layer are aligned and laminated has a wide gap close to the forbidden band width of the first semiconductor, and holes are injected by the second semiconductor, Functions as a single p-type wide gap semiconductor. In the present invention, since no impurity is directly added to the first semiconductor having a wide gap, the self-compensation effect does not occur.
In addition, if the second semiconductor layer can be aligned and stacked on the first semiconductor layer, a p-type wide gap semiconductor can be formed regardless of the material of the first semiconductor layer. Therefore, a p-type wide gap semiconductor having a forbidden band width close to ZnO or wider than ZnO can be obtained by matching and laminating the second semiconductor layer on the first semiconductor layer made of MgZnO or MgO.
前述のように第1半導体に2.8eV以上の禁制帯幅を有するものを用いることにより、本発明のp型ワイドギャップ半導体では2eV以上の禁制帯幅を得ることができる。このp型ワイドギャップ半導体を用いた発光素子において紫外光(波長400nm以下)を発光させるためには、第1半導体の禁制帯幅は3.2eV以上とすることが望ましい。 As described above, by using a first semiconductor having a forbidden band width of 2.8 eV or more, the p-type wide gap semiconductor of the present invention can obtain a forbidden band width of 2 eV or more. In order to emit ultraviolet light (wavelength of 400 nm or less) in the light emitting element using the p-type wide gap semiconductor, it is desirable that the forbidden band width of the first semiconductor is 3.2 eV or more.
整合積層は第2半導体層が厚くなると困難になり、第2半導体層が独自の電気特性を発現するようになるため、全体としてワイドギャップを形成できなくなる。そのため、第2半導体層はある程度薄くする必要がある。適当な厚さは、第1半導体層及び第2半導体層の材料により異なるが、理論計算又は予備実験により予め定めることができる。例えば、第1半導体にMgO、第2半導体にCu2Oを用いた場合について計算を行ったところ、Cu2O層の厚さが約0.2nm以下であれば、ZnOと同程度又はそれよりも大きい禁制帯幅を有するp型ワイドギャップ半導体が得られることが明らかになった。また、Cu2O層の厚さが約0.8nm以下であれば、Cu2Oよりも大きい2.0eV以上の禁制帯幅を有するp型ワイドギャップ半導体が得られる。 Matching stacking becomes difficult as the second semiconductor layer becomes thicker, and the second semiconductor layer develops its own electrical characteristics, making it impossible to form a wide gap as a whole. Therefore, the second semiconductor layer needs to be thinned to some extent. The appropriate thickness varies depending on the materials of the first semiconductor layer and the second semiconductor layer, but can be determined in advance by theoretical calculation or preliminary experiment. For example, when the calculation was performed for MgO as the first semiconductor and Cu 2 O as the second semiconductor, if the thickness of the Cu 2 O layer is about 0.2 nm or less, it is the same as or higher than that of ZnO. It was revealed that a p-type wide gap semiconductor with a large forbidden bandwidth can be obtained. If the thickness of the Cu 2 O layer is about 0.8 nm or less, a p-type wide gap semiconductor having a forbidden band width of 2.0 eV or more larger than Cu 2 O can be obtained.
前述の通り第2半導体層はあまり厚くすることができないため、第1半導体層と第2半導体層が1層ずつのみの場合には、p型ワイドギャップ半導体に注入することができる正孔の量に限界がある。そこで、第1半導体層と第2半導体層を交互に複数積層(多重積層)させることにより正孔注入量を増加することができる。
また、複数の第1半導体層を用いる場合には、禁制帯幅の異なる材料から成る2種類以上の層を組み合わせてもよい。例えば、一部の第1半導体層にはZnOを用い、他の第1半導体層にはMgOを用いることができる。これら2種以上の第1半導体層の積層数の比や厚さを調節することにより、p型ワイドギャップ半導体の禁制帯幅を制御することができる。
Since the second semiconductor layer cannot be made too thick as described above, the amount of holes that can be injected into the p-type wide gap semiconductor when only one first semiconductor layer and one second semiconductor layer are provided. There is a limit. Therefore, the amount of hole injection can be increased by alternately laminating a plurality of first semiconductor layers and second semiconductor layers (multiple lamination).
When a plurality of first semiconductor layers are used, two or more types of layers made of materials having different forbidden bandwidths may be combined. For example, ZnO can be used for some of the first semiconductor layers, and MgO can be used for the other first semiconductor layers. The forbidden band width of the p-type wide gap semiconductor can be controlled by adjusting the ratio or thickness of the two or more first semiconductor layers.
第2半導体に、その正孔濃度を更に高くするための原子(正孔生成のためのアクセプタ原子)を添加してもよい。また、第1半導体に、正孔を生成して元の電子密度を低くするために、アクセプタ原子を添加してもよい。もちろん、第1半導体にp型の電気伝導を示す濃度でこのようなアクセプタ原子を添加してもよい。例えば第1半導体にZnO、第2半導体にCu2Oを用いた場合には、ZnO又はCu2Oのうちのいずれか一方又はその両方に窒素原子を添加する、即ちZnO及び/又はCu2Oの酸素原子の一部を窒素原子に置換することができる。これにより、ZnO及び/又はCu2Oの電子が窒素原子に捕獲され、それによりZnO及び/又はCu2Oに正孔が生成されるため、正孔濃度をより高くすることができる。 An atom (acceptor atom for generating holes) for further increasing the hole concentration may be added to the second semiconductor. In addition, acceptor atoms may be added to the first semiconductor in order to generate holes and lower the original electron density. Of course, such acceptor atoms may be added to the first semiconductor at a concentration showing p-type electrical conduction. For example ZnO in the first semiconductor, in the case of using Cu 2 O in the second semiconductor, the addition of nitrogen atoms on either or both of the ZnO or Cu 2 O, i.e. ZnO and / or Cu 2 O A part of the oxygen atom of can be replaced with a nitrogen atom. As a result, electrons of ZnO and / or Cu 2 O are trapped by nitrogen atoms, thereby generating holes in ZnO and / or Cu 2 O, so that the hole concentration can be further increased.
本発明に係るp型ワイドギャップ半導体を用いて発光素子を形成することができる。この発光素子は、本発明のp型ワイドギャップ半導体から成る層、発光層、n型半導体をこの順に積層したヘテロ構造を有する。更に、p型ワイドギャップ半導体層及びn型半導体層を、それぞれ異なる2種の材料から成る2つのp型ワイドギャップ半導体層及びn型半導体層から形成することにより、ダブルへテロ構造の発光素子を形成することもできる。 A light emitting element can be formed using the p-type wide gap semiconductor according to the present invention. This light-emitting element has a heterostructure in which a layer made of the p-type wide gap semiconductor of the present invention, a light-emitting layer, and an n-type semiconductor are stacked in this order. Furthermore, a p-type wide gap semiconductor layer and an n-type semiconductor layer are formed from two p-type wide gap semiconductor layers and n-type semiconductor layers made of two different materials, respectively. It can also be formed.
発光層にはZnO又はZnOとMgOの積層体を用いることができる。この場合、p型ワイドギャップ半導体にZnO、MgO、MgZnOを用いれば、発光層とp型ワイドギャップ半導体層が共に同様の結晶構造を有することとなるため、両者を確実に接合することができる。同様の理由により、発光層にZnO又はZnOとMgOの積層体を用いる場合には、n型半導体層にMgZnOを用いることができる。 For the light emitting layer, ZnO or a laminate of ZnO and MgO can be used. In this case, if ZnO, MgO, or MgZnO is used for the p-type wide gap semiconductor, both the light emitting layer and the p-type wide gap semiconductor layer have the same crystal structure, so that both can be reliably bonded. For the same reason, when ZnO or a laminate of ZnO and MgO is used for the light emitting layer, MgZnO can be used for the n-type semiconductor layer.
本発明に係る発光素子は、発光層に用いられるZnO等と同程度の広い禁制帯幅を有するp型ワイドギャップ半導体を用いるため、青色光や紫色光を発光することができる。 Since the light-emitting element according to the present invention uses a p-type wide gap semiconductor having a wide forbidden band similar to that of ZnO or the like used for the light-emitting layer, it can emit blue light or violet light.
本発明に係るp型ワイドギャップ半導体の実施例を図1〜図5を用いて説明する。
図1(a)に、第1半導体層11と第2半導体層12を各1層積層させたp型ワイドギャップ半導体の断面図を示す。第1半導体層11にはZnOを用いることができ、第2半導体層12には、Cu2O、CuAlO2、CuGaO2、CulnO2、及び、CuAlO2、CuGaO2、CulnO2の3種のうちのいずれか2種又は3種の混晶を用いることができる。第1半導体層11と第2半導体層12との整合積層を可能とするため、第2半導体層12の厚さは十分に薄くする。例えば、第2半導体層12の材料にCu2Oを用いる場合には、第2半導体層12の厚さが1nm以下であれば十分に整合積層を実現することが可能である。本実施例では、Cu2O層12の厚さは約0.1nmとし、ZnO層11の厚さはそれよりも厚く約0.2〜2nmとした。
An embodiment of a p-type wide gap semiconductor according to the present invention will be described with reference to FIGS.
FIG. 1A is a cross-sectional view of a p-type wide gap semiconductor in which a
図1(b)に、p型ワイドギャップ半導体の他の実施例を示す。この実施例では、第1半導体層11’にMgO及びMgZnOのうちのいずれかを用いる。第2半導体層12には上記の材料と同じものを用いることができる。第1半導体層11’にZnOバッファ層13を設ける。ZnOバッファ層13上に第1半導体層11’を設けることにより、第1半導体層11’のMgOやMgZnOはZnOと同じ六方晶の結晶構造を有するものになる。
FIG. 1B shows another embodiment of a p-type wide gap semiconductor. In this embodiment, either MgO or MgZnO is used for the first semiconductor layer 11 '. The same material as the above material can be used for the
図2(a)〜(c)に、第1半導体層と第2半導体層を繰り返し交互に積層した多重積層構造を有するp型ワイドギャップ半導体の例を示す。第2半導体層はいずれもCu2Oから成る。(a)に示したp型ワイドギャップ半導体20aでは第1半導体層211a、第2半導体層221、第1半導体層212a、第2半導体層222、第1半導体層213a、第2半導体層223、...の順に各層が積層されている。第1半導体層211a、212a、213a、...の材料にはZnOを用いる。(b)に示したp型ワイドギャップ半導体20bでは第1半導体層211b、212b、213b、...の材料にMgOを用いる。(c)に示したp型ワイドギャップ半導体20cでは第1半導体層211c、213c、215c、...の材料にZnOを、第1半導体層212c、214c、216c、...の材料にMgOを、それぞれ用いる。即ち、(c)において第1半導体層のみに着目すると、ZnOから成る層211c、213c、215c、...とMgOから成る層212c、214c、216c、...が交互に配置されている。
FIGS. 2A to 2C show examples of p-type wide gap semiconductors having a multiple stacked structure in which first semiconductor layers and second semiconductor layers are stacked alternately and repeatedly. Each of the second semiconductor layers is made of Cu 2 O. In the p-type
本実施例のp型ワイドギャップ半導体は、例えば分子線エピタキシャル(Molecular Beam Epitaxial、MBE)法により製造することができる。ここでは、p型ワイドギャップ半導体20aを例として、図3を用いてその製造方法を説明する。基板として、A面を表面とする市販のサファイアの単結晶基板33を用いた。サファイアはZnOと同様に六方晶の結晶構造を有し、そのA面では主成分であるAlが三角格子の格子点上に配置されている。
まず、サファイア単結晶基板33を940℃に加熱して基板表面を清浄化する(a)。次に、サファイア単結晶基板33の温度を500℃に設定し、Zn原子とO原子の分子線をそれぞれ基板上に照射して、LT(低温)-ZnO層34を形成し(b)、その後、920℃まで昇温してアニールする(c)。次に、基板温度を900℃に維持し、LT-ZnO層34の上にZn原子とO原子の分子線をそれぞれ照射する(d)ことにより、ZnO層311を形成する(e)。続いて、基板温度を維持しつつ、ZnO層311の上にCu原子とO原子の分子線をそれぞれ照射する(f)ことにより、Cu2O層321を形成する(g)。ここで、Cu原子の供給量(フラックス量)を1.2×10-7Torr以上且つO原子の供給量(O2ガス流量)を0.4sccm以下とすることにより、不純物であるCuOが生成されることを抑制し、Cu2Oから成る層を形成することができる。以後、同様の方法によりZnO層312、313、...とCu2O層322、323、...を交互に形成する(h)。なお、予め行った予備実験の結果に基づいて分子線の供給速度と供給時間を制御することにより、各層の厚さを調整することができる。
また、(d)の工程において基板温度を700℃に維持した場合にも、p型ワイドギャップ半導体20aを同様に製造することができた。
The p-type wide gap semiconductor of this example can be manufactured by, for example, a molecular beam epitaxy (MBE) method. Here, the p-type
First, the sapphire
Further, even when the substrate temperature was maintained at 700 ° C. in the step (d), the p-type
p型ワイドギャップ半導体20b及び20cも同様の方法により製造することができる。その場合、MgOから成る層(p型ワイドギャップ半導体20bの第1半導体層211b、212b、...やp型ワイドギャップ半導体20cの第1半導体層212c、214c、...)は、基板温度を700℃〜900℃の間に固定した状態でZnO層上にMg原子とO原子の分子線をそれぞれ照射することにより形成することができる。
The p-type
図4(a)にp型ワイドギャップ半導体20aの、図4(b)にp型ワイドギャップ半導体20bの、禁制帯幅の大きさを計算した結果を示す。グラフの縦軸は禁制帯幅を、横軸はCu2O層1層あたりの厚さをそれぞれ示す。計算はZnO層又はMgO層の積層数が1, 2, 3, 5, 20の場合について行った。その結果、p型ワイドギャップ半導体20bにおいて、Cu2O層1層あたりの厚さを約0.2nm以下にすることにより、ZnOの場合(3.37eV)よりも広い禁制帯幅を得ることができる(図4(b)破線部)ことがわかった。また、p型ワイドギャップ半導体20aの禁制帯幅は、ZnOのそれよりも狭いが、Cu2O層1層あたりの厚さを約0.8nm以下にすることによりCu2Oよりも広い2.0eV以上の禁制帯幅を得ることができる(図4(a)破線部)。
FIG. 4A shows the result of calculating the forbidden band width of the p-type
図5に、p型ワイドギャップ半導体20a及び20bについて光の透過率を測定した結果を示す。この透過率から見積もった禁制帯幅は、p型ワイドギャップ半導体20aでは1.8eV、p型ワイドギャップ半導体20bでは3.0eVである。
また、p型ワイドギャップ半導体20bについて電気抵抗率を測定したところ、104Ωcmであった。
FIG. 5 shows the result of measuring the light transmittance of the p-type
In addition, as a result of measuring the electrical resistivity of the p-type wide-
図6に、本発明に係る発光素子の一実施例を示す。この発光素子40aは、本実施例のp型ワイドギャップ半導体20cから成る層41と、n型半導体であるMgxZn1-xO(0<x<1)から成る層42の間に、電荷が注入されていないZnOから成る発光層43を配置し、これらの層41〜43から成る積層体を挟むように1対の電極44及び45を配置したものである。ここで、p型ワイドギャップ半導体層41は、Cu2O層(第2半導体層)の厚さにより定まる禁制帯幅が発光層43であるZnOの禁制帯幅よりも広い(3.37eVよりも広い)ものを用いる。
電極44と電極45の間に、電極44(p型ワイドギャップ半導体層41)側が正、電極45(n型半導体層42)側が負である電圧を印加すると、p型ワイドギャップ半導体層41から正孔が、n型半導体層42から電子が、それぞれ発光層43に注入され、それら正孔と電子が再結合することにより、紫色の発光が得られる。
FIG. 6 shows an embodiment of a light emitting device according to the present invention. The light emitting element 40a has a charge between a
When a voltage is applied between the
11…第1半導体層(ZnO層)
11’…第1半導体層(MgO層又はMgZnO層)
12、22…第2半導体層(Cu2O層)
13…ZnOバッファ層
20a、20b、20c…p型ワイドギャップ半導体
211a、212a、213a、...…第1半導体層(ZnO層)
211b、212b、213b、...…第1半導体層(MgO層)
211c、213c、215c、...…第1半導体層(ZnO層)
212c、214c、216c、...…第1半導体層(MgO層)
311、312…ZnO層
321、322…Cu2O層
33…サファイア単結晶基板
34…LT-ZnO層
40a…発光素子
41…p型ワイドギャップ半導体層
42…n型半導体層
43…発光層
44、45…電極
11 ... 1st semiconductor layer (ZnO layer)
11 '... 1st semiconductor layer (MgO layer or MgZnO layer)
12, 22 ... second semiconductor layer (Cu 2 O layer)
13 ...
211b, 212b, 213b, .... First semiconductor layer (MgO layer)
211c, 213c, 215c, .... First semiconductor layer (ZnO layer)
212c, 214c, 216c, .... First semiconductor layer (MgO layer)
311, 312 ... ZnO layers 321, 322 ... Cu 2 O layer 33 ... sapphire
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005223846A JP2007042771A (en) | 2005-08-02 | 2005-08-02 | P-type wide gap semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005223846A JP2007042771A (en) | 2005-08-02 | 2005-08-02 | P-type wide gap semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007042771A true JP2007042771A (en) | 2007-02-15 |
Family
ID=37800494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005223846A Pending JP2007042771A (en) | 2005-08-02 | 2005-08-02 | P-type wide gap semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007042771A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013211513A (en) * | 2012-02-28 | 2013-10-10 | Stanley Electric Co Ltd | ZnO-BASED SEMICONDUCTOR LAYER, METHOD FOR MANUFACTURING THE SAME, AND METHOD FOR MANUFACTURING ZnO-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT |
JP2014165419A (en) * | 2013-02-27 | 2014-09-08 | Stanley Electric Co Ltd | MANUFACTURING METHOD OF P-TYPE ZnO-BASED SEMICONDUCTOR LAYER, MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR DEVICE AND N-TYPE ZnO-BASED SEMICONDUCTOR LAMINATION STRUCTURE |
JP2014207397A (en) * | 2013-04-16 | 2014-10-30 | スタンレー電気株式会社 | p-TYPE ZnO-BASED SEMICONDUCTOR LAYER MANUFACTURING METHOD, ZnO-BASED SEMICONDUCTOR ELEMENT MANUFACTURING METHOD AND n-TYPE ZnO-BASED SEMICONDUCTOR LAMINATED STRUCTURE |
JP2015073041A (en) * | 2013-10-04 | 2015-04-16 | スタンレー電気株式会社 | METHOD OF MANUFACTURING P-TYPE ZnO-BASED SEMICONDUCTOR LAYER AND METHOD OF MANUFACTURING ZnO-BASED SEMICONDUCTOR ELEMENT |
US9761673B2 (en) | 2011-03-31 | 2017-09-12 | Ricoh Company, Ltd. | Amorphous p-type oxide for a semiconductor device |
-
2005
- 2005-08-02 JP JP2005223846A patent/JP2007042771A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9761673B2 (en) | 2011-03-31 | 2017-09-12 | Ricoh Company, Ltd. | Amorphous p-type oxide for a semiconductor device |
US10236349B2 (en) | 2011-03-31 | 2019-03-19 | Ricoh Company, Ltd. | P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system |
US10923569B2 (en) | 2011-03-31 | 2021-02-16 | Ricoh Company, Ltd. | P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system |
JP2013211513A (en) * | 2012-02-28 | 2013-10-10 | Stanley Electric Co Ltd | ZnO-BASED SEMICONDUCTOR LAYER, METHOD FOR MANUFACTURING THE SAME, AND METHOD FOR MANUFACTURING ZnO-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT |
JP2014165419A (en) * | 2013-02-27 | 2014-09-08 | Stanley Electric Co Ltd | MANUFACTURING METHOD OF P-TYPE ZnO-BASED SEMICONDUCTOR LAYER, MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR DEVICE AND N-TYPE ZnO-BASED SEMICONDUCTOR LAMINATION STRUCTURE |
JP2014207397A (en) * | 2013-04-16 | 2014-10-30 | スタンレー電気株式会社 | p-TYPE ZnO-BASED SEMICONDUCTOR LAYER MANUFACTURING METHOD, ZnO-BASED SEMICONDUCTOR ELEMENT MANUFACTURING METHOD AND n-TYPE ZnO-BASED SEMICONDUCTOR LAMINATED STRUCTURE |
JP2015073041A (en) * | 2013-10-04 | 2015-04-16 | スタンレー電気株式会社 | METHOD OF MANUFACTURING P-TYPE ZnO-BASED SEMICONDUCTOR LAYER AND METHOD OF MANUFACTURING ZnO-BASED SEMICONDUCTOR ELEMENT |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014203856A1 (en) | Nitride semiconductor light-emitting element | |
TW550839B (en) | Light emitting element and method for manufacturing thereof | |
TWI403002B (en) | Semiconductor light-emitting device | |
JP2005340765A (en) | Semiconductor light emitting element | |
JP2010532926A (en) | Radiation emitting semiconductor body | |
US8946727B2 (en) | Zinc oxide based compound semiconductor device | |
US11031522B2 (en) | Optical semiconductor element comprising n-type algan graded layer | |
WO2004086521A1 (en) | Light-emitting device and method for manufacturing light-emitting device | |
JPH0268968A (en) | Compound semiconductor light-emitting device | |
US8193021B2 (en) | Nitride semiconductor and method for manufacturing same | |
JPH09293936A (en) | Semiconductor device | |
JP2007042771A (en) | P-type wide gap semiconductor | |
JP2010040692A (en) | Nitride based semiconductor device and method of manufacturing the same | |
US7732832B2 (en) | Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor | |
US7786550B2 (en) | P-type semiconductor and semiconductor hetero material and manufacturing methods thereof | |
US20070246719A1 (en) | P-N Junction-Type Compound Semiconductor Light-Emitting Diode | |
JP2015060978A (en) | Semiconductor light emitting element and manufacturing method of the same | |
KR101369155B1 (en) | Semiconductor light generating device | |
JP2007123938A (en) | Zinc oxide based compound semiconductor device | |
JP2019165156A (en) | Semiconductor light-emitting element and manufacturing method thereof | |
JP2010098338A (en) | Semiconductor light-emitting device, semiconductor substrate and nitride substrate | |
JPH11220172A (en) | Gallium nitride compound semiconductor light-emitting element | |
JP2883504B2 (en) | Stacked semiconductor | |
JP4277246B2 (en) | Light emitting element | |
WO2017221863A1 (en) | Group iii nitride laminate and vertical semiconductor device provided with said laminate |