WO2009050166A2 - Halbleiterkörper und verfahren zum bearbeiten eines halbleiterkörpers - Google Patents

Halbleiterkörper und verfahren zum bearbeiten eines halbleiterkörpers Download PDF

Info

Publication number
WO2009050166A2
WO2009050166A2 PCT/EP2008/063799 EP2008063799W WO2009050166A2 WO 2009050166 A2 WO2009050166 A2 WO 2009050166A2 EP 2008063799 W EP2008063799 W EP 2008063799W WO 2009050166 A2 WO2009050166 A2 WO 2009050166A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor body
recesses
region
main surface
body according
Prior art date
Application number
PCT/EP2008/063799
Other languages
English (en)
French (fr)
Other versions
WO2009050166A3 (de
Inventor
Günther KOPPITSCH
Ewald STÜCKLER
Karl Rohracher
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Publication of WO2009050166A2 publication Critical patent/WO2009050166A2/de
Publication of WO2009050166A3 publication Critical patent/WO2009050166A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067—Mechanical properties
    • B81B3/0078—Constitution or structural means for improving mechanical properties not provided for in B81B3/007 - B81B3/0075
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass

Definitions

  • the present invention relates to a semiconductor body and a method for processing a semiconductor body.
  • Semiconductor bodies such as integrated circuits, are very often fabricated using a single crystalline substrate.
  • Single crystals have binding forces between the atoms of the crystal lattice, which depend on the lattice structure and are thus direction-dependent. Therefore, different crystallographic directions are different sensitive to mechanical stress.
  • the semiconductor body is subjected to a mechanical load, which may possibly lead to breakage of the semiconductor body. Small disturbances of a surface of a single crystal can act as weak points, so that when applying the mechanical
  • Load a break occurs.
  • the breakage of a single crystal can go through the monocrystal along a preferred crystallographic plane.
  • Minor mechanical disturbances on the edge of a semiconductor body may be caused by the handling of the semiconductor body or by etching processes and act as a starting point for a break-up of the semiconductor body.
  • the object of the invention is to provide a semiconductor body and a method for processing a semiconductor body, which effect an increased load capacity of the semiconductor body with respect to a mechanical load. This object is achieved with the subject matter with the features of claim 1 and with the method according to claim 15. Further developments and refinements are the subject matter of the dependent claims.
  • a semiconductor body comprises a first and a second region.
  • the first area has a number of recesses.
  • the recesses extend from a first main surface of the semiconductor body into a substrate of the semiconductor body.
  • the first area encloses the second area in the first main area.
  • the first region protects the second region from mechanical stress and thus from fracture.
  • Crystal boundaries can have mechanical stress.
  • a substrate material of the substrate is removed.
  • a mechanical stress is advantageously introduced into the crystal lattice by means of the recesses, so that an expansion of the crystal planes is produced.
  • a mechanical load that is large enough to split a semiconductor body without the recesses arranged in the first area along a plane may be too small to overcome stretched crystal planes, so that the stretched semiconductor body is less susceptible to breakage.
  • the recesses in the first region of the semiconductor body advantageously create a barrier to prevent the propagation of the mechanical energy.
  • the substrate may be polycrystalline.
  • the substrate is monocrystalline.
  • the substrate may comprise silicon or a III-V semiconductor as the substrate material.
  • the semiconductor body is formed as a wafer, English wafer. In an alternative embodiment, the semiconductor body is realized as a part of a disk. The semiconductor body may be formed as a component, English chip or. In a further alternative embodiment, the semiconductor body comprises two disks, which are arranged in the shape of a stack and connected to one another.
  • one of the recesses has the shape of a cuboid.
  • a particularly high mechanical stress can occur at the edges of the cuboid.
  • one of the recesses has the shape of a cylinder.
  • a cylindrical recess can be etched more easily than a rectangular recess.
  • a diameter of a cylindrical recess or a side length of a parallelepiped-shaped recess in the first main surface has a value of an interval between 1 ⁇ m and 1000 ⁇ m.
  • the diameter or the side length has a value from an interval between 30 microns and 800 microns.
  • the diameter or the side length has a value from an interval between 50 microns and 500 microns.
  • a recess with a low area consumption can be achieved on the semiconductor body.
  • a clear distance between two adjacent recesses in the first major surface may be a value between one half and a multiple of the value of the diameter or the side length.
  • the clear distance may have a value that is less than ten times the value of the diameter or the side length.
  • the clear distance between two adjacent recesses in the first main surface has a value between the value of the diameter or the side length and five times the value of the diameter or the side length.
  • the depth of at least one of the recesses may have a value of an interval between half a thickness of the semiconductor body and the thickness of the semiconductor body.
  • the depth of a recess is defined as a dimension of the recess perpendicular to the first major surface.
  • At least one of the recesses may be a blind hole. If the depth has the value of the thickness of the semiconductor body, then the recess is formed as a through hole.
  • the first and second major surfaces may be first and second surfaces of the semiconductor body.
  • the first major surface can be a plane.
  • the second major surface can be a plane.
  • the recesses can be arranged regularly.
  • the first area may have a line along which the recesses are arranged.
  • the line encloses the second area.
  • the first region has at least two lines along which the recesses are arranged and which enclose the first region.
  • the recesses may be arranged regularly, for example equidistantly, along the lines.
  • the number of recesses may be greater than 20. Alternatively, the number of recesses is greater than 100. Preferably, the number of recesses is greater than 1000.
  • the recesses may have a vacuum.
  • the second region may include an integrated circuit.
  • the integrated circuit may comprise bipolar transistors or impedance effect transistors.
  • the integrated circuit can be produced by means of a complementary metal oxide semiconductor integration technology, abbreviated CMOS technology, or a bipolar integration technique.
  • CMOS technology complementary metal oxide semiconductor integration technology
  • the second region may alternatively or additionally have a micromechanical structure.
  • the second area may include a sensor.
  • the second area can be realized as a microsystem technology arrangement, English micro electro mechanical system, abbreviated MEMS.
  • the second region may have a nanostructure.
  • the second region comprises at least one of a group comprising the integrated circuit, the micromechanical structure, the sensor, the microelectromechanical system, and the nanostructure.
  • a method of processing a semiconductor body comprises etching a number of recesses.
  • the recesses extend from a first main surface of the semiconductor body into a substrate of the semiconductor body. ladder body.
  • the recesses are arranged in a first region of the semiconductor body, which encloses a second region in the first main surface.
  • the first region acts as a barrier to mechanical stress applied to the semiconductor body outside of the second region.
  • the recesses are etched by means of a dry etching process.
  • a reactive ion beam etching English reactive ion beam etching, abbreviated RIBE, or a reactive ion etching, English reactive ion etching, abbreviated RIE
  • the recesses are etched by means of a deep reactive ion etching method, English abbreviated DRIE.
  • an integrated circuit, a micromechanical structure, a sensor, a microelectromechanical system and / or a nanostructure is produced in the second region.
  • the production of the integrated circuit, the micromechanical structure, the sensor, the microelectromechanical system and / or the nanostructure may comprise at least one process step which is also used to produce the recesses.
  • the common process step may be the etching process for making the recesses.
  • Figures 3A and 3B exemplary embodiments of a recess.
  • FIG. 1A shows an exemplary embodiment of a semiconductor body in a top view.
  • the semiconductor body 10 comprises a first and a second region 11, 12.
  • the first region 11 encloses the second region 12.
  • the second region 12 has the shape of a circular area.
  • the first region 11 has the shape of a circular ring.
  • the circular ring encloses the circular area such that the circular ring touches the circular area.
  • a center 14 of the circular area is identical to a center of the circular ring.
  • the circular ring may for example have a width of 1 mm.
  • FIG. 1A shows a plan view of a first main area 13 of the semiconductor body 10, in which the first area 11 surrounds the second area 12.
  • the semiconductor body 10 has an edge 15.
  • the edge 15 is approximately formed as a circle.
  • a center of the circle of the edge 15 is identical to the center 14 of the circular area.
  • the semiconductor body 10 comprises a third region 16 between the first region 11 and the edge 15.
  • the width of the third region 16 and thus the distance of the first region 11 to the edge 15 may be, for example, 1.5 mm.
  • the diameter of the semiconductor body 10 and thus the diameter of the circle of the edge 15 may be, for example, 200 mm.
  • the semiconductor body 10 is realized as silicon wafer, in other words silicon wafer.
  • the first region 11 has recesses which are shown in more detail in FIG. 1B.
  • crystal structures are mechanically stretched so that a path of mechanical energy extending along a preferred crystal plane is interrupted.
  • the semiconductor body 10 breaks into two parts as soon as the edge 15 has a defect and a mechanical load acts on the semiconductor body 10.
  • the aid of the first region 11 it is achieved that no break propagates along preferred directions corresponding to the crystal lattice.
  • a higher robustness of the semiconductor body 10 is achieved. This is advantageous, for example, if the semiconductor body 10 is thinned or if irregularities of the edge 15 are present after an etching process.
  • the edge 15 has one or more flats, also called chamfers, English flats.
  • FIG. 1B shows an exemplary embodiment of a semiconductor body in a top view.
  • FIG. 1B shows a section A of the semiconductor body 10 shown in FIG. 1A with the first, the second and the third regions 11, 12, 16 and the edge 15.
  • the first region 11 has recesses 17 to 25.
  • the recesses 17 to 25 are arranged regularly.
  • the first region 11 comprises a first line 26, which is formed as a circle.
  • the recesses 17 to 19 are arranged on the first line 26.
  • the first region 11 has a second and a third line 27, 28, which are each realized as circles.
  • the recesses 20 to 22 are arranged on the second line 27 and the recesses 23 to 25 on the third line 28.
  • a center of the circles of the three lines 26 to 28 is the center point 14.
  • the recesses 17 to 25 are arranged along three concentric rings adjacent to the edge 15 of the semiconductor body 10.
  • the recesses 17 to 25 are arranged on the three lines 26 to 28 such that an imaginary straight line does not pass through the center 14 through three adjacent recesses.
  • a clear distance E between two adjacent recesses 22, 25 is for example 300 microns.
  • the recesses 17 to 25 are advantageously arranged offset relative to one another along the three lines 26, 27, 28.
  • the recesses 17 to 25 are arranged such that any imaginary line, along which the semiconductor body 10 can break in a thought experiment, passes through at least one of the recesses 17 to 25.
  • an effect of a mechanical force acting on the semiconductor body 10 from any direction from the third region 16 is reduced by means of at least one of the recesses 17 to 25.
  • each possible breaking edge run through at least one of the recesses 17 to 25.
  • FIG. 1C shows an exemplary semiconductor body in cross-section.
  • the semiconductor body shown in FIGS. 1A and 1B is shown along the line BB '.
  • the semiconductor body 10 comprises a second main surface 29, which is arranged approximately parallel to the first main surface 13.
  • the recess 20 extends from the first main surface 13 to the second main surface 29.
  • the recesses 17, 23 are shown in dashed lines, since the recesses 17, 23 along the first and third lines 26, 28 offset from the recess 20 along the second line 27 are arranged.
  • a distance between the first main surface 13 and the second main surface 29 defines a thickness WD of the semiconductor body 10.
  • a dimension T of the recess 20 orthogonal to the first main surface 13, which may also be referred to as a depth of the recess 20, has the value of the thickness WD of the semiconductor body 10.
  • the thickness WD and the depth T are, for example, 725 ⁇ m.
  • the semiconductor body 10 has a substrate 31.
  • the recesses 17, 20, 23 each have a main direction 32, 33, 34, which are parallel to each other.
  • the main directions 32, 33, 34 of the recesses 17, 20, 23 are approximately orthogonal to the first main surface 13.
  • the first region 11 is perforated by means of the recesses 17 to 25.
  • the semiconductor body 10 has a perforation along the edge 15 of the semiconductor body 10.
  • a recess 17 to 25 may also be referred to as a hole.
  • the semiconductor body 10 will be from an original thickness WD of 725 ⁇ m to 250 ⁇ m or less thinned.
  • a mechanical thinning, English back grinding process for example, can be performed as the last step in a manufacturing process.
  • Small mechanical perturbations or sharp edges caused by an etching process such as reactive ion etching at the edge 15 may act as a starting point for a gap that may result in breakage of the semiconductor body 10 unless a first region 11 with recesses 17-13 25 is provided.
  • the method can also be used to avoid damage to a semiconductor body comprising a pair of disks. As a connection process of the two
  • Slices can be used for the direct wafer bonding process.
  • one or both discs are thinned by means of a chemical-mechanical polishing process, English chemical-mechanical polishing, abbreviated CMP, wherein the discs are subjected to a mechanical stress.
  • CMP chemical-mechanical polishing
  • Disc having the first region 11, including the recesses 17 to 25 is stable against breakage during the polishing process.
  • the unconnected area can be up to 3 mm. Within this range no mechanical contact between the two discs occurs, so that in vacuum there is no thermal conductivity between the two discs in this area. If one of the two disks is heated up quickly, the other of the two disks can break a mechanical fault.
  • the rapid heating can be carried out for example by means of a hot plate, English Hot Chuck.
  • the first region 11 with the recesses 17 to 25 prevents the breaking of the disc.
  • one or more layers are on the first major surface 13.
  • one or more layers may be on the second major surface 29.
  • One of the layers on the first and / or second main surface 13, 29 may be an epitaxial layer, an insulator layer, a polysilicon layer, a silicide layer and / or a metal layer.
  • the recess 20 can thus be closed off at the first main surface and / or at the second main surface 29.
  • a vacuum may be included in the recess 20.
  • FIG. 2A shows an alternative exemplary embodiment of a semiconductor body in plan view.
  • the semiconductor body 10 ' is formed as a rectangle.
  • the semiconductor body 10 ' comprises the first region 11' and the second region 12 '.
  • the second area 12 ' has the shape of a rectangle.
  • the first region 11 ' is designed as a circumferential strip.
  • the circumferential strip is adjacent to the second region 12 '.
  • the edge 15 ' encloses the first region 11'.
  • the edge 15 ' is immediately adjacent to the first region 11'.
  • a distance of the second region 12 to the edge 15 ' is for example 1000 microns.
  • the first region 11 ' includes recesses as shown in Figures IB and IC.
  • the second region 12 ' comprises an integrated circuit.
  • the semiconductor body 10 ' is thus formed as a component.
  • the second region 12 comprises a micromechanical structure and / or a sensor element.
  • FIG. 2B shows an exemplary embodiment of a pane 40.
  • the pane 40 comprises the substrate 31.
  • Disk 40 has silicon as a material.
  • the disk 40 comprises a plurality of semiconductor bodies 10 'which may, for example, be realized in accordance with the embodiments shown in FIGS. 2A, 2C to 2H.
  • the semiconductor bodies 10 ' are regularly arranged on the wafer 40, English wafer.
  • the semiconductor bodies 10 'arranged on the disk 40 have approximately the same external dimensions.
  • the plurality of semiconductor bodies 10 'on the wafer 40 have an approximately equal layer structure and approximately the same structures.
  • a plurality of dividing lines 45 aligned parallel to an X-axis and a plurality of dividing lines 46 aligned parallel to a Y-axis are indicated.
  • the separating lines 45, 46 separate the semiconductor bodies 10 'from one another.
  • Dividing lines 45, 46 are thus sawing streets.
  • the semiconductor body 10 may also be referred to as a chip or die.
  • the disk 40 has a mark 41.
  • the mark 41 has the shape of a notch in the disc 40.
  • the marker 41 serves to align the disc 40 in a processing facility with respect to the crystal orientation of the disc 40.
  • the Y-direction is parallel to an arrow direction of the marker 41st
  • FIG. 2C shows a further exemplary embodiment of the semiconductor body 10 '.
  • the semiconductor body 10 'according to FIG. 2C represents a further development of the semiconductor body shown in FIG. 2A.
  • the edge 15' has four straight line pieces. Two of the four straight lines lie on the dividing lines
  • the recesses 17 ', 18' are arranged on the first line 26.
  • the second region 12 ' comprises a sensor 47.
  • the sensor 47 has a micromechanical structure 49.
  • the sensor 47 is realized as a pressure sensor.
  • the micromechanical structure 49 comprises a membrane 42.
  • FIG. 2C shows a plan view of the semiconductor body 10 'and a cross section along the straight line C, C of the plan view. In cross-section, the recesses 17 ', 18' are shown.
  • the sensor 47 has a recess 43 in cross-section.
  • the recess 43 is arranged on the second main surface 29 of the semiconductor body 10 '.
  • the membrane 42 is held by a peripheral frame 44.
  • the frame 44 has the thickness WD.
  • the diaphragm 42 therefore has a smaller thickness compared to the thickness WD.
  • the diaphragm is bent in the direction of the recess 43 by the pressure difference.
  • the deflection can be determined capacitively.
  • the semiconductor body 10 'on a applied carrier not shown.
  • the carrier has a counterelectrode which forms a plate capacitor with the membrane 42. For pressure determination, a capacitance between the membrane 42 and the counter electrode is measured.
  • the risk of breakage of the semiconductor body 10 ' can be reduced by means of the recesses 17', 18 'arranged around the micromechanical structure 48.
  • FIG. 2D shows a further exemplary embodiment of a semiconductor body 10 ', which is a development of the embodiments illustrated in FIGS. 2A to 2C.
  • the first region 11 ' has the first and the second line 26, 27, on which the recesses 17', 18 'are arranged.
  • the second region 12 ' comprises a structured region 51.
  • the second region 12' comprises an integrated circuit 55.
  • the integrated circuit 55 has an analog circuit 52.
  • the analog circuit 52 is connected to the structured region 51 via lines.
  • the integrated circuit 55 has a logic circuit 53.
  • the logic circuit 53 is connected to the analog circuit 52 via lines.
  • the second area 12 ' has a memory 54.
  • the memory 54 is connected to the logic circuit
  • the second region 12 also has pads 50, English pads on.
  • the pads 50 are disposed on an edge of the second region 12 '.
  • the analog circuit 52 and / or the logic circuit 53 are connected to the pads 50.
  • the pads 50 are provided for supplying electrical energy to the semiconductor body 10 '. Further for example, pads 50 are used to provide information determined by sensor 47. The pads 50 are used for input and output of signals. If the structured region 51 has, for example, a sensor 47, as shown in FIGS. 2C, 2E to 2H, the sensor signals are preprocessed and digitized by means of the analog circuit 52. The digitized by the analog circuit 52 sensor signals are supplied to the logic circuit 53. The logic circuit 53 processes the digitized sensor signals with the aid of information stored in the memory 54. The logic circuit 53 generates signals which are fed to one or more pads 50.
  • the first region 11 ' exactly one circumferential line, namely the first line 26, along which the recesses 17', 18 'are arranged.
  • the first region 11 ' may have three or more circumferential lines 26, 27, 28, along which the recesses 17', 18 'are arranged.
  • FIG. 2E shows an exemplary embodiment of a structured region 51, which may be arranged in the embodiment of the semiconductor body 10 'shown in FIG. 2D.
  • the second region 12 ' has a sensor 47'.
  • the sensor 47 ' is implemented as a micromechanical structure 48.
  • the micromechanical structure 48 comprises a tongue 56, English cantilever.
  • the tongue 56 is connected at a transition 58 to the substrate 31 of the second region 12 '.
  • the tongue 56 is movable within a recess 57 in the micromechanical structure 48.
  • the tongue 56 can be located, in particular, in a direction perpendicular to the first main area 13 move.
  • the tongue 56 may comprise polycrystalline silicon.
  • the sensor 47 ' can be used as an acceleration sensor. Upon acceleration of the semiconductor body 10 ', the tongue 56 is deflected relative to the first main surface 13 due to the inertia of the mass of the tongue 56. The sensor 47 'detects accelerations perpendicular to the first main surface 13.
  • the structured region 51 comprises a sensor 47 according to FIG. 2C.
  • the sensor 47 has the membrane 42.
  • FIG. 2F shows a further exemplary embodiment of the structured region 51 '.
  • the second main surface 12 comprises a nanostructure 60.
  • the nanostructure 60 is realized as nanotube, in English nanotube.
  • the nanostructure 60 has a multiplicity of nanotubes.
  • the nanotubes are regularly arranged on the main surface 13 of the second region 12 'in the plan view according to FIG. 2F.
  • the nanostructure 60 is thus a nanosensor array.
  • FIG. 2G shows an exemplary embodiment of the structured region 51 'in cross-section along a straight line D-D' shown in FIG. 2F.
  • the nanostructure 60 has nanotubes whose length is greater than their diameter.
  • the nanostructures 60 are arranged on the first main surface 13.
  • the nanotubes are oriented approximately perpendicular to the first main surface 13.
  • One end of the nanotubes can be used as the sensor tip 61.
  • the nanotubes may comprise electrically conductive material.
  • the nanotubes are an electrically conductive structure made of carbon.
  • FIG. 2H has a further exemplary embodiment of a structured region 51 ", which is a development of the structured region shown in FIGS. 2F and 2G.
  • FIG. 2H likewise shows a cross section along the straight line D-D 'indicated in FIG. 2F.
  • an insulator layer 63 is arranged on the substrate 31 in the second region 12 '.
  • an electrode 64 is arranged on the insulator layer 63.
  • the electrode 64 is connected to the integrated circuit 55.
  • the nanostructure 60 has nanotubes disposed on the electrode 64 at one end.
  • the nanotubes are electrically conductive. Thus, electrical conduction from the sensor tip 61 to the electrode 64 and from the electrode 64 to the integrated circuit 55 is possible.
  • the nanostructure 60 can be used, for example, for measuring substances in liquid or gaseous media. Since the nanostructure 60 comprises a large number of nanotubes, an active surface of the nanostructure 60 is larger than the surface of the electrode 64.
  • FIG. 2H thus shows a nanostructure 60 with which a sensor 47 "can be realized.
  • the second region 12 'according to FIGS. 2D to 2H thus has both an integrated circuit 55 and a micromechanical structure 42 or a nanostructure 60.
  • the second region 12 'thus has a microelectromechanical system 49, English microelectronic mechanical system, abbreviated MEMS on.
  • FIG. 3A shows an exemplary embodiment of a recess, as can be used in the first region 11, 11 'in the semiconductor body 10, 10' according to FIGS. 1A to 1B and FIGS. 2A to 2H.
  • the recess 17 extends from the first main surface 13 into the substrate 31 of the semiconductor body 10.
  • the recess 17 has the depth T on.
  • the depth T has a smaller value than the thickness WD of the semiconductor body 10.
  • the recess 17 is realized as a cylinder.
  • a center axis of the cylinder is perpendicular to the first main surface 13.
  • a diameter D of the cylinder has, for example, the value 300 ⁇ m.
  • the depth T
  • the recess 17 is cylindrical, so that it can be produced by means of a dry etching process with high accuracy.
  • FIG. 3B shows an alternative embodiment of a recess, as can be used in the first region 11, 11 'in the semiconductor body 10, 10' according to FIGS. 1A to 1C and FIGS. 2A to 2H.
  • the recess 17 '' has a cuboid shape.
  • the cuboid extends from the first main surface 13 into the substrate material 31.
  • the depth T of the cuboid has a smaller value than the thickness WD of the semiconductor body 10.
  • the cuboid has a
  • the side length SLl has a smaller value than the further side length SL2.
  • the side length SLl has, for example, the value 300 ⁇ m.
  • the depth T is greater than the side length SLl.
  • the recess 17 "has a rectangular cross-section in the first major surface 13, since this allows a simple design of a production mask.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Die Bonding (AREA)
  • Element Separation (AREA)

Abstract

Ein Halbleiterkörper (10) umfasst einen ersten Bereich (11) mit einer Anzahl von Ausnehmungen (17, 20, 23), die sich von einer ersten Hauptfläche (13) des Halbleiterkörpers (10) in ein Substrat (31) des Halbleiterkörpers (10) erstrecken. Weiter umfasst der Halbleiterkörper (10) einen zweiten Bereich (12), der in der ersten Hauptfläche (13) von dem ersten Bereich (11) umschlossen ist.

Description

Beschreibung
Halbleiterkörper und Verfahren zum Bearbeiten eines Halbleiterkörpers
Die vorliegende Erfindung betrifft einen Halbleiterkörper und ein Verfahren zum Bearbeiten eines Halbleiterkörpers.
Halbleiterkörper wie etwa integrierte Schaltkreise werden sehr häufig unter Verwendung eines einkristallinen Substrates hergestellt. Einkristalle weisen Bindungskräfte zwischen den Atomen des Kristallgitters auf, die von der Gitterstruktur abhängen und somit richtungsabhängig sind. Daher sind verschiedene kristallographische Richtungen hinsichtlich einer mechanischen Belastung unterschiedlich empfindlich. Bei der Bearbeitung des Halbleiterkörpers wird der Halbleiterkörper einer mechanischen Belastung unterworfen, die gegebenenfalls zu einem Bruch des Halbleiterkörpers führen kann. Kleine Störungen einer Oberfläche eines Einkristalls können als Schwachpunkte wirken, so dass bei Anlegen der mechanischen
Last eine Bruchstelle entsteht. Der Bruch eines Einkristalls kann durch den Einkristall entlang einer bevorzugten kristal- lographischen Ebene gehen. Geringfügige mechanische Störungen an der Kante eines Halbleiterkörpers können durch die Handha- bung des Halbleiterkörpers oder durch Ätzvorgänge verursacht sein und als Startpunkt für ein Auseinanderbrechen des Halbleiterkörpers wirken.
Aufgabe der Erfindung ist es, einen Halbleiterkörper und ein Verfahren zum Bearbeiten eines Halbleiterkörpers bereitzustellen, welche eine erhöhte Belastbarkeit des Halbleiterkörpers gegenüber einer mechanischen Belastung bewirken. Diese Aufgabe wird mit dem Gegenstand mit den Merkmalen des Anspruchs 1 sowie mit dem Verfahren gemäß Patentanspruch 15 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
In einer Ausführungsform umfasst ein Halbleiterkörper einen ersten und einen zweiten Bereich. Der erste Bereich weist eine Anzahl von Ausnehmungen auf. Die Ausnehmungen erstrecken sich von einer ersten Hauptfläche des Halbleiterkörpers in ein Substrat des Halbleiterkörpers. Der erste Bereich umschließt den zweiten Bereich in der ersten Hauptfläche.
Mit Vorteil schützt der erste Bereich den zweiten Bereich vor mechanischer Belastung und damit vor einem Bruch. Kristall- grenzen können einen mechanischen Stress aufweisen. In den Ausnehmungen ist ein Substratmaterial des Substrates entfernt. Zum Schutz der Kanten eines Halbleiterkörpers gegen ein Fortschreiten eines Bruches entlang einer Kristallebene wird vorteilhafterweise mittels der Ausnehmungen ein mechani- scher Stress in das Kristallgitter eingebracht, so dass eine Dehnung der Kristallebenen erzeugt wird. Eine mechanische Belastung, die groß genug ist, einen Halbleiterkörper ohne die im ersten Bereich angeordneten Ausnehmungen entlang einer Ebene zu spalten, kann zu gering sein, um gedehnte Kristall- ebenen zu überwinden, so dass der gedehnte Halbleiterkörper weniger bruchempfindlich ist. Die Ausnehmungen im ersten Bereich des Halbleiterkörpers erzeugen mit Vorteil eine Barriere, um die Ausbreitung der mechanischen Energie zu verhindern. Daher bewirken die Ausnehmungen im Halbleiterkörper ei- nen Bereich von hoher Zähigkeit gegenüber einem Bruch entlang der Kristallebenen, so dass eine sehr hohe mechanische Festigkeit des Halbleiterkörpers erzielt wird. Das Substrat kann polykristallin sein. Bevorzugt ist das Substrat einkristallin. Das Substrat kann Silizium oder einen III-V-Halbleiter als Substratmaterial aufweisen.
In einer Ausführungsform ist der Halbleiterkörper als eine Scheibe, englisch wafer, ausgebildet. In einer alternativen Ausführungsform ist der Halbleiterkörper als ein Teil einer Scheibe realisiert. Der Halbleiterkörper kann als ein Bauelement, englisch chip oder die, ausgebildet sein. In einer weiteren alternativen Ausführungsform umfasst der Halbleiterkörper zwei Scheiben, die stapeiförmig aufeinander angeordnet und miteinander verbunden sind.
In einer Ausführungsform weist eine der Ausnehmungen die Form eines Quaders auf. Mit Vorteil kann an den Kanten des Quaders ein besonders hoher mechanischer Stress auftreten. In einer bevorzugten Ausführungsform hat eine der Ausnehmungen die Form eines Zylinders. Eine zylinderförmige Ausnehmung kann einfacher als eine quaderförmige Ausnehmung geätzt werden.
In einer Ausführungsform hat ein Durchmesser einer zylinderförmigen Ausnehmung oder eine Seitenlänge einer quaderförmigen Ausnehmung in der ersten Hauptfläche einen Wert aus einem Intervall zwischen 1 μm und 1000 μm. Alternativ hat der Durchmesser beziehungsweise die Seitenlänge einen Wert aus einem Intervall zwischen 30 μm und 800 μm. Bevorzugt hat der Durchmesser beziehungsweise die Seitenlänge einen Wert aus einem Intervall zwischen 50 μm und 500 μm. Mit Vorteil ist bei derartigen Durchmessern beziehungsweise Seitenlängen eine Ausnehmung mit geringem Flächenverbrauch auf dem Halbleiterkörper erzielbar. - A -
Ein lichter Abstand zwischen zwei benachbarten Ausnehmungen in der ersten Hauptfläche kann einen Wert zwischen der Hälfte und einem Vielfachen des Wertes des Durchmessers oder der Seitenlänge sein. Der lichte Abstand kann einen Wert aufwei- sen, der kleiner als das Zehnfache des Wertes des Durchmessers beziehungsweise der Seitenlänge ist.
In einer bevorzugten Ausführungsform hat der lichte Abstand zwischen zwei benachbarten Ausnehmungen in der ersten Haupt- fläche einen Wert zwischen dem Wert des Durchmessers oder der Seitenlänge und dem Fünffachen des Wertes des Durchmessers beziehungsweise der Seitenlänge. Hierdurch wird vorteilhafterweise ein Berühren zweier benachbarter Ausnehmungen vermieden .
Die Tiefe mindestens einer der Ausnehmungen kann einen Wert aus einem Intervall zwischen der Hälfte einer Dicke des Halbleiterkörpers und der Dicke des Halbleiterkörpers aufweisen. Die Tiefe einer Ausnehmung ist als eine Abmessung der Aus- nehmung senkrecht zu der ersten Hauptfläche definiert. Mindestens eine der Ausnehmungen kann ein Sackloch sein. Hat die Tiefe den Wert der Dicke des Halbleiterkörpers, so ist die Ausnehmung als Durchgangsloch ausgebildet.
In einer Weiterbildung erstreckt sich mindestens eine der
Ausnehmungen von der ersten Hauptfläche bis zu einer zweiten Hauptfläche des Halbleiterkörpers. Die erste und die zweite Hauptfläche können eine erste und eine zweite Oberfläche des Halbleiterkörpers sein. Die erste Hauptfläche kann eine Ebene sein. Die zweite Hauptfläche kann eine Ebene sein.
Die Ausnehmungen können regelmäßig angeordnet sein. Der erste Bereich kann eine Linie aufweisen, entlang der die Ausneh- mungen angeordnet sind. Die Linie umschließt den zweiten Bereich. In einer Weiterbildung weist der erste Bereich mindestens zwei Linien auf, entlang deren die Ausnehmungen angeordnet sind und die den ersten Bereich umschließen. Die Aus- nehmungen können regelmäßig, zum Beispiel äquidistant, entlang der Linien angeordnet sein.
Die Anzahl der Ausnehmungen kann größer 20 sein. Alternativ ist die Anzahl der Ausnehmungen größer 100. Bevorzugt ist die Anzahl der Ausnehmungen größer 1000. Die Ausnehmungen können ein Vakuum aufweisen.
Der zweite Bereich kann eine integrierte Schaltung aufweisen. Die integrierte Schaltung kann Bipolartransistoren oder FeId- effekttransistoren umfassen. Die integrierte Schaltung kann mittels einer complementary metal oxide semiconductor Integrationstechnik, abgekürzt CMOS-Technik, oder einer Bipolar- Integrationstechnik hergestellt sein. Der zweite Bereich kann alternativ oder zusätzlich eine mikromechanische Struktur aufweisen. Der zweite Bereich kann einen Sensor umfassen. Der zweite Bereich kann als Mikrosystemtechnikanordnung, englisch micro electro mechanical System, abgekürzt MEMS, realisiert sein. Der zweite Bereich kann eine Nanostruktur aufweisen.
In einer Ausführungsform umfasst der zweite Bereich mindestens eine Struktur aus einer Gruppe, umfassend die integrierte Schaltung, die mikromechanische Struktur, den Sensor, das mikroelektromechanisches System und die Nanostruktur.
In einer Ausführungsform umfasst ein Verfahren zum Bearbeiten eines Halbleiterkörpers ein Ätzen einer Anzahl von Ausnehmungen. Die Ausnehmungen erstrecken sich von einer ersten Hauptfläche des Halbleiterkörpers in ein Substrat des Halb- leiterkörpers . Die Ausnehmungen sind in einem ersten Bereich des Halbleiterkörpers angeordnet, der einen zweiten Bereich in der ersten Hauptfläche umschließt.
Mit Vorteil kann mittels der Ausnehmungen ein mechanischer
Stress im ersten Bereich erzeugt werden. Mittels des mechanischen Stresses wird vermieden, dass eine mechanische Belastung des Halbleiterkörpers zu einem Bruch des zweiten Bereichs des Halbleiterkörpers führt. Der erste Bereich wirkt als Barriere für mechanische Belastungen, die auf den Halbleiterkörper außerhalb des zweiten Bereichs aufgebracht werden .
In einer Ausführungsform werden die Ausnehmungen mittels ei- nes Trockenätzverfahrens geätzt. Als Ätzverfahren kann ein reaktives Ionenstrahlätzen, englisch reactive ion beam et- ching, abgekürzt RIBE, oder einem reaktiven Ionenätzen, englisch reactive ion etching, abgekürzt RIE, verwendet werden. Bevorzugt werden die Ausnehmungen mittels eines tiefen reak- tiven Ionenätzverfahrens, englisch deep reactive ion etching, abgekürzt DRIE, geätzt.
In einer Ausführungsform wird im zweiten Bereich eine integrierte Schaltung, eine mikromechanische Struktur, ein Sensor, ein mikroelektromechanisches System und/oder eine Nano- struktur hergestellt. Die Herstellung der integrierten Schaltung, der mikromechanischen Struktur, des Sensors, des mikro- elektromechanischen System und/oder der Nanostruktur kann mindestens einen Prozessschritt umfassen, der auch zur Herstel- lung der Ausnehmungen verwendet wird. Der gemeinsame Prozessschritt kann das Ätzverfahren zum Herstellen der Ausnehmungen sein . Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Gebiete und Strukturen tragen gleiche Bezugszeichen. Insoweit sich Gebiete oder Strukturen in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
Es zeigen:
Figuren IA bis IC eine beispielhafte Ausführungsform eines
Halbleiterkörpers in Aufsicht und als Querschnitt,
Figur 2A bis 2H alternative beispielhafte Aus- führungsformen eines Halbleiterkörpers und
Figuren 3A und 3B beispielhafte Ausführungsformen einer Ausnehmung.
Figur IA zeigt eine beispielhafte Ausführungsform eines Halbleiterkörpers in Aufsicht. Der Halbleiterkörper 10 umfasst einen ersten und einen zweiten Bereich 11, 12. Der erste Bereich 11 umschließt den zweiten Bereich 12. Der zweite Bereich 12 hat die Form einer Kreisfläche. Hingegen hat der erste Bereich 11 die Form eines Kreisrings. Der Kreisring umschließt die Kreisfläche derart, dass der Kreisring die Kreisfläche berührt. Ein Mittelpunkt 14 der Kreisfläche ist identisch mit einem Mittelpunkt des Kreisrings. Der Kreisring kann beispielsweise eine Breite von 1 mm aufweisen. In Figur IA ist eine Aufsicht auf eine erste Hauptfläche 13 des Halbleiterkörpers 10 gezeigt, in der der erste Bereich 11 den zweiten Bereich 12 umschließt. Der Halbleiterkörper 10 weist eine Kante 15 auf. Die Kante 15 ist näherungsweise als Kreis ausgebildet. Ein Mittelpunkt des Kreises der Kante 15 ist identisch mit dem Mittelpunkt 14 der Kreisfläche. Somit umfasst der Halbleiterkörper 10 einen dritten Bereich 16 zwischen dem ersten Bereich 11 und der Kante 15. Die Breite des dritten Bereichs 16 und damit der Abstand des ersten Bereichs 11 zu der Kante 15 kann beispielsweise 1,5 mm sein. Der Durchmesser des Halbleiterkörpers 10 und damit der Durchmesser des Kreises der Kante 15 kann beispielsweise 200 mm sein. Der Halbleiterkörper 10 ist als Siliziumscheibe, englisch Silicon wafer, realisiert. Der erste Bereich 11 weist Ausnehmungen auf, die in Figur IB näher gezeigt sind.
Mit Vorteil werden mittels der Ausnehmungen Kristallstrukturen mechanisch gedehnt, so dass ein Pfad einer mechanischen Energie, der sich entlang einer bevorzugten Kristallebene erstreckt, unterbrochen wird. Somit wird vermieden, dass der Halbleiterkörper 10 in zwei Teile bricht, sobald die Kante 15 eine Fehlstelle aufweist und eine mechanische Belastung auf den Halbleiterkörper 10 wirkt. Mit Hilfe des ersten Bereichs 11 wird erreicht, dass sich kein Bruch entlang bevorzugter Richtungen entsprechend dem Kristallgitter ausbreitet. Somit wird eine höhere Robustheit des Halbleiterkörpers 10 erzielt. Dies ist beispielsweise vorteilhaft, wenn der Halbleiterkörper 10 gedünnt wird oder Unregelmäßigkeiten der Kante 15 nach einem Ätzprozess vorhanden sind.
In einer alternativen Ausführungsform weist die Kante 15 eine oder mehrere Abflachungen, auch Fasen genannt, englisch flats, auf. Mittels der Abflachungen kann eine Orientierung eines einkristallinen Substrats des Halbleiterkörpers 10 angegeben werden. Figur IB zeigt eine beispielhafte Ausführungsform eines Halbleiterkörpers in Aufsicht. In Figur IB ist ein Ausschnitt A des in Figur IA dargestellten Halbleiterkörpers 10 mit dem ersten, dem zweiten und dem dritten Bereich 11, 12, 16 sowie der Kante 15 gezeigt. Der erste Bereich 11 weist Ausnehmungen 17 bis 25 auf. Die Ausnehmungen 17 bis 25 sind regelmäßig angeordnet. Der erste Bereich 11 umfasst eine erste Linie 26, die als Kreis ausgebildet ist. Die Ausnehmungen 17 bis 19 sind auf der ersten Linie 26 angeordnet. Weiter weist der erste Bereich 11 eine zweite und eine dritte Linie 27, 28 auf, die jeweils als Kreise realisiert sind. Die Ausnehmungen 20 bis 22 sind auf der zweiten Linie 27 und die Ausnehmungen 23 bis 25 auf der dritten Linie 28 angeordnet. Ein Mittelpunkt der Kreise der drei Linien 26 bis 28 ist der Mittel- punkt 14. Somit sind die Ausnehmungen 17 bis 25 entlang dreier konzentrischer Ringe benachbart zu der Kante 15 des Halbleiterkörpers 10 angeordnet. Die Ausnehmungen 17 bis 25 sind auf den drei Linien 26 bis 28 derart angeordnet, dass eine gedachte Gerade durch drei benachbarte Ausnehmungen nicht durch den Mittelpunkt 14 geht. Ein lichter Abstand E zwischen zwei benachbarten Ausnehmungen 22, 25 beträgt beispielsweise 300 μm.
Mit Vorteil sind die Ausnehmungen 17 bis 25 versetzt zu- einander entlang der drei Linien 26, 27, 28 angeordnet. Die Ausnehmungen 17 bis 25 sind derart angeordnet, dass eine beliebige gedachte Linie, entlang der in einem Gedankenexperiment der Halbleiterkörper 10 gebrochen werden kann, durch mindestens eine der Ausnehmungen 17 bis 25 verläuft. Somit wird eine Auswirkung einer mechanischen Kraft, die aus einer beliebigen Richtung vom dritten Bereich 16 ausgehend auf den Halbleiterkörper 10 wirkt, mittels mindestens einer der Ausnehmungen 17 bis 25 reduziert. Bevorzugt kann jede mögliche Bruchkante durch mindestens eine der Ausnehmungen 17 bis 25 verlaufen.
Figur IC zeigt einen beispielhaften Halbleiterkörper im Quer- schnitt. Es ist der in den Figuren IA und IB dargestellte Halbleiterkörper entlang der Linie BB' gezeigt. Der Halbleiterkörper 10 umfasst eine zweite Hauptfläche 29, die näherungsweise parallel zu der ersten Hauptfläche 13 angeordnet ist. Die Ausnehmung 20 erstreckt sich von der ersten Haupt- fläche 13 bis zur zweiten Hauptfläche 29. Die Ausnehmungen 17, 23 sind gestrichelt gezeichnet, da die Ausnehmungen 17, 23 entlang der ersten und der dritten Linie 26, 28 versetzt zu der Ausnehmung 20 entlang der zweiten Linie 27 angeordnet sind. Ein Abstand zwischen der ersten Hauptfläche 13 und der zweiten Hauptfläche 29 definiert eine Dicke WD des Halbleiterkörpers 10. Eine Abmessung T der Ausnehmung 20 orthogonal zu der ersten Hauptfläche 13, die auch als eine Tiefe der Ausnehmung 20 bezeichnet werden kann, hat den Wert der Dicke WD des Halbleiterkörpers 10. Die Dicke WD und die Tiefe T sind beispielsweise 725 μm. Der Halbleiterkörper 10 weist ein Substrat 31 auf. Die Ausnehmungen 17, 20, 23 weisen jeweils eine Hauptrichtung 32, 33, 34 auf, die zueinander parallel sind. Die Hauptrichtungen 32, 33, 34 der Ausnehmungen 17, 20, 23 sind näherungsweise orthogonal zu der ersten Hauptfläche 13.
Der erste Bereich 11 wird mittels der Ausnehmungen 17 bis 25 perforiert. Somit weist der Halbleiterkörper 10 eine Perforation entlang der Kante 15 des Halbleiterkörpers 10 auf. Eine Ausnehmung 17 bis 25 kann auch als Loch bezeichnet sein.
In einer beispielhaften Anwendung wird der Halbleiterkörper 10 von einer ursprünglichen Dicke WD von 725 μm auf 250 μm oder weniger gedünnt. Ein mechanisches Dünnen, englisch back grinding process, kann beispielsweise als letzter Schritt innerhalb eines Herstellungsverfahrens durchgeführt werden. Beim Dünnen wird eine große mechanische Belastung auf den einkristallinen Halbleiterkörper 10 ausgeübt. Kleine mechanische Störungen oder scharfe Kanten, die von einem Ätzprozess wie beispielsweise einem reaktiven Ionenätzen an der Kante 15 hervorgerufen werden, können als Startpunkt für einen Spalt wirken, der zu einem Auseinanderbrechen des Halbleiterkörpers 10 führen kann, sofern kein erster Bereich 11 mit Ausnehmungen 17 bis 25 vorgesehen ist.
Das Verfahren kann auch dazu eingesetzt werden, eine Schädigung bei einem Halbleiterkörper, der ein Paar von Scheiben umfasst, zu vermeiden. Als Verbindungsprozess der beiden
Scheiben kann das direct wafer bonding Verfahren eingesetzt werden. Dazu werden eine oder beide Scheiben mittels eines chemisch-mechanischen Polierprozesses, englisch chemical- mechanical polishing, abgekürzt CMP, gedünnt, wobei die Scheiben einem mechanischen Stress unterworfen werden. Eine
Scheibe mit dem ersten Bereich 11, umfassend die Ausnehmungen 17 bis 25, ist stabil gegenüber einem Bruch während des Polierprozesses. Das Verfahren zur Verbindung der gedünnten und polierten Scheibe mit einer weiteren Scheibe wie beispiels- weise eine in einem CMOS-Prozess bearbeitete Scheibe desselben Durchmessers führt zu einem kleinen, nicht verbundenen Bereich an den Kanten der beiden Scheiben. Der nicht verbundene Bereich kann bis zu 3 mm betragen. Innerhalb dieses Bereichs tritt kein mechanischer Kontakt zwischen den beiden Scheiben auf, so dass im Vakuum keine thermische Leitfähigkeit zwischen den beiden Scheiben in diesem Bereich vorhanden ist. Wird eine der beiden Scheiben schnell aufgeheizt, so kann die andere der beiden Scheiben an der Kante aufgrund ei- ner mechanischen Störstelle brechen. Das schnelle Aufheizen kann beispielsweise mittels einer heißen Platte, englisch Hot Chuck, durchgeführt werden. Mit Vorteil verhindert der erste Bereich 11 mit den Ausnehmungen 17 bis 25 das Brechen der Scheibe.
In einer alternativen, nicht gezeigten Ausführungsform befinden sich eine oder mehrere Schichten auf der ersten Hauptfläche 13. Ebenso können sich eine oder mehrere Schichten auf der zweiten Hauptfläche 29 befinden. Eine der Schichten auf der ersten und/oder zweiten Hauptfläche 13, 29 kann eine Epitaxieschicht, eine Isolatorschicht, eine Polysiliziumschicht, eine Silizidschicht und/oder eine Metallschicht sein. Die Ausnehmung 20 kann somit an der ersten Hauptfläche und/oder an der zweiten Hauptfläche 29 abgeschlossen sein. Ein Vakuum kann in der Ausnehmung 20 eingeschlossen sein.
Figur 2A zeigt eine alternative beispielhafte Ausführungsform eines Halbleiterkörpers in Aufsicht. Der Halbleiterkörper 10' ist als Rechteck ausgebildet. Der Halbleiterkörper 10' um- fasst den ersten Bereich 11' und den zweiten Bereich 12' . Der zweite Bereich 12' hat die Form eines Rechtecks. Der erste Bereich 11' hingegen ist als umlaufender Streifen ausgebildet. Der umlaufende Streifen ist benachbart zum zweiten Be- reich 12' . Die Kante 15' umschließt den ersten Bereich 11' . Die Kante 15' ist unmittelbar angrenzend zum ersten Bereich 11' . Ein Abstand des zweiten Bereichs 12 zu der Kante 15' beträgt beispielsweise 1000 μm. Der erste Bereich 11' umfasst Ausnehmungen, wie sie in Figuren IB und IC gezeigt sind. Der zweite Bereich 12' umfasst eine integrierte Schaltung. Der Halbleiterkörper 10' ist somit als ein Bauelement ausgebildet. Mit Vorteil werden mittels des ersten Bereichs 11' Auswirkungen von mechanischen Kräften, die auf die Kante 15' des Halbleiterkörpers 10' wirken, so reduziert, dass die integrierte Schaltung im zweiten Bereich 12 ' nicht beeinflusst wird. Ausnehmungen 17' bis 19', die den internen Stress erzeugen, um das Spalten des Einkristalls zu blockieren, sind vorteilhafterweise am Rand desjenigen Bereichs des Halbleiterkörpers 10' angeordnet, der zu schützen ist.
In einer alternativen, nicht gezeigten Ausführungsform um- fasst der zweite Bereich 12 ' eine mikromechanische Struktur und/oder ein Sensorelement.
Figur 2B zeigt eine beispielhafte Ausführungsform einer Scheibe 40. Die Scheibe 40 umfasst das Substrat 31. Die
Scheibe 40 weist Silizium als Material auf. Die Scheibe 40 umfasst mehrere Halbleiterkörper 10', die beispielsweise gemäß den in Figur 2A, 2C bis 2H gezeigte Ausführungsformen realisiert sein können. Die Halbleiterkörper 10' sind auf der Scheibe 40, englisch wafer, regelmäßig angeordnet. Die auf der Scheibe 40 angeordneten Halbleiterkörper 10' haben näherungsweise gleiche äußere Abmessungen. Die Vielzahl von Halbleiterkörpern 10' auf der Scheibe 40 haben einen näherungsweise gleichen Schichtaufbau und näherungsweise gleiche Strukturen. In Figur 2B sind mehrere Trennlinien 45, welche parallel zu einer X-Achse ausgerichtet sind, und mehrere Trennlinien 46, die parallel zu einer Y-Achse ausgerichtet sind, angegeben. Die Trennlinien 45, 46 trennen die Halbleiterkörper 10' voneinander. Die Halbleiterkörper 10' werden durch Sägen entlang der Trennlinien 45, 46 vereinzelt. Die
Trennlinien 45, 46 sind somit Sägestraßen. Der Halbleiterkörper 10' kann auch als Chip oder Die bezeichnet sein. Die Scheibe 40 weist eine Markierung 41 auf. Die Markierung 41 hat die Form einer Einkerbung in die Scheibe 40. Die Markierung 41 dient zum Ausrichten der Scheibe 40 in einer Bearbeitungsanlage hinsichtlich der Kristallorientierung der Scheibe 40. Die Y-Richtung ist parallel zu einer Pfeilrichtung der Markierung 41.
Figur 2C zeigt eine weitere beispielhafte Ausführungsform des Halbleiterkörpers 10'. Der Halbleiterkörper 10' gemäß Figur 2C stellt eine Weiterentwicklung des in Figur 2A gezeigten Halbleiterkörpers dar. Die Kante 15' weist vier Geradenstücke auf. Zwei der vier Geradenstücke liegen auf den Trennlinien
45 und zwei weitere Geradenstücke liegen auf den Trennlinien
46 gemäß Figur 2B. Die Ausnehmungen 17', 18' sind auf der ersten Linie 26 angeordnet.
Der zweite Bereich 12' umfasst einen Sensor 47. Der Sensor 47 weist eine mikromechanische Struktur 49 auf. Der Sensor 47 ist als Drucksensor realisiert. Die mikromechanische Struktur 49 umfasst eine Membran 42. In Figur 2C ist eine Aufsicht auf den Halbleiterkörper 10' und ein Querschnitt entlang der Gerade C, C der Aufsicht gezeigt. Im Querschnitt sind die Ausnehmungen 17', 18' gezeigt. Der Sensor 47 weist im Querschnitt eine Ausnehmung 43 auf. Die Ausnehmung 43 ist an der zweiten Hauptfläche 29 des Halbleiterkörpers 10' angeordnet. Die Membran 42 wird von einem umlaufenden Rahmen 44 gehalten. Der Rahmen 44 weist die Dicke WD auf. Die Membran 42 weist daher eine kleinere Dicke verglichen mit der Dicke WD auf.
Liegt an der ersten Hauptfläche 13 ein höherer Luftdruck ver- glichen mit einem Luftdruck an der zweiten Hauptfläche 29 an, so wird durch die Druckdifferenz die Membran in Richtung der Ausnehmung 43 gebogen. Die Durchbiegung kann kapazitiv bestimmt werden. Dazu wird der Halbleiterkörper 10' auf einen nicht gezeigten Träger aufgebracht. Der Träger weist eine Gegenelektrode auf, die mit der Membran 42 einen Plattenkondensator bildet. Zur Druckbestimmung wird eine Kapazität zwischen der Membran 42 und der Gegenelektrode gemessen.
Mit Vorteil kann mittels den um die mikromechanische Struktur 48 angeordneten Ausnehmungen 17', 18' das Risiko des Brechens des Halbleiterkörpers 10' reduziert werden.
Figur 2D zeigt eine weitere beispielhafte Ausführungsform eines Halbleiterkörpers 10', der eine Weiterbildung der in Figuren 2A bis 2C dargestellten Ausführungsformen ist. Gemäß Figur 2D weist der erste Bereich 11' die erste und die zweite Linie 26, 27 auf, an denen die Ausnehmungen 17', 18' angeord- net sind.
Der zweite Bereich 12 ' umfasst einen strukturierten Bereich 51. Der zweite Bereich 12' umfasst eine integrierte Schaltung 55. Die integrierte Schaltung 55 weist eine Analogschaltung 52 auf. Die Analogschaltung 52 ist mit dem strukturierten Bereich 51 über Leitungen verbunden. Darüber hinaus weist die integrierte Schaltung 55 eine Logikschaltung 53 auf. Die Logikschaltung 53 ist mit der Analogschaltung 52 über Leitungen verbunden. Zusätzlich weist der zweite Bereich 12' einen Speicher 54 auf. Der Speicher 54 ist mit der Logikschaltung
53 über Leitungen gekoppelt. Der zweite Bereich 12 weist darüber hinaus Anschlussflächen 50, englisch pads, auf. Die Anschlussflächen 50 sind an einem Rand des zweiten Bereichs 12' angeordnet. Die Analogschaltung 52 und/oder die Logikschal- tung 53 sind mit den Anschlussflächen 50 verbunden.
Die Anschlussflächen 50 sind für das Zuführen von elektrischer Energie an den Halbleiterkörper 10' vorgesehen. Weiter werden die Anschlussflächen 50 für das Bereitstellen von mittels des Sensors 47 ermittelten Informationen verwendet. Die Anschlussflächen 50 dienen der Ein- und Ausgabe von Signalen. Weist der strukturierte Bereich 51 beispielsweise einen Sen- sor 47 auf, wie er in den Figuren 2C, 2E bis 2H gezeigt ist, so werden die Sensorsignale mittels der Analogschaltung 52 vorverarbeitet und digitalisiert. Die von der Analogschaltung 52 digitalisierten Sensorsignale werden der Logikschaltung 53 zugeleitet. Die Logikschaltung 53 verarbeitet die digitali- sierten Sensorsignale mit Hilfe von im Speicher 54 gespeicherten Informationen. Die Logikschaltung 53 erzeugt Signale, die einer oder mehreren Anschlussflächen 50 zugeleitet werden .
In einer alternativen, nicht gezeigten Ausführungsform kann der erste Bereich 11' genau eine umlaufende Linie, nämlich die erste Linie 26, aufweisen, entlang der die Ausnehmungen 17', 18' angeordnet sind. In weiteren alternativen Ausführungsformen kann der erste Bereich 11' drei oder mehr umlau- fende Linien 26, 27, 28 aufweisen, entlang denen die Ausnehmungen 17', 18' angeordnet sind.
Figur 2E zeigt eine beispielhafte Ausführungsform eines strukturierten Bereich 51, der in der in Figur 2D gezeigten Ausführungsform des Halbleiterkörpers 10' angeordnet sein kann. Gemäß Figur 2E weist der zweite Bereich 12' einen Sensor 47' auf. Der Sensor 47' ist als mikromechanische Struktur 48 implementiert. Die mikromechanische Struktur 48 umfasst eine Zunge 56, englisch cantilever. Die Zunge 56 ist an einem Übergang 58 mit dem Substrat 31 des zweiten Bereichs 12' verbunden. Die Zunge 56 ist innerhalb einer Ausnehmung 57 in der mikromechanischen Struktur 48 beweglich. Die Zunge 56 kann sich vor allem in einer Richtung senkrecht zur ersten Haupt- fläche 13 bewegen. Die Zunge 56 kann polykristallines Silizium aufweisen.
Der Sensor 47' kann als Beschleunigungssensor eingesetzt wer- den. Bei einer Beschleunigung des Halbleiterkörpers 10' wird die Zunge 56 gegenüber der ersten Hauptfläche 13 aufgrund der Trägheit der Masse der Zunge 56 ausgelenkt. Der Sensor 47' detektiert Beschleunigungen senkrecht zur ersten Hauptfläche 13.
In einer nicht gezeigten beispielhaften Ausführungsform um- fasst der strukturierte Bereich 51 einen Sensor 47 gemäß Figur 2C. Der Sensor 47 weist dabei die Membran 42 auf.
Figur 2F zeigt eine weitere beispielhafte Ausführungsform des strukturierten Bereichs 51'. Die zweite Hauptfläche 12 um- fasst eine Nanostruktur 60. Die Nanostruktur 60 ist als Nano- röhren, englisch nanotube, realisiert. Die Nanostruktur 60 weist eine Vielzahl von Nanoröhren auf. Die Nanoröhren sind in der Aufsicht gemäß Figur 2F regelmäßig auf der Hauptfläche 13 des zweiten Bereichs 12' angeordnet. Die Nanostruktur 60 ist somit ein Nanosensorarray .
Figur 2G zeigt eine beispielhafte Ausführungsform des struk- turierten Bereiches 51' im Querschnitt entlang einer in Figur 2F gezeigten Gerade D-D'. Die Nanostruktur 60 weist Nanoröhren auf, deren Länge größer als deren Durchmesser ist. Die Nanostrukturen 60 sind auf der ersten Hauptfläche 13 angeordnet. Die Nanoröhren sind näherungsweise senkrecht zu der ers- ten Hauptfläche 13 ausgerichtet. Ein Ende der Nanoröhren kann als Sensorspitze 61 eingesetzt werden. Die Nanoröhren können elektrisch leitendes Material umfassen. Beispielsweise umfas- sen die Nanoröhren eine elektrisch leitende Struktur aus Kohlenstoff .
Figur 2H weist eine weitere beispielhafte Ausführungsform ei- nes strukturierten Bereiches 51' ' auf, die eine Weiterbildung des in den Figuren 2F und 2G gezeigten strukturierten Bereichs ist. In Figur 2H ist ebenfalls ein Querschnitt entlang der in Figur 2F angegebenen Gerade D-D' gezeigt. Gemäß Figur 2H ist im zweiten Bereich 12' auf dem Substrat 31 eine Isola- torschicht 63 angeordnet. Auf der Isolatorschicht 63 wiederum ist eine Elektrode 64 angeordnet. Die Elektrode 64 ist mit der integrierten Schaltung 55 verbunden. Die Nanostruktur 60 weist Nanoröhren auf, die an einem Ende auf der Elektrode 64 angeordnet sind.
Die Nanoröhren sind elektrisch leitend. Somit ist eine elektrische Leitung von der Sensorspitze 61 zur Elektrode 64 und von der Elektrode 64 zur integrierten Schaltung 55 möglich. Die Nanostruktur 60 kann beispielsweise zum Messen von Sub- stanzen in flüssigen oder gasförmigen Medien eingesetzt werden. Da die Nanostruktur 60 eine Vielzahl von Nanoröhren um- fasst, ist eine aktive Oberfläche der Nanostruktur 60 größer als die Fläche der Elektrode 64. Figur 2H zeigt somit eine Nanostruktur 60, mit der ein Sensor 47' ' realisiert werden kann.
Der zweite Bereich 12 ' gemäß den Figuren 2D bis 2H weist somit sowohl eine integrierte Schaltung 55 wie auch eine mikromechanische Struktur 42 beziehungsweise eine Nanostruktur 60 auf. Der zweite Bereich 12' weist somit ein mikroelektrome- chanisches System 49, englisch micro electronic mechanical System, abgekürzt MEMS, auf. Figur 3A zeigt eine beispielhafte Ausführungsform einer Ausnehmung, wie sie im ersten Bereich 11, 11' im Halbleiterkörper 10, 10' gemäß Figuren IA bis IB und Figuren 2A bis 2H eingesetzt werden kann. Die Ausnehmung 17 erstreckt sich von der ersten Hauptfläche 13 bis in das Substrat 31 des Halbleiterkörpers 10. Die Ausnehmung 17 weist die Tiefe T auf. Die Tiefe T hat einen kleineren Wert als die Dicke WD des Halbleiterkörpers 10. Die Ausnehmung 17 ist als Zylinder realisiert. Eine Mittelachse des Zylinders ist senkrecht zu der ersten Hauptfläche 13. Ein Durchmesser D des Zylinders weist beispielsweise den Wert 300 μm auf. Die Tiefe T ist größer als der Durchmesser D.
Mit Vorteil ist die Ausnehmung 17 zylinderförmig, so dass sie mittels eines Trockenätzprozesses mit hoher Genauigkeit hergestellt werden kann.
Figur 3B zeigt eine alternative Ausführungsform einer Ausnehmung, wie sie im ersten Bereich 11, 11' im Halbleiter- körper 10, 10' gemäß Figuren IA bis IC und Figuren 2A bis 2H eingesetzt werden kann. Die Ausnehmung 17' ' weist eine Quaderform auf. Der Quader erstreckt sich von der ersten Hauptfläche 13 in das Substratmaterial 31. Die Tiefe T des Quaders hat einen kleineren Wert als die Dicke WD des Halbleiterkör- pers 10. In der ersten Hauptfläche 13 hat der Quader eine
Seitenlänge SLl und weitere Seitenlänge SL2. Die Seitenlänge SLl weist einen kleineren Wert als die weitere Seitenlänge SL2 auf. Die Seitenlänge SLl hat beispielsweise den Wert 300 μm. Die Tiefe T ist größer als die Seitenlänge SLl.
Mit Vorteil hat die Ausnehmung 17' ' einen rechteckigen Querschnitt in der ersten Hauptfläche 13, da dadurch ein einfacher Entwurf einer Herstellungsmaske ermöglicht ist. Bezugs zeichenliste
10, 10' Halbleiterkörper
11, 11' erster Bereich 12, 12' zweiter Bereich
13 erste Hauptfläche
14 Mittelpunkt 15, 15' Kante
16 dritter Bereich 17, 17', 17' ' Ausnehmung
18, 18' Ausnehmung
19, 19' Ausnehmung 20 bis 25 Ausnehmung 26 erste Line 27 zweite Linie
28 dritte Linie
29 zweite Hauptfläche
31 Substrat
32 erste Hauptachse 33 zweite Hauptachse
34 dritte Hauptachse
40 Scheibe
41 Markierung
42 Membran 43 Ausnehmung
44 Rahmen
45 Trennlinie
46 Trennlinie 47, 47' , 47' ' Sensor 48 mikromechanische Struktur
49 mikroelektromechanisches System
50 Anschlussfläche
51, 51', 51' ' strukturierter Bereich 52 Analogschaltung
53 Logikschaltung
54 Speicher
55 integrierte Schaltung
56 Zunge
57 Ausnehmung
58 Übergang
60 Nanostruktur
61 Sensorspitze
63 Isolatorschicht
64 Elektrode
D Durchmesser
E Abstand
SLl Seitenlänge
SL2 weitere Seitenlänge
T Tiefe
WD Dicke

Claims

Patentansprüche
1. Halbleiterkörper, umfassend einen ersten Bereich (11) mit einer Anzahl von Ausneh- mungen (17, 20, 23), die sich von einer ersten Hauptfläche (13) des Halbleiterkörpers (10) in ein Substrat (31) des Halbleiterkörpers (10) erstrecken, und einen zweiten Bereich (12), der in der ersten Hauptfläche (13) von dem ersten Bereich (11) umschlossen ist und eine Struktur aus einer Gruppe, umfassend eine integrierte Schaltung (55), eine mikromechanische Struktur (48), einen Sensor (47), ein mikroelektromechanisches System (49) und eine Nanostruktur (60), umfasst.
2. Halbleiterkörper nach Anspruch 1, bei dem die Ausnehmungen (17, 20, 23) jeweils eine Hauptrichtung (32, 33, 34) aufweisen derart, dass die Hauptrichtungen (32, 33, 34) im wesentlichen zueinander parallel sind.
3. Halbleiterkörper nach Anspruch 2, bei dem die Hauptrichtungen (32, 33, 34) der Ausnehmungen (17, 20, 23) näherungsweise orthogonal zu der ersten Hauptfläche (13) angeordnet sind.
4. Halbleiterkörper nach einem der Ansprüche 1 bis 3, bei dem mindestens eine der Ausnehmungen (17, 17' ', 20, 23) zylinderförmig oder quaderförmig ist.
5. Halbleiterkörper nach Anspruch 4, bei dem ein Durchmesser (D) einer zylinderförmigen Ausnehmung (17, 20, 23) oder eine Seitenlänge (SLl) einer quaderförmigen Ausnehmung (17' ') in der ersten Hauptfläche (13) einen Wert aus einem Intervall zwischen 1 μm und 1000 μm aufweist.
6. Halbleiterkörper nach Anspruch 4 oder 5, bei dem ein Durchmesser (D) einer zylinderförmigen Ausnehmung (17, 20, 23) oder eine Seitenlänge (SLl) einer quaderförmigen Ausnehmung (17' ') einen Wert aus einem Intervall zwischen 50 μm und 500 μm aufweist.
7. Halbleiterkörper nach Anspruch 5 oder 6, bei dem ein lichter Abstand (E) zwischen zwei benachbarten Ausnehmungen (17, 20, 23) in der ersten Hauptfläche (13) ei- nen Wert aus einem Intervall aufweist, das die Hälfte des Wertes des Durchmessers (D) oder der Seitenlänge (SLl) und ein Vielfaches des Wertes des Durchmessers (D) oder der Seitenlänge (SLl) umfasst.
8. Halbleiterkörper nach einem der Ansprüche 1 bis 7, bei dem eine Abmessung (T) mindestens einer der Ausnehmungen (17, 20, 23) senkrecht zu der ersten Hauptfläche (13) einen Wert aus einem Intervall zwischen der Hälfte einer Dicke (WD) des Halbleiterkörpers (10) und der Dicke (WD) des Halbleiter- körpers (10) aufweist.
9. Halbleiterkörper nach einem der Ansprüche 1 bis 8, bei dem sich mindestens eine der Ausnehmungen (17, 20, 23) von der ersten Hauptfläche (13) bis zu einer zweiten Haupt- fläche (29) des Halbleiterkörpers (10) erstreckt.
10. Halbleiterkörper nach einem der Ansprüche 1 bis 9, bei dem die Ausnehmungen (17, 20, 23) regelmäßig angeordnet sind.
11. Halbleiterkörper nach einem der Ansprüche 1 bis 10, bei dem die Ausnehmungen (17, 20, 23) entlang mindestens einer Linie (26, 27, 28) angeordnet sind, die der erste Bereich
(11) in der ersten Hauptfläche (13) aufweist.
12. Halbleiterkörper nach einem der Ansprüche 1 bis 11, bei dem die Ausnehmungen (17, 20, 23) ausgelegt sind, einen mechanischen Stress in dem ersten Bereich (11) zu erzeugen.
13. Halbleiterkörper nach einem der Ansprüche 1 bis 12, bei dem in der ersten Hauptfläche (13) der zweite Bereich
(12) näherungsweise als Kreisfläche und der erste Bereich
(11) näherungsweise als Kreisring ausgebildet sind.
14. Halbleiterkörper nach einem der Ansprüche 1 bis 12, bei dem in der ersten Hauptfläche (13) der zweite Bereich
(12') näherungsweise als Rechteck und der erste Bereich (H') näherungsweise als umlaufender Streifen ausgebildet sind.
15. Verfahren zum Bearbeiten eines Halbleiterkörpers, umfassend
Ätzen einer Anzahl von Ausnehmungen (17, 20, 23) derart, dass sie sich von einer ersten Hauptfläche (13) des Halbleiterkörpers (10) in ein Substrat (31) des Halbleiterkörpers (10) in einem erstem Bereich (11) des Halbleiterkörpers (10) erstre- cken und derart angeordnet sind, dass ein zweiter Bereich
(12) in der ersten Hauptfläche (13) von dem ersten Bereich (11) umschlossen ist und
Herstellen einer Struktur aus einer Gruppe, umfassend eine integrierte Schaltung (55) , eine mikromechanische Struktur (48), einen Sensor (47), ein mikroelektromechanisches System (49) und eine Nanostruktur (60), im zweiten Bereich (12) .
16. Verfahren nach Anspruch 15, bei dem die Ausnehmungen (17, 20, 23) mittels eines Trockenätzverfahrens geätzt werden.
PCT/EP2008/063799 2007-10-16 2008-10-14 Halbleiterkörper und verfahren zum bearbeiten eines halbleiterkörpers WO2009050166A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007049561A DE102007049561A1 (de) 2007-10-16 2007-10-16 Halbleiterkörper und Verfahren zum Bearbeiten eines Halbleiterkörpers
DE102007049561.9 2007-10-16

Publications (2)

Publication Number Publication Date
WO2009050166A2 true WO2009050166A2 (de) 2009-04-23
WO2009050166A3 WO2009050166A3 (de) 2009-10-15

Family

ID=40458737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/063799 WO2009050166A2 (de) 2007-10-16 2008-10-14 Halbleiterkörper und verfahren zum bearbeiten eines halbleiterkörpers

Country Status (2)

Country Link
DE (1) DE102007049561A1 (de)
WO (1) WO2009050166A2 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793783A (ja) * 1993-09-21 1995-04-07 Toshiba Corp ミラー駆動装置
WO2000079287A1 (en) * 1999-06-22 2000-12-28 Honeywell International Inc. Combined enhanced shock load capability and stress isolation structure for an improved performance silicon micro-machined accelerometer
US6589333B1 (en) * 1999-09-17 2003-07-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method for the manufacture of a substrate, substrate manufactured in accordance with this method, carrier wafer and diamond jewel
US7280262B1 (en) * 2006-05-24 2007-10-09 Honeywell International Inc. Integrated die level isolation for a MEMS device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
DE102005047102B3 (de) * 2005-09-30 2007-05-31 Infineon Technologies Ag Halbleiterbauelement mit pn-Übergang

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793783A (ja) * 1993-09-21 1995-04-07 Toshiba Corp ミラー駆動装置
WO2000079287A1 (en) * 1999-06-22 2000-12-28 Honeywell International Inc. Combined enhanced shock load capability and stress isolation structure for an improved performance silicon micro-machined accelerometer
US6589333B1 (en) * 1999-09-17 2003-07-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method for the manufacture of a substrate, substrate manufactured in accordance with this method, carrier wafer and diamond jewel
US7280262B1 (en) * 2006-05-24 2007-10-09 Honeywell International Inc. Integrated die level isolation for a MEMS device

Also Published As

Publication number Publication date
WO2009050166A3 (de) 2009-10-15
DE102007049561A1 (de) 2009-04-23

Similar Documents

Publication Publication Date Title
DE19954022B4 (de) Halbleitersensor für eine physikalische Grösse und Verfahren zu dessen Herstellung
EP1874678B1 (de) Mems-sensor mit deformationsfreier rückelektrode
DE102005043645B4 (de) Halbleitersensor für eine physikalische Grösse und Verfahren zur Herstellung eines solchen
DE102018203029A1 (de) Kapazitives MEMS-Bauelement, kapazitiver MEMS-Schallwandler, Verfahren zum Bilden eines kapazitiven MEMS-Bauelements und Verfahren zum Betreiben eines kapazitiven MEMS-Bauelements
DE102015108918A1 (de) System und Verfahren für ein Mikrofon
DE102006047203B4 (de) Mikrophonanordnung und Verfahren zu deren Herstellung
EP0720748B1 (de) Integrierte mikromechanische sensorvorrichtung und verfahren zu deren herstellung
DE102017204006B3 (de) MEMS-Schallwandler, MEMS-Mikrophon und Verfahren zum Bereitstellen eines MEMS-Schallwandlers
DE19718370A1 (de) Verfahren zum Herstellen einer Membran eines akustischen Wandlers und akustischer Wandler oder Drucksensor
DE102013114218A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
DE102010039293A1 (de) Mikromechanisches Bauteil und Herstellungsverfahren für ein mikromechanisches Bauteil
DE102016101182B4 (de) MEMS-Struktur und Verfahren zu ihrer Herstellung
DE19756849A1 (de) Halbleitermikromaschine und Herstellungsverfahren dafür
DE4318466A1 (de) Mikromechanischer Sensor und Verfahren zu dessen Herstellung
DE102017103747B4 (de) Mikroelektromechanisches System und Verfahren zum Herstellen eines Mikroelektromechanischen Systems
DE102013209479B4 (de) Verfahren zur Verarbeitung eines Wafers an unmaskierten Bereichen und zuvor maskierten Bereichen zur Reduzierung einer Waferdicke
DE102017102190B4 (de) Membranbauteile und Verfahren zum Bilden eines Membranbauteils
DE102010061782B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauelements
DE102013001674B4 (de) Vertikale druckempfindliche Struktur
DE69836813T2 (de) Verfahren zur Herstellung von Winkelgeschwindigkeitsmessern
DE102016212693A1 (de) Drucksensorvorrichtung und Herstellungsverfahren
DE102017102545B4 (de) Halbleitervorrichtung, Drucksensor, Mikrofon, Beschleunigungssensor und Verfahren zum Bilden einer Halbleitervorrichtung
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
EP1113980B1 (de) Apertur in einem halbleitermaterial sowie herstellung der apertur und verwendung
DE10162983B4 (de) Kontaktfederanordnung zur elektrischen Kontaktierung eines Halbleiterwafers zu Testzwecken sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08840331

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08840331

Country of ref document: EP

Kind code of ref document: A2