WO2009046300A3 - Appareil de bus de données mésosynchrone et procédé de transmission de données - Google Patents

Appareil de bus de données mésosynchrone et procédé de transmission de données Download PDF

Info

Publication number
WO2009046300A3
WO2009046300A3 PCT/US2008/078752 US2008078752W WO2009046300A3 WO 2009046300 A3 WO2009046300 A3 WO 2009046300A3 US 2008078752 W US2008078752 W US 2008078752W WO 2009046300 A3 WO2009046300 A3 WO 2009046300A3
Authority
WO
WIPO (PCT)
Prior art keywords
data
time delay
module
mesosynchronous
memory system
Prior art date
Application number
PCT/US2008/078752
Other languages
English (en)
Other versions
WO2009046300A2 (fr
Inventor
James H Jones
Kevin D Drucker
Jon C R Bennett
Original Assignee
Violin Memory Inc
James H Jones
Kevin D Drucker
Jon C R Bennett
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Violin Memory Inc, James H Jones, Kevin D Drucker, Jon C R Bennett filed Critical Violin Memory Inc
Priority to EP08836238A priority Critical patent/EP2201463A4/fr
Priority to JP2010528163A priority patent/JP2011502293A/ja
Priority to CN2008801113298A priority patent/CN101836193B/zh
Priority to KR1020107009902A priority patent/KR101132321B1/ko
Publication of WO2009046300A2 publication Critical patent/WO2009046300A2/fr
Publication of WO2009046300A3 publication Critical patent/WO2009046300A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

L'invention concerne un système de mémoire dans lequel la durée de transmission de données entre des modules de mémoire est gérée de sorte que le retard temporel global entre des points spécifiés dans le système de mémoire est maintenu constant. Chaque voie d'un bus multivoie peut être gérée séparément et une trame de données évaluée au niveau du module destinataire, sans nécessiter de correction de désalignement au niveau des modules intermédiaires. Le retard temporel de propagation de données à travers un module, qui peut comporter un commutateur pour dérouter les données, est réduit par l'actionnement du trajet des données à travers le module au niveau d'un ou plusieurs sous-multiples du débit de données sériel de bus et la sélection du point d'échantillonnage des données reçues de sorte que des variations de retard dues à des modifications de température ou au vieillissement sont absorbées.
PCT/US2008/078752 2007-10-05 2008-10-03 Appareil de bus de données mésosynchrone et procédé de transmission de données WO2009046300A2 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP08836238A EP2201463A4 (fr) 2007-10-05 2008-10-03 Appareil de bus de données mésosynchrone et procédé de transmission de données
JP2010528163A JP2011502293A (ja) 2007-10-05 2008-10-03 メソシンクロナス・データ・バス装置及びデータ伝送方法
CN2008801113298A CN101836193B (zh) 2007-10-05 2008-10-03 一种同步数据总线装置及数据传输方法
KR1020107009902A KR101132321B1 (ko) 2007-10-05 2008-10-03 중간동기식 데이터 버스 장치 및 데이터 전송 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99789907P 2007-10-05 2007-10-05
US60/997,899 2007-10-05

Publications (2)

Publication Number Publication Date
WO2009046300A2 WO2009046300A2 (fr) 2009-04-09
WO2009046300A3 true WO2009046300A3 (fr) 2009-05-22

Family

ID=40526961

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2008/078752 WO2009046300A2 (fr) 2007-10-05 2008-10-03 Appareil de bus de données mésosynchrone et procédé de transmission de données

Country Status (5)

Country Link
EP (1) EP2201463A4 (fr)
JP (1) JP2011502293A (fr)
KR (1) KR101132321B1 (fr)
CN (1) CN101836193B (fr)
WO (1) WO2009046300A2 (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101990089B (zh) * 2009-08-07 2013-01-02 宏碁股份有限公司 串流影音资料传输控制方法及其设备
CN103051441B (zh) * 2013-01-23 2015-03-18 和记奥普泰通信技术有限公司 基于fpga的时钟数据恢复处理方法
KR101579054B1 (ko) 2014-03-26 2015-12-21 한국원자력의학원 포도필로톡신 아세테이트를 유효 성분으로 포함하는 방사선치료 증진제
CN106033231B (zh) * 2015-03-16 2020-03-24 联想(北京)有限公司 一种信息处理方法、时钟分频装置及信息处理系统
CN108259134B (zh) * 2018-01-10 2021-04-13 上海灵动微电子股份有限公司 一种基于afp协议的数据传输方法
KR102090554B1 (ko) 2018-04-13 2020-03-18 한국원자력의학원 β-아포피크로포도필린을 유효 성분으로 포함하는 방사선 치료 증진제
CN114127767A (zh) * 2019-08-21 2022-03-01 华为技术有限公司 一种数据处理的设备以及系统
CN112463671A (zh) * 2020-12-04 2021-03-09 上海君协光电科技发展有限公司 一种数据延时系统、方法、装置、计算机设备及存储介质
CN113360130B (zh) * 2021-08-11 2021-10-29 新华三技术有限公司 一种数据传输方法、装置及系统
CN114495998B (zh) * 2021-12-15 2023-11-10 西安紫光国芯半导体有限公司 一种数据存储器以及电子装置
CN117574819A (zh) * 2023-11-14 2024-02-20 上海奎芯集成电路设计有限公司 一种接收数据偏差调整电路和接收数据偏差调整方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970798A (en) * 1974-04-26 1976-07-20 International Business Machines Corporation Time division multiplex data transmission system
US4558455A (en) * 1982-09-28 1985-12-10 International Business Machines Corporation Data transmission system
US4845709A (en) * 1986-05-14 1989-07-04 Mitsubishi Denki K.K. Data transfer control system
US6445719B1 (en) * 1998-08-28 2002-09-03 Adtran Inc. Method, system and apparatus for reducing synchronization and resynchronization times for systems with pulse stuffing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266943A (ja) * 1986-05-14 1987-11-19 Mitsubishi Electric Corp デ−タ転送制御方式
US5872959A (en) * 1996-09-10 1999-02-16 Lsi Logic Corporation Method and apparatus for parallel high speed data transfer
US6356610B1 (en) * 1998-06-23 2002-03-12 Vlsi Technology, Inc. System to avoid unstable data transfer between digital systems
US6889336B2 (en) * 2001-01-05 2005-05-03 Micron Technology, Inc. Apparatus for improving output skew for synchronous integrate circuits has delay circuit for generating unique clock signal by applying programmable delay to delayed clock signal
CN1161901C (zh) * 2001-05-14 2004-08-11 华为技术有限公司 光通信系统中上行高速数据的同步接收方法与电路
US7065101B2 (en) * 2001-11-15 2006-06-20 International Business Machines Corporation Modification of bus protocol packet for serial data synchronization
US20050166006A1 (en) * 2003-05-13 2005-07-28 Advanced Micro Devices, Inc. System including a host connected serially in a chain to one or more memory modules that include a cache
US7143207B2 (en) * 2003-11-14 2006-11-28 Intel Corporation Data accumulation between data path having redrive circuit and memory device
US20050259692A1 (en) * 2004-05-19 2005-11-24 Zerbe Jared L Crosstalk minimization in serial link systems
JP2006065697A (ja) * 2004-08-27 2006-03-09 Hitachi Ltd 記憶デバイス制御装置
JP2006072968A (ja) * 2004-08-31 2006-03-16 Samsung Electronics Co Ltd 非周期クロックを有するメモリモジュール、メモリユニット、ハブ及びこれらを用いた方法
US7400862B2 (en) * 2004-10-25 2008-07-15 Skyworks Solutions, Inc. Transmit-receive switch architecture providing pre-transmit isolation
US7434192B2 (en) * 2004-12-13 2008-10-07 Altera Corporation Techniques for optimizing design of a hard intellectual property block for data transmission
KR101427867B1 (ko) * 2005-04-21 2014-08-11 바이올린 메모리 인코포레이티드 상호접속 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970798A (en) * 1974-04-26 1976-07-20 International Business Machines Corporation Time division multiplex data transmission system
US4558455A (en) * 1982-09-28 1985-12-10 International Business Machines Corporation Data transmission system
US4845709A (en) * 1986-05-14 1989-07-04 Mitsubishi Denki K.K. Data transfer control system
US6445719B1 (en) * 1998-08-28 2002-09-03 Adtran Inc. Method, system and apparatus for reducing synchronization and resynchronization times for systems with pulse stuffing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2201463A4 *

Also Published As

Publication number Publication date
WO2009046300A2 (fr) 2009-04-09
KR20100098596A (ko) 2010-09-08
EP2201463A2 (fr) 2010-06-30
KR101132321B1 (ko) 2012-04-05
JP2011502293A (ja) 2011-01-20
CN101836193A (zh) 2010-09-15
CN101836193B (zh) 2012-10-03
EP2201463A4 (fr) 2010-10-13

Similar Documents

Publication Publication Date Title
WO2009046300A3 (fr) Appareil de bus de données mésosynchrone et procédé de transmission de données
WO2011016934A3 (fr) Procédé et système de synchronisation de signaux d'adresse et de commande dans des modules de mémoire chaînés
WO2010016889A3 (fr) Architectures mémoire flexibles et expansibles
WO2006083965A3 (fr) Systeme et procede de traitement efficace du trafic
DE602009000748D1 (de) Verkehrslastabhängige Leistungsreduzierung in Hochgeschwindigkeits-Paketvermittlungssystemen
EP2109339B8 (fr) Système de transmission/réception de données, terminal, dispositif de relais et procédé de transmission de données
WO2008042116A3 (fr) Appareil, système et procédé permettant de partager des contacts de sortie entre de multiples relais
ATE490494T1 (de) Steuer- und/oder datenübertragungsmodul
WO2014146027A3 (fr) Systèmes et procédés impliquant des circuits à mémoire d'inversion de bus de données, configuration et/ou opération
ATE514287T1 (de) Mehrstufiges paketschaltungssystem mit wechselndem verkehrsrouting
WO2008044112A3 (fr) Intégrité des communications à faible largeur de bande
WO2012174465A3 (fr) Procédé et système de communication de paquets de données
WO2012015960A3 (fr) Dispositif électronique comportant un verre de couverture renforcé sélectivement
WO2010099513A3 (fr) Réseau adaptatif avec mise à l'échelle automatique
EP2439860A3 (fr) Procédé de transmission, station de base et station mobile pour un système de communication avec antennes multiples
WO2012023149A3 (fr) Commutateur compatible de virtualisation d'entrée/de sortie multi-racine
WO2011106288A3 (fr) Transport de communication optimisé pour environnement de centre de données
WO2013025015A3 (fr) Terminal dans un système de communication et son procédé de commande
EP1886291A4 (fr) Methode de communication de systeme de droit de priorite de circulation
WO2008114083A3 (fr) Procédé de transmission de données dans un système de communication
WO2010132754A3 (fr) Procédés et appareil pour supporter une communication sur différentes plages dans un réseau sans fil
JP2007312380A5 (fr)
WO2011040788A3 (fr) Procédé et dispositif de traitement de rétroaction harq dans un système de communications mobiles
WO2012135520A3 (fr) Procédés et appareil de gestion de trafic dans réseaux dwdm de commutation à plusieurs modes
WO2008077061A3 (fr) Utilisation de canaux terrestres pour augmenter les canaux de satellite pour un trafic de faible latence

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880111329.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08836238

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2010528163

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2008836238

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20107009902

Country of ref document: KR

Kind code of ref document: A