CN117574819A - 一种接收数据偏差调整电路和接收数据偏差调整方法 - Google Patents
一种接收数据偏差调整电路和接收数据偏差调整方法 Download PDFInfo
- Publication number
- CN117574819A CN117574819A CN202311516186.1A CN202311516186A CN117574819A CN 117574819 A CN117574819 A CN 117574819A CN 202311516186 A CN202311516186 A CN 202311516186A CN 117574819 A CN117574819 A CN 117574819A
- Authority
- CN
- China
- Prior art keywords
- received data
- data
- delay
- specific conversion
- conversion process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 154
- 238000006243 chemical reaction Methods 0.000 claims abstract description 126
- 238000005070 sampling Methods 0.000 claims abstract description 60
- 230000003111 delayed effect Effects 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种接收数据偏差调整电路和接收数据偏差调整方法,通过训练数据发送器发送读指令,并基于读指令生成内部时钟,当接收到从设备根据读指令发送的预设格式的数据得到各个接收数据后,对应各个接收数据的多个延时模块基于当前延时配置对相应接收数据进行延时,对应各个接收数据的多个采样模块对延时后的接收数据进行采样,得到各个接收数据对应的采样数据,训练数据判断器再基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置,提升了接收数据的完整性和可靠性。
Description
技术领域
本发明涉及存储器技术领域,尤其涉及一种接收数据偏差调整电路和接收数据偏差调整方法。
背景技术
在DRAM(Dynamic Random Access Memory,动态随机存取存储器)、FLASH(NANDFlash Memory,非易失性闪存存储器)和HBM(High-Bandwidth Memory,高带宽存储器)等高速的存储器器件运行的速度现在越来越快。在进行读操作的时候,从从设备接收回来的多比特数据,可能由于线路上的走线或者信号之间的干扰,造成每个比特的数据到主设备的延时有长有短,但是从设备返回的只有一个时钟。而这种链路延时的不同对接收端(即主设备)会造成影响,使得主设备接收到的多个数据之间存在时间上的偏差。上述接收数据间的偏差对于低速产品的影响可能不会太明显,但是对于DRAM、FLASH和HBM等高速器件而言,接收数据的偏差则会带来较大的负面影响,可能造成接收数据的完整性和可靠性受损。
因此在高速存储器器件的场景下,需要消除从设备发送的各个数据之间的接收偏差,从而保证接收数据的完整性和可靠性。
发明内容
本发明提供一种接收数据偏差调整电路和接收数据偏差调整方法,用以解决现有技术中接收数据的偏差可能造成接收数据的完整性和可靠性受损的缺陷。
本发明提供一种接收数据偏差调整电路,包括:
训练数据发送器、对应各个接收数据的多个延时模块、对应各个接收数据的多个采样模块,以及训练数据判断器;
所述训练数据发送器用于发送读指令,并基于所述读指令生成内部时钟;
当接收到从设备根据所述读指令发送的预设格式的数据得到各个接收数据后,对应各个接收数据的多个延时模块用于基于当前延时配置对相应接收数据进行延时,对应各个接收数据的多个采样模块用于对延时后的接收数据进行采样,得到各个接收数据对应的采样数据;
所述训练数据判断器用于基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置。
根据本发明提供的一种接收数据偏差调整电路,所述预设格式的数据由连续多个1和连续多个0组成。
根据本发明提供的一种接收数据偏差调整电路,所述训练数据判断器具体用于:
基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量,并基于各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量、单个单位间隔的传输时间以及一个延时档位对应的延时时长,确定各个接收数据的特定转换过程对应的延时档位;
其中,任一接收数据对应的采样数据中的特定转换过程为所述任一接收数据对应的采样数据中首次由高电平转换为低电平、首次由低电平转换为高电平或者首次由高电平转换为低电平后由低电平再次转换为高电平。
根据本发明提供的一种接收数据偏差调整电路,所述训练数据判断器还具体用于:
基于各个接收数据的特定转换过程对应的延时档位,确定特定转换过程对应的延时档位最大的基准接收数据,以及确定所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异;
基于所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异,设置对应所述其他接收数据的延时模块的延时配置。
根据本发明提供的一种接收数据偏差调整电路,所述训练数据发送器具体用于发送四个读指令,并基于所述四个读指令中的第三个读指令生成内部时钟。
本发明还提供基于如上述任一种接收数据偏差调整电路的一种接收数据偏差调整方法,包括:
基于训练数据发送器发送读指令,并基于所述读指令生成内部时钟;
当接收到从设备根据所述读指令发送的预设格式的数据得到各个接收数据后,基于对应各个接收数据的多个延时模块,利用当前延时配置对相应接收数据进行延时,并基于对应各个接收数据的多个采样模块对延时后的接收数据进行采样,得到各个接收数据对应的采样数据;
基于训练数据判断器,利用各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置。
根据本发明提供的一种接收数据偏差调整方法,所述预设格式的数据由连续多个1和连续多个0组成。
根据本发明提供的一种接收数据偏差调整方法,所述基于训练数据判断器,利用各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,具体包括:
基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量,并基于各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量、单个单位间隔的传输时间以及一个延时档位对应的延时时长,确定各个接收数据的特定转换过程对应的延时档位;
其中,任一接收数据对应的采样数据中的特定转换过程为所述任一接收数据对应的采样数据中首次由高电平转换为低电平、首次由低电平转换为高电平或者首次由高电平转换为低电平后由低电平再次转换为高电平。
根据本发明提供的一种接收数据偏差调整方法,所述基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置,具体包括:
基于各个接收数据的特定转换过程对应的延时档位,确定特定转换过程对应的延时档位最大的基准接收数据,以及确定所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异;
基于所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异,设置对应所述其他接收数据的延时模块的延时配置。
根据本发明提供的一种接收数据偏差调整方法,所述基于训练数据发送器发送读指令,并基于所述读指令生成内部时钟,具体包括:
基于训练数据发送器发送四个读指令,并基于所述四个读指令中的第三个读指令生成内部时钟
本发明提供的一种接收数据偏差调整电路和接收数据偏差调整方法,通过训练数据发送器发送读指令,并基于读指令生成内部时钟,当接收到从设备根据读指令发送的预设格式的数据得到各个接收数据后,对应各个接收数据的多个延时模块基于当前延时配置对相应接收数据进行延时,对应各个接收数据的多个采样模块对延时后的接收数据进行采样,得到各个接收数据对应的采样数据,训练数据判断器再基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置,根据内部生成的时钟去做接收数据的偏差调整,得以在主设备端消除接收数据之间的接收偏差,不需要从设备回复的时钟,提升了接收数据的完整性和可靠性,且通过设置从设备发送的预设格式的数据,可以提供较大的接收数据调整范围,提升了该接收偏差调整电路和方法的应用范围。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的一种接收数据偏差调整电路的结构示意图;
图2是本发明提供的偏差调整前后的采样数据的示意图;
图3是本发明提供的一种接收数据偏差调整方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在主设备进行读操作的时候,从从设备接收回来的多比特数据,可能由于线路上的走线或者信号之间的干扰,造成每个比特的数据到主设备的延时有长有短,该接收数据间的延时偏差对于DRAM、FLASH和HBM等高速器件而言,会带来较大的负面影响,可能造成接收数据的完整性和可靠性受损。
对此,本发明提供一种接收数据偏差调整电路,该电路部署在主设备中。图1是本发明提供的一种接收数据偏差调整电路的结构示意图,如图1所示,该接收数据偏差调整电路包括:
训练数据发送器110,对应各个接收数据的多个延时模块120、121...、12N,对应各个接收数据的多个采样模块130、131、...、13N,以及训练数据判断器140。
所述训练数据发送器110用于发送读指令,并基于所述读指令生成内部时钟;
当接收到从设备根据所述读指令发送的预设格式的数据得到各个接收数据后,对应各个接收数据的多个延时模块120、121...、12N用于基于当前延时配置对相应接收数据进行延时,对应各个接收数据的多个采样模块130、131、...、13N用于对延时后的接收数据进行采样,得到各个接收数据对应的采样数据;
所述训练数据判断器140用于基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置。
具体地,训练数据发送器110可以根据DRAM特性发送连续多次读指令,并根据其中一个读指令在PHY(Physical Layer)内部生成一个内部时钟。其中,内部时钟用于后续对应各个接收数据的多个采样模块130、131、...、13N的数据采样过程,而为了能够完整采集到各个接收数据中的特定转换过程(将在后文详述),可以基于DRAM的RL特性,选择多个连续读指令中的一个读指令触发生成内部时钟。在一些实施例中,可以选取第三个读指令来触发生成内部时钟。
当训练数据发送器110发送了读指令之后,从设备会根据读指令发送多个预设格式的数据。其中,预设格式的数据由连续多个1和连续多个0组成,例如1111000011110000,本发明实施例不对连续1的个数或连续0的个数作出任何限制。主设备接收到从设备根据读指令发送的上述各个预设格式的数据,从而得到各个接收数据DATA0、DATA1、...DATAN后,对应各个接收数据的多个延时模块120、121...、12N会基于当前延时配置对相应接收数据进行延时。其中,延时模块120、121...、12N的当前延时配置指示了相应延时模块对相应接收数据的延时程度,各个延时模块120、121...、12N的当前延时配置可以相同也可以不同,其可以根据实际应用场景提前设置,本发明实施例对此不作具体限定。
随后,对应各个接收数据的多个采样模块130、131、...、13N会对上述延时模块120、121、...12N延时后的相应接收数据进行采样,得到各个接收数据对应的采样数据。训练数据判断器140基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位。其中,任一接收数据的特定转换过程对应的延时档位表示了为了采样到该特定转换过程需要对当前内部时钟进行延时的时长,即从当前采样得到的首位数据开始持续到该特定转换过程的时刻的时长,该延时档位可以为延时时间、基本延时单元的个数或延时等级等可以指示延时时长的数据,本发明实施例对此不作具体限定。
在一些实施例中,任一接收数据对应的采样数据中的特定转换过程可以是首次由高电平转换为低电平(1->0)、首次由低电平转换为高电平(0->1)或者首次由高电平转换为低电平后由低电平再次转换为高电平(1->0->1)。训练数据判断器140在基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位时,可以首先基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔(Unit Interval,UI)数量,然后基于各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量、单个单位间隔的传输时间(例如200ps)以及一个延时档位对应的延时时长(例如延时一个档位可以延时2ps),确定各个接收数据的特定转换过程对应的延时档位。例如,当一个接收数据的特定转换过程对应的单位间隔数量为1个,单个单位间隔的传输时间为200ps,且一个延时档位对应的延时时长为2ps,那么该接收数据的特定转换过程对应的延时档位时为100档。
需要说明的是,若各个接收数据对应的采样数据中没有采样到特定转换过程,则可以基于预设延时档位对内部时钟进行延时,以确保采集到上述特定转换过程。
根据各个接收数据的特定转换过程对应的延时档位,训练数据判断器140可以确定各个接收数据的特定转换过程对应的延时档位之间的差异,并根据该差异设置对应各个接收数据的多个延时模块120、121、...12N的延时配置,使得对应各个接收数据的多个延时模块120、121、...12N根据新设置的延时配置对相应接收数据进行延时后,对应各个接收数据的多个采样模块131、132、...、13N采样得到的各个采样数据的延时是一致的。根据上述差异设置对应各个接收数据的多个延时模块的延时配置前后,对应各个接收数据的多个采样模块131、132、...、13N采样得到的各个采样数据的示意图如图2所示。
在另一些实施例中,训练数据判断器140基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置时,可以基于各个接收数据的特定转换过程对应的延时档位,确定特定转换过程对应的延时档位最大的基准接收数据,以及确定该基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异。随后,基于该基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异,设置对应其他接收数据的延时模块的延时配置(例如可以将该接收数据的特定转换过程对应的延时档位与该基准接收数据的特定转换过程对应的延时档位的差异与当前延时配置相加),使得可以在当前延时配置基础上基于相应差异对应的延时时长将其他接收数据继续延时。例如,当DATA0、DATA1、...DATAN的特定转换过程对应的延时档位分别为55、65、...、60时,选取特定转换过程对应的延时档位最大的DATA1为基准接收数据,并计算该基准接收数据的特定转换过程对应的延时档位与DATA0、...、DATAN的特定转换过程对应的延时档位之间的差异,即10、...、5,再基于该差异(10、...、5)设置对应DATA0、...、DATAN的延时模块的延时配置。
综上所述,本发明实施例提供的接收数据偏差调整电路,通过训练数据发送器发送读指令,并基于读指令生成内部时钟,当接收到从设备根据读指令发送的预设格式的数据得到各个接收数据后,对应各个接收数据的多个延时模块基于当前延时配置对相应接收数据进行延时,对应各个接收数据的多个采样模块对延时后的接收数据进行采样,得到各个接收数据对应的采样数据,训练数据判断器再基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置,根据内部生成的时钟去做接收数据的偏差调整,得以在主设备端消除接收数据之间的接收偏差,不需要从设备回复的时钟,提升了接收数据的完整性和可靠性,且通过设置从设备发送的预设格式的数据,可以提供较大的接收数据调整范围,提升了该接收偏差调整电路的应用范围。
下面对本发明提供的一种接收数据偏差调整方法进行描述,下文描述的一种接收数据偏差调整方法与上文描述的一种接收数据偏差调整电路可相互对应参照。
基于上述任一实施例,图3是本发明提供的一种接收数据偏差调整方法的流程示意图,该方法建立在上述任一实施例提供的一种接收数据偏差调整电路基础上,如图3所示,该方法包括:
步骤310,基于训练数据发送器发送读指令,并基于所述读指令生成内部时钟;
步骤320,当接收到从设备根据所述读指令发送的预设格式的数据得到各个接收数据后,基于对应各个接收数据的多个延时模块,利用当前延时配置对相应接收数据进行延时,并基于对应各个接收数据的多个采样模块对延时后的接收数据进行采样,得到各个接收数据对应的采样数据;
步骤330,基于训练数据判断器,利用各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置。
本发明实施例提供的接收数据偏差调整方法,通过训练数据发送器发送读指令,并基于读指令生成内部时钟,当接收到从设备根据读指令发送的预设格式的数据得到各个接收数据后,对应各个接收数据的多个延时模块基于当前延时配置对相应接收数据进行延时,对应各个接收数据的多个采样模块对延时后的接收数据进行采样,得到各个接收数据对应的采样数据,训练数据判断器再基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置,根据内部生成的时钟去做接收数据的偏差调整,得以在主设备端消除接收数据之间的接收偏差,不需要从设备回复的时钟,提升了接收数据的完整性和可靠性,且通过设置从设备发送的预设格式的数据,可以提供较大的接收数据调整范围,提升了该接收偏差调整方法的应用范围。
基于上述任一实施例,所述预设格式的数据由连续多个1和连续多个0组成。
基于上述任一实施例,所述基于训练数据判断器,利用各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,具体包括:
基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量,并基于各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量、单个单位间隔的传输时间以及一个延时档位对应的延时时长,确定各个接收数据的特定转换过程对应的延时档位;
其中,任一接收数据对应的采样数据中的特定转换过程为所述任一接收数据对应的采样数据中首次由高电平转换为低电平、首次由低电平转换为高电平或者首次由高电平转换为低电平后由低电平再次转换为高电平。
基于上述任一实施例,所述基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置,具体包括:
基于各个接收数据的特定转换过程对应的延时档位,确定特定转换过程对应的延时档位最大的基准接收数据,以及确定所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异;
基于所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异,设置对应所述其他接收数据的延时模块的延时配置。
基于上述任一实施例,所述基于训练数据发送器发送读指令,并基于所述读指令生成内部时钟,具体包括:
基于训练数据发送器发送四个读指令,并基于所述四个读指令中的第三个读指令生成内部时钟。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种接收数据偏差调整电路,其特征在于,包括:
训练数据发送器、对应各个接收数据的多个延时模块、对应各个接收数据的多个采样模块,以及训练数据判断器;
所述训练数据发送器用于发送读指令,并基于所述读指令生成内部时钟;
当接收到从设备根据所述读指令发送的预设格式的数据得到各个接收数据后,对应各个接收数据的多个延时模块用于基于当前延时配置对相应接收数据进行延时,对应各个接收数据的多个采样模块用于对延时后的接收数据进行采样,得到各个接收数据对应的采样数据;
所述训练数据判断器用于基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置。
2.根据权利要求1所述的一种接收数据偏差调整电路,其特征在于,所述预设格式的数据由连续多个1和连续多个0组成。
3.根据权利要求2所述的一种接收数据偏差调整电路,其特征在于,所述训练数据判断器具体用于:
基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量,并基于各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量、单个单位间隔的传输时间以及一个延时档位对应的延时时长,确定各个接收数据的特定转换过程对应的延时档位;
其中,任一接收数据对应的采样数据中的特定转换过程为所述任一接收数据对应的采样数据中首次由高电平转换为低电平、首次由低电平转换为高电平或者首次由高电平转换为低电平后由低电平再次转换为高电平。
4.根据权利要求2所述的一种接收数据偏差调整电路,其特征在于,所述训练数据判断器还具体用于:
基于各个接收数据的特定转换过程对应的延时档位,确定特定转换过程对应的延时档位最大的基准接收数据,以及确定所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异;
基于所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异,设置对应所述其他接收数据的延时模块的延时配置。
5.根据权利要求1至4任一项所述的一种接收数据偏差调整电路,其特征在于,所述训练数据发送器具体用于发送四个读指令,并基于所述四个读指令中的第三个读指令生成内部时钟。
6.基于如权利要求1至5任一项所述一种接收数据偏差调整电路的一种接收数据偏差调整方法,其特征在于,包括:
基于训练数据发送器发送读指令,并基于所述读指令生成内部时钟;
当接收到从设备根据所述读指令发送的预设格式的数据得到各个接收数据后,基于对应各个接收数据的多个延时模块,利用当前延时配置对相应接收数据进行延时,并基于对应各个接收数据的多个采样模块对延时后的接收数据进行采样,得到各个接收数据对应的采样数据;
基于训练数据判断器,利用各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,并基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置。
7.根据权利要求6所述的一种接收数据偏差调整方法,其特征在于,所述预设格式的数据由连续多个1和连续多个0组成。
8.根据权利要求7所述的一种接收数据偏差调整方法,其特征在于,所述基于训练数据判断器,利用各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据的特定转换过程对应的延时档位,具体包括:
基于各个接收数据对应的采样数据中的特定转换过程,确定各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量,并基于各个接收数据对应的采样数据中首位数据至相应特定转换过程对应的单位间隔数量、单个单位间隔的传输时间以及一个延时档位对应的延时时长,确定各个接收数据的特定转换过程对应的延时档位;
其中,任一接收数据对应的采样数据中的特定转换过程为所述任一接收数据对应的采样数据中首次由高电平转换为低电平、首次由低电平转换为高电平或者首次由高电平转换为低电平后由低电平再次转换为高电平。
9.根据权利要求7所述的一种接收数据偏差调整方法,其特征在于,所述基于各个接收数据的特定转换过程对应的延时档位之间的差异,设置对应各个接收数据的多个延时模块的延时配置,具体包括:
基于各个接收数据的特定转换过程对应的延时档位,确定特定转换过程对应的延时档位最大的基准接收数据,以及确定所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异;
基于所述基准接收数据的特定转换过程对应的延时档位与其他接收数据的特定转换过程对应的延时档位之间的差异,设置对应所述其他接收数据的延时模块的延时配置。
10.根据权利要求6至9任一项所述的一种接收数据偏差调整方法,其特征在于,所述基于训练数据发送器发送读指令,并基于所述读指令生成内部时钟,具体包括:
基于训练数据发送器发送四个读指令,并基于所述四个读指令中的第三个读指令生成内部时钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311516186.1A CN117574819B (zh) | 2023-11-14 | 2023-11-14 | 一种接收数据偏差调整电路和接收数据偏差调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311516186.1A CN117574819B (zh) | 2023-11-14 | 2023-11-14 | 一种接收数据偏差调整电路和接收数据偏差调整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117574819A true CN117574819A (zh) | 2024-02-20 |
CN117574819B CN117574819B (zh) | 2024-06-25 |
Family
ID=89894756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311516186.1A Active CN117574819B (zh) | 2023-11-14 | 2023-11-14 | 一种接收数据偏差调整电路和接收数据偏差调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117574819B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010002117A (ko) * | 1999-06-11 | 2001-01-05 | 윤종용 | 고속 데이터 전송 장치 |
CN101836193A (zh) * | 2007-10-05 | 2010-09-15 | 提琴存储器公司 | 一种同步数据总线装置及数据传输方法 |
CN111243635A (zh) * | 2018-11-28 | 2020-06-05 | 长鑫存储技术有限公司 | 写数据采样信号时序监测方法、监测电路和存储器 |
CN114142858A (zh) * | 2022-01-30 | 2022-03-04 | 深圳市速腾聚创科技有限公司 | 多通道采样时间偏差校准模块及时间交织模数转换器 |
CN114257772A (zh) * | 2021-11-26 | 2022-03-29 | 苏州华兴源创科技股份有限公司 | 数据传输的调整方法、装置、计算机设备及可读存储介质 |
CN115113686A (zh) * | 2022-04-25 | 2022-09-27 | 腾讯科技(深圳)有限公司 | 时序调整方法和装置、存储介质及电子设备 |
CN116013394A (zh) * | 2023-01-10 | 2023-04-25 | 上海奎芯集成电路设计有限公司 | 存储器训练电路和存储器训练方法 |
KR20230083962A (ko) * | 2021-12-03 | 2023-06-12 | 삼성전자주식회사 | 메모리 패키지, 반도체 장치, 및 스토리지 장치 |
CN116580743A (zh) * | 2023-04-26 | 2023-08-11 | 珠海妙存科技有限公司 | 一种内存读采样电路及其延时调节方法及读采样装置 |
-
2023
- 2023-11-14 CN CN202311516186.1A patent/CN117574819B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010002117A (ko) * | 1999-06-11 | 2001-01-05 | 윤종용 | 고속 데이터 전송 장치 |
CN101836193A (zh) * | 2007-10-05 | 2010-09-15 | 提琴存储器公司 | 一种同步数据总线装置及数据传输方法 |
CN111243635A (zh) * | 2018-11-28 | 2020-06-05 | 长鑫存储技术有限公司 | 写数据采样信号时序监测方法、监测电路和存储器 |
CN114257772A (zh) * | 2021-11-26 | 2022-03-29 | 苏州华兴源创科技股份有限公司 | 数据传输的调整方法、装置、计算机设备及可读存储介质 |
KR20230083962A (ko) * | 2021-12-03 | 2023-06-12 | 삼성전자주식회사 | 메모리 패키지, 반도체 장치, 및 스토리지 장치 |
CN114142858A (zh) * | 2022-01-30 | 2022-03-04 | 深圳市速腾聚创科技有限公司 | 多通道采样时间偏差校准模块及时间交织模数转换器 |
CN115113686A (zh) * | 2022-04-25 | 2022-09-27 | 腾讯科技(深圳)有限公司 | 时序调整方法和装置、存储介质及电子设备 |
CN116013394A (zh) * | 2023-01-10 | 2023-04-25 | 上海奎芯集成电路设计有限公司 | 存储器训练电路和存储器训练方法 |
CN116580743A (zh) * | 2023-04-26 | 2023-08-11 | 珠海妙存科技有限公司 | 一种内存读采样电路及其延时调节方法及读采样装置 |
Non-Patent Citations (2)
Title |
---|
李海涛;李斌康;阮林波;田耕;张雁霞;: "高速ADC采样数据接收缓存系统研究", 自动化仪表, no. 08, 20 August 2020 (2020-08-20) * |
秦洪密 , 李军 , 朱顺临 , 吴效明: "高速PCB设计中的时序分析及仿真策略", 电子技术应用, no. 08, 30 September 2003 (2003-09-30) * |
Also Published As
Publication number | Publication date |
---|---|
CN117574819B (zh) | 2024-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2763365B1 (en) | Method and device for sending and receiving data | |
US9104974B2 (en) | Apparatus and method for transmitting and receiving determined spike events between neurons in neuromorphic chips utilizing a strobe representing spike occurrence time information | |
CN105302484B (zh) | 批量读取以太网卡光模块中数字诊断信息的装置及方法 | |
US20220045837A1 (en) | Time synchronization method, apparatus, and system | |
JP2018506232A5 (zh) | ||
CN102857411A (zh) | 支持can与modbus的互通信的网关设备及其通信方法 | |
CN110557216B (zh) | 一种基于片上网络的高速数据体系结构及数据传输方法 | |
KR101671018B1 (ko) | 스큐 자동 보정 방법 및 장치 | |
CN114826503B (zh) | Fpga内并行总线数据采样窗口的校准方法、装置 | |
EP3890218A1 (en) | Timestamp acquisition method and time synchronization system | |
US20200228304A1 (en) | Sampling point identification for low frequency asynchronous data capture | |
CN111090093A (zh) | 一种基于fpga的pd雷达发射波形配置方法及装置 | |
US20200233059A1 (en) | System and method of configuring an external radar device through high speed reverse data transmission | |
US20120072759A1 (en) | Timing Error Correction System and Method | |
CN117574819B (zh) | 一种接收数据偏差调整电路和接收数据偏差调整方法 | |
CN103684739A (zh) | 一种实现时钟同步的装置、设备及方法 | |
CN113534888B (zh) | 一种基于fpga的多张vpx板卡时间同步方法和装置 | |
CN115963891A (zh) | 同步串行通信延迟补偿的方法、装置、存储介质及设备 | |
CN101022447A (zh) | 数字信号倍速传输方法 | |
US7375561B2 (en) | Timing adjustment circuit and method thereof | |
KR20230128561A (ko) | 공유 데이터 버스에서 미사용 단위 간격에 대한 타이밍조정 | |
KR101764652B1 (ko) | 원격 접점 감시 장치 및 그 방법 | |
CN103136147A (zh) | 信号采集系统及方法 | |
CN112422257A (zh) | 一种同步信号发送方法及系统 | |
JP2001265716A (ja) | 情報伝達装置及び情報伝達方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |