WO2009025092A1 - Procédé de génération de matrice de contrôle de code de contrôle de parité à faible densité et appareil de génération de matrice de contrôle de code de contrôle de parité à faible densité - Google Patents
Procédé de génération de matrice de contrôle de code de contrôle de parité à faible densité et appareil de génération de matrice de contrôle de code de contrôle de parité à faible densité Download PDFInfo
- Publication number
- WO2009025092A1 WO2009025092A1 PCT/JP2008/002283 JP2008002283W WO2009025092A1 WO 2009025092 A1 WO2009025092 A1 WO 2009025092A1 JP 2008002283 W JP2008002283 W JP 2008002283W WO 2009025092 A1 WO2009025092 A1 WO 2009025092A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- low density
- density parity
- matrix
- matrix generating
- parity check
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
L'invention concerne un procédé de génération de matrice de contrôle de code de contrôle de parité à faible densité (LDPC) et autres dans lesquels les performances de la procédure de décodage répétitive peuvent être améliorées sans apparition de cycles tout en maintenant la linéarité de la complexité de codage par rapport à la taille de matrice. Le procédé comprend les étapes consistant à utiliser une matrice unité zxz, z étant un entier naturel, pour étendre un élément de « 1 » dans une partie correspondant à un bit de contrôle dans une matrice de base ayant une structure en zigzag; et utiliser une sous-matrice de zxz, dans laquelle seuls les éléments sur la ligne sous-diagonale sont « 1 » et les autres éléments sont « 0 », pour étendre le dernier élément d'une colonne correspondant au premier bit de contrôle dans la matrice de base, afin d'obtenir une matrice de contrôle de code de contrôle de parité à faible densité.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101427926A CN101373976A (zh) | 2007-08-23 | 2007-08-23 | 生成ldpc校验矩阵的方法和设备 |
CN200710142792.6 | 2007-08-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2009025092A1 true WO2009025092A1 (fr) | 2009-02-26 |
Family
ID=40378001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2008/002283 WO2009025092A1 (fr) | 2007-08-23 | 2008-08-22 | Procédé de génération de matrice de contrôle de code de contrôle de parité à faible densité et appareil de génération de matrice de contrôle de code de contrôle de parité à faible densité |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101373976A (fr) |
WO (1) | WO2009025092A1 (fr) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011515036A (ja) * | 2008-02-18 | 2011-05-12 | サムスン エレクトロニクス カンパニー リミテッド | 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化装置並びにその方法 |
CN102723956A (zh) * | 2012-05-25 | 2012-10-10 | 华中科技大学 | 一种ldpc码的生成方法 |
US8291282B2 (en) | 2008-02-18 | 2012-10-16 | Samsung Electronics Co., Ltd | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103731160B (zh) * | 2014-01-09 | 2016-08-17 | 西安电子科技大学 | 分组空间耦合低密度奇偶校验编码方法 |
WO2018014249A1 (fr) * | 2016-07-20 | 2018-01-25 | 华为技术有限公司 | Procédé et dispositif de génération de matrice de base de code à contrôle de parité à faible densité |
CN108134611A (zh) * | 2017-12-14 | 2018-06-08 | 重庆邮电大学 | 一种利用ACE与Zig-Zag的低错误平层QC-LDPC码构造方案 |
CN111492586B (zh) * | 2017-12-15 | 2022-09-09 | 华为技术有限公司 | 具有正交行的ldpc码的基矩阵设计方法及装置 |
CN108566212A (zh) * | 2018-05-03 | 2018-09-21 | 重庆邮电大学 | 一种利用EETS与Zig-Zag的低错误平层QC-LDPC码构造方案 |
CN109766214A (zh) * | 2019-04-01 | 2019-05-17 | 苏州中晟宏芯信息科技有限公司 | 一种最优h矩阵生成方法及装置 |
CN110224703B (zh) * | 2019-05-31 | 2020-11-17 | 华中科技大学 | 一种准循环矩阵及其构造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006157926A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | 低密度パリティ検査符号の生成方法及び装置 |
-
2007
- 2007-08-23 CN CNA2007101427926A patent/CN101373976A/zh active Pending
-
2008
- 2008-08-22 WO PCT/JP2008/002283 patent/WO2009025092A1/fr active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006157926A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | 低密度パリティ検査符号の生成方法及び装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011515036A (ja) * | 2008-02-18 | 2011-05-12 | サムスン エレクトロニクス カンパニー リミテッド | 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化装置並びにその方法 |
US8291282B2 (en) | 2008-02-18 | 2012-10-16 | Samsung Electronics Co., Ltd | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
CN102723956A (zh) * | 2012-05-25 | 2012-10-10 | 华中科技大学 | 一种ldpc码的生成方法 |
CN102723956B (zh) * | 2012-05-25 | 2015-03-11 | 华中科技大学 | 一种ldpc码的生成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101373976A (zh) | 2009-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009025092A1 (fr) | Procédé de génération de matrice de contrôle de code de contrôle de parité à faible densité et appareil de génération de matrice de contrôle de code de contrôle de parité à faible densité | |
WO2007142476A3 (fr) | Procédé de codage/de décodage utilisant une matrice de codes de vérification à faible densité | |
WO2006001668A3 (fr) | Procede adaptatif permettant de coder et decoder un debit de code variable au moyen d'un code ldpc | |
WO2006031092A3 (fr) | Procede de codage et de decodage au moyen d'une code ldpc | |
EP1801982A3 (fr) | Codeur, décodeur, méthode de codage et de décodage | |
EP1699139A3 (fr) | Procédé de poinçonnage de codes LDPC | |
EP2091156A3 (fr) | Procédé et appareil pour coder et décoder de canal dans un système de communication utilisant des codes de contrôle de parité de faible densité | |
TW200711327A (en) | Algebraic construction of LDPC (low density parity check) codes with corresponding parity check matrix having CSI (cyclic shifted identity) submatrices | |
WO2009004601A3 (fr) | Génération d'une matrice de contrôle de parité | |
BR0316313A (pt) | Códigos de verificação de paridade de baixa densidade (ldpc) compatìveis com taxas | |
WO2010058994A3 (fr) | Appareil de codage/de décodage de canal et procédé utilisant des codes de contrôle de parité de faible densité | |
JP2009503996A5 (fr) | ||
EP2178217A3 (fr) | Appareil et procédé de codage pour des codes LDPC | |
WO2004047019A3 (fr) | Codeur utilisant des codes de controle de parite a faible densite et methode de codage appropriee | |
WO2009041070A1 (fr) | Procédé de codage, codeur et décodeur | |
WO2009060627A1 (fr) | Procédé de codage et dispositif de transmission | |
WO2008093717A1 (fr) | Dispositif de communication radio et procédé de perforation | |
WO2006001666A3 (fr) | Procede et appareil permettant de coder et decoder des donnees a l'aide d'un code de controle de parite a faible densite dans un systeme de communication sans fil | |
GB2459828A (en) | Method of encoding data using a low density parity check code | |
WO2009053940A3 (fr) | Procédé, produit de programme informatique, appareil et dispositif fournissant le décodage ldpc à rendement élevé structuré et échelonnable | |
EP2086114A3 (fr) | Codes concaténés combinant des codes de type Reed-Solomon, LDPC et des codes de parité pour des appareils de codage/décodage | |
EP1949580A4 (fr) | Procede et dispositif pour la correction d'erreurs a plusieurs phases | |
MY153328A (en) | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes | |
WO2009143375A3 (fr) | Codes dlpc de décodage de la propagation de croyances en couches de faible complexité | |
EP1513259A3 (fr) | Méthod et appareil pour le codage de codes LDPC à courte longeur de bloc pour des applications satellitaires à large bande |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 08790487 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 08790487 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |