WO2008125011A1 - Procédé et appareil pour tester des dispositifs de système en boîtier, des dispositifs micro sd - Google Patents

Procédé et appareil pour tester des dispositifs de système en boîtier, des dispositifs micro sd Download PDF

Info

Publication number
WO2008125011A1
WO2008125011A1 PCT/CN2008/000742 CN2008000742W WO2008125011A1 WO 2008125011 A1 WO2008125011 A1 WO 2008125011A1 CN 2008000742 W CN2008000742 W CN 2008000742W WO 2008125011 A1 WO2008125011 A1 WO 2008125011A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
test
micro
electrical
detection
Prior art date
Application number
PCT/CN2008/000742
Other languages
English (en)
French (fr)
Inventor
James E. Hopkins
Michael Peter Costello
Iching Tsai
Ching Too Chen
Original Assignee
Semiconductor Testing Advanced Research Lab Inc.
Chroma Ate Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/786,766 external-priority patent/US7545158B2/en
Priority claimed from US11/786,780 external-priority patent/US7489156B2/en
Priority claimed from US11/786,779 external-priority patent/US7489155B2/en
Priority claimed from US11/786,760 external-priority patent/US7514914B2/en
Priority claimed from US11/786,746 external-priority patent/US7443190B1/en
Application filed by Semiconductor Testing Advanced Research Lab Inc., Chroma Ate Inc. filed Critical Semiconductor Testing Advanced Research Lab Inc.
Publication of WO2008125011A1 publication Critical patent/WO2008125011A1/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Description

检测系统封装装置、 微型 SD装置的方法及设备 技术领域
一般而言, 本发明涉及电子装置的检测, 且尤其是置于工业标准处理承载盘中的 例如微型 SD处理装置的系统封装装置进行电性检测。 背景技术
当半导体装置的复杂度增高时, 越来越多采用以系统封装 (SIP)的组件。 随着系统 的复杂性日益增加, 基于与功能相关的价格、 以及上市所需时间随系统复杂而暴增, 使 得 SIPs比系统芯片 (S0C)更符合期待。价格敏感的无线通讯、消费者与汽车市场驱动了 采用 SIP的成长。
以实施的装置为例, SIPs包括: 蜂巢式装置、 PDAs、 掌上装置、 蓝牙解决方案、 闪存、影像传感器、功率放大器、全球卫星定位系统模件及微型 SD (SeCUre Digital, 安 全数码)装置。
SIP装置一方面可能是一个具有完整功能的次系统封装组件, 包含基板、一个或多 个晶粒 (die)、 芯片 (chip)级互连电路、 集成化或表面安装式主动和被动组件、 以及保 护封装壳体。
SIP装置的另一方面可能是采用标准封装的堆叠晶粒组件,其整合两个或两个以上 纵向的堆叠晶粒、 以及在基板上的晶元级互连电路。
SIP装置的又一方面可能是采用标准封装的多芯片模块,其整合两个或两个以上的 水平设置晶粒、 以及在基板上的晶元级互连电路。
SIP 装置的又再一方面可能是结合标准的纵向堆叠的预封装装置及封装级互连电 路。
SIP装置的使用量提升使测试观点产生显著的变化: SIP装置在封装前重视采用已 知良好的晶粒。而用于 SIP装置的产品生命周期将会更短。 SIP装置对测试点提供较少 的存取, 为使成本最小化, 需要高产量的测试, 亦即, 需求方向是低成本的测试。
采用 "已知的良好晶粒", 大致可以导出较不需要重复测试晶粒的结论。
较少对测试点的存取表明, 对于 SIP装置 (包括微型 SD装置), 使用传统的最终测 试是不可能的。
SIP装置 (包括微型 SD装置)在消费电子上使用的增加, 使得低测试成本成为决定 性的因素。
就以上的因素, 传统的自动测试装备对于 SIP装置与微型 SD装置并非最好的测试 方法。
低成本的电流自动检测设备解决方案检测效率不高。 此外, 大多数的自动检测设
1
确认本 备倾向运用分离式的操作装置从处理承载盘中拾取部件, 并检测被拾取的部件。
期待提供一种供检测 SIP装置例如微型 SD装置的、但不需利用与检测装置分离的 操作装置的检测解决方案。
并且期待提供一种具有高效率的检测解决方案。
更期待提供一种检测成本低廉的方案、 利用可调整规格的操作装置与检测装置模 块、 可重复地运用于不同平台之间。 发明内容
依据发明的原则,该装置被预备为检测容载于各具有多个 SIP装置收纳槽的 JEDEC 标准装置处理承载盘中的 SIP装置例如微型 SD装置,且每一可例为微型 SD装置的 SIP 装置具有多个电性接脚。该装置包括检测测试座,包含数量对应承载盘中收纳槽数量的 多个检测回路; 及多个检测接脚群组, 每一接脚群组接触连接检测回路之一, 并契合对 应收纳槽之一中的可例为微型 SD装置的 SIP装置的多个电性接脚。 检测测试座可以同 时, 通过契合测试座电性检测的每一承载盘中的所有可例为微型 SD装置的 SIP装置而 不须从承载盘移动该可例为微型 SD装置的 SIP装置。 自动分类装置运作以搬移每一未 通过电性检测的可例为微型 SD装置的 SIP装置与已通过电性检测的可例为微型 SD装置 的 SIP装置直到经电性检测的可例为微型 SD装置的 SIP装置承载盘装满了未通过电性 检测的可例为微型 SD装置的 SIP装置。
本发明提供一种用于检测分别具有多个电性接脚的可例为微型 SD装置的系统封装 (SIP)装置的方法。 该方法包含下列步骤:
收纳所述可例为微型 SD装置的 SIP装置到具有多个可例为微型 SD装置的 SIP装 置收纳槽的工业标准装置处理承载盘中;
形成所述可例为微型 SD装置的 SIP装置承载盘的堆叠;
确定所述承载盘的该堆叠的方向, 致使每一所述装置的所述接脚在一预设的方向; 提供具有多个对应所述收纳槽数量、 且提供多个群组检测接脚的检测回路的测试 座,每一组所述检测接脚群组被耦接到所述检测回路之一、且被定位到契合一个定位于 所述收纳槽之一对应者的可例为微型 SD装置的 SIP装置的所述多个电性接脚:
自该堆叠每次一个地将该承载盘逐个移动到一个接近该测试座的位置;
因为该接近该测试座的承载盘的相对移动, 藉此让该测试座契合于有所述可例为 微型 SD装置的 SIP装置的该承载盘, 且该测试座致使所述检测接脚群组中的每一组、 与置于所述收纳槽中的对应一组可例为微型 SD装置的 SIP装置的所述电性接脚间的电 连接被同时达成; 及
同时地, 电性检测所有或至少一预定部分所述位于该契合于该测试座的每一承载 盘中的可例为微型 SD装置的 SIP装置。 依据本发明的方法, 每一承载盘中所有可例为微型 SD装置的 SIP装置的检测结果 更将以图像呈现。
更进一步依据本发明的原理, 该方法包含:
提供具有第一构件的检测测试座, 该第一构件是被配置成用于承接每一接合到该 测试座的承载盘; 及
依据发明原则更进一步的, 该测试座有一配置以接收每一契合该测试座及包含供 校准每一契合测试座承载盘以调整尺寸公差的多个校准装置组件的承载盘的第一构件。 包括多个在该第一构件上的校准表面, 以将每一被测试座接合的承载盘对齐,而校准每 一承载盘的尺寸公差。
在本发明的方法中包括: 提供具有一基板的测试座, 该基板包括多个分别关联对 应所述收纳槽之一的第二校准表面, 以供对齐该对应等收纳槽中的每一可例为微型 SD 装置的 SIP装置。
依据本发明的另一方面, 该 SIP装置包括微型 SD装置。
依据本发明的原理, 提供一用于分别具有多个接脚的可例为微型 SD 装置的 SIP (System In Package, SIP)装置的检测系统。 该系统包含收纳工业标准装置处理承 载盘的堆叠的承载模块, 每一承载盘分别具有多个可例为微型 SD装置的 SIP装置收纳 槽位置。 承载盘堆叠系被定位成致使每一可例为微型 SD装置的 SIP装置的接点在一预 定的定位。测试座包含多个数量对应每一收纳槽位置的检测回路、及多个群组的检测接 脚。每一群组检测接脚耦接所述检测回路之一,且被导引对应接合到设置在所述收纳槽 位置之一中的可例为微型 SD装置的 SIP装置的多个电性接脚。 第一承载盘搬运器被配 置成自该堆叠一次移动一个承载盘到邻近检测测试座的位置。第二承载盘搬运器系使所 述承载盘对应移动接近该检测测试座, 藉此, 让测试座接合可例为微型 SD装置的 SIP 装置的承载盘、并使检测测试座由每一所述检测接脚群组同时达成与设置在对应收纳槽 位置的的可例为微型 SD装置的 SIP装置的电性接脚电性连接。 控制装置已配置。 控制 装置经由所述检测回路同时电性测试接合在该测试座中的每一或至少一预定部分承载 盘里的可例为微型 SD装置的 SIP装置。
仍又依据本发明的原理, 第一构件被设置在该检测测试座中, 以接收被接合在该 测试座中的每一承载盘。在第一构件包括有多个校准表面, 以提供被接合在该测试座中 的每一承载盘校准, 而调整每一承载盘的尺寸公差。
再又依据本发明的原理, 该测试座包括基板其具有第二多个校准表面每一个关联 到对应的收纳槽之一以提供排列的可例为微型 SD装置的 SIP装置在每一对应的收纳槽 之一。
与现有技术相比, 本发明提供的检测解决方案可用于检测 SIP装置例如微型 SD装 置的、且不需利用与检测装置分离, 效率高, 检测成本低廉, 可通过利用可调整规格的 操作装置与检测装置模块将本发明重复地运用于不同平台之间。 附图说明
结合附图阅读后续本发明的具体实施例描述, 将可以更清楚了解本发明; 在附图 中, 相似组件将被赋予相同编号, 其中:
图 1为一 "接脚朝下"状态的微型 SD装置的 JEDEC承载盘示意图;
图 2为一 "接脚朝上"状态的微型 SD装置的 JEDEC承载盘示意图;
图 3表示一部分存放微型 SD装置的 JEDEC承载盘的局部示意图;
图 4为一依据本发明原理的系统透视图:
图 5为图 4系统的俯视图;
图 6为图 4系统的前视图;
图 7为图 4系统的侧视图;
图 8为该承载盘传输配置的透视图;
图 9为该承载盘传输配置的透视图, 示出了两个在适当位置的 JEDEC承载盘; 图 10为图 4系统的局部透视图;
图 11为图 6系统的测试座总成的透视图;
图 12为该测试座总成的分解透视图;
图 13为该测试座总成的局部分解透视图;
图 14为该测试座总成的俯视平面图;
图 15为该测试座总成的弹簧探针板的俯视平面图;
图 16为该测试座总成的局部分解透视图;
图 17为该测试座总成的一部分与一个 JEDEC承载盘的俯视图;
图 18为该测试座总成的一部分与 JEDEC承载盘的透视图;
图 19-22接近显示测试座总成一部分的操作示意图;
图 23为该测试座总成一间隔部分的仰视透视图; 及
图 24为图 23的间隔部份的分解仰视透视图。 主要组件符号说明
101-JEDEC承载盘
101a…上表面 101b…下表面
103…收纳槽
105…装置 105a…接脚
1000…系统 1100…负载模块
1101、 1701…垂直支撑 1102…片状支撑 1300 •测试座 1310…检测装置
1311 '测试模块 1312…电路板
1313 1连接器 1315…回路
1350 '接脚基座 1351…弹簧顶针
1353 2123、 2125…导杆 1355…导面
1357 沟槽 1361…第一基部
1363 肋部 1365…第二基部
1370 外部结构
1371 凹槽 1373…内侧边缘
1500 分类模块 1501、 1503、 1505…位置
1507 拾取臂
1700 卸载模块 1900…搬运装置
1901 举升板 1909…马达
1950 电性模块
2100 第一运送装置
2101、 2103、 2201、 2203—轨道
2105、 2107、 2205、 2207〜凸缘
2109、 2111、 2209…皮带
2115、 2117、 2217…凸出部
2119、 2121·· •定位件
2200·· •第二运送装置 具体实施方式
半导体产品在组合制程的不同阶段中需要进行检测。 检测程序可以在晶圆阶段或 封装阶段。 "老化 (Burn- in) "检测在晶圆与封装阶段皆可进行。在不同的阶段有许多接 触装置的方法。 被接触的装置可以是单一或并联的。在检测时间、 装置数量、 设备成本 等等的考虑下, 厂商有一次检测多项装置的需求。
在晶圆阶段, 接触方法可以采用悬臂探针接触、 或像是一个线圈弹簧探针般的垂 直探针两者之一。晶圆探针使用于指示在一组固定接垫下的晶圆在 X-Y方向的位移, 以 一机械视觉摄影机使晶圆接垫对准接触探针。当该装置还是晶圆形式时,无论接垫的位 置在该晶粒中还是从晶粒到晶粒之间,位置的准确度都完全依赖晶圆本体制作方式。当 探针准确地对准一晶粒,须要一些能让探针准确又重复的对准其它的晶粒的步骤。在晶 圆中的装置并行处理, 是一个制造具有准确密合晶圆接触型态的探针接触数组的问题。
在 BGA (锡球数组封装)封装阶段,装置从晶圆切割并独立后,会被连接接脚或接续 锡球。在封装阶段的装置常被用操作装置搬运及检测, 这主要视封装的性质, 并通常是 以拾取与放置操作装置完成。
在微型 SD装置制造期间, 处理承载盘, 又称组件承载盘、 处理中承载盘或者运输 承载盘, 典型地用于自始至终地用在各制作时程以搬运微型 SD装置。
一种被设计来广泛使用在半导体工业中、 以在制造过程搬运微型 SD装置的常用处 理承载盘, 是 JEDEC承载盘。 JEDEC承载盘, 如图 1及图 2所示, 设计与制造是遵守联 合电子装置工程协会 (JEDEC)建立的标准。 通常, JEDEC承载盘包含类似栅状、 开放的 格状结构, 以形成平坦的、二维的装置收纳槽数组。每一装置收纳槽适于容纳单一颗微 型 SD装置。 JEDEC承载盘通常以塑料射出成形, 整体尺寸和格栅尺寸取决于承载盘用 于容纳的 IC装置类型。 JEDEC承载盘可以堆叠且具有表面特征, 例如定位及限位凸出 部, 使得承载盘更容易由自动处理及测试装置操控。
微型 SD装置被放进 JEDEC承载盘,并经常以 JEDEC承载盘形式在制造厂内外运送。 这些承载盘被设计作为运送承载盘, 并且具有保持部件在格栅中彼此区隔的特征结构。 多数装置的操作装置具有各式各样的输入容器,例如盒状, 管状, 或 JEDEC承载盘输入 与输出。 处理微型 SD装置的标准程序为从搬运媒体卸载所有装置, 并将其置于尺寸管 控更精准的操控组件中,例如梭(shuttles),精准件(precisers)及塞状件(plungers)。 微型 SD装置随后被插入一测试固定装置如公知的 "巢"(nest)或插入器、接口衔接自 动测试设备 (ATE)电子测试器, 该测试固定装置也内建有对齐特征, 以进一步帮助其与 检测接脚联接。 所有微型 SD装置不管良品或劣品皆从 JEDEC承载盘取出、 被检测、 并 放回 JEDEC承载盘。
电性检测是一种依照它们的最基本规格, 用来校验微型 SD装置功能的程序, 且在 一些实例中, 以它们运作特性为基础作装置分类。 电性检测中, 更完整的整组操作电讯 号会被提供给这类装置, 以对其功能提供完整评估。 电性检测后, 这类装置会以它的电 性特征被分类,基于在检测下一装置所显示的电气特性,依照预定性能特性进入分类或 "容器"。
半导体装置封装方向通常取决于哪一侧接脚朝上, 而被描述为 "活虫(l ive bug; 接脚朝下)"或 "死虫 (dead bug; 接脚朝上)"。 活虫方向是指装置 105接脚 105a位于 其底面上, 且如图 1所示底面朝下。 在图 1中, JEDEC承载盘 101具有多个容纳 SIP装 置的收纳槽 103。 每一装置收纳槽 103被制成尺寸切合容置一装置 105, 装置 105在本 实施例中是在活虫方向。 在本^:明的实施例中, 装置 105为微型 SD内存。
死虫方向是将装置 105与接脚 105a翻转到面朝上的方向。在 JEDEC承载盘 101中 的装置 105方向是典型的 "活虫", 因为装置 105的终端使用者可能会使用拾取及放置 设备将装置放置在印刷电路板 (PCB)上。
"活虫"方向放置在 JEDEC承载盘中的微型 SD装置 105, 具有面朝下对着承载盘 的接脚。 这使得要输入到接脚 105a以进行检测变得窒碍难行甚至不可能。
JEDEC承载盘的设计致使每一个承载盘 101完全相同,但每一个承载盘上表面 101a 及下表面 101b则被配置成不同。 当 JEDEC承载盘堆叠时, 上端的承载盘提供对下方承 载盘的额外控制, 这种特征使得当两承载盘一起时, 承载盘可容许被翻转; 当反转时, 基本上来自底部承载盘的所有装置被传送到顶部承载盘,且显然地,上端承载盘成为新 的底部承载盘。
当 JEDEC承载盘 101反转时, 装置 105因为现在成为如图 2所示的死虫方向, 装 置的接脚 105a被暴露出来。 每一 JEDEC承载盘 101在承载盘底部具有额外的厚度, 以 提供附加空间让排列特征伸入。
微型 SD装置的接脚可能是一锡球、 引线或金质接垫 105a。 这些接脚 105a的间距 可以很小, 且接垫的宽度也或许很小。 通过连接到测试装置的接脚 105a导接到每个连 接测试接垫是必要的。
一个 JEDEC承载盘 101通常是塑料模塑承载盘, 当可重复地在精确度上遭受典型 的模塑的公差问题,例如一个肮脏或严重磨损的工具组。模塑承载盘 101的性能也会因 模具比例化收缩而发生模塑部件异变。对于一个 JEDEC承载盘 101,因为其形状为矩形, 在沿长度的 X方向的变异比沿宽度的 Y方向更成为问题。
为并联接触在 JEDEC承载盘 101上的装置 105, 有多种容许的堆叠可供考虑, 包括 每一个微型 SD装置最小与最大尺寸, 每一个收纳槽或承载盘格的最小或最大尺寸, 以 及承载盘的最小与最大尺寸。依据发明的原则, 提供了对齐特征结构, 以容许这些公差 所导致的位移。
图 3所示为一个 JEDEC承载盘 101与收纳槽 103, 用来以死虫方向且接脚 105a在 顶部地储放微型 SD装置 105, 并且示出了最小尺寸、 正常尺寸及最大尺寸的微型 SD装 置 105。
图 4至图 7表示一个依据本发明原则所构成的系统 1000的不同视图, 该系统是供 检测 JEDEC承载盘中的微型 SD装置, 其检测方式会一次检测承载盘内所有装置而不必 从承载盘中移动微型 SD装置。
系统 1000包含了负载模块 1100、检测装置模块或称测试座 1300、分类模块 1500、 卸载模块 1700及承载盘搬运装置 1900。 第一运送装置 2100用于将承载盘从负载模块 1100搬移到测试座 1300,以及从测试座 1300搬移到分类模块 1500,第二运送装置 2200 用于将承载盘从分类模块 1500搬移到卸载模块 1700。 本领域的技术人员将意识到, 可 将第一与第二运送装置加以组合或置换为单一运送单元。
JEDEC承载盘以堆叠形式装载在负载模块 1100上。 负载模块 1100包括定位 JEDEC 承载盘堆叠的垂直支撑 1101。 如图 8及 9所示, 垂直支撑下方为第一运送装置 2100。 第一运送装置为搬运型传送器, 包含轨道 2101及 2103, 轨道 2101包括一凸缘 2105, 轨道 2103则包括一凸缘 2107。凸缘 2105及 2107形成一轨道供 JEDEC承载盘在上移动, 由承载模块 1100到测试座 1300下方预定的位置, 凸缘 2105及 2107各自在轨道 2101 及 2103的顶面之下。
成对的皮带 2109、2111各自在最近的凸缘 2105及 2107之下。每一皮带 2109、2111 运载凸出部 2115、 2117, 并且垂直延伸长度到凸缘 2105、 2107, 且藉凸缘 2105、 2107 支撑契合 JEDEC承载盘 101的端部。因为这种配置使承载盘传送装置中内建的静电共源, 从而使内建静电最小化。
负载模块 1100下为第一承载盘搬运装置 1900。 第一承载盘搬运装置 1900将在下 文做进一步说明。第一承载盘搬运装置 1900包括凭借马达升降的举升板 1901。 举升板 1901的尺寸使其容身于凸缘 2105、 2107之间。
当 JEDEC承载盘堆叠位于负载模块 1100之上, 承载盘底部会依靠螺线管开动片状 支撑 1102,并且每一个对应一垂直支撑 1101。图中只示出了一组在垂直支撑 1101后的 片状支撑 1102。 当承载盘从负载模块移动时, 第一承载盘搬运装置 1900会启动以使举 升板 1901进入契合堆叠中最低承载盘的底部。片状支撑 1102这时会缩回。在底部的承 载盘通过第一承载盘搬运装置降低在凸缘 2105、 2107上。 当底部承载盘通过搬运装置 1900而移动时, 片状支撑 1102会契合并且支撑在底部承载盘上的承载盘。
在底部承载盘降低在凸缘 2105, 2107上后, 承载盘将被通过凸出部 2117契合承 载盘的后端且滑动承载盘进测试座 1300下的位置。
测试装置模块或称测试座 1300及它的重要组件如图 11至 18所示。 测试座 1300 包括检测装置 1310, 接脚基座 1350及外部结构 1370。
测试座 1300的构成为在朝下表面配置以容许 JEDEC承载盘 101升进测试座 1300 或令测试座 1300可降到 JEDEC承载盘 101之上。外部结构 1370具有一承载盘容纳凹槽 1371与较窄的内侧边缘 1373以引导 JEDEC承载盘 101的外角到适中对准装置 105。
外部结构 1370架设在接脚基座 1350, 其为非导体。 接脚基座 1350内部配置有接 脚。每一接脚,在图 19到 22可以看得更清楚,是弹簧顶针 1351。每一个弹簧顶针 1351 为弹簧搭载技术中已知形式的接触顶针。 弹簧顶针 1351以矩阵排列对应为了 JEDEC承 载盘 101里全部容置装置接脚 105a的配置。
精密对准数组置入基座 1350,以使所有装置 105最终对准弹簧顶针 1351。导杆 1353 具有引导面 1355, 以便与 JEDEC承载盘 101的每一收纳槽 103对准且推进, 并且帮每 一对应装置 105到一预定位置,无论 JEDEC承载盘 101的容许公差或每一装置 105的容 许公差是多少。 接脚基座 1350包含形成在它表面接近 JEDEC承载盘的沟槽 1357。
图 23与 24所示为另一实施例的接脚基座 1350。此实施例中,接脚基座 1350为两 件式结构, 包括装载有接脚或弹簧顶针的绝缘或第一基部 1361, 以及最好为金属的第 二基部 1365, 其上形成有导杆 1353。 第一基部 1361包含列状延伸的肋部 1363。 每一 肋部 1363配置有多个接脚群组或弹簧顶针 1351, 并且为顶针提供绝缘支撑。 第二基部 1365包含形成且尺寸适于肋部 1363的多个瘦长缝隙或穿透沟槽。 第二基部 1365具有 导杆 1353形成在其上。图 24所示实施例的优点为接脚基座 1350将通过使用金属部分, 使导杆 1353上的磨损效应被降低而改善其寿命。
如图 8与 9所示第二基部 1365还包含用于提供定位件 2119及 2121空间的沟槽 1357。
容纳 "死虫"方向的微型 SD装置 105的 JEDEC承载盘 101, 通过第二承载盘搬运 装置 1900升起。如图 19至 22所示,第二承载盘搬运装置 1900升起 JEDEC承载盘 101, 以使承载盘连同装置 105接受检测, 并通过承载盘的外部结构 1370的内侧边缘 1373 移动进入定位。 当 JEDEC承载盘 101通过承载盘搬运装置 1900到检测位置时, 每一将 被检测的装置 105通过导杆 1353的引导面 1355移动到预定位置, 就如同图 19与 20 所示。
如图 22更清楚表示, 承载盘搬运装置 1900升起 JEDEC承载盘 101到一装置检测 位置,让所有接脚基座 1350负载的弹簧顶针 1351契合接触到每一装置 105的接脚 105a。 每一弹簧顶针 1351被压缩,并且每一弹簧顶针 1351与它的对应接脚 105a有电性联接。 承载盘搬运装置 1900提供压力到 JEDEC承载盘 101的底部, 亦即等同于压缩弹簧顶针 1351所需的力道。 由于此种构造, 每一弹簧顶针 1351在同时间接触对应的装置 105。
测试模块 1311的数量及连接器 1313的数量配置电路板 1312对应 JEDEC承载盘 101 的收纳槽 103的一列的数量。每一连接器 1313对应连接弹簧顶针 1351的群组经由电路 板 1312上的金属布局。 每一弹簧顶针群组对应, 在顺序中, 对应列中的收纳槽 103。
当 JEDEC承载盘 101移动到检测位置, 所有在 JEDEC承载盘 101中的装置 105同 步接受检测。 装置 105的检测是由检测装置 1310执行。 在图 11及 12可以更清楚的看 出检测装置 1310包含多个测试模块 1311。 每一个测试模块 1311内建有连接器 1313。 每一连接器 1313被配置在一电路板 1312上。测试模块 1311的数量及电路板 1312上的 连接器 1313的数量对应 JEDEC承载盘 101的收纳槽 103的一列的数量。每一连接器 1313 对应连接弹簧顶针 1351的群组经由电路板 1312上的金属布局。每一弹簧顶针群组对应 到收纳槽 103的一列中。
每一测试模块 1311都包含电路板,其包括一第二多个相同电性回路 1315。每一回 路 1315是一样的, 并配置成用于检测装载在 JEDEC承载盘 101的装置 105。 检测模块 1311装载的回路 1315数量相等于 JEDEC承载盘 101的一列收纳槽 103的数量。根据实 例, 附图表示了 JEDEC承载盘 101配置了 15列的收纳槽, 每一列包含 8个收纳槽。 图 标对应的检测装置 1310有 15个测试模块 1311且每一测试模块 1311包含 8个回路 1315。
有益地, 检测测试座 1300是被用来检测所有 JEDEC承载盘 101荷载的装置 105与 承载盘中的装置。 第一运送装置 2100包含定位件 2119、 2121。 每一定位件 2119、 2121配置成使得 当承载盘 101位于测试座 1300下方、且承载盘要通过第二承载盘搬运装置 1900升入一 测试位置时, 定位件 2119、 2121将契合承载盘上表面。 定位件 2119及 2121分别借助 导杆 2123, 2125保持定位。 虽然无法从图中看见, 但是每一定位件 21 19、 2121具有成 对的导杆 2123、 2125与每一导杆在定位件 2119、 2121端部成对而立。导杆 2123、 2125 偏向一个位置, 致使第二承载盘搬运装置 1900升起一个承载盘时, 定位件 21 19、 2121 会施力推动承载盘接触第二承载盘搬运装置 1900的举升板 1901。 接脚基座 1350包括 沟槽 1357以收纳定位件 2119, 2121 , 致使定位件 2119、 2121不会干扰接脚基座 1350 荷载的弹簧顶针 1351。 定位件 2119、 2121可确保任何在承载盘 101中的翘曲会通过被 推向面对举升板 1901 而被排除, 且确保每一承载盘在完成检测后洁净脱离接脚基座 1350。
回到图 6至 9,检测系统 1000接受 JEDEC承载盘堆叠。该堆叠将 JEDEC承载盘 101 翻面, 致使每一承载盘中的装置配置成为死虫配置。在系统的实施例中, 每一装置为一 微型 SD装置。翻转后的 JEDEC承载盘堆叠上加载负载模块 1100。承载盘搬运装置 1900 在负载模块 1100之下并用于搬移 JEDEC承载盘到检测测试座 1300,可以一次搬移一个。 系统 1000中的检测测试座 1300是不动的。 当承载盘 101移动到测试座 1300下方, 第 二承载盘搬运装置 1900升起承载盘 101进入契合检测测试座 1300时,就此开始检测所 有装置。
当检测在执行时, 每一承载盘会有一个图象产生, 以显示每一装置的检测结果。 检测结果可能包含不良品装置的检测不良形式的特性。 第二承载盘搬运装置 1900从轨 道 2101、 2103上的检测位置降低 JEDEC承载盘 101。 如图 6及图 7所可以更清楚看见, 皮带 2109、 2111被运作成使得标号 2115、 2117契合到该 JEDEC承载盘 101后缘, 并由 第二运送装置 2200在测试座 1300下方的位置移动到一分类模块 1500。 检测过的承载 盘被放置于位置 1501。
第一经检测承载盘移动到位置 1503, 且利用已通过电性检测装置(良品)来置换后 来受测失败的装置。 一旦位置 1503的承载盘中所有装置被移除, 一个新的经检测承载 盘会移动到位置 1503。第一经检测承载盘的移动到位置 1503的方式可利用一些己知设 备与方法。被电性模块 1950控制的分类模块 1500会通过图像鉴别那些检测失败的装置, 并利用拾取臂 1507从位置 1503的承载盘中拾起未通过电性检测者 (不良品)到供放置不 良品装置位置 1505的最初空载的承载盘。 一旦所有未通过测试的装置从位置 1503的 JEDEC承载盘被移除,就只有良品或通过电性检测的装置会留在位置 1503的承载盘中。
下一个完成检测的 JEDEC承载盘被移动到位置 1501的分类模块 1500。拾取臂 1507 用来将每一个未通过测试装置从位置 1501的 JEDEC承载盘移动到位置 1505的 JEDEC 承载盘'。位置 1501的承载盘中的空缺收纳从位置 1503的 JEDEC承载盘移来的装置。通 , „ 过拾取臂 1507用位置 1503的 JEDEC承载盘中的装置置换位置 1501的 JEDEC承载盘中 被移除的未通过检测装置。 未通过检测装置的移动及回收将持续到位置 1501的承载盘 满载所有良品装置。 当位置 1501 的 JEDEC承载盘满载良品装置, 第二运送配置 2200 移动 JEDEC承载盘到卸载模块 1700。 以此方式, JEDEC承载盘包含 100%经检测良品装 置。 未通过检测装置则隔离且放置进位置 1505的 JEDEC承载盘。
第二运送配置 2200结构类似第一运送配置, 其包括成对的轨道 2201、 2203, 且各 自分别负载凸缘 2205、 2207。 皮带 2209配置于凸缘 2205、 2207表面下方, 且具有延 伸的凸出部 2217, 以利契合 JEDEC承载盘的后缘。 如本例所示, 在第二运送配置 2200 仅利用单一皮带 2209。
第二运送配置 2200移动每个容置 100%通过检测装置的 JEDEC承载盘到卸载模块 1700。虽然未示出卸载模块 1700的细部结构, 该结构大致跟负载模块 1100—样。卸载 模块 1700包括将承载盘送入 JEDEC承载盘堆叠中的垂直支撑 1701。 在卸载模块 1700 下为第三承载盘搬运装置 1900。第三承载盘搬运装置 1900与该第一及第二承载盘搬运 装置运作方式相同。第三承载盘搬运装置 1900包括通过马达 1909升降的举升板 1901。 举升板 1901的尺寸致使其符合介于凸缘 2205、 2207之间。
当 JEDEC承载盘移进卸载模块 1700的位置时, 第三承载盘搬运装置 1900升起该 承载盘。每一个 JEDEC承载盘被上升到一位置,其升高所述承载盘直到承载盘堆叠的底 部接近由螺线管致动、 各自被置于对应的垂直支撑 1701上的刃状支撑附近。 当承载盘 升进与堆叠底部契合时,刃状支撑缩回容许承载盘底部升到刃状支撑的平面之上。片状 支撑随后延伸以支撑堆叠中最底部承载盘的底部, 且该第三承载盘搬运装置 1900将板 1901下降到其静止等候位置。
虽然在位置 1505仅示意单一个 JEDEC承载盘, 本发明的其它实施例仍可包括多个 供未通过检测装置的承载盘位置 1505, 致使未通过检测装置可被依一预定标准分类。
在本发明其它实施例中, 可能增加检测测试座 1300的数量, 以及每一测试座可检 测 JEDEC承载盘中部份的装置 105,或可替换地可被用来检测 JEDEC承载盘中每一装置 的一个电性部分。 这些替换方案可提高检测效率。
此外, 可保存每一通过检测的装置的检测结果图像。 所有图像与系统 1000的控制 是由一个包含微处理器模块、内存模块、检测界面及电性组合的电性模块 1950所提供。
本发明已根据一个具体的实施例描述。 但不表示本发明或所附的权利范围局限于 所显示与描述的所示实施例。显而易见地,熟悉此技者可对该实施例进行各式各样变化 以及修改而没有违反本发明的精神或范围。因此,本发明仅应受所附权利要求的范围的 限制。

Claims

权 利 要 求
1.一种用于检测分别具有多个电性接脚的系统封装装置的方法, 包含: 收纳所述系统封装装置到具有多个系统封装装置收纳槽的工业标准装置处理承载 盘中;
形成所述系统封装装置承载盘的堆叠;
确定所述承载盘的堆叠的方向, 致使每一所述装置的接脚在预设的方向; 提供具有多个对应所述至少一预定部分收纳槽数量、 且提供多个群组检测接脚的 检测回路的测试座,每一组所述检测接脚群组被耦接到所述检测回路之一、且被定位至 契合一个定位于所述收纳槽之一对应者的系统封装装置的所述多个电性接脚;
每次一个地从该堆叠逐个移动该承载盘到接近该测试座的位置;
因为该接近该测试座的承载盘的相对移动, 藉此让该测试座契合于有所述系统封 装装置的该承载盘,致使所述检测接点群组中的每一组、与置于所述收纳槽中的对应一 组系统封装装置的所述电性接脚间的电连接被同时达成; 及
同时地, 无需由该承载盘中移动所述系统封装装置, 而电性检测至少一预定部分 所述位于该契合于该测试座的每一承载盘中的系统封装装置。
2.依据申请专利范围第 1 项所述的方法, 其中, 所述测试座数目等于所述收纳槽 数量, 且所述测试座分别对应所述收纳槽。
3.依据申请专利范围第 1或 2项所述的方法, 包含: 依照电性检测结果, 鉴别有 系统封装装置的测试承载盘中的每一个系统封装装置。
4.依据申请专利范围第 3项所述的方法, 包含: 因为该接近该检测测试座承载盘 的相对移动, 藉此该检测测试座脱离有所述己电性检测的系统封装装置的该承载盘。
5.依据申请专利范围第 4项所述的方法, 包含: 将每一个有所述己电性检测系统 封装装置的脱离承载盘运送至一分类器模块。
6.依据申请专利范围第 5项所述的方法, 包含:
在该分类器模块提供至少一个承载盘, 以收纳经电性检测而未通过电性检测的系 统封装装置;
从在该分类器中、 有系统封装装置的第一运送承载盘中移除每一个上述未通过电 性检测的系统封装装置; 及
将每一个上述未通过电性检测的装置放置到该至少一个承载盘。
7.依据申请专利范围第 6项所述的方法, 包含- 将有电性检测系统封装装置的第二承载盘收纳在该分类器模块中;
从该第二承载盘移除每一个上述未通过电性检测系统封装装置; 及
将每一个上述未通过电性检测而从该第二承载盘移除的系统封装装置放置到该用 于收纳巳电性检测但未通过电性检测系统封装装置的至少一个承载盘。
8.依据申请专利范围第 7项所述的方法, 包含: 以一个来自该第一运送承载盘并 通过电性检测的系统封装装置,取代由该第二承载盘中移除的每一个上述该系统封装装 置。
9.依据申请专利范围第 8项所述的方法, 包含: 当该第二承载盘满载己通过电性 检测的系统封装装置时, 从该分类器模块运送该第二承载盘到卸载模块。
10.依据申请专利范围第 9项所述的方法, 包含: 自动堆叠由该卸载模块收纳的各 个承载盘。
11.依据申请专利范围第 3项所述的方法, 包含: 通过建立在各检测承载盘中所有 所述系统封装装置的检测结果图像, 提供该鉴别步骤。
12.依据申请专利范围第 1项所述的方法, 包含:
提供具有用于收纳每一接合该测试座的该承载盘的第一组件的该检测测试座; 及 包括多个在该第一组件上的校准表面, 以提供各该契合接触该测试座的各该承载 盘的对齐, 以调整配合各该承载盘的不同尺寸公差。
13.依据申请专利范围第 12项所述的方法, 包含: 提供具有一接脚群组的该测试 座, 该接脚群组包括一组第二多个校准表面, 每一者关联对应所述收纳槽之一, 以提供 在各该对应收纳槽中的每一系统封装装置对齐。
14.依据申请专利范围第 12项所述的方法, 包含: 提供具有一接脚群组的该测试 座, 该接脚群组包括一组第二多个校准表面, 每一者关联对应所述收纳槽之一, 以提供 在各该对应收纳槽中的每一系统封装装置对齐而校准各该承载盘的不同尺寸公差。
15.依据申请专利范围第 13或 14项所述的方法, 包含: 提供具有负载所述检测接 脚的绝缘基板构件的该接脚群组。
16.依据申请专利范围 15所述的方法, 包含: 提供具有负载该第二多个校准表面 的金属基板构件的该接脚群组。
17.一种用于检测分别具有多个电性接脚的系统封装装置的方法, 包含- 收纳所述系统封装装置到具有多个系统封装装置收纳槽的工业标准装置处理承载 盘中;
确定各该承载盘方向, 致使所述装置的每一电性接脚在一预定方向契合接触检测 接脚;
提供具多个对应所述至少一预定部分收纳槽数量的检测回路并提供多个检测接脚 群组的测试座,每一该检测接脚群组被耦接到所述检测回路之一,并且确定方向到契合 连接到在对应收纳槽中的系统封装装置的所述电性接脚;
移动每一该承载盘到一接近该测试座的位置;
使该接近该测试座的承载盘相对移动, 藉此, 该测试座契合接触该有系统封装装 置的承载盘,该测试座致使测试接脚的该群组的每一者与位于该对应收纳槽中的系统封 装装置的所述电性接脚的电性接触同时达成; 及
同时, 通过所述测试座无须从该承载盘中移出所述系统封装装置, 而由该测试座 电性检测至少一预定部分在每一承载盘中的所述系统封装装置。
18.依据申请专利范围第 17项所述的方法, 其中, 所述测试座数目等于所述收纳 槽数量, 且所述测试座分别对应所述收纳槽。
19.依据申请专利范围第 17或 18项所述的方法, 包含: 使接近该测试座的该承载 盘相对移动, 藉此, 该检测测试座脱离已电性检测的所述系统封装装置的该承载盘。
20.依据申请专利范围第 19项所述的方法, 包含: 运送每一该已脱离的电性检测 系统封装装置的承载盘到一分类器模块。
21依据申请专利范围第 20项所述的方法,包含: 从每一该运送承载盘移除每一经 电性检测但未通过电性检测的系统封装装置。
22.依据申请专利范围第 21 项所述的方法, 包含: 从每一该具有一确实通过电性 检测的系统封装装置的运送承载盘中,取得置换每一通过电性检测但未通过电性检测的 系统封装装置。
23.依据申请专利范围第 22项所述的方法, 包含: 对每一运送承载盘重复该移除 与置换步骤, 直到该运送承载盘完全满载通过电性检测的系统封装装置。
24.一种用于检测分别具有多个电性接脚的微型 SD装置的方法, 包含:
收纳所述微型 SD装置到具有多个微型 SD装置收纳槽的工业标准装置处理承载盘 中;
形成所述微型 SD装置承载盘的堆叠;
确定所述承载盘的该堆叠的方向, 致使每一所述装置的所述接脚在一预设的方向; 提供具有多个对应所述至少一预定部分收纳槽数量、 且提供多个群组检测接脚的 检测回路的测试座,每一组所述检测接脚群组被耦接到所述检测回路之一、且被定位到 契合一个定位于所述收纳槽的对应者的微型 SD装置的所述多个电性接脚;
每次一个地自该堆叠逐个移动该承载盘到一个接近该测试座的位置;
因为该接近该测试座的承载盘的相对移动, 藉此让该测试座契合于有所述微型 SD 装置的该承载盘,致使所述检测接点群组中的每一组、与置于所述收纳槽中的对应一组 微型 SD装置的所述电性接脚间的电连接被同时达成; 及
同时地, 无需由该承载盘中移动所述微型 SD装置, 而电性检测至少一预定部分所 述位于该契合于该测试座的每一承载盘中的微型 SD装置。
25.依据申请专利范围第 24项所述的方法, 其中, 所述测试座数目等于所述收纳 槽数量且所述测试座分别对应所述收纳槽。
26.依据申请专利范围第 24或 25项所述的方法, 包含: 依照电性检测结果, 鉴别 有微型 SD装置的测试承载盘中的每一该微型 SD装置。
27.依据申请专利范围第 26项所述的方法, 包含: 因为该接近该检测测试座承载 盘的相对移动, 藉此该检测测试座脱离有所述已电性检测的微型 SD装置的该承载盘。
28.依据申请专利范围第 27项所述的方法, 包含: 将每一个有所述已电性检测微 型 SD装置的脱离承载盘运送到分类器模块。
29.依据申请专利范围第 28项所述的方法, 包含- 在该分类器模块提供至少一承载盘, 以收纳经电性检测而未通过电性检测的微型 SD装置;
从在该分类器中、有微型 SD装置的第一运送承载盘中移除每一个上述未通过电性 检测的微型 SD装置; 及
放置每一个上述未通过电性检测的装置进该至少一个承载盘。
30.依据申请专利范围第 29项所述的方法, 包含:
将一个有电性检测微型 SD装置的第二承载盘收纳在该分类器模块中;
从该第二承载盘移除每一个上述未通过电性检测微型 SD装置; 及
将每一个上述未通过电性检测而从该第二承载盘移除的微型 SD装置放置到该用于 收纳己电性检测但未通过电性检测微型 SD装置的至少一承载盘。
31.依据申请专利范围第 30项所述的方法, 包含: 以一个来自该第一运送承载盘 并通过电性检测的微型 SD 装置, 取代由该第二承载盘中移除的每一个上述该微型 SD 装置。
32.依据申请专利范围第 31项所述的方法, 包含: 当该第二承载盘满载已通过电 性检测的微型 SD装置时, 从该分类器模块运送该第二承载盘到卸载模块。
33.依据申请专利范围第 32项所述的方法, 包含: 自动堆叠由该卸载模块收纳的 各该承载盘。
34.依据申请专利范围第 26项所述的方法, 包含: 通过建立在各该检测承载盘中 所有所述微型 SD装置的检测结果图像, 提供该鉴别步骤。
35.依据申请专利范围第 24或 25项所述的方法, 包含:
提供具有用于收纳每一接合该测试座的该承载盘的第一组件的该检测测试座; 及 包括多个在该第一组件上的校准表面, 以提供各该契合接触该测试座的各该承载 盘的对齐, 以调整配合各该承载盘的不同尺寸公差。
36.依据申请专利范围第 35项所述的方法, 包含: 提供具有一接脚群组的该测试 座, 该接脚群组包括一组第二多个校准表面, 每一者关联对应所述收纳槽之一, 以提供 在各该对应收纳槽中的每一微型 SD装置。
37.依据申请专利范围第 36项所述的方法, 包含: 提供具有负载所述检测接脚的 绝缘基板构件的该接脚群组。
38.依据申请专利范围 37所述的方法, 包含: 提供具有负载该第二多个校准表面 的金属基板构件的该接脚群组。
39.一种用于检测分别具有多个电性接脚的微型 SD装置的方法, 包含: 收纳所述微型 SD装置到具有多个微型 SD装置收纳槽的工业标准装置处理承载盘 中;
确定各该承载盘方向, 致使所述装置的每一电性接脚在一预定方向契合接触检测 接脚;
提供具多个对应所述至少一预定部分收纳槽数量的检测回路并提供多个检测接脚 群组的测试座,每一该检测接脚群组被耦接到所述检测回路之一,并且确定方向到契合 连接到对应收纳槽中的微型 SD装置的所述电性接脚;
将每一个该承载盘移动到接近该测试座的位置;
使该接近该测试座的承载盘相对移动, 藉此, 该测试座契合接触该有微型 SD装置 的承载盘, 该测试座致使测试接脚的该群组的每一者与位于该对应收纳槽中的微型 SD 装置的所述电性接脚的电性接触同时达成; 及
同时, 通过所述测试座无须从该承载盘中移出所述微型 SD装置, 而由该测试座电 性检测至少一预定部分在每一承载盘中的所述微型 SD装置。
40.依据申请专利范围第 39项所述的方法, 其中, 所述测试座数目系等于所述收 纳槽数量且所述测试座系分别对应所述收纳槽。
41.依据申请专利范围第 39或 40项所述的方法, 包含: 使接近该测试座的该承载 盘相对移动, 藉此, 该检测测试座脱离已电性检测的所述微型 SD装置的该承载盘。
42.依据申请专利范围第 41 项所述的方法, 包含: 运送每一该己脱离的电性检测 微型 SD装置的承载盘到分类器模块。
.
43.依据申请专利范围第 42项所述的方法, 包含: 从每一该运送承载盘移除每一 经电性检测但未通过电性检测的微型 SD装置。
44.依据申请专利范围第 43项所述的方法, 包含: 从每一该具有确实通过电性检 测的微型 SD装置的运送承载盘中, 取得置换每一通过电性检测但未通过电性检测的微 型 SD装置。
45.依据申请专利范围第 44项所述的方法, 包含: 对每一运送承载盘重复该移除 与置换步骤, 直到该运送承载盘完全满载通过电性检测的微型 SD装置。
46.用于检测容载于各具有多个系^ E封装装置收纳槽的 JEDEC标准装置处理承载盘 的系统封装装置的测试设备, 每一该系统封装装置具有多个电性接脚, 该设备包含: 检测测试座包括: 数量对应该承载盘中收纳槽数量的多个检测回路; 及多个检测 接脚群组,每一该接脚群组接触连接该检测回路之一并契合对应收纳槽之一中的系统封 装装置的该多个电性接脚,该检测测试座被操作成可同时电性检测所有契合于该测试座 且置于承载盘中的所述系统封装装置而不须从承载盘移动所述系统封装装置; 及 自动分类装置运作以搬移每一未通过电性检测的该系统封装装置与巳通过电性检 测的系统封装装置直到经电性检测的该系统封装装置承载盘装满未通过电性检测的系 统封装装置。
47.依据申请专利范围第 46项所述的设备, 包含:
配置在该检测测试座中、 用于接收每一该承载盘的第一组件; 及
在该第一组件上、 用于校准各该承载盘的尺寸公差、 供每一该承载盘契合的多个 校准表面。
48.依据申请专利范围第 47项所述的设备, 其中: 该测试座包括一基座板, 该基 座板具有每一者分别与一对应收纳槽之一契合的第二多个校准表面供以调整每一该对 应收纳槽之一中的每一系统封装装置。
49.用于检测各具有多个电性接脚系统封装装置的设备, 包含:
容置工业标准装置处理承载盘的堆叠的第一承载盘搬运装置, 每一承载盘包括多 个系统封装装置收纳槽,及该堆叠中每一承载盘定位致使每一该装置上的该接脚在一预 定位置;
检测测试座包括: 数量对应每一该收纳槽的多个检测回路; 多个测试接脚群组, 每一该测试接脚群组接合该检测回路之一及定位以契合配置于一对应该收纳槽中之一 的系统封装装置的该多个电性接脚;
承载盘运输装置从该堆叠每次移动一个承载盘到一第一位置接近该检测测试座; 及
承载盘搬运装置可被操作成导致接近该检测测试座的该承载盘从该第一位置到一 第二位置相对移动藉此该检测测试座契合该系统封装装置承载盘致使通过每一该测试 群组接脚与一该对应收纳槽之一中系统封装装置的该电性接脚同时电性连接。
50.依据申请专利范围第 49项所述的设备, 其中:
该承载盘搬运装置更可被操作成导致该承载盘从该第二位置到该第一位置的相对 移动。
51.依据申请专利范围第 50项所述的设备, 包含:
该承载盘搬运装置配置以从该第一位置运输每一经电性检测系统封装装置承载 盘。
52.依据申请专利范围第 51 项所述的设备, 其中: 该分类模块包括: 容纳经电性 检测但未通过电性检测的承载盘放置的分类模块的第一承载盘位置;经由该承载盘搬运 装置以容纳未经分类电性检测系统封装装置承载盘的分类模块的第二承载盘位置;及装 置拾取装置可被操作成举升,并移动每一该未通过电性检测系统封装配置于一系统封装 装置, 承载盘从该分类模块第二位置到该分类模块第一位置不良品装置承载盘。
53.依据申请专利范围第 52项所述的设备, 其中: 该分类模块包括分类模块第三 位置以容纳一经电性检测系统封装装置第二承载盘;该装置拾取设备操作以从该分类模 块第二位置置回该每一未通过电性检测系统封装装置,以及从该分类模块第三位置置回 已通过电性检测系统封装装置。
54.依据申请专利范围第 53项所述的设备, 包含: 卸载模块;
该承载盘搬运装置运作以将承载盘从该分类模块第二位置移动到该卸载模块。
55.依据权利范围 54所述的设备, 其中:
该承载盘搬运装置可被操作成当该承载盘满载通过电性检测的系统封装装置时搬 运该承载盘从该分类模块第二位置到该卸载模块。
56.依据权利范围 55所述的设备, 包含:
载承载盘操作装置用于自动堆叠自该分类模块第二位置藉承载盘搬运装置搬运过 的该承载盘。
57.依据权利范围 49所述的设备, 其中- 该检测测试座包括配置用于接收每一契合该测试座及包含供校准每一契合测试座 承载盘以调整尺寸公差的多个校准装置组件的承载盘的第一组件。
58.依据权利范围 57所述的设备, 其中:
该检测测试座包括一接脚组件, 该接脚组件具有第二多个校准表面皆契合一对应 的该收纳槽供以调整在该对应收纳槽之一中每一系统封装装置以校准每一系统封装装 置的尺寸公差。
59.依据权利范围 58所述的设备, 其中:
该接脚组件包括绝缘基板组件负载该检测接脚。
60.依据权利范围 59所述的设备, 其中:
该接脚组件包括绝缘基板组件负载该第二多个校准表面。
61.用于检测负载于各具有多个系统封装装置收纳槽的 JEDEC标准装置处理承载盘 中的系统封装装置的设备, 每一该系统封装装置具有多个电性接脚, 该设备包含- 承载模块以容纳该 JEDEC标准装置处理承载盘堆叠致使该装置的该接脚在预定的 位置契合检测接脚;
检测测试座包括: 数量对应该承载盘中收纳槽数量的多个检测回路; 及多个该检 测接脚群组,每一该检测接脚群组接触连接该检测回路之一且定位以契合该对应收纳槽 的系统封装装置的该多个接脚;
承载盘运送及搬移装置配置以移动每一该承载盘堆叠, 每次一个, 到一接近该检 测测试座的位置并导致通过该检测测试座契合该承载盘致使藉每一该检测群组接脚与 该对应收纳槽之一中的系统封装装置的电性接脚同时电性连接相对移动每一该承载盘: 及
该检测测试座同时可操作成, 藉契合该测试座电性检测所有在该承载盘中的该系 统封装装置不须自该承载盘中移动该系统封装装置。
62.依据权利范围 61所述的设备, 包含:
分类模块; 且其中
该承载盘运送及搬移装置可被操作成将每一该经电性检测系统封装装置承载盘运 送到该分类模块。
63.依据权利范围 62所述的设备, 其中- 该分类机配置及可被操作成搬移每一经电性检测但未通过电性检测的系统封装装 置从每一该经搬移的经电性检测系统封装装置承载盘。
64.依据权利范围 63所述的设备, 其中:
该分类机还配置以从该经搬移承载盘置回每一移动过的经电性检测但未通过电性 检测的系统封装装置, 以及置回未通过电性检测的系统封装装置。
65.依据权利范围 64所述的设备, 其中- 该分类机可被操作成移动每一该未通过电性检测的系统封装装置与已通过电性检 测的系统封装装置直到该经电性检测系统封装装置承载盘满载已通过电性检测的系统 封装装置。
66.依据权利范围 61所述的设备, 包含:
校准装置通过所述检测测试座负载以排列通过所述检测测试座来调整每一该承载 盘的尺寸公差的该承载盘。
67.依据权利范围 66所述的设备, 包含:
通过所述检测测试座负载的第二校准装置以排列每一个通过所述检测测试座接触 以调整每一个系统封装装置的尺寸公差的该承载盘。
PCT/CN2008/000742 2007-04-12 2008-04-11 Procédé et appareil pour tester des dispositifs de système en boîtier, des dispositifs micro sd WO2008125011A1 (fr)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US11/786,780 2007-04-12
US11/786,779 2007-04-12
US11/786,746 2007-04-12
US11/786,766 US7545158B2 (en) 2007-04-12 2007-04-12 Method for testing system-in-package devices
US11/786,766 2007-04-12
US11/786,780 US7489156B2 (en) 2007-04-12 2007-04-12 Method for testing micro SD devices using test circuits
US11/786,779 US7489155B2 (en) 2007-04-12 2007-04-12 Method for testing plurality of system-in-package devices using plurality of test circuits
US11/786,760 US7514914B2 (en) 2007-04-12 2007-04-12 Test circuits of an apparatus for testing system-in-package devices
US11/786,760 2007-04-12
US11/786,746 US7443190B1 (en) 2007-04-12 2007-04-12 Method for testing micro SD devices using each test circuits

Publications (1)

Publication Number Publication Date
WO2008125011A1 true WO2008125011A1 (fr) 2008-10-23

Family

ID=39863247

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2008/000742 WO2008125011A1 (fr) 2007-04-12 2008-04-11 Procédé et appareil pour tester des dispositifs de système en boîtier, des dispositifs micro sd

Country Status (1)

Country Link
WO (1) WO2008125011A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1230691A (zh) * 1998-04-02 1999-10-06 株式会社爱德万测试 Ic测试装置
CN1255454A (zh) * 1998-11-06 2000-06-07 未来产业株式会社 堆垛机的多片式堆料装置
US6445174B1 (en) * 2000-06-26 2002-09-03 Advanced Micro Devices, Inc. Sliding tray holder for ease in handling IC packages during testing of the IC packages
CN2528108Y (zh) * 2001-07-23 2002-12-25 吴志成 半导体封装元件的测试装置
CN1464312A (zh) * 2002-06-07 2003-12-31 达司克科技股份有限公司 Ic测试处理机的机台配置及其加工流程
CN1808123A (zh) * 2005-01-19 2006-07-26 久元电子股份有限公司 已封装电子元件整合测试方法
CN1834668A (zh) * 2005-03-18 2006-09-20 达司克科技股份有限公司 系统级测试方法
US20060261837A1 (en) * 2005-05-20 2006-11-23 Ramtek Technology Inc. Method and socket assembly for testing ball grid array package in real system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1230691A (zh) * 1998-04-02 1999-10-06 株式会社爱德万测试 Ic测试装置
CN1255454A (zh) * 1998-11-06 2000-06-07 未来产业株式会社 堆垛机的多片式堆料装置
US6445174B1 (en) * 2000-06-26 2002-09-03 Advanced Micro Devices, Inc. Sliding tray holder for ease in handling IC packages during testing of the IC packages
CN2528108Y (zh) * 2001-07-23 2002-12-25 吴志成 半导体封装元件的测试装置
CN1464312A (zh) * 2002-06-07 2003-12-31 达司克科技股份有限公司 Ic测试处理机的机台配置及其加工流程
CN1808123A (zh) * 2005-01-19 2006-07-26 久元电子股份有限公司 已封装电子元件整合测试方法
CN1834668A (zh) * 2005-03-18 2006-09-20 达司克科技股份有限公司 系统级测试方法
US20060261837A1 (en) * 2005-05-20 2006-11-23 Ramtek Technology Inc. Method and socket assembly for testing ball grid array package in real system

Similar Documents

Publication Publication Date Title
US7535214B2 (en) Apparatus for testing system-in-package devices
US9459281B2 (en) Socket, and test apparatus and method using the socket
JP3951436B2 (ja) Ic試験装置
JP4299383B2 (ja) Ic試験装置
JPWO2007083356A1 (ja) 電子部品試験装置及び電子部品の試験方法
US20080252317A1 (en) Apparatus for testing system-in-package devices
US7017428B2 (en) Test kit for semiconductor package and method for testing semiconductor package using the same
TWI387769B (zh) 用於檢測微型sd裝置之方法
JP4222442B2 (ja) 電子部品試験装置用インサート
TWI387761B (zh) 用於檢測微型sd裝置的方法
TWI375799B (en) Method for testing system-in-package devices
TWI384242B (zh) 用於檢測系統整合型封裝裝置的方法
US7518357B2 (en) Test circuits of an apparatus for testing micro SD devices
US20080252321A1 (en) Apparatus for testing micro SD devices
KR101362652B1 (ko) 테스트 핸들러
US7518356B2 (en) Apparatus for testing system-in-package devices
WO2007135710A1 (ja) 電子部品試験装置
WO2008125011A1 (fr) Procédé et appareil pour tester des dispositifs de système en boîtier, des dispositifs micro sd
US7514914B2 (en) Test circuits of an apparatus for testing system-in-package devices
KR101864939B1 (ko) 반도체 소자 테스트 장치
TWI637182B (zh) Inspection device for electronic components, inspection method for electronic components, and inspection program for electronic components
CN108957285B (zh) 电子部件试验装置用的载体
KR102112810B1 (ko) 단자의 피치가 좁은 패키지의 얼라인장치 및 그 방법
TW200825432A (en) Electronic component testing equipment

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08733945

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 23.12.2009)

122 Ep: pct application non-entry in european phase

Ref document number: 08733945

Country of ref document: EP

Kind code of ref document: A1