CN1834668A - 系统级测试方法 - Google Patents
系统级测试方法 Download PDFInfo
- Publication number
- CN1834668A CN1834668A CN 200510056378 CN200510056378A CN1834668A CN 1834668 A CN1834668 A CN 1834668A CN 200510056378 CN200510056378 CN 200510056378 CN 200510056378 A CN200510056378 A CN 200510056378A CN 1834668 A CN1834668 A CN 1834668A
- Authority
- CN
- China
- Prior art keywords
- test
- semiconductor packages
- unit
- result data
- test result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明是在进行半导体封装件的系统级测试的公板内,写入可以信息连结公板与自动化测试装置的通讯程序,并通过通讯传输单元的连结,而以自动化测试装置自动化、程序化地输送待测试的半导体封装构件使其与公板连结,由公板执行系统级测试后取得测试结果数据,并由自动化测试装置依测试结果数据将测试完毕的半导体封装构件自动分类储置,通过公板、自动化测试装置与通讯传输单元的连结动作配合,自动化地进行系统级测试。
Description
技术领域
本发明是有关于一种测试方法,特别是指一种对半导体封装构件进行电性测试的系统级测试方法(SLT SystemLevel Testing)。
背景技术
一般,集成电路(IC)在封装成半导体封装构件(ICAssembly/Package)后,会进行多项电性测试,用以测试封装完成后产品的电性功能并将其区分等级,以保证出货的不同等级的半导体封装构件,其各自功能的完整性。
以逻辑性半导体封装构件为例,现阶段的电性测试过程,是先进行DC测试、AC测试,及FC测试。DC测试一般包括开路/短路测试、输出最大漏电流/输出最小漏电流测试等等。AC测试,主要是量测半导体封装构件的TIMING或是CLOCK参数特性,例如tDOE(OE/Low to DataValid)。而功能测试(FC TESTING),即在功能测试前先将产品的DC参数设定(如VDD、VIH、VIL、VOH,及VOL)再加上特定的时序参数(TIMING SPEC),然后以一连串的测试样本(TEST PATTERN)根据TIMING SPEC输入到待测半导体封装构件中,并逐一比较输出是否为预期的高低电位状态(HIGH/LOW STATE)。
在此阶段,必须搭配昂贵的测试设备自动化完成,以其优越的硬件能力以及高速的运行速度,在极短的时间内完成上述所有的测试,一般而言,每一个待测半导体封装构件通常需要6~7秒的测试时间,而此阶段的收费也是以秒计费,因此,整批半导体封装构件测试完成所需的测试费用极为惊人。
接着,将经过DC测试、AC测试,及FC测试分类的待测半导体封装构件进行系统级测试,即利用以发表半导体封装构件时所同步认证发表的公板作为测试中心,由作业员逐一将待测试半导体封装构件上置于公板的测试插座中而与公板电连接,再由公板内建的测试程序对此待测试半导体封装构件进行测试,检视此待测试半导体封装构件在实际工作环境下所呈现出的预定菜单现,再由作业员判定此待测试半导体封装构件的测试评比等级,并将不同评比等级的半导体封装构件分类储放于各不同等级的储置匣中,完成系统级测试、以待出货。
一般而言,此阶段收费是以小时计算,价格也相对较进行DC测试、AC测试,及FC测试便宜许多,同时,也由于每一个待测试半导体封装构件在公板上进行的测试时间一般至少需要20秒以上,因此,目前仍以人工方式取置待测试半导体封装构件至公板上进行测试,测试完毕后再以人工方式将测试完毕的半导体封装构件分类储放为测试作业模式。
然而,以作业员用人工方式进行半导体封装构件的系统级测试过程时,一来会受到作业员的经验丰富与否、个人当时状况等等各式因素影响,而导致半导体封装构件的测试评比等级不够正确客观的缺点,二来,人工取置半导体封装构件亦会因为作业员的动作无法标准化、规格化,而造成半导体封装构件外观或多或少的损伤。
随着科技日新月异,整体半导体封装构件的复杂性也愈来愈高,特别是DC测试、AC测试,及FC测试所检测的电性功能,传统测试设备、测试程序发展完成的时间早已超出厂商需求甚多,因此许多半导体封装构件已逐渐简化上述的测试过程,减少进行测试费用极为惊人的DC测试、AC测试,及FC测试,而直接进行系统级测试,不但借此缩短测试所花费的时间、金钱,更进而可提高产品快速更新、占有市场的速度。
也因此,目前以人工方式进行的系统级测试过程必须加以改善,进而自动化、标准化、规格化地测试、分类区分半导体封装构件,以符合当前测试业者的需求。
发明内容
因此,本发明的目的,即在提供一种系统级测试方法,以自动化进行半导体封装构件的系统级电性测试。
于是,本发明的一种系统级测试方法,对多个待测半导体封装构件进行系统级电性测试后,将多个半导体封装构件分别依测试结果分类储放,包含下列步骤。
(一)在一公板单元写入一可由一自动化测试装置的一内建控制程序读取后执行的通讯程序,该自动化测式装置具有一测试平台、一供料单元、一输送单元、一测试单元,及一具有多个储置匣的出料单元,该供料单元与该测试平台连接,可依序将该多个待测试的半导体封装构件输出至该测试平台上的一预定位置,该输送单元是可程序化地被控制在该测试平台上进行三度空间移动,将该供料单元输出至预定位置的半导体封装构件运送至该测试单元,及将测试后的半导体封装构件运送至该出料单元,该测试单元可接受该输送单元所运送的半导体封装构件并使其与该公板单元电连结,且当该公板单元以一通讯传输单元与该测试单元信息连结后,该公板单元对该半导体封装构件以其内建的一测试程序进行公板测试并得一测试结果数据,该测试单元依该测试结果数据使该输送单元依预先定义的分类方式,将该测试后的多个半导体封装构件置放于其中的一储置匣中。
(二)以该通讯传输单元将该公板单元与该测试单元电连结,并使该公板单元执行该测试程序,同时该信息单元与该公板单元通过该通讯传输单元以该通讯程序、该测试程序彼此信息连结。
(三)将多个待测试半导体封装构件容置于该自动化测试装置的供料单元中,并由该供料单元依序将该多个待测试的半导体封装构件输出至该测试平台上的预定位置后,由该输送单元逐一将该半导体封装构件运送至该测试单元并与该公板单元电连结。
(四)该半导体封装构件与该测试单元电连结后,该测试单元以该通讯程序使该公板单元以该测试程序对该半导体封装构件进行公板测试,并得该测试结果数据。
(五)该测试单元自该测试结果数据筛检出一分类结果数据,使该出料单元依该分类结果数据及预先定义的分类方式,将该半导体封装构件移送入该一预定的储置匣中。
附图说明
下面结合附图及实施例对本发明进行详细说明:
图1是一流程图,说明本发明的一种系统级测试方法的一较佳实施例。
图2是一立体图,说明实施图1的系统级测试方法所配合的一自动化测试装置。
具体实施方式
参阅图1,本发明一种系统级测试方法的一较佳实施例,主要是配合如图2所示的一自动化测试装置进行,对多个待测半导体封装构件200进行系统级电性测试后,自动将多个半导体封装构件200分别依测试结果分类,以待出货。
先参阅图2,自动化测式装置具有一测试平台2、一供料单元3、一输送单元4、一测试单元5,及一出料单元6。
测试平台2略成矩形,供料单元3设置于测试平台2前端,而与测试平台2邻接,供料单元3具有一可堆栈容置多个承载盘100的供料匣31。每一承载盘100可容装多个待测试的半导体封装构件200。
输送单元4架设于测试平台2上,并具有一机器手臂41,机器手臂41是可程序化控制地在测试平台2上进行三度空间移动,以将供料单元3输出的半导体封装构件200运送至预定的位置。在本例中,机器手臂41上具有二吸取头411,二吸取头411可以真空吸引的方式自承载盘100上吸取待测试的半导体封装构件200,并移动运送至指定的位置。
测试单元5包括一测试板51,及多个压制件52(在此以四压制件52说明),测试板51设置于测试平台2下方而可供电连结进行系统级测试所用的公板单元,并进行数据的运算传输处理。公板单元包含四公板300,同时,测试板51与每一公板300通过一通讯传输单元7以通讯程序、测试程序彼此信息连结;每一压制件52可移动地设置于测试平台2上,而可压持待测试的半导体封装构件200,以使半导体封装构件200确实地与公板单元电连接以进行测试。在本例中,通讯传输单元7是RS232传输线,当然在进行简单的测试分类时,TTL传输线也是可以选择的应用。每一公板300具有一供半导体封装构件200置放并电连结的测试插座400,每一压制件52对应地位于测试插座400上方,而可对应压持置放于测试插座400中的待测试半导体封装构件200,以确实地与公板300电连接来进行测试。
在此要特别加以说明的是,所谓公板300即为针对半导体封装构件200的产品用途,以实际的电子组件及半导体组件,在一电路板上仿真作出半导体封装构件200的工作环境,其规格是业界通用的标准,举例来说,若待测试的半导体封装构件200为个人计算机主机用的芯片组,则公板300即为个人计算机的主机板,将待测试的芯片组电连结的主机板上,并执行适当的程序后,视其所输出的功能是否符合预期,便可直接评比此芯片组的好坏等级;也因为进行公板测试即为对半导体封装构件200的产品功能测试,并非单纯以软件仿真测试环境,所以可大大降低半导体封装构件200的误测率,也就是说,通过公板测试的半导体封装构件200即为确定可用的良品。
出料单元6设置于测试平台2前端,与供料单元3间隔相邻,并具有多个储置匣61,每一储置匣61用以装载多个经过公板300测试的半导体封装构件200,每一储置匣61可依预先定义的测试结果排列设置,在本例中,是以二个储置匣61,由左至右排列而可分别储装经过测试后判定为功能测试失败,及功能测试通过等二种测试结果的半导体封装构件200;经过公板300测试的半导体封装构件200,便会被输送单元4依照预先定义的方式将其输送至对应的储置匣61中。
参阅图1,并同时配合如图2所示的自动化测试装置,本发明系统级测试方法当可清楚的明白。
首先进行准备步骤11,先在公板300写入一可由自动化测试装置的内建控制程序读取后执行的通讯程序,由于此部份通讯程序的写入、执行并不影响公板300内建的所有测试程序,故不影响业者所规定审认的公板标准。
接着进行连结步骤12,将公板300与测试单元5的测试板51电连结,使公板300执行内建的测试程序,同时,测试单元5的测试板51与公板300藉通讯传输单元7以通讯程序、测试程序彼此信息连结。
然后进行备料步骤13,将多个待测试半导体封装构件200容置于自动化测试装置的供料单元3的供料匣31中,并由供料单元3依序将多个待测试的半导体封装构件200输出至测试平台2上的预定位置后,由输送单元4的机器手臂41以吸取头411逐一将半导体封装构件200运送并容置于公板300的测试插座400中,且由测试单元5的压持件52压持,而对应地与公板300电连结。
再进行测试步骤14,当半导体封装构件200容置于公板300的测试插座400中并与公板300电连结后,测试单元5的测试板51以通讯程序使公板300以测试程序对半导体封装构件200进行测试,并得出测试结果数据。在此要说明的是测试结果数据视待测试半导体封装构件200的不同而不同,可以是例如由显示器显示的输出画面,或是写入一内存的多数字符,或是储存的档案记录等等。
最后进行分类步骤15,测试单元5的测试板51自测试结果数据筛检出一分类结果数据,输送单元4的机器手臂41依分类结果数据及预先定义的分类方式,将半导体封装构件200移送入其中的一预定的储置匣61中,完成自动化的系统级测试。
特别要加以说明的是,测试步骤14与分类步骤15是彼此配合的步骤,且视不同的待测试半导体封装构件200与欲进行的公板300测试不同而有所不同,例如测试单元5的测试板51以通讯程序使公板300以测试程序对半导体封装构件200进行测试,并得出的测试结果数据,是由显示器显示时,测试单元5的测试板51即可自显示器的内存中取得测试结果数据,并将测试结果数据的控制字符过滤后,以剩下的ASCII码为分类结果数据,进行后续依分类结果数据移送半导体封装构件200的过程。或是,由测试单元5的测试板51直接自显示器的内存中取得该测试结果数据后筛检出分类结果数据。而当测试结果数据直接于内存中以例如档案方式储存时,通讯程序可直接自内存储存的测试结果数据取得分类结果数据。当然,也可以通过通讯程序直接令测试程序将测试结果数据送至输送单元4,令输送单元4直接将测试后的半导体封装构件200依测试结果数据分类置放,而不再筛检出分类结果数据。或者,测试结果数据亦可由档案记录,且测试单元5的测试板51可自档案中取得测试结果数据后筛检出分类结果数据,由于以档案记录数据是本领域的熟练技术人员所可转用与实施,故在此不再多加赘述,同时由于此部份细节须视公板种类、自动化测试装置内建程序语言种类等而有所变化,在此亦不再一一举例详述。
本发明主要是在不影响公板300原有的测试程序的状况下,写入可以信息连结公板300与自动化测试装置的通讯程序,并通过通讯传输单元7的连结,而以自动化测试装置自动化、程序化地输送待测试的半导体封装构件200连结至公板300上,由公板300执行系统级测试以取得测试结果数据后,由自动化测试装置依测试结果数据将测试完毕后的半导体封装构件200分类储置,通过公板300、自动化测试装置与通讯传输单元7的连结作动配合,自动化地进行系统级测试、自动分类置放测试后的半导体封装构件200,确实可以改善目前以作业员用人工方式进行半导体封装构件200的系统级测试过程时,受到作业员的经验丰富与否、个人当时状况、取置半导体封装构件200动作是否够细腻等等各式因素影响,而导致半导体封装构件200的测试评比等级不够正确客观,或是半导体封装构件200损伤的问题,确实达到本发明的目的。
Claims (8)
1、一种系统级测试方法,对多个待测半导体封装构件进行系统级电性测试后,将多个半导体封装构件分别依测试结果分类,其特征在于:
该系统级测试方法包含以下步骤
(1)在一公板单元写入一可由一自动化测试装置的一内建控制程序读取后执行的通讯程序,该自动化测式装置具有一测试平台、一供料单元、一输送单元、一测试单元,及一具有多个储置匣的出料单元,该供料单元与该测试平台连接,可依序将该多个待测试的半导体封装构件输出至该测试平台上的一预定位置,该输送单元是可程序化地被控制在该测试平台上进行三度空间移动,将该供料单元输出至预定位置的半导体封装构件运送至该测试单元,及将测试后的半导体封装构件运送至该出料单元,该测试单元可接受该输送单元所运送的半导体封装构件并使其与该公板单元电连结,且当该公板单元以一通讯传输单元与该测试单元信息连结后,该公板单元对该半导体封装构件以其内建的一测试程序进行公板测试并得一测试结果数据,该测试单元依该测试结果数据使该输送单元依预先定义的分类方式,将该测试后的多个半导体封装构件置放于其中的一储置匣中;
(2)以该通讯传输单元将该公板单元与该测试单元电连结,并使该公板单元执行该测试程序,同时该测试单元与该公板单元通过该通讯传输单元以该通讯程序、该测试程序彼此信息连结;
(3)将多个待测试半导体封装构件容置于该自动化测试装置的供料单元中,并由该供料单元依序将该多个待测试的半导体封装构件输出至该测试平台上的预定位置后,由该输送单元逐一将该半导体封装构件运送至该测试单元并与该公板单元电连结;
(4)该一半导体封装构件与该测试单元电连结后,该测试单元以该通讯程序使该公板单元以该测试程序对该半导体封装构件进行公板测试,并得该测试结果数据;及
(5)该测试单元自该测试结果数据筛检出一分类结果数据,使该运送单元依该分类结果数据及预先定义的分类方式,将该半导体封装构件移送入该一预定的储置匣中。
2、如权利要求1所述系统级测试方法,其特征在于:该公板单元包含多个公板,每一公板上具有一可供该半导体封装构件电连结的测试插座,该公板是针对该半导体封装构件的功能所设计,且为业界的通用标准。
3、如权利要求1所述系统级测试方法,其特征在于:该通讯传输单元是RS232传输线。
4、如权利要求1所述系统级测试方法,其特征在于:该通讯传输单元是TTL传输线。
5、如权利要求1所述系统级测试方法,其特征在于:该测试结果数据是由一显示器显示,且该测试单元自该显示器的内存中取得该测试结果数据,将该测试结果数据的控制字符过滤后,以该ASCII码为该分类结果数据。
6、如权利要求1所述系统级测试方法,其特征在于:该测试结果数据是由一显示器显示,且该测试单元自该显示器的内存中取得该测试结果数据后筛检出该分类结果数据。
7、如权利要求1所述系统级测试方法,其特征在于:该测试结果数据是由一档案记录,且该测试单元自该档案中取得该测试结果数据后筛检出该分类结果数据。
8、如权利要求1所述系统级测试方法,其特征在于:该测试结果数据是储存于一内存中,且该通讯程序自该内存储存的该测试结果数据取得该分类结果数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510056378 CN1834668A (zh) | 2005-03-18 | 2005-03-18 | 系统级测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510056378 CN1834668A (zh) | 2005-03-18 | 2005-03-18 | 系统级测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1834668A true CN1834668A (zh) | 2006-09-20 |
Family
ID=37002492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510056378 Pending CN1834668A (zh) | 2005-03-18 | 2005-03-18 | 系统级测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1834668A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008125011A1 (fr) * | 2007-04-12 | 2008-10-23 | Semiconductor Testing Advanced Research Lab Inc. | Procédé et appareil pour tester des dispositifs de système en boîtier, des dispositifs micro sd |
CN101344573B (zh) * | 2007-07-09 | 2011-03-30 | 渠成科技股份有限公司 | 系统模组的测试方法与装置 |
CN106370995A (zh) * | 2016-08-18 | 2017-02-01 | 中国电力科学研究院 | 电路板批量写入程序并测试的自动化装置及方法 |
CN109411390A (zh) * | 2018-09-11 | 2019-03-01 | 深圳赛意法微电子有限公司 | 半导体器件的自动化分级封装方法及系统 |
-
2005
- 2005-03-18 CN CN 200510056378 patent/CN1834668A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008125011A1 (fr) * | 2007-04-12 | 2008-10-23 | Semiconductor Testing Advanced Research Lab Inc. | Procédé et appareil pour tester des dispositifs de système en boîtier, des dispositifs micro sd |
CN101344573B (zh) * | 2007-07-09 | 2011-03-30 | 渠成科技股份有限公司 | 系统模组的测试方法与装置 |
CN106370995A (zh) * | 2016-08-18 | 2017-02-01 | 中国电力科学研究院 | 电路板批量写入程序并测试的自动化装置及方法 |
CN109411390A (zh) * | 2018-09-11 | 2019-03-01 | 深圳赛意法微电子有限公司 | 半导体器件的自动化分级封装方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100524632B1 (ko) | 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법 | |
CN111209152B (zh) | Dram芯片老化测试设备、方法、计算机设备及存储介质 | |
US7424654B2 (en) | Method and apparatus for performing multi-site integrated circuit device testing | |
DE60005156T2 (de) | Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird | |
US7783447B2 (en) | Chip handler with a buffer traveling between roaming areas for two non-colliding robotic arms | |
US6415397B1 (en) | Automated multi-PC-motherboard memory-module test system with robotic handler and in-transit visual inspection | |
US20020199142A1 (en) | Semiconductor programming and testing method and apparatus | |
CN1834668A (zh) | 系统级测试方法 | |
US6700398B1 (en) | In-line D.C. testing of multiple memory modules in a panel before panel separation | |
CN108806761A (zh) | 一种ssd功能测试方法、系统及计算机存储介质 | |
CN101194353B (zh) | 用于对半导体设备进行分类的方法 | |
Scheiber | Building a successful board-test strategy | |
CN1091259C (zh) | 用于检测半导体器件测试设备操作错误的方法 | |
US20070113124A1 (en) | Method of testing integrated circuit and apparatus therefor | |
KR100660640B1 (ko) | 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법 | |
TWI281034B (en) | Systematic inspection method | |
JPH09178807A (ja) | Ic検査用オートハンドラ | |
CN1197007C (zh) | 故障记忆体模组测试方法及其装置 | |
JP2000147056A (ja) | テストハンドラシステムおよびその制御方法 | |
CN105989897A (zh) | 同步动态随机存储器sdram的测试方法及装置 | |
Nakamae et al. | Evaluation of final test process in 64-Mbit DRAM manufacturing system through simulation analysis | |
CN114822678A (zh) | 一种全自动dram存储单元读写功能测试方法和系统 | |
JP4490168B2 (ja) | 不良デバイス解析方法 | |
Howard et al. | Advancing ATE systems with PXI based power-off diagnostic instrument technology | |
JP2002214297A (ja) | Icデバイスの試験方法及び試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: ZHIMAO ELECTRONICS CO LTD Free format text: FORMER OWNER: DASIKE SCIENCE AND TECHNOLOGY CO., LTD. Effective date: 20071123 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20071123 Address after: Taiwan Province, Taoyuan County Inotera Park Huaya Road No. 66 Applicant after: Zhimao Electronic Co., Ltd. Address before: Kaohsiung city of Taiwan Province Applicant before: Dasike Science and Technology Co., Ltd. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |