WO2008108129A1 - メモリアクセス制御システム、メモリアクセス制御方法およびそのプログラム - Google Patents

メモリアクセス制御システム、メモリアクセス制御方法およびそのプログラム Download PDF

Info

Publication number
WO2008108129A1
WO2008108129A1 PCT/JP2008/051746 JP2008051746W WO2008108129A1 WO 2008108129 A1 WO2008108129 A1 WO 2008108129A1 JP 2008051746 W JP2008051746 W JP 2008051746W WO 2008108129 A1 WO2008108129 A1 WO 2008108129A1
Authority
WO
WIPO (PCT)
Prior art keywords
ahead
data read
thread
processing
memory access
Prior art date
Application number
PCT/JP2008/051746
Other languages
English (en)
French (fr)
Inventor
Kosuke Nishihara
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to JP2009502483A priority Critical patent/JP4821907B2/ja
Priority to US12/526,233 priority patent/US8447933B2/en
Publication of WO2008108129A1 publication Critical patent/WO2008108129A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack

Abstract

処理を実行するための実行スレッドとデータのキャッシュメモリへの先読みを実行するためのデータ先読みスレッドとを並行して実行し、かつ、実行スレッドを実行する処理系とデータ先読みスレッドを実行する処理系とが共通のキャッシュメモリにアクセスするシステムにおいて、データ先読みスレッドでのデータ先読み処理の間隔を設定する。入力値を用いて実行スレッドの所要時間を予測して、その予測した所要時間に基づいてデータ先読み処理の間隔を設定するか、または、実行スレッドの処理進行状況とデータ先読みスレッドの処理進行状況を比較し、その比較した結果に基づいてデータ先読み処理の間隔を設定する。このようにデータ先読み処理の間隔を設定することにより、実行スレッドとデータ先読みスレッドとの間のメモリアクセス競合を低減し、かつ、実行スレッドとデータ先読みスレッドとの間の所要時間のバランスをリアルタイムに維持することができる。
PCT/JP2008/051746 2007-03-06 2008-02-04 メモリアクセス制御システム、メモリアクセス制御方法およびそのプログラム WO2008108129A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009502483A JP4821907B2 (ja) 2007-03-06 2008-02-04 メモリアクセス制御システム、メモリアクセス制御方法およびそのプログラム
US12/526,233 US8447933B2 (en) 2007-03-06 2008-02-04 Memory access control system, memory access control method, and program thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007055694 2007-03-06
JP2007-055694 2007-03-06

Publications (1)

Publication Number Publication Date
WO2008108129A1 true WO2008108129A1 (ja) 2008-09-12

Family

ID=39738025

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/051746 WO2008108129A1 (ja) 2007-03-06 2008-02-04 メモリアクセス制御システム、メモリアクセス制御方法およびそのプログラム

Country Status (4)

Country Link
US (1) US8447933B2 (ja)
JP (1) JP4821907B2 (ja)
TW (1) TWI403901B (ja)
WO (1) WO2008108129A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048764A1 (ja) * 2009-10-19 2011-04-28 パナソニック株式会社 復号装置、復号方法、プログラム、及び集積回路
JP2011141743A (ja) * 2010-01-07 2011-07-21 Nec Corp マルチプロセッサ、これを用いたコンピュータシステム、およびマルチプロセッサの処理方法
CN103207808A (zh) * 2012-01-13 2013-07-17 百度在线网络技术（北京）有限公司 多核系统中的处理方法及装置
JP2016091305A (ja) * 2014-11-05 2016-05-23 コニカミノルタ株式会社 画像形成装置及び並列処理制御プログラム並びに並列処理制御方法
JP2016201784A (ja) * 2015-04-09 2016-12-01 日本電信電話株式会社 参照画像バッファ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100125717A1 (en) * 2008-11-17 2010-05-20 Mois Navon Synchronization Controller For Multiple Multi-Threaded Processors
US8327040B2 (en) 2009-01-26 2012-12-04 Micron Technology, Inc. Host controller
US8490111B2 (en) * 2011-04-16 2013-07-16 Throughputer, Inc. Efficient network and memory architecture for multi-core data processing system
US20130117168A1 (en) 2011-11-04 2013-05-09 Mark Henrik Sandstrom Maximizing Throughput of Multi-user Parallel Data Processing Systems
US8789065B2 (en) 2012-06-08 2014-07-22 Throughputer, Inc. System and method for input data load adaptive parallel processing
US9448847B2 (en) 2011-07-15 2016-09-20 Throughputer, Inc. Concurrent program execution optimization
US9330005B2 (en) 2011-12-13 2016-05-03 International Business Machines Corporation Interface and method for inter-thread communication
KR20130073360A (ko) * 2011-12-23 2013-07-03 한국전자통신연구원 다중 반송파 시스템의 데이터 처리 장치 및 그것의 데이터 처리 방법
CN104951852A (zh) * 2014-03-24 2015-09-30 阿里巴巴集团控股有限公司 周期性订单信息的处理方法及系统
CN108335719A (zh) * 2018-02-24 2018-07-27 上海兆芯集成电路有限公司 性能评估装置及性能评估方法
CN112231243B (zh) * 2020-10-29 2023-04-07 海光信息技术股份有限公司 一种数据处理方法、处理器及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312180A (ja) * 2001-04-11 2002-10-25 Hitachi Ltd 動的命令変換機能を有するプロセッサシステム、該プロセッサシステムを備えたコンピュータにて実行されるバイナリートランスレーションプログラム及びそのプロセッサシステムを実装した半導体デバイス
JP2005078264A (ja) * 2003-08-29 2005-03-24 Matsushita Electric Ind Co Ltd コンピュータシステム、コンパイラ装置およびオペレーティングシステム
WO2005033931A2 (en) * 2003-09-30 2005-04-14 Intel Corporation Methods and apparatuses for compiler-creating helper threads for multi-threading
WO2005033926A2 (en) * 2003-10-02 2005-04-14 Intel Corporation Methods and apparatus for reducing memory latency in a software application
WO2005033936A1 (en) * 2003-09-30 2005-04-14 Intel Corporation Methods and apparatuses for thread management of multi-threading
JP2006041898A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd 動画像データ復号装置、および復号プログラム
JP2007501449A (ja) * 2003-08-02 2007-01-25 インターナショナル・ビジネス・マシーンズ・コーポレーション メッセージのキューを処理するための方法、装置、およびコンピュータ・プログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460863A (ja) 1990-06-29 1992-02-26 Nec Corp マルチプロセッサシステム
JP3732867B2 (ja) * 1995-03-09 2006-01-11 株式会社ルネサステクノロジ 画像伸張装置
US6266750B1 (en) 1999-01-15 2001-07-24 Advanced Memory International, Inc. Variable length pipeline with parallel functional units
JP3790653B2 (ja) 1999-04-19 2006-06-28 松下電器産業株式会社 共有メモリアクセス管理装置
US6928571B1 (en) 2000-09-15 2005-08-09 Intel Corporation Digital system of adjusting delays on circuit boards
US7089368B2 (en) 2002-02-12 2006-08-08 Ip-First, Llc Microprocessor apparatus and method for exclusively prefetching a block of cache lines from memory
US7437724B2 (en) 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312180A (ja) * 2001-04-11 2002-10-25 Hitachi Ltd 動的命令変換機能を有するプロセッサシステム、該プロセッサシステムを備えたコンピュータにて実行されるバイナリートランスレーションプログラム及びそのプロセッサシステムを実装した半導体デバイス
JP2007501449A (ja) * 2003-08-02 2007-01-25 インターナショナル・ビジネス・マシーンズ・コーポレーション メッセージのキューを処理するための方法、装置、およびコンピュータ・プログラム
JP2005078264A (ja) * 2003-08-29 2005-03-24 Matsushita Electric Ind Co Ltd コンピュータシステム、コンパイラ装置およびオペレーティングシステム
WO2005033931A2 (en) * 2003-09-30 2005-04-14 Intel Corporation Methods and apparatuses for compiler-creating helper threads for multi-threading
WO2005033936A1 (en) * 2003-09-30 2005-04-14 Intel Corporation Methods and apparatuses for thread management of multi-threading
WO2005033926A2 (en) * 2003-10-02 2005-04-14 Intel Corporation Methods and apparatus for reducing memory latency in a software application
JP2006041898A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd 動画像データ復号装置、および復号プログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048764A1 (ja) * 2009-10-19 2011-04-28 パナソニック株式会社 復号装置、復号方法、プログラム、及び集積回路
CN102197652A (zh) * 2009-10-19 2011-09-21 松下电器产业株式会社 解码装置、解码方法、程序以及集成电路
JP2011141743A (ja) * 2010-01-07 2011-07-21 Nec Corp マルチプロセッサ、これを用いたコンピュータシステム、およびマルチプロセッサの処理方法
CN103207808A (zh) * 2012-01-13 2013-07-17 百度在线网络技术（北京）有限公司 多核系统中的处理方法及装置
JP2016091305A (ja) * 2014-11-05 2016-05-23 コニカミノルタ株式会社 画像形成装置及び並列処理制御プログラム並びに並列処理制御方法
JP2016201784A (ja) * 2015-04-09 2016-12-01 日本電信電話株式会社 参照画像バッファ

Also Published As

Publication number Publication date
TWI403901B (zh) 2013-08-01
JPWO2008108129A1 (ja) 2010-06-10
US20100223431A1 (en) 2010-09-02
US8447933B2 (en) 2013-05-21
TW200900931A (en) 2009-01-01
JP4821907B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
WO2008108129A1 (ja) メモリアクセス制御システム、メモリアクセス制御方法およびそのプログラム
TW201614510A (en) Memory device, method, and computer program product
WO2006006084A3 (en) Establishing command order in an out of order dma command queue
WO2006010812A3 (fr) Procede de gestion d'un processus logiciel, procede et systeme de redistribution ou de continuite de fonctionnement dans une architecture multi-ordinateurs
ATE540353T1 (de) Einteilen von threads in einem prozessor
WO2006109289A3 (en) Smartcard power management
EP1873650A4 (en) COMPUTERS, METHOD OF CONTROLLING ACCESS TO COMPUTER DEVICES AND ACCESS CONTROL PROGRAM
EP1998269A4 (en) PROGRAM EXECUTION MONITORING SYSTEM, EXECUTION MONITORING METHOD, COMPUTER CONTROL PROGRAM
JP2016528604A5 (ja)
WO2007081660A3 (en) Method and apparatus for virtual load regions in storage system controllers
TW200606719A (en) Grid computing system, management server, processing server, control method, control program and recording medium
WO2013186722A4 (en) Selectively controlling instruction execution in transactional processing
DE602009000984D1 (de) Verarbeitung von gerätebefehlen mit variabler länge an einer steuereinheit in einem i/o-verarbeitungssystem
WO2010068790A3 (en) Multi-threaded subgraph execution control in a graphical modeling environment
WO2010085340A3 (en) Host controller
WO2008000499A3 (en) Using multiple status models in a computer system
WO2015153121A8 (en) A data processing apparatus and method for executing a stream of instructions out of order with respect to original program order
US10049043B2 (en) Flushing control within a multi-threaded processor
TW200735099A (en) Semiconductor memory, memory system, and operation method of semiconductor memory
WO2008042210A3 (en) Architecture for joint detection hardware accelerator
WO2008155834A1 (ja) 処理装置
ATE468557T1 (de) Synchronisierung und paralleles ausführen von kontrollfluss und datenfluss auf task-ebene
IN2014DN05705A (ja)
WO2013144734A3 (en) Instruction merging optimization
WO2008003536A3 (en) Method, system and computer program for determining the processing order of a plurality of events

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08704423

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12526233

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2009502483

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08704423

Country of ref document: EP

Kind code of ref document: A1