WO2008107263A1 - Verfahren zur herstellung einer schottky-diode und halbleiterbauelement mit schottky-diode - Google Patents

Verfahren zur herstellung einer schottky-diode und halbleiterbauelement mit schottky-diode Download PDF

Info

Publication number
WO2008107263A1
WO2008107263A1 PCT/EP2008/051578 EP2008051578W WO2008107263A1 WO 2008107263 A1 WO2008107263 A1 WO 2008107263A1 EP 2008051578 W EP2008051578 W EP 2008051578W WO 2008107263 A1 WO2008107263 A1 WO 2008107263A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal silicide
schottky diode
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2008/051578
Other languages
English (en)
French (fr)
Inventor
Hubert Enichlmair
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of WO2008107263A1 publication Critical patent/WO2008107263A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Definitions

  • the present invention relates to the manufacture of a low series resistance Schottky diode.
  • Schottky diodes are formed by high-resistance metal-semiconductor junctions, in which the semiconductor material is doped relatively low. Such metal-semiconductor junctions have electrical properties which, similar to the pn junctions in the doped semiconductor material, have a very different electrical conductivity depending on the polarity of the applied voltage. The sizes of the currents in the flow direction and in the reverse direction are u. a. determined by the choice of the n-type or p-type doped semiconductor material, by the choice of the metal, by the dopant concentration at the metal-semiconductor junction and by the geometry of the arrangement. For applications in CMOS technology, whose components and integrated circuits are designed for low operating voltages, the Schottky diodes should have a sufficiently low threshold voltage and a low series resistance.
  • the metal-semiconductor junction is usually produced by applying a metal layer to a semiconductor body. Both the metal and the semiconductor material must be provided with connection contacts.
  • the terminal contact of electrically conductive material provided for the semiconductor material can be arranged on the upper side of the semiconductor body laterally to the metal of the Schottky diode. Since the metal-semiconductor transition of the contact In contrast to the Schottky diode, the semiconductor contact should preferably be deposited on a highly doped semiconductor region.
  • the lateral dimensions and in particular the distance between the two connection contacts are important. A small distance between the connection contacts reduces in particular the series resistance of the Schottky diode.
  • US 2006/0125019 A1 describes a method for producing Schottky diodes in a CMOS process.
  • Such a possibility is opened by a method in which a further layer, which is electrically insulated from the semiconductor layer, is applied to one semiconductor layer, for example a semiconductor substrate, and the further layer is applied in two steps by using masks having structures of different structure widths , is structured by taking advantage of an overlap of the structure widths in shares.
  • the semiconductor layer is exposed between two portions of the further layer.
  • a metal silicide layer is formed on the semiconductor layer so that a Schottky diode is formed between the semiconductor layer and the metal silicide layer.
  • the overlapping of the structure widths of the masks ensures that the remaining portions of the further layer adjoining the Schottky diode have very small dimensions, which in particular are smaller than dimensions which can be made with a single mask step or lithography step.
  • the further layer may in particular be an electrode layer of electrically conductive material, which is also provided for gate electrodes of CMOS transistors.
  • an electrode layer of electrically conductive material which is also provided for gate electrodes of CMOS transistors.
  • dopant doped regions can be formed in the semiconductor layer, wherein portions of the patterned electrode layer can be used as a mask.
  • the doped regions may be used for a connection of the Schottky diode.
  • Further doped regions may be provided as source regions and drain regions of transistors.
  • FIG. 1 shows a cross section through an intermediate product of a first exemplary embodiment.
  • FIG. 2 shows a cross-section according to FIG. 1 after the application of a metal silicide layer.
  • FIG. 3 shows a cross-section according to FIG. 2 after structuring of the metal silicide layer and implantation of dopant.
  • FIG. 4 shows a cross section according to FIG. 1 for a further exemplary embodiment.
  • FIG. 5 shows a cross section according to FIG. 4 after alloying in a metal layer.
  • FIG. 1 shows a cross section through a semiconductor component according to the first steps of an exemplary embodiment of the method. If the method is carried out in the context of a CMOS process, wells 11 doped in a semiconductor layer or a semiconductor substrate 1 and isolation regions, for example STI (shallow trench isolation) and / or field oxide regions, are in themselves for the process in question intended manner have been prepared. Implants for adjusting the threshold voltage of the transistors may be made, and a dielectric layer 2, for example, a gate oxide, and a gate electrode layer 3 are made.
  • STI shallow trench isolation
  • the electrode layer 3 in this example is the above-mentioned further layer, which is electrically insulated from the semiconductor layer by the dielectric layer 2.
  • the electrode layer 3 may be conductive doped polysilicon.
  • the relevant semiconductor material, in the example of FIG. 1 the doped well 11 may be doped to be weakly n-type or weakly p-type.
  • a mask 12 with a window of a first structure width D is produced.
  • the mask 12 is in this example a resist mask, which can be structured photolithographically in a conventional manner. Using this mask 12, an opening is made in the electrode layer 3 and the dielectric layer 2, so that in the region of the Schottky diode to be produced, the upper side of the semiconductor material is exposed.
  • the opening in the electrode layer 3 can be produced, for example, by anisotropic plasma etching.
  • a wet-chemical etching step may follow, with which the dielectric layer 2 in the opening is removed and, if appropriate, oxide which has formed on the electrode layer 3 is eliminated (native oxides).
  • FIG. 2 shows a cross section of a further intermediate product after the opening 4 has been formed and a metal silicide layer 5 has been produced.
  • the metal silicide layer 5 can be deposited in the intended stoichiometric ratio of metal and silicon. This can be done at relatively low temperatures of typically about 400 ° Celsius.
  • the properties of the electrical transition of the Schottky diode can be set very well.
  • the transition region between metal and semiconductor material provided for the Schottky diode corresponds to the region in which the metal silicide layer 5 is in contact with the semiconductor material.
  • the metal silicide layer 5 and the electrode layer 3 are patterned by means of a further mask 12 'with a structure width L which overlaps the opening 4.
  • the stack of electrode layer 3 and metal silicide layer 5 can be provided outside the Schottky diode as a gate electrode stack for CMOS transistors and patterned accordingly.
  • FIG. 3 shows a cross-section according to FIG. 2 after the structuring of the metal silicide layer 5 and the electrode layer 3.
  • the flanks of the remaining portions of the electrode layer 3 and the metal silicide layer 5 can be covered with side wall spacers 8, for example of oxide.
  • the gate electrode stacks of the transistors can be fabricated. It takes place then an implantation of dopant self-aligned to the patterned electrode layer 3 and the side wall spacers 8, whereby the doped regions 6 are formed, which are provided as terminal regions of the Schottky diode and optionally as source regions and drain regions of the transistors.
  • low-doped regions 9 are produced, which are provided as LDD regions (lightly doped drain) in the transistors.
  • the implantation provided for the low-doped regions 9 can take place at an oblique angle, so that the low-doped regions 9 partially reach below the remaining portions of the electrode layer 3.
  • the connection contacts 7 shown schematically in FIG. 3 are provided.
  • the remaining portions of the electrode layer 3 have the lateral dimensions E, E ', which arise on both sides of the difference of the second structure width L and the first structure width D.
  • the dimensions E, E ' may be the same, as shown in FIG. 3, or they may be slightly different within the manufacturing tolerances.
  • the first structure width D corresponds in particular to the structure width which can be produced to a minimum with the lithography and the second structure width L is only slightly larger, the dimensions E, E 'can be made significantly smaller than would be possible without utilizing the overlapping of the structure widths alone with the lithography ,
  • the difference between the two Thestructure width L and the first structure width D is chosen so that, taking into account the manufacturing tolerances, the opening 4 remains completely within the structured portion of the electrode layer 3 and 4 portions of the electrode layer 3 remain on both sides of the opening. It is not necessary that the arrangement as shown in Figure 3 is formed exactly symmetrical.
  • the further mask 12 ' covers the opening 4 and protrudes laterally, it is possible to form the remaining portions of the electrode layer 3, which surround the Schottky diode, shown in FIG. 3 with smaller dimensions E, E' than would be possible with a direct application of lithography to the structuring of these shares.
  • the overlay of the structure widths of the masks 12, 12 'used is utilized.
  • a portion of these layers having the second structure width L are first patterned.
  • the side wall spacers 8 shown in FIG. 4 can be applied after a first implantation for forming the low-doped regions 9 has taken place.
  • the doped regions 6 are then self-aligned with respect to the structured portion of the electrode layer 3 including the sidewall spacers 8 implanted.
  • the outer edges of the doped regions 6 are preferably bounded by isolation regions 10.
  • a mask 12 having a feature width D corresponding to the lateral dimension of the opening is also used here.
  • the electrode layer 3 shows a cross-section according to FIG. 4 after the opening 4 having the lateral dimension has been produced, which corresponds to the structure width D of the mask 12.
  • the remaining portions of the electrode layer 3 therefore also in this example have dimensions E, E 'which result from the difference between the second pattern width L and the first pattern width D.
  • the dimensions E, E ' can therefore be made significantly smaller, as explained above, than would be possible with a single application of lithography. If no further structuring steps are provided in this exemplary embodiment, silicon is used as the semiconductor layer 1 and the metal silicide layer 5 to be produced is produced by applying a metal layer, which is then alloyed into the silicon of the semiconductor layer 1 in an annealing step. Residual metal is then selectively removed to the metal silicide so formed.
  • a semiconductor component which has been produced with an exemplary embodiment of the method according to FIGS. 1 to 3 has on a semiconductor layer 1 a further layer 3 which is electrically insulated from the semiconductor layer and which has at least two portions between which a metal silicide layer 5 is present ,
  • the metal silicide Layer forms a Schottky diode on the semiconductor layer and contains deposited metal silicide.
  • flanks of the portions of the further layer which surround the Schottky diode can laterally delimit the Schottky diode, and the metal silicide layer can also be present on these flanks and on the upper side of these portions of the further layer facing away from the semiconductor layer.
  • the semiconductor layer On the side remote from the Schottky diode sides of the remaining portions of the further layer, which surround the Schottky diode, are in the semiconductor layer in particular doped regions 6, which are separated from the Schottky diode by portions of the semiconductor layer, which are doped lower as the doped regions and which are covered by a portion of the further layer.
  • CMOS transistors can be integrated with gate electrodes, and the gate electrodes can have minimal lateral dimensions which are greater than the minimum lateral dimensions E, E 'of those portions of the further layer which surround the Schottky diode.
  • the embodiments of the method can be used in particular in all CMOS technologies that use a silicide or salicide technology for a gate module.
  • a metal is deposited on silicon and silicided, which is done for example by alloying at elevated temperature.
  • Salicide self-aligned silicides
  • Deposition of the metal silicide layer for example by means of CVD (chemical vapor deposition) on crystalline silicon, has the advantage that the electrical parameters of the Schottky diode are better and with lower process tolerances can be adjusted.
  • the series resistance of the Schottky diode is optimized.
  • the dimensions E, E ' can be formed in particular within the framework of the overlay accuracy of the lithographic masks with values down to 0.3 ⁇ m or even 0.2 ⁇ m.
  • low-doped regions 9 in the manner of LDD regions the dimension essential for the series resistance of the Schottky diode within the semiconductor material can be further reduced compared to the structural dimensions E, E '. In this way, it is possible Schottky diodes, which have a significantly reduced series resistance and thus are particularly suitable for integrated circuits in CMOS technology to integrate in a CMOS chip.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Bei Ausführungsbeispielen des Verfahrens wird auf eine Halbleiterschicht (1) eine weitere Schicht (3) aufgebracht, die von der Halbleiterschicht (1) elektrisch isoliert ist. Die weitere Schicht (3) wird in zwei Schritten durch Anwendung von Masken, die Strukturen unterschiedlicher Strukturbreiten aufweisen, unter Ausnutzung einer Überlappung der Strukturbreiten in Anteile strukturiert, so dass die Halbleiterschicht zwischen zwei Anteilen der strukturierten Schicht freigelegt ist. Zwischen diesen Anteilen wird eine Metallsilizidschicht (5) auf der Halbleiterschicht (1) hergestellt, so dass eine Schottky-Diode ausgebildet wird. Durch das Overlay der Strukturbreiten können die Anteile, die die Schottky-Diode einfassen, mit kleineren lateralen Abmessungen (E, E') hergestellt werden als mit nur einer Lithographie allein.

Description

Beschreibung
Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode
Die vorliegende Erfindung betrifft die Herstellung einer Schottky-Diode mit niedrigem Serienwiderstand.
Schottky-Dioden werden durch hochohmige Metall-Halbleiter- Übergänge gebildet, bei denen das Halbleitermaterial relativ niedrig dotiert ist. Derartige Metall-Halbleiter-Übergänge haben elektrische Eigenschaften, die ähnlich den pn-Über- gängen im dotierten Halbleitermaterial eine sehr unterschiedliche elektrische Leitfähigkeit je nach der Polung der angelegten Spannung aufweisen. Die Größen der Ströme in Flussrichtung und in Sperrrichtung werden u. a. bestimmt durch die Wahl des n-leitend oder p-leitend dotierten Halbleitermaterials, durch die Wahl des Metalls, durch die Dotierstoffkon- zentration an dem Metall-Halbleiter-Übergang und durch die Geometrie der Anordnung. Für Anwendungen im Rahmen einer CMOS-Technologie, deren Bauelemente und integrierte Schaltungen für niedrige Betriebsspannungen vorgesehen sind, sollen die Schottky-Dioden eine ausreichend niedrige Einsatzspannung und einen niedrigen Serienwiderstand aufweisen.
Der Metall-Halbleiter-Übergang wird üblicherweise durch Aufbringen einer Metallschicht auf einen Halbleiterkörper hergestellt. Sowohl das Metall als auch das Halbleitermaterial müssen mit Anschlusskontakten versehen werden. Der für das Halbleitermaterial vorgesehene Anschlusskontakt aus elektrisch leitfähigem Material kann auf der Oberseite des Halbleiterkörpers seitlich zu dem Metall der Schottky-Diode angeordnet werden. Da der Metall-Halbleiter-Übergang des Kontak- tes im Unterschied zu der Schottky-Diode möglichst niederoh- mig sein soll, wird der Halbleiterkontakt vorzugsweise auf einem hoch dotierten Halbleiterbereich aufgebracht. Für die Eigenschaften der Schottky-Diode sind die lateralen Abmessungen und insbesondere der Abstand zwischen den beiden Anschlusskontakten wichtig. Ein geringer Abstand zwischen den Anschlusskontakten verringert insbesondere den Serienwiderstand der Schottky-Diode.
In der US 2006/0125019 Al ist ein Verfahren zur Herstellung von Schottky-Dioden in einem CMOS-Prozess beschrieben.
Es wird nach Möglichkeiten gesucht, Schottky-Dioden mit verringertem Serienwiderstand herzustellen.
Eine solche Möglichkeit wird durch ein Verfahren eröffnet, bei dem auf einer Halbleiterschicht, zum Beispiel einem Halbleitersubstrat, eine weitere Schicht aufgebracht wird, die von der Halbleiterschicht elektrisch isoliert ist, und die weitere Schicht in zwei Schritten durch Anwendung von Masken, die Strukturen unterschiedlicher Strukturbreiten aufweisen, unter Ausnutzung einer Überlappung der Strukturbreiten in Anteile strukturiert wird. Auf diese Weise wird die Halbleiterschicht zwischen zwei Anteilen der weiteren Schicht freigelegt. Zumindest zwischen diesen Anteilen der weiteren Schicht wird eine Metallsilizidschicht auf der Halbleiterschicht hergestellt, so dass zwischen der Halbleiterschicht und der Metallsilizidschicht eine Schottky-Diode ausgebildet wird. Durch die Überlappung der Strukturbreiten der Masken wird erreicht, dass an die Schottky-Diode angrenzende restliche Anteile der weiteren Schicht sehr kleine Abmessungen besitzen, die insbesondere kleiner sind als Abmessungen, die mit einem einzigen Maskenschritt oder Lithographieschritt hergestellt werden können.
Die weitere Schicht kann insbesondere eine Elektrodenschicht aus elektrisch leitfähigem Material sein, die auch für Gate- Elektroden von CMOS-Transistoren vorgesehen ist. Mit einer Implantation von Dotierstoff können dotierte Bereiche in der Halbleiterschicht ausgebildet werden, wobei Anteile der strukturierten Elektrodenschicht als Maske verwendet werden können. Die dotierten Bereiche können für einen Anschluss der Schottky-Diode verwendet werden. Weitere dotierte Bereiche können als Source-Bereiche und Drain-Bereiche von Transistoren vorgesehen werden.
Es folgt eine genauere Beschreibung von Ausführungsbeispielen des Verfahrens anhand der beigefügten Figuren.
Die Figur 1 zeigt einen Querschnitt durch ein Zwischenprodukt eines ersten Ausführungsbeispiels.
Die Figur 2 zeigt einen Querschnitt gemäß der Figur 1 nach dem Aufbringen einer Metallsilizidschicht .
Die Figur 3 zeigt einen Querschnitt gemäß der Figur 2 nach dem Strukturieren der Metallsilizidschicht und einer Implantation von Dotierstoff.
Die Figur 4 zeigt einen Querschnitt gemäß der Figur 1 für ein weiteres Ausführungsbeispiel.
Die Figur 5 zeigt einen Querschnitt gemäß der Figur 4 nach dem Einlegieren einer Metallschicht. Die Figur 1 zeigt einen Querschnitt durch ein Halbleiterbauelement nach ersten Schritten eines Ausführungsbeispiels des Verfahrens. Falls das Verfahren im Rahmen eines CMOS-Pro- zesses ausgeführt wird, sind in einer Halbleiterschicht oder einem Halbleitersubstrat 1 dotierte Wannen 11 und Isolationsbereiche, beispielsweise STI (shallow trench isolation) und/oder Feldoxid-Bereiche, in einer für den betreffenden Prozess an sich vorgesehenen Weise hergestellt worden. Implantierungen zur Einstellung der Schwellenspannung der Transistoren können vorgenommen sein, und eine Dielektrikumschicht 2, zum Beispiel ein Gateoxid, und eine Elektrodenschicht 3 für Gate-Elektroden sind hergestellt. Die Elektrodenschicht 3 ist in diesem Beispiel die oben angegebene weitere Schicht, die durch die Dielektrikumschicht 2 von der Halbleiterschicht elektrisch isoliert ist. Die Elektrodenschicht 3 kann leitfähig dotiertes Polysilizium sein. Je nach Ausführungsform der Schottky-Diode kann das betreffende Halbleitermaterial, in dem Beispiel der Figur 1 die dotierte Wanne 11, schwach n-leitend oder schwach p-leitend dotiert sein. Es wird eine Maske 12 mit einem Fenster einer ersten Strukturbreite D hergestellt. Die Maske 12 ist in diesem Beispiel eine Lackmaske, die in an sich bekannter Weise fotolithographisch strukturiert werden kann. Unter Verwendung dieser Maske 12 wird eine Öffnung in der Elektrodenschicht 3 und der Dielektrikumschicht 2 hergestellt, so dass im Bereich der herzustellenden Schottky-Diode die Oberseite des Halblei- termateriales freigelegt ist. Die Öffnung in der Elektrodenschicht 3 kann zum Beispiel durch anisotropes Plasmaätzen hergestellt werden. Es kann sich ein nasschemischer Ätzschritt anschließen, mit dem die Dielektrikumschicht 2 in der Öffnung entfernt wird und gegebenenfalls Oxid, das sich auf der Elektrodenschicht 3 gebildet hat, (native oxide) beseitigt wird. Die Figur 2 zeigt einen Querschnitt eines weiteren Zwischenproduktes, nachdem die Öffnung 4 ausgebildet und eine Metall- silizidschicht 5 hergestellt worden ist. Die Metallsilizid- schicht 5 kann in dem vorgesehenen stöchiometrischen Verhältnis von Metall und Silizium abgeschieden werden. Das kann bei relativ niedrigen Temperaturen von typisch etwa 400° Celsius erfolgen. Durch das Einstellen der stöchiometrischen Zusammensetzung bereits beim Abscheiden der Metallsilizidschicht können die Eigenschaften des elektrischen Überganges der Schottky-Diode sehr gut eingestellt werden. Statt das Metall- silizid direkt abzuscheiden, ist es aber auch möglich, zunächst eine Metallschicht aufzubringen und das Metall anschließend durch einen Temperschritt in das Silizium der Halbleiterschicht einzulegieren, so dass Metallsilizid gebildet wird. Der Übergangsbereich zwischen Metall und Halbleitermaterial, der für die Schottky-Diode vorgesehen ist, entspricht dem Bereich, in dem die Metallsilizidschicht 5 mit dem Halbleitermaterial in Kontakt ist. Mittels einer weiteren Maske 12' mit einer Strukturbreite L, die die Öffnung 4 überlappt, werden die Metallsilizidschicht 5 und die Elektrodenschicht 3 strukturiert. Der Stapel aus Elektrodenschicht 3 und Metallsilizidschicht 5 kann außerhalb der Schottky-Diode als Gate-Elektrodenstapel für CMOS-Transistoren vorgesehen und entsprechend strukturiert werden.
Die Figur 3 zeigt einen Querschnitt gemäß der Figur 2 nach dem Strukturieren der Metallsilizidschicht 5 und der Elektrodenschicht 3. Die Flanken der verbliebenen Anteile der Elektrodenschicht 3 und der Metallsilizidschicht 5 können mit Seitenwandspacern 8, zum Beispiel aus Oxid, bedeckt werden. Zusammen mit dieser Strukturierung können die Gate-Elektrodenstapel der Transistoren hergestellt werden. Es erfolgt dann eine Implantation von Dotierstoff selbstjustiert zu der strukturierten Elektrodenschicht 3 und den Seitenwandspacern 8, womit die dotierten Bereiche 6 ausgebildet werden, die als Anschlussbereiche der Schottky-Diode und gegebenenfalls als Source-Bereiche und Drain-Bereiche der Transistoren vorgesehen sind. Vor dem Herstellen der Seitenwandspacer 8 kann eine weitere Implantation von Dotierstoff erfolgen, mit der im Vergleich zu den dotierten Bereichen 6 niedrig dotierte Bereiche 9 hergestellt werden, die bei den Transistoren als LDD-Bereiche (lightly doped drain) vorgesehen sind. Die für die niedrig dotierten Bereiche 9 vorgesehene Implantation kann unter einem schrägen Winkel erfolgen, so dass die niedrig dotierten Bereiche 9 teilweise unter die verbleibenden Anteile der Elektrodenschicht 3 reichen. Für den elektrischen Anschluss der Schottky-Diode werden die in der Figur 3 schematisch eingezeichneten Anschlusskontakte 7 vorgesehen.
Da die Öffnung 4 mit einer ersten Strukturbreite D der Maske 12 hergestellt worden ist und die Metallsilizidschicht 5 und die Elektrodenschicht 3 mit der zweiten Strukturbreite L der weiteren Maske 12' strukturiert worden sind, besitzen die verbleibenden Anteile der Elektrodenschicht 3 die lateralen Abmessungen E, E' , die sich beidseitig aus der Differenz der zweiten Strukturbreite L und der ersten Strukturbreite D ergeben. Die Abmessungen E, E' können gleich sein, wie in der Figur 3 dargestellt ist, oder aber auch im Rahmen der Herstellungstoleranzen etwas verschieden sein. Wenn die erste Strukturbreite D insbesondere der mit der Lithographie minimal herstellbaren Strukturbreite entspricht und die zweite Strukturbreite L nur wenig größer ist, können die Abmessungen E, E' deutlich kleiner hergestellt werden, als es ohne Ausnutzung der Überlappung der Strukturbreiten allein mit der Lithographie möglich wäre. Der Unterschied zwischen der zwei- ten Strukturbreite L und der ersten Strukturbreite D wird so gewählt, dass unter Berücksichtigung der Herstellungstoleranzen die Öffnung 4 vollständig innerhalb des strukturierten Anteils der Elektrodenschicht 3 bleibt und auf beiden Seiten der Öffnung 4 Anteile der Elektrodenschicht 3 stehen bleiben. Es ist dabei nicht erforderlich, dass die Anordnung wie in der Figur 3 gezeigt genau symmetrisch ausgebildet wird. Dadurch, dass die weitere Maske 12' die Öffnung 4 abdeckt und seitlich überragt, ist es möglich, die in der Figur 3 dargestellten restlichen Anteile der Elektrodenschicht 3, die die Schottky-Diode einfassen, mit kleineren Abmessungen E, E' auszubilden, als es mit einer direkten Anwendung von Lithographie auf die Strukturierung dieser Anteile möglich wäre. Es wird hierbei die Überlappung (overlay) der Strukturbreiten der verwendeten Masken 12, 12' ausgenutzt.
Bei einem weiteren Ausführungsbeispiel des Verfahrens wird entsprechend dem Querschnitt der Figur 4 nach dem Herstellen der Dielektrikumschicht 2 und der Elektrodenschicht 3 zunächst ein Anteil dieser Schichten mit der zweiten Strukturbreite L strukturiert. Gegebenenfalls können die in der Figur 4 eingezeichneten Seitenwandspacer 8 aufgebracht werden, nachdem eine erste Implantation zur Ausbildung der niedrig dotierten Bereiche 9 erfolgt ist. Die dotierten Bereiche 6 werden dann selbstjustiert bezüglich des strukturierten Anteils der Elektrodenschicht 3 einschließlich der Seitenwandspacer 8 implantiert. Die äußeren Ränder der dotierten Bereiche 6 werden vorzugsweise mit Isolationsbereichen 10 begrenzt. Zur Herstellung einer Öffnung in der Elektrodenschicht 3 wird auch hier eine Maske 12 mit einer Strukturbreite D, die der lateralen Abmessung der Öffnung entspricht, verwendet . Die Figur 5 zeigt einen Querschnitt gemäß der Figur 4 nach dem Herstellen der Öffnung 4 mit der lateralen Abmessung, die der Strukturbreite D der Maske 12 entspricht. Die verbleibenden Anteile der Elektrodenschicht 3 besitzen daher auch in diesem Beispiel Abmessungen E, E' , die sich aus der Differenz zwischen der zweiten Strukturbreite L und der ersten Strukturbreite D ergeben. Die Abmessungen E, E' können daher wie bereits oben erläutert deutlich kleiner hergestellt werden als mit einer einzigen Anwendung der Lithographie möglich wäre. Wenn bei diesem Ausführungsbeispiel keine weiteren Strukturierungsschritte vorgesehen sind, wird als Halbleiterschicht 1 Silizium verwendet und die herzustellende Metallsi- lizidschicht 5 durch Aufbringen einer Metallschicht hergestellt, die anschließend in einem Temperschritt in das Silizium der Halbleiterschicht 1 einlegiert wird. Restliches Metall wird dann selektiv zu dem so gebildeten Metallsilizid entfernt. Es verbleiben so nur die in der Figur 5 erkennbaren Anteile der Metallsilizidschicht 5, wobei gegebenenfalls auch auf den inneren Flanken der verbleibenden Anteile der Elektrodenschicht 3 ein Metallsilizid gebildet werden kann. Die Seitenwandspacer 8 bewirken, dass die auf den dotierten Bereichen 6 hergestellten Anteile der Metallsilizidschicht 5 von den übrigen Anteilen getrennt sind, so dass die Anteile getrennt voneinander elektrisch kontaktiert werden können. Dafür werden die in der Figur 5 schematisch eingezeichneten Anschlusskontakte 7 vorgesehen.
Ein Halbleiterbauelement, das mit einem Ausführungsbeispiel des Verfahrens gemäß den Figuren 1 bis 3 hergestellt worden ist, besitzt auf einer Halbleiterschicht 1 eine weitere Schicht 3, die von der Halbleiterschicht elektrisch isoliert ist und die mindestens zwei Anteile aufweist, zwischen denen eine Metallsilizidschicht 5 vorhanden ist. Die Metallsilizid- Schicht bildet auf der Halbleiterschicht eine Schottky-Diode und enthält abgeschiedenes Metallsilizid.
Insbesondere können die Flanken der Anteile der weiteren Schicht, die die Schottky-Diode einfassen, die Schottky-Diode seitlich begrenzen, und die Metallsilizidschicht kann auch auf diesen Flanken und auf den von der Halbleiterschicht abgewandten Oberseite dieser Anteile der weiteren Schicht vorhanden sein. Auf den von der Schottky-Diode abgewandten Seiten der verbliebenen Anteile der weiteren Schicht, die die Schottky-Diode einfassen, befinden sich in der Halbleiterschicht insbesondere dotierte Bereiche 6, die von der Schottky-Diode getrennt sind durch Bereiche der Halbleiterschicht, die niedriger dotiert sind als die dotierten Bereiche und die von einem Anteil der weiteren Schicht bedeckt sind. Es können ferner CMOS-Transistoren mit Gate-Elektroden integriert sein, und die Gate-Elektroden können minimale laterale Abmessungen aufweisen, die größer sind als die minimalen lateralen Abmessungen E, E' derjenigen Anteile der weiteren Schicht, die die Schottky-Diode einfassen.
Die Ausführungsbeispiele des Verfahrens können insbesondere bei allen CMOS-Technologien angewendet werden, die für ein Gate-Modul eine Silizid- oder Salizid-Technologie nutzen. Bei einer Silizid-Technologie wird ein Metall auf Silizium aufgebracht und silizidiert, was zum Beispiel durch Einlegieren bei erhöhter Temperatur geschieht. Salizid (selfaligned sili- cide) steht hier für das an sich bekannte Verfahren der selbstjustierten Herstellung von Metallsilizidstrukturen . Eine Abscheidung der Metallsilizidschicht, zum Beispiel mittels CVD (chemical vapor deposition) auf kristallines Silizium, hat den Vorteil, dass die elektrischen Parameter der Schottky-Diode besser und mit geringeren Prozesstoleranzen eingestellt werden können. Durch die Minimierung des Abstandes zwischen dem Schottky-Übergang und dem Gegenkontakt auf dem Halbleitermaterial, d. h. auf den dotierten Bereichen 6, wird der Serienwiderstand der Schottky-Diode optimiert. Die Abmessungen E, E' können insbesondere im Rahmen der Overlay- Genauigkeit der Lithographiemasken mit Werten bis herab zu 0,3 μm oder auch 0,2 μm ausgebildet werden. Durch zusätzlich vorgesehene niedrig dotierte Bereiche 9 nach Art von LDD- Bereichen kann die für den Serienwiderstand der Schottky- Diode wesentliche Abmessung innerhalb des Halbleitermateria- les gegenüber den Strukturabmessungen E, E' nochmals verringert werden. Auf diese Weise ist es möglich, Schottky-Dioden, die einen deutlich verringerten Serienwiderstand aufweisen und somit insbesondere für integrierte Schaltungen in CMOS- Technologie geeignet sind, in einem CMOS-Chip zu integrieren.
Bezugszeichenliste
1 Halbleiterschicht/HalbleiterSubstrat
2 Dielektrikumschicht
3 weitere Schicht/Elektrodenschicht
4 Öffnung
5 Metallsilizidschicht
6 dotierter Bereich
7 Anschlusskontakt
8 Seitenwandspacer
9 niedrig dotierter Bereich
10 Isolationsbereich
11 dotierte Wanne
12 Maske
12' weitere Maske
D erste Strukturbreite
E Abmessung
E' Abmessung
L zweite Strukturbreite

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Schottky-Diode, bei dem auf einer Halbleiterschicht (1) eine weitere Schicht (3) aufgebracht wird, die von der Halbleiterschicht (1) elektrisch isoliert ist, die weitere Schicht (3) in zwei Schritten durch Anwendung von Masken (12, 12'), die Strukturen unterschiedlicher Strukturbreiten (D, L) aufweisen, unter Ausnutzung einer Überlappung der Strukturbreiten (D, L) strukturiert wird, so dass die Halbleiterschicht (1) zwischen Anteilen der weiteren Schicht
(3) freigelegt ist, und zumindest zwischen diesen Anteilen der weiteren Schicht (3) eine Metallsilizidschicht (5) auf der Halbleiterschicht (1) hergestellt wird, so dass zwischen der Halbleiterschicht (1) und der Metallsilizidschicht (5) eine Schottky-Diode ausgebildet wird.
2. Verfahren nach Anspruch 1, bei dem die weitere Schicht (3) strukturiert wird, indem eine Öffnung
(4) einer ersten Strukturbreite (D) in der weiteren Schicht
(3) hergestellt und die Halbleiterschicht (1) in der Öffnung
(4) freigelegt wird, eine Metallsilizidschicht (5) hergestellt wird, unter Verwendung einer Maske (12'), die eine zweite Strukturbreite (L) aufweist, die größer ist als die erste Strukturbreite (D), und die die Öffnung (4) abdeckt und seitlich überragt, die Metallsilizidschicht (5) und die weitere Schicht (3) strukturiert werden, dotierte Bereiche (6) in der Halbleiterschicht (1) durch eine Implantation von Dotierstoff hergestellt werden und ein restlicher Anteil der Metallsilizidschicht (5) und mindestens ein dotierter Bereich (6) mit Anschlusskontakten (7) versehen werden.
3. Verfahren nach Anspruch 2, bei dem die Metallsilizidschicht (5) abgeschieden wird.
4. Verfahren nach Anspruch 2, bei dem die Halbleiterschicht (1) Silizium ist und die Metallsilizidschicht (5) hergestellt wird, indem ein
Metall abgeschieden und silizidiert wird.
5. Verfahren nach Anspruch 1, bei dem die Halbleiterschicht (1) Silizium ist, die weitere Schicht (3) in mindestens einen Anteil einer zweiten Strukturbreite (L) strukturiert wird, dotierte Bereiche (6) in der Halbleiterschicht (1) durch eine Implantation von Dotierstoff hergestellt werden, danach eine Öffnung (4) einer ersten Strukturbreite (D), die kleiner ist als die zweite Strukturbreite (L) , in dem Anteil der weiteren Schicht (3) hergestellt und in der Öffnung (4) die Halbleiterschicht (1) freigelegt wird, ein Metall aufgebracht und in der Öffnung (4) und auf den dotierten Bereichen (6) silizidiert wird und getrennte Anteile der Metallsilizidschicht (5) mit Anschlusskontakten (7) versehen werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die weitere Schicht hergestellt wird, indem eine Dielektrikumschicht (2) und darauf eine Elektrodenschicht (3) aus einem elektrisch leitfähigen Material hergestellt werden.
7. Halbleiterbauelement mit einer Schottky-Diode, bei dem auf einer Halbleiterschicht (1) eine weitere Schicht (3) vorhanden ist, die von der Halbleiterschicht (1) elektrisch isoliert ist und eine Struktur in Anteile aufweist, zwischen zwei Anteilen der weiteren Schicht (3) eine Metall- silizidschicht (5) vorhanden ist, die auf der Halbleiterschicht (1) eine Schottky-Diode bildet, und die Metallsilizidschicht (5) abgeschiedenes Metallsilizid enthält .
8. Halbleiterbauelement nach Anspruch 7, bei dem Anteile der weiteren Schicht (3) , die die Schottky-Diode einfassen, Flanken besitzen, die die Schottky-Diode seitlich begrenzen, und die Metallsilizidschicht (5) auch diese Flanken sowie eine von der Halbleiterschicht (1) abgewandte Oberseite dieser Anteile der weiteren Schicht (3) bedeckt.
9. Halbleiterbauelement nach Anspruch 7 oder 8, bei dem dotierte Bereiche (6) in der Halbleiterschicht (1) ausgebildet sind und diese dotierten Bereiche (6) von der Schottky-Diode durch Bereiche der Halbleiterschicht (1) getrennt sind, die niedriger dotiert sind als die dotierten Bereiche (6) und die von einem Anteil der weiteren Schicht (3) bedeckt sind.
10. Halbleiterbauelement nach einem der Ansprüche 7 bis 9, bei dem
CMOS-Transistoren mit Gate-Elektroden integriert sind und die Gate-Elektroden minimale laterale Abmessungen aufweisen, die größer sind als minimale laterale Abmessungen (E, E' ) von Anteilen der weiteren Schicht (3) , die die Schottky-Diode einfassen .
PCT/EP2008/051578 2007-03-08 2008-02-08 Verfahren zur herstellung einer schottky-diode und halbleiterbauelement mit schottky-diode Ceased WO2008107263A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007011406A DE102007011406B4 (de) 2007-03-08 2007-03-08 Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode
DE102007011406.2 2007-03-08

Publications (1)

Publication Number Publication Date
WO2008107263A1 true WO2008107263A1 (de) 2008-09-12

Family

ID=39431605

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/051578 Ceased WO2008107263A1 (de) 2007-03-08 2008-02-08 Verfahren zur herstellung einer schottky-diode und halbleiterbauelement mit schottky-diode

Country Status (2)

Country Link
DE (1) DE102007011406B4 (de)
WO (1) WO2008107263A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2315246A1 (de) 2009-10-22 2011-04-27 Nxp B.V. Integrierte Schaltung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999062124A1 (de) * 1998-05-26 1999-12-02 Siemens Aktiengesellschaft Verfahren zur herstellung von schottky-dioden
WO2002011212A1 (en) * 2000-07-27 2002-02-07 Caldus Semiconductor, Inc. W/wc/tac ohmic and rectifying contacts on sic
US6399413B1 (en) * 2000-04-18 2002-06-04 Agere Systems Guardian Corp. Self aligned gated Schottky diode guard ring structures
US6455403B1 (en) * 1999-01-04 2002-09-24 Taiwan Semiconductor Manufacturing Company Shallow trench contact structure to solve the problem of schottky diode leakage
US6825073B1 (en) * 2003-09-17 2004-11-30 Chip Integration Tech Co., Ltd. Schottky diode with high field breakdown and low reverse leakage current
US20050077590A1 (en) * 2003-10-08 2005-04-14 Leland Swanson Guard ring structure for a Schottky diode
US20060125019A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Gate defined schottky diode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3230050A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben
DE3576766D1 (de) * 1984-10-26 1990-04-26 Siemens Ag Schottky-kontakt auf einer halbleiteroberflaeche und verfahren zu dessen herstellung.
EP0642175B1 (de) * 1993-09-07 2004-04-28 Murata Manufacturing Co., Ltd. Halbleiteranordnung mit Schottky-Elektrode und Verfahren zur Herstellung
US6774051B2 (en) * 2002-06-12 2004-08-10 Macronix International Co., Ltd. Method for reducing pitch
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999062124A1 (de) * 1998-05-26 1999-12-02 Siemens Aktiengesellschaft Verfahren zur herstellung von schottky-dioden
US6455403B1 (en) * 1999-01-04 2002-09-24 Taiwan Semiconductor Manufacturing Company Shallow trench contact structure to solve the problem of schottky diode leakage
US6399413B1 (en) * 2000-04-18 2002-06-04 Agere Systems Guardian Corp. Self aligned gated Schottky diode guard ring structures
WO2002011212A1 (en) * 2000-07-27 2002-02-07 Caldus Semiconductor, Inc. W/wc/tac ohmic and rectifying contacts on sic
US6825073B1 (en) * 2003-09-17 2004-11-30 Chip Integration Tech Co., Ltd. Schottky diode with high field breakdown and low reverse leakage current
US20050077590A1 (en) * 2003-10-08 2005-04-14 Leland Swanson Guard ring structure for a Schottky diode
US20060125019A1 (en) * 2004-12-15 2006-06-15 Tower Semiconductor Ltd. Gate defined schottky diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2315246A1 (de) 2009-10-22 2011-04-27 Nxp B.V. Integrierte Schaltung
WO2011048567A1 (en) * 2009-10-22 2011-04-28 Nxp B.V. Integrated circuit
US9287414B2 (en) 2009-10-22 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit

Also Published As

Publication number Publication date
DE102007011406B4 (de) 2009-10-22
DE102007011406A1 (de) 2008-09-18

Similar Documents

Publication Publication Date Title
DE68927309T2 (de) Abgegrenzter Leistungs-MOSFET mit topographischer Anordnung mit profiljustierender eingelassener Source
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3888393T2 (de) BICMOS-Verfahren zur Herstellung selbstausrichtender NPN-Emitter und -Basen sowie MOSFET-Sources und -Drains.
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE4341516A1 (de) Verfahren zum Herstellen eines Transistors
DE19524027A1 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
EP0520209A1 (de) Verfahren zur Herstellung einer CMOS Halbleiteranordnung
DE102004027065B4 (de) Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur sowie eines damit ausgestatteten Feldeffekttransistors
DE102007011406B4 (de) Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode
DE69207973T2 (de) Verfahren zum Herstellen eines vertikalen Feldeffekt-Transistors und durch dieses Verfahren hergestellter Transistor
DE3783799T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
DE4223313C2 (de) Halbleitervorrichtung mit zwei Feldeffekttransistoren und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08708842

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08708842

Country of ref document: EP

Kind code of ref document: A1