DE102007011406B4 - Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode - Google Patents

Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode Download PDF

Info

Publication number
DE102007011406B4
DE102007011406B4 DE200710011406 DE102007011406A DE102007011406B4 DE 102007011406 B4 DE102007011406 B4 DE 102007011406B4 DE 200710011406 DE200710011406 DE 200710011406 DE 102007011406 A DE102007011406 A DE 102007011406A DE 102007011406 B4 DE102007011406 B4 DE 102007011406B4
Authority
DE
Germany
Prior art keywords
layer
schottky diode
semiconductor
semiconductor layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200710011406
Other languages
English (en)
Other versions
DE102007011406A1 (de
Inventor
Hubert Dr. Enichlmair
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE200710011406 priority Critical patent/DE102007011406B4/de
Priority to PCT/EP2008/051578 priority patent/WO2008107263A1/de
Publication of DE102007011406A1 publication Critical patent/DE102007011406A1/de
Application granted granted Critical
Publication of DE102007011406B4 publication Critical patent/DE102007011406B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Schottky-Diode, bei dem
– auf einer Halbleiterschicht (1) eine weitere Schicht (3) aufgebracht wird, die von der Halbleiterschicht (1) elektrisch isoliert ist,
– eine Öffnung (4) in der weiteren Schicht (3) mittels einer Maske (12) mit einem Fenster einer ersten Strukturbreite (D) hergestellt und die Halbleiterschicht (1) in der Öffnung (4) freigelegt wird,
– eine Metallsilizidschicht (5) hergestellt wird, mit der in der Öffnung (4) eine Schottky-Diode zwischen der Halbleiterschicht (1) und der Metallsilizidschicht (5) ausgebildet wird,
– eine weitere Maske (12'), die eine Abmessung einer im Vergleich zu der ersten Strukturbreite (D) größeren zweiten Strukturbreite (L) aufweist, derart angeordnet wird, dass sie die Öffnung (4) abdeckt und seitlich überragt,
– die Metallsilizidschicht (5) und die weitere Schicht (3) unter Verwendung der weiteren Maske (12') soweit entfernt werden, dass auf beiden Seiten der Öffnung (4) Anteile der weiteren Schicht (3) stehen...

Description

  • Die vorliegende Erfindung betrifft die Herstellung einer Schottky-Diode mit niedrigem Serienwiderstand.
  • Schottky-Dioden werden durch hochohmige Metall-Halbleiter-Übergänge gebildet, bei denen das Halbleitermaterial relativ niedrig dotiert ist. Derartige Metall-Halbleiter-Übergänge haben elektrische Eigenschaften, die ähnlich den pn-Übergängen im dotierten Halbleitermaterial eine sehr unterschiedliche elektrische Leitfähigkeit je nach der Polung der angelegten Spannung aufweisen. Die Größen der Ströme in Flussrichtung und in Sperrrichtung werden u. a. bestimmt durch die Wahl des n-leitend oder p-leitend dotierten Halbleitermaterials, durch die Wahl des Metalls, durch die Dotierstoffkonzentration an dem Metall-Halbleiter-Übergang und durch die Geometrie der Anordnung. Für Anwendungen im Rahmen einer CMOS-Technologie, deren Bauelemente und integrierte Schaltungen für niedrige Betriebsspannungen vorgesehen sind, sollen die Schottky-Dioden eine ausreichend niedrige Einsatzspannung und einen niedrigen Serienwiderstand aufweisen.
  • Der Metall-Halbleiter-Übergang wird üblicherweise durch Aufbringen einer Metallschicht auf einen Halbleiterkörper hergestellt. Sowohl das Metall als auch das Halbleitermaterial müssen mit Anschlusskontakten versehen werden. Der für das Halbleitermaterial vorgesehene Anschlusskontakt aus elektrisch leitfähigem Material kann auf der Oberseite des Halbleiterkörpers seitlich zu dem Metall der Schottky-Diode angeordnet werden. Da der Metall-Halbleiter-Übergang des Kontak tes im Unterschied zu der Schottky-Diode möglichst niederohrig sein soll, wird der Halbleiterkontakt vorzugsweise auf einem hoch dotierten Halbleiterbereich aufgebracht. Für die Eigenschaften der Schottky-Diode sind die lateralen Abmessungen und insbesondere der Abstand zwischen den beiden Anschlusskontakten wichtig. Ein geringer Abstand zwischen den Anschlusskontakten verringert insbesondere den Serienwiderstand der Schottky-Diode.
  • In der US 2006/0125019 A1 ist ein Verfahren zur Herstellung von Schottky-Dioden in einem CMOS-Prozess beschrieben.
  • In der EP 0 182 088 B1 sind ein Schottky-Kontakt auf einer Halbleiteroberfläche und ein Verfahren zu dessen Herstellung beschrieben, bei dem auf einer Halbleiterschicht mehrere elektrisch isolierende Schichten aufgebracht werden, die mit einer Öffnung versehen werden, in der ein Schottky-Kontakt auf der Halbleiteroberfläche, eingefasst von einem dotierten Schutzring, ausgebildet wird. Für den zweiten elektrischen Anschluss der Schottky-Diode ist ein Substratkontakt auf der Unterseite vorgesehen.
  • In der US 2003/0232509 A1 ist ein Verfahren zur Herstellung von Halbleiterkontaktstrukturen mit verringertem Teilungsverhältnis beschrieben. Auf einer Schichtfolge aus einer Leiterschicht und einer Dielektrikumschicht wird eine Lackmaske hergestellt, deren Öffnungen mit einer Polymerschicht verkleinert werden. Nach dem Ätzen entsprechender Öffnungen in der Leiterschicht werden diese Öffnungen mit dielektrischem Material gefüllt, und die restliche Dielektrikumschicht wird entfernt. Überstehende Anteile des dielektrischen Materials werden mit Anteilen einer weiteren Polymerschicht verbreitert, wodurch eine weitere Maske gebildet wird, die anschließend zum Ätzen der restlichen Leiterschicht in schmale Anteile verwendet wird.
  • In der DE 10 2005 026 301 B3 ist ein Verfahren zum Herstellen eines Metall-Halbleiterkontakts beschrieben, bei dem auf der Oberfläche einer Halbleiterschicht eine Gateoxid-Schicht vorhanden ist, die eine Schicht aus Polysilizium von der Halbleiterschicht elektrisch isoliert, wobei die Polysiliziumschicht eine Struktur in Anteile aufweist. Zwischen zwei Anteilen der Polysiliziumschicht sind Metallsilizidbereiche vorhanden, die auf der Halbleiteroberfläche eine Schottky-Diode bilden.
  • In der DE 32 30 050 A1 ist eine Schottky-Diode beschrieben, deren Metall-Halbleiterkontakt aus direkt abgeschiedenem Metallsilizid besteht.
  • In der DE 694 33 738 T2 ist ein Halbleiterbauelement mit einer Transistorstruktur beschrieben, bei dem in einer Halbleiterschicht für Source und Drain vorgesehene n+-dotierte Bereiche ausgebildet sind, die von der Gate-Elektrode durch niedriger dotierte Bereiche in der Halbleiterschicht getrennt sind. Diese Struktur kann als Schottky-Diode vorgesehen werden, wobei die Gate-Elektrode als Schottky-Kontakt ausgebildet wird.
  • Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie Schottky-Dioden mit verringertem Serienwiderstand ausgebildet werden können.
  • Diese Aufgabe wird mit dem Herstellungsverfahren mit den Merkmalen des Anspruches 1 oder 4 und mit dem Halbleiterbauelement mit den Merkmalen des Anspruches 7 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
  • Es wird nach Möglichkeiten gesucht, Schottky-Dioden mit verringertem Serienwiderstand herzustellen.
  • Eine solche Möglichkeit wird durch ein Verfahren eröffnet, bei dem auf einer Halbleiterschicht, zum Beispiel einem Halbleitersubstrat, eine weitere Schicht aufgebracht wird, die von der Halbleiterschicht elektrisch isoliert ist, und die weitere Schicht in zwei Schritten durch Anwendung von Masken, die Strukturen unterschiedlicher Strukturbreiten aufweisen, unter Ausnutzung einer Überlappung der Strukturbreiten in Anteile strukturiert wird. Auf diese Weise wird die Halbleiterschicht zwischen zwei Anteilen der weiteren Schicht freigelegt. Zumindest zwischen diesen Anteilen der weiteren Schicht wird eine Metallsilizidschicht auf der Halbleiterschicht hergestellt, so dass zwischen der Halbleiterschicht und der Metallsilizidschicht eine Schottky-Diode ausgebildet wird. Durch die Überlappung der Strukturbreiten der Masken wird erreicht, dass an die Schottky-Diode angrenzende restliche Anteile der weiteren Schicht sehr kleine Abmessungen besitzen, die insbesondere kleiner sind als Abmessungen, die mit einem einzigen Maskenschritt oder Lithographieschritt hergestellt werden können.
  • Die weitere Schicht kann insbesondere eine Elektrodenschicht aus elektrisch leitfähigem Material sein, die auch für Gate-Elektroden von CMOS-Transistoren vorgesehen ist. Mit einer Implantation von Dotierstoff können dotierte Bereiche in der Halbleiterschicht ausgebildet werden, wobei Anteile der strukturierten Elektrodenschicht als Maske verwendet werden können. Die dotierten Bereiche können für einen Anschluss der Schottky-Diode verwendet werden. Weitere dotierte Bereiche können als Source-Bereiche und Drain-Bereiche von Transistoren vorgesehen werden.
  • Es folgt eine genauere Beschreibung von Ausführungsbeispielen des Verfahrens anhand der beigefügten Figuren.
  • Die 1 zeigt einen Querschnitt durch ein Zwischenprodukt eines ersten Ausführungsbeispiels.
  • Die 2 zeigt einen Querschnitt gemäß der 1 nach dem Aufbringen einer Metallsilizidschicht.
  • Die 3 zeigt einen Querschnitt gemäß der 2 nach dem Strukturieren der Metallsilizidschicht und einer Implantation von Dotierstoff.
  • Die 4 zeigt einen Querschnitt gemäß der 1 für ein weiteres Ausführungsbeispiel.
  • Die 5 zeigt einen Querschnitt gemäß der 4 nach dem Einlegieren einer Metallschicht.
  • Die 1 zeigt einen Querschnitt durch ein Halbleiterbauelement nach ersten Schritten eines Ausführungsbeispiels des Verfahrens. Falls das Verfahren im Rahmen eines CMOS-Prozesses ausgeführt wird, sind in einer Halbleiterschicht oder einem Halbleitersubstrat 1 dotierte Wannen 11 und Isolationsbereiche, beispielsweise STI (shallow trench isolation) und/oder Feldoxid-Bereiche, in einer für den betreffenden Prozess an sich vorgesehenen Weise hergestellt worden. Implantierungen zur Einstellung der Schwellenspannung der Transistoren können vorgenommen sein, und eine Dielektrikumschicht 2, zum Beispiel ein Gateoxid, und eine Elektrodenschicht 3 für Gate-Elektroden sind hergestellt. Die Elektrodenschicht 3 ist in diesem Beispiel die oben angegebene weitere Schicht, die durch die Dielektrikumschicht 2 von der Halbleiterschicht elektrisch isoliert ist. Die Elektrodenschicht 3 kann leitfähig dotiertes Polysilizium sein. Je nach Ausführungsform der Schottky-Diode kann das betreffende Halbleitermaterial, in dem Beispiel der 1 die dotierte Wanne 11, schwach n-leitend oder schwach p-leitend dotiert sein. Es wird eine Maske 12 mit einem Fenster einer ersten Strukturbreite D hergestellt. Die Maske 12 ist in diesem Beispiel eine Lackmaske, die in an sich bekannter Weise fotolithographisch strukturiert werden kann. Unter Verwendung dieser Maske 12 wird eine Öffnung in der Elektrodenschicht 3 und der Dielektrikumschicht 2 hergestellt, so dass im Bereich der herzustellenden Schottky-Diode die Oberseite des Halbleitermateriales freigelegt ist. Die Öffnung in der Elektrodenschicht 3 kann zum Beispiel durch anisotropes Plasmaätzen hergestellt werden. Es kann sich ein nasschemischer Ätzschritt anschließen, mit dem die Dielektrikumschicht 2 in der Öffnung entfernt wird und gegebenenfalls Oxid, das sich auf der Elektrodenschicht 3 gebildet hat, (native oxide) beseitigt wird.
  • Die 2 zeigt einen Querschnitt eines weiteren Zwischenproduktes, nachdem die Öffnung 4 ausgebildet und eine Metallsilizidschicht 5 hergestellt worden ist. Die Metallsilizidschicht 5 kann in dem vorgesehenen stöchiometrischen Verhältnis von Metall und Silizium abgeschieden werden. Das kann bei relativ niedrigen Temperaturen von typisch etwa 400° Celsius erfolgen. Durch das Einstellen der stöchiometrischen Zusammensetzung bereits beim Abscheiden der Metallsilizidschicht können die Eigenschaften des elektrischen Überganges der Schottky-Diode sehr gut eingestellt werden. Statt das Metallsilizid direkt abzuscheiden, ist es aber auch möglich, zunächst eine Metallschicht aufzubringen und das Metall anschließend durch einen Temperschritt in das Silizium der Halbleiterschicht einzulegieren, so dass Metallsilizid gebildet wird. Der Übergangsbereich zwischen Metall und Halbleitermaterial, der für die Schottky-Diode vorgesehen ist, entspricht dem Bereich, in dem die Metallsilizidschicht 5 mit dem Halbleitermaterial in Kontakt ist. Mittels einer weiteren Maske 12' mit einer Strukturbreite L, die die Öffnung 4 überlappt, werden die Metallsilizidschicht 5 und die Elektrodenschicht 3 strukturiert. Der Stapel aus Elektrodenschicht 3 und Metallsilizidschicht 5 kann außerhalb der Schottky-Diode als Gate-Elektrodenstapel für CMOS-Transistoren vorgesehen und entsprechend strukturiert werden.
  • Die 3 zeigt einen Querschnitt gemäß der 2 nach dem Strukturieren der Metallsilizidschicht 5 und der Elektrodenschicht 3. Die Flanken der verbliebenen Anteile der Elektrodenschicht 3 und der Metallsilizidschicht 5 können mit Seitenwandspacern 8, zum Beispiel aus Oxid, bedeckt werden. Zusammen mit dieser Strukturierung können die Gate-Elektrodenstapel der Transistoren hergestellt werden. Es erfolgt dann eine Implantation von Dotierstoff selbstjustiert zu der strukturierten Elektrodenschicht 3 und den Seitenwandspacern 8, womit die dotierten Bereiche 6 ausgebildet werden, die als Anschlussbereiche der Schottky-Diode und gegebenenfalls als Source-Bereiche und Drain-Bereiche der Transistoren vorgesehen sind. Vor dem Herstellen der Seitenwandspacer 8 kann eine weitere Implantation von Dotierstoff erfolgen, mit der im Vergleich zu den dotierten Bereichen 6 niedrig dotierte Bereiche 9 hergestellt werden, die bei den Transistoren als LDD-Bereiche (lightly doped drain) vorgesehen sind. Die für die niedrig dotierten Bereiche 9 vorgesehene Implantation kann unter einem schrägen Winkel erfolgen, so dass die niedrig dotierten Bereiche 9 teilweise unter die verbleibenden Anteile der Elektrodenschicht 3 reichen. Für den elektrischen Anschluss der Schottky-Diode werden die in der 3 schematisch eingezeichneten Anschlusskontakte 7 vorgesehen.
  • Da die Öffnung 4 mit einer ersten Strukturbreite D der Maske 12 hergestellt worden ist und die Metallsilizidschicht 5 und die Elektrodenschicht 3 mit der zweiten Strukturbreite L der weiteren Maske 12' strukturiert worden sind, besitzen die verbleibenden Anteile der Elektrodenschicht 3 die lateralen Abmessungen E, E', die sich beidseitig aus der Differenz der zweiten Strukturbreite L und der ersten Strukturbreite D ergeben. Die Abmessungen E, E' können gleich sein, wie in der 3 dargestellt ist, oder aber auch im Rahmen der Herstellungstoleranzen etwas verschieden sein. Wenn die erste Strukturbreite D insbesondere der mit der Lithographie minimal herstellbaren Strukturbreite entspricht und die zweite Strukturbreite L nur wenig größer ist, können die Abmessungen E, E' deutlich kleiner hergestellt werden, als es ohne Ausnutzung der Überlappung der Strukturbreiten allein mit der Lithographie möglich wäre. Der Unterschied zwischen der zwei ten Strukturbreite L und der ersten Strukturbreite D wird so gewählt, dass unter Berücksichtigung der Herstellungstoleranzen die Öffnung 4 vollständig innerhalb des strukturierten Anteils der Elektrodenschicht 3 bleibt und auf beiden Seiten der Öffnung 4 Anteile der Elektrodenschicht 3 stehen bleiben. Es ist dabei nicht erforderlich, dass die Anordnung wie in der 3 gezeigt genau symmetrisch ausgebildet wird. Dadurch, dass die weitere Maske 12' die Öffnung 4 abdeckt und seitlich überragt, ist es möglich, die in der 3 dargestellten restlichen Anteile der Elektrodenschicht 3, die die Schottky-Diode einfassen, mit kleineren Abmessungen E, E' auszubilden, als es mit einer direkten Anwendung von Lithographie auf die Strukturierung dieser Anteile möglich wäre. Es wird hierbei die Überlappung (overlay) der Strukturbreiten der verwendeten Masken 12, 12' ausgenutzt.
  • Bei einem weiteren Ausführungsbeispiel des Verfahrens wird entsprechend dem Querschnitt der 4 nach dem Herstellen der Dielektrikumschicht 2 und der Elektrodenschicht 3 zunächst ein Anteil dieser Schichten mit der zweiten Strukturbreite L strukturiert. Gegebenenfalls können die in der 4 eingezeichneten Seitenwandspacer 8 aufgebracht werden, nachdem eine erste Implantation zur Ausbildung der niedrig dotierten Bereiche 9 erfolgt ist. Die dotierten Bereiche 6 werden dann selbstjustiert bezüglich des strukturierten Anteils der Elektrodenschicht 3 einschließlich der Seitenwandspacer 8 implantiert. Die äußeren Ränder der dotierten Bereiche 6 werden vorzugsweise mit Isolationsbereichen 10 begrenzt. Zur Herstellung einer Öffnung in der Elektrodenschicht 3 wird auch hier eine Maske 12 mit einer Strukturbreite D, die der lateralen Abmessung der Öffnung entspricht, verwendet.
  • Die 5 zeigt einen Querschnitt gemäß der 4 nach dem Herstellen der Öffnung 4 mit der lateralen Abmessung, die der Strukturbreite D der Maske 12 entspricht. Die verbleibenden Anteile der Elektrodenschicht 3 besitzen daher auch in diesem Beispiel Abmessungen E, E', die sich aus der Differenz zwischen der zweiten Strukturbreite L und der ersten Strukturbreite D ergeben. Die Abmessungen E, E' können daher wie bereits oben erläutert deutlich kleiner hergestellt werden als mit einer einzigen Anwendung der Lithographie möglich wäre. Wenn bei diesem Ausführungsbeispiel keine weiteren Strukturierungsschritte vorgesehen sind, wird als Halbleiterschicht 1 Silizium verwendet und die herzustellende Metallsilizidschicht 5 durch Aufbringen einer Metallschicht hergestellt, die anschließend in einem Temperschritt in das Silizium der Halbleiterschicht 1 einlegiert wird. Restliches Metall wird dann selektiv zu dem so gebildeten Metallsilizid entfernt. Es verbleiben so nur die in der 5 erkennbaren Anteile der Metallsilizidschicht 5, wobei gegebenenfalls auch auf den inneren Flanken der verbleibenden Anteile der Elektrodenschicht 3 ein Metallsilizid gebildet werden kann. Die Seitenwandspacer 8 bewirken, dass die auf den dotierten Bereichen 6 hergestellten Anteile der Metallsilizidschicht 5 von den übrigen Anteilen getrennt sind, so dass die Anteile getrennt voneinander elektrisch kontaktiert werden können. Dafür werden die in der 5 schematisch eingezeichneten Anschlusskontakte 7 vorgesehen.
  • Ein Halbleiterbauelement, das mit einem Ausführungsbeispiel des Verfahrens gemäß den 1 bis 3 hergestellt worden ist, besitzt auf einer Halbleiterschicht 1 eine weitere Schicht 3, die von der Halbleiterschicht elektrisch isoliert ist und die mindestens zwei Anteile aufweist, zwischen denen eine Metallsilizidschicht 5 vorhanden ist. Die Metallsilizid schicht bildet auf der Halbleiterschicht eine Schottky-Diode und enthält abgeschiedenes Metallsilizid.
  • Insbesondere können die Flanken der Anteile der weiteren Schicht, die die Schottky-Diode einfassen, die Schottky-Diode seitlich begrenzen, und die Metallsilizidschicht kann auch auf diesen Flanken und auf den von der Halbleiterschicht abgewandten Oberseite dieser Anteile der weiteren Schicht vorhanden sein. Auf den von der Schottky-Diode abgewandten Seiten der verbliebenen Anteile der weiteren Schicht, die die Schottky-Diode einfassen, befinden sich in der Halbleiterschicht insbesondere dotierte Bereiche 6, die von der Schottky-Diode getrennt sind durch Bereiche der Halbleiterschicht, die niedriger dotiert sind als die dotierten Bereiche und die von einem Anteil der weiteren Schicht bedeckt sind. Es können ferner CMOS-Transistoren mit Gate-Elektroden integriert sein, und die Gate-Elektroden können minimale laterale Abmessungen aufweisen, die größer sind als die minimalen lateralen Abmessungen E, E' derjenigen Anteile der weiteren Schicht, die die Schottky-Diode einfassen.
  • Die Ausführungsbeispiele des Verfahrens können insbesondere bei allen CMOS-Technologien angewendet werden, die für ein Gate-Modul eine Silizid- oder Salizid-Technologie nutzen. Bei einer Silizid-Technologie wird ein Metall auf Silizium aufgebracht und silizidiert, was zum Beispiel durch Einlegieren bei erhöhter Temperatur geschieht. Salizid (selfaligned silicide) steht hier für das an sich bekannte Verfahren der selbstjustierten Herstellung von Metallsilizidstrukturen. Eine Abscheidung der Metallsilizidschicht, zum Beispiel mittels CVD (chemical vapor deposition) auf kristallines Silizium, hat den Vorteil, dass die elektrischen Parameter der Schottky-Diode besser und mit geringeren Prozesstoleranzen eingestellt werden können. Durch die Minimierung des Abstandes zwischen dem Schottky-Übergang und dem Gegenkontakt auf dem Halbleitermaterial, d. h. auf den dotierten Bereichen 6, wird der Serienwiderstand der Schottky-Diode optimiert. Die Abmessungen E, E' können insbesondere im Rahmen der Overlay-Genauigkeit der Lithographiemasken mit Werten bis herab zu 0,3 μm oder auch 0,2 μm ausgebildet werden. Durch zusätzlich vorgesehene niedrig dotierte Bereiche 9 nach Art von LDD-Bereichen kann die für den Serienwiderstand der Schottky-Diode wesentliche Abmessung innerhalb des Halbleitermateriales gegenüber den Strukturabmessungen E, E' nochmals verringert werden. Auf diese Weise ist es möglich, Schottky-Dioden, die einen deutlich verringerten Serienwiderstand aufweisen und somit insbesondere für integrierte Schaltungen in CMOS-Technologie geeignet sind, in einem CMOS-Chip zu integrieren.
    • 1
    Halbleiterschicht/Halbleitersubstrat
    2
    Dielektrikumschicht
    3
    weitere Schicht/Elektrodenschicht
    4
    Öffnung
    5
    Metallsilizidschicht
    6
    dotierter Bereich
    7
    Anschlusskontakt
    8
    Seitenwandspacer
    9
    niedrig dotierter Bereich
    10
    Isolationsbereich
    11
    dotierte Wanne
    12
    Maske
    12'
    weitere Maske
    D
    erste Strukturbreite
    E
    Abmessung
    E'
    Abmessung
    L
    zweite Strukturbreite

Claims (9)

  1. Verfahren zur Herstellung einer Schottky-Diode, bei dem – auf einer Halbleiterschicht (1) eine weitere Schicht (3) aufgebracht wird, die von der Halbleiterschicht (1) elektrisch isoliert ist, – eine Öffnung (4) in der weiteren Schicht (3) mittels einer Maske (12) mit einem Fenster einer ersten Strukturbreite (D) hergestellt und die Halbleiterschicht (1) in der Öffnung (4) freigelegt wird, – eine Metallsilizidschicht (5) hergestellt wird, mit der in der Öffnung (4) eine Schottky-Diode zwischen der Halbleiterschicht (1) und der Metallsilizidschicht (5) ausgebildet wird, – eine weitere Maske (12'), die eine Abmessung einer im Vergleich zu der ersten Strukturbreite (D) größeren zweiten Strukturbreite (L) aufweist, derart angeordnet wird, dass sie die Öffnung (4) abdeckt und seitlich überragt, – die Metallsilizidschicht (5) und die weitere Schicht (3) unter Verwendung der weiteren Maske (12') soweit entfernt werden, dass auf beiden Seiten der Öffnung (4) Anteile der weiteren Schicht (3) stehen bleiben, die laterale Abmessungen (E, E') aufweisen, die sich aus der Differenz der zweiten Strukturbreite (L) und der ersten Strukturbreite (D) ergeben, – dotierte Bereiche (6) in der Halbleiterschicht (1) neben den Anteilen der weiteren Schicht (3) jeweils auf der von der Schottky-Diode abgewandten Seite durch eine Implantation von Dotierstoff hergestellt werden und – ein restlicher Anteil der Metallsilizidschicht (5) und mindestens ein dotierter Bereich (6) mit Anschlusskontakten (7) versehen werden.
  2. Verfahren nach Anspruch 1, bei dem die Metallsilizidschicht (5) abgeschieden wird.
  3. Verfahren nach Anspruch 1, bei dem die Halbleiterschicht (1) Silizium ist und die Metallsilizidschicht (5) hergestellt wird, indem ein Metall abgeschieden und silizidiert wird.
  4. Verfahren zur Herstellung einer Schottky-Diode, bei dem – auf einer Halbleiterschicht (1) aus Silizium eine weitere Schicht (3) aufgebracht wird, die von der Halbleiterschicht (1) elektrisch isoliert ist, – ein Anteil der weiteren Schicht (3) mit einer zweiten Strukturbreite (L) strukturiert wird, – dotierte Bereiche (6) in der Halbleiterschicht (1) neben dem Anteil der weiteren Schicht (3) durch eine Implantation von Dotierstoff hergestellt werden, danach – eine Öffnung (4) einer ersten Strukturbreite (D), die kleiner ist als die zweite Strukturbreite (L), in dem Anteil der weiteren Schicht (3) hergestellt und die Halbleiterschicht (1) in der Öffnung (4) freigelegt wird, so dass auf beiden Seiten der Öffnung (4) Anteile der weiteren Schicht (3) stehen bleiben, die laterale Abmessungen (E, E') aufweisen, die sich aus der Differenz der zweiten Strukturbreite (L) und der ersten Strukturbreite (D) ergeben, – ein Metall aufgebracht und in der Öffnung (4) und auf den dotierten Bereichen (6) in getrennten Anteilen silizidiert wird und – die getrennten Anteile der Metallsilizidschicht (5) mit Anschlusskontakten (7) versehen werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die weitere Schicht hergestellt wird, indem eine Dielektrikumschicht (2) und darauf eine Elektrodenschicht (3) aus einem elektrisch leitfähigen Material hergestellt werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die lateralen Abmessungen (E, E') der auf beiden Seiten der Öffnung (4) stehen bleibenden Anteile der weiteren Schicht (3) kleiner ausgebildet werden, als es mit einer direkten Anwendung von Lithographie auf die Strukturierung dieser Anteile möglich wäre.
  7. Halbleiterbauelement mit einer Schottky-Diode, bei dem – auf einer Halbleiterschicht (1) eine weitere Schicht (3) vorhanden ist, die von der Halbleiterschicht (1) elektrisch isoliert ist und zwei Anteile aufweist, die in einem Abstand zueinander angeordnet sind, der einer lithographisch herstellbaren ersten Strukturbreite (D) entspricht, – die beiden Anteile der weiteren Schicht (3) einschließlich ihres Abstandes eine gesamte laterale Abmessung besitzen, die einer lithographisch herstellbaren zweiten Strukturbreite (L) entspricht, – die erste Strukturbreite (D) und die zweite Strukturbreite (L) eine so geringe Differenz aufweisen, dass sich aus dieser Differenz ergebende laterale Abmessungen (E, E') der Anteile der weiteren Schicht (3) kleiner sind als eine kleinste lithographisch herstellbare Strukturbreite, – zumindest zwischen den Anteilen der weiteren Schicht (3) eine Metallsilizidschicht (5) vorhanden ist, die auf der Halbleiterschicht (1) eine Schottky-Diode bildet, – neben den Anteilen der weiteren Schicht (3) jeweils auf der von der Schottky-Diode abgewandten Seite dotierte Bereiche (6) in der Halbleiterschicht (1) vorhanden sind und – die Metallsilizidschicht (5) und mindestens ein dotierter Bereich (6) mit Anschlusskontakten (7) versehen sind.
  8. Halbleiterbauelement nach Anspruch 7, bei dem die dotierten Bereiche (6) von der Schottky-Diode durch Bereiche der Halbleiterschicht (1) getrennt sind, die niedriger dotiert sind als die dotierten Bereiche (6) und die von einem Anteil der weiteren Schicht (3) bedeckt sind.
  9. Halbleiterbauelement nach Anspruch 7 oder 8, bei dem CMOS-Transistoren mit Gate-Elektroden integriert sind und die Gate-Elektroden minimale laterale Abmessungen aufweisen, die größer sind als die lateralen Abmessungen (E, E') der Anteile der weiteren Schicht (3), die sich aus der Differenz der zweiten Strukturbreite (L) und der ersten Strukturbreite (D) ergeben.
DE200710011406 2007-03-08 2007-03-08 Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode Expired - Fee Related DE102007011406B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200710011406 DE102007011406B4 (de) 2007-03-08 2007-03-08 Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode
PCT/EP2008/051578 WO2008107263A1 (de) 2007-03-08 2008-02-08 Verfahren zur herstellung einer schottky-diode und halbleiterbauelement mit schottky-diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710011406 DE102007011406B4 (de) 2007-03-08 2007-03-08 Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode

Publications (2)

Publication Number Publication Date
DE102007011406A1 DE102007011406A1 (de) 2008-09-18
DE102007011406B4 true DE102007011406B4 (de) 2009-10-22

Family

ID=39431605

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710011406 Expired - Fee Related DE102007011406B4 (de) 2007-03-08 2007-03-08 Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode

Country Status (2)

Country Link
DE (1) DE102007011406B4 (de)
WO (1) WO2008107263A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2315246B1 (de) * 2009-10-22 2012-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte Schaltung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3230050A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben
EP0182088B1 (de) * 1984-10-26 1990-03-21 Siemens Aktiengesellschaft Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
US20030232509A1 (en) * 2002-06-12 2003-12-18 Chia-Chi Chung Method for reducing pitch
DE69433738T2 (de) * 1993-09-07 2005-03-17 Murata Mfg. Co., Ltd., Nagaokakyo Halbleiterelement und Verfahren zur Herstellung desselben
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
WO1999062124A1 (de) * 1998-05-26 1999-12-02 Siemens Aktiengesellschaft Verfahren zur herstellung von schottky-dioden
US6455403B1 (en) * 1999-01-04 2002-09-24 Taiwan Semiconductor Manufacturing Company Shallow trench contact structure to solve the problem of schottky diode leakage
US6399413B1 (en) * 2000-04-18 2002-06-04 Agere Systems Guardian Corp. Self aligned gated Schottky diode guard ring structures
US6825073B1 (en) * 2003-09-17 2004-11-30 Chip Integration Tech Co., Ltd. Schottky diode with high field breakdown and low reverse leakage current
US6949454B2 (en) * 2003-10-08 2005-09-27 Texas Instruments Incorporated Guard ring structure for a Schottky diode
US7544557B2 (en) 2004-12-15 2009-06-09 Tower Semiconductor Ltd. Gate defined Schottky diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3230050A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben
EP0182088B1 (de) * 1984-10-26 1990-03-21 Siemens Aktiengesellschaft Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
DE69433738T2 (de) * 1993-09-07 2005-03-17 Murata Mfg. Co., Ltd., Nagaokakyo Halbleiterelement und Verfahren zur Herstellung desselben
US20030232509A1 (en) * 2002-06-12 2003-12-18 Chia-Chi Chung Method for reducing pitch
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen

Also Published As

Publication number Publication date
DE102007011406A1 (de) 2008-09-18
WO2008107263A1 (de) 2008-09-12

Similar Documents

Publication Publication Date Title
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69525003T2 (de) Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE102006040764A1 (de) Tranistor mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung des Transistors
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
EP0239652A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE112010001315B4 (de) Feldeffekttransistor und verfahren zum ausbilden eines feldeffekttransistors
DE102004055640A1 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE3686490T2 (de) Halbleiterstruktur.
DE102006029701A1 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE102015106185A1 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19524027A1 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
EP0764982A1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
DE102023121160A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69212897T2 (de) Herstellungsverfahren für MIS-Halbleiterbauelement
DE102005039666B3 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit selektiven Dotierstoffbereichen
DE102007011406B4 (de) Verfahren zur Herstellung einer Schottky-Diode und Halbleiterbauelement mit Schottky-Diode
DE102005026301B3 (de) Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee