WO2008072334A1

WO2008072334A1 - コンパイル方法及びコンパイラ

Info

Publication number: WO2008072334A1
Application number: PCT/JP2006/324966
Authority: WO
Inventors: Koichiro Yamashita
Original assignee: Fujitsu Limited
Priority date: 2006-12-14
Filing date: 2006-12-14
Publication date: 2008-06-19
Also published as: CN101563673A; EP2093667A4; EP2093667A1; KR20090089382A; KR101085330B1; US20090254892A1; JPWO2008072334A1

Abstract

　コンピュータにより、予め決められたタイミングで途中結果を出力すると共に時系列的に処理されるソフトウェアのコンパイルを行うコンパイル方法は、ソフトウェアのソースコードに含まれる処理シーケンスから並列性及び条件分岐に関する処理ブロックを抽出する抽出ステップと、抽出された処理ブロックのリストラクチャリングを行い実行コードを自動的に生成する生成ステップとを含む。

Description

明細書

コンパイル方法及びコンパイラ

技術分野

[0001] 本発明は、コンパイル方法及びコンノイラに係り、特に組み込み機器上におけるソフトウェアの実行コードを自動的に生成するコンパイル方法及びコンノイラに関する。背景技術

[0002] 図 1は、組み込み機器上におけるソフトウェアの実行コードを生成する従来のコンパイラの構成を示す図である。図 1に示すコンパイラは、組み込み機器のソフトウェアを単一のアプリケーションとして効率的に実行するために、実行コードの最適化を行う。図 1に示すコンパイラは、翻訳装置 (フロントエンド) 2、最適化装置 (ミドルパス) 4及びコード生成装置（バックエンド） 5を有する。フロントエンド 2はソースコード 1から中間言語 3— 1を生成し、ミドルパス 4は中間言語 3— 1から中間言語 3— 2を生成する。ノックエンド 5は、中間言語 3— 2から最適化された実行コード 6を生成する。コンパィルによる翻訳作業の過程で、ミドルパス 4にお、て不要な変数の削除や命令のパッキング、呼び出し関数のインライン展開等の単純な再構築（リストラクチャリング）を行

[0003] このような実行コードの最適化のためのリストラクチャリングでは、命令コードの削除や単純置換を行い、ソースコード 1に記述された処理シーケンスの構造そのものを変更するようなリストラクチャリングは行わな、。

[0004] 動画処理や通信処理等の処理の実行を開始した後は、 CPUの処理能力に関係なく予め決められた時刻において周期的に途中の演算結果を出力するような時系列処理のソフトウェアがある。このような時系列的（シーケンシャル）に記述されたソフトゥェァを図 1に示すコンパイラでコンパイルして実行コードを生成した場合、処理の開始力も終了までのトータルの演算量力 SCPUの処理能力に見合ってる場合にぉ、ても、図 2に示す例のように処理 P3,P4が開始される順番によっては、処理が間に合わず遅延を生じることがある。図 2は、時系列処理 (シーケンシャル処理)の遅延を説明する図である。図 2において、 P1〜P4は処理を示し、 tlは開始条件判断時刻、 t2は処理 P 3の実際の終了時刻、 t3は処理 P4の期待終了時刻、 t4は処理 P4の実際の終了時刻、 t5は処理 P3の期待終了時刻を示す。この場合、処理 P4の実際の終了時刻 t4は、処理 P4の期待終了時刻 t3より遅く、遅延 D 1が生じて、る。

[0005] 一般的には、上記のように平均的な CPUの処理能力が十分であっても、局所的な処理の観点では CPUの処理能力が不十分な状態が起こり得ると想定される場合、ソフトウェアは図 3で示すように設計段階でバッファ 8を定義することにより処理遅延の問題を回避する。図 3は、時系列処理の遅延の回避を説明する図である。図 3中、図 2と同一部分には同一符号を付し、その説明は省略する。図 3において、 P3y,P4yは夫々 y番目に実行される処理 P3,P4、 P4zは z番目に実行される処理 P4、 t2yは処理 P3 yの実際の終了時刻、 t3yは処理 P4yの期待終了時刻、 t5yは処理 P3yの期待終了時刻である。

[0006] 図 4は、従来の動的スケジューラのイメージを示す図である。同図中、 11はタスク又はスレッド、 12はタスク又はスレッド 11から報告される実行情報テーブル、 13は情報テーブルに基づ、てスケジューリングを行う動的スケジューラ、 14はオペレーティングシステム（OS) 16内のコンテキストスィッチ 'プロセス管理機能、 15は動的スケジューラ 13の指示によるスィッチを示す。従来の組み込み機器で効率的に複数のタスク又はスレッド 11を並列（同時）に実行する場合、図 4に示す動的スケジューラ 13では、アプリケーションに動的なプロフアイリング機能を持たせ、メモリや CPU使用量を随時 OS16に報告する。動的スケジューラ 13は、常時収集された情報の情報テーブル 12を参照して動的にタスク又はスレッド 11の優先度を定義し、 OS16のコンテキストスィッチ.プロセス管理機能 14によりタスク又はスレッド 11のスィッチ 15を行う。

[0007] このように複数のタスク又はスレッド 11を効率的に実行するための動的スケジューラ 13は、 OS16と連動したアプリケーションとは別動作をするソフトウェア、即ち、外部（又は、外付けの)スケジューラである。このため、対象とするソフトウェアが必要とする CPUの演算量の観点からは、このような動的スケジューラ 13は純粋なオーバーヘッドとみなされる。

[0008] そこで、情報テーブル 12を参照して優先度を定義する動的スケジューラ 13によるオーバーヘッドを発生させないために、一般的にはラウンドロビン、或いは、予め固定的に設定された優先度に従って能動的に動作しな、オーバーヘッドの小さ、スケジユーラを用いる手法がある力全てのソフトウェアを効率的に実行することはできない。

[0009] 処理時間を最短にする実行コードを生成し、且つ、動的スケジューラ 13によるォーバーヘッドを回避するためには、実行コード中に実行開始を定義する静的スケジューラ機構を埋め込む手法が用いられることがある。

[0010] 静的スケジューラは、メモリや CPUの使用量を動的に報告しない代替手段として、コンノィル時に分岐命令に着目し、分岐命令力ジャンプする従属処理のメモリや CP uの使用量に対して、分岐予測の係数を乗じた見込みの情報テーブルに基づいてコンノィル時にスケジューリングを決定する。

[0011] 静的スケジューラは、動的に最適な処理を行う動的スケジューラに対して、実行時のスケジューリングに対するオーバーヘッドは小さいが、特に実行毎に演算量や取り扱うデータ量が変化するような構造のソフトウェアでは、スケジューリング精度が落ち、処理時間を最短に行えるとは限らない。このため、静的スケジューラは、一般的には

CPU上で処理を行、た!/、演算量が予めわかって!/、るソフトウェアに用いられる。

[0012] 従来のコンパイラは、コードレベルの最適化や時系列的に記述されたソースコードのコンパイル時にデータ依存や制御依存の解析を行ヽ、並列実行可能な処理を分割し、並列に配置された CPUに対する実行コードを生成する。このようにして、時系列的に記述されたソースコードからより多くの並列性を抽出し、実行開始から終了までの処理時間を最短に行える実行コードを生成する。

[0013] 動的スケジューラは、例えば特許文献 1や特許文献 2にて提案されている。又、多重レベルスケジューラは、例えば特許文献 2にて提案されて、る。

特許文献 1：特開平 6— 110688号公報

特許文献 2：特開 2003 - 84989号公報

特許文献 3：特開平 8— 212070号公報

発明の開示

発明が解決しょうとする課題

[0014] 組み込み機器のソフトウェア実行環境は、高度化する OSやコンパイル環境により変化しており、パーソナルコンピュータ（PC)やワークステーション等で動作していた汎用のソフトウェアが組み込み機器で動作するようになってきている。一方、組み込み機器では、 CPUやメモリ等の限られたリソースを用いて、対象とするソフトウェアを効率的に実行することが望まれている。

[0015] 従来の組み込み機器では、リストラクチャリングを伴わないコード最適化レベルのコンノイラが起動される力、或いは、複数のタスク又はスレッドが起動するようなソフトゥエア構成の場合にはスケジューラが起動される。

[0016] 一方で、ソフトウェアをより効率的に動作させためには、ソフトウェアの実装者により対象となる組み込み機器に適した移植作業を手動で行う必要があった。

[0017] このように、組み込み機器の限られたソフトウェア実行環境では、ソフトウェア、特に時系列的に記述されたソースコードで、且つ、予め決められた時刻に周期的に途中の演算結果を出力するような時系列処理を行うアプリケーションを実行する際に、低いオーバーヘッド、高いスケジューリング精度、 CPUやメモリ等のリソースの効率的な利用を可能とする実行コードをコンノイラにより自動的に生成することが求められている。

[0018] そこで、本発明は、限られたソフトウェア実行環境でもソフトウェアの実行コードを効率的に生成することが可能なコンパイル方法及びコンパイラを実現することを目的とする。

課題を解決するための手段

[0019] 上記の課題は、コンピュータにより、予め決められたタイミングで途中結果を出力すると共に時系列的に処理されるソフトウェアのコンパイルを行うコンパイル方法であつて、該コンピュータにより、該ソフトウェアのソースコードに含まれる処理シーケンスから並列性及び条件分岐に関する処理ブロックを抽出する抽出ステップと、該コンビュータにより、抽出された処理ブロックのリストラクチャリングを行い実行コードを自動的に生成する生成ステップとを含むことを特徴とするコンパイル方法によって達成できる

[0020] 上記の課題は、コンピュータにより、予め決められたタイミングで途中結果を出力すると共に時系列的に処理されるソフトウェアのコンパイルを行うコンパイラであって、該コンピュータにより、該ソフトウェアのソースコードを第 1の中間言語に翻訳して記憶部に保存するフロントエンドと、該コンピュータにより、該記憶部に保存された該第 1の中間言語に基づいて該ソースコードに含まれる処理シーケンスから並列性及び条件分岐に関する処理ブロックを抽出し、抽出された処理ブロックのリストラクチャリングを行い第 2の中間言語を生成して記憶部に保存するミドルパスと、該コンピュータにより、該記憶部に保存された該第 2の中間言語に基づいて実行コードを自動的に生成するバックエンドとを備えたことを特徴とするコンパイラによって達成できる。発明の効果

[0021] 本発明によれば、限られたソフトウェア実行環境でもソフトウェアの実行コードを効率的に生成することが可能なコンパイル方法及びコンパイラを実現することができる。図面の簡単な説明

[0022] [図 1]従来のコンパイラの構成を示す図である。

[図 2]時系列処理の遅延を説明する図である。

[図 3]時系列処理の遅延の回避を説明する図である。

[図 4]従来の動的スケジューラのイメージを示す図である。

[図 5]本発明のコンパイラの一実施例の構成を示す図である。

[図 6]ソフトウェアを構成するソースコードの分類を説明する図である。

[図 7]ステートメントの依存関係を表現した依存グラフの一例を示す図である。

[図 8]図 7の依存グラフを元に処理順序を入れ替えた例を示す図である。

[図 9]ソフトウェアのフロー構成例を示す図である。

[図 10]実施例の第一段階の処理を示すフローチャートである。

[図 11]無条件ジャンプ及びループ処理のブロックの演算代入処理ブロックとしての再定義を説明する図である。

[図 12]演算代入処理ブロック同士の再定義を説明する図である。

[図 13]スレッドィ匕処理ブロック及びスケジューラ化処理ブロックの再定義を説明する図である。

[図 14]スレッドィ匕処理ブロック及びスケジューラ化処理ブロックを説明する図である。

[図 15]実施例の第二段階の処理を示すフローチャートである。 [図 16]スレッドィ匕処理ブロックへのステートメントの追加方法を説明する図である。

[図 17]スケジューラ化処理ブロックへのステートメントの追加方法を説明する図である

[図 18]最外郭スケジューラ化処理ブロックのタイマ処理を説明する図である。

圆 19]実施例の第三段階の処理を説明するフローチャートである。

[図 20]実施例の動作時のタイミングチャートのイメージを示す図である。

[図 21]図 2の従来手法と実施例のタイミングチャートのイメージを比較する図である。

[図 22]実施例のスケジューラ化処理ブロックのイメージを示す図である。

[図 23]実際のプログラムに対してコンパイルを行った場合のリソースの利用効率の測定結果を従来手法と実施例につ、て示す図である。

符号の説明

[0023] 31 ソースコード

32 フロントエンド

33 - 1, 33- 2 中間言語

34 ミドノレパス

35 ノックエンド

36 実行コード

81 タスク又はスレッド

83 動的スケジューラ

84 コンテキストスィッチ ·プロセス管理機能

86 OS

88 タイマ機能

発明を実施するための最良の形態

[0024] 本発明のコンパイル方法及びコンパイラでは、組み込み機器上で動作するソフトゥエアのうち、時系列的に記述されたソフトウェアのソースコードを、コンパイル時における中間言語のプリプロセッシングでタスク又はスレッド化し、スケジューリングコードを生成するリストラクチャリングを行うことにより、小さいオーバーヘッドの実現と CPU等のリソースの利用効率の向上を可能とすることができる実行コードを生成する。 [0025] つまり、み込み機器上で動作するアプリケーションのうち、動画処理や通信処理等の時系列処理を行うようなループ構成のアプリケーションにおいて、コンパイルの初期段階で構造解析の終わった中間言語（中間コード)上でステートメントレベルで分類された処理ブロックから、条件分岐の処理ブロックで構成されるスケジューラの構築、タイマハンドラ化、及び条件分岐後に実行される演算代入処理の処理ブロックの抽出、スレッド化を行い、ウェイトによる CPUの解放 (リリース）、シグナルに応答するウェイクアップ (Wake- Up)機構を挿入するような再構築（リストラクチャリング)を行うことで、実行時に必要なタイミングで必要な演算処理を行い、不要なときは CPUを解放するような仕組みにより CPUを含むリソースの利用効率を向上させる。

[0026] このように、本発明では、実行対象のソフトウェアの元となるソースコードをコンパィル過程の中間言語レベルで解析、分類し、抽出された処理ブロックカゝら並列（同時）に処理可能な処理ブロック及び、スケジューリングに関する処理ブロックとして再定義し、必要最低限のステートメントを挿入する。これにより、不要な外部ステートメント（コード）を削除し、対象とするソフトウェアの専用スケジューラをリストラクチャリングにより実現することができる。

実施例

[0027] 図 5は、本発明のコンノイラの一実施例の構成を示す図である。コンパイラの本実施例は、本発明のコンパイル方法の一実施例を採用する。本実施例では、本発明が組み込み機器上におけるソフトウェアの実行コードを生成する場合に適用されている。組み込み機器は、 CPU等のプロセッサとメモリ等の記憶部を備え、プロセッサが記憶部に格納されたプログラムを実行する周知のハードウェア構成を有するコンビユータ（又はコンピュータシステム）である。

[0028] 図 5に示すコンパイラは、組み込み機器のソフトウェアを単一のアプリケーションとして効率的に実行するために、実行コードの最適化を行う。図 5に示すコンパイラは、翻訳装置 (フロントエンド) 32、最適化装置 (ミドルパス） 34及びコード生成装置 (バックエンド） 35を有する。フロントエンド 32はソースコード 31から中間言語 33— 1を生成して記憶部に保存し、ミドルパス 34は記憶部に保存された中間言語 33— 1から中間言語 33— 2を生成して記憶部に保存する。バックエンド 35は、記憶部に保存された中間言語 33— 2から最適化された実行コード 36を生成し、必要に応じて記憶部に保存する。コンパイルによる翻訳作業の過程で、ミドルパス 34において不要な変数の削除や命令のパッキング、呼び出し関数のインライン展開等の単純なリストラクチャリングを行う。フロントエンド 32やバックエンド 35は単純な翻訳装置であり、能動的に実行コードの最適化を行うことはない。実行コードの最適化を行わない場合には、フロントエンド 32が生成した中間言語 33— 1を直接バックエンド 35が解読し、実行コードを生成するため、ミドルパス 34は使用されない。

[0029] 一般的に、コンパイル処理は、ソースコードで示された処理シーケンスを対象とする CPU等の演算装置 (プロセッサ）が解読できる実行コードに変換する。又、ミドルパスでは、伝播しない変数及び数式文の削除やサブルーチンのインライン展開、或いは、ループをイタレーシヨン単位で展開するアンローリング処理等の汎用的な最適化手法により、より効率的な実行コードを生成する。

[0030] これに対し、本実施例は、ミドルパス 34に組み込まれる効率的な実行コードの生成手法に特徴がある。図 5に示すミドルパス 34は、中間言語 33— 1を入力とし、以下に示す手順によりリストラクチャリングを行い、中間言語 33— 2を生成する。中間言語 33 —1のレベルでリストラクチャリングを行う。このため、フロントエンド 32及びバックェンド 35については従来と同様のものを変更することなく使用可能であり、ミドルパス 34 は既存のコンパイラに汎用的に組み込むことが可能である。

[0031] 図 6は、ソフトウェアを構成するソースコード 31の分類を説明する図である。図 6は、ソフトウェアを構成するソースコード 31をステートメントレベルで分類した場合を示し、全てのソースコード 31は中間言語 33— 1に翻訳された後、以下の、ずれかの処理区分 psl〜ps4に分類することができる。処理区分 pslは、演算及びメモリやレジスタ等の記憶部に演算結果の代入を行う演算代入処理であることを示す。処理区分 _Ps2 は、バックエッジを含むジャンプ命令で示されるループ処理、即ち、バックエッジジャンプであることを示す。処理区分 ps3は、条件分岐或いは条件付きジャンプ命令で示される分岐処理であることを示す。処理区分 ps4は、サブルーチンや関数コール等を示し、無条件ジャンプ命令であることを示す。

[0032] 本実施例では、任意の構成の中間言語 33— 1に着目してリストラクチャリングを行うので、汎用的な最適化処理がどこで行われても構わないが、ループ構造をそのまま使用するため、リストラクチャリングを行う前にアンローリング手法等のループ最適化手法は適用しないものとする。

[0033] コンパイラは、中間言語 33— 2を生成する際に必ず変数テーブルを内部に持ち、中間言語 33— 2の各ステートメントは昇順で採番されており、参照する変数 (式の右辺）と、定義する変数 (式の左辺）を持つ。 X番目のステートメントを Sxで表した場合、 S Xの参照変数の集合体を (式 1)、 Sxの定義変数の集合を (式 2)で表す。

Use(Sx) (式 1)

DeKSx) (式 2)

(式 1)及び (式 2)は、集合ィ匕されたステートメントグループ SGにも適用され、 y番目のステートメントグループ SGyに対して同様に（式 3)及び (式 4)を定義する。

Use(SGx) (式 3)

DeKSGx) (式 4)

又、定義及び参照される変数が存在しない場合の表現として、空集合を Φ用いる。

[0034] ステートメント Sxが条件分岐文の場合、条件を判定するための参照変数のみが存在するため、（式 5)が成立する。

DeKSx) = Φ、 Use(Sx)≠ Φ (式 5)

ステートメント Sxがサブルーチンコールに因る無条件ジャンプ文の場合、（式 6)が成立する。

DeKSx) = Use(Sy) = Φ (式 6)

ステートメント間の依存関係は、互いに定義及び参照する変数集合に対して同一の要素が含まれる力否かで定義される。 m番目及び n番目のステートメントに関して、（式 1)及び (式 2)力導かれる変数の集合体にぉ、て、 mく nの関係で (式 7)が成立する場合、正方向依存が存在する。

DeKSm) ΓΊ Use(Sn)≠ Φ (式 7)

ここで、 Smと Snが正方向依存 δであることを表現する式として（式 8)を定義する。

Sm δ Sn (式 8)

m〉nの関係で (式 7)が成立する場合、逆方向依存が存在する。 Smと Snが逆方向依存 δ iであることを表現する式として、（式 9)を定義する。

¾m δ l Sn (式 9)

又、（式 10)が成立する場合、出力依存が存在する。

DeKSm) = DeKSn) (式 10)

Smと Snが出力依存 δ 0であることを表現する式として、（式 11)を定義する。

¾m δ 0 ¾η (式 l lj

(式 11)が成立する Sm, Snについて、 m〈k〈nの関係を満たす任意の kに対して（式 12)が成り立つ場合、 Smで定義される変数はどこでも参照されることなぐ Snにおいて上書きされることから、 Smを削除することが可能である。

(DeKSm) = DeKSn)) ΓΊ Use(Sk) = Φ (式 12)

(式 8)、（式 9)及び (式 11)を一般的には依存方程式と呼び、全てのステートメントに対して (式 1)及び (式 2)を導くことで、各ステートメントの依存関係を表現した依存グラフを作成することができる。

[0035] 図 7は、ステートメントの依存関係を表現した依存グラフの一例を示す図である。同図中、 Sa〜Sfは、ステートメントを示す。図 7に示す例では、ステートメント Saの定義結果をステートメント Sdが参照し、ステートメント Sdが参照して、る変数をステートメント Sf で定義することを表している。又、ステートメント Sbの定義変数はどこでも使用されることなぐステートメント Sfにおいて再定義されることから (式 12)が成立するとみなされ、ステートメント Sbはコード中から削除されることになる。

[0036] 原則として（式 8)、（式 9)及び (式 11)の関係にあるステートメントは、何らかの依存関係にあるステートメントであり、処理順序を入れ替えることはできない。言い換えると、（式 8)、（式 9)及び (式 11)のいずれの関係も成立しないステートメント同士は、処理順序の入れ替えを行うことができる。

[0037] 上記の観点から、図 7において、（式 13)に示すようにステートメント Saとステートメント Sdから構成されるグループを SGx、ステートメント Scとステートメント Seから構成されるグループを SGyとした場合、これらは（式 14)から依存関係にないため、互いに処理順序を入れ替えることが可能である。（式 14)において、「 δ」は依存関係がないことを示す。又、上述のようにステートメント Sbは削除可能なため、図 7で示す依存ダラフは図 8に示すグラフと等価となる。図 8は、図 7の依存グラフを元にステートメントの処理順序を入れ替えた、即ち、ソートされた例を示す図である。

SGx = (Sa, Sd), SGy = (Sc, Se) (式 13)

つまり、

DeKSGx) = DeKSa) U DeKSd), Use(SGx) = Use(Sa) U Use(Sd) DeKSGy) = DeKSc) U DeKSe), Use(SGy) = Use(Sc) U Use(Se)

且つ、

(DeKSa)或いは DeKSd) ΓΊ (Use(Se)或いは Use(Se)) = Φ

(Use(Sa)或いは Use(Sd) ΓΊ (DeKSe) 或いは DeKSe)) = Φ

(DeKSa)或いは DeKSd) ΓΊ (DeKSe) 或いは DeKSe)) = Φ

が成立するため、（式 14)が得られる。

SGx ^ S SGy (式 14)

図 9は、ソフトウェアのフロー構成例を示す図である。図 9中、 psl〜ps4は、夫々図 6に示す処理区分 psl〜ps4の処理に対応する処理ブロックを示す。中間言語に展開されたステートメントの列は、図 9で示すように、複数代入処理の処理ブロック psl の間に条件分岐の処理ブロック ps3或いは無条件ジャンプの処理ブロック ps4が挟まつた形態を取る。条件分岐の処理ブロック ps3及び無条件ジャンプの処理ブロック ps 4は、データ依存ではなく制御構造を示すものであり、処理フローがー且途切れるとみなされるため、図 5に示すミドルパス 34の処理単位を、条件分岐の処理ブロック ps 3及び無条件ジャンプの処理ブロック ps4のステートメントで区切られた演算代入処理の処理ブロック psl、即ち、代入ステートメントの集合と考える。

[0038] 本実施例では、第一段階の処理として、図 9に示す演算代入処理の処理ブロック p siに対して、上記ステートメント間の依存方程式に基づく並べ替えを行うものとする。図 10は、本実施例の第一段階を示すフローチャートである。図 10において、入力は中間言語 33— 1であり、出力も中間言語 33— 1である。

[0039] 図 10に示す第一段階は、全ての制御ステートメントで区切られた演算代入ステートメントのグループに対して行われる。先ず、ステップ Stlで定義及び参照される変数の抽出が行われ、ステップ St2で依存グラフの定義が行われる。又、ステップ St3で不要なステートメントの削除が行われ、ステップ St4で依存グラフに基づくステートメントのソートが行われる。

[0040] 第一段階の依存解析において、従来はコンパイル段階でポインタ変数等の依存関係を明確に抽出できない場合があった。本実施例の第一段階は、第二段階以降の操作をより簡便に行うための前処理であるため、必ずしも全ての依存関係を抽出できる必要はない。

[0041] 本実施例の第二段階では、上記の中間言語レベルで整理されたステートメント列に対し、後述する方式に従ってステートメントのグループの結合及び再定義を行う。又、第二段階では、上記処理区分で分類された処理ブロックを結合する作業を行うが、一般的なソフトウェアは、ネスト構造のループ、入れ子構成の条件分岐、サブルーチン配下のループ、条件分岐等の階層構造を有する。このため、本実施例の第二段階で行う操作は、ネスト又は入れ子構造にある最も内側の階層の処理ブロック力順に行っていくものとする。

[0042] ネスト又は入れ子構造の最も内側の処理ブロックは、必ず演算代入処理の処理ブロックになっている。第一段階において、最も内側の処理ブロックに存在したステートメントが依存方程式の解により削除された場合には、該当する入れ子構造も削除される。

[0043] ネスト又は入れ子構造の最も内側の処理ブロックの処理にあたっては、呼び出し元の処理ブロックが無条件ジャンプ、即ち、コールされるサブルーチンの本体である場合には、これを前段処理区分の無条件ジャンプの処理ブロックと結合して再グループ化し、演算代入処理ブロックとして再定義する。

[0044] 一般的なコード最適化において、ステートメントがインライン展開されていれば、この操作は第一段階の処理において通常の演算代入処理ブロックの整理と共に処理されるが、本実施例においては、ステートメントがインライン展開される必要はなぐ単にステートメントのグループィ匕が行われるだけで良い。

[0045] ネスト又は入れ子構造の最も内側の処理ブロックの処理にあたっては、呼び出し元の処理ブロックがループ処理（バックエッジジャンプ）の処理ブロック、即ち、ループ内部に条件分岐等の制御構造を伴わな、単純ループの本体である場合には、これを再グループィ匕し、演算代入処理ブロックとして再定義する。

[0046] 図 11は、無条件ジャンプ及びループ処理（バックエッジジャンプ）の処理ブロックの演算代入処理ブロックとしての再定義を説明する図である。図 11に示すように、呼び出し元の処理ブロックが無条件ジャンプの処理ブロックである場合には、これを前段処理区分の無条件ジャンプの処理ブロックと結合して再グループ化し、演算代入処理ブロックとして再定義する。又、図 11に示すように、呼び出し元の処理ブロックがループ処理（バックエッジジャンプ）の処理ブロックである場合には、これを再グループ化し、演算代入処理ブロックとして再定義する。

[0047] 上記の如き演算代入処理ブロックの再定義を行った結果、ネスト又は入れ子の同一階層に演算代入処理ブロックが縦列に並ぶことがある。この場合、縦列に並んだ演算代入処理ブロックは結合され、再び演算代入処理ブロックとして再定義される。

[0048] 図 12は、演算代入処理ブロック同士の再定義を説明する図である。図 12において、「代入演算」は代入演算処理ブロックを示し、破線で囲まれた処理ブロックは結合された処理ブロックを示す。

[0049] 次に、呼び出し元の処理ブロックが条件分岐処理の処理ブロックの場合、即ち、条件分岐の真偽、ずれかの従属節にあたる場合、特に処理ブロック間の結合処理を行うことなく、これをスレッド化処理ブロックとして再定義する。

[0050] 図 13は、スレッドィ匕処理ブロック及びスケジューラ化処理ブロックの再定義を説明する図である。ネスト又は入れ子構造の階層的な解析により、スレッド化処理ブロックの構成要素は必ずしも 1つの処理ブロックとは限らず、又、スレッド化処理ブロックの構成要素は演算代入処理ブロックだけとは限らない。

[0051] 又、ある処理ブロックの後続の処理ブロックが条件分岐処理である場合、これらの処理ブロックを結合し、スケジューラ化処理ブロックとして再定義する。

[0052] スレッド化処理ブロックとスケジューラ化処理ブロックには密接な関係があり、スレツド化処理ブロックは条件分岐力の従属節であるため、必ず該当する条件分岐を含んだスケジューラ化処理ブロックと連携することになる。

[0053] 上記の処理ブロック化を対象とするコードに対して、ネストや入れ子構造も考慮してスレッド化処理ブロック及びスケジューラ化処理ブロックを再定義する。図 14は、スレッド化処理ブロック及びスケジューラ化処理ブロックを説明する図である。図 14に示すプログラム中、 41は図 14において階層の最も上位に属するスケジューラ化処理ブロック、 42はスケジューラ化処理ブロック 41に従属するスレッド化処理ブロック、 43はスケジューラ化処理ブロック 41の一階層下に含まれるスケジューラ化処理ブロック、 4 4はスケジューラ化処理ブロック 43に従属するスレッド化処理ブロック、 45はスレッド化処理ブロック 42の一階層下に含まれるスケジューラ化処理ブロック、 46はスケジューラ化処理ブロック 45に従属するスレッド化処理ブロックを夫々示す。

[0054] 図 15は、本実施例の第二段階の処理を示すフローチャートである。図 15において、入力は中間言語 33— 1であり、出力も中間言語 33— 1である。

[0055] 図 15に示す第二段階は、上記第一段階で行った依存グラフに基づくステートメントのソートの結果に対して行われる。先ず、ステップ Stllは、処理ブロック化を対象とするプログラムのコードに対して、ネスト又は入れ子構造にある最も内側の階層の処理ブロック力順に処理を開始する。ステップ Stl2は、呼び出し元の処理ブロックが条件分岐処理であるか否かを判定する。ステップ Stl2の判定結果力 WESであると、ステツプ Stl3は、条件分岐の従属節をスレッドィ匕処理ブロックとして再定義し、処理はステツプ Stllへ戻り、ネスト又は入れ子構造にある最も内側の階層の次の階層の処理プロックの処理を開始する。他方、ステップ Stl2の判定結果力 NOであると、ステップ Stl4 は、後続の処理ブロックが条件分岐処理に続くものであるか否かを判定し、判定結果力 SNOであると、処理はステップ Stllへ戻り、ネスト又は入れ子構造にある最も内側の階層の更に次の階層の処理ブロックの処理を開始する。又、後続の処理ブロックが条件分岐処理でありステップ Stl4の判定結果力YESであると、ステップ Stl5は、これらの処理ブロックと後続の処理ブロックを結合してスケジューラ化処理ブロックとして再定義する。ステップ Stl5の後、処理はステップ Stllへ戻り、ネスト又は入れ子構造にある最も内側の階層の次の階層の処理ブロックの処理を開始する。

[0056] 本実施例の第二段階では、上記の中間言語レベルで整理されたステートメント列に対し、後述する方式に従ってステートメントのグループの結合及び再定義を行う。又、第二段階では、上記処理区分で分類された処理ブロックを結合する作業を行うが、一般的なソフトウェアは、ネスト構造のループ、入れ子構成の条件分岐、サブルーチン配下のループ、条件分岐等の階層構造を有する。このため、本実施例の第二段階で行う操作は、ネスト又は入れ子構造にある最も内側の階層の処理ブロック力順に行っていくものとする。

[0057] 本実施例の第三段階では、第二段階でグループィ匕を行ったスケジューラ化処理ブロック及びスレッド化処理ブロックに制御ステートメントを付カ卩し、スレッドとスケジユーラとして最終的な中間言語（中間コード)を生成する。

[0058] 条件分岐及び条件を算出する演算と、それに従属する処理ブロックの呼び出しは、動的スケジューラとスケジューリングされるスレッドの関係と等価である。本実施例では、外部 (又は、外付けの)スケジューラを使用しない構造とするため、スケジューラ化処理ブロックの構造にスレッドのコンテキストスィッチ機能と同様の動きをする仕組みを設ける。又、スレッド化処理ブロックには、スケジューラの要求時にのみ動作する仕組みを設ける。

[0059] そこで、本実施例の第三段階では、スケジューラ化処理ブロックとそれに従属するスレッドィ匕処理ブロックに対して次のような操作を行う。

[0060] 図 16は、スレッドィ匕処理ブロックへのステートメントの追加方法を説明する図である。先ず、図 16に 51で示すようにスレッド化処理ブロック 55をループで囲み、 52で示すようにループの入口部分 (先頭部分）にシグナルを受信待ちし、シグナルを受信するまでは CPUを解放（リリース）するウェイト (wait)機構のような OSのサービスコールを挿入する。又、 53, 54で示すように、スレッドィ匕された処理ブロック同士が並列動作することも考慮し、並列実行（同時実行)する処理ブロックを (式 8)、（式 9)及び (式 11 )で導かれる依存方程式に基づいて解析し、依存関係にある場合、セマフォ (Semaph ore)やミューテックス（Mutex)による排他制御コードを挿入する。つまり、 53で示すように排他ロックをかけると共に、 54で示すように排他ロックを解除する。上記の操作により、構造を変更されたスレッド化処理ブロック 55をイベント処理スレッド 59として定義して起動するようなコードをプログラム本体に追加することができる。

[0061] 上記の操作により、処理動作を行わなくても良いタイミングでは、イベント処理スレツド 59は CPUを解放しているため、不要な CPUリソースを使用することがない。

[0062] 図 17は、スケジューラ化処理ブロックへのステートメントの追加方法を説明する図である。スケジューラ化処理ブロックには条件分岐処理が含まれており、その条件分岐が発生するタイミングが上記のイベント処理スレッド 59を起動するタイミング (スケジュ一リングする）であると考えられる。そこで、条件分岐後の従属節に、図 17に 61で示すように従属するイベント処理スレッド 59が期待するシグナル (即ち、条件 A又は Bが成立すると動作させるイベントに対するシグナル)を発行するステートメント（コード）を挿入し、これをスケジューラ化処理ブロック 69として定義する。

[0063] 元となるソースコード 31中、スケジューラ化処理ブロック 65が入れ子構造の内部にある場合、そのスケジューラ化処理ブロック 65を起動するのはその親階層にあるスケジユーラ化処理ブロックである。図 14の例では、シグナルに応答するウェイクアップ機構が挿入されたようなリストラクチャリングにより、 45で示す入れ子の内側のスケジューラ化処理ブロックは、 41で示す上位階層のスケジューラ化処理ブロックからのシグナル発信を契機に、ダイナミックに起動されることになる。

[0064] 本実施例では、主に時系列処理、即ち、予め決められたタイミングで途中の演算結果を出力するような汎用的なプログラミング言語で記述されたプログラムを想定しており、このようなプログラムは、一般的にはプログラムの最も上位の階層でループ構造を取る。本実施例の第二段階の処理を行うと、必ず最外郭ループに囲まれたスケジューラ化処理ブロック、即ち、最外郭スケジューラ化処理ブロックが存在することになる

[0065] 上記最外郭スケジューラ化処理ブロックを起動する動的シグナル発生装置はな!/、ため、最外郭スケジューラ化処理ブロックについては、図 18に示すように、 OSのタイマ機能を用い、周期的に OSからシグナル (タイマ信号)を送信し、自動起動させるようなタイマハンドラのような仕組みを組み込む。図 18は、最外郭スケジューラ化処理ブロックのタイマ処理を説明する図である。図 18中、図 17と同一部分には同一符号を付し、その説明は省略する。図 18において、 64は OSから周期的に送信されるシグナル（タイマ信号）、 65Aは最外郭スケジューラ化処理ブロック、 69Aは 61で示すように従属するイベント処理スレッド 59が期待するシグナル (即ち、条件 A又は Bが成立すると動作させるイベントに対するシグナル)を発行するステートメント（コード）が挿入されて定義されたスケジューラ化処理ブロックを示す。 [0066] 図 19は、本実施例の第三段階の処理を説明するフローチャートである。図 19において、入力は中間言語 33— 1であり、出力は中間言語 33— 2である。

[0067] 図 19に示す第三段階は、上記第二段階でグループィ匕を行ったスケジューラ化処理ブロック及びスレッド化処理ブロックに対して行われる。先ず、ステップ St21は、処理の対象となる処理ブロックがスレッド化処理ブロックである力、或いは、スケジューラ化処理ブロックであるかを判定する。処理対象となる処理ブロックがスレッド化処理ブロックの場合、ステップ St22〜St25のスレッド化処理ブロックへステートメントを追加する処理が行われる。他方、処理対象となる処理ブロックがスケジュール化処理ブロックの場合、ステップ St26〜St28のスケジューラ化処理ブロックへステートメントを追加する処理が行われる。

[0068] ステップ St22は、図 16に 51で示すようにスレッド化処理ブロック 55をループで囲む。ステップ St23は、図 16に 52で示すようにループの入口部分にシグナルを受信待ちし、シグナルを受信するまでは CPUを解放 (リリース)するウェイト (wait)機構のような O Sのサービスコールを挿入する。ステップ St24は、図 16に 53, 54で示すようにスレッドィ匕された処理ブロック同士が並列動作することも考慮し、並列実行（同時実行)する処理ブロックを (式 8)、（式 9)及び (式 11)で導かれる依存方程式に基づ!/、て解析し、依存関係にあるか否かを判定する。ステップ S24の判定結果力 WESの場合、ステツプ S25は、セマフォ（Semaphore)やミューテックス（Mutex)による排他制御コードを揷入し、処理は終了する。他方、ステップ St24の判定結果が NOであると処理は終了する。

[0069] ステップ St26は、条件分岐後の従属節に図 17に 61で示すように従属するイベント処理スレッド 59が期待するシグナル (即ち、条件 A又は Bが成立すると動作させるィべントに対するシグナル)を発行する送信機構 (ステートメント）を挿入し、これをスケジューラ化処理ブロック 69として定義する。ステップ St27は、スケジューラ化処理ブロックが最外郭スケジューラ化処理ブロックである力否かを判定する。ステップ St27の判定結果力YESであると、ステップ St28は、タイマハンドラを組み込み、処理は終了する。他方、ステップ St27の判定結果力 0であると、処理は終了する。

[0070] 上記第三段階の操作を行うことにより、ソースコード 31中に含まれた処理シーケンスカも動的スケジューラ機能を導き出すことができ、外部スケジューラを用いる場合のようなオーバーヘッドが発生しない。又、不要なバッファリングを行う必要がないため、メモリの利用効率が高くなる。更に、各処理ブロックは、必要時に CPUを使用するような仕組み、即ち、処理動作が不要な時には CPUを解放する仕組みも同時に組み込まれるため、 CPUのリソースも効率的に使用することが可能になる。

[0071] 図 20は、本実施例の動作時のタイミングチャートのイメージを示す図である。図 20 は、 OSのタイマ機能を用いて得られる周期的なシグナル (タイマ信号)、スケジューラ化処理ブロックにより実現される動的スケジューラ、及びイベント処理スレッド ET1, ET 2のタイミングを示す。

[0072] ネスト又は入れ子構造になっているコードのうち、同一階層にあるスケジューラがあり、且つ、上記 (式 14)で導出されるステートメント（又は処理ブロック）の順序の入れ替えが可能な場合、スケジューラ化処理ブロックの処理順序を入れ替えることで、動的スケジューリングにおける割付優先度の制御の考え方を導入することが可能である。一般的に、動的スケジューラの割付優先度の決定は、ヒューリスティック (heuristic) なアルゴリズムに従って行われ、 CPUの使用量（処理ブロックのクリティカルパス）、メモリの使用量 (データ使用量)等をアルゴリズムが判断に用いるパラメータ (又は係数 )として使用する。優先度のソートの鍵となるパラメータを決定するに当たり、最良の解を得るには対象とするソフトウェアの性質に依存することが大き、。

[0073] 本実施例では、上記第一段階〜第三段階の処理をコンパイラのミドルパス 34に組み込むため、一般的なコンノイラによる最適化の手法として 2パスコンパイルの考えを導入することができる。一般的な 2パスコンノ《イラでは、 1回目のコンノィルで生成された実行コードに基づいて実際に組み込み機器等を動作させてプロフアイリングを行い、プロフアイリングの結果に基づいて 2回目のコンパイルを行う。

[0074] プロフアイリングを用いる 2パスコンパイルを許すコンノイラに本実施例を適用した場合、スケジューラ化処理ブロックの優先度によるソートを、このプロフアイリング結果に基づいて行うことが可能である。従って、本手法を用いることで、より精度の高いスケジユーリング結果を得ることが可能になる。

[0075] このようにして、ミドルパス 34は、図 5のバックエンド 35が解読可能な中間言語 33— 2を生成し、コンパイラは実行コード 36を生成する。

[0076] 図 21は、図 2の従来手法と本実施例のタイミングチャートのイメージを比較する図である。図 21中、図 2及び図 20と同一部分には同一符号を付し、その説明は省略する。図 21の上部は本実施例の動作タイミングを示し、下部は図 2の従来手法の動作タイミングを示す。図 21において、 OH1は本実施例における複数スレッドィ匕により生じるオーバーヘッドを示し、 R1は本実施例における CPU解放期間を示す。本実施例によれば、処理 P3の実際の終了時間は従来手法における終了時間 t2より多少遅くなる力処理 P4を確実に期待終了時間 t3までに終了することができる。このため、本実施例では、時系列処理することで定期的に途中演算結果を出力するようなソフトウェアにお、て、従来手法にぉ、て生じて、た分岐タイミングの逸脱による処理完了時間の遅延を回避することができる。又、本実施例では、図 3の従来手法のようなバッファリングを行う必要がないため、メモリの利用効率が高くなる。

[0077] 図 22は、本実施例のスケジューラ化処理ブロック、即ち、動的スケジューラのィメージを示す図である。同図中、 81はタスク又はスレッド、 82は CPUのアイドル状態、 83 はコンテキストスィッチ機能を有すると共にスケジューリングを行う動的スケジューラ、

84は OS86内のプロセス管理機能、 85は動的スケジューラ 83の指示によるスィッチ、 88は OS86内のタイマ機能を示す。組み込み機器で効率的に複数のタスク又はスレッド 81を並列（同時）に実行する場合、図 22に示す動的スケジューラ 83は、 OS86 のタイマ機能 88からのシグナルに基づいて動的にタスク又はスレッド 81の優先度を定義すると共に、そのコンテキストスィッチ機能及び OS86のプロセス管理機能 84によりタスク又はスレッド 81のスィッチ 85を行う。本実施例によれば、スレッドとタイマハンドラに分解されたソースコード 31は、能動的に CPUを解放しアイドル状態 82にするため、不要な CPUのリソースを使用することがない。又、動的スケジューラ 83を構成するスケジューラ化処理ブロックは、元々ソースコード 31中に存在するコードであるため、複数スレッドィ匕により生じるオーバーヘッドも極めて小さい。

[0078] 図 23は、実際のプログラムに対してコンパイルを行った場合のリソースの利用効率の測定結果を上記従来手法と実施例について示す図である。図 23に示すように、プログラム PAは動画プレーヤのソフトウェアであり、プログラム PBは通信処理のソフトゥエアである。プログラム PA, PBは、いずれも時系列処理を基本とし、予め決められたタイミングで途中結果を出力するソフトウェアである。プログラム PCは静止画処理のソフトウエアであり、プログラム PDは算術演算のソフトウェアである。プログラム PCは、 XGA の圧縮画像の伸張を行うソフトウェアである。プログラム PDは、既にプログラマによりソースコードレベルで最適化が行われた流体計算用のソフトウェアである。

[0079] 図 23からもわ力るように、本実施例によれば、全てのプログラム PA〜PDについて、 CPU負荷が上記従来手法の場合と比べて低減されることが確認された。又、本実施例によれば、プログラム PA, PB, PCについては、メモリ使用量が上記従来手法の場合と比べて低減されることが確認された。更に、本実施例によれば、プログラム PA, P B, PCについては、 CPUの消費電力をピーク時の消費電力より低減できることが確認された。尚、本実施例によれば、プログラム PCについては、スレッドィ匕の効果は少ないものの、第一段階のステートメント調整による効果が見られた。

[0080] このように、主に時系列処理型のプログラムの完成度にもよる力本実施例によれば、 CPU及びメモリ、即ち、リソースの使用量は、従来手法を用いる場合と比べて 30 %前後低減することが確認できた。又、副次効果として CPUのアイドル状態を生成することができるため、 CPUの消費電力を低減する効果もあることが確認された。

産業上の利用可能性

[0081] 本発明は、 CPUやメモリ等のリソースを有する各種電子機器に適用可能であり、特にリソースが限られた組み込み機器に好適である。

[0082] 以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなぐ本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。

Claims

請求の範囲

[1] コンピュータにより、予め決められたタイミングで途中結果を出力すると共に時系列的に処理されるソフトウェアのコンパイルを行うコンパイル方法であって、

該コンピュータにより、該ソフトウェアのソースコードに含まれる処理シーケンスから並列性及び条件分岐に関する処理ブロックを抽出する抽出ステップと、

該コンピュータにより、抽出された処理ブロックのリストラクチャリングを行い実行コードを自動的に生成する生成ステップとを含むことを特徴とする、コンパイル方法。

[2] 該抽出ステップは、演算及び該コンピュータのメモリ及びレジスタに演算結果の代入を行う演算代入処理の処理ブロックに対して、ステートメント間の依存方程式に基づく並べ替えを行い中間言語レベルで整理されたステートメント列を求める第一段階と、該整理されたステートメント列に対してステートメントのグループの結合及び再定義を行う第二段階を有することを特徴とする、請求項 1記載のコンパイル方法。

[3] 該生成ステップは、該第二段階でグループィ匕を行ったスケジューラ化処理ブロック及びスレッドィ匕処理ブロックに制御ステートメントを付カ卩し、スレッドとスケジューラとして最終的な中間言語を生成する第三段階を有し、

該スケジューラ化処理ブロックは、後続の処理ブロックが条件分岐処理であると処理ブロックと結合されて再定義されたものであり、

該スレッドィ匕処理ブロックは、呼び出し元の処理ブロックが条件分岐処理であると条件分岐の従属節が再定義されたものであることを特徴とする、請求項 2記載のコンパィル方法。

[4] 該第一段階は、全ての制御ステートメントで区切られた演算代入ステートメントのグループに対して行われ、定義及び参照される変数の抽出、各ステートメントの依存関係を表現した依存グラフの定義、不要なステートメントの削除、及び該依存グラフに基づくステートメントのソートからなることを特徴とする、請求項 2又は 3記載のコンパィル方法。

[5] 該第二段階は、ネスト又は入れ子構造にある最も内側の階層の処理ブロックから順に該ステートメントのグループの結合及び再定義を行うことを特徴とする、請求項 2〜 4の!、ずれ力 1項記載のコンパイル方法。

[6] 該第二段階は、該第一段階のソートの結果に対して行われ、処理ブロック化を対象とするプログラムのコードに対して、呼び出し元の処理ブロックが条件分岐処理であると条件分岐の従属節をスレッドィヒ処理ブロックとして再定義し、該条件分岐処理ではなぐ且つ、後続の処理ブロックが条件分岐処理に続くものであるとこれらの処理ブロックを結合してスケジューラ化処理ブロックとして再定義することを特徴とする、請求項 5記載のコンパイル方法。

[7] 該第三段階は、該第二段階でグループィ匕を行ったスケジューラ化処理ブロック及びスレッド化処理ブロックに対して行われ、

処理の対象となる処理ブロックがスレッド化処理ブロックの場合はスレッド化処理ブロックへステートメントを追加する処理を行、、

処理対象となる処理ブロックがスケジュール化処理ブロックの場合はスケジューラ化処理ブロックへステートメントを追加する処理を行うことを特徴とする、請求項 3〜6の V、ずれか 1項記載のコンパイル方法。

[8] 該スケジューラ化処理ブロックはスレッドのコンテキストスィッチ機能を有し、該スレツド化処理ブロックはスケジューラの要求時にのみ動作する仕^ aみを有することを特徴とする、請求項 3記載のコンパイル方法。

[9] 該第三段階は、最外郭ループに囲まれたスケジューラ化処理ブロックについては、該コンピュータの OSのタイマ機能を用いて周期的にシグナルを送信して自動起動させるタイマハンドラの仕組みを組み込むことを特徴とする、請求項 3記載のコンノィル方法。

[10] 該第三段階は、演算処理が不要な期間において該コンピュータを解放する機構を有する制御ステートメントを付加することを特徴とする、請求項 3記載のコンノィル方法。

[11] コンピュータにより、予め決められたタイミングで途中結果を出力すると共に時系列的に処理されるソフトウェアのコンパイルを行うコンパイラであって、

該コンピュータにより、該ソフトウェアのソースコードを第 1の中間言語に翻訳して記憶部に保存するフロントエンドと、

該コンピュータにより、該記憶部に保存された該第 1の中間言語に基づ、て該ソースコードに含まれる処理シーケンスから並列性及び条件分岐に関する処理ブロックを抽出し、抽出された処理ブロックのリストラクチャリングを行い第 2の中間言語を生成して記憶部に保存するミドルパスと、

該コンピュータにより、該記憶部に保存された該第 2の中間言語に基づいて実行コードを自動的に生成するバックエンドとを備えたことを特徴とする、コンパイラ。

[12] 該ミドルパスは、演算及び該記憶部に演算結果の代入を行う演算代入処理の処理ブロックに対して、ステートメント間の依存方程式に基づく並べ替えを行、該第 1の中間言語レベルで整理されたステートメント列を求める第一段階と、該整理されたステ一トメント列に対してステートメントのグループの結合及び再定義を行う第二段階を有することを特徴とする、請求項 11記載のコンパイラ。

[13] 該ミドルパスは、該第二段階でグループィ匕を行ったスケジューラ化処理ブロック及びスレッド化処理ブロックに制御ステートメントを付カ卩し、スレッドとスケジューラとして該第 2の中間言語を生成する第三段階を有し、

該スレッドィ匕処理ブロックは、呼び出し元の処理ブロックが条件分岐処理であると条件分岐の従属節が再定義されたものであることを特徴とする、請求項 12記載のコンパイラ。

[14] 該第一段階は、全ての制御ステートメントで区切られた演算代入ステートメントのグループに対して行われ、定義及び参照される変数の抽出、各ステートメントの依存関係を表現した依存グラフの定義、不要なステートメントの削除、及び該依存グラフに基づくステートメントのソートからなることを特徴とする、請求項 12又は 13記載のコンパイラ。

[15] 該第二段階は、ネスト又は入れ子構造にある最も内側の階層の処理ブロック力順に該ステートメントのグループの結合及び再定義を行うことを特徴とする、請求項 12 〜 14のいずれ力 1項記載のコンパイラ。

[16] 該第二段階は、該第一段階のソートの結果に対して行われ、処理ブロック化を対象とするプログラムのコードに対して、呼び出し元の処理ブロックが条件分岐処理であると条件分岐の従属節をスレッドィヒ処理ブロックとして再定義し、該条件分岐処理ではなぐ且つ、後続の処理ブロックが条件分岐処理に続くものであるとこれらの処理ブロックを結合してスケジューラ化処理ブロックとして再定義することを特徴とする、請求項 15記載のコンパイラ。

[17] 該第三段階は、該第二段階でグループィ匕を行ったスケジューラ化処理ブロック及びスレッド化処理ブロックに対して行われ、

処理対象となる処理ブロックがスケジュール化処理ブロックの場合はスケジューラ化処理ブロックへステートメントを追加する処理を行うことを特徴とする、請求項 13〜16 の！、ずれ力 1項記載のコンパイラ。

[18] 該スケジューラ化処理ブロックはスレッドのコンテキストスィッチ機能を有し、該スレツド化処理ブロックはスケジューラの要求時にのみ動作する仕^ aみを有することを特徴とする、請求項 13記載のコンパイラ。

[19] 該第三段階は、最外郭ループに囲まれたスケジューラ化処理ブロックについては、該コンピュータの OSのタイマ機能を用いて周期的にシグナルを送信して自動起動させるタイマハンドラの仕組みを組み込むことを特徴とする、請求項 13記載のコンノィ

[20] 該第三段階は、演算処理が不要な期間において該コンピュータを解放する機構を有する制御ステートメントを付加することを特徴とする、請求項 13記載のコンノイラ。