JP2001282549A

JP2001282549A - プログラム変換装置及び方法並びに記録媒体

Info

Publication number: JP2001282549A
Application number: JP2000093508A
Authority: JP
Inventors: Junji Sakai; 淳嗣酒井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-03-30
Filing date: 2000-03-30
Publication date: 2001-10-12
Anticipated expiration: 2020-03-30
Also published as: JP3641997B2; US7010787B2; US20040103410A1

Abstract

(57)【要約】【課題】中間プログラムレベルでマルチスレッドマイク
ロプロセッサ向けの並列化を行うプログラム変換装置の
提供。【解決手段】並列化装置１１は、ＦＯＲＫ箇所決定部２
１とレジスタ割り当て部２２と命令並べ換え部２３を備
え、入力した中間プログラムに対し、ＦＯＲＫ箇所決定
部２１はレジスタ割り当て部２２でレジスタ割り当てを
試行した結果とメモリデータ依存箇所の数とプロファイ
ル情報ファイル５から得た分岐確率及びデータ依存発生
頻度をもとに、ＦＯＲＫ箇所と、ＦＯＲＫ方式を決定
し、命令並べ換え部２３は、その決定に沿ってＦＯＲＫ
命令前後の命令を並べ換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の機械命令を
同時に実行できるマルチスレッド型マイクロプロセッサ
のためのプログラム変換技術に関し、特に、小さな粒度
でも実行効率の高い並列プログラムを生成するためのプ
ログラム変換技術に関する。

【０００２】

【従来の技術】情報処理装置において、プログラムの実
行性能を高めるための一技法として、従来より、プログ
ラムを複数の命令流即ちスレッドに分割し、それらのス
レッドを並列実行するマルチスレッド実行技術が採用さ
れている。

【０００３】それぞれに実行ユニットを有する複数のプ
ロセッサエレメント（プロセッサ要素）を密に結合した
マルチスレッドマイクロプロセッサは、スレッドの生
成、同期等の処理を低コストで行えるという特徴を備え
ており、逐次性が高くスレッド粒度（スレッドのサイ
ズ）が小さいプログラムに対しても、十分な並列処理効
果を出すことができる。

【０００４】このようなマルチスレッドマイクロプロセ
ッサのアーキテクチャとして、・文献１（「Ｏｎ−ＣｈｉｐＭｉｃｒｏｐｒｏｃｅｓ
ｓｏｒ指向制御並列アーキテクチャＭＵＳＣＡＴの提
案」（鳥居他、並列処理シンポジウムＪＳＰＰ９７論文
集、情報処理学会、第２２９−２３６頁、Ｍａｙ１９９
７））、・文献２（「オンチップ制御並列プロセッサＭＵＳＣＡ
Ｔの提案」（鳥居他、情報処理学会論文誌、Ｖｏｌ．３
９、Ｎｏ．６、Ｊｕｎｅ１９９８））、・文献３（特開平１０−７８８８０号公報）等に示されたアーキテクチャが知られている。

【０００５】まず、前記文献２に記載されているＭＵＳ
ＣＡＴアーキテクチャについて説明する。ＭＵＳＣＡＴ
は、複数のプロセッサエレメントを１チップに集積し、
「制御並列」と呼ぶマルチスレッド処理を効率良く実行
するアーキテクチャである。各プロセッサエレメント
は、それぞれ独立した演算器と独立したレジスタセット
を持つ。他方、各プロセッサエレメントはメモリ空間を
共有する。

【０００６】ＭＵＳＣＡＴにおける制御並列実行方式に
ついて説明する。図１８に示すように、ＭＵＳＣＡＴア
ーキテクチャのプロセッサは、スレッド生成のためのＦ
ＯＲＫ（フォーク）命令を持ち、この機械命令１つで、
隣接プロセッサエレメントに新しいスレッドを生成する
ことができる。

【０００７】ＭＵＳＣＡＴは、１つのスレッドがＦＯＲ
Ｋ命令を実行できる回数を高々１回に制限する「ＦＯＲ
Ｋ１回モデル」を採用している。各プロセッサエレメン
トは、単方向のリング状に結合され、あるプロセッサエ
レメントで実行中のスレッドがＦＯＲＫ命令を実行する
と、下流側に隣接するプロセッサエレメントに新しいス
レッドが生成される。スレッドがＴＥＲＭ（ターム）命
令（スレッド終了命令）を実行すると、自スレッドが終
了する。

【０００８】プロセッサエレメント間のデータのやりと
りは、レジスタまたはメモリを通じて行われる。ＦＯＲ
Ｋ命令を実行すると、当該スレッド（「親スレッド」と
呼ぶ）を実行しているプロセッサエレメントのレジスタ
セットの内容が、生成された新スレッド（「子スレッ
ド」と呼ぶ）を実行するプロセッサエレメントのレジス
タセットに論理的にコピーされる。また、親スレッドが
ＦＯＲＫ命令実行前にメモリにストアした値は、子スレ
ッドがロードして参照することができる。

【０００９】親スレッドが子スレッドを生成した後、親
スレッドが子スレッドにデータを渡す唯一の方法は、メ
モリを介してデータを渡す、というものである。この場
合、親スレッドのストアと子スレッドのロードの実行順
序を正しいものにするために、一種の同期をとる必要が
ある。この同期のための措置を、「データ依存保証」と
呼ぶ。

【００１０】ＭＵＳＣＡＴは、上記データ依存保証のた
めの方式として、・予め同期を明示的に宣言するＢＬＯＣＫ方式、・同期無しで実行して、もし同期に失敗したら実行をや
り直すＤＳＰ方式、の２種類のデータ依存保証方式を備える。

【００１１】図１９は、ＢＬＯＣＫ方式の動作を説明す
る図である。ＢＬＯＣＫ方式によるデータ依存保証方式
は、ＭＵＳＣＡＴが備えるＢＬＯＣＫ（ブロック）命令
と、ＲＥＬＥＡＳＥ（リリース）命令を用いる方式であ
る。

【００１２】親スレッドは、ストア対象メモリアドレス
をＢＬＯＣＫ命令で指定してからＦＯＲＫ命令を実行
し、メモリストアを行う。その後、親スレッドは、ＲＥ
ＬＥＡＳＥ命令を実行して、当該メモリアドレスにデー
タが準備できたことを表明する。親スレッドがＢＬＯＣ
Ｋしたアドレスからのロードを子スレッドが実行しよう
とすると、親スレッドがＲＥＬＥＡＳＥ命令を実行する
まで、子スレッドのロード命令は完了しない。このよう
にして、親スレッドがメモリに書き込んだ値（メモリに
ストアした値）を、子スレッドが正しく読み出す（メモ
リからロードする）ことができる。他のデータ依存保証
方式であるＤＳＰ方式は、投機実行方式の一つであり、
詳細は後述する。

【００１３】次に、図２０を参照して、ＭＵＳＣＡＴア
ーキテクチャの投機実行機能について説明する。ＭＵＳ
ＣＡＴのＳＰＦＯＲＫ命令はＦＯＲＫ命令の一種であ
り、制御投機モードのスレッド生成を指示する。ＳＰＦ
ＯＲＫ命令で生成された子スレッドは、いつでも実行を
取り消せる状態で実行される。即ち、レジスタ値の変更
は許されるが、外部メモリへのアクセスは抑止される。

【００１４】図２０（Ａ）に示すように、親スレッドが
ＴＨＦＩＸ命令（スレッド確定命令）を実行すると、子
スレッドの制御投機モードは解除され、内部で溜ってい
たメモリ変更操作が実際にメモリに反映される。

【００１５】しかしながら、図２０（Ｂ）に示すよう
に、親スレッドがＴＨＡＢＯＲＴ命令（スレッド破棄命
令）を実行すると、子スレッドは破棄され、レジスタや
メモリに対して行おうとした変更は全て捨てられる。な
お、親スレッドがＴＨＦＩＸ命令、又はＴＨＡＢＯＲＴ
命令を実行する前に、ＴＥＲＭ命令により終了すると、
子スレッドの制御投機モードは解除される。

【００１６】制御投機モードのスレッドは、結果的に実
行することになる可能性が高いが、現時点では実行して
もよいか否か判断がつかない場合等に用いられる。即
ち、プログラム内の早い段階で制御投機モードスレッド
を生成して並列に処理を行い、後になって生成したスレ
ッドでの処理を本当に行うかどうかを判定してスレッド
の確定ないし破棄を行う。

【００１７】上記した制御投機モードＦＯＲＫは、制御
の流れを予測し、投機的にスレッド生成するものである
が、これとは独立に、ＭＵＳＣＡＴには、データ依存を
予測し、投機的にスレッドを実行する機能が用意されて
いる。このようなスレッド状態は、「データ依存投機モ
ード」と呼ばれる。

【００１８】データ依存投機モードを用いる場合、親ス
レッドは、ＢＬＯＣＫ命令やＲＥＬＥＡＳＥ命令を用い
る必要はない。ハードウェアアーキテクチャが、実行時
に親子スレッド間のメモリデータ依存（親スレッドのメ
モリへのストアと子スレッドのメモリからのロードの時
間順序）を検査し、子スレッドが誤った値をロードした
場合には、子スレッドを再実行させる。

【００１９】前述のＢＬＯＣＫ方式と並ぶ、もう一つの
データ依存保証方式であるＤＳＰ方式は、このデータ依
存投機モードを利用する方式である。

【００２０】図２１を参照すると、親スレッドは、デー
タ依存投機モードでＦＯＲＫすることを意味するＤＳＰ
ＩＮ命令を実行した後で、ＦＯＲＫを行う。これによっ
て生成された子スレッドは、データ依存投機モードで実
行を開始する。その後、親スレッドがＤＳＰＯＵＴ命令
を実行すると、子スレッドはデータ依存投機モードから
非データ依存投機モードに戻る。

【００２１】データ依存投機モードは、ＢＬＯＣＫ／Ｒ
ＥＬＥＡＳＥ命令が不要であり、データ依存を引き起こ
すメモリアドレスが事前に分かっていない場合でも、Ｆ
ＯＲＫを行える、という長所がある。しかしながら、も
し、ＦＯＲＫ後にデータ依存が発生すると、子スレッド
は誤ったデータに基づいた部分の実行をやり直すことに
なる、という短所をもつ。

【００２２】従って、プログラムに内在するデータ依存
の状況によって、ＢＬＯＣＫ方式あるいはＤＳＰ方式の
うち、適切な方式を選択すべきである。

【００２３】これまで述べたＦＯＲＫ命令や、データ依
存保証方式等の制御並列サポート命令により、ＭＵＳＣ
ＡＴアーキテクチャでは、プログラムから並列実行可能
な部分をより多く抽出し、プログラムの実行性能を向上
させることができる。

【００２４】このようなＭＵＳＣＡＴアーキテクチャ向
けのプログラムは、ＦＯＲＫ（フォーク）を行う箇所毎
に、前述の命令を用いたコーディングを行わねばなら
ず、このため、高級言語（高水準プログラミング言語）
から機械命令列を自動生成するコンパイラが、従来型の
アーキテクチャよりも、一層強く求められる。

【００２５】ＭＵＳＣＡＴアーキテクチャ向けコンパイ
ラ技術は、文献４（「制御並列アーキテクチャ向け自動
並列化コンパイル手法」（酒井他、情報処理学会論文
誌、Ｖｏｌ．４０、Ｎｏ．５、Ｍａｙ１９９９））にお
いて開示されている。この文献４に示された技術の概要
を以下に説明する。

【００２６】前記文献４には、通常の逐次コンパイラが
生成した機械命令列を、ＭＵＳＣＡＴ向け命令列に変換
するトランスレータの仕組みが記載されている。与えら
れた機械命令列に対して、制御フロー解析及びデータフ
ロー解析を行い、基本ブロック毎にＦＯＲＫ命令を用い
た並列化を試みる。ここで、「基本ブロック」とは、途
中で制御の分岐や合流が無い、一続きの命令列のことを
いう。

【００２７】基本ブロック毎の並列化は、まず、基本ブ
ロック末尾の分岐命令を、制御投機モードＦＯＲＫ命令
（ＳＰＦＯＲＫ命令）に置き換えることから始まる。こ
れは、ある基本ブロックに後続する複数の基本ブロック
の一方を、当該基本ブロックと並列に実行しようとする
ことを意味する。後続基本ブロックのうちいずれを選択
するかは、前記文献４では、ループ構造の場合は、ルー
プの戻り方向がよいとされている他、プロファイル情報
を用いて分岐確率の高い方を選択することが示されてい
る。

【００２８】次に、当該基本ブロックと、ＦＯＲＫ先基
本ブロック以降との間でのレジスタ、及びメモリアクセ
スによるデータ依存を調査する。

【００２９】そして、当該基本ブロック内で、ＦＯＲＫ
命令ができるだけ上流に位置するように、基本ブロック
内で命令の並べ換えを行う。命令並べ換えに際しては、
データ依存関係に留意し、レジスタを介して正依存があ
る場合には、その命令をＦＯＲＫ命令よりも上流側に配
置する。メモリを介して正依存がある場合には、ＤＳＰ
ＩＮ命令ないし依存メモリアドレスを引数としたＢＬＯ
ＣＫ命令を、ＦＯＲＫ命令の直前に新たに挿入する。

【００３０】両者の使い分けについて、前記文献４で
は、依存をひき起こすメモリアドレスがストア直前まで
決定できない場合、及び、依存をひき起こすメモリアド
レスが決定できた場合でもメモリアドレス値がある数よ
り多い場合には、ＤＳＰＩＮ命令、それ以外の場合に
は、ＢＬＯＣＫ命令を用いるものとされている。なお、
前記文献４では、この他にも、ＭＵＳＣＡＴ特有の命令
生成手順が述べられているが、本発明の主題とは直接の
関連性は薄いため、ここでは、あらためて説明は行わな
い。

【００３１】

【発明が解決しようとする課題】ところで、上記した従
来の技術は、下記記載の問題点を有している。

【００３２】第１の問題点は、ＦＯＲＫ先を選択する基
準に、まだ改良の余地がある、ことである。

【００３３】上記した従来の技術では、静的にはループ
構造の把握、動的には実行履歴のプロファイル情報を得
て、それに基づいてＦＯＲＫ先を決定している。しかし
ながら、これらは、制御の流れ上、実行される確率が高
い部分をＦＯＲＫしているにすぎず、データ依存性につ
いては、考慮されていない。このため、過度のデータ依
存が存在する部分をマルチスレッド実行しようとして
も、並列実行区間が短くなったり、あるいはデータ依存
箇所で待ち合わせが起こるため、結果として、得られる
性能向上は、小さなものとなってしまう、という問題が
ある。

【００３４】第２の問題点は、データ依存対処手順がレ
ジスタとメモリとで異なっている、ということである。

【００３５】前記文献４等に記載されている手順では、
レジスタを介した依存と、メモリを介した依存とで、命
令の並べ換えや、新規挿入命令の処理が異なっている。
しかしながら、コンパイラ内部では、「中間項」と呼ば
れる仮想的な変数を用いた表現が用いられることが一般
に行われており、その段階で、レジスタかメモリかの判
断に基づく並列化処理を行うことは困難である。

【００３６】他方、一般的なコンパイラ内部でも、最終
段近くになれば、レジスタ割り当てが済み、レジスタと
メモリの区別が確定しているが、この段階で並列化を行
おうとすると、既に、最適化された制御フローやデータ
フローに悪影響を与えないように、プログラム構造を変
更する処理が困難になる。

【００３７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、コンパイラ内部
の中間項レベルで的確な判断により並列化処理を行える
ようにし、もってマルチスレッドマイクロプロセッサ向
けプログラム変換装置及び方法並びに記録媒体を提供す
ることである。

【００３８】本発明の他の目的は、並列実行時により一
層の並列性能を引き出すような目的コードを生成できる
プログラム変換装置（コンパイラ）及び方法並びに記録
媒体を提供することにある。これ以外の本発明の目的、
特徴、利点等は、下記の実施の形態の記載等から、当業
者には直ちに明らかとされるであろう。

【００３９】

【課題を解決するための手段】前記目的を達成する本発
明の第１のプログラム変換装置は、中間プログラム上で
レジスタ割り当てを試行して割り当て情報を先行取得す
るレジスタ割り当てを試行部と、メモリを介して発生す
るデータ依存の距離の計算部と、を備え、メモリを介す
るデータ依存の距離を考慮してＦＯＲＫ先を決定し、条
件分岐をＦＯＲＫ命令に置き換え、レジスタ割り当て試
行結果を参照して、中間プログラム上で、ＦＯＲＫ命令
前後の命令並べ換えを行う。

【００４０】また、本発明の第２のプログラム変換装置
は、前記第１のプログラム変換装置に加えて、プロファ
イル情報から条件分岐確率及びデータ依存発生頻度を計
算する部分とを備え、データ依存の距離と条件分岐確率
とデータ依存発生頻度とデータ依存メモリ箇所数からＦ
ＯＲＫ先を決定し、条件分岐をＦＯＲＫ命令に置き換
え、レジスタ割り当て試行結果を参照して中間プログラ
ム上でＦＯＲＫ命令前後の命令並べ換えを行う。

【００４１】本発明の並列化方法は、原始プログラムを
コンパイルしてマルチスレッド型のターゲットプロセッ
サ装置向けの目的プログラムを生成出力するコンパイラ
における、構文解析の結果出力される中間プログラムに
対して並列化を含む最適化処理を行う方法であって、
（ａ）並列化に先立ってレジスタ割り当てを試み、中間
プログラム上の各変数、及び中間項のレジスタ割り当て
状況を予測するレジスタ割り当て試行ステップと、
（ｂ）前記レジスタ割り当て試行結果に基づいて、前記
中間プログラムにおける条件分岐部分をスレッド生成命
令を用いた並列コードに変換するか否かの決定を行う
か、もしくは、並列コードに変換するか否かの決定と並
列コードに変換する場合その並列実行方式の決定を行う
フォーク（ＦＯＲＫ）箇所決定ステップと、（ｃ）前記
フォーク（ＦＯＲＫ）箇所決定部での決定結果に基づい
て、前記中間プログラム中の条件分岐部分を、スレッド
生成命令を用いた並列コードに変換し、前記レジスタ割
り当て試行結果を参照して、スレッド間のメモリを介し
たデータ依存関係を保証する命令を、前記スレッド生成
命令の前後に挿入すると共に、スレッド生成が早い段階
で行われるように、前記スレッド生成命令の前後の命令
を並べ換える命令並べ換えステップと、（ｄ）並列化さ
れ並べ換えられた命令列に対して、物理レジスタが割り
当てられるか否かに関して、前記レジスタ割り当ての試
行時と同じ割り当て結果となるように確定的なレジスタ
割り当てを行うレジスタ割り当てステップと、を含む。

【００４２】本発明において、ターゲットプロセッサ装
置は、好ましくは、複数のプログラムカウンタと、複数
のスレッド実行装置と、を備え、前記複数のスレッド実
行装置は、前記複数のプログラムカウンタに従って、複
数のスレッドの命令を、同時に、フェッチ、解釈、実行
し、スレッド生成時以降に、レジスタセットに及ぼした
変更を、後に取り消し可能な制御投機的モードでスレッ
ドを実行すること、及び、自スレッドがメモリ領域から
値をロードした後に、自スレッドを生成した親スレッド
が同一メモリ領域に値をストアした場合に、自スレッド
の少なくとも当該ロード以降の処理結果を破棄し、それ
らの処理を再実行するデータ依存投機的モードでスレッ
ドを実行すること、が可能とされ、命令セットとして、・前記スレッド実行装置で実行中のスレッドが制御投機
的モードの新たなスレッドを生成すること、・指定された条件が成立していれば自スレッドを終了さ
せると共に、自スレッドが生成した制御投機的モードの
スレッドの制御投機的モードを解除すること、・生成した制御投機的モードのスレッドを破棄するこ
と、・自スレッドが生成するスレッドが指定されたアドレス
のメモリ領域からのロードを行う際に、その動作を一時
停止させることをあらかじめ指示すること、・指定されたメモリアドレスに対する前記ロード一時停
止指示を解除すること、・前記スレッド実行装置で実行中のスレッドがデータ依
存投機的モードの新たなスレッドを生成すること、及
び、・自スレッドが生成したデータ依存投機的モードのスレ
ッドのデータ依存投機的モードを解除すること、が、単一又は高々数個の機械語命令の組合せで実行でき
る命令セットを有するマルチスレッドプロセッサよりな
る。

【００４３】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００４４】［実施の形態１］図１は、本発明の一実施
の形態の構成の一例を示す図である。図１を参照する
と、プログラム変換装置（コンパイラ）２は、原始プロ
グラム（ソースプログラム）１を読み込んで並列化を含
むコンパイル処理を行い、その結果の目的プログラム
（ターゲットプログラム）３を出力する。

【００４５】目的プログラム実行装置４は、目的プログ
ラム３を入力して、目的アーキテクチャの命令実行を行
うと共に、当該プログラムの実行情報を収集し、プロフ
ァイル情報ファイル５を出力する。

【００４６】図１を参照すると、プログラム変換装置２
は、・入力した原始プログラム１の文法（シンタックス）を
解釈して、構文解析し中間プログラムを生成する構文解
析装置１０と、・構文解析装置１０から受け取った中間プログラムに対
して並列化を含む最適化処理を行う並列化装置１１と、・並列化装置１１から受け取った最適化済みの中間プロ
グラムから目的アーキテクチャ用命令列を生成するコー
ド生成装置１２と、を備えている。

【００４７】並列化装置１１は、補助情報として、プロ
ファイル情報ファイル５を入力としてより高度な最適化
処理を行うことができる。

【００４８】なお、本発明において、構文解析装置１０
は、周知の構成が用いられ、例えば字句解析（レキシカ
ルアナリシス）、構文解析（パージング）、意味解析
（セマンティックアナリシス）の各解析部からなる構成
としてもよいことは勿論である。また最適化済みの中間
プログラムから目的アーキテクチャ用命令列を生成する
コード生成装置１２も、周知のものが用いられる。

【００４９】図２は、本発明の一実施の形態のプログラ
ム変換装置２における並列化装置１１の構成を示す図で
ある。図１及び図２を参照して、本発明の要部をなす並
列化装置１１について詳細に説明する。

【００５０】並列化装置１１は、構文解析装置１０が生
成した中間プログラム６を受け取り、並列化を含む最適
化処理を行い、後段のコード生成装置１２に中間プログ
ラム７を渡す。

【００５１】並列化装置１１は、・入力となる中間プログラム６を読み込んで制御フロー
やデータフローを解析する中間プログラム入力部２０
と、・制御フロー、データフロー及びプロファイル情報をも
とに並列化する箇所を決定するＦＯＲＫ箇所決定部２１
と、・中間プログラム上の中間項に対してレジスタ割り当て
を試行するか、あるいは実行するレジスタ割り当て部２
２と、・決定された並列化箇所とデータフロー等の情報から並
列化箇所前後の命令の並べ換えを行う命令並べ換え部２
３と、・並列化を含む様々な変換を終えた命令列を再度中間プ
ログラム形式で出力する中間プログラム出力部２４と、・一度目的プログラムを実行して得たプロファイル情報
ファイル５を入力して内部形式に変換するプロファイル
情報入力部２５と、を備えている。

【００５２】次に、図３、図４、及び図５のフローチャ
ートを参照して、本発明の一実施の形態の並列化動作に
ついて、詳細に説明する。

【００５３】本発明の一実施の形態においては、中間プ
ログラム上で、次の制御並列関連命令が記述できる。

【００５４】（１）制御投機ＦＯＲＫ命令：制御投機Ｆ
ＯＲＫ命令は、オペランドで指し示された命令から実行
を開始する制御投機モードの子スレッドを生成し、自ス
レッドは後続命令の実行を続ける命令である。

【００５５】（２）スレッド終了命令：スレッド終了命
令は、自スレッドを終了させるとともに子スレッドを確
定モードに移行させる命令である。

【００５６】（３）子スレッド破棄命令：子スレッド破
棄命令は、制御投機モードの子スレッドを破棄する命令
である。

【００５７】（４）ブロック設定命令：ブロック設定命
令は、オペランドで指し示されたメモリアドレスにブロ
ックを設定し、それによって子スレッドが当該メモリア
ドレスからのロードを実行しようとした際に子スレッド
の実行を一時停止（ブロック）させるように、プロセッ
サに指示する命令である。

【００５８】（５）ブロック解除命令：ブロック解除命
令は、オペランドで指し示されたメモリアドレスに設定
されているブロックを解除するとともに、当該メモリア
ドレスからのロードで一時停止（ブロック）されている
子スレッドの実行を再開させるように、プロセッサに指
示する命令である。

【００５９】（６）レジスタ割り当て指示命令：レジス
タ割り当て指示命令は、オペランドで指定した中間項な
いし変数に物理レジスタを割り当てるように、あるいは
逆に、指定した中間項ないし変数にメモリ上の領域を割
り当てるように、レジスタ割り当て部に指示する命令で
ある。

【００６０】図３は、本発明の一実施の形態のＦＯＲＫ
箇所決定部２１の動作概要を示す図である。ＦＯＲＫ箇
所決定部２１は、与えられた中間プログラム中の各関数
単位で、図３に示された動作を行う。即ち、・ステップ２５にて、当該関数内でレジスタ割り当てを
試行し、その後、・ステップ２６にて、当該関数内に含まれる各条件分岐
命令に対してＦＯＲＫ箇所決定処理を行う。

【００６１】このステップ２６の段階では、並列化を含
む各種最適化処理は未完了であり、まだ確定的なレジス
タ割り当て処理を行う段階ではない。そこで、レジスタ
割り当ての途中までを実行し、中間プログラム中のどの
中間項／変数にレジスタが割り当てられ、どの中間項／
変数がメモリ上に配置されるのか、という情報を得た段
階で、実際に割り当ては行わずにレジスタ割り当て処理
を中止する。

【００６２】レジスタ割り当ての試行は、後述するよう
に、レジスタ割り当て部２２（図２参照）で行う。レジ
スタ割り当て部２２は、どの中間項／変数に、どのレジ
スタを割り当てるかを決めた段階で処理を終え、中間項
／変数を実際のレジスタに置き換えることなく、レジス
タ割り当て状況のみを返す仕組み（機構）を備える。

【００６３】図４は、各条件分岐命令に対するＦＯＲＫ
箇所決定部２１の処理（図３のステップ２６）の詳細を
示す図である。

【００６４】図４を参照すると、ステップ３１では、当
該条件分岐命令が、入力中間プログラム中のループ構造
（繰り返し構造）の戻り枝に相当する分岐命令か否かを
判定する。ループ構造の検出方法については、例えば、
文献５（「コンパイラＩＩ原理・技法・ツール」、Ａ．
Ｖ．エイホ他著、原田賢一訳、サイエンス社、１９９
０）の第７３４頁〜第７３７頁の記載が参照される。

【００６５】ステップ３１の判定で、当該条件分岐命令
が、ループ戻り枝に相当する分岐命令である場合、ステ
ップ３５にて、当該戻り枝方向、即ちループ継続方向を
ＦＯＲＫ先として、この条件分岐箇所を、ＦＯＲＫ箇所
に選定する。その理由は、一般に、ループ構造は、複数
回繰り返し実行される傾向にあるため、ループ戻り枝に
相当する分岐命令では、戻り枝側に分岐する確率が高
い、からである。

【００６６】ステップ３１において、戻り枝分岐ではな
い場合、ステップ３２において、条件分岐の２つの分岐
先の各々に対してデータ依存の距離の最小値を計算す
る。

【００６７】ここで、「データ依存の距離」とは、現
在、処理対象としている基本ブロック内で定義され、そ
の分岐先で参照される可能性がある中間項及び変数のう
ち、ステップ２６により、メモリ上に配置されると見込
まれる、中間項／変数各々に対して、その分岐先基本ブ
ロックの中で、該メモリ参照命令が先頭から、どれぐら
いの位置にあるかを、中間プログラム中のステップ数で
表したものである。

【００６８】ステップ３２では、２つの分岐先につい
て、各中間項／変数のデータ依存の距離の最小値を計算
する。

【００６９】次のステップ３３では、ステップ３２で条
件分岐の両側に関して求めた２つのデータ依存の距離の
最小値を比較し、両者に一定以上の差があるか否かを判
定する。

【００７０】ステップ３３において、一定以上の差があ
る場合、ステップ３６にて、データ依存の距離の最小値
の大きい側の分岐方向をＦＯＲＫ先とし、この条件分岐
箇所を、ＦＯＲＫ箇所に選定する。その理由は、ここで
選定した分岐方向を新スレッドとしてＦＯＲＫする方が
もう一方をＦＯＲＫする場合に比べ、ＦＯＲＫ直後に、
データ依存で停止してしまう可能性が低い、からであ
る。

【００７１】ステップ３２で、データ依存の距離を求め
る際、単純な命令ステップ数では、なく、各命令が目的
アーキテクチャのプロセッサ上で実行される際に要する
ものと推定されるサイクル数（クロックサイクル等）を
用いることもできる。これにより、データ依存が発生す
る時期の遅い方を選択する、という、上記ステップ３３
の選択がより的確なものになる。

【００７２】ステップ３４では、その直前のステップ３
３で、データ依存の距離の最小値に一定以上の差がない
場合、元の中間プログラム内で分岐先であった側（分岐
命令のｔａｋｅｎ側（分岐成立側））をＦＯＲＫ先と
し、この条件分岐箇所を、ＦＯＲＫ候補に選定する。こ
のＦＯＲＫ先の選定は、従来の技術として挙げた上記文
献等に示されているものと同じ理由による。

【００７３】以上のようにして、ＦＯＲＫ箇所決定部２
１は、ＦＯＲＫ箇所と、ＦＯＲＫ先を決定する。

【００７４】本発明の一実施の形態では、図４に詳細を
示した、ＦＯＲＫ箇所決定部２１の処理によって、通常
は、最適化の最終段で行うレジスタ割り当て処理を待た
ずに、レジスタ割り当て情報を参照して中間プログラム
上で並列化処理を行うことが可能となる。

【００７５】また、本発明の一実施の形態においては、
図４のステップ３２、ステップ３３の処理を設けること
で、ループ構造以外の部分での性能向上の可能性が高ま
る。

【００７６】図５は、本発明の一実施の形態の並列化装
置１１の命令並べ換え部２３の動作を説明するための流
れ図である。また、図６は、命令並べ換え部２３の命令
並べ換え処理の説明を補足する図である。以下、図５及
び図６を参照しながら、命令並べ換え部２３の動作を説
明する。

【００７７】図５を参照すると、命令並べ換え部２３
は、ＦＯＲＫ箇所決定部２１が決定したＦＯＲＫ箇所を
含む基本ブロック毎に、ステップ４０からステップ４４
の一連の処理を行う。なお、ステップ４０からステップ
４４の処理は、すべて中間プログラムに対して行う。こ
れらのステップの説明に現れる命令は、すべて中間プロ
グラム上の対応する命令を指す。

【００７８】図６（Ａ）は、命令並べ換え部２３が処理
対象とする基本ブロックの構造を模式的に示した図であ
る。図６（Ａ）における「Ｍ：＝‥」はメモリへのスト
アを行う命令を意味する。

【００７９】まず、図５のステップ４０にて、中間プロ
グラム中の各中間項及び変数がレジスタに対応付けられ
るかメモリに対応付けられるかを調べる。これは、図４
のステップ３２と同様に、レジスタ割り当てを途中まで
試行することで判定する。ステップ３２からこのステッ
プ４０までの処理では、ＦＯＲＫ先を決定するのみで、
中間プログラム自体は変更されず、レジスタ割り当て状
況に差が出ないので、ステップ３２のときのレジスタ割
り当て試行結果を保存しておき、その情報をステップ４
０で参照するのがよい。

【００８０】次のステップ４１では、現在処理対象とし
ている基本ブロックの末尾にある分岐命令を、制御投機
モードＦＯＲＫ命令に置換（変換）する。制御投機ＦＯ
ＲＫ命令のオペランド、即ちＦＯＲＫ先は、ＦＯＲＫ箇
所決定部２１が選択したＦＯＲＫ先とする。図６（Ｂ）
は、ステップ４１までの処理を終えた段階の基本ブロッ
ク構造を示す図である。

【００８１】ステップ４２では、中間プログラム中で、
制御投機ＦＯＲＫ命令の直前にある分岐条件計算文（分
岐条件式）を、制御投機ＦＯＲＫ命令直後に移動させる
と共に、その移動先の直後、即ち当該基本ブロックの末
尾に、「分岐条件成立時には自スレッドを終了させて子
スレッドを確定モード（非制御投機モード）に移行さ
せ、分岐条件非成立時には、子スレッドを破棄（アボー
ト）させて自スレッドが後続命令列の実行を続ける」と
いうような一群の命令列を挿入する。図６（Ｃ）は、ス
テップ４２までの処理を終えた段階の基本ブロック構造
を示す図である。

【００８２】ステップ４３では、現在処理対象としてい
る基本ブロックにおいて、ＦＯＲＫ命令よりも手前、即
ち、上流側にある文のうち、ステップ４０において、メ
モリに対応付けられた中間項及び変数への代入となる文
の各々について、その代入文を、ＦＯＲＫ命令よりも後
方、即ち、下流側へ移動させると共に、ＦＯＲＫ命令の
直前に、ブロック設定命令を挿入し、代入文（：＝）の
移動先の直後に、ブロック解除命令を挿入する。ここ
で、挿入するブロック設定命令、及びブロック解除命令
のオペランドは、移動させた代入文の代入先中間項／変
数を表すメモリアドレスとする。

【００８３】中間プログラムの形態によっては、この段
階で、具体的なメモリアドレスが確定していない場合が
あるが、その場合は、中間プログラム中での中間項／変
数表現と同様の形式を用いてブロック設定命令及びブロ
ック解除命令を表現し、後に、中間プログラムからコー
ド生成を行う際に実効メモリアドレスを示す命令列に変
換すればよい。

【００８４】ステップ４３では、ステップ４０にてレジ
スタに対応付けられた中間項及び変数への代入となる文
のうち、ＦＯＲＫ先で参照される可能性がある中間項／
変数への代入となる文は、ＦＯＲＫ命令後に移動させて
はならない。その理由は、レジスタの値はＦＯＲＫ時点
で子スレッドに継承されるため、ＦＯＲＫ後に親スレッ
ドが定義したレジスタ値は子スレッド側に渡されないた
めである。

【００８５】このように、必ずしも全ての文をＦＯＲＫ
命令後に移動できるわけではないため、ステップ４３に
おいて、メモリへの代入文をＦＯＲＫ後に移動させる際
には、移動させようとしている文と、その後続命令との
間のデータ依存関係を調べ、移動によって実行順序が入
れ替わっても、移動前と同じ演算結果が得られる場合に
限って移動を行わなければならない。

【００８６】なお、このとき必要となるデータ依存関係
は、コンパイラ技術として一般的なものでよく、本発明
の一実施の形態では、図２における中間プログラム入力
部２０が作成した制御フロー及びデータフロー解析結果
を基に、調査して得ることができる。

【００８７】図６（Ｄ）は、ステップ４３までの処理を
終えた段階の基本ブロック構造を示す図である。

【００８８】図５のステップ４４では、これまでのステ
ップで各中間項及び変数のレジスタ割り当てについて仮
定した情報を、現在処理対象の基本ブロックの先頭に挿
入する。この情報は、実際の機械命令に対応するもので
はないので、中間プログラム上の疑似命令であるレジス
タ割り当て指示命令を用いて記述する。

【００８９】図６（Ｅ）は、上記ステップ４４までの処
理を終えた段階の基本ブロック構造を示す図である。

【００９０】本発明の一実施の形態において、ステップ
４０及びステップ４４を具備することを特徴の一つとし
ている。即ち、・ステップ４１のＦＯＲＫ変換処理に先
立って、レジスタ割り当て状況を調べるステップ４０
と、・ステップ４１のＦＯＲＫ変換処理で仮定したレジ
スタ割り当て状況を、レジスタ割り当て部２２に指示す
るステップ４４と、を有しており、このため、中間項及
び原始プログラム中の変数表現を用いた中間プログラム
に対しても、詳細な命令並べ換えを行うことができる。

【００９１】なお、ステップ４１からステップ４３の処
理は、上記文献４（「制御並列アーキテクチャ向け自動
並列化コンパイル手法」（酒井他、情報処理学会論文
誌、Ｖｏｌ．４０、Ｎｏ．５、Ｍａｙ１９９９））の第
２０４９頁〜第２０５０頁に記載されているものと同様
のものである。

【００９２】図２に戻ると、レジスタ割り当て部２２
は、中間プログラム中の中間項に、目的アーキテクチャ
が有する物理レジスタあるいはメモリ上に割り当てられ
た領域を対応付けるレジスタ割り当て処理を行う。

【００９３】レジスタ割り当ての基本的な方法として
は、中間項の使用頻度の高いものから割り当てる方法や
干渉グラフの彩色（カラーリング）による割り当て方法
などを用いることができる。これらの割り当て方法は、
例えば上記文献５（「コンパイラＩＩ原理・技法・ツ
ール」、Ａ．Ｖ．エイホ他著、原田賢一訳、サイエンス
社、１９９０」）の第６５９頁〜第６６５頁の記載が参
照される。

【００９４】レジスタ割り当て部２２におけるレジスタ
割り当て処理は、図５のステップ４４で挿入したレジス
タ割り当て指示命令に従う点で、通常のコンパイラでの
レジスタ割り当て処理とは異なる。レジスタ割り当て方
法として、例えば中間項使用頻度順のレジスタ割り当て
方法を採る場合は、レジスタ割り当て指示命令でレジス
タに乗せるよう指定された各中間項の頻度を、他の中間
項よりも高く設定することで、指示された中間項が物理
レジスタに割り当てられる可能性を高める。

【００９５】また、レジスタ割り当て方法として、カラ
ーリングによる方法を採る場合は、干渉グラフ中で割り
当て可能な物理レジスタ総数を越える隣接節点数を持つ
節点に対応する中間項の中からメモリ上に割り付ける中
間項をいくつか選択する際、図５のステップ４４で挿入
したレジスタ割り当て指示命令でレジスタに乗せるよう
に、指示されていない中間項を優先的に選択すること
で、レジスタ割り当て指示された中間項が物理レジスタ
に割り当てられる可能性を高める。

【００９６】レジスタ割り当て部２２にて、もし、レジ
スタ割り当て指示命令でレジスタに乗せるように指示さ
れた全ての中間項に物理レジスタを割り付けられなかっ
た場合、それらの中間項は、メモリ領域に割り当てられ
るようにする。その理由は、命令並べ換え部２３によっ
て、レジスタ割り当てを前提としている中間項はＦＯＲ
Ｋ命令より手前（上流側）で値が確定するようにプログ
ラムが変換されているため、それらの中間項が、たとえ
メモリ上に割り当てられたとしてもプログラムの実行結
果は、変化しないからである。

【００９７】逆に、レジスタ割り当て部２２は、レジス
タ割り当て指示命令でレジスタに乗せるよう指示されて
いない中間項をレジスタに割り当てないように、レジス
タ割り当て処理を行う。これは、従来からのレジスタ割
り当て処理における、アドレスを参照されている変数
や、ｖｏｌａｔｉｌｅ変数等のレジスタ上に配置できな
い変数に対する処理と同様の枠組で対処できる。

【００９８】

【実施例】次に、上記した本発明の一実施の形態の動作
についてさらに詳細に説明すべく、具体的な実施例を用
いて説明する。

【００９９】［実施例１］図８は、本発明の一実施例と
して、並列化装置１１によって並列化される中間プログ
ラムの一例を示す図である。ここでｔ１〜ｔ２８は中間
項であり、Ｉ、Ｊ、Ｋ、Ｒ、Ｘは原始プログラム中で宣
言された変数である。

【０１００】「：＝」は、右辺の値を左辺で示す場所に
格納することを意味する。

【０１０１】「＆」は、変数の置かれるメモリアドレス
を返す前置演算子である。

【０１０２】「ｍｅｍ（ａ）」は、ａの値をアドレスと
するメモリの内容を示し、「：＝」の右辺ならメモリロ
ード、左辺ならメモリストアを意味する。

【０１０３】Ｌ１、Ｌ２、Ｌ３はラベルである。

【０１０４】図８の左端（の列）に示されている括弧付
きの数字（１）〜（３７）は、説明の都合により付した
番号であり、右端の（Ｂ１）〜（Ｂ３）は基本ブロック
番号を示す。

【０１０５】図７は、本実施例の動作の説明をする際に
用いる中間プログラム上の制御並列関連命令一覧を示す
図である。

【０１０６】・ＳＰＦＯＲＫｌは、オペランドｌか
ら実行開始する投機（制御）モード子スレッドを生成す
る。・ＴＴＥＲＭｃは、オペランドｃが真の場合、自ス
レッドを終了し、子スレッドを確定する。・ＦＴＥＲＭｃは、オペランドｃが偽の場合、自ス
レッドを終了し、子スレッドを確定する。・ＴＨＡＢＯＲＴは、投機モードの子スレッドを破棄
する。・ＢＬＯＣＫｍは、オペランドｍで指定したメモリ
アドレスをブロック指定する。・ＲＥＬＥＡＳＥｍは、オペランドｍで指定したメ
モリアドレスに設定したブロックを解除する。・ＤＳＰＩＮは、後続のＦＯＲＫで生成した子スレッ
ドをデータ依存投機モードで生成する。・ＤＳＰＯＵＴは、子スレッドのデータ依存投機モー
ドを解除する。ＲＤＣＬｔ１，… は、オペランドｔ
１，…で指定した中間項／変数をレジスタに割り当てる
ように指示する。ＭＤＣＬｔ１，… は、オペランド
ｔ１，…で指定した中間項／変数をメモリに割り当てる
ように指示する。

【０１０７】図２を参照すると、ＦＯＲＫ箇所決定部２
１が、図８に示された中間プログラムを受け取り、ＦＯ
ＲＫ箇所の決定を行う。

【０１０８】図３のステップ２５にて、レジスタ割り当
てが試行され、ｔ１〜ｔ２８の全ての中間項、及び変数
Ｉ、Ｋ、Ｒには物理レジスタが割り当てられたが、変数
Ｊ、Ｘには、メモリ上の領域が割り当てられた、という
試行結果を得たとする。

【０１０９】図３のステップ２６では、条件分岐命令を
含む基本ブロック（Ｂ１）が並列化変換の対象となる。
以下、図４を参照して、ＦＯＲＫ箇所決定処理部２７の
動作を説明する。

【０１１０】ステップ３１で、ループ構造チェックを行
うが、図８の（１１）の条件分岐は、ループ戻り枝では
ないため、ステップ３２に進む。

【０１１１】ステップ３２では、図８の基本ブロック
（Ｂ１）と（Ｂ２）、（Ｂ１）と（Ｂ３）の間でのデー
タ依存の距離を求める。

【０１１２】まず（Ｂ１）−（Ｂ２）間のデータ依存を
見てみると、（Ｂ１）の（７）におけるメモリストア
と、（Ｂ２）の（１４）、（１８）、（１９）における
メモリロードとの間にデータ依存がある。

【０１１３】これらのメモリアクセスは、実際には、配
列要素Ｘ［Ｉ］へのストアと、変数Ｊ、配列要素Ｘ
［Ｊ］からのロードであり、配列Ｘと、変数Ｊのメモリ
領域が重ならず、ＩとＪの値が異なっていれば、データ
依存は発生しない。すなわちブロック（Ｂ１）におい
て、（１１）のｔ１：＝＆Ｘは、配列Ｘの先頭アドレス
を中間項ｔ１に格納し、１配列要素は４バイトであり
（ｔ４＝ｔ２＊ｔ３）、ｔ５＝ｔ１＋ｔ４により、
（７）のｍｅｍ（ｔ５）が、Ｘ［Ｉ］のメモリアドレス
を示し、このアドレスへのｔ６のメモリストアであり、
またブロック（Ｂ２）において、（１８）のｔ１５：＝
ｍｅｍ（ｔ１４）は、Ｘ［Ｊ］からのメモリロードを表
している。

【０１１４】しかし、ここでは、データ依存解析の結
果、このような条件が常に満たされる確証を得られず、
メモリストアとメモリロードとの間に、潜在的なメモリ
データ依存が存在すると判断されたものとして、説明を
続ける。

【０１１５】（Ｂ１）−（Ｂ２）間の各データ依存の距
離は、図８の中間プログラム上のステップで数えて、各
々１、５、６である。ここで、（１２）にあるラベルＬ
１は、非実行文であるためステップ数に含めず、（１
３）にある命令を０、（１４）にある命令を１、（１
５）にある命令を２、というように数えている。これに
より、（Ｂ１）−（Ｂ２）間のデータ依存の距離の最小
値は１である。

【０１１６】同様に、（Ｂ１）−（Ｂ３）間では、（Ｂ
１）の（７）と、（Ｂ３）の（２９）、（３３）との間
にデータ依存があり、その距離は、各々５、９である。
つまり、（Ｂ１）−（Ｂ３）間のデータ依存の距離の最
小値は５である。

【０１１７】ステップ３３では、上で求めたデータ依存
の距離の最小値である６と１０とを比較し、その差が十
分であると判断し、データ依存の距離の最小値の大きい
側である（Ｂ３）側の分岐方向を、ＦＯＲＫ先に選定す
る。

【０１１８】もし、図３のステップ２５において、変数
Ｊがメモリではなくレジスタに割り当てられるという見
通しを得ていたすると、（Ｂ１）−（Ｂ２）、（Ｂ１）
−（Ｂ３）のデータ依存の距離の最小値は各々５、９と
なり、ステップ３３にて（Ｂ２）側をＦＯＲＫ先に選定
することになる。

【０１１９】次に、図５を参照して、命令並べ換え部２
３の動作を具体的に説明する。本実施例では、中間プロ
グラム上で、図７に示す制御並列関連命令が利用できる
ものとする。

【０１２０】先の説明で例に挙げた中間プログラムを与
えると、命令並べ換え部２３は、基本ブロック（Ｂ１）
から（Ｂ３）へのＦＯＲＫを行うように、命令並べ換え
処理を行う。

【０１２１】図５のステップ４０では、中間項ｔ１〜ｔ
２８と、変数Ｉ、Ｋ、Ｒがレジスタに割り当てられる、
という情報を取得する。

【０１２２】図５のステップ４１では、図８における
（１１）の分岐命令（ｔｈｅｎ以下のｇｏｔｏＬ
２）を、制御投機ＦＯＲＫ命令であるＳＰＦＯＲＫ命令
に置き換える。ＳＰＦＯＲＫ命令のオペランドは、ＦＯ
ＲＫ先として決定した（Ｂ３）、即ちラベルＬ２とする
（図９の（５８）のＳＰＦＯＲＫＬ２）。

【０１２３】図５のステップ４２では、図８における、
分岐条件を計算する文を構成する一連の命令（８）〜
（１０）を、ＳＰＦＯＲＫ命令の直後に移動させ、（１
１）の分岐条件に合わせた条件付きスレッド終了命令で
ある、ＦＴＥＲＭ命令（条件不成立時に自スレッドを終
了する命令）、更には、ＴＨＡＢＯＲＴ命令と、後続ブ
ロックである（Ｂ１）への無条件分岐命令（ｇｏｔｏ
Ｌ１）を挿入する。

【０１２４】これらの命令列は、以下のように動作する
ように挿入する。

【０１２５】即ち、ＳＰＦＯＲＫ後に、分岐条件計算を
行って、ＳＰＦＯＲＫが本当に正しかったか否かを判定
する。

【０１２６】ＳＰＦＯＲＫが正しい（投機成功）なら
ば、条件付きスレッド終了命令の一種ＦＴＥＲＭによ
り、自スレッド（親スレッド）を終了させると同時に、
生成した子スレッドを、制御投機モードから確定モード
（非制御投機モード）に変更する。

【０１２７】一方、ＳＰＦＯＲＫが正しくなかった（投
機失敗）ならば、ＦＴＥＲＭ命令は何もせず、後続のＴ
ＨＡＢＯＲＴ命令によって、子スレッドを破棄し、無条
件分岐命令（図９の（６４）のｇｏｔｏＬ１）によっ
て、自スレッドは、ＦＯＲＫ先とは逆の分岐先の命令の
実行を続けるようにする。図９は、図８に示す中間プロ
グラムに対して、図５のステップ４２までの変換を施し
た中間プログラムを示す図である。

【０１２８】図５のステップ４３では、メモリストア文
を構成する一連の命令である図９の（５６）と（５７）
を、ＳＰＦＯＲＫ命令（５８）の直後に移動し（図１０
の（１０８）、（１０９））、その直後に、ＲＥＬＥＡ
ＳＥ命令を挿入する（図１０の（１１０））。

【０１２９】ＲＥＬＥＡＳＥ命令のオペランドは、移動
させたストア命令（５７）のオペランドと同じ中間項を
用いる。またＳＰＦＯＲＫ命令（５８）の直前に、スト
ア命令（５７）のオペランドと同じ中間項をオペランド
とするＢＬＯＣＫ命令を挿入する。図１０は、ここまで
の変換を施した中間プログラムである。

【０１３０】ここで、メモリストア文をＦＯＲＫ後に移
動させる際、命令（５１）〜（５７）全部ではなく、
（５６）と（５７）のみを移動させた理由は、実効メモ
リアドレスを保持する中間項を、ＢＬＯＣＫ命令及びＲ
ＥＬＥＡＳＥ命令で再利用できるようにするためであ
る。コンパイラ分野において、「共通部分式削除」と呼
ばれる最適化機能を用いれば、ここでＢＬＯＣＫ及びＲ
ＥＬＥＡＳＥのたびに実効アドレスを再計算するような
プログラム変換を施しても、共通部分式削除最適化によ
り冗長な実効アドレス計算は削除される。

【０１３１】図５のステップ４４では、各基本ブロック
（Ｂ１）、（Ｂ２）、（Ｂ３）の先頭に、ＲＤＣＬ命令
及びＭＤＣＬ命令を挿入する。これらの命令は、後段の
レジスタ割り当て部２２への指示であり、このうち、・
ＲＤＣＬ命令は、指定した変数ないし中間項へのレジス
タ割り当てを行い、・ＭＤＣＬ命令は、指定した変数な
いし中間項へのメモリ領域の割り当てを行う。

【０１３２】図１１は、ここまでの変換を施した中間プ
ログラムである。（２０１）〜（２０３）、（２２１）
〜（２２３）、（２３５）〜（２３７）がステップ４４
で挿入した命令である。

【０１３３】再度、図２を参照すると、命令並べ換え
後、レジスタ割り当て部２２が、レジスタに置くべき変
数や中間項に物理レジスタを割り当てる。

【０１３４】本実施例では、プログラム変換装置から出
力される目的プログラムが実行される装置のアーキテク
チャ（ターゲットアーキテクチャ）は、ｒ０〜ｒ３１の
３２本の物理レジスタを持ち、レジスタ変数（原始プロ
グラム中の変数のうち、物理レジスタに割り当てられる
もの）用に、物理レジスタｒ１０〜ｒ１９、作業用レジ
スタ（主として演算途中結果を保持するレジスタ）用
に、物理レジスタｒ２０〜ｒ３０を用いるようなレジス
タ割り当てを行うものとする。

【０１３５】レジスタ割り当て部２２は、・変数Ｉ、Ｋ、Ｒに、それぞれｒ１１、ｒ１３、ｒ１２
を割り当て、・中間項ｔ１〜ｔ２８には、ｒ２０〜ｒ３０を順に割り
当てる。

【０１３６】図１２は、図１１に示した中間プログラム
に対して、レジスタを割り当てた後の中間プログラムを
示している。なお、図１２の中間プログラムには、冗長
な命令が含まれるが、これらの冗長さは、従来から提案
されている最適化処理を行うことで除去できる。従来の
各種最適化方法については、例えば文献５（「コンパイ
ラＩＩ原理・技法・ツール」、Ａ．Ｖ．エイホ他著、
原田賢一訳、サイエンス社、１９９０）の第７７２頁〜
第７９０頁に説明されている。

【０１３７】これらの最適化処理は、レジスタ割り当て
前に施すことが好ましいため、図２において、好ましく
は、ＦＯＲＫ箇所決定部２１よりも手前、例えば中間プ
ログラム入力部２０の内部に実装される。

【０１３８】［実施の形態２］次に本発明の第２の実施
の形態について、図面を参照して詳細に説明する。本発
明の第２の実施の形態では、プロファイル情報を参照し
て、ＦＯＲＫ先及びＦＯＲＫ時のデータ依存対処方法を
選択する点に特徴があるが、その他の点は、前記第１の
実施の形態と、基本的に同一とされる。

【０１３９】図１を参照すると、本発明の第２の実施の
形態においては、まずプログラム変換装置２を用いて原
始プログラム１から目的プログラム３を生成する。この
とき、プログラム変換装置２は、機械命令アドレスとプ
ログラム変換装置２内で用いる中間プログラムとの対応
をとるための情報を、目的プログラム３の中に埋め込
む。目的プログラム実行装置４は、この目的プログラム
３を実行し、その際に収集した実行情報をプロファイル
情報ファイル５として出力する。

【０１４０】次に、再度プログラム変換装置２を用い
て、原始プログラム１を並列化し、目的プログラム３を
生成する。このとき、プロファイル情報ファイル５を用
いて、より実行時性能の高い目的プログラム３を生成す
る。

【０１４１】プログラム変換装置２の構成は、前記第１
の実施の形態とほぼ同様であるが、図２における、ＦＯ
ＲＫ箇所決定部２１と、命令並べ換え部２３の動作が、
前記第１の実施の形態とは異なり、プロファイル情報を
参照しながら、より実行時性能の期待できる並列化処理
を行う。

【０１４２】本発明の第２の実施の形態におけるＦＯＲ
Ｋ箇所決定部２１の動作概要は、図３を参照して説明し
た前記第１の実施の形態と同じである。即ち、ＦＯＲＫ
箇所決定部２１は、与えられた中間プログラム中の各関
数毎に、図３のステップ２６で当該関数内でレジスタ割
り当てを試行した後、ステップ２７で、当該関数内に含
まれる各条件分岐命令に対して、ＦＯＲＫ箇所決定処理
を行う。

【０１４３】図１３は、各条件分岐命令に対するＦＯＲ
Ｋ箇所決定処理（図３のステップ２６）の第２の実施の
形態を示す流れ図である。

【０１４４】ステップ５０では、当該条件分岐命令が入
力中間プログラム中のループ構造の戻り枝に相当する分
岐命令であるか否かを判定する。この処理は、前記第１
の実施の形態のステップ３１（図４参照）と同じもので
ある。

【０１４５】もし、ループ構造の戻り枝なら、ステップ
５６で、その戻り枝方向をＦＯＲＫ先として仮決定す
る。これはＦＯＲＫするとすれば、こちらの方向を、Ｆ
ＯＲＫ先とするのがよい、という意味であり、実際にＦ
ＯＲＫすることにするか否かは後段で決定する。

【０１４６】ステップ５１では、入力したプロファイル
情報に基づいて、当該条件分岐命令のｔａｋｅｎ（分岐
成立）側／ｆａｌｌｔｈｒｏｕｇｈ側が選択される確率
を計算する。

【０１４７】ステップ５２では、ステップ５１で計算し
た、２つの確率間に一定以上の違いがあるかどうかを判
定する。

【０１４８】分岐確率の違いが、その判断基準を越えて
いれば、ステップ５７にて、確率の高い側を、ＦＯＲＫ
先として仮決定する。

【０１４９】ステップ５３では、条件分岐の２つの分岐
先各々に対して、データ依存の距離の最小値を計算す
る。この処理は、前記第１の実施の形態におけるステッ
プ３２（図４参照）と同じものである。

【０１５０】ステップ５４では、ステップ５３で、条件
分岐の両側に関して求めた２つのデータ依存の距離の最
小値を比較し、両者に一定以上の差があるか否かを判定
する。

【０１５１】一定以上の差があるか、又はデータ依存が
ない場合、ステップ５５にて、データ依存の距離の最小
値の大きい側の分岐方向をＦＯＲＫ先として決定する。
これは、前記第１の実施の形態のステップ３３（図４参
照）と同様の処理である。

【０１５２】ステップ５８及びステップ５９では、ステ
ップ５６ないしステップ５７で仮決定したＦＯＲＫ先に
対して、ステップ５３と同様に、データ依存の距離の最
小値を計算し、仮決定したＦＯＲＫ先側のデータ依存の
距離の最小値が一定以上あるか否かを判定する。

【０１５３】仮決定したＦＯＲＫ先側のデータ依存の距
離の最小値が一定以上あるか、メモリを介したデータ依
存がなければ、ステップ５６ないしステップ５７で仮決
定したＦＯＲＫ先を、正式なＦＯＲＫ先として確定する
（ステップ６０）。

【０１５４】ステップ５４ないしステップ５９で、デー
タ依存の距離の最小値が一定水準に満たないと判断され
た場合には、ステップ６７にて、当該基本ブロックを、
ＦＯＲＫ箇所から除外する。これは例えば、当該条件分
岐命令に、ＦＯＲＫ対象外マークを付すなどして、後段
の処理で並列化対象から外れるようにする。

【０１５５】ステップ５０からステップ６０で、当該条
件分岐命令がＦＯＲＫ箇所として決定され、また分岐命
令のいずれかの分岐先がＦＯＲＫ先も決定されたあと、
ステップ６１にて、データ依存発生頻度を計算する。即
ち、プロファイル情報に基づき、ＦＯＲＫ元の基本ブロ
ック（現在処理対象としている分岐命令を末尾に含む基
本ブロック）中で定義された値がＦＯＲＫ先として決定
した基本ブロックにて参照される回数の、このパス（現
在の基本ブロックからＦＯＲＫ先と決定した基本ブロッ
クへの制御の流れ）を通過した回数に対する比率を計算
する。

【０１５６】このデータ依存発生頻度計算においては、
図４のステップ３２と同様に、最終的にレジスタに割り
当てられる中間項及び変数によるデータ依存は除外し、
メモリ上に配置された中間項及び変数のみを計算対象と
する。

【０１５７】ステップ６２にて、そのデータ依存発生頻
度が一定水準より高いか否かを判断し、もし高ければス
テップ６５へ、低ければステップ６３へ進む。

【０１５８】ステップ６３では、中間プログラム中で、
ＦＯＲＫ元基本ブロックから、ＦＯＲＫ先基本ブロック
へのデータ依存を引き起こし得るメモリ上の中間項／変
数の個数を数え挙げ、それが一定水準より多いか否かを
判定する。この数え挙げは、プロファイル情報によら
ず、中間プログラム中の命令列を検査して静的に行う。
その結果、データ依存箇所数が一定水準より多ければ、
ＤＳＰ方式によるＦＯＲＫ（ステップ６４）、そうでな
ければＢＬＯＣＫ方式によるＦＯＲＫ（ステップ６６）
を用いることとし、その情報を、中間プログラム中のＦ
ＯＲＫ命令に付与する。

【０１５９】ステップ６５では、ステップ６３と同様に
データ依存しているメモリ上の変数の個数を数え挙げ
る。その数が、一定水準より少なければ、ＢＬＯＣＫ方
式によるＦＯＲＫ（ステップ６６）を用いるが、一定水
準より多ければ、当該基本ブロックはＦＯＲＫ候補から
外す（ステップ６７）。

【０１６０】図１４は、本発明の第２の実施の形態にお
ける、命令並べ換え部２３の動作を示す図である。命令
並べ換え部２３は、ＦＯＲＫ箇所決定部２１が決定した
ＦＯＲＫ箇所及びＦＯＲＫ時データ保証方法に基づき、
ステップ７０からステップ７６の一連の処理を行う。な
お、ステップ７０からステップ７６の各処理はすべて中
間プログラムに対して行う。これらのステップの説明に
現れる命令は、すべて中間プログラム上の対応する命令
を指す。

【０１６１】ステップ７０、ステップ７１、ステップ７
２は、前記第１の実施の形態で参照した図５のステップ
４０、ステップ４１、ステップ４２とそれぞれ同様の処
理である。

【０１６２】ステップ７３では、前段のＦＯＲＫ箇所決
定部２１が決定した当該ＦＯＲＫ箇所のＦＯＲＫ時デー
タ保証方式がＢＬＯＣＫ方式かＤＳＰ方式かをチェック
し、前者ならステップ７４、後者ならステップ７５に進
む。

【０１６３】ステップ７４は、前記第１の実施の形態で
参照した図５のステップ４３と同様の処理である。即
ち、ＦＯＲＫ前のメモリストア文をＦＯＲＫ後に移動す
ると共に、必要なブロック設定及びブロック解除命令を
挿入する。

【０１６４】移動の際には、データ依存関係を検査し、
命令実行順序が入れ替わっても演算結果が不変となるも
ののみ移動させる、という点も、図５のステップ４３の
処理と同様である。

【０１６５】ステップ７５もまた、メモリに対応付けら
れた中間項への代入文を、ＦＯＲＫ命令後に移動させ
る、という点で、図５のステップ４３と類似する処理で
あるが、図５のステップ４３では、アクセス対象のメモ
リアドレスをオペランドとするブロック設定命令及びブ
ロック解除命令を挿入したのに対し、ステップ７５で
は、データ依存投機モードでＦＯＲＫを行うように、ス
テップ７１で作成したＦＯＲＫ命令を修正する点が異な
る。

【０１６６】ステップ７６は、前記第１の実施の形態で
参照した、図５のステップ４４と同様の処理である。

【０１６７】このように、本発明の第２の実施の形態に
おいては、プロファイル情報を用いて、ＦＯＲＫするか
否か、及び、ＦＯＲＫ時のデータ依存保証方法を決定す
る。このため、条件分岐において制御の流れが片方に偏
っている場合には、その方向をＦＯＲＫすることで、制
御投機ＦＯＲＫの成功確率が高まる。

【０１６８】また、実際に発生したデータ依存の頻度
や、依存箇所の数を考慮した並列化を行うことにより、
並列化プログラムの実行時のオーバーヘッドを低減さ
せ、より並列化による性能を引き出しやすくしている。

【０１６９】［実施例２］次に、具体的な実施例を用い
て、本発明の第２の実施の形態の動作を説明する。図１
５は、本発明の並列化装置によって並列化される中間プ
ログラムの一例を示す図である。図１５における記号等
の意味は、図８に示した第１の実施例の中で用いられて
いるものと同じである。また、中間プログラム上で用い
る制御並列関連命令も、図７に示した前記第１の実施例
のものと同じである。

【０１７０】図１を参照すると、本発明の第２の実施例
では、プログラム変換装置２は原始プログラム１を並列
化せずに目的プログラム３に変換する。その際、プログ
ラム変換装置２は、各基本ブロックの先頭に当該基本ブ
ロックの識別番号に基づく名前をもつラベルを挿入し、
そのラベルに関するシンボル情報も目的プログラム３内
に含めて出力する。目的プログラムにシンボル情報を埋
め込むことは、コンパイラ分野で広く行われており、目
的プログラムからシンボル名及びそのシンボルに対応付
けられたアドレスを引き出すことができれば、任意の手
法を用いることができる。

【０１７１】目的プログラム実行装置４は、目的プログ
ラム３を読み込み、埋め込まれたシンボル情報を元に目
的プログラム内の基本ブロックの集合を認識する。これ
により、プログラム変換装置２の内部の中間プログラム
を構成していた基本ブロック集合と区切り方の等価な基
本ブロック集合を、目的プログラム実行装置４も認識す
ることができる。

【０１７２】目的プログラム実行装置４は、読み込んだ
目的プログラム３を構成する機械命令をソフトウェアで
解釈して実行しながら、目的プログラムの振るまい、具
体的には、（１）各条件分岐命令の条件が成立した回数
と成立しなかった回数、及び、（２）制御フロー上隣接
する基本ブロック間でのメモリデータ依存の回数と当該
機械命令アドレス、の情報を収集する。

【０１７３】目的プログラム３の実行が完了した後、目
的プログラム実行装置４は収集した前記情報の中の機械
命令アドレスを基本ブロックの識別番号に変換し、
（１）各基本ブロックから制御フロー上でそれに続く各
基本ブロックへ制御が流れた回数、及び、（２）制御フ
ロー上隣接する基本ブロック間でメモリデータ依存を引
き起こした回数、の内容を含むプロファイル情報ファイ
ル５を出力する。

【０１７４】図１６は、図１５に示した中間プログラム
に対応する目的プログラムを、目的プログラム実行装置
４に与えたとき、目的プログラム実行装置４が出力した
プロファイル情報ファイル５に含まれるプロファイル情
報の一部を示した図である。

【０１７５】図１６（Ａ）は、基本ブロック間の分岐回
数であり、例えば基本ブロック（Ｂ１１）から、基本ブ
ロック（Ｂ１２）及び（Ｂ１３）への分岐は、各々２０
回、１８０回であったことを示している。

【０１７６】図１６（Ｂ）は、基本ブロック間メモリデ
ータ依存回数を表し、例えば基本ブロック（Ｂ１５）で
ストアした値を基本ブロック（Ｂ１６）でロードした回
数がのべ１２０回であったことを示している。

【０１７７】次に、プロファイル情報ファイル５をプロ
グラム変換装置２に与えて、原始プログラム１を並列化
する動作について説明する。

【０１７８】図２を参照すると、並列化装置１１は、一
度目に原始プログラムを変換したときと全く同じ中間プ
ログラム６が与えられる。

【０１７９】中間プログラム入力部２０は、中間プログ
ラム６を読み込み、フロー解析を行った上で、ＦＯＲＫ
箇所決定部２１に渡す。

【０１８０】他方、プロファイル情報入力部２５は、目
的プログラム実行装置４が生成したプロファイル情報フ
ァイル５を読み込む。図１５の中間プログラム例を用い
た際にプロファイル情報入力部２５が読み込んだプロフ
ァイル情報の中身は、図１６に示したものである。

【０１８１】図２を参照すると、ＦＯＲＫ箇所決定部２
１が、図１５に示された中間プログラムを受け取り、Ｆ
ＯＲＫ箇所の決定を行う。

【０１８２】図３のステップ２５にて、レジスタ割り当
てが試行され、ｔ１〜ｔ４３の全中間項、及び、変数
Ｊ、Ｐには、物理レジスタが割り当てられ、変数Ｋ、
Ｘ、Ｙ、Ｚには、メモリ上の領域が割り当てられたとす
る。

【０１８３】図３のステップ２６では、条件分岐を含む
基本ブロック（Ｂ１１）、（Ｂ１３）、（Ｂ１５）が並
列化変換の対象となる。

【０１８４】以下、図１３を参照しながら、基本ブロッ
ク（Ｂ１１）、（Ｂ１３）、（Ｂ１５）に対するＦＯＲ
Ｋ箇所決定処理部２７の動作を説明する。

【０１８５】基本ブロック（Ｂ１１）は、ステップ５０
でループ戻り枝ではないと判定される。

【０１８６】ステップ５１にて、図１６（Ａ）に示した
プロファイル情報から、分岐確率を計算し、（Ｂ１２）
への分岐が１０％、（Ｂ１３）への分岐が９０％と求め
られる。

【０１８７】ステップ５２では、比率で２倍以上の偏り
があるかどうかを判断基準にとり、（Ｂ１１）からの分
岐確率の偏りは十分であると判定し、ステップ５７によ
り（Ｂ１３）がＦＯＲＫ先として仮決定される。

【０１８８】ステップ５８では、メモリデータ依存を調
べるが、（Ｂ１１）にはメモリストアがないため、ステ
ップ６０にて（Ｂ１３）がＦＯＲＫ先に決定される。

【０１８９】次にステップ６１で、データ依存発生頻度
を求めるが、（Ｂ１１）に関するメモリデータ依存がな
いため、結局、ステップ６６にて、ＢＬＯＣＫ方式が候
補となる。

【０１９０】基本ブロック（Ｂ１３）は、分岐確率が
（Ｂ１４）へ１５％、（Ｂ１５）へ８５％である以外
は、上の（Ｂ１１）と同様のステップを辿り、結局、ス
テップ６０にて、（Ｂ１５）がＦＯＲＫ先と決定され、
ステップ６６にて、ＢＬＯＣＫ方式が候補となる。

【０１９１】基本ブロック（Ｂ１５）の場合、分岐確率
が（Ｂ１６）へ１５％、（Ｂ１７）へ８５％であり、ス
テップ５２では、分岐確率の偏りが十分あると判定さ
れ、ステップ５７で（Ｂ１７）がＦＯＲＫ先に仮決定さ
れる。

【０１９２】（Ｂ１５）から（Ｂ１７）へのデータ依存
の距離の最小値は６であり、ステップ５９における判定
基準をデータ依存の距離４以上とすると、ステップ６０
にて（Ｂ１７）がＦＯＲＫ先として決定する。

【０１９３】ステップ６１にて、図１６（Ａ）及び図１
６（Ｂ）に示したプロファイル情報を基にして、（Ｂ１
５）から（Ｂ１７）へのデータ依存発生頻度を求める
と、４／１７０で約２．４％となる。

【０１９４】ステップ６２での発生頻度の判定基準を３
０％とすると、この発生頻度は、低いと判断される。

【０１９５】ステップ６３では、データ依存を起こしう
るメモリアクセス箇所を中間プログラム中から数え挙げ
る。

【０１９６】（Ｂ１５）には、ｍｅｍが、左辺中に２箇
所あるほか、メモリ上に割り当てられる変数Ｋが、左辺
に１箇所現れる。

【０１９７】これらのメモリストアは、すべて（Ｂ１
７）でのメモリロードとアドレスが重なる可能性があ
り、計３箇所のメモリ依存箇所があることになる。

【０１９８】ステップ６３での依存メモリ箇所数の判定
基準を３以上とすると、（Ｂ１５）の場合は依存箇所が
多いと判定され、ステップ６４にて、ＦＯＲＫ方式とし
てＤＳＰ方式が候補となる。

【０１９９】ここで、もし、（Ｂ１５）から（Ｂ１６）
及び（Ｂ１７）への分岐確率が各々４０％、６０％であ
ったと仮定すると、ステップ５２では、分岐確率の偏り
が小さいと判定される。

【０２００】ステップ５３で、データ依存の距離を求め
ると、（Ｂ１５）から（Ｂ１６）へのデータ依存の距離
の最小値は５、（Ｂ１５）から（Ｂ１７）へのデータ依
存の距離の最小値も５となり、ステップ５４では、依存
距離の差が小さいと判定される。

【０２０１】そのため、ステップ６７にて、（Ｂ１５）
は、ＦＯＲＫ箇所の候補から除外されることになる。

【０２０２】次に、図１４を参照して、第２の実施例に
おける命令並べ換え部２３の動作を具体的に説明する。

【０２０３】命令並べ換え部２３は、基本ブロック（Ｂ
１１）、（Ｂ１３）、（Ｂ１５）の各条件分岐に対し、
図１４に示された一連の処理を行う。

【０２０４】基本ブロック（Ｂ１１）については、ステ
ップ７１で、（Ｂ１３）へのＳＰＦＯＲＫ命令が作ら
れ、ステップ７２で、条件式計算のための命令群がＳＰ
ＦＯＲＫ後に移される。

【０２０５】（Ｂ１１）からのＦＯＲＫでのデータ依存
保証は、ＢＬＯＣＫ方式を候補としているが、ブロック
すべきメモリアクセスが存在しないため、ステップ７４
でＢＬＯＣＫ命令やＲＥＬＥＡＳＥ命令を挿入すること
はない。

【０２０６】ステップ７６では、レジスタに乗る予定の
中間項ｔ１、ｔ２、ｔ３をオペランドとしたＲＤＣＬ命
令を挿入する。

【０２０７】基本ブロック（Ｂ１３）も、ＢＬＯＣＫ方
式のデータ依存保証を行うため、前述の基本ブロック
（Ｂ１１）と同様の流れで処理される。

【０２０８】基本ブロック（Ｂ１５）の場合、データ依
存保証をＤＳＰ方式で行うため、図１４のステップ７５
で、メモリストア命令群の移動が行われ、データ依存投
機モードを指示する命令が挿入される。

【０２０９】具体的には、ｍｅｍ（ｔ１２）、ｍｅｍ
（ｔ１７）、及び、変数Ｋへのストアを構成する文が、
ＳＰＦＯＲＫ命令後に移され、その直後に、データ依存
投機モードの終了を指示するＤＳＰＯＵＴが挿入され
る。

【０２１０】またＳＰＦＯＲＫ命令直前には、データ依
存投機モードで子スレッドを生成することを指示するＤ
ＳＰＩＮ命令が挿入される。

【０２１１】図１７は、本発明の第２の実施例におけ
る、命令並べ換え部２３の処理を終えた後の中間プログ
ラムを示す図である。

【０２１２】なお、これまで説明した各実施の形態は、
他のＦＯＲＫ箇所／ＦＯＲＫ先決定方法と組み合わせて
実施することも可能である。例えば文献４（「制御並列
アーキテクチャ向け自動並列化コンパイル手法」（酒井
他、情報処理学会論文誌、Ｖｏｌ．４０、Ｎｏ．５、Ｍ
ａｙ１９９９））の第２０４９頁〜第２０５０頁では、
ＦＯＲＫ命令が元の条件分岐命令よりも何命令上流に移
動できるかというＦＯＲＫブースト値をＦＯＲＫ箇所選
定に利用する方法が開示されている。この方法を導入す
るには、前記第１の実施の形態及び前記第２の実施の形
態における、命令並べ換え部２３の中のステップ４４な
いしステップ７６の直前に、ＦＯＲＫブースト値によっ
てＦＯＲＫを行うか否かの判定処理を組み込めばよい。

【０２１３】前記第１及び第２の実施の形態における、
プログラム変換装置（コンパイラ）２の並列化装置１１
におけるＦＯＲＫ箇所決定部２１、レジスタ割り当て部
２２、命令並べ換え部２３、中間プログラム出力部２
４、プロファイル情報入力部２５は、コンピュータ上で
実行されるプログラムにより、その機能・処理が実現さ
れる。この場合、該プログラムを記録した記録媒体（Ｃ
Ｄ−ＲＯＭ、ＤＶＤ（digital versatile disk）、ＦＤ
（フロッピー（登録商標））、ＨＤＤ（ハードディス
ク）、ＭＴ（磁気テープ）、半導体メモリ）から、該プ
ログラム（実行形式）をコンピュータの主記憶にロード
して実行するか、あるいは、サーバ等から通信媒体を介
して、コンピュータのＨＤＤ等にダウンロードしてイン
ストールし、該プログラムを実行することで、本発明の
プログラム変換装置を実施することができる。

【０２１４】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【０２１５】本発明の第１の効果は、中間プログラムレ
ベルでＦＯＲＫ命令を用いた並列化を的確に行える、と
いうことである。

【０２１６】その理由は、本発明においては、レジスタ
割り当て部は並列化よりも後段に位置するにも関わら
ず、並列化処理にてレジスタ割り当てを試行し、各中間
項がレジスタに乗るのかメモリ領域に格納されるのかの
予測ができるからである。

【０２１７】本発明の第２の効果は、ＦＯＲＫ命令を用
いて並列実行した場合の性能が向上する、ということで
ある。

【０２１８】その理由は２つある。一つは、本発明にお
いては、ＦＯＲＫ箇所決定部が静的に親子スレッド間で
のデータ依存の状況を調べ、データ依存による子スレッ
ド実行の一時停止の可能性が低くなるようにＦＯＲＫ先
を選定するからである。もう一つは、ＦＯＲＫ箇所決定
部が、プロファイル情報に基づいて、動的なデータ依存
発生状況を調べ、データ依存による子スレッド実行の一
時停止や再実行の可能性が低くなるようにＦＯＲＫ先を
選定するからである。

【図面の簡単な説明】

【図１】本発明の実施の形態の全体構成を示す図であ
る。

【図２】本発明の実施の形態におけるプログラム変換装
置の内部構成を示す図である。

【図３】本発明の第１の実施の形態におけるＦＯＲＫ箇
所決定部の動作を示す図である。

【図４】本発明の第１の実施の形態におけるＦＯＲＫ箇
所決定処理部の動作を示す図である。

【図５】本発明の第１の実施の形態における命令並べ換
え部の動作を示す図である。

【図６】本発明の第１の実施の形態において命令が並べ
換えられる様子を示す図である。

【図７】本発明の第１及び第２の実施例における中間プ
ログラム上の制御並列関連命令一覧を示す図である。

【図８】本発明の第１の実施例における並列化前の中間
プログラムを示す図である。

【図９】本発明の第１の実施例において命令並べ換え途
中の中間プログラムを示す図である。

【図１０】本発明の第１の実施例において命令並べ換え
途中の中間プログラムを示す図である。

【図１１】本発明の第１の実施例において命令並べ換え
を終えた中間プログラムを示す図である。

【図１２】本発明の第１の実施例においてレジスタ割り
当てを終えた中間プログラムを示す図である。

【図１３】本発明の第２の実施の形態におけるＦＯＲＫ
箇所決定処理部の動作を示す図である。

【図１４】本発明の第２の実施の形態における命令並べ
換え部の動作を示す図である。

【図１５】本発明の第２の実施例における並列化前の中
間プログラムを示す図である。

【図１６】本発明の第２の実施例におけるプロファイル
情報を示す図である。

【図１７】本発明の第２の実施例において命令並べ換え
を終えた中間プログラムを示す図である。

【図１８】周知のＭＵＳＣＡＴアーキテクチャのＦＯＲ
Ｋ命令を説明するための図である。

【図１９】周知のＭＵＳＣＡＴアーキテクチャのＢＬＯ
ＣＫ方式説明のための図である。

【図２０】周知のＭＵＳＣＡＴアーキテクチャの制御投
機モード説明のための図である。

【図２１】周知のＭＵＳＣＡＴアーキテクチャのデータ
依存投機モード説明のための図である。

【符号の説明】

１原始プログラム２プログラム変換装置３目的プログラム４目的プログラム実行装置５プロファイル情報ファイル６中間プログラム７中間プログラム１０構文解析装置１１並列化装置１２コード生成装置２０中間プログラム入力部２１ＦＯＲＫ箇所決定部２２レジスタ割り当て部２３命令並べ換え部２４中間プログラム出力部２５プロファイル情報入力部

Claims

【特許請求の範囲】

【請求項１】複数のプログラムカウンタと、複数のスレ
ッド実行装置と、を備え、前記複数のスレッド実行装置
は、前記複数のプログラムカウンタに従って、複数のス
レッドの命令を、同時に、フェッチ、解釈、実行し、スレッド生成時以降に、レジスタセットに及ぼした変更
を、後に取り消し可能な制御投機的モードでスレッドを
実行すること、及び、自スレッドがメモリ領域から値をロードした後に、自ス
レッドを生成した親スレッドが同一メモリ領域に値をス
トアした場合に、自スレッドの少なくとも当該ロード以
降の処理結果を破棄し、それらの処理を再実行するデー
タ依存投機的モードでスレッドを実行すること、が可能
とされ、命令セットとして、前記スレッド実行装置で実行中のスレッドが制御投機的
モードの新たなスレッドを生成すること、指定された条件が成立していれば自スレッドを終了させ
ると共に、自スレッドが生成した制御投機的モードのス
レッドの制御投機的モードを解除すること、生成した制御投機的モードのスレッドを破棄すること、自スレッドが生成するスレッドが指定されたアドレスの
メモリ領域からのロードを行う際に、その動作を一時停
止させることをあらかじめ指示すること、指定されたメモリアドレスに対する前記ロード一時停止
指示を解除すること、前記スレッド実行装置で実行中の
スレッドがデータ依存投機的モードの新たなスレッドを
生成すること、及び、自スレッドが生成したデータ依存投機的モードのスレッ
ドのデータ依存投機的モードを解除すること、が、単一又は高々数個の機械語命令の組合せで実行でき
る命令セットを有するマルチスレッドプロセッサに対し
て、与えられた原始プログラムを前記マルチスレッドプ
ロセッサ向けに変換するプログラム変換装置であって、並列化に先立ってレジスタ割り当てを試み、中間プログ
ラム上の各変数、及び中間項のレジスタ割り当て状況を
予測するレジスタ割り当て試行部と、前記レジスタ割り当て試行部でのレジスタ割り当て試行
結果に基づいて、前記中間プログラムにおける条件分岐
部分をスレッド生成命令を用いた並列コードに変換する
か否か決定し、及び、並列コードでの並列実行方式の決
定を行うフォーク（ＦＯＲＫ）箇所決定部と、前記フォーク（ＦＯＲＫ）箇所決定部での決定結果に基
づいて、前記中間プログラム中の条件分岐部分を、スレ
ッド生成命令を用いた並列コードに変換し、前記レジス
タ割り当て試行結果を参照して、スレッド間のメモリを
介したデータ依存関係を保証する命令を、前記スレッド
生成命令の前後に挿入すると共に、スレッド生成が早い
段階で行われるように、前記スレッド生成命令の前後の
命令を並べ換える命令並べ換え部と、並列化され並べ換えられた命令列に対して、物理レジス
タが割り当てられるか否かに関して、前記レジスタ割り
当ての試行時と同じ割り当て結果となるように確定的な
レジスタ割り当てを行うレジスタ割り当て部と、を備える、ことを特徴とするプログラム変換装置。
【請求項２】前記フォーク（ＦＯＲＫ）箇所決定部が、
現在処理対象としている中間プログラム中の基本ブロッ
クから、該基本ブロック末尾にある条件分岐命令の分岐
先基本ブロック各々へのメモリを介したデータ依存関係
を調査し、分岐先の各々について、分岐先基本ブロック中にあって
データ依存を引き起こしているメモリ参照命令のうち、
最も先頭にある命令の、該分岐先基本ブロック先頭から
の命令ステップ数を数え、前記命令ステップ数が大きな側の分岐先基本ブロック
を、並列実行させる新たなスレッドとして選択する、こ
とを特徴とする請求項１に記載のプログラム変換装置。
【請求項３】前記フォーク（ＦＯＲＫ）箇所決定部が、
分岐先基本ブロックにてメモリを介したデータ依存命令
の位置を求める際、前記命令ステップ数に代えて、各命
令の推定実行サイクル数を積算した値を用いる、ことを
特徴とする請求項２に記載のプログラム変換装置。
【請求項４】請求項１、請求項２または請求項３に記載
のプログラム変換装置において、初回に原始プログラムから目的プログラムに変換する際
に、前記プログラム変換装置内の中間プログラムでの基
本ブロックと、出力する目的プログラムでの機械命令ア
ドレスとの対応をとるためのアドレス対応情報を、前記
目的プログラムと併せて出力し、目的プログラム実行装置が、前記目的プログラムと前記
アドレス対応情報を読み込んで、前記目的プログラムを
実行すると共に、前記目的プログラムの実行時の基本ブ
ロック間の分岐プロファイル情報と、基本ブロック間で
メモリを介して発生したデータ依存情報とを含むプロフ
ァイル情報を出力し、次に、前記プログラム変換装置が、原始プログラムを並
列化して目的プログラムに変換する際に、前記フォーク
（ＦＯＲＫ）箇所決定部が、前記プロファイル情報を参
照して、条件分岐において、制御の流れる確率が高い分
岐先基本ブロック及び条件分岐において、データ依存が
発生する確率が低い分岐先基本ブロックを並列実行する
新スレッドとして優先的に選択する、ことを特徴とす
る、プログラム変換装置。
【請求項５】前記フォーク（ＦＯＲＫ）箇所決定部が、
並列実行する新スレッドの実行開始点として選択した条
件分岐先基本ブロックに対し、中間プログラムでのメモ
リを介したデータ依存を解析した結果と、前記プロファ
イル情報から得たデータ依存発生確率とに基づき、デー
タ依存を引き起こす異なるメモリアドレスの箇所の数が
定められた数より少ない場合には、新スレッドが該メモ
リアドレスからロードする動作を一時停止させるように
命令を生成し、一方、データ依存を引き起こす異なるメモリアドレスの
箇所の数が定められた数より多い場合には、データ依存
発生確率が定められた確率より低いか否かを調べ、確率
が低い場合には、データ依存投機的モードで新スレッド
を生成するように命令を生成し、確率が高い場合には、当該箇所での並列化変換を取りや
めるように制御する、ことを特徴とする請求項４に記載
のプログラム変換装置。
【請求項６】前記フォーク（ＦＯＲＫ）箇所決定部が、
現在処理対象としている中間プログラム中の基本ブロッ
クから、該基本ブロック末尾にある条件分岐命令の分岐
先基本ブロック各々へのメモリを介したデータ依存関係
を調査し、該調査したデータ依存関係と、前記プロファ
イル情報から得た条件分岐確率とを総合した結果、当該
条件分岐での分岐先基本ブロック各々に関して、分岐確
率の間に定められた以上の差異がなく、且つ、メモリを
介したデータ依存発生時期の早遅にも定められた以上の
差異がない場合に、当該条件分岐部分を並列化しないよ
うに決定する、ことを特徴とする請求項４または請求項
５に記載のプログラム変換装置。
【請求項７】原始（ソース）プログラムを構文解析して
中間プログラムを生成する構文解析部と、前記中間プログラムに対して並列化を含む最適化処理を
行う並列化部と、前記並列化装置で最適化済みの中間プログラムからター
ゲットプロセッサ装置向きの命令コードからなる目的プ
ログラム（オブジェクトコード）を生成出力するコード
生成部と、を備えたプログラム変換装置において、前記並列化部が、前記中間プログラムを読み込んで制御フローやデータフ
ローを解析する中間プログラム入力部と、並列化に先立ってレジスタ割り当てを試み、中間プログ
ラム上の各変数、及び中間項のレジスタ割り当て状況を
予測するとともに、レジスタの割り当てを実行するレジ
スタ割り当て部と、前記レジスタ割り当て試行結果に基づいて、前記中間プ
ログラムにおける条件分岐部分をスレッド生成命令を用
いた並列コードに変換する箇所を決定するフォーク（Ｆ
ＯＲＫ）箇所決定部と、前記ＦＯＲＫ箇所決定部で決定された並列化箇所とデー
タフローなどの情報から、前記並列化箇所前後の命令の
並べ換えを行う命令並べ換え部と、前記並列化を含む変換を終えた命令列を再度中間プログ
ラム形式で出力する中間プログラム出力部と、を備えた、ことを特徴とするプログラム変換装置。
【請求項８】前記並列化部が、前記ターゲットプロセッ
サ装置で前記目的プログラムを実行して出力されるプロ
ファイル情報を入力して内部形式に変換するプロファイ
ル情報入力部を備え、前記フォーク（ＦＯＲＫ）箇所決定部が、前記レジスタ
割り当て試行結果と、前記プロファイル情報に基づき、
前記中間プログラムにおける条件分岐部分をスレッド生
成命令を用いた並列コードに変換する箇所を決定すると
ともに、並列コードによる並列実行方式を決定する、こ
とを特徴とする請求項７記載のプログラム変換装置。
【請求項９】前記命令並べ換え部が、前記フォーク（Ｆ
ＯＲＫ）箇所決定部での決定結果に基づいて、前記中間
プログラム中の条件分岐部分を、スレッド生成命令を用
いた並列コードに変換し、前記レジスタ割り当て試行結
果を参照して、スレッド間のメモリを介したデータ依存
関係を保証する命令を、前記スレッド生成命令の前後に
挿入すると共に、スレッド生成が早い段階で行われるよ
うに、前記スレッド生成命令の前後の命令を並べ換え
る、ことを特徴とする請求項７記載のプログラム変換装
置。
【請求項１０】前記レジスタ割り当て部が、並列化され
並べ換えられた命令列に対して、物理レジスタが割り当
てられるか否かに関して前記レジスタ割り当ての試行時
と同じ割り当て結果となるように確定的なレジスタ割り
当てを行う、ことを特徴とする請求項７記載のプログラ
ム変換装置。
【請求項１１】原始プログラムを構文解析部で構文解析
して得られる中間プログラムに対して、ターゲットプロ
セッサ装置向けに、並列化を含む最適化処理を行うプロ
グラム変換装置において、前記中間プログラム上で、前記ターゲットプロセッサ装
置でのレジスタの割り当てを試行し、レジスタ割り当て
情報を実際の割り当てに先行して取得するレジスタ割り
当て試行手段と、前記中間プログラムに対して、前記ターゲットプロセッ
サ装置でのメモリを介して発生するデータ依存の距離の
計算を行う手段と、前記中間プログラム上で、前記メモリを介するデータ依
存の距離を考慮して、フォーク（ＦＯＲＫ）先を決定
し、条件分岐をスレッド生成命令に置き換える手段と、前記レジスタ割り当て試行結果を参照して、前記中間プ
ログラム上で、前記スレッド生成命令前後の命令の並べ
換えを行う手段と、を備えたことを特徴とするプログラム変換装置。
【請求項１２】前記条件分岐をスレッド生成命令に置き
換える手段が、前記条件分岐の２つの分岐先の各々に対して、各中間項
及び変数のデータ依存の距離の最小値を計算する手段
と、前記条件分岐の２つの分岐に関して、それぞれ求めた２
つのデータ依存の距離の最小値を比較し、両者に所定値
以上の差がある場合、前記データ依存の距離の最小値の
大きい側の分岐方向をフォーク（ＦＯＲＫ）先とし、該
条件分岐箇所をフォーク（ＦＯＲＫ）箇所に選定し、一
方、前記データ依存の距離の最小値に前記所定値以上の
差がない場合には、元の中間プログラム内で分岐先であ
った側をフォーク（ＦＯＲＫ）先とし、該条件分岐箇所
をフォーク（ＦＯＲＫ）箇所候補に選定する手段と、を
備えた、ことを特徴とする請求項１１記載のプログラム
変換装置。
【請求項１３】請求項１１記載のプログラム変換装置に
おいて、前記プログラム変換装置から出力される目的プログラム
を実行するプロセッサ装置から出力されるプロファイル
情報を入力し、前記プロファイル情報から、条件分岐確
率及びデータ依存発生頻度を計算する手段と、前記データ依存の距離と、前記条件分岐確率及び前記デ
ータ依存発生頻度と、データ依存を引き起こす互いに異
なるメモリアドレスの箇所の数から、フォーク（ＦＯＲ
Ｋ）先及びデータ依存保証方式を決定し、条件分岐をス
レッド生成命令に置き換える手段と、を備えたことを特
徴とするプログラム変換装置。
【請求項１４】前記ターゲットプロセッサ装置が、複数
のプログラムカウンタと、複数のスレッド実行装置と、
を備え、前記複数のスレッド実行装置は、前記複数のプ
ログラムカウンタに従って、複数のスレッドの命令を、
同時に、フェッチ、解釈、実行し、スレッド生成時以降に、レジスタセットに及ぼした変更
を、後に取り消し可能な制御投機的モードでスレッドを
実行すること、及び、自スレッドがメモリ領域から値をロードした後に、自ス
レッドを生成した親スレッドが同一メモリ領域に値をス
トアした場合に、自スレッドの少なくとも当該ロード以
降の処理結果を破棄し、それらの処理を再実行するデー
タ依存投機的モードでスレッドを実行すること、が可能
とされ、命令セットとして、前記スレッド実行装置で実行中のスレッドが制御投機的
モードの新たなスレッドを生成すること、指定された条件が成立していれば自スレッドを終了させ
ると共に、自スレッドが生成した制御投機的モードのス
レッドの制御投機的モードを解除すること、生成した制御投機的モードのスレッドを破棄すること、自スレッドが生成するスレッドが指定されたアドレスの
メモリ領域からのロードを行う際に、その動作を一時停
止させることをあらかじめ指示すること、指定されたメモリアドレスに対する前記ロード一時停止
指示を解除すること、前記スレッド実行装置で実行中のスレッドがデータ依存
投機的モードの新たなスレッドを生成すること、及び、自スレッドが生成したデータ依存投機的モードのスレッ
ドのデータ依存投機的モードを解除すること、が、単一又は高々数個の機械語命令の組合せで実行でき
る命令セットを有するマルチスレッドプロセッサよりな
る、ことを特徴とする請求項７乃至１３のいずれか一に
記載のプログラム変換装置。
【請求項１５】原始プログラムをコンパイルしてマルチ
スレッド型のターゲットプロセッサ装置向けの目的プロ
グラムを出力するプログラム変換装置において、構文解
析の結果出力される中間プログラムに対して並列化を含
む最適化処理を行う方法であって、（ａ）並列化に先立ってレジスタ割り当てを試み、中間
プログラム上の各変数、及び中間項のレジスタ割り当て
状況を予測するレジスタ割り当て試行ステップと、（ｂ）前記レジスタ割り当て試行結果に基づいて、前記
中間プログラムにおける条件分岐部分をスレッド生成命
令を用いた並列コードに変換するか否かの決定を行う
か、もしくは、並列コードに変換するか否かの決定と並
列コードに変換する場合その並列実行方式の決定を行う
フォーク（ＦＯＲＫ）箇所決定ステップと、（ｃ）前記フォーク（ＦＯＲＫ）箇所決定ステップでの
決定結果に基づいて、前記中間プログラム中の条件分岐
部分を、スレッド生成命令を用いた並列コードに変換
し、前記レジスタ割り当て試行結果を参照して、スレッ
ド間のメモリを介したデータ依存関係を保証する命令
を、前記スレッド生成命令の前後に挿入すると共に、ス
レッド生成が早い段階で行われるように、前記スレッド
生成命令の前後の命令を並べ換える命令並べ換えステッ
プと、（ｄ）並列化され並べ換えられた命令列に対して前記レ
ジスタ割り当ての試行時と同じ割り当て結果となるよう
に確定的なレジスタ割り当てを行うレジスタ割り当てス
テップと、を含む、ことを特徴とするプログラム並列化方法。
【請求項１６】前記フォーク（ＦＯＲＫ）箇所決定ステ
ップが、前記条件分岐の２つの分岐先の各々に対して、
各中間項及び変数のデータ依存の距離の最小値を計算
し、前記条件分岐の２つの分岐に関して、それぞれ求め
た２つのデータ依存の距離の最小値を比較し、両者に所
定値以上の差がある場合、前記データ依存の距離の最小
値の大きい側の分岐方向をフォーク（ＦＯＲＫ）先と
し、該条件分岐箇所をフォーク（ＦＯＲＫ）箇所に選定
し、一方、前記データ依存の距離の最小値に前記所定値
以上の差がない場合には、元の中間プログラム内で分岐
先であった側をフォーク（ＦＯＲＫ）先とし、該条件分
岐箇所をフォーク（ＦＯＲＫ）箇所候補に選定する、こ
とを特徴とする請求項１５記載のプログラム並列化方
法。
【請求項１７】前記フォーク（ＦＯＲＫ）箇所決定ステ
ップが、現在処理対象としている中間プログラム中の、
分岐や合流のない一続きのブロック（「基本ブロック」
という）から、該基本ブロック末尾にある条件分岐命令
の分岐先基本ブロック各々へのメモリを介したデータ依
存関係を調査し、分岐先の各々について、分岐先基本ブロック中にあって
データ依存を引き起こしているメモリ参照命令のうち、
最も先頭にある命令の、該分岐先基本ブロック先頭から
の命令ステップ数を数え、前記命令ステップ数が大きな側の分岐先基本ブロック
を、並列実行させる新たなスレッドとして選択する、こ
とを特徴とする請求項１５に記載のプログラム並列化方
法。
【請求項１８】前記フォーク（ＦＯＲＫ）箇所決定ステ
ップが、分岐先基本ブロックにてメモリを介したデータ
依存命令の位置を求める際、前記命令ステップ数に代え
て、各命令の推定実行サイクル数を積算した値を用い
る、ことを特徴とする請求項１７に記載のプログラム並
列化方法。
【請求項１９】前記プログラム変換装置で、まず、原始
プログラムから目的プログラムに変換する際に、中間プ
ログラムでの基本ブロックと、出力する目的プログラム
での機械命令アドレスとの対応をとるためのアドレス対
応情報を、前記目的プログラムと併せて出力し、前記目的プログラムを実行するプロセッサ装置が、前記
目的プログラムと前記アドレス対応情報を読み込んで、
前記目的プログラムを実行すると共に、前記目的プログ
ラムの実行時の基本ブロック間の分岐プロファイル情報
と、基本ブロック間でメモリを介して発生したデータ依
存情報とを含むプロファイル情報を出力し、次に、前記プログラム変換装置が、原始プログラムを並
列化して、目的プログラムに変換する際に、前記フォー
ク（ＦＯＲＫ）箇所決定ステップにおいて、前記プロフ
ァイル情報を参照して、条件分岐において、制御の流れ
る確率が高い分岐先基本ブロック及び条件分岐におい
て、データ依存が発生する確率が低い分岐先基本ブロッ
クを並列実行する新スレッドとして優先的に選択する、
ことを特徴とする、請求項１５に記載のプログラム並列
化方法。
【請求項２０】前記フォーク（ＦＯＲＫ）箇所決定ステ
ップが、並列実行する新スレッドの実行開始点として選
択した条件分岐先基本ブロックに対し、中間プログラム
でのメモリを介したデータ依存を解析した結果と、前記
プロファイル情報から得たデータ依存発生確率とに基づ
き、データ依存を引き起こす異なるメモリアドレスの箇
所の数が定められた数よりも少ない場合には、新スレッ
ドが該メモリアドレスからロードする動作を一時停止さ
せるように命令を生成し、一方、データ依存を引き起こす異なるメモリアドレスの
箇所の数が定められた数より多い場合には、データ依存
発生確率が定められた確率より低いか否かを調べ、確率
が低い場合には、データ依存投機的モードで新スレッド
を生成するように命令を生成し、確率が高い場合には、当該箇所での並列化変換を取りや
めるように制御する、ことを特徴とする、請求項１９に
記載のプログラム並列化方法。
【請求項２１】前記フォーク（ＦＯＲＫ）箇所決定ステ
ップが、現在処理対象としている中間プログラム中の基
本ブロックから、該基本ブロック末尾にある条件分岐命
令の分岐先基本ブロック各々へのメモリを介したデータ
依存関係を調査し、該調査したデータ依存関係と、前記
プロファイル情報から得た条件分岐確率とを総合した結
果、当該条件分岐での分岐先基本ブロック各々に関し
て、分岐確率の間に、予め定められた以上の差異がな
く、且つ、メモリを介したデータ依存発生時期の早遅に
も、予め定められた以上の差異がない場合に、当該条件
分岐部分を並列化しないように決定する、ことを特徴と
する請求項１９に記載のプログラム並列化方法。
【請求項２２】前記フォーク（ＦＯＲＫ）箇所決定ステ
ップが、（１）条件分岐命令が前記中間プログラム中のループ構
造の戻り枝に相当する分岐命令であるか否かを判定する
ステップと、（２）前記条件分岐命令がループ戻り枝に相当する分岐
命令である場合、当該戻り枝方向、即ちループ継続方向
をＦＯＲＫ先として、この条件分岐箇所を、ＦＯＲＫ箇
所に選定するステップと、（３）前記条件分岐命令が、ループ戻り枝分岐ではない
場合、条件分岐の２つの分岐先の各々に対して、各中間
項／変数のデータ依存の距離の最小値を計算するステッ
プと、（４）前記条件分岐の２つの分岐に関してそれぞれ求め
た２つのデータ依存の距離の最小値を比較し、両者に所
定値以上の差があるか否かを判定するステップと、（５）前記２つのデータ依存の距離の最小値に前記所定
値以上の差がある場合、データ依存の距離の最小値の大
きい側の分岐方向をＦＯＲＫ先とし、この条件分岐箇所
を、ＦＯＲＫ箇所に選定するステップと、（６）データ依存の距離の最小値に前記所定値以上の差
がない場合、元の中間プログラム内で分岐先であった側
（分岐命令のｔａｋｅｎ側）をＦＯＲＫ先とし、この条
件分岐箇所をＦＯＲＫ候補に選定するステップと、を含むことを特徴とする請求項１５に記載のプログラム
並列化方法。
【請求項２３】前記データ依存の距離が、現在、処理対
象としている基本ブロック内で定義され、その分岐先で
参照される可能性がある中間項及び変数のうち、メモリ
上に配置されると見込まれる中間項、及び変数の各々に
対して、分岐先の基本ブロックの中で、該メモリ参照命
令が、先頭からどれぐらいの位置にあるかを、中間プロ
グラム中のステップ数で表したものである、ことを特徴
とする請求項２２に記載のプログラム並列化方法。
【請求項２４】前記データ依存の距離を求める際、各命
令が目的アーキテクチャのプロセッサ上で実行される際
に要すると推定されるサイクル数を用いる、ことを特徴
とする請求項２２に記載のプログラム並列化方法。
【請求項２５】前記命令並べ換えステップが、（１）前記中間プログラム中の各中間項及び変数がレジ
スタに対応付けられるかメモリに対応付けられるかレジ
スタの割り当て状況を調べるステップと、（２）現在処理対象としている基本ブロックの末尾にあ
る分岐命令を、制御投機モードＦＯＲＫ命令に置換し、
その際、制御投機モードＦＯＲＫ命令のオペランドであ
るＦＯＲＫ先は、前記ＦＯＲＫ箇所決定ステップで選択
されたＦＯＲＫ先とするステップと、（３）前記中間プログラム中で、制御投機モードＦＯＲ
Ｋ命令の直前にある分岐条件式を、制御投機モードＦＯ
ＲＫ命令直後に移動させると共に、該移動先の直後すな
わち当該基本ブロックの末尾に、分岐条件成立時には自
スレッドを終了させて子スレッドを確定モードすなわち
非制御投機モードに移行させ、分岐条件非成立時には子
スレッドを破棄させて自スレッドが後続命令列の実行を
続ける、一群の命令列を、挿入するステップと、（４）現在処理対象としている基本ブロックにおいて、
前記制御投機モードＦＯＲＫ命令よりも手前、即ち、上
流側にある命令文のうち、メモリに対応付けられた中間
項及び変数への代入となる文の各々について、その代入
文を、前記制御投機モードＦＯＲＫ命令よりも後方、即
ち、下流側へ移動させると共に、前記制御投機モードＦ
ＯＲＫ命令の直前に、ブロック設定命令を挿入し、代入
文の移動先の直後に、ブロック解除命令を挿入するステ
ップと、（５）前記ステップ（２）のＦＯＲＫ変換処理で仮定し
たレジスタ割り当て状況に、レジスタを割り当てるよう
に指示するステップと、を含む、ことを特徴とする請求項１５に記載のプログラ
ム並列化方法。
【請求項２６】前記フォーク（ＦＯＲＫ）箇所決定ステ
ップが、（１）条件分岐命令が前記中間プログラム中のループ構
造の戻り枝に相当する分岐命令であるか否かを判定する
ステップと、（２）ループ構造の戻り枝に相当する場合、前記戻り枝
方向をＦＯＲＫ先として仮決定するステップと、（３）入力したプロファイル情報に基づいて、当該条件
分岐命令のｔａｋｅｎ（分岐成立）側と、ｆａｌｌｔｈ
ｒｏｕｇｈ（フォールスルー）側が選択される確率と、
を計算するステップと、（４）前記計算された２つ分岐の確率間に所定の基準値
以上の違いがあるかどうかを判定するステップと、（５）前記２つ分岐の確率の違いが前記基準値を越えて
いれば、確率の高い側を、ＦＯＲＫ先として仮決定する
ステップと、（６）条件分岐の２つの分岐先各々に対して、データ依
存の距離の最小値を計算するステップと、（７）条件分岐の２つの分岐に関して求めた２つのデー
タ依存の距離の最小値を比較し、両者に所定値以上の差
があるか否かを判定するステップと、（８）２つのデータ依存の距離の最小値に前記所定値以
上の差があるか又はデータ依存がない場合、データ依存
の距離の最小値の大きい側の分岐方向をＦＯＲＫ先とし
て決定するステップと、（９）前記ステップ（２）又は（５）で仮決定されたＦ
ＯＲＫ先に対して、データ依存の距離の最小値を計算
し、仮決定したＦＯＲＫ先側のデータ依存の距離の最小
値が所定値以上あるか否かを判定するステップと、（１０）仮決定したＦＯＲＫ先側のデータ依存の距離の
最小値に所定値以上の差があるか、メモリを介したデー
タ依存がなければ、ステップ（２）又はステップ（５）
で仮決定したＦＯＲＫ先を、正式なＦＯＲＫ先として確
定するステップと、（１１）前記データの依存の距離の最小値が一定水準に
満たないと判断された場合には、当該基本ブロックを、
ＦＯＲＫ箇所から除外するステップと、（１２）入力したプロファイル情報からデータ依存発生
頻度を計算するステップと、（１３）データの依存発生頻度が一定水準より高いか否
かを判断し、低い場合、前記中間プログラム中で、ＦＯ
ＲＫ元基本ブロックから、ＦＯＲＫ先基本ブロックへの
データ依存を引き起こし得るメモリ上の中間項／変数の
個数を数え挙げ、それが一定水準より多いか否かを判定
し、データ依存箇所数が一定水準より多ければＤＳＰ方
式によるＦＯＲＫを用い、そうでなければＢＬＯＣＫ方
式によるＦＯＲＫを用いることとし、その情報を、中間
プログラム中のＦＯＲＫ命令に付与するステップと、（１４）データの依存発生頻度が一定水準より高い場
合、データ依存しているメモリ上の変数の個数を数え挙
げ、その数が、一定水準より少なければ、ＢＬＯＣＫ方
式によるＦＯＲＫを用い、一定水準より多ければ、当該
基本ブロックはＦＯＲＫ候補から外すステップと、を含む、ことを特徴とする請求項１５に記載のプログラ
ム並列化方法。
【請求項２７】前記命令並べ換えステップが、（１）前記中間プログラム中の各中間項及び変数がレジ
スタに対応付けられるかメモリに対応付けられるかレジ
スタの割り当て状況を調べるステップと、（２）現在処理対象としている基本ブロックの末尾にあ
る分岐命令を、制御投機モードＦＯＲＫ命令に置換し、
その際、制御投機ＦＯＲＫ命令のオペランドであるＦＯ
ＲＫ先は、前記ＦＯＲＫ箇所決定ステップで選択された
ＦＯＲＫ先とするステップと、（３）前記中間プログラム中で、制御投機ＦＯＲＫ命令
の直前にある分岐条件式を、制御投機ＦＯＲＫ命令直後
に移動させると共に、該移動先の直後、即ち当該基本ブ
ロックの末尾に分岐条件成立時には自スレッドを終了さ
せて子スレッドを確定モードすなわち非制御投機モード
に移行させ、分岐条件非成立時には、子スレッドを破棄
させて自スレッドが後続命令列の実行を続ける一群の命
令列を挿入するステップと、（４）前記ＦＯＲＫ箇所決定ステップが決定した当該Ｆ
ＯＲＫ箇所のＦＯＲＫ時データ保証方式がＢＬＯＣＫ方
式かＤＳＰ方式かをチェックするステップと、（５）ＢＬＯＣＫ方式の場合、ＦＯＲＫ前のメモリスト
ア文をＦＯＲＫ後に移動すると共に、必要なブロック設
定及びブロック解除命令を挿入し、移動の際には、デー
タ依存関係を検査し、命令実行順序が入れ替わっても演
算結果が不変となるもののみ移動させるステップと、（６）ＤＳＰ方式の場合、メモリに対応付けられた中間
項への代入文を、ＦＯＲＫ命令後に移動させ、データ依
存投機モードでＦＯＲＫを行うように、前記ステップ
（２）で置換作成されたＦＯＲＫ命令を修正するステッ
プと、（７）前記ステップ（２）のＦＯＲＫ変換処理で仮定し
たレジスタ割り当て状況をレジスタ割り当てるように指
示するステップと、を含む、ことを特徴とする請求項１５に記載のプログラ
ム並列化方法。
【請求項２８】原始プログラムをコンパイルしてマルチ
スレッドプロセッサ装置向けの目的プログラムを生成出
力するコンパイラにおいて、構文解析の結果出力される
中間プログラムに対して並列化を含む最適化処理であっ
て、（ａ）並列化に先立ってレジスタ割り当てを試み、中間
プログラム上の各変数、及び中間項のレジスタ割り当て
状況を予測するレジスタ割り当て試行処理と、（ｂ）前記レジスタ割り当て試行結果に基づいて、前記
中間プログラムにおける条件分岐部分をスレッド生成命
令を用いた並列コードに変換するか否かの決定を行う
か、もしくは、並列コードに変換するか否かの決定と並
列コードに変換する場合その並列実行方式の決定を行う
フォーク（ＦＯＲＫ）箇所決定処理と、（ｃ）前記フォーク（ＦＯＲＫ）箇所決定部での決定結
果に基づいて、前記中間プログラム中の条件分岐部分
を、スレッド生成命令を用いた並列コードに変換し、前
記レジスタ割り当て試行結果を参照して、スレッド間の
メモリを介したデータ依存関係を保証する命令を、前記
スレッド生成命令の前後に挿入すると共に、スレッド生
成が早い段階で行われるように、前記スレッド生成命令
の前後の命令を並べ換える命令並べ換え処理と、（ｄ）並列化され並べ換えられた命令列に対して、物理
レジスタが割り当てられるか否かに関して、前記レジス
タ割り当ての試行時と同じ割り当て結果となるように確
定的なレジスタ割り当てを行うレジスタ割り当て処理
と、の前記（ａ）乃至（ｄ）の最適化処理をコンピュータで
実行するためのプログラムを記録した記録媒体。
【請求項２９】請求項２８記載の記録媒体において、前記フォーク（ＦＯＲＫ）箇所決定処理が、現在処理対
象としている中間プログラム中の基本ブロックから、該
基本ブロック末尾にある条件分岐命令の分岐先基本ブロ
ック各々へのメモリを介したデータ依存関係を調査し、分岐先の各々について、分岐先基本ブロック中にあって
データ依存を引き起こしているメモリ参照命令のうち、
最も先頭にある命令の、該分岐先基本ブロック先頭から
の命令ステップ数を数え、前記命令ステップ数が大きな側の分岐先基本ブロック
を、並列実行させる新たなスレッドとして選択する、処理を含み、前記処理を、前記コンピュータで実行する
ためのプログラムを記録した記録媒体。
【請求項３０】請求項２８記載の記録媒体において、前記フォーク（ＦＯＲＫ）箇所決定処理において、分岐
先基本ブロックにてメモリを介したデータ依存命令の位
置を求める際、前記命令ステップ数に代えて、各命令の
推定実行サイクル数を積算した値を用い処理を、前記コ
ンピュータで実行するためのプログラムを記録した記録
媒体。
【請求項３１】請求項２８記載の記録媒体において、（ｆ）前記コンパイラで、まず、原始プログラムから目
的プログラムに変換する際に、中間プログラムでの基本
ブロックと、出力する目的プログラムでの機械命令アド
レスとの対応をとるためのアドレス対応情報を、前記目
的プログラムと併せて出力する処理と、前記目的プログラムを実行するプロセッサ装置が、前記
目的プログラムと前記アドレス対応情報を読み込んで、
前記目的プログラムを実行すると共に、前記目的プログ
ラムの実行時の基本ブロック間の分岐プロファイル情報
と、基本ブロック間でメモリを介して発生したデータ依
存情報とを含むプロファイル情報を出力し、前記コンパイラが、原始プログラムを並列化して、目的
プログラムに変換する際に、（ｇ）前記フォーク（ＦＯＲＫ）箇所決定処理におい
て、前記プロファイル情報を参照して、条件分岐におい
て、制御の流れる確率が高い分岐先基本ブロック及び条
件分岐において、データ依存が発生する確率が低い分岐
先基本ブロックを並列実行する新スレッドとして優先的
に選択する処理、の前記（ｆ）及び（ｇ）の処理を前記コンピュータで実
行するためのプログラムを記録した記録媒体。
【請求項３２】請求項３１記載の記録媒体において、前記フォーク（ＦＯＲＫ）箇所決定処理が、並列実行す
る新スレッドの実行開始点として選択した条件分岐先基
本ブロックに対し、中間プログラムでのメモリを介した
データ依存を解析した結果と、前記プロファイル情報か
ら得たデータ依存発生確率とに基づき、データ依存を引
き起こす異なるメモリアドレスの箇所の数が定められた
数より少ない場合には、新スレッドが該メモリアドレス
からロードする動作を一時停止させるように命令を生成
し、一方、データ依存を引き起こす異なるメモリアドレスの
箇所の数が定められた数より多い場合には、データ依存
発生確率が定められた確率より低いか否かを調べ、確率
が低い場合には、データ依存投機的モードで新スレッド
を生成するように命令を生成し、確率が高い場合には、当該箇所での並列化変換を取りや
めるように制御する、処理を含み、前記処理を前記コンピュータで実行するた
めのプログラムを記録した記録媒体。
【請求項３３】請求項３１記載の記録媒体において、前記フォーク（ＦＯＲＫ）箇所決定処理が、現在処理対
象としている中間プログラム中の基本ブロックから、該
基本ブロック末尾にある条件分岐命令の分岐先基本ブロ
ック各々へのメモリを介したデータ依存関係を調査し、
該調査したデータ依存関係と、前記プロファイル情報か
ら得た条件分岐確率とを総合した結果、当該条件分岐で
の分岐先基本ブロック各々に関して、分岐確率の間に定
められた以上の差異がなく、且つ、メモリを介したデー
タ依存発生時期の早遅にも定められた以上の差異がない
場合に、当該条件分岐部分を並列化しないように決定す
る、処理を含み、前記処理を前記コンピュータで実行す
るためのプログラムを記録した記録媒体。