WO2008068821A1

WO2008068821A1 - オフセット調整機能付きバッファ

Info

Publication number: WO2008068821A1
Application number: PCT/JP2006/324093
Authority: WO
Inventors: Masaya Kibune
Original assignee: Fujitsu Limited
Priority date: 2006-12-01
Filing date: 2006-12-01
Publication date: 2008-06-12

Abstract

　伝送信号への帯域制限の影響を低減したオフセット調整機能付きバッファを提供することを目的とする。オフセット調整機能付きバッファは、伝送信号が伝搬する信号線と、信号線に入力端が結合され伝送信号のオフセットに応じたオフセット調整信号を出力端に生成するオフセット検出回路と、オフセット検出回路の出力端に第１端が結合され且つ信号線に第２端が結合されオフセット調整信号に応じて伝送信号のオフセットを低減するオフセット調整回路と、オフセット検出回路の入力端と信号線との間及びオフセット調整回路の第２端と信号線との間の少なくとも一方に設けられオフセット検出回路の内部インピーダンス及びオフセット調整回路の内部インピーダンスの少なくとも一方と組み合わさることにより所定の周波数特性のフィルタを構成する１つ又は複数のインピーダンス素子と、信号線に接続され所定の利得で信号増幅するバッファ回路を含むことを特徴とする。

Description

明細書

オフセット調整機能付きバッファ

技術分野

[0001] 本発明は、一般に信号伝送に関し、詳しくは LSIチップ間、ボード間、筐体間等の信号伝送にぉ、て受信端に用いるバッファに関する。

背景技術

[0002] コンピュータを含む種々の情報処理機器にお!、ては、 SRAM、 DRAM,プロセッサ、スィッチ用 LSI等の構成部品 ·要素の性能向上に伴い、これらの構成部品 '要素間の信号伝送速度を向上させる必要がある。信号伝送速度を向上できないと、システムの性能を向上することができないという事態が発生する。例えば、近年では SRA Mや DRAM等のメモリとプロセッサとの間の速度のギャップが大きくなる傾向にあり、この速度ギャップがコンピュータの性能向上の妨げになりつつある。またチップ間の信号伝送だけでなぐチップの大型化に伴 V、チップ内の素子や回路ブロック間の信号伝送速度も、チップの性能を制限する大きな要因となってきている。更には、周辺機器とプロセッサ Zチップセット間の信号伝送もシステム全体の性能を制限する要素になっている。

[0003] 回路ブロック間、チップ間、ある、は匡体間での信号伝送では、複数のバッファ（増幅回路）を信号伝送経路に配置する。この際、これら複数のノッファによりオフセットが発生し増幅され、信号が正しく伝播しない問題が生じる。そこでオフセット検出'調整回路を用いて、オフセットが無くなるようにオフセットの検出 ·調整をする。しかしォフセット検出'調整回路が有する負荷のために、伝送する信号に帯域制限が生じ、高速信号伝送の実現が困難となるという問題がある。

[0004] そのようなバッファの例として、受信回路の入力部に用いられるリミィティング 'アンプがある。仕様にも依るがリミィティング 'アンプにおいて入力信号は小さぐ増幅率は約 40dB程度必要である。高速信号の場合 (例えば lOGbpsの信号の場合）には、 1段のバッファにより高利得な高速動作を実現するのは難しいので、複数のバッファを直列縦続に接続する。複数のバッファの各々で発生し増幅されるオフセットが正味の信号成分に重畳されることにより、信号が劣化すると、最悪の場合には信号伝送が不可能となる。そこで、オフセット検出'パラメタ調整回路によりオフセットを検出して、検出したオフセットに応じたパラメタによりオフセット調整回路を駆動することにより、オフセットをキャンセルして正味の信号成分のみを伝送する。

[0005] し力しこれらのオフセット調整回路及びオフセット検出 'パラメタ調整回路が有する負荷により伝送信号が帯域制限されるので、ノッファの各段についてオフセットをキヤンセルしょうとすると、高速信号伝送が困難となる。負荷による帯域劣化を低減するためには、例えば最終段の出力オフセットを検出して入力段のバッファにフィードバックする等の手法が用いられる。し力しこの場合、キャンセルできるオフセット量が減少して、場合によっては信号伝送不可能となってしまう。

特許文献 1：特開平 11― 97950号公報

発明の開示

発明が解決しょうとする課題

[0006] 以上を鑑みて本発明は、伝送信号への帯域制限の影響を低減したオフセット調整機能付きバッファ (増幅回路)を提供することを目的とする。

課題を解決するための手段

[0007] オフセット調整機能付きバッファは、伝送信号が伝搬する信号線と、該信号線に入力端が結合され該伝送信号のオフセットに応じたオフセット調整信号を出力端に生成するオフセット検出回路と、該オフセット検出回路の該出力端に第 1端が結合され且つ該信号線に第 2端が結合され該オフセット調整信号に応じて該伝送信号のオフセットを低減するオフセット調整回路と、該オフセット検出回路の該入力端と該信号線との間及び該オフセット調整回路の該第 2端と該信号線との間の少なくとも一方に設けられ該オフセット検出回路の内部インピーダンス及び該オフセット調整回路の内部インピーダンスの少なくとも一方と組み合わさることにより所定の周波数特性のフィルタを構成する 1つ又は複数のインピーダンス素子と、該信号線に接続され所定の利得で信号増幅するバッファ回路を含むことを特徴とする。

発明の効果 [0008] 本発明の少なくとも 1つの実施例によれば、伝送信号への帯域制限の影響を低減したオフセット調整機能付きバッファを提供することができる。

図面の簡単な説明

[0009] [図 1]本発明によるオフセット調整機能付きバッファの原理構成を示す図である。

[図 2]図 1に示す本発明によるオフセット調整機能付きバッファの原理構成の変形例を示す図である。

[図 3]図 1に示す本発明によるオフセット調整機能付きバッファの原理構成の別の変形例を示す図である。

[図 4]図 1に示す本発明によるオフセット調整機能付きバッファの原理構成の更に別の変形例を示す図である。

[図 5]本発明によるオフセット調整機能付きバッファを複数個設け、複数のオフセット調整機能付きバッファを直列縦続に接続した構成を示す図である。

[図 6]本発明によるオフセット調整機能付きバッファの第 1の実施例の構成を示す図である。

[図 7]差動増幅器の回路構成の一例を示す図である。

[図 8]本発明によるオフセット調整機能付きバッファの第 2の実施例の構成を示す図である。

[図 9]本発明によるオフセット調整機能付きバッファの第 3の実施例の構成を示す図である。

[図 10]本発明によるオフセット調整機能付きバッファの第 4の実施例の構成を示す図である。

[図 11]本発明によるオフセット調整機能付きバッファの第 5の実施例の構成を示す図である。

[図 12]シングルエンドのバッファを用いた場合の本発明によるオフセット調整機能付きバッファの構成を示す図である。

[図 13]フィルタに含まれるインピーダンス素子が抵抗のみではなく他のインピーダンス素子を含む構成の一例を示す図である。

符号の説明 [0010] 10 オフセット調整機能付きバッファ

11 バッファ

12 オフセット検出'パラメタ調整回路

13 オフセット調整回路

14 フイノレタ

15 フイノレタ

16 信号線

発明を実施するための最良の形態

[0011] 以下に、本発明の原理構成及び実施例を添付の図面を用いて詳細に説明する。

[0012] 図 1は、本発明によるオフセット調整機能付きバッファの原理構成を示す図である。

図 1に示すオフセット調整機能付きノッファ 10は、ノッファ 11、オフセット検出'パラメタ調整回路 12、オフセット調整回路 13、フィルタ 14、フィルタ 15、及び信号線 16を含む。

[0013] ノッファ 11は、入力端 in及び Zin ('ゾ〃は信号反転を示すバーを意味する）を介して入力信号を受け取り、入力信号を所定の利得で増幅して生成した出力信号を、出力端 out及び Zoutに供給する。オフセット検出'パラメタ調整回路 12の入力端は、伝送信号 (この場合はバッファ 11の出力信号)が伝搬する信号線 16 (バッファ 11と出力端 out及び Zoutとの間の信号線）に結合される。オフセット検出'パラメタ調整回路 12は、信号線 16上のバッファ 11の出力のオフセットに応じたオフセット調整信号を出力端に生成する。

[0014] オフセット調整回路 13は、その第 1端 17がオフセット検出'パラメタ調整回路 12の出力端に結合され、その第 2端 18が信号線 16に結合される。オフセット調整回路 13 は、第 1端 17から供給されるオフセット調整信号に応じて第 2端 18に結合されている信号線 16上の伝送信号のオフセットを低減するように機能する。

[0015] オフセット調整回路 13は、電流源 20及び電流源 21を含む。オフセット調整回路 13 は、電流源 20及び電流源 21のそれぞれの電流量をオフセット調整信号に応じて調整することにより、信号線 16上の伝送信号のオフセットを低減する。なお伝送信号のオフセットを低減する機能を実現するためには、電流源の代わりに電圧源を用いてもよい。

[0016] フィルタ 14は、抵抗素子、インダクタ、コンデンサ等の 1つ又は複数のインピーダンス素子を含む。このインピーダンス素子は、信号線 16とオフセット調整回路 13の第 2 端 18との間に設けられ、第 2端 18に現れるオフセット調整回路 13の内部インピーダンスと組み合わさることにより、所定の周波数特性のフィルタを構成する。

[0017] 従来の典型的な構成のオフセット調整機能付きバッファにおいては、図 1に示すフィルタ 14が設けられていない。従って、オフセット調整回路 13の第 2端 18に現れるォフセット調整回路 13の内部インピーダンス（例えば電流源 20及び電流源 21の入力容量）が信号線 16に直接につながつていることになる。従ってこの内部インピーダンスの影響が直接に信号線 ₁₆に伝わることで、信号線 16上の伝送信号の伝送帯域が制限されてしまう。

[0018] それに対して、図 1に示す本発明によるオフセット調整機能付きバッファ 10においては、フィルタ 14が信号線 16と第 2端 18との間に挿入されることにより、オフセット調整回路 13の内部インピーダンスの影響が直接に信号線 16に伝わることはない。即ち、フィルタ 14のインピーダンス素子が信号線 16と第 2端 18との間に介在することにより、内部インピーダンスによる帯域制限の影響が直接に信号線 16に及ぶことはなぐ伝送信号の帯域制限を緩和することができる。

[0019] 言葉を変えて言えば、オフセット調整回路 13の内部インピーダンスはある帯域特性を有するが、この内部インピーダンスに対してフイノレタ 14のインピーダンス素子を糸且み合わせることで、信号線 16から見た帯域特性を変化させて、帯域制限がより小さい帯域特性を実現することができる。このようにして得られる伝送信号の帯域制限を緩和する効果は、内部インピーダンスの種類 (容量が主である力インダクタンスが主であるか等）及びそのインピーダンスの大きさと、フィルタ 14のインピーダンス素子の種類及び大きさに依存する。これについては、実施例の説明において適宜説明する。

[0020] 上記のようにして構成されるフィルタの周波数特性にっ、ては、信号成分より十分低、周波数領域にぉ、てであれば、所望の特性になるように自由に設計してょ、。従って、例えば特定周波数成分のみのオフセット（直流オフセット及び Z又は交流ォフセット）のみの検出及び調整が可能である。またフィルタの構成素子のパラメタを調整可能としておけば、静的或いは動的に、フィルタの周波数特性を変更することが可能である。これにより、異なった信号伝送規格等の使用により信号周波数が変化しても、単一の回路により最適なフィルタの周波数特性を提供することができる。また素子の製造ばらつき、温度や電圧の変化による特性の変化等に対しても、フィルタの構成素子のパラメタを調整することにより、容易に対応することができる。

[0021] なおフィルタ 15の構成、機能、及び効果についてもフィルタ 14の構成、機能、及び効果と同様である。即ち、フィルタ 15を設けることにより、オフセット検出 'パラメタ調整回路 12の入力端に現れるオフセット検出 'パラメタ調整回路 12の内部インピーダンス (入力インピーダンス）の影響が直接に信号線 16に伝わることはない。即ち、フィルタ 15のインピーダンス素子が信号線 16とオフセット検出'パラメタ調整回路 12の入力端との間に介在することにより、内部インピーダンスによる帯域制限の影響が直接に信号線 16に及ぶことはなぐ伝送信号の帯域制限を緩和することができる。

[0022] なお図 1の構成では、オフセット検出'パラメタ調整回路 12と信号線 16との間にはフィルタ 15が設けられ、オフセット調整回路 13と信号線 16との間にはフィルタ 14が設けられている。し力し、これらのフィルタの一方が設けられていなくとも、他方のフィルタについては、対応する回路の内部インピーダンスの信号線 16に対する影響を低減する効果があることに変わりはない。従って、フィルタ 14又は 15の何れか一方のみが設けられる構成も、本願発明によるオフセット調整機能付きバッファである。

[0023] 図 2は、図 1に示す本発明によるオフセット調整機能付きバッファの原理構成の変形例を示す図である。図 2において、図 1と同一の構成要素は同一の番号で参照し、その説明は省略する。

[0024] 図 2に示すオフセット調整機能付きバッファ 10Aは、信号線 16Aが信号線 16の代わりに設けられることを除き、図 1に示すオフセット調整機能付きバッファ 10と同一の構成である。伝送信号 (この場合はバッファ 11の入力信号)が伝搬する信号線 16A( ノッファ 11と入力端 in及び Zinとの間の信号線）に、オフセット検出 'パラメタ調整回路 12の入力端及びオフセット調整回路 13の第 2端 18とが、フィルタ 15及びフィルタ 14を介して結合される。この場合も、図 1の構成と同様に、フィルタ 14又は 15の一方は設けなくともよい。また図 1の構成と同様に、信号線 16A上の伝送信号の帯域制限を緩和することができる。

[0025] 図 3は、図 1に示す本発明によるオフセット調整機能付きバッファの原理構成の別の変形例を示す図である。図 3において、図 1と同一の構成要素は同一の番号で参照し、その説明は省略する。

[0026] 図 3に示すオフセット調整機能付きバッファ 10Bは、フィルタ 19がフィルタ 14及びフィルタ 15の代わりに設けられることを除き、図 1に示すオフセット調整機能付きバッファ 10と同一の構成である。即ち、図 3の構成では、 1つのフィルタ 19により、フィルタ 1 4の機能とフィルタ 15の機能とを兼ねる構成となっている。このような構成によっても、図 1の構成の場合と同様に、信号線 16上の伝送信号の帯域制限を緩和することができる。

[0027] 図 4は、図 1に示す本発明によるオフセット調整機能付きバッファの原理構成の更に別の変形例を示す図である。図 4において、図 2及び図 3と同一の構成要素は同一の番号で参照し、その説明は省略する。

[0028] 図 4に示すオフセット調整機能付きバッファ 10Cは、フィルタ 19がフィルタ 14及びフィルタ 15の代わりに設けられることを除き、図 2に示すオフセット調整機能付きバッファ 10と同一の構成である。即ち、図 4の構成では、 1つのフィルタ 19により、フィルタ 1 4の機能とフィルタ 15の機能とを兼ねる構成となっている。このような構成によっても、図 2の構成の場合と同様に、信号線 16A上の伝送信号の帯域制限を緩和することができる。

[0029] 図 5は、本発明によるオフセット調整機能付きバッファ 10を複数個設け、複数のォフセット調整機能付きバッファ 10を直列縦続に接続した構成を示す。図 5において、ノッファ 11は図 1に示すバッファに相当する。またオフセット調整回路及びオフセット検出'パラメタ調整回路 25は、図 1に示すオフセット調整回路 13及びオフセット検出' パラメタ調整回路 12をフィルタ 14及びフィルタ 15とともに、 1つのユニットとして纏めたものである。

[0030] 図 5に示すように、本発明によるオフセット調整機能付きバッファ 10は複数段縦続接続した構成として使用することもできる。図 5に示す回路は、受信回路の入力部に用いられるリミィティング 'アンプを構成する。 [0031] 以下に、本発明によるオフセット調整機能付きバッファ 10の実施例について詳細に説明する。

[0032] 図 6は、本発明によるオフセット調整機能付きバッファの第 1の実施例の構成を示す図である。図 6に示すオフセット調整機能付きバッファ 30は、 DCオフセットをキャンセルするための構成を有する。図 6において、図 1と同一の構成要素は同一の番号で参照する。

[0033] 図 6に示すオフセット調整機能付きバッファ 30は、 NMOSトランジスタ 31乃至 34、抵抗 35及び 36、容量 37乃至 39、 NMOSトランジスタ 40及び 41、差動増幅器 42、及び抵抗 43及び 44を含む。抵抗 43及び 44と NMOSトランジスタ 31乃至 34とが、図 1のバッファ 11を構成する。また容量 39と差動増幅器 42とが、図 1のオフセット検出 ·パラメタ調整回路 12を構成する。

[0034] NMOSトランジスタ 40及び 41と容量 37及び 38は、図 1のオフセット調整回路 13を構成する。ここで NMOSトランジスタ 40及び 41は、それぞれ電流源 20及び 21に相当する。 NMOSトランジスタ 40及び 41のゲートには、オフセット検出'パラメタ調整回路 12からのオフセット調整信号 (オフセット調整パラメタ）が供給される。このオフセット調整信号の電圧に応じて NMOSトランジスタ 40及び 41を流れる電流量が変化し、信号線 16上の信号のオフセットを調整する。容量 37及び 38は、余計な AC変動を吸収して、 DCオフセットのみを調整可能とするために設けられる。またオフセット検出' ノメタ調整回路 12の容量 39も、余計な AC変動を吸収して、 DCオフセットのみを調整するために設けられる素子である。

[0035] 信号線 16を構成する 2本の信号線間に、固定の電圧差である DCオフセットを含む電圧差があるとする。このとき差動増幅器 42の 2つの出力信号は、この電圧差に応じた電圧差を有する信号となる。容量 39により信号成分等の余計な AC変動成分を吸収することで、 DCオフセットのみに応じた電圧差を有する 2つの電圧信号がオフセット調整信号として NMOSトランジスタ 40及び 41のゲートに供給される。 NMOSトランジスタ 40及び 41は、 2つのオフセット調整信号の電圧差に応じた電流差の電流を流すことで、信号線 16を構成する 2本の信号線間に存在する DCオフセットを低減するように機能する。このフィードバック制御により、信号線 16を構成する 2本の信号線間に DCオフセットがキャンセルされる。

[0036] NMOSトランジスタ 40及び 41の寄生容量及び容量 37及び 38力オフセット調整回路 13の第 2端 18 (図 1参照）に現れる内部インピーダンスの主な成分となる。即ちこの場合、内部インピーダンスは容量性のインピーダンスである。この容量性の内部インピーダンスが信号線 16に直接に接続される構成の場合、信号線 16上の信号の変化により容量性の内部インピーダンスに電流を流して電荷を供給することにより、初めて信号線 16上の信号の電圧が変化することができる。電流の供給により容量性の内部インピーダンスに電荷が蓄積され電圧が現れると、その容量性の内部インピ一ダンスの電圧がそのまま出力端子 out及び Zoutの出力信号となる。従って、信号線 16を介して容量性の内部インピーダンスに供給できる電流量が限られている状態では、バッファ 11の出力信号の周波数が高くなるほど、その信号変化に信号線 16上の電圧が追従できなくなり、信号電圧の振幅が小さくなつてしまう。

[0037] 図 6に示すオフセット調整機能付きバッファ 30の構成では、抵抗 35及び 36がオフセット調整回路 13と信号線 16との間に設けられている。この抵抗 35及び 36と上記容量性の内部インピーダンスとの組み合わせにより、容量性の内部インピーダンスが信号線 16に直接接続される場合と比較して、より高周波領域まで通過帯域をのばした周波数特性のフィルタが構成される。従って、バッファ 11の出力信号の周波数が高くなっても、十分な信号電圧振幅を維持することができる。

[0038] 即ち、信号線 16上の信号の変化により容量性の内部インピーダンスに電流を流して電荷を供給する際に、出力端子 out及び Zoutに現れるのは、その電流が抵抗 35 及び 36を流れることにより抵抗に現れる電圧と容量性の内部インピーダンスに現れる電圧との和である。抵抗 35及び 36の抵抗値が十分に高いとすると、僅かな電流が流れるだけで、電流変化に遅れることなく十分な電圧を信号線 16に出現させることができる。従って、信号線 16を介して容量性の内部インピーダンスに供給できる電流量が限られている状態で、バッファ 11の出力信号の周波数が高くなつても、その信号変化に信号線 16上の電圧が追従することが可能であり、信号電圧の振幅が極端に小さくなることはない。

[0039] 図 7は、差動増幅器 42の回路構成の一例を示す図である。図 7の差動増幅器 42 は、 NMOSトランジスタ 51乃至 54と、抵抗 55及び 56を含む。入力端 in及び Zinの 2 つの入力信号の電圧差に応じて NMOSトランジスタ 51及び 52を流れる 2つの電流に電流量の差が生じる。この 2つの電流の電流量の差が、出力端 out及び Zoutに現れる 2つの出力電圧の差となって現れる。

[0040] 図 8は、本発明によるオフセット調整機能付きバッファの第 2の実施例の構成を示す図である。図 8に示すオフセット調整機能付きバッファ 30Aは、 DCオフセットをキャンセルするための構成を有する。図 8において、図 6と同一の構成要素は同一の番号で参照し、その説明は省略する。

[0041] 図 8に示すオフセット調整機能付きバッファ 30Aは、差動増幅器 42の入力端が信号線 16に直接に接続されるのではなぐ抵抗 35及び 36を介して信号線 16に結合されていることが、図 6のオフセット調整機能付きバッファ 30と異なる。それ以外の構成は、図 6の構成と同様である。

[0042] オフセット調整機能付きバッファ 30Aにおいては、信号線 16と差動増幅器 42の入力端との間に抵抗 35及び 36を挿入することで、差動増幅器 42の入力インピーダンス（主に図 7の NMOSトランジスタ 51及び 52のゲートの容量）の影響が信号線 16に直接に及ばないようにすることができる。即ち、オフセット調整回路 13の内部インピーダンス（NMOSトランジスタ 40及び 41の寄生容量及び容量 37及び 38の容量）の信号線 16に対する影響が、抵抗 35及び 36により低減されるのと同様に、差動増幅器 4 2の入力インピーダンスの信号線 16に対する影響力、抵抗 35及び 36により低減される。

[0043] 図 9は、本発明によるオフセット調整機能付きバッファの第 3の実施例の構成を示す図である。図 9に示すオフセット調整機能付きバッファ 30Bは、 DCオフセットをキャンセルするための構成を有する。図 9において、図 6と同一の構成要素は同一の番号で参照し、その説明は省略する。

[0044] 図 9に示すオフセット調整機能付きバッファ 30Bは、差動増幅器 42及び容量 39からなるオフセット検出'パラメタ調整回路 12の代わりにディジタル回路で実現されたォフセット検出'パラメタ調整用ディジタル回路 60を設けたことが、図 6のオフセット調整機能付きバッファ 30と異なる。それ以外の構成は、図 6の構成と同様である。 [0045] オフセット検出'パラメタ調整用ディジタル回路 60は、例えば AZD変翻と、演算処理回路と、 DZA変^^とにより構成することができる。 AZD変により、信号線 16上の信号電圧をサンプルし AZD変換する。 AZD変換により得られたディジタル電圧値を演算処理回路により平均化することで、余計なノイズ成分を取り除く。更に DZA変換器により、平均化後のディジタル電圧値をアナログ電圧に変換して、ォフセット調整信号として出力する。

[0046] このようにディジタル回路としてオフセット検出.パラメタ調整回路を構成すると、演算処理回路部分において、必要に応じて所望のディジタル演算を実行するように構成することができる。例えば、図 6の容量 39のように単純に平均化して DCオフセットを検出するのではなぐ信号の統計的な性質が既知の場合には、その統計的性質を考慮した演算処理を平均化後のディジタル信号に施すことで、精度よく DCオフセットを検出することができる。

[0047] 図 10は、本発明によるオフセット調整機能付きバッファの第 4の実施例の構成を示す図である。図 10に示すオフセット調整機能付きバッファ 30Cは、 ACオフセットをキヤンセルするための構成を有する。図 10において、図 8と同一の構成要素は同一の番号で参照し、その説明は省略する。

[0048] 図 8に示すオフセット調整機能付きバッファ 30Cは、容量 71及び 72、及び抵抗 73 が追加されていることが、図 8のオフセット調整機能付きバッファ 30Aと異なる。それ以外の構成は、図 8の構成と同様である。

[0049] 容量 71及び 72は、信号線 16と抵抗 35及び 36との間に挿入され、信号線 16を抵抗 35及び 36から DC的に分離する機能を果たす。即ち、信号線 16を構成する 2本の信号線の DC電位差及びそれぞれの DC電位がいかなる電位差及び電位であっても、容量 71及び 72に蓄積される電荷により、それらの電位差及び電位は吸収される。その結果、抵抗 35及び 36の部分の DC電位は、クランプ電圧力らの定電流を流す抵抗 73で設定される適当な DC電位に設定され、信号線 16を構成する 2本の信号線の DC電位差及びそれぞれの DC電位に影響されることはない。

[0050] このようにして容量 71及び 72により信号線 16を DC的に分離することで、差動増幅器 42及び容量 39からなるオフセット検出 'パラメタ調整回路 12により、 ACオフセットのみを検出することができる。この際、容量 39は、 ACオフセットは残すがそれ以外の不要な変動成分 (例えば信号成分）につ、ては吸収する程度の大きさの容量とする。これにより、 ACオフセットのみに応じた電圧差を有する 2つの電圧信号がオフセット調整信号として NMOSトランジスタ 40及び 41のゲートに供給される。 NMOSトランジスタ 40及び 41は、 2つのオフセット調整信号の電圧差に応じた電流差の電流を流すことで、信号線 16を構成する 2本の信号線間に存在する ACオフセットを低減するように機能する。このフィードバック制御により、信号線 16を構成する 2本の信号線間に ACオフセットがキャンセルされる。

[0051] なおオフセット検出 ·パラメタ調整回路 12及びオフセット調整回路 13の内部インピ一ダンスの信号線 16に対する影響力、抵抗 35及び 36により低減され、信号線 16上の信号に対する帯域制限効果を低減できることは前述の実施例の場合と同様である

[0052] 図 11は、本発明によるオフセット調整機能付きバッファの第 5の実施例の構成を示す図である。図 11に示すオフセット調整機能付きバッファ 30Dは、 DCオフセットをキヤンセルするための構成を有する。図 11において、図 6と同一の構成要素は同一の番号で参照し、その説明は省略する。

[0053] 図 11に示すオフセット調整機能付きバッファ 30Dは、抵抗 35及び 36を可変抵抗 3 5A及び 36Aで置換え、容量 37及び 38を可変容量 37A及び 38Aで置換えたことが、図 6のオフセット調整機能付きバッファ 30と異なる。それ以外の構成は、図 6の構成と同様である。このようにフィルタを構成する抵抗及び容量の抵抗値及び容量値を調整可能としておけば、静的或いは動的に、フィルタの周波数特性を変更することが可能である。これにより、異なった信号伝送規格等の使用により信号周波数が変化しても、単一の回路により最適なフィルタの周波数特性を提供することができる。また素子の製造ばらつき、温度や電圧の変化による特性の変化等に対しても、フィルタの構成素子のパラメタを調整することにより、容易に対応することができる。

[0054] 上記説明においては、ノッファ 11が差動増幅型の場合について説明した力シンダルエンドのバッファの場合にも、本発明は同様に適用することができる。図 12は、シングルエンドのバッファを用いた場合の本発明によるオフセット調整機能付きバッファの構成を示す図である。

[0055] 図 12に示すオフセット調整機能付きバッファ 110は、ノッファ 111、オフセット検出' パラメタ調整回路 112、オフセット調整回路 113、フィルタ 114、フィルタ 115、信号線 116、及び電圧源 125を含む。

[0056] バッファ 111は、入力端 inを介して入力信号を受け取り、入力信号を所定の利得で増幅して生成した出力信号を、出力端 outに供給する。オフセット検出'パラメタ調整回路 112の 2つの入力端は、伝送信号 (この場合はバッファ 111の出力信号）が伝搬する信号線 116 (バッファ 111と出力端 outとの間の信号線）と電圧源 125とに結合される。オフセット検出'パラメタ調整回路 112は、信号線 116上のバッファ 111の出力と電圧源 125の生成する電圧との電圧差 (オフセット）に応じたオフセット調整信号を出力端に生成する。

[0057] オフセット調整回路 113は、その第 1端 117がオフセット検出'パラメタ調整回路 11 2の出力端に結合され、その第 2端 118が信号線 116に結合される。オフセット調整回路 113は、第 1端 117から供給されるオフセット調整信号に応じて第 2端 118に結合されて!/、る信号線 116上の伝送信号のオフセットを低減するように機能する。即ち、 DCオフセットをキャンセルする場合であれば、信号線 116上の DC電位力電圧源 125が生成する理想電圧と等しくなるように調整する。また ACオフセットをキャンセルする場合であれば、信号線 116上の基準となる電位力変動のない一定の電位となるように調整する。

[0058] オフセット調整回路 113は、電流源 120を含む。オフセット調整回路 113は、電流源 120の電流量をオフセット調整信号に応じて調整することにより、信号線 116上の伝送信号のオフセットを低減する。なお伝送信号のオフセットを低減する機能を実現するためには、電流源の代わりに電圧源を用いてもょ、。

[0059] フィルタ 114は、抵抗素子、インダクタ、コンデンサ等の 1つ又は複数のインピーダンス素子を含む。このインピーダンス素子は、信号線 116とオフセット調整回路 113 の第 2端 118との間に設けられ、第 2端 118に現れるオフセット調整回路 113の内部インピーダンスと組み合わさることにより、所定の周波数特性のフィルタを構成する。

[0060] 図 12に示す本発明によるオフセット調整機能付きバッファ 110においては、フィルタ 114が信号線 116と第 2端 118との間に挿入されることにより、オフセット調整回路 1 13の内部インピーダンスの影響が直接に信号線 116に伝わることはない。即ち、フィルタ 114のインピーダンス素子が信号線 116と第 2端 118との間に介在することにより、内部インピーダンスによる帯域制限の影響が直接に信号線 116に及ぶことはなぐ伝送信号の帯域制限を緩和することができる。またフィルタ 115につ、ても同様に、オフセット検出 ·パラメタ調整回路 112の内部インピーダンスの信号線 116に対する影響を低減し、伝送信号の帯域制限を緩和することができる。

[0061] なお図 12の構成では、オフセット検出 'パラメタ調整回路 112と信号線 116との間にはフィルタ 115が設けられ、オフセット調整回路 113と信号線 116との間にはフィルタ 114が設けられている。し力し、これらのフィルタの一方が設けられていなくとも、他方のフィルタについては、対応する回路の内部インピーダンスの信号線 116に対する影響を低減する効果があることに変わりはない。従って、フィルタ 114又は 115の何れか一方のみが設けられる構成も、本願発明によるオフセット調整機能付きバッファである。

[0062] このように本願発明はシングルエンドのバッファにも適用可能であり、前述の実施例等において差動型のバッファを用いた構成について説明した内容は、そのままシンダルエンドのバッファを用いた構成にも当てはまる。即ち、前述の差動型のバッファを用いた各構成の説明及び図面のそれぞれにお、て、差動型のバッファをシングルェンドのバッファに置換えても、本願発明により帯域制限を緩和するという効果を得ることがでさる。

[0063] 図 13は、フィルタに含まれるインピーダンス素子が抵抗のみではなく他のインピーダンス素子を含む構成の一例を示す図である。図 13は、図示の都合上シングルェンドの場合の構成を示すが、差動型の信号の場合にも同様に抵抗のみではなく他のィンピーダンス素子を含む構成が適用できることは当然である。

[0064] 図 13に示すフィルタ 114は、抵抗 130及びインダクタ 131を含む。抵抗 130は、例えば図 6のオフセット調整機能付きバッファ 30や図 8のオフセット調整機能付きバッファ 30Aに関連して説明したように、オフセット調整回路 113やオフセット検出'パラメタ調整回路 112の内部インピーダンスの影響力、直接に信号線 116に及ばな、ようにする効果がある。またインダクタ 131は、信号線 116上の信号の周波数が高くなると、信号線 116から見たときのフィルタ 114側のインピーダンスが減少することを抑える効果等がある。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなぐ特許請求の範囲に記載の範囲内で様々な変形が可能である。

Claims

請求の範囲

[1] 伝送信号が伝搬する信号線と、

該信号線に入力端が結合され該伝送信号のオフセットに応じたオフセット調整信号を出力端に生成するオフセット検出回路と、

該オフセット検出回路の該出力端に第 1端が結合され且つ該信号線に第 2端が結合され該オフセット調整信号に応じて該伝送信号のオフセットを低減するオフセット調整回路と、

該オフセット検出回路の該入力端と該信号線との間及び該オフセット調整回路の該第 2端と該信号線との間の少なくとも一方に設けられ、該オフセット検出回路の内部インピーダンス及び該オフセット調整回路の内部インピーダンスの少なくとも一方と組み合わさることにより所定の周波数特性のフィルタを構成する 1つ又は複数のインピーダンス素子と、

該信号線に接続され所定の利得で信号増幅するバッファ回路

を含むことを特徴とするオフセット調整機能付きバッファ。

[2] 該信号線は該バッファ回路の出力端に接続されることを特徴とする請求項 1記載のオフセット調整機能付きバッファ。

[3] 該信号線は該バッファ回路の入力端に接続されることを特徴とする請求項 1記載のオフセット調整機能付きバッファ。

[4] 該オフセット検出回路の該入力端と該オフセット調整回路の該第 2端とは互いに接続され 1つに纏められ、該 1つ又は複数のインピーダンス素子は該 1つに纏められた入力端及び第 2端と該信号線との間に設けられることを特徴とする請求項 1記載のォフセット調整機能付きバッファ。

[5] 該 1つ又は複数のインピーダンス素子の少なくとも 1つはインピーダンス値が可変である可変素子であることを特徴とする請求項 1記載のオフセット調整機能付きバッファ

[6] 該 1つ又は複数のインピーダンス素子は抵抗素子であることを特徴とする請求項 1 記載のオフセット調整機能付きバッファ。

[7] 該 1つ又は複数のインピーダンス素子は、抵抗素子と、

該抵抗素子に直列に接続される容量素子

を含むことを特徴とする請求項 1記載のオフセット調整機能付きバッファ。

[8] 該オフセット検出回路の該入力端は容量素子により該信号線力 DC的に分離されていることを特徴とする請求項 6記載のオフセット調整機能付きバッファ。

[9] 該オフセット検出回路はディジタル回路で構成されることを特徴とする請求項 1記載のオフセット調整機能付きバッファ。