WO2008068812A1 - ギャップフィラー装置 - Google Patents

ギャップフィラー装置 Download PDF

Info

Publication number
WO2008068812A1
WO2008068812A1 PCT/JP2006/324010 JP2006324010W WO2008068812A1 WO 2008068812 A1 WO2008068812 A1 WO 2008068812A1 JP 2006324010 W JP2006324010 W JP 2006324010W WO 2008068812 A1 WO2008068812 A1 WO 2008068812A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
gap filler
filler device
amplifier
input
Prior art date
Application number
PCT/JP2006/324010
Other languages
English (en)
French (fr)
Inventor
Michinari Hayashi
Original Assignee
Masprodenkoh Kabushikikaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Masprodenkoh Kabushikikaisha filed Critical Masprodenkoh Kabushikikaisha
Priority to PCT/JP2006/324010 priority Critical patent/WO2008068812A1/ja
Publication of WO2008068812A1 publication Critical patent/WO2008068812A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H04B7/15528—Control of operation parameters of a relay station to exploit the physical medium
    • H04B7/15535—Control of relay amplifier gain

Definitions

  • the present invention relates to a gap filler device that amplifies a signal level of a broadcast signal received by a receiving antenna and retransmits a transmitting antenna force.
  • the device main body is activated and a drive signal is supplied to the amplifier, whereby the broadcast signal is retransmitted in a signal level amplified state.
  • control so that the signal level of the retransmitted broadcast signal does not become too high, or when the equipment is not in a stable operating state.
  • control is performed to prevent transmission.
  • the signal level of the broadcast signal input to the amplifier is attenuated by an attenuator (attenuator) or the like according to the signal level of the retransmitted broadcast signal, or the path through which the broadcast signal is input to the amplifier is determined.
  • the control is such that the switch opens.
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-045728
  • Patent Document 2 Japanese Patent Laid-Open No. 2005-151469
  • the leaked signal may be radiated from the transmitting antenna.
  • the broadcast signal to be retransmitted is radiated as unnecessary noise around the transmitting antenna, and a broadcast signal with a large signal level is continuously transmitted in the apparatus. May damage the device configuration (for example, amplifier)
  • the present invention is for solving such a problem, and an object of the present invention is to prevent the signal level of a retransmitted broadcast signal from becoming too high immediately after the gap filler apparatus is started. It is to be.
  • the gap filler device receives a broadcast signal transmitted from a broadcast station side by a receiving antenna, and the signal level of the received broadcast signal is increased by an amplifier.
  • Amplification suppression means for amplifying and retransmitting by means of a transmitting antenna and suppressing the amplification action of the amplifier on the broadcast signal until the predetermined period of time elapses after the gap filler device is activated It is characterized by having.
  • the “predetermined period” in which the amplification suppressing means suppresses the amplification action by the amplifier is, for example, after the gap filler device is activated, its operation state is stabilized, and the signal of the broadcast signal becomes too large.
  • it may be a period that is assumed to be necessary until the control for ensuring proper control.
  • a configuration as described in claim 2 can be considered.
  • the gap filler device receives the command signal of the control unit force that controls the operation of the entire gap filler device, and supplies the amplifier with a drive signal for driving the amplifier.
  • a drive supply means for starting, and the amplification suppression means blocks the arrival of the command signal from the control section to the drive supply section until the predetermined period of time elapses after the control section is activated. It is structured as follows.
  • the configuration for the amplification suppression means to “shut off the arrival of the command signal to the drive supply means” is not particularly limited, but as a specific example, for example, It may be configured as in claim 3.
  • the amplification suppression means includes a command signal output from the control section to the drive supply means, and a start for starting the control section.
  • An arithmetic circuit that inputs signals and outputs a signal that is the logical product of these signals as a command signal to the drive supply means, and a path through which the start signal is input to the arithmetic circuit are inserted into the arithmetic circuit.
  • a delay circuit for delaying the level change of the activation signal by a predetermined period.
  • the amplification suppression means has a switch inserted in a path leading to the receiving antenna force and the amplifier, and the gap filter device is The switch is configured to open the path by the switch until a predetermined period of time elapses after starting.
  • the amplifying action by the amplifier is suppressed until the device is activated (including reactivation by reset, the same applies hereinafter) and the force has also passed for a predetermined period.
  • the specified period of time elapses even if the control of the signal level of the broadcast signal is not properly performed immediately after the device is started, due to the unstable operation state of the device.
  • the signal level of the retransmitted broadcast signal can be suppressed as the amplification effect by the amplifier is suppressed.
  • the drive supply means that receives the command signal from the control unit supplies the drive signal to the amplifier, thereby the broadcast signal. Will be retransmitted to the amplifier in a signal level amplified state, but the arrival of the command signal to the drive supply means will be blocked until the predetermined period elapses after the controller is activated. ing. As a result, the amplification function by the amplifier does not function until the above period elapses, and the signal level of the broadcast signal is not amplified. It is possible to prevent the signal level of the retransmitted broadcast signal from becoming too high immediately after the starter device is activated.
  • the drive supply means that receives the command signal from the control unit supplies the drive signal to the amplifier, whereby the broadcast signal Will be retransmitted to the amplifier with the signal level amplified.
  • the command signal to the drive supply means is the logical product of the command signal from the control unit and the start signal for starting the control unit. Therefore, only when both signals are input to the arithmetic circuit, retransmission of the broadcast signal with the amplified signal level is realized.
  • the apparatus main body Since the activation signal to be input to the arithmetic circuit is delayed in the level change (signal level change) by a delay circuit for a predetermined period, the apparatus main body is activated to activate the control unit. Even after the signal supply is started, it is not input to the arithmetic circuit until the period has elapsed. This is because the drive signal is not supplied to the amplifier by the drive supply means because the arrival of the command signal to the drive supply means is interrupted until a predetermined period elapses after the apparatus main body is activated. This means that the amplifier does not amplify the signal level of the broadcast signal. As a result, it is possible to prevent the signal level of the broadcast signal being retransmitted from becoming too high after the gap filler device is started and before the predetermined period elapses.
  • the drive supply means that receives the command signal from the control unit supplies the drive signal to the amplifier, whereby the broadcast signal Will be retransmitted to the amplifier in a signal level amplified state, but until the control unit is activated and the force has elapsed for a predetermined period, the reception antenna force is also opened by the switch to the reception path to the amplifier. Is done.
  • the signal level of the broadcast signal input to the amplifier can be suppressed to a level corresponding to the insulation performance of the switch until the above period elapses.
  • the amplification effect by the amplifier can be suppressed as compared with the case where the switch does not insulate, so that the signal level of the retransmitted broadcast signal can be prevented from becoming too high immediately after the gap filler device is started.
  • FIG. 1 is a block diagram showing a configuration of a gap filler device 1 [ Figure 2] Diagram showing the waveform of the signal flowing through each part
  • the gap filler device 1 receives the broadcast signal transmitted from the broadcasting station side by the receiving antenna 12, amplifies the signal level of the received broadcast signal by the amplifiers 14 and 16, and then transmits the radio wave by the transmitting antenna 18. It is a device to retransmit to the dead zone.
  • this gap filler device 1 includes an antenna 12, 18 and amplifiers 14, 16, as well as a CPU 22, a power switch 24, a reset circuit 26, a bias circuit 32, an arithmetic circuit 34, and a delay circuit 36.
  • the CPU 22 is configured to be activated upon receiving an external activation signal, and to control the operation of the entire gap filler device 1 in accordance with a predetermined procedure.
  • the power switch 24 has one contact point connected to the power source (+ B) and the other contact point connected to each component.
  • the switch that opens is configured to supply a start signal (Vcc) to each component by closing both contacts.
  • the reset circuit 26 is activated by receiving an activation signal supplied from the outside, and operates the CPU 22 only during a period that is required to stabilize the signal level of the activation signal at an appropriate level. It is configured to output to the CPU 22 a reset signal (in this embodiment, an L level signal) that is a command to be put on standby.
  • a reset signal in this embodiment, an L level signal
  • the bias circuit 32 is operable by receiving an activation signal from the outside.
  • the CPU 22 is configured to supply a drive signal (bias voltage) to the amplifiers 14 and 16 in a situation where a command signal having a power on the CPU 22 side (in this embodiment, an H level signal) is input.
  • a command signal having a power on the CPU 22 side in this embodiment, an H level signal
  • the amplifiers 14 and 16 are capable of amplifying the signal level of the broadcast signal received by the receiving antenna 12 by receiving the supply of the drive signal.
  • the arithmetic circuit 34 receives a command signal output from the CPU 22 toward the bias circuit 32 (in this embodiment, an H level signal) and an activation signal supplied from the outside as respective input terminals.
  • the input circuit consists of an AND circuit that generates a logical product of these signals, and the signal thus generated is output as a command signal to the bias circuit 32 (in this embodiment, an H level signal). To do.
  • the delay circuit 36 has a period sufficiently longer than the period during which the reset circuit 26 outputs a reset signal as a delay period, and the start signal supplied from the outside to the arithmetic circuit 34 is supplied to the delay circuit 36 only during this delay period. It is a well-known delay circuit configured to delay the output (ie, the change in signal level in the activation signal). In this embodiment, this delay period is the period during which the reset circuit 26 outputs the reset signal, and the CPU 22 is activated to initialize the input / output port (IZO port) (the signal level is set to L level). It is set to be longer than the total period.
  • the path switch 42 is inserted in a path from the receiving antenna 12 to the amplifier 14 in the preceding stage, and opens the path in an initial state where no command signal is input from the CPU 22, whereas The above path is closed when the command signal from the CPU 22 is being input.
  • the attenuator 44 is inserted in a path from the path switch 42 to the preceding amplifier 14, and receives a command signal from the CPU 22 and receives a signal in the path from the path switch 42 to the preceding amplifier 14. By changing the level attenuation (gain), the signal level of the broadcast signal flowing through the path is attenuated.
  • the directional coupler 46 is inserted in a path from the amplifier 16 in the subsequent stage to the transmitting antenna 18, and is configured to branch a part of the broadcast signal component in this path.
  • the detector 48 calculates the average level of the signal component branched by the directional coupler 46. Configured to detect and notify CPU22! RU
  • the CPU 22 has an input / output port on the bias circuit 32 side because the value of each register at startup is unstable or the internal state is unstable during the startup transition period.
  • Command signals (signals with a signal level of H level) may be output (see the shaded area of “I / O port” in Figure 2), but this command signal is an AND circuit. It is output via the arithmetic circuit 34. Therefore, even if a command signal from the CPU 22 is input to one input terminal force in the arithmetic circuit 34, if no input signal (H level signal) is input from the other input terminal, the command signal is at the H level. This signal is not output from the arithmetic circuit 34 to the bias circuit 32.
  • the signal to which the other input terminal force in the arithmetic circuit 34 is also input is an activation signal supplied via the power switch 24.
  • This activation signal has its signal level only during the delay period described above. Is delayed by the delay circuit 36 (see “delay circuit output” in FIG. 2), the start signal is not input to the arithmetic circuit 34 during this period. No command signal is output (see “Calculation circuit output” in Fig. 2). That is, the arithmetic circuit 34 and the delay circuit 36 function to block the command signal output from the CPU 22 from reaching the noise circuit 32 until the delay period elapses.
  • the arithmetic circuit 34 receives the activation signal delayed by the delay circuit 36 as the other. If the input terminal force is not input, the command signal is not output to the bias circuit 32. However, when the delay period by the delay circuit 36 elapses, both the command signal and the start signal from the CPU 22 are input to the arithmetic circuit 34. As a result, the command signal force from the arithmetic circuit 34 is output to the S bias circuit 32 (see “Bias ON” in FIG. 2).
  • the bias circuit 32 that has received the command signal from the arithmetic circuit 34 supplies a drive signal to the amplifiers 14 and 16 while the command signal is being input. As a result, the signal level of the broadcast signal received by the receiving antenna 12 is amplified by the amplifiers 14 and 16.
  • the path switch 42 keeps the path from the receiving antenna 12 to the preceding amplifier 14 closed while the command signal from the CPU 22 is being input.
  • the broadcast signal received by the receiving antenna 12 is input to the amplifier 14 without the signal level being attenuated by the path switch 42 (excluding the influence of resistance due to the energization of the path switch 42). It becomes like this.
  • the bias circuit 32 that receives the command signal from the CPU 22 supplies the drive signals to the amplifiers 14 and 16, thereby enabling the broadcasting.
  • the signal is retransmitted to the amplifiers 14 and 16 with the signal level amplified, but the command signal to the bias circuit 32 is the logical product of the command signal from the CPU 22 and the start signal.
  • Signal to the arithmetic circuit 34 for both signals. Only when there is an input is retransmission of the broadcast signal with the amplified signal level realized.
  • the apparatus main body Since the activation signal to be input to the arithmetic circuit 34 is delayed in the signal level by the delay circuit 36 by the delay period, the apparatus main body is activated and the activation signal to the CPU 22 is Even after the supply is started, it is not input to the arithmetic circuit 34 until the period has elapsed. This is because the arrival of the command signal to the bias circuit 32 is interrupted at least until the delay period elapses after the device main body is activated, so that the drive signal to the amplifiers 14 and 16 by the bias circuit 3 2 This means that the signal level of the broadcast signal is not amplified by the amplifiers 14 and 16 without being supplied.
  • the CPU 22 causes the noise circuit 32 side due to the indefinite value of each register at the start-up and the unstable internal state during the start-up transition period. (In other words, even if the command signal is output to the arithmetic circuit 34), the signal level of the broadcast signal is not amplified by the amplifiers 14 and 16 until the delay period of the delay circuit 36 elapses. The signal level can be suppressed. As a result, it is possible to prevent the signal level of the retransmitted broadcast signal from becoming too high immediately after the start of the gear filler device 1.
  • the path switch 42 provided in the path from the receiving antenna 12 to the attenuator 44 opens the path in the initial state in which no command signal is input from the CPU 22, and the gap filler device 1
  • the path is closed by receiving a command signal from the CPU 22. That is, at least until the gap delay period elapses after the gap filler device 1 is activated, the path is open.
  • the broadcast signal input to the amplifier 14 in the previous stage can be suppressed to a level corresponding to the insulation performance of the path switch 42 until the delay period elapses after the apparatus main body is activated.
  • the power described in the embodiment of the present invention is not limited to the above-described embodiment. Needless to say, the present invention can take various forms as long as it belongs to the technical scope of the present invention.
  • the arithmetic circuit 34 includes a command signal output from the CPU 22 toward the bias circuit 32, and a power switch 24. If it is possible to generate a signal that is the logical product of the activation signals supplied via the, a circuit configuration other than the AND circuit is possible!
  • the operation circuit 34 and the delay circuit 36 are configured to block the arrival of the command signal to the bias circuit 32 until the apparatus body is started and the force delay period elapses.
  • the example was shown.
  • the configuration for blocking the arrival of the command signal to the bias circuit 32 until the delay period elapses should be realized by another circuit configuration.
  • the operation circuit 34 and the delay circuit 36 block the arrival of the command signal to the bias circuit 32, and the path switch 42 opens the path so that the gap filler
  • An example is shown that is configured to prevent the signal level of the retransmitted broadcast signal from becoming too large immediately after the device 1 is activated.
  • the path switch 42 alone.
  • the signal level of the broadcast signal input to the amplifier 14 can be suppressed to a level corresponding to the insulation performance of the path switch 42 until the delay period elapses.
  • a frequency converter may be used in the path from the attenuator 44 to the transmitting antenna 18.
  • the local oscillation signal of the frequency converter is stabilized.
  • the path may be opened by the switch 42, or the signal level may be attenuated by the attenuator 44.
  • the arithmetic circuit 34, the delay circuit 36, and the path switch 42 are the amplification suppressing means in the present invention, and the bias circuit 32 is the driver in the present invention. Dynamic supply means.
  • the delay time by the delay circuit 36 corresponds to the predetermined period in the present invention.

Abstract

　ギャップフィラー装置は、放送局側から送信された放送信号を受信用アンテナにより受信し、該受信した放送信号を、増幅器により信号レベルを増幅したうえで送信用アンテナにより再送信するギャップフィラー装置であり、当該ギャップフィラー装置が起動してから所定期間が経過するまでの間、放送信号に対する前記増幅器による増幅作用を抑制する増幅抑制手段を備える。

Description

明 細 書
ギャップフィラー装置
技術分野
[0001] 本発明は、受信用アンテナにより受信した放送信号について、信号レベルを増幅し たうえで送信用アンテナ力も再送信するギャップフィラー装置に関する。
背景技術
[0002] 近年、本願出願人は、受信用アンテナにより受信した放送信号につき、信号レベル を増幅したうえで送信用アンテナ力も再送信するギャップフィラー装置として、種々の 技術を提案している (例えば、特許文献 1,特許文献 2参照)。
[0003] このようなギャップフィラー装置においては、装置本体を起動すると共に増幅器に 駆動信号が供給され、これにより、放送信号が信号レベルの増幅された状態で再送 信されるようになる力 送信用アンテナ周辺に不必要なノイズを放射してしまうことを 防止するために、再送信される放送信号の信号レベルが大きくなりすぎないような制 御，または，装置が安定動作状態になっていない時には送信を阻止するような制御 をすることが一般的である。具体的には、再送信される放送信号の信号レベルに応じ て、増幅器に入力される放送信号の信号レベルを減衰器 (アツテネータ)などで減衰 させたり、増幅器に放送信号が入力される経路をスィッチで開放する、といった制御 である。
特許文献 1：特開 2005— 045728号公報
特許文献 2：特開 2005— 151469号公報
発明の開示
発明が解決しょうとする課題
[0004] ただ、スィッチや減衰器のアイソレーションは、十分に大きくすることができな 、ため
(伝送信号周波数 2. 6GHzの場合、それぞれ 20dB程度）、送信用増幅器のゲイン によっては、漏れた信号が送信用アンテナから放射されてしまう場合がある。
[0005] さらに、装置を起動 (再起動を含む)した直後は、装置全体の動作を制御する制御 部の動作状態が安定していないことから、上述したような制御が適切に行われず、再 送信される放送信号の信号レベルが大きくなりすぎてしまう恐れがある。
[0006] このような場合、再送信される放送信号が送信用アンテナ周辺に不必要なノイズと して放射されてしまうこととなるばかりか、大きな信号レベルの放送信号が装置内を継 続的に流通することで装置構成 (例えば、増幅器など)を損傷させてしまう恐れがある
[0007] 本発明は、このような課題を解決するためのものであり、その目的は、ギャップフイラ 一装置の起動直後において、再送信される放送信号の信号レベルが大きくなりすぎ てしまうことを防止することである。
課題を解決するための手段
[0008] 上記課題を解決するため請求項 1に記載のギャップフィラー装置は、放送局側から 送信された放送信号を受信用アンテナにより受信し、該受信した放送信号を、増幅 器により信号レベルを増幅したうえで送信用アンテナにより再送信するギャップフイラ 一装置であって、当該ギャップフィラー装置が起動して力 所定期間が経過するまで の間、放送信号に対する前記増幅器による増幅作用を抑制する増幅抑制手段を備 えている、ことを特徴とする。
[0009] この構成において、増幅抑制手段が増幅器による増幅作用を抑制する「所定期間」 とは、例えば、ギャップフィラー装置が起動した以降、その動作状態が安定し、放送 信号の信号が大きくなりすぎな 、ようにするための制御が適切に行われるようになる までに要すると想定される期間などとすればよい。
[0010] また、この増幅抑制手段により増幅器の増幅作用を抑制するための構成としては、 例えば、請求項 2に記載のような構成を考えることができる。
[0011] 請求項 2に記載のギャップフィラー装置は、当該ギャップフィラー装置全体の動作を 制御する制御部力 の指令信号を受けて、前記増幅器を駆動するための駆動信号 の該増幅器への供給を開始する駆動供給手段を備え、前記増幅抑制手段は、前記 制御部が起動して力 所定期間が経過するまでの間、前記制御部から前記駆動供 給手段への指令信号の到達を遮断する、ように構成されて 、る。
[0012] この構成において、増幅抑制手段が「駆動供給手段への指令信号の到達を遮断 する」ための構成については、特に限定されないが、具体的な例としては、例えば、 請求項 3のように構成することが考えられる。
[0013] 請求項 3に記載のギャップフィラー装置にぉ 、て、前記増幅抑制手段は、前記制御 部から前記駆動供給手段に向けて出力される指令信号，および，前記制御部を起 動する起動信号を入力し、これら信号の論理積となる信号を、前記駆動供給手段へ の指令信号として出力する演算回路と、前記起動信号が前記演算回路に入力される 経路中に挿入され、該経路における起動信号のレベル変化を所定期間だけ遅延さ せる遅延回路と、を有している。
[0014] また、上述した増幅抑制手段により増幅器の増幅作用を抑制するための構成として は、例えば、請求項 4に記載のような構成を考えることもできる。
[0015] 請求項 4に記載のギャップフィラー装置にぉ 、て、前記増幅抑制手段は、前記受信 用アンテナ力 前記増幅器に至る経路に挿入されたスィッチを有しており、当該ギヤ ップフイラ一装置が起動して力 所定期間が経過するまでの間、前記スィッチにより 経路を開放する、ように構成されている。
発明の効果
[0016] 請求項 1に記載のギャップフィラー装置によれば、装置が起動（リセットによる再起 動を含む，以下同様)して力も所定期間が経過するまでは、増幅器による増幅作用 が抑制される。そのため、装置の起動直後、装置の動作状態が安定していないことに より、放送信号の信号レベルが大きくなりすぎないようにするための制御が適切に行 われない場合でも、所定期間が経過するまでは、増幅器による増幅作用が抑えられ ることに伴って再送信される放送信号の信号レベルを抑えることができる。これにより 、ギャップフィラー装置の起動直後において、再送信される放送信号の信号レベル が大きくなりすぎてしまうことを防止できる。
[0017] 請求項 2に記載のギャップフィラー装置によれば、装置本体が起動されると、制御 部からの指令信号を受けた駆動供給手段が増幅器に駆動信号を供給し、これにより 、放送信号が増幅器に信号レベルの増幅された状態で再送信されるようになるが、 制御部が起動してから所定期間が経過するまでの間は、駆動供給手段への指令信 号の到達が遮断されている。これにより、上記期間が経過するまでは、増幅器による 増幅作用が機能せず、放送信号の信号レベルが増幅されないため、結果的に、ギヤ ップフイラ一装置の起動直後にお ヽて、再送信される放送信号の信号レベルが大き くなりすぎてしまうことを防止できる。
[0018] 請求項 3に記載のギャップフィラー装置によれば、装置本体が起動されると、制御 部からの指令信号を受けた駆動供給手段が増幅器に駆動信号を供給し、これにより 、放送信号が増幅器に信号レベルの増幅された状態で再送信されるようになるが、 駆動供給手段への指令信号は、制御部からの指令信号，および，制御部を起動す る起動信号それぞれの論理積となる信号であるため、両信号の演算回路への入力 があってはじめて信号レベルを増幅した放送信号の再送信が実現されることとなる。
[0019] そして、この演算回路に入力されるべき起動信号は、遅延回路により所定期間だけ そのレベル変化 (信号レベルの変化）が遅れているため、装置本体が起動されて制 御部への起動信号の供給が開始されてからも、その期間が経過するまでは演算回 路に入力されることがない。これは、装置本体が起動されてから所定期間が経過する までの間、駆動供給手段への指令信号の到達が遮断されることで、駆動供給手段に よる増幅器への駆動信号の供給がなされず、増幅器が放送信号の信号レベルを増 幅しないことを意味している。これにより、ギャップフィラー装置の起動後、所定期間 が経過するまでの間において再送信される放送信号の信号レベルが大きくなりすぎ てしまうことを防止できる。
[0020] 請求項 4に記載のギャップフィラー装置によれば、装置本体が起動されると、制御 部からの指令信号を受けた駆動供給手段が増幅器に駆動信号を供給し、これにより 、放送信号が増幅器に信号レベルの増幅された状態で再送信されるようになるが、 制御部が起動して力 所定期間が経過するまでの間は、受信用アンテナ力も増幅器 に至る受信経路がスィッチにより開放される。これにより、上記期間が経過するまでは 、増幅器に入力される放送信号の信号レベルを、スィッチの絶縁性能に応じたレべ ルまで抑えることができる。こうして、増幅器による増幅作用をスィッチで絶縁しない 場合と比べて抑えることができる結果、ギャップフィラー装置の起動直後において、再 送信される放送信号の信号レベルが大きくなりすぎてしまうことを防止できる。
図面の簡単な説明
[0021] [図 1]ギャップフィラー装置 1の構成を示すブロック図 [図 2]各部に流れる信号の波形を示す図
符号の説明
[0022] 1…ギャップフィラー装置、 12· ··受信用アンテナ、 14· ··増幅器、 16· ··増幅器、 18 …送信用アンテナ、 24…電源スィッチ、 26· ··リセット回路、 32· ··バイアス回路、 34· ·· 演算回路、 36· ··遅延回路、 42· ··経路スィッチ、 44…減衰器、 46…方向性結合器、 48…検波器。
発明を実施するための最良の形態
[0023] 以下に本発明の実施形態を図面と共に説明する。
(1)全体構成
ギャップフィラー装置 1は、放送局側力も送信された放送信号を受信用アンテナ 12 により受信し、この受信した放送信号について、増幅器 14, 16で信号レベルを増幅 したうえで、送信用アンテナ 18により電波の不感地帯へ再送信する装置である。
[0024] このギャップフィラー装置 1は、図 1に示すように、アンテナ 12, 18、増幅器 14, 16 の他、 CPU22、電源スィッチ 24、リセット回路 26、バイアス回路 32、演算回路 34、 遅延回路 36、経路スィッチ 42、減衰器 44、方向性結合器 46、検波器 48などを備え ている。
[0025] これらのうち、 CPU22は、外部からの起動信号の供給を受けて起動し、あらかじめ 定められた手順に従ってギャップフィラー装置 1全体の動作を制御するように構成さ れている。
[0026] また、電源スィッチ 24は、一方の接点が電源（ + B)に接続され、他方の接点が各 構成要素に接続されており、操作者の操作を受けて両接点間を閉結または開放する スィッチであって、両接点間を閉結した状態とすることで、各構成要素に起動信号 (V cc)を供給するように構成されて 、る。
[0027] また、リセット回路 26は、外部から起動信号の供給を受けて起動し、この起動信号 の信号レベルが適切なレベルで安定するのに要すると想定される期間だけ、 CPU2 2の動作を待機させる指令となるリセット信号 (本実施形態にぉ 、ては、 Lレベルの信 号)を CPU22に出力するように構成されている。
[0028] また、バイアス回路 32は、外部から起動信号の供給を受けて動作可能な状態となり 、 CPU22側力もの指令信号 (本実施形態においては、 Hレベルの信号）が入力され ている状況において、増幅器 14, 16に駆動信号 (バイアス電圧）を供給するように構 成されている。こうして、増幅器 14, 16は、駆動信号の供給を受けることにより、受信 用アンテナ 12により受信された放送信号の信号レベルを増幅可能な状態となる。
[0029] また、演算回路 34は、 CPU22からバイアス回路 32に向けて出力される指令信号（ 本実施形態においては、 Hレベルの信号），および，外部から供給される起動信号を それぞれの入力端子力 入力し、これら信号の論理積となる信号を生成する AND回 路からなり、こうして生成した信号を、バイアス回路 32への指令信号 (本実施形態に おいては、 Hレベルの信号）として出力する。
[0030] また、遅延回路 36は、リセット回路 26がリセット信号を出力する期間より十分に長い 期間が遅延期間として設定され、この遅延期間だけ、外部から供給される起動信号 の演算回路 34への出力（つまり、起動信号における信号レベルの変化)を遅延させ るように構成された周知の遅延回路である。なお、本実施形態において、この遅延期 間は、リセット回路 26がリセット信号を出力する期間と、 CPU22が起動して力も入出 力ポート（IZOポート）を初期化（信号レベルを Lレベルにする）するまでの期間と、の 合計期間より長くなるように設定されている。
[0031] また、経路スィッチ 42は、受信用アンテナ 12から前段の増幅器 14に至る経路に挿 入されており、 CPU22からの指令信号の入力がない初期状態において上記経路を 開放するのに対し、 CPU22からの指令信号の入力がされている状態において上記 経路を閉結するように構成されて 、る。
[0032] また、減衰器 44は、経路スィッチ 42から前段の増幅器 14に至る経路に挿入されて おり、 CPU22からの指令信号を受けて、経路スィッチ 42から前段の増幅器 14に至 る経路における信号レベルの減衰度 (ゲイン)を変更することにより、その経路を流れ る放送信号の信号レベルを減衰させるように構成されて 、る。
[0033] また、方向性結合器 46は、後段の増幅器 16から送信用アンテナ 18に至る経路に 挿入されており、この経路における放送信号の一部成分を分岐させるように構成され ている。
[0034] そして、検波器 48は、方向性結合器 46により分岐された信号成分の平均レベルを 検出して CPU22に通知するように構成されて！、る。
(2)ギャップフィラー装置 1の動作
以下に、ギャップフィラー装置 1が起動（リセットによる再起動を含む，以下同様)さ れた以降の動作にっ 、て説明する。
[0035] まず、電源スィッチ 24の両接点間が閉結されると（図 2における「電源 ON」参照）、 CPU22は、起動信号の供給を受けて起動することとなるが、同じく起動信号の供給 を受けて起動したリセット回路 26からのリセット信号が入力されるため（図 2における「 リセット信号」参照）、この入力が終了するまで待機状態となる。
[0036] このとき、 CPU22は、起動時における各レジスタの値が不定であることや、起動の 過渡期で内部状態が不安定であることに起因して、バイアス回路 32側に入出力ポー トを介して指令信号 (信号レベルが Hレベルの信号)を出力してしまう場合があるが（ 図 2における「I/Oポート」の網掛け部参照）、この指令信号は、 AND回路である演 算回路 34を介して出力される。そのため、 CPU22からの指令信号が演算回路 34に おける一方の入力端子力 入力されたとしても、他方の入力端子からも入力信号 (H レベルの信号）が入力されていなければ、指令信号として Hレベルの信号が演算回 路 34からバイアス回路 32に出力されることはない。
[0037] ここで、演算回路 34における他方の入力端子力も入力される信号は、電源スィッチ 24を介して供給される起動信号であるが、この起動信号は、上述した遅延期間だけ 、その信号レベルの変化が遅延回路 36により遅延されていることから（図 2における「 遅延回路出力」参照）、この期間内において起動信号が演算回路 34に入力されるこ とはないため、バイアス回路 32に対して指令信号が出力されることもない（図 2におけ る「演算回路出力」参照)。つまり、演算回路 34および遅延回路 36は、遅延期間が経 過するまでの間、 CPU22から出力される指令信号のノィァス回路 32への到達を遮 断するように機能している。
[0038] また、ギャップフィラー装置 1が起動された時点においては、受信用アンテナ 12から 前段の増幅器 14に至る経路が経路スィッチ 42により開放されているため、受信用ァ ンテナ 12により放送信号が受信されたとしても、この経路スィッチ 42のアイソレーショ ンに応じて、増幅器 14に入力される放送信号の信号レベルが減衰される。 [0039] その後、リセット回路 26による CPU22へのリセット信号の出力が終了すると（図 2に おける「リセット期間終了」参照）、 CPU22は、経路スィッチ 42,演算回路 34への指 令信号の出力を開始する。
[0040] こうして、演算回路 34は、上述したように、 CPU22からの正常な指令信号が一方の 入力端子力も入力されるようになっても、遅延回路 36により遅延されている起動信号 が他方の入力端子力も入力されなければ、指令信号をバイアス回路 32に出力するこ とはない。ただ、この遅延回路 36による遅延期間が経過すれば、この演算回路 34に は、 CPU22からの指令信号および起動信号の両方が入力された状態となる。これに より、演算回路 34からの指令信号力 Sバイアス回路 32に出力されるようになる（図 2に おける「バイアス ON」参照）。
[0041] この演算回路 34からの指令信号を受けたバイアス回路 32は、この指令信号が入力 されている間、増幅器 14, 16に対して駆動信号の供給を行う。これにより、受信用ァ ンテナ 12により受信された放送信号の信号レベルが、増幅器 14, 16により増幅され るよつになる。
[0042] また、経路スィッチ 42は、 CPU22からの指令信号が入力されている間、受信用ァ ンテナ 12から前段の増幅器 14に至る経路を閉結した状態とする。これにより、受信 用アンテナ 12により受信された放送信号は、その信号レベルが経路スィッチ 42によ り減衰することなく（経路スィッチ 42の通電による抵抗の影響を除く）、増幅器 14に入 力されるようになる。
[0043] そして、 CPU22は、演算回路 34への指令信号の出力を開始した以降、検波器 48 により検出される放送信号の平均レベルが所定の信号レベルを超えな 、ように、減 衰器 44に指令信号を出力してその減衰度をフィードバック制御するようになる。 (3)作用，効果
このように構成されたギャップフィラー装置 1によれば、装置本体が起動されると、 C PU22からの指令信号を受けたバイアス回路 32が増幅器 14, 16に駆動信号を供給 し、これにより、放送信号が増幅器 14, 16に信号レベルの増幅された状態で再送信 されるようになるが、バイアス回路 32への指令信号は、 CPU22からの指令信号，お よび，起動信号それぞれの論理積となる信号であるため、両信号の演算回路 34への 入力があってはじめて信号レベルを増幅した放送信号の再送信が実現されることと なる。
[0044] そして、この演算回路 34に入力されるべき起動信号は、遅延回路 36により遅延期 間だけ信号レベルの変化が遅れて 、るため、装置本体が起動されて CPU22への起 動信号の供給が開始されてからも、その期間が経過するまでは演算回路 34に入力さ れることがない。これは、少なくとも、装置本体が起動されてから遅延期間が経過する までの間、バイアス回路 32への指令信号の到達が遮断されることで、バイアス回路 3 2による増幅器 14, 16への駆動信号の供給がなされず、増幅器 14, 16による放送 信号の信号レベルの増幅がなされな 、ことを意味して 、る。
[0045] そのため、装置の起動直後、 CPU22が、起動時における各レジスタの値が不定で あることや、起動の過渡期で内部状態が不安定であることに起因して、ノ ィァス回路 32側（つまり演算回路 34)に指令信号を出力したとしても、遅延回路 36による遅延 期間が経過するまでは、増幅器 14, 16により放送信号の信号レベルが増幅されな い結果、再送信される放送信号の信号レベルを抑えることができる。これにより、ギヤ ップフイラ一装置 1の起動直後において、再送信される放送信号の信号レベルが大 きくなりすぎてしまうことを防止できる。
[0046] また、受信用アンテナ 12から減衰器 44に至る経路に設けられた経路スィッチ 42は 、CPU22からの指令信号の入力がない初期状態において上記経路を開放しており 、ギャップフィラー装置 1の起動後、 CPU22に対するリセット信号の入力が終了した 際に、この CPU22からの指令信号を受けて上記経路を閉結する。つまり、少なくとも ギャップフィラー装置 1が起動して力 遅延期間が経過するまでの間は、上記経路が 開放されていることになる。これにより、装置本体が起動されてから遅延期間が経過 するまでの間は、前段の増幅器 14に入力される放送信号を、経路スィッチ 42の絶縁 性能に応じたレベルまで抑えることができる。
(4)変形例
以上、本発明の実施の形態について説明した力 本発明は、上記実施形態に何ら 限定されることはなぐ本発明の技術的範囲に属する限り種々の形態をとり得ることは いうまでもない。 [0047] 例えば、上記実施形態においては、演算回路 34が AND回路力もなる構成を例示 したが、この演算回路 34は、 CPU22からバイアス回路 32に向けて出力される指令 信号，および，電源スィッチ 24を介して供給される起動信号の論理積となる信号を生 成することができれば、 AND回路以外の回路構成としてもよ!、。
[0048] また、上記実施形態においては、演算回路 34および遅延回路 36によって、装置本 体が起動されて力も遅延期間が経過するまでバイアス回路 32への指令信号の到達 を遮断するように構成されたものを例示した。しかし、遅延期間が経過するまでバイァ ス回路 32への指令信号の到達を遮断するための構成は、他の回路構成で実現して ちょい。
[0049] また、上記実施形態においては、演算回路 34および遅延回路 36にてバイアス回 路 32への指令信号の到達を遮断することと、経路スィッチ 42により経路を開放するこ とで、ギャップフィラー装置 1の起動直後において、再送信される放送信号の信号レ ベルが大きくなりすぎてしまうことを防止するように構成されたものを例示した。しかし 、このように、再送信される放送信号の信号レベルが大きくなりすぎてしまうことを防止 する構成は、経路スィッチ 42のみで実現することもできる。この場合、遅延期間が経 過するまでは、増幅器 14に入力される放送信号の信号レベルを、経路スィッチ 42の 絶縁性能に応じたレベルまで抑えることができるため、増幅器 14, 16による増幅作 用が機能していたとしても、経路スィッチ 42で絶縁しない場合と比べて増幅器 14, 1 6による増幅作用を抑えることができる結果、ギャップフィラー装置 1の起動直後にお V、て、再送信される放送信号の信号レベルが大きくなりすぎてしまうことを防止できる
[0050] また、上記実施形態において、減衰器 44から送信用アンテナ 18に至る経路中に、 周波数変換器を用いるように構成してもよい、この場合、周波数変換器の局発信号 が安定するまでの間、スィッチ 42により経路を開放させる，または，減衰器 44により 信号レベルを減衰させるように構成してもよ 、。
(5)本発明との対応関係
以上説明した実施形態において、演算回路 34,遅延回路 36および経路スィッチ 4 2は、本発明における増幅抑制手段であり、バイアス回路 32は、本発明における駆 動供給手段である。また、遅延回路 36による遅延時間が本発明における所定期間 に対応する。

Claims

請求の範囲
[1] 放送局側から送信された放送信号を受信用アンテナにより受信し、該受信した放 送信号を、増幅器により信号レベルを増幅したうえで送信用アンテナにより再送信す るギャップフィラー装置であって、
当該ギャップフィラー装置が起動して力 所定期間が経過するまでの間、放送信号 に対する前記増幅器による増幅作用を抑制する増幅抑制手段を備えている ことを特徴とするギャップフィラー装置。
[2] 当該ギャップフィラー装置全体の動作を制御する制御部力もの指令信号を受けて、 前記増幅器を駆動するための駆動信号の該増幅器への供給を開始する駆動供給 手段を備え、
前記増幅抑制手段は、前記制御部が起動して力 所定期間が経過するまでの間、 前記制御部から前記駆動供給手段への指令信号の到達を遮断する、ように構成さ れている
ことを特徴とする請求項 1に記載のギャップフィラー装置。
[3] 前記増幅抑制手段は、
前記制御部から前記駆動供給手段に向けて出力される指令信号，および，前記制 御部を起動する起動信号を入力し、これら信号の論理積となる信号を、前記駆動供 給手段への指令信号として出力する演算回路と、
前記起動信号が前記演算回路に入力される経路中に挿入され、該経路における 起動信号のレベル変化を所定期間だけ遅延させる遅延回路と、を有している ことを特徴とする請求項 2に記載のギャップフィラー装置。
[4] 前記増幅抑制手段は、前記受信用アンテナから前記増幅器に至る経路に挿入さ れたスィッチを有しており、当該ギャップフィラー装置が起動して力 所定期間が経過 するまでの間、前記スィッチにより経路を開放する、ように構成されている
ことを特徴とする請求項 1から 3のいずれかに記載のギャップフィラー装置。
PCT/JP2006/324010 2006-11-30 2006-11-30 ギャップフィラー装置 WO2008068812A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/324010 WO2008068812A1 (ja) 2006-11-30 2006-11-30 ギャップフィラー装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/324010 WO2008068812A1 (ja) 2006-11-30 2006-11-30 ギャップフィラー装置

Publications (1)

Publication Number Publication Date
WO2008068812A1 true WO2008068812A1 (ja) 2008-06-12

Family

ID=39491733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324010 WO2008068812A1 (ja) 2006-11-30 2006-11-30 ギャップフィラー装置

Country Status (1)

Country Link
WO (1) WO2008068812A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351005A (ja) * 1991-05-28 1992-12-04 Kokusai Electric Co Ltd 無線中継装置
JP2944480B2 (ja) * 1995-09-25 1999-09-06 日本電気株式会社 送信出力制御方式
JP2002290300A (ja) * 2001-03-28 2002-10-04 Nec Corp 衛星通信送信制御方式及び小型地球局

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351005A (ja) * 1991-05-28 1992-12-04 Kokusai Electric Co Ltd 無線中継装置
JP2944480B2 (ja) * 1995-09-25 1999-09-06 日本電気株式会社 送信出力制御方式
JP2002290300A (ja) * 2001-03-28 2002-10-04 Nec Corp 衛星通信送信制御方式及び小型地球局

Similar Documents

Publication Publication Date Title
US20080089252A1 (en) Apparatus and method for protecting receive circuit in time division duplex (TDD) wireless communication system
US20070002781A1 (en) Transmit-receive antenna switch in a TDD wireless communication system
JP4664948B2 (ja) 送受信モジュール
JP2000022559A (ja) 送信出力制御回路
US8406820B2 (en) Radio transmission signal detection circuit
JP4509899B2 (ja) 送受信モジュール
WO2008068812A1 (ja) ギャップフィラー装置
JP4664764B2 (ja) ギャップフィラー装置
JP4832351B2 (ja) 放送局装置
JP5155068B2 (ja) 歪み補償増幅装置
JP2009159251A (ja) 高周波増幅装置およびプラズマ処理装置
JP2006340255A (ja) デジタル放送用受信装置
JP3588430B2 (ja) 無線中継装置
KR20060081736A (ko) 시분할 듀플렉싱 방식 무선 전송장치의 무선단 유닛
JPH10303830A (ja) 無線装置の内部折り返し試験回路
JP2002374128A (ja) 電力増幅器
JP3646906B2 (ja) 無線中継増幅装置
JPH0511081U (ja) レーダ受信機
JP2005184272A (ja) 双方向通信用中継増幅器、及び双方向通信用中継増幅器の制御方法
JP2002050933A (ja) 電力増幅装置
KR20060066198A (ko) 시분할복신 무선통신시스템의 전력증폭기 장치
JPS626727Y2 (ja)
JP4304860B2 (ja) 高周波回路
JP3336568B2 (ja) 無線機の送信スタンバイ制御装置
JP4590035B2 (ja) フィードフォワード増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06833813

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06833813

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP