WO2008048418A3 - Procédé et appareil pour injecter des défauts de matériel passagers pour un test de logiciel - Google Patents

Procédé et appareil pour injecter des défauts de matériel passagers pour un test de logiciel Download PDF

Info

Publication number
WO2008048418A3
WO2008048418A3 PCT/US2007/021124 US2007021124W WO2008048418A3 WO 2008048418 A3 WO2008048418 A3 WO 2008048418A3 US 2007021124 W US2007021124 W US 2007021124W WO 2008048418 A3 WO2008048418 A3 WO 2008048418A3
Authority
WO
WIPO (PCT)
Prior art keywords
circuit device
selected ones
software testing
register
hardware faults
Prior art date
Application number
PCT/US2007/021124
Other languages
English (en)
Other versions
WO2008048418A2 (fr
Inventor
Tapan Jyoti Chakraborty
Original Assignee
Lucent Technologies Inc
Tapan Jyoti Chakraborty
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc, Tapan Jyoti Chakraborty filed Critical Lucent Technologies Inc
Priority to JP2009533306A priority Critical patent/JP5297382B2/ja
Priority to EP07852485A priority patent/EP2074515A2/fr
Priority to KR1020097007874A priority patent/KR101174186B1/ko
Publication of WO2008048418A2 publication Critical patent/WO2008048418A2/fr
Publication of WO2008048418A3 publication Critical patent/WO2008048418A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

L'invention concerne un procédé et un appareil pour injecter des défauts dynamiques dans un dispositif de circuit. L'appareil comprend un premier registre adapté muni de données de sélection identifiant les données de sortie sélectionnées parmi une pluralité de données de sortie du dispositif de circuit et/ou les données d'anomalies dynamiques sélectionnées parmi une pluralité de données d'anomalies dynamiques du dispositif de circuit ; un second registre adapté muni des données d'anomalies dynamiques pour une propagation vers les sorties sélectionnées des sorties du dispositif de circuit et/ou les données d'anomalies sélectionnées des registres d'erreurs du dispositif de circuit ; et un contrôleur pour appliquer les données de sélection au premier registre et les données d'anomalies dynamiques au second registre de façon à fournir une anomalie dynamique sur chacune des données de sorties du dispositif de circuit sélectionnées et/ou sur chacune des données d'anomalies des registres d'erreurs du dispositif de circuit sélectionnées.
PCT/US2007/021124 2006-10-18 2007-10-01 Procédé et appareil pour injecter des défauts de matériel passagers pour un test de logiciel WO2008048418A2 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009533306A JP5297382B2 (ja) 2006-10-18 2007-10-01 ソフトウェア試験のために過渡ハードウェア故障を注入する方法及び装置
EP07852485A EP2074515A2 (fr) 2006-10-18 2007-10-01 Procédé et appareil pour injecter des défauts de matériel passagers pour un test de logiciel
KR1020097007874A KR101174186B1 (ko) 2006-10-18 2007-10-01 동적 결함 주입 장치, 동적 결함 주입 방법 및 동적 결함 주입 시스템

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/550,498 US7689866B2 (en) 2006-10-18 2006-10-18 Method and apparatus for injecting transient hardware faults for software testing
US11/550,498 2006-10-18

Publications (2)

Publication Number Publication Date
WO2008048418A2 WO2008048418A2 (fr) 2008-04-24
WO2008048418A3 true WO2008048418A3 (fr) 2008-10-02

Family

ID=39186752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2007/021124 WO2008048418A2 (fr) 2006-10-18 2007-10-01 Procédé et appareil pour injecter des défauts de matériel passagers pour un test de logiciel

Country Status (6)

Country Link
US (1) US7689866B2 (fr)
EP (1) EP2074515A2 (fr)
JP (1) JP5297382B2 (fr)
KR (1) KR101174186B1 (fr)
CN (1) CN101529389A (fr)
WO (1) WO2008048418A2 (fr)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689150B (zh) * 2007-06-20 2011-11-30 富士通株式会社 信息处理装置及控制方法
US8051346B2 (en) * 2009-02-25 2011-11-01 Cisco Technology, Inc. Fault injection
US8276021B2 (en) * 2009-12-18 2012-09-25 Microsoft Corporation Concurrency test effectiveness via mutation testing and dynamic lock elision
US9652365B2 (en) * 2010-08-24 2017-05-16 Red Hat, Inc. Fault configuration using a registered list of controllers
US8418012B2 (en) 2010-09-21 2013-04-09 Ansaldo Sts Usa, Inc. Method of analyzing the safety of a device employing on target hardware description language based fault injection
CN102565603B (zh) * 2010-12-30 2015-08-12 德律科技股份有限公司 电性连接缺陷仿真测试方法及其系统
WO2014196059A1 (fr) * 2013-06-06 2014-12-11 株式会社日立製作所 Procédé et système d'injection de défaut dans un microcontrôleur
JP6295113B2 (ja) * 2014-03-17 2018-03-14 ルネサスエレクトロニクス株式会社 自己診断装置及び自己診断方法
KR102251991B1 (ko) 2015-05-14 2021-05-17 한국전자통신연구원 결함 주입 및 결함 감내 분석을 위한 방법 및 장치
US9753826B2 (en) 2015-07-21 2017-09-05 International Business Machines Corporation Providing fault injection to cloud-provisioned machines
US10380341B2 (en) * 2016-04-01 2019-08-13 Qualcomm Incorporated Adaptive systems and procedures for defending a processor against transient fault attacks
US11093673B2 (en) * 2016-12-22 2021-08-17 Synopsys, Inc. Three-dimensional NoC reliability evaluation
EP3617723B1 (fr) 2018-08-29 2023-03-22 Nxp B.V. Dispositif de circuit intégré comportant un système de surveillance de panne intégré
CN110728802A (zh) * 2019-10-23 2020-01-24 深圳市丰巢科技有限公司 智能柜的巡检方法、装置、智能柜及存储介质
CN111289886B (zh) * 2020-03-16 2021-02-02 电子科技大学 一种基于边界扫描测试链路的故障注入方法
US20240320112A1 (en) * 2023-03-22 2024-09-26 Nxp B.V. Method and apparatus to inject errors in a memory block and validate diagnostic actions for memory built-in-self-test (mbist) failures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415614A2 (fr) * 1989-08-28 1991-03-06 AT&T Corp. Méthode et dispositif pour générer des signaux de commande
EP0511752A1 (fr) * 1991-04-26 1992-11-04 AT&T Corp. Test à haute vitesse d'un circuit intégré avec ITAG

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130988A (en) * 1990-09-17 1992-07-14 Northern Telecom Limited Software verification by fault insertion
JPH0764817A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 故障検出システム
US7284159B2 (en) * 2003-08-26 2007-10-16 Lucent Technologies Inc. Fault injection method and system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415614A2 (fr) * 1989-08-28 1991-03-06 AT&T Corp. Méthode et dispositif pour générer des signaux de commande
EP0511752A1 (fr) * 1991-04-26 1992-11-04 AT&T Corp. Test à haute vitesse d'un circuit intégré avec ITAG

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BECKERLE M: "AC-SCAN: A DESIGN FOR TEST ALTERNATIVE TO BOUNDARY SCAN WHICH ALLOWS DETECTION OF AC SIGNAL FAILURE MODES", MOTOROLA TECHNICAL DEVELOPMENTS, MOTOROLA INC. SCHAUMBURG, ILLINOIS, US, vol. 16, 1 August 1992 (1992-08-01), pages 157 - 160, XP000310400, ISSN: 0887-5286 *
GRAHAM ET AL: "AC Interconnect Test With Series Boundary Scan", IP.COM JOURNAL, IP.COM INC., WEST HENRIETTA, NY, US, 1 November 1991 (1991-11-01), XP013110069, ISSN: 1533-0001 *

Also Published As

Publication number Publication date
US20080155328A1 (en) 2008-06-26
CN101529389A (zh) 2009-09-09
KR20090068259A (ko) 2009-06-25
US7689866B2 (en) 2010-03-30
JP2010507170A (ja) 2010-03-04
EP2074515A2 (fr) 2009-07-01
WO2008048418A2 (fr) 2008-04-24
KR101174186B1 (ko) 2012-08-14
JP5297382B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
WO2008048418A3 (fr) Procédé et appareil pour injecter des défauts de matériel passagers pour un test de logiciel
TW200634970A (en) Method and apparatus for a reliability testing
TW200739106A (en) Test system and method for testing electronic devices using a pipelined testing architecture
WO2007103591A3 (fr) Procédé et appareil permettant de tester un système de traitement de données
WO2007131224A3 (fr) Procédés et appareil permettant de détecter des dépendances de données dans un pipeline d'instructions
WO2009058125A3 (fr) Procédé et appareil pour tester un dispositif de mémoire
ATE488793T1 (de) Verfahren zum test eines elektronischen steuerungssystems
WO2007133598A3 (fr) Essais et simulation dynamique de système de suspension d'automobiles
WO2007086071A3 (fr) Appareil, systeme et procede de determination d’etat cardio-respiratoire
WO2010042452A3 (fr) Machine d’apprentissage pour translitération
ATE485564T1 (de) System und verfahren zur verwendung einer modellanalyse zum erzeugen gerichteter prüfvektoren
EP2061599A4 (fr) Procede permettant de tester un echantillon de liquide, unite de test et systeme automatise d'une pluralite d'unites de test
WO2007078913A3 (fr) Optimisation de l'execution dans le contexte de plusieurs architectures
DE602007013716D1 (de) Systeme, verfahren und vorrichtungen zur verwendung desselben speichertyps zur unterstützung eines fehlerprüfungsmodus und nicht-fehlerprüfungsmodus
WO2006031752A3 (fr) Initialisation et test de microphone dans un logiciel a reconnaissance vocale
DE602007013954D1 (de) Chipprüfvorrichtung und verfahren zum bereitstellen von timinginformationen
EP4099631A4 (fr) Procédé de configuration d'informations d'indication de test de performances et dispositif associé
WO2010057065A3 (fr) Procédé et appareil assurant une exécution d'application sécurisée
TW200734665A (en) Electronic component testing apparatus and electronic component testing method
EP3905016A4 (fr) Dispositif électronique permettant d'assurer diverses fonctions dans un environnement de réalité augmentée et procédé de fonctionnement associé
EP2187310A3 (fr) Procédé et système de simulation de plusieurs dispositifs
GB2476578A8 (en) Apparatus and method for selecting candidate for failure component
TW200629284A (en) Semiconductor memory device and method of testing the same
DE602006016417D1 (de) Prüfeinrichtung, prüfverfahren, herstellungsverfahren für elektronische bauelemente, prüfsimulator und prüfsimulationsverfahren
WO2003096034A3 (fr) Systeme de test comprenant plusieurs memoires d'instruction

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780038643.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07852485

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1127/DELNP/2009

Country of ref document: IN

ENP Entry into the national phase

Ref document number: 2009533306

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2007852485

Country of ref document: EP

Ref document number: 1020097007874

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE