WO2008047693A1 - Low noise amplifier - Google Patents

Low noise amplifier Download PDF

Info

Publication number
WO2008047693A1
WO2008047693A1 PCT/JP2007/069902 JP2007069902W WO2008047693A1 WO 2008047693 A1 WO2008047693 A1 WO 2008047693A1 JP 2007069902 W JP2007069902 W JP 2007069902W WO 2008047693 A1 WO2008047693 A1 WO 2008047693A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
gate
source
grounded
power supply
Prior art date
Application number
PCT/JP2007/069902
Other languages
French (fr)
Japanese (ja)
Inventor
Kazuhisa Ishiguro
Original Assignee
Nsc Co., Ltd.
Ricoh Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nsc Co., Ltd., Ricoh Co., Ltd. filed Critical Nsc Co., Ltd.
Publication of WO2008047693A1 publication Critical patent/WO2008047693A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Definitions

  • the present invention relates to a low noise amplifier, and is particularly suitable for use in a source grounded low noise amplifier having a feedback circuit.
  • a radio receiver such as a radio receiver or a television receiver uses an amplifier that amplifies a weak high-frequency signal received by an antenna.
  • a low-noise amplifier LNA is often used as the receiver amplifier.
  • L N A can be broadly divided into types that do not constitute a feedback circuit and types that constitute a feedback circuit.
  • the input resistance becomes high impedance. Therefore, when an antenna circuit is connected to such LNA, it is necessary to perform impedance matching using the input transformer.
  • the desired input impedance can be obtained by adopting the feedback type configuration, it is possible to directly connect the antenna circuit and the LNA without using an input transformer or the like. .
  • Fig. 1 is a diagram showing a configuration example of a conventional feedback LNA.
  • the conventional LNA shown in Fig. 1 consists of a source grounded transistor (input transistor) N 1 connected between the signal input terminal IN and the output terminal OUT, and the input terminal IN and the output terminal OUT.
  • a feedback resistor RN and a capacitor CN connected between It is configured with.
  • the gate of the common-source transistor N 1 is connected to the signal input terminal I N through the capacitor C 1, and the drain is connected to the signal output terminal OU T.
  • the drain of the common-source transistor N 1 is also connected to the power supply V DD via the load resistor R L.
  • the source of the common-source transistor N 1 is connected to ground.
  • Transistor N 3 forms a current mirror circuit together with the common source transistor N 1.
  • the gate of transistor N 3 is diode-connected to its own drain and connected to the gate of source-grounded transistor N 1 via resistor R 2.
  • the drain of transistor N 3 is connected to power supply VDD via resistor R 1 and the source is connected to ground.
  • Patent Documents 1 and 2 there are some feedback type LNAs in which another transistor is cascade-connected to the input transistor (see, for example, Patent Documents 1 and 2).
  • the LNA described in Patent Documents 1 and 2 is a transistor connected in cascade between the input and output terminals of a signal, and between the input and output terminals of the signal. It consists of a feedback resistor connected. By connecting the transistors in cascade, a stable gain can be obtained over a wide band.
  • Patent Document 1 FIG. 1 of Japanese Patent Laid-Open No. 9-272064
  • Patent Document 2 FIG. 6 of the Japanese Patent Application Laid-Open No. 20 0 5-1 7 5 8 19
  • the common source transistor Drain 1 is connected to power supply VDD via load resistor RL.
  • the drain of the transistor connected in cascade is also connected to the power supply VDD. For this reason, it is necessary to use a device with a breakdown voltage higher than the power supply VDD as the transistor.
  • the transistor when 3 [V] is used as the voltage of the power supply VDD, the transistor can be controlled with a process that can have a withstand voltage of 3 [V] or more, that is, with a process rule of a predetermined line width or more. Must be configured.
  • the noise generated from LNA tends to increase as the line width of the process rule increases. For this reason, the conventional LNA has a problem that a desired noise figure (N F) cannot be obtained due to the restriction that a device having a breakdown voltage higher than the power supply V DD must be used.
  • the present invention has been made to solve such problems. For example, even a LNA that uses a relatively large power supply voltage such as 3 [V] has a desired noise figure (NF). The purpose is to be able to obtain).
  • NF noise figure
  • a transistor is cascade-connected between a signal input terminal and an output terminal, and the source ground transistor (input transistor) is connected to the gate ground transistor. It is made up of process rules that are finer than the transistor.
  • the gate grounded transistor connected between the source grounded transistor and the power supply shields the source grounded transistor from the power supply voltage.
  • the source-grounded transistor used as the first stage amplifier does not require a withstand voltage higher than the power supply voltage.
  • the grounded source transistor has a smaller breakdown voltage than the gated ground transistor. It can be composed of specified process rules. As a result, it is possible to realize a good low-noise amplifier that obtains a desired amplification factor with a low noise index.
  • Fig. 1 is a diagram showing the configuration of a conventional LNA.
  • FIG. 2 is a diagram illustrating a configuration example of LNA according to the present embodiment. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 2 is a diagram showing a configuration example of LNA according to the present embodiment.
  • components having the same functions as those shown in FIG. 1 are denoted by the same reference numerals.
  • N 1 is a common-source input transistor, the gate of which is connected to the signal input terminal I N through the capacitor C 1, and the source is connected to the ground.
  • This common source transistor N 1 functions as a first stage amplifier.
  • N 2 is a gate ground transistor, which is cascade-connected to the source ground transistor N 1 and that drain is connected to the signal output terminal OU T. This gate ground transistor N 2 functions as a next-stage amplifier. .
  • N 3 is a transistor that forms a current mif circuit together with the common-source transistor N 1. That is, the gate of ⁇ transistor N3 is diode-connected to its own drain and the source ground transistor N3
  • the drain of transistor N 3 connected to the gate of 1 via resistor R 2 is connected to power supply VDD via resistor R 1, and the source is connected to ground.
  • the source ratio is determined by the size ratio between the source ground transistor N 1 and the ⁇ transistor N 3.
  • the drain current flowing through the ground transistor N 1 is determined.
  • N 4 and N 5 are transistors constituting the bias circuit, and determine the bias of the gate ground transistor N 2.
  • One end of this bias circuit is connected to the power supply V DD via the resistor R 3, and the other end is connected to the ground.
  • R L is a load resistance, and is connected between the output (drain) of the gate ground transistor N 2 and the power supply V DD.
  • a feedback circuit is provided between the signal output terminal OUT (gate ground transistor N 2 drain) and the signal input terminal IN (source ground transistor N 1 gate). ing.
  • This feedback circuit is composed of a series connection of a resistor R N and a capacitor C N.
  • a cascode amplifier is used for the purpose of preventing AC coupling between an input and an output.
  • the output signal will be the source ground transistor! It returns to the input with the capacitance between the gate and drain of ⁇ 1 and stable operation is not possible up to the high frequency range. Therefore, transistor cascode connection is used for the purpose of isolating the input and output.
  • the LNA of this embodiment employs a feedback type configuration so that the antenna and LNA can be directly connected without using an input transformer or the like.
  • the isolation between the input and the output is not necessary in the first place, and in that sense, the transistor is cascaded. There is no need to connect.
  • an originally unnecessary cascode amplifier (gate grounded transistor N 2) is placed in the next stage.
  • the first-stage amplifier, grounded-source transistor N1 uses a device of the miniaturization process
  • the next-stage amplifier, gate-grounded transistor N2 has a breakdown voltage according to the power supply voltage VDD.
  • the device is configured to use.
  • a device having a breakdown voltage equal to or higher than the power supply V DD is used for the gate ground transistor N 2 connected to the power supply V DD via the load resistor RL.
  • the gate ground transistor N 2 is configured with a process rule that can have a withstand voltage of 3 [V] or higher.
  • the source grounded transistor N 1 is configured with a process rule that is finer than that of the gate grounded transistor N 2 (a process rule having a breakdown voltage of 3 [V] or less is acceptable).
  • the drain voltage of the source ground transistor N 1 does not exceed the specified value. To do.
  • Transistors N 4 and N 5 are bias circuits for this purpose.
  • the drain voltage of the grounded source transistor N 1 is the gate grounded transistor! This is the gate bias potential of ⁇ 2 minus the gate-source voltage V gs.
  • the gate bias potential of the gate ground transistor N 2 is 2 Vgs, and if the gate-to-source potential of the gate ground transistor N 2 is V gs ′,
  • the transistor! ⁇ 1, N 2 is connected in cascode, and the gate grounded transistor N 2 connected closer to the power supply VDD has a withstand voltage higher than the power supply voltage.
  • the ground transistor N 1 does not require a breakdown voltage higher than the power supply voltage.
  • the grounded source transistor N 1 is connected to the gate. It can be configured with a process rule that is finer than the grounded transistor N 2, and the noise figure can be reduced.
  • circuit shown in FIG. 2 is merely an example of the implementation of the present invention, and the technical scope of the present invention should not be construed in a limited way. Is. That is, the present invention can be implemented in various forms without departing from the spirit or the main features thereof. Industrial applicability
  • the present invention is useful for a common source low noise amplifier having a feedback circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Transistors (N1, N2) are cascade-connected between a signal input terminal IN and an output terminal OUT so as to eliminate voltage resistance higher than a power supply voltage VDD in a source grounding transistor (N1) used as an amplifier of the initial stage. A source grounding transistor (N1) is configured by a minute process rule of a lower voltage resistance than the gate grounding transistor (N2). Thus, it is possible to realize an LNA capable of obtaining a desired amplification degree with a low noise index.

Description

明 細 書 低雑音増幅器 技術分野  Description Low Noise Amplifier Technical Field
本発明は低雑音増幅器に関し、 特に、 帰還回路を有するソース接地型 の低雑音増幅器に用いて好適なものである。 背景技術  The present invention relates to a low noise amplifier, and is particularly suitable for use in a source grounded low noise amplifier having a feedback circuit. Background art
一般に、 ラジオ受信機やテ レビ受像機などの無線受信機では、 アンテ ナで受信した微弱な高周波信号を增幅する増幅器が用いられる。 ただし 、 増幅の際に増幅器から出力されるノイズが大き く なると、 受信機の感 度が悪化してしま う。 そこで、 受信機の増幅器には、 ノイズの発生が少 なレ、 L N A (Low Noise Amplifier： 低雑音増幅器） が用いられることが 多レ、。  In general, a radio receiver such as a radio receiver or a television receiver uses an amplifier that amplifies a weak high-frequency signal received by an antenna. However, if the noise output from the amplifier increases during amplification, the sensitivity of the receiver will deteriorate. Therefore, a low-noise amplifier (LNA) is often used as the receiver amplifier.
L N Aは大別して、 帰還回路を構成しないタイプと、 帰還回路を構成 するタイプとがある。 帰還回路を構成しない L N Aの場合、 入力抵抗は ハイインピーダンスになるため、 そのよ うな L N Aにアンテナ回路を接 続するときは、 入力 ト ラ ンス等を用いてインピーダンス整合を行う必要 が出てく る。 一方、 帰還型の構成にすることによ り、 所望の入力イ ンピ 一ダンズを得るこ とができるので、 入力 トランス等を介さずにアンテナ 回路と L N Aとを直接接続するこ とが可能となる。  L N A can be broadly divided into types that do not constitute a feedback circuit and types that constitute a feedback circuit. In the case of LNA that does not constitute a feedback circuit, the input resistance becomes high impedance. Therefore, when an antenna circuit is connected to such LNA, it is necessary to perform impedance matching using the input transformer. On the other hand, since the desired input impedance can be obtained by adopting the feedback type configuration, it is possible to directly connect the antenna circuit and the LNA without using an input transformer or the like. .
図 1 は、 従来の帰還型 L N Aの構成例を示す図である。 図 1 に示す従 来の L N Aは、 信号の入力端 I Nと出力端 O U Tとの間に接続されたソ —ス接地 ト ラ ンジスタ （入力 ト ラ ンジスタ） N 1 と、 入力端 I Nと出力 端 O U Tとの間に接続された帰還用の抵抗 R Nおよびキャパシタ C Nと を備えて構成されている。 Fig. 1 is a diagram showing a configuration example of a conventional feedback LNA. The conventional LNA shown in Fig. 1 consists of a source grounded transistor (input transistor) N 1 connected between the signal input terminal IN and the output terminal OUT, and the input terminal IN and the output terminal OUT. A feedback resistor RN and a capacitor CN connected between It is configured with.
ソース接地 ト ランジスタ N 1 のゲ一 トはキャパシタ C 1 を介して信号 入力端 I Nに接続され、 ド レイ ンは信号出力端 OU Tに接続されている 。 また、 ソース接地 ト ランジスタ N 1 の ド レイ ンは、 負荷抵抗 R Lを介 して電源 V D Dにも接続されている。 ソース接地 ト ラ ンジスタ N 1のソ 一スはグラ ン ドに接続されている。  The gate of the common-source transistor N 1 is connected to the signal input terminal I N through the capacitor C 1, and the drain is connected to the signal output terminal OU T. In addition, the drain of the common-source transistor N 1 is also connected to the power supply V DD via the load resistor R L. The source of the common-source transistor N 1 is connected to ground.
ト ランジスタ N 3は、 ソース接地 ト ランジスタ N 1 と共に電流ミ ラー 回路を構成している。 すなわち、 ト ラ ンジスタ N 3のゲー トが、 自身の ド レイ ンにダイオー ド接続される と と もに、 ソース接地 ト ラ ンジス タ N 1のゲー トに抵抗 R 2を介して接続されている。 ト ラ ンジスタ N 3の ド レイ ンは抵抗 R 1 を介して電源 VD Dに接続され、 ソースはグラ ン ドに 接続されている。 このよ う に電流ミ ラー回路を構成する こ とによ り 、 ソ ース接地 ト ラ ンジス タ N 1 と ト ラ ンジス タ N 3 と のサイ ズ比で、 ソース 接地 ト ラ ンジスタ N 1 を流れる ド レイ ン電流が決まる。  Transistor N 3 forms a current mirror circuit together with the common source transistor N 1. In other words, the gate of transistor N 3 is diode-connected to its own drain and connected to the gate of source-grounded transistor N 1 via resistor R 2. . The drain of transistor N 3 is connected to power supply VDD via resistor R 1 and the source is connected to ground. By configuring the current mirror circuit in this way, the current flows through the source grounded transistor N 1 with the size ratio between the source grounded transistor N 1 and the transistor N 3. The drain current is determined.
なお、 帰還型の L NAにおいて、 入力 ト ランジスタに対しても う 1つ の ト ランジスタをカスコー ド接続したものも存在する （例えば、 特許文 献 1 ， 2参照） 。 特許文献 1 , 2に記載の L NAは、 信号の入力端と出 力端との間にカ ス コー ド接続された ト ラ ンジスタ と、 信号.,の入力端と出 力端との間に接続された帰還抵抗と によ り構成されている。 ト ランジス タをカ スコ一 ド接続する と、 広帯域で安定した利得を得る こ とができ る よ う になる。  Note that there are some feedback type LNAs in which another transistor is cascade-connected to the input transistor (see, for example, Patent Documents 1 and 2). The LNA described in Patent Documents 1 and 2 is a transistor connected in cascade between the input and output terminals of a signal, and between the input and output terminals of the signal. It consists of a feedback resistor connected. By connecting the transistors in cascade, a stable gain can be obtained over a wide band.
特許文献 1 ： 特開平 9— 2 7 0 6 4 5号公報の図 1  Patent Document 1: FIG. 1 of Japanese Patent Laid-Open No. 9-272064
特許文献 2 ： 特開 2 0 0 5 - 1 7 5 8 1 9号公報の図 6 発明の開示  Patent Document 2: FIG. 6 of the Japanese Patent Application Laid-Open No. 20 0 5-1 7 5 8 19
しかしながら、 図 1 に示した L NAの場合、 ソース接地 ト ランジスタ 1 の ドレイ ンが負荷抵抗 R Lを介して電源 VD Dに接続されている。 また、 特許文献 1 , 2では明記されていないが、 カ ス コー ド接続された ト ラ ンジス タの ド レイ ンも電源 V D Dに接続される。 このため、 当該 ト ランジスタ と して、 電源 V D D以上の耐圧を有するデバイ スを用いる必 要がある。 However, in the case of LNA shown in Fig. 1, the common source transistor Drain 1 is connected to power supply VDD via load resistor RL. Although not specified in Patent Documents 1 and 2, the drain of the transistor connected in cascade is also connected to the power supply VDD. For this reason, it is necessary to use a device with a breakdown voltage higher than the power supply VDD as the transistor.
例えば電源 VD Dの電圧と して 3 [V]を用いる場合は、 3 [V]以上の 耐圧を持たせる こ とが可能なプロセス、 すなわち、 所定の線幅以上のプ ロセスルールで ト ラ ンジスタを構成する必要がある。 と こ ろが、 プロセ スルールの線幅が大き く なる と、 L NAから発生する ノイズは大き く な る傾向にある。 このため、 従来の L NAでは、 電源 V D D以上の耐圧を 有するデバイスを用いなければならないこ との制約から、 所望の雑音指 数 （N F) が得られないとい う 問題があった。  For example, when 3 [V] is used as the voltage of the power supply VDD, the transistor can be controlled with a process that can have a withstand voltage of 3 [V] or more, that is, with a process rule of a predetermined line width or more. Must be configured. However, the noise generated from LNA tends to increase as the line width of the process rule increases. For this reason, the conventional LNA has a problem that a desired noise figure (N F) cannot be obtained due to the restriction that a device having a breakdown voltage higher than the power supply V DD must be used.
本発明は、 このよ う な問題を解決するために成されたものであ り 、 例 えば 3 [V]といった比較的大きな電源電圧を使用する L NAであっても 、 所望の雑音指数 （N F ) を得る こ とができ る よ う にするこ と を目的と する。  The present invention has been made to solve such problems. For example, even a LNA that uses a relatively large power supply voltage such as 3 [V] has a desired noise figure (NF). The purpose is to be able to obtain).
上記した課題を解決するために、 本発明では、 信号の入力端と 出力端 との間に ト ランジスタ をカスコ一 ド接続して、 ソース接地 ト ラ ンジスタ (入力 ト ラ ンジスタ） をゲー ト接地 ト ランジスタ よ り も微細化されたプ ロセスルールによ り構成している。  In order to solve the above-described problems, in the present invention, a transistor is cascade-connected between a signal input terminal and an output terminal, and the source ground transistor (input transistor) is connected to the gate ground transistor. It is made up of process rules that are finer than the transistor.
上記のよ う に構成した本発明によれば、 ソース接地 ト ラ ンジスタ と電 源と の間に接続されたゲ一 ト接地 ト ラ ンジスタが、 電源電圧から ソース 接地 ト ラ ンジス タ をシール ドする作用を持つこ と から、 初段増幅器と し て用いる ソース接地 ト ラ ンジス タ には電源電圧以上の耐圧が不要と なる 。 このため、 比較的大き な電源電圧を使用する場合であって も、 ソース 接地 ト ラ ンジスタ をゲ一 ト接地 ト ラ ンジス タ よ り も耐圧の低い微細化さ れたプロセスルールで構成する こ と ができ る。 これによ り 、 低い雑音指 数で所望の増幅度を得る良好な低雑音増幅器を実現する こ とができ る。 図面の簡単な説明 According to the present invention configured as described above, the gate grounded transistor connected between the source grounded transistor and the power supply shields the source grounded transistor from the power supply voltage. As a result, the source-grounded transistor used as the first stage amplifier does not require a withstand voltage higher than the power supply voltage. For this reason, even when a relatively large power supply voltage is used, the grounded source transistor has a smaller breakdown voltage than the gated ground transistor. It can be composed of specified process rules. As a result, it is possible to realize a good low-noise amplifier that obtains a desired amplification factor with a low noise index. Brief Description of Drawings
図 1 は、 従来の L N Aの構成を示す図である。  Fig. 1 is a diagram showing the configuration of a conventional LNA.
図 2 は、 本実施形態による L N Aの構成例を示す図である。 発明を実施するための最良の形態  FIG. 2 is a diagram illustrating a configuration example of LNA according to the present embodiment. BEST MODE FOR CARRYING OUT THE INVENTION
以下、 本発明の一実施形態を図面に基づいて説明する。 図 2 は、 本実 施形態による L N Aの構成例を示す図である。 なお、 この図 2 において 、 図 1 に示した構成要素と同一の機能を有する構成要素には同一の符号 を付している。  Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 2 is a diagram showing a configuration example of LNA according to the present embodiment. In FIG. 2, components having the same functions as those shown in FIG. 1 are denoted by the same reference numerals.
図 2 において、 N 1 はソース接地型の入力 ト ラ ンジスタであ り 、 その ゲー 卜がキャパシタ C 1 を介して信号の入力端 I Nに接続され、 ソース がグラ ン ドに接続されている。 このソース接地 トラ ンジスタ N 1 は、 初 段増幅器と して機能する。 N 2 はゲー ト接地 ト ラ ンジスタであ り 、 ソ一 ス接地 ト ランジスタ N 1 にカス コー ド接続される と と もに、 その ドレイ ンが信号の出力端 O U Tに接続されている。 このゲー ト接地 ト ラ ンジス タ N 2 は、 次段増幅器と して機能する。 .  In FIG. 2, N 1 is a common-source input transistor, the gate of which is connected to the signal input terminal I N through the capacitor C 1, and the source is connected to the ground. This common source transistor N 1 functions as a first stage amplifier. N 2 is a gate ground transistor, which is cascade-connected to the source ground transistor N 1 and that drain is connected to the signal output terminal OU T. This gate ground transistor N 2 functions as a next-stage amplifier. .
N 3 はソース接地 ト ラ ンジスタ N 1 と共に電流ミ フ一回路を構成する ト ラ ンジスタである。 すなわち 、 卜 ラ ンジスタ N 3 のゲー トが、 自身の ドレイ ンにダイォ一ド接続される と と もに、 ソ一ス接地 ト ランジスタ N N 3 is a transistor that forms a current mif circuit together with the common-source transistor N 1. That is, the gate of 卜 transistor N3 is diode-connected to its own drain and the source ground transistor N3
1 のゲ一 トに抵抗 R 2 を介して接続されている ト ラ ンジスタ N 3 の ド レイ ンは抵抗 R 1 を介して電源 V D Dに接続され 、 ソースはグラ ン ドに 接続されている。 このよ う に電流ミ ラ —回路を構成する こ と によ り 、 ソ ース接地 ト ラ ンジスタ N 1 と 卜 ラ ンシスタ N 3 とのサイ ズ比で、 ソース 接地 ト ラ ンジス タ N 1 を流れる ド レイ ン電流が決まる。 The drain of transistor N 3 connected to the gate of 1 via resistor R 2 is connected to power supply VDD via resistor R 1, and the source is connected to ground. By configuring the current mirror circuit in this way, the source ratio is determined by the size ratio between the source ground transistor N 1 and the 卜 transistor N 3. The drain current flowing through the ground transistor N 1 is determined.
N 4 , N 5はバイ アス回路を構成する ト ラ ンジス タであ り 、 ゲー ト接 地 ト ランジスタ N 2のバイアスを決定する。 このバイアス回路は、 その 一端が抵抗 R 3を介して電源 V D Dに接続され、 他端がグラン ドに接続 されている。 R Lは負荷抵抗であ り 、 ゲー ト接地 ト ランジスタ N 2の出 力 （ ド レイ ン） と電源 V D Dとの間に接続されている。 また、 信号の出 力端 O U T (ゲー ト接地 ト ラ ンジスタ N 2の ド レイ ン） と信号の入力端 I N (ソース接地 ト ランジスタ N 1 のゲー ト） と間には、 帰還回路が設 けられている。 この帰還回路は、 抵抗 R Nおよびキャパシタ C Nの直列 接続によ り構成されている。  N 4 and N 5 are transistors constituting the bias circuit, and determine the bias of the gate ground transistor N 2. One end of this bias circuit is connected to the power supply V DD via the resistor R 3, and the other end is connected to the ground. R L is a load resistance, and is connected between the output (drain) of the gate ground transistor N 2 and the power supply V DD. Also, a feedback circuit is provided between the signal output terminal OUT (gate ground transistor N 2 drain) and the signal input terminal IN (source ground transistor N 1 gate). ing. This feedback circuit is composed of a series connection of a resistor R N and a capacitor C N.
一般に、 カ ス コー ド増幅器は、 入力 と 出力 と の交流的な結合を防止す る 目 的で使用 される。 すなわち、 ゲー ト接地 ト ラ ンジス タ N 2が無い と 、 出力信号はソース接地 ト ラ ンジスタ！^ 1 のゲー ト 一 ド レイ ン間容量で 入力に帰還し、 高周波領域まで安定した動作ができ な く なる。 したがつ て、 入力 と 出力 と のアイ ソ レーシ ョ ンを と る こ と を 目的と して、 ト ラ ン ジスタのカス コ ー ド接続が用いられるのである。  In general, a cascode amplifier is used for the purpose of preventing AC coupling between an input and an output. In other words, if the gate ground transistor N2 is not available, the output signal will be the source ground transistor! It returns to the input with the capacitance between the gate and drain of ^ 1 and stable operation is not possible up to the high frequency range. Therefore, transistor cascode connection is used for the purpose of isolating the input and output.
これに対して、 本実施形態の L N Aでは、 入力 ト ラ ンス等を介さずに アンテナ と L N Aと を直接接続でき る よ う にするために、 帰還型の構成 を採用 している。 すなわち、 負帰還抵抗 R Nを介 して出力信号を入力に 帰還する構成のため、 入力 と 出力 と のアイ ソ レーシ ョ ンはそもそも必要 でなく 、 その意味からすれば ト ラ ンジスタ をカス コ ー ド接続する必要は ない。  On the other hand, the LNA of this embodiment employs a feedback type configuration so that the antenna and LNA can be directly connected without using an input transformer or the like. In other words, since the output signal is fed back to the input via the negative feedback resistor RN, the isolation between the input and the output is not necessary in the first place, and in that sense, the transistor is cascaded. There is no need to connect.
しかし、 L N Aは低い雑音指数で所望の増幅度を得る こ とが必要であ る。 そのためには、 増幅用の入力 ト ラ ンジスタはでき るだけ微細化した プロセスのデバイスを用いる こ とが好ま しい。 そこで本実施形態では、 本来不要なカ ス コー ド増幅器 （ゲー ト接地 ト ラ ンジス タ N 2 ) を次段に 設ける。 そ して、 初段増幅器である ソース接地 ト ラ ンジスタ N 1 には微 細化プロセスのデバイスを用い、 次段増幅器であるゲー ト接地 ト ランジ ス タ N 2は電源電圧 V D Dに応じた耐圧を有するデバイ スを用いる構成 にしている。 However, it is necessary for LNA to obtain a desired amplification factor with a low noise figure. For this purpose, it is preferable to use a device with a process that is as miniaturized as possible for the input transistor for amplification. Therefore, in this embodiment, an originally unnecessary cascode amplifier (gate grounded transistor N 2) is placed in the next stage. Provide. The first-stage amplifier, grounded-source transistor N1, uses a device of the miniaturization process, and the next-stage amplifier, gate-grounded transistor N2, has a breakdown voltage according to the power supply voltage VDD. The device is configured to use.
すなわち、 本実施形態では、 負荷抵抗 R Lを介して電源 V D Dに接続 されるゲー ト接地 ト ラ ンジス タ N 2に関しては、 電源 V D D以上の耐圧 を有するデバイ ス を用いる。 例えば電源 V D Dの電圧が 3 [V]の場合は 、 3 [V]以上の耐圧を持たせるこ とが可能なプロセスルールでゲー ト接 地 ト ランジスタ N 2を構成する。 一方、 ソース接地 ト ランジスタ N 1 は 、 ゲ一ト接地 ト ラ ンジスタ N 2 よ り も微細化されたプロセスルールによ り構成する （ 3 [V]以下の耐圧を持たせるプロセスルールで良い） 。 そ して、 ゲ一 ト接地 ト ラ ンジスタ N 2に対して固定のバイ アス電圧を 与える こ と によ り 、 ソース接地 ト ランジスタ N 1 の ド レイ ン電圧が所定 値以上にはならないよ う にする。 ト ラ ンジスタ N 4 , N 5はそのための バイ アス回路である。 ソース接地 ト ラ ンジスタ N 1の ド レイ ン電圧は、 ゲー ト接地 ト ラ ンジスタ！^ 2のゲー トバイ アス電位からゲ一 ト一 ソース 間電圧 V gsを引いたものである。 ゲー ト接地 ト ラ ンジス タ N 2のゲー ト バイ アス電位は 2 Vgsであ り 、 ゲ一 ト接地 ト ランジスタ N 2のゲ一 トー ソース間電位を V gs ' とすれば、  That is, in the present embodiment, a device having a breakdown voltage equal to or higher than the power supply V DD is used for the gate ground transistor N 2 connected to the power supply V DD via the load resistor RL. For example, when the voltage of the power supply V DD is 3 [V], the gate ground transistor N 2 is configured with a process rule that can have a withstand voltage of 3 [V] or higher. On the other hand, the source grounded transistor N 1 is configured with a process rule that is finer than that of the gate grounded transistor N 2 (a process rule having a breakdown voltage of 3 [V] or less is acceptable). In addition, by applying a fixed bias voltage to the gate ground transistor N 2, the drain voltage of the source ground transistor N 1 does not exceed the specified value. To do. Transistors N 4 and N 5 are bias circuits for this purpose. The drain voltage of the grounded source transistor N 1 is the gate grounded transistor! This is the gate bias potential of ^ 2 minus the gate-source voltage V gs. The gate bias potential of the gate ground transistor N 2 is 2 Vgs, and if the gate-to-source potential of the gate ground transistor N 2 is V gs ′,
2 V gs- V gs' ^ V gs  2 V gs- V gs' ^ V gs
と なる。 It becomes.
以上のよ う に構成 した本実施形態の L N Aによれば、 ト ラ ンジスタ ！^ 1 , N 2 をカ ス コー ド接続し、 電源 V D Dに近い方に接続されたゲー ト 接地 ト ラ ンジスタ N 2において電源電圧以上の耐圧を持たせる こ と で、 初段増幅器と して用いる ソース接地 ト ラ ンジスタ N 1 には電源電圧以上 の耐圧が不要と なる。 これによ り 、 ソース接地 ト ラ ンジス タ N 1 をゲー ト接地 ト ラ ンジスタ N 2 よ り も微細化されたプロ セスルールで構成する ことができ、 雑音指数を低減するこ とができる。 According to the LNA of the present embodiment configured as described above, the transistor! ^ 1, N 2 is connected in cascode, and the gate grounded transistor N 2 connected closer to the power supply VDD has a withstand voltage higher than the power supply voltage. The ground transistor N 1 does not require a breakdown voltage higher than the power supply voltage. As a result, the grounded source transistor N 1 is connected to the gate. It can be configured with a process rule that is finer than the grounded transistor N 2, and the noise figure can be reduced.
なお、 上記図 2に示した回路は、 本発明を実施するにあたっての具体 化の一例を示したものに過ぎず、 これによつて本発明の技術的範囲が限 定的に解釈されてはならないものである。 すなわち、 本発明はその精神 、 またはその主要な特徴から逸脱することなく 、 様々な形で実施するこ とができる。 産業上の利用可能性  Note that the circuit shown in FIG. 2 is merely an example of the implementation of the present invention, and the technical scope of the present invention should not be construed in a limited way. Is. That is, the present invention can be implemented in various forms without departing from the spirit or the main features thereof. Industrial applicability
本発明は、 帰還回路を有するソース接地型低雑音増幅器に有用である  The present invention is useful for a common source low noise amplifier having a feedback circuit.

Claims

請 求 の 範 囲 The scope of the claims
1 . 信号の入力端にゲ一 トが接続されたソース接地 トランジスタ と、 上記ソース接地 ト ラ ンジス タ にカス コー ド接続される と と もに、 ド レ インが信号の出力端に接続されたゲー ト接地 トランジスタ と、 1. A grounded source transistor with a gate connected to the signal input terminal, a cascode connection to the source grounded transistor, and a drain connected to the signal output terminal. A gate-grounded transistor,
上記ゲー ト接地 ト ラ ンジス タの出力と電源との間に接続された負荷抵 杭と、  A load resistance pile connected between the output of the gate ground transistor and the power source;
上記信号の入力端と上記信号の出力端との間に接続された帰還回路と を備え、  A feedback circuit connected between the input end of the signal and the output end of the signal,
上記ソース接地 ト ラ ンジス タは上記ゲ一 ト接地 ト ラ ンジス タ よ り も微 細化されたプロセスルールによ り構成されていることを特徴とする低雑 音増幅器。  The low-noise amplifier characterized in that the source grounded transistor is configured by a process rule that is finer than the gate grounded transistor.
2 . 上記ゲー ト接地 トランジスタ.に対して固定のバイアス電圧を与える バイ アス回路を備えたことを特徴とする請求の範囲第 1項に記載の低雑 音増幅器。  2. The low noise amplifier according to claim 1, further comprising a bias circuit that applies a fixed bias voltage to the gate-grounded transistor.
PCT/JP2007/069902 2006-10-18 2007-10-04 Low noise amplifier WO2008047693A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006283631A JP2008103889A (en) 2006-10-18 2006-10-18 Low-noise amplifier
JP2006-283631 2006-10-18

Publications (1)

Publication Number Publication Date
WO2008047693A1 true WO2008047693A1 (en) 2008-04-24

Family

ID=39313924

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/069902 WO2008047693A1 (en) 2006-10-18 2007-10-04 Low noise amplifier

Country Status (2)

Country Link
JP (1) JP2008103889A (en)
WO (1) WO2008047693A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505955A (en) * 2016-10-26 2017-03-15 天津大学 A kind of Ku band broadband low-noise amplifiers based on CMOS technology

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854149B (en) * 2010-06-02 2012-06-27 东南大学 Preamplifier design method and on-chip preamplifier design method
JP2012054685A (en) * 2010-08-31 2012-03-15 Asahi Kasei Electronics Co Ltd Wideband amplifier
JP5879547B2 (en) * 2011-06-01 2016-03-08 パナソニックＩｐマネジメント株式会社 Low noise amplifier with through mode
JP2020129721A (en) * 2019-02-07 2020-08-27 株式会社東芝 High-frequency amplifier circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410804A (en) * 1990-04-27 1992-01-16 Sumitomo Electric Ind Ltd Integrated circuit device
JPH07183735A (en) * 1993-12-22 1995-07-21 Nec Corp Semiconductor integrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6264106A (en) * 1985-09-17 1987-03-23 Toshiba Corp Amplifier circuit
JP2853763B2 (en) * 1996-08-29 1999-02-03 日本電気株式会社 Amplifier circuit
US6504433B1 (en) * 2000-09-15 2003-01-07 Atheros Communications, Inc. CMOS transceiver having an integrated power amplifier
JP2005175819A (en) * 2003-12-10 2005-06-30 Sony Corp Amplifier and communication device
JP2005311689A (en) * 2004-04-21 2005-11-04 Sharp Corp High breakdown voltage cascode amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410804A (en) * 1990-04-27 1992-01-16 Sumitomo Electric Ind Ltd Integrated circuit device
JPH07183735A (en) * 1993-12-22 1995-07-21 Nec Corp Semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505955A (en) * 2016-10-26 2017-03-15 天津大学 A kind of Ku band broadband low-noise amplifiers based on CMOS technology
CN106505955B (en) * 2016-10-26 2019-03-22 天津大学 A kind of Ku band broadband low-noise amplifier based on CMOS technology

Also Published As

Publication number Publication date
JP2008103889A (en) 2008-05-01

Similar Documents

Publication Publication Date Title
US7420423B2 (en) Active balun device
KR101237565B1 (en) Amplifier with improved linearization
JP5879547B2 (en) Low noise amplifier with through mode
JP4146256B2 (en) Variable gain amplifier
US7622995B2 (en) Negative-feedback type ultra-wideband signal amplification circuit
US20120064852A1 (en) Low noise amplifier having both ultra-high linearity and low noise characteristic and radio receiver including the same
US20060152288A1 (en) Method and system for amplifying a signal
KR20190114826A (en) Amplification circuit
KR101327551B1 (en) Low noise amplifier
WO2008047693A1 (en) Low noise amplifier
US20100308914A1 (en) Low noise amplifier
JP2011151771A (en) Electronic circuit
US20080074194A1 (en) Amplifying circuit utilizing nonlinear gate capacitance for enhancing linearity and related method thereof
US7508264B1 (en) DC-couples RF multi-stage amplifier
JP2006279599A (en) Amplifying circuit
US8339205B1 (en) Low power wide-band amplifier with reused current
WO2006095416A1 (en) High frequency amplifier with attenuator
WO2012004840A1 (en) Amplifier with pass-through
US20110109392A1 (en) Low noise amplifier
Singh et al. A common-gate cascaded with cascoded self-bias common source approach for 3.1–10.6 GHz UWB low noise amplifier
JP2009077142A (en) Low-noise amplifying circuit
JP3515725B2 (en) Low current amplifier circuit
JP2007214748A (en) Broadband amplifier circuit
CN110661494A (en) High-frequency amplifier circuit and semiconductor device
US20220140793A1 (en) Rf amplifier apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07829640

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07829640

Country of ref document: EP

Kind code of ref document: A1