JP2009077142A - Low-noise amplifying circuit - Google Patents

Low-noise amplifying circuit Download PDF

Info

Publication number
JP2009077142A
JP2009077142A JP2007244037A JP2007244037A JP2009077142A JP 2009077142 A JP2009077142 A JP 2009077142A JP 2007244037 A JP2007244037 A JP 2007244037A JP 2007244037 A JP2007244037 A JP 2007244037A JP 2009077142 A JP2009077142 A JP 2009077142A
Authority
JP
Japan
Prior art keywords
source
circuit
input
noise
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007244037A
Other languages
Japanese (ja)
Inventor
Hiroshi Yamazaki
博 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007244037A priority Critical patent/JP2009077142A/en
Publication of JP2009077142A publication Critical patent/JP2009077142A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-noise amplifying circuit using an MOSFET which can satisfy an input matching characteristic and a low noise characteristic. <P>SOLUTION: A low-noise amplifying circuit has an input terminal connected to a signal source, an amplifying unit amplifying an input signal of the input terminal, and a terminal circuit having input impedance provided between the input terminal and the amplifying unit and matching with the impedance of a signal source. The terminal circuit has a grounded-gate transistor in which a load impedance circuit is connected to a drain and the input terminal is connected to a source, and the source and the drain of the grounded-gate are connected to the input of the amplifying unit through first and second capacity elements. When thermal noise is generated in the grounded-gate transistor, a voltage variation is generated in the source, and a voltage variation obtained by multiplying a gain of the grounded-gate transistor by the source voltage variation is generated in the drain in a reverse phase. Therefore, by connecting the voltage variation of the source and the voltage variation of the reverse phase of the drain to the amplifying unit with the first and the second capacity elements, an influence of the thermal noise of the grounded-gate transistor can be controlled or removed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は,低雑音増幅回路に関し,特に,MOSFETからなり熱雑音を低減した低雑音増幅回路に関する。   The present invention relates to a low noise amplifying circuit, and more particularly to a low noise amplifying circuit comprising a MOSFET and having reduced thermal noise.

携帯無線機器の小型化,省電力化に伴って,無線受信装置の入力部に設けられる低雑音増幅回路(LNA)を従来のバイポーラトランジスタではなくMOSFETで構成することが望まれている。しかし,MOSFETはそれ自体が熱雑音を発生するので,この熱雑音を抑制することが必要になる。   Along with the miniaturization and power saving of portable wireless devices, it is desired that the low noise amplifier circuit (LNA) provided in the input unit of the wireless receiver is constituted by a MOSFET instead of a conventional bipolar transistor. However, since the MOSFET itself generates thermal noise, it is necessary to suppress this thermal noise.

低雑音増幅回路は,入力整合特性と低雑音特性とが要求される。低雑音増幅回路は無線受信装置の入力部に設けられるので,低雑音増幅回路の入力インピーダンスを低雑音増幅回路の入力側に設けられる同軸ケーブルやフィルタなどのインピーダンスと整合させることで,アンテナから入力される微少信号を反射することなく効率的に入力することができる。そして,低雑音化することでより微少な入力信号を雑音に埋もれさせることなく受信することができる。   Low noise amplifier circuits are required to have input matching characteristics and low noise characteristics. Since the low-noise amplifier circuit is provided at the input section of the wireless receiver, input from the antenna is achieved by matching the input impedance of the low-noise amplifier circuit with the impedance of the coaxial cable or filter provided on the input side of the low-noise amplifier circuit. Can be input efficiently without reflection. Further, by reducing the noise, a finer input signal can be received without being buried in noise.

低雑音増幅回路については,例えば以下の特許文献1,2,3,非特許文献1に記載されている。
特開平11―31931号公報 特開2005−64747号公報 特開2002−271147号公報 F.Bruccoleri, B.Nauta 他, “Wide-Band CMOS Low-Noise Amplifier Exploiting Thermal Noise Canceling,” IEEE Journal of Solid-State Circuits, Vol. 39, pp.275-282, Feb. 2004
The low noise amplifier circuit is described in, for example, the following Patent Documents 1, 2, 3, and Non-Patent Document 1.
JP-A-11-31931 JP 2005-64747 A JP 2002-271147 A F.Bruccoleri, B.Nauta et al., “Wide-Band CMOS Low-Noise Amplifier Exploiting Thermal Noise Canceling,” IEEE Journal of Solid-State Circuits, Vol. 39, pp.275-282, Feb. 2004

低雑音特性を実現するためには,MOSFETの入力換算雑音を低減させることが必要になる。特に,近年の高集積化による短チャネル化によりMOSFET自体が雑音源になっている。MOSFETの入力換算雑音は,MOSFETの相互コンダクタンスgmを大きくすることで低減できることが分かっている。   In order to realize low noise characteristics, it is necessary to reduce the input conversion noise of the MOSFET. In particular, the MOSFET itself has become a noise source due to the recent trend toward shorter channels due to higher integration. It has been found that the input conversion noise of the MOSFET can be reduced by increasing the mutual conductance gm of the MOSFET.

しかしながら,相互コンダクタンスgmを大きくすることと,入力整合特性とを両立させることが困難になる。例えば,ゲート接地増幅回路の場合,その入力インピーダンスZin=1/gmを入力側の信号源インピーダンスRsと同等にすれば広帯域で良好な入力整合特性を実現できる。しかし,前述のとおりMOSFETの熱雑音低減化のためには相互インダクタンスgmをできるだけ大きくするという制約があり,入力整合特性との両立は容易でない。   However, it is difficult to increase both the mutual conductance gm and the input matching characteristics. For example, in the case of a grounded gate amplifier circuit, if the input impedance Zin = 1 / gm is made equal to the signal source impedance Rs on the input side, good input matching characteristics can be realized in a wide band. However, as described above, in order to reduce the thermal noise of the MOSFET, there is a restriction that the mutual inductance gm is made as large as possible, and it is not easy to achieve both the input matching characteristics.

さらに,ソース接地増幅回路の場合は,入力がMOSFETのゲートに接続されるため,入力インピーダンスが容量性(インピーダンス無限大の開放端子)になり,広帯域で良好な入力整合特性を持つ終端回路をゲートの入力段に設けることが必要になる。ただし,この終端回路を抵抗やMOSFETで構成すると,それらの熱雑音が加算され増幅回路の雑音指標(NF)が1より遙かに大きくなってしまう。つまり,ソース接地増幅回路と終端回路とを組み合わせた構成でも,良好な入力整合特性は得られても,低雑音化が困難である。   Furthermore, in the case of a grounded source amplifier circuit, the input is connected to the gate of the MOSFET, so the input impedance is capacitive (open terminal with infinite impedance), and a termination circuit with good input matching characteristics in a wide band is gated. Must be provided at the input stage. However, if this termination circuit is composed of a resistor or a MOSFET, the thermal noise is added and the noise index (NF) of the amplifier circuit becomes much larger than 1. In other words, it is difficult to reduce the noise even if a configuration in which the common source amplifier circuit and the termination circuit are combined and a good input matching characteristic is obtained.

そこで,本発明の目的は,入力整合特性と低雑音特性とを満たすことができるMOSFETによる低雑音増幅回路を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a low noise amplifier circuit using a MOSFET that can satisfy an input matching characteristic and a low noise characteristic.

また,本発明の別の目的は,低雑音特性で且つ入力整合特性を持つ終端回路を有する低雑音増幅回路を提供することにある。   Another object of the present invention is to provide a low noise amplifier circuit having a termination circuit having low noise characteristics and input matching characteristics.

上記の目的を達成するために,本発明の第1の側面によれば,低雑音増幅回路は,信号源に接続された入力端子と,入力端子の入力信号を増幅する増幅ユニットと,入力端子と増幅ユニットとの間に設けられ信号源のインピーダンスと整合する入力インピーダンスをもつ終端回路とを有する。この終端回路は,ドレインに負荷インピーダンス回路が接続されソースに前記入力端子が接続されたゲート接地トランジスタを有し,ゲート接地トランジスタのソースとドレインとがそれぞれ第1,第2の容量素子を介して増幅ユニットの入力に結合されている。ゲート接地トランジスタに熱雑音が発生したとき,ソースに電圧変動が発生すると共に,ドレインにそのソース電圧変動にゲート接地トランジスタのゲインを乗じた電圧変動が逆相で発生する。よって,ソースの電圧変動とドレインの逆相の電圧変動とを第1,第2の容量素子で増幅ユニットに結合することで,ゲート接地トランジスタの熱雑音の影響を抑制または除去することができる。   In order to achieve the above object, according to a first aspect of the present invention, a low noise amplifier circuit includes an input terminal connected to a signal source, an amplification unit that amplifies an input signal of the input terminal, and an input terminal. And a termination circuit having an input impedance that matches the impedance of the signal source. This termination circuit has a grounded-gate transistor having a drain connected to a load impedance circuit and a source connected to the input terminal, and the source and drain of the grounded-gate transistor are connected to the first and second capacitive elements, respectively. Coupled to the input of the amplification unit. When thermal noise occurs in the grounded-gate transistor, voltage variation occurs in the source, and voltage variation in the drain that is obtained by multiplying the source voltage variation by the gain of the grounded-gate transistor occurs in reverse phase. Therefore, the influence of the thermal noise of the grounded-gate transistor can be suppressed or eliminated by coupling the voltage fluctuation of the source and the voltage fluctuation of the reverse phase of the drain to the amplification unit by the first and second capacitive elements.

本発明によれば,入力整合特性と低雑音特性とを満たすことができるMOSFETによる低雑音増幅回路が得られる。また,低雑音特性で且つ入力整合特性を持つ終端回路を有する低雑音増幅回路を提供することができる。   According to the present invention, it is possible to obtain a low noise amplifier circuit using a MOSFET that can satisfy the input matching characteristic and the low noise characteristic. Further, it is possible to provide a low noise amplifier circuit having a termination circuit having low noise characteristics and input matching characteristics.

以下,図面にしたがって本発明の実施の形態について説明する。但し,本発明の技術的範囲はこれらの実施の形態に限定されず,特許請求の範囲に記載された事項とその均等物まで及ぶものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.

近年のCMOSプロセスにより生成される微細化されたMOSFETは,短チャネル化されており,それ自体がノイズ源になる。MOSFETの入力換算雑音νnは,以下の式(1)に示されるとおりである。ここで,kBはボルツマン定数,Tは温度,γはMOSFETの雑音係数,gmはMOSFETの相互コンダクタンスである。 A miniaturized MOSFET generated by a recent CMOS process has a short channel and itself becomes a noise source. The input conversion noise ν n of the MOSFET is as shown in the following equation (1). Here, k B is the Boltzmann constant, T is the temperature, γ is the noise coefficient of the MOSFET, and gm is the mutual conductance of the MOSFET.

Figure 2009077142
上記(1)式によれば,相互コンダクタンスgmをできるだけ大きくすることで,入力換算雑音を低減することができる。
Figure 2009077142
According to the above equation (1), the input conversion noise can be reduced by increasing the mutual conductance gm as much as possible.

ところで,低雑音増幅回路をゲート接地トランジスタで構成した場合,入力信号がゲート接地トランジスタのソースに入力され,増幅された信号がドレインから出力される。その場合のゲート接地トランジスタの入力インピーダンスZinは,Zin=1/gmである。よって,この入力インピーダンスZinを信号源インピーダンスRと同等にすれば,広帯域で良好な入力整合特性を実現できる。しかし,前述のとおり,MOSFETの熱雑音低減のためには相互コンダクタンスgmをできるだけ大きくすることが必要であり,熱雑音低減と入力整合特性とを両立させることは困難である。 By the way, when the low-noise amplifier circuit is composed of a grounded-gate transistor, an input signal is input to the source of the grounded-gate transistor, and an amplified signal is output from the drain. In this case, the input impedance Zin of the common-gate transistor is Zin = 1 / gm. Therefore, if this input impedance Zin is made equal to the signal source impedance R s , good input matching characteristics can be realized in a wide band. However, as described above, in order to reduce the thermal noise of the MOSFET, it is necessary to increase the mutual conductance gm as much as possible, and it is difficult to achieve both thermal noise reduction and input matching characteristics.

一方,低雑音増幅回路をソース接地トランジスタで構成した場合,入力信号がソース接地トランジスタのゲートに入力され,増幅された信号がドレインから出力される。この場合も相互コンダクタンスgmをできるだけ大きくすればMOSFETの熱雑音を低減することができる。しかし,ゲートはゲート酸化膜による容量性の端子であるので,信号源インピーダンスRとインピーダンス整合するためには,入力端子に広帯域で良好な入力整合特性を有する終端回路を設ける必要がある。 On the other hand, when the low noise amplifier circuit is composed of a common source transistor, an input signal is input to the gate of the common source transistor, and an amplified signal is output from the drain. Also in this case, if the mutual conductance gm is made as large as possible, the thermal noise of the MOSFET can be reduced. However, since the gate is a capacitive terminal formed of a gate oxide film, in order to perform impedance matching with the signal source impedance R s , it is necessary to provide a termination circuit having good input matching characteristics in a wide band at the input terminal.

図1は,ソース接地増幅回路の一例を示す図である。図1には,信号源インピーダンスRを有する信号源Vが入力端子INに接続され,入力端子INの入力信号を増幅して出力端子OUTから出力する低雑音増幅回路LNAが示されている。低雑音増幅回路LNAは,ソースがグランドVssに接続され,ドレインが負荷インピーダンスRに接続され,ゲートに入力信号が入力されるソース接地トランジスタQ1と,入力端子INとゲートとの間に設けられた抵抗素子Rからなる終端回路TCとで構成される。 FIG. 1 is a diagram illustrating an example of a common source amplifier circuit. FIG. 1 shows a low noise amplifier circuit LNA in which a signal source V s having a signal source impedance R s is connected to an input terminal IN, amplifies an input signal of the input terminal IN, and outputs the amplified signal from the output terminal OUT. . The low noise amplifier circuit LNA is provided between a source grounded transistor Q1 having a source connected to the ground Vss, a drain connected to the load impedance RL , and an input signal input to the gate, and the input terminal IN and the gate. constituted by the termination circuit TC consisting resistive element R M.

入力端子INには,図示しないアンテナで受信した微少入力信号が同軸ケーブルやフィルタを介して入力する。これらの同軸ケーブルやフィルタのインピーダンスが信号源インピーダンスRに対応する。そして,終端回路TCの抵抗素子Rの抵抗値Rが信号源インピーダンスRと等しくなれば(R=R),良好な入力整合特性が得られ,入力信号がトランジスタQ1のゲートで反射することはない。 A minute input signal received by an antenna (not shown) is input to the input terminal IN via a coaxial cable or a filter. Impedance of the coaxial cable and the filter corresponds to the signal source impedance R s. Then, if the resistance value R M of the resistive element R M of the termination circuit TC is equal to the signal source impedance R s (R M = R S ), good input matching characteristics can be obtained, the input signal is at the gate of the transistor Q1 There is no reflection.

しかしながら,この回路の雑音指標NFは,以下の式(2)に示されるとおり,信号源インピーダンスRのノイズ4kBTRと,終端回路の抵抗素子RMのノイズ4kBTRと,ソース接地トランジスタQ1のノイズ4kBTγ/gmとの和を,信号源インピーダンスRのノイズ4kBTRで除算して求められる。 However, the noise index NF of this circuit includes the noise 4k B TR S of the signal source impedance R s , the noise 4k B TR M of the resistance element RM of the termination circuit, and the source ground as shown in the following formula (2). It is obtained by dividing the sum of the noise 4k B Tγ / gm of the transistor Q1 by the noise 4k B TR S of the signal source impedance R s .

Figure 2009077142
上記(2)式では,インピーダンス整合の条件R=Rに基づいて簡略化されている。
Figure 2009077142
In the above equation (2), the impedance matching condition R M = R S is simplified.

(2)式によれば,相互コンダクタンスgmをどんなに大きくしても,雑音指標NFは2を上回ってしまうことがわかる。雑音指標は,全体の雑音を信号源の雑音で正規化して求められ,信号源の雑音以外に雑音が発生しない時にNF=1の理想的な状態になる。つまり,(2)式は,信号源の雑音と同程度以上の雑音が低雑音増幅回路LNAで発生していることを意味する。   According to equation (2), it can be seen that the noise index NF exceeds 2 no matter how large the mutual conductance gm is. The noise index is obtained by normalizing the entire noise with the noise of the signal source, and is in an ideal state where NF = 1 when no noise other than the noise of the signal source is generated. In other words, the expression (2) means that noise equal to or higher than the noise of the signal source is generated in the low noise amplifier circuit LNA.

図2は,ソース接地増幅回路の別の例を示す図である。この例では,終端回路TCがゲート接地のMOSFETQ2で構成されている。それ以外は,図1と同じである。終端回路TCのゲート接地トランジスタQ2は,ゲートに定電圧V2が印加され,ドレインが電源Vddに接続され,ソースが入力端子INに接続される。そして,ソースのノードn2は容量素子C0を介してソース接地トランジスタQ1のゲートに接続される。   FIG. 2 is a diagram illustrating another example of the common-source amplifier circuit. In this example, the termination circuit TC is composed of a MOSFET Q2 having a common gate. The rest is the same as FIG. The grounded transistor Q2 of the termination circuit TC has a constant voltage V2 applied to the gate, a drain connected to the power supply Vdd, and a source connected to the input terminal IN. The source node n2 is connected to the gate of the common source transistor Q1 via the capacitive element C0.

ゲート接地トランジスタQ2のソース端子からみた入力インピーダンスは1/gmMである(gmMはQ2の相互コンダクタンス)。よって,入力整合特性を得るためには,信号源インピーダンスRとトランジスタQ2の入力インピーダンス1/gmMとを等しくすることが必要になる(R=1/gmM)。 The input impedance viewed from the source terminal of the common-gate transistor Q2 is 1 / gmM (gmm is the mutual conductance of Q2). Therefore, in order to obtain the input matching characteristics, be equal to the input impedance 1 / GMM source impedance R s and the transistor Q2 is required (R s = 1 / gmM) .

しかしながら,この回路の雑音指標NFは,以下の式(3)に示されるとおり,信号源インピーダンスRのノイズ4kBTRと,終端回路のゲート接地トランジスタQ2のノイズ4kBTγ/gmMと,ソース接地トランジスタQ1のノイズ4kBTγ/gmとの和を,信号源インピーダンスRのノイズ4kBTRで除算して求められる。 However, noise index NF of this circuit, as shown in the following equation (3), the noise 4k B TR S of the signal source impedance R s, and noise 4k B Tγ / gmM gate-grounded transistor Q2 termination circuit, It is obtained by dividing the sum of the noise 4 k B Tγ / gm of the common source transistor Q1 by the noise 4 k B TR S of the signal source impedance R s .

Figure 2009077142
上記(3)式では,インピーダンス整合の条件R=1/gmMに基づいて簡略化されている。(3)式によれば,相互コンダクタンスgmをどんなに大きくしても,雑音指標NFは1+γを上回ってしまうことがわかる。しかも,古い世代の微細化されていないMOSFETの場合はMOSFETの雑音係数γは2/3程度であったが,近年の微細化されたMOSFETでは雑音係数γは2〜3と高くなっている。よって,上記の雑音指標NFの相互コンダクタンスgmを大きくしても3〜4を上回ることになる。
Figure 2009077142
The expression (3) is simplified based on the impedance matching condition R s = 1 / gmM. According to equation (3), it can be seen that no matter how large the mutual conductance gm is, the noise index NF exceeds 1 + γ. In addition, in the case of an old generation unminiaturized MOSFET, the noise coefficient γ of the MOSFET is about 2/3, but in recent miniaturized MOSFETs, the noise coefficient γ is as high as 2-3. Therefore, even if the mutual conductance gm of the noise index NF is increased, it exceeds 3-4.

以上の通り,図1,図2の増幅回路では良好な入力整合特性は得られても低雑音化することは困難である。   As described above, it is difficult to reduce noise in the amplifier circuits of FIGS. 1 and 2 even if good input matching characteristics are obtained.

図3は,本実施の形態における低雑音増幅回路の基本構成を示す図である。図3の低雑音増幅回路LNAは,入力端子INに信号源インピーダンスRを有する信号源Vが接続されている。また,入力端子INにはインダクタンス素子Liが接続される。さらに,低雑音増幅回路LNAは,ソースが接地され,ドレインが負荷インピーダンスRを介して電源Vddに接続され,ゲートに入力端子INの入力信号が入力されるソース接地トランジスタQ1を有する。これによりソース接地増幅回路が構成される。さらに,入力端子INとトランジスタQ1のゲートとの間に設けられた終端回路TCは,ソースn2が入力端子INに接続され,ドレインn3が負荷インピーダンス回路Rを介して電源Vddに接続され,ゲートが定電圧V3に接続されたゲート接地トランジスタQ3を有する。つまり,ゲート接地トランジスタQ3に負荷インピーダンス回路Rを接続することで,電圧ゲインA=R・gmMのゲート接地増幅回路が構成される。そして,終端回路TCは,トランジスタQ3のソース端子n2とドレイン端子n3とを終端回路の出力端子n4に結合する第1,第2の容量素子C1,C2を有する。上記のソース接地トランジスタQ1とゲート接地トランジスタQ3とは,Nチャネル型MOSFETである。ただし,これらをPチャネル型MOSFETで構成することも可能である。 FIG. 3 is a diagram showing a basic configuration of the low noise amplifier circuit according to the present embodiment. Low noise amplifier circuit LNA of FIG. 3, the signal source V s having a signal source impedance R s to the input terminal IN is connected. An inductance element Li is connected to the input terminal IN. Further, the low noise amplifier circuit LNA has a source grounded transistor Q1 whose source is grounded, whose drain is connected to the power supply Vdd via the load impedance RL, and whose gate is inputted with the input signal of the input terminal IN. This constitutes a common source amplifier circuit. Furthermore, the termination circuit TC which is provided between the gate input terminal IN and the transistor Q1 has a source n2 is connected to the input terminal IN, the drain n3 is connected to the power supply Vdd through a load impedance circuit R M, the gate Has a common gate transistor Q3 connected to a constant voltage V3. That is, by connecting the load impedance circuit R M to the gate grounding transistors Q3, constitute grounded-gate amplifier circuit voltage gain A M = R M · gmM. The termination circuit TC includes first and second capacitive elements C1 and C2 that couple the source terminal n2 and the drain terminal n3 of the transistor Q3 to the output terminal n4 of the termination circuit. The common source transistor Q1 and the common gate transistor Q3 are N-channel MOSFETs. However, these can also be constituted by P-channel MOSFETs.

図4は,図3の低雑音増幅回路の機能構成を示す図である。図4中の低雑音増幅回路LNAは図3と同じ構成である。すなわち,信号源10が,ゲート接地トランジスタQ3からなるマッチング増幅段12に接続され,マッチング増幅段12の入力インピーダンスが信号源インピーダンスRと等しく設定されている。この場合,マッチング増幅段12のゲート接地トランジスタQ3自体から発生するノイズは,ソース端子n2に電圧変動をもたらす。しかし,ゲート接地トランジスタQ3の増幅機能により,上記電圧変動にトランジスタQ3の電圧ゲインを乗じた逆相の電圧変動がドレイン端子n3に生じる。そこで,ソース端子n2とドレイン端子n3とを第1,第2の容量素子C1,C2からなる結合回路14でノードn4に結合すれば,トランジスタQ3の熱雑音により発生したソース端子n2の電圧変動を,ドレイン端子n3の逆相の電圧変動で相殺することが可能になる。そして,ソース接地トランジスタQ1については,その相互コンダクタンスgmをできるだけ大きくすることで,そのトランジスタQ1による熱雑音は低減できる。その結果,低雑音増幅回路LNAの雑音指標NFをできるだけ1に近づけることができる。 FIG. 4 is a diagram showing a functional configuration of the low-noise amplifier circuit of FIG. The low noise amplifier circuit LNA in FIG. 4 has the same configuration as in FIG. That is, the signal source 10 is connected to the matching amplifier stage 12 comprising a gate grounding transistors Q3, is set equal to the input impedance of the matching amplifier stage 12 is a signal source impedance R s. In this case, noise generated from the common-gate transistor Q3 of the matching amplification stage 12 causes a voltage fluctuation at the source terminal n2. However, due to the amplification function of the common-gate transistor Q3, a negative-phase voltage fluctuation obtained by multiplying the voltage fluctuation by the voltage gain of the transistor Q3 occurs at the drain terminal n3. Therefore, if the source terminal n2 and the drain terminal n3 are coupled to the node n4 by the coupling circuit 14 composed of the first and second capacitive elements C1 and C2, the voltage fluctuation of the source terminal n2 caused by the thermal noise of the transistor Q3 can be reduced. , It is possible to cancel out the voltage fluctuation in the reverse phase of the drain terminal n3. For the common source transistor Q1, the thermal noise caused by the transistor Q1 can be reduced by increasing the mutual conductance gm as much as possible. As a result, the noise index NF of the low noise amplifier circuit LNA can be as close to 1 as possible.

なお,ゲート接地トランジスタQ3のドレイン端子n3には,ソース端子n2の電圧変動をゲイン倍した逆相電圧変動が生じるので,結合回路の第1,第2の容量素子C1,C2の容量比C1:C2を,電圧ゲインA:1にできるだけ近くすることでトランジスタQ3による熱雑音を除去することができる。ただし,電圧ゲインAはプロセスばらつきの影響を受けるので,かならずしもC1:C2=A:1を正確に生成することは容易ではないが,少なくともC1>C2にすることで,熱雑音の低減が可能になる。 Note that a negative phase voltage fluctuation obtained by multiplying the voltage fluctuation of the source terminal n2 by a gain occurs at the drain terminal n3 of the common-gate transistor Q3, so that the capacitance ratio C1: between the first and second capacitive elements C1, C2 of the coupling circuit. By making C2 as close as possible to the voltage gain A M : 1, the thermal noise caused by the transistor Q3 can be removed. However, since the voltage gain A is affected by process variations, it is not always easy to accurately generate C1: C2 = A M : 1, but thermal noise can be reduced by setting at least C1> C2. become.

上記の原理をより詳述すると以下の通りである。まず,受信信号の周波数帯域では容量素子C1,C2のインピーダンスが信号源インピーダンスRよりも大きいとする。この場合,終端回路TCの入力インピーダンスZinはZin=1/gmMであり,良好な入力整合特性を得るためにはZin=Rであるから,gmM=1/Rを満たすことが前提になる。よって,ゲート接地回路の電圧ゲインAは,A=gmM・Rであるから,A=R/Rになる。 The above principle will be described in detail as follows. First, the impedance of the capacitor C1, C2 in the frequency band of the received signal is greater than the source impedance R s. In this case, the input impedance Zin of the termination circuit TC is Zin = 1 / GMM, consisting in order to obtain good input matching characteristic is Zin = R S, assuming that satisfy gmM = 1 / R S . Therefore, the voltage gain A M of the gate grounded circuit, since it is A M = GMM · R M, becomes A M = R M / R S .

そこで,トランジスタQ3の熱雑音として,ドレイン端からソース端に向かってノイズ電流iが発生したと仮定する。このノイズ電流iによりソース端子n3とドレイン端子n2とにノイズ電圧が発生する。 Therefore, it is assumed that the thermal noise of the transistors Q3, noise current i n occurs toward the source end from the drain end. The noise voltage is generated by a noise current i n to the source terminal n3 and the drain terminal n2.

ソース端子n3に対して信号源インピーダンスRとトランジスタQ3(インピーダンスが1/gmM)とが並列に接続されているので,ソース端子n3に発生するノイズ電圧は,ノイズ電流iに並列抵抗の抵抗値を乗算した(4)式のとおりになる。(4)式では,gmM=1/Rに基づいて整理されている。 Since signal source impedance R s and the transistor Q3 to the source terminal n3 and (impedance 1 / GMM) are connected in parallel, the noise voltage generated at the source terminal n3 is the parallel resistance to noise current i n resistor The value is multiplied by (4). In the equation (4), the arrangement is based on gmM = 1 / RS .

Figure 2009077142
一方,ドレイン端子n2には,ソース側と同じノイズ電流−iが発生すると共に,トランジスタQ3の増幅作用により,(4)式のソース端子のノイズ電圧R・i/2に相互コンダクタンスgmMを乗じた電流R・i・gmM/2が発生する。ノイズ電流−iではドレイン端子n3に負のノイズ電圧が発生し,電流R・i・gmM/2ではドレイン端子n3に正のノイズ電圧が発生する。その結果,ドレイン端子n2でのノイズ電圧は,前述の2つの電流に負荷インピーダンスRを乗じて(5)式の通りになる。(5)式では,gmM=1/Rに基づいて整理されている。
Figure 2009077142
On the other hand, the drain terminal n2 is with the same noise current -i n and the source side is generated by the amplifying action of the transistor Q3, (4) expression of a noise voltage R S · i n / 2 transconductance gmM source terminal the current R S · i n · gmM / 2 is generated by multiplying. Negative noise voltage is generated on the drain terminal n3 in noise current -i n, positive noise voltage is generated in the current R S · i n · gmM / 2 in drain terminal n3. As a result, the noise voltage at the drain terminal n2 will as multiplied by the load impedance R M into two currents described previously (5). In the formula (5), it is arranged based on gmM = 1 / RS .

Figure 2009077142
つまり,(5)式のドレインノイズ電圧は,(4)式のソースノイズ電圧の電圧ゲイン倍になっていて,逆相である。したがって,このドレインに生じるノイズ電圧を利用することで,ソースに生じるノイズ電圧を抑制または望ましくは相殺して除去することができる。すなわち,ソース端子n2とドレイン端子n3とを容量素子C1,C2を介して結合することで,終端回路TCの出力端子n4でのゲート接地トランジスタQ3に起因するノイズ電圧は,(6)式のとおりである。(6)式のノイズ電圧は,(4)(5)式のノイズ電圧が容量比C1:C2に基づいて結合されている。
Figure 2009077142
That is, the drain noise voltage of the equation (5) is a voltage gain times the source noise voltage of the equation (4), and is in reverse phase. Therefore, by using the noise voltage generated at the drain, the noise voltage generated at the source can be suppressed or desirably canceled and canceled. That is, by coupling the source terminal n2 and the drain terminal n3 via the capacitive elements C1 and C2, the noise voltage caused by the common-gate transistor Q3 at the output terminal n4 of the termination circuit TC is expressed by the following equation (6). It is. The noise voltage of equation (6) is combined with the noise voltage of equations (4) and (5) based on the capacitance ratio C1: C2.

Figure 2009077142
この(6)式の出力端子n4でのノイズ電圧を0にするためには,(7)式が満たされる必要がある。その結果,(8)式のとおり,容量比C1/C2はトランジスタQ3の電圧ゲインAと等しくなる。
Figure 2009077142
In order to reduce the noise voltage at the output terminal n4 of the equation (6) to 0, the equation (7) needs to be satisfied. As a result, (8) as, capacitive ratio C1 / C2 is equal to the voltage gain A M of the transistor Q3.

Figure 2009077142
Figure 2009077142

Figure 2009077142
以上の通り,図3の終端回路TCのゲート接地増幅回路と結合容量C1,C2とにより,終端回路内のトランジスタQ3に起因するノイズ電圧を抑制または望ましくは除去することができる。
Figure 2009077142
As described above, the noise voltage caused by the transistor Q3 in the termination circuit can be suppressed or desirably removed by the common-gate amplifier circuit and the coupling capacitors C1 and C2 of the termination circuit TC in FIG.

ここで,終端回路TCの入力端子INから出力端子n4までの電圧ゲインについて説明する。入力端子INでの信号振幅をVinとすると,ゲート接地回路Q3のドレイン端子n3での信号振幅は,入力信号振幅Vinに電圧ゲインA=gmM・Rを乗じたA・Vinとなる。したがって,入力信号振幅Vinとドレイン端子n3での信号振幅A・Vinとが容量C1,C2で結合されるので,出力端子n4での信号振幅は(9)式の通りになる。 Here, the voltage gain from the input terminal IN to the output terminal n4 of the termination circuit TC will be described. When the signal amplitude at the input terminal IN and Vin, the signal amplitude at drain terminal n3 of the gate grounded circuit Q3 becomes the voltage gain A M = gmM · R M multiplied by the A M · Vin to the input signal amplitude Vin. Therefore, since the signal amplitude A M · Vin of the input signal amplitude Vin and the drain terminal n3 is coupled by capacitor C1, C2, the signal amplitude at the output terminal n4 becomes as (9).

Figure 2009077142
この(9)式から終端回路TCの入力INから出力n4までの電圧ゲインは,(10)式の通りになる。そして,前述の(8)式のトランジスタQ3に起因するノイズが終端回路の出力端子n4に現れない条件の場合は,(10)式の電圧ゲインは,(11)式のとおりになる。
Figure 2009077142
From this equation (9), the voltage gain from the input IN to the output n4 of the termination circuit TC is as shown in equation (10). Then, under the condition that the noise caused by the transistor Q3 in the above-described equation (8) does not appear at the output terminal n4 of the termination circuit, the voltage gain in the equation (10) is as in the equation (11).

Figure 2009077142
Figure 2009077142

Figure 2009077142
(11)式でゲート接地トランジスタQ3の電圧ゲインAをA>1にすれば,(11)式の電圧ゲインは1以上にすることができ,さらに,電圧ゲインAを大きくすれば(11)式の電圧ゲインは2に近づくことになる。よって,結合容量C1,C2を設けたとしても,終端回路TCによる入力信号振幅Vinが減衰することはない。本実施の形態では,終端回路TCを利用することで,入力信号を減衰することなく終端回路内のゲート接地トランジスタQ3に起因するノイズを抑制または除去することができる。
Figure 2009077142
(11) If equation voltage gain A M of the gate-grounded transistor Q3 to A M> 1, the expression (11) the voltage gain can be 1 or more, further, by increasing the voltage gain A M ( The voltage gain in the equation (11) approaches 2. Therefore, even if the coupling capacitors C1 and C2 are provided, the input signal amplitude Vin by the termination circuit TC is not attenuated. In the present embodiment, by using the termination circuit TC, it is possible to suppress or eliminate noise caused by the common gate transistor Q3 in the termination circuit without attenuating the input signal.

図5は,本実施の形態における低雑音増幅回路の具体的回路構成を示す図である。この回路構成では,終端回路TCは,ゲート接地トランジスタQ3に加えて,ゲート接地トランジスタQ4を設けてカスコード接続にしている。そして,トランジスタQ4のドレイン端子n5を容量素子C2を介して出力端子n4に結合している。トランジスタQ3,Q4のゲートには,それぞれ固定電位V3,V4が接続されている。   FIG. 5 is a diagram showing a specific circuit configuration of the low noise amplifier circuit according to the present embodiment. In this circuit configuration, the termination circuit TC is provided with a grounded gate transistor Q4 in addition to the grounded gate transistor Q3 so as to be in cascode connection. The drain terminal n5 of the transistor Q4 is coupled to the output terminal n4 through the capacitive element C2. Fixed potentials V3 and V4 are connected to the gates of the transistors Q3 and Q4, respectively.

一般に,図3の終端回路TC内のゲート接地トランジスタQ3と負荷インピーダンスRMとによる増幅回路の場合,理想的には,飽和領域ではあるゲート電圧Vgに対し,ドレイン・ソース間電圧VDに対してドレイン電流IDは一定になる。しかし,実際のデバイスでは,ドレイン・ソース間電圧VDに対してドレイン電流IDは正の傾きを有する。そのため,トランジスタ増幅動作によりドレイン・ソース間電圧VDが変化するとドレイン電流IDも変化し,増幅回路の実効的な電圧ゲインが抑えられ,相互インダクタンスgmMを大きくしても実効的な電圧ゲインは10dB程度しかなりえない。   In general, in the case of an amplifier circuit using a grounded-gate transistor Q3 and a load impedance RM in the termination circuit TC of FIG. 3, ideally, the drain voltage with respect to the drain-source voltage VD is drained with respect to the gate voltage Vg in the saturation region. The current ID is constant. However, in an actual device, the drain current ID has a positive slope with respect to the drain-source voltage VD. Therefore, when the drain-source voltage VD changes due to the transistor amplification operation, the drain current ID also changes, and the effective voltage gain of the amplifier circuit is suppressed. Even if the mutual inductance gmM is increased, the effective voltage gain is about 10 dB. But it ’s pretty bad.

そこで,ゲート接地トランジスタQ4を加えることで,トランジスタQ3のドレイン端子n3の電位を固定電圧V4からトランジスタQ4の閾値電圧低い電位に保つことができ,トランジスタQ3のドレイン電圧VDを一定にすることができる。その結果,実効的な電圧ゲインを相互コンダクタンスgmMに対応した大きな値,例えば30〜40dB,にすることができる。   Therefore, by adding the common-gate transistor Q4, the potential of the drain terminal n3 of the transistor Q3 can be maintained from the fixed voltage V4 to a potential lower than the threshold voltage of the transistor Q4, and the drain voltage VD of the transistor Q3 can be made constant. . As a result, the effective voltage gain can be set to a large value corresponding to the mutual conductance gmM, for example, 30 to 40 dB.

よって,カスコード接続にすることで,前述の(11)式の電圧ゲインAを大きくすることができ,終端回路TCによる電圧ゲインを大きくすることができる。 Therefore, by the cascode connection, may be able to increase the voltage gain A M of the aforementioned (11), to increase the voltage gain according to the termination circuit TC.

図5の回路例では,ソース接地トランジスタQ1もカスコード接続にしている。つまり,ソース接地のトランジスタQ1aのドレイン端子と負荷インピーダンスRとの間に,ゲートに固定電位V1bが印加されたトランジスタQ1bを設けている。これにより,ゲート接地トランジスタQ3,Q4と同じ理由で,ソース接地トランジスタQ1aのドレイン電圧が一定に保たれ,ソース接地トランジスタQ1の実効的な電圧ゲインを高くすることできる。なお,ソース接地トランジスタQ1aのゲートには,抵抗R1aと低電圧V1aからなるバイアス回路が接続されている。 In the circuit example of FIG. 5, the common source transistor Q1 is also cascode-connected. That is, the transistor Q1b having a fixed potential V1b applied to the gate is provided between the drain terminal of the source-grounded transistor Q1a and the load impedance RL . As a result, for the same reason as the common gate transistors Q3 and Q4, the drain voltage of the common source transistor Q1a is kept constant, and the effective voltage gain of the common source transistor Q1 can be increased. A bias circuit composed of a resistor R1a and a low voltage V1a is connected to the gate of the common source transistor Q1a.

図6は,本実施の形態における低雑音増幅回路の変型例を示す図である。この例では,終端回路TCの負荷抵抗Rに並列にカスコード接続された2つのPチャネルMOSFETQ5,Q6を設けている。これらのトランジスタQ5,Q6のゲートには固定電位V5,V6が印加されている。つまり,トランジスタQ5,Q6はカスコード接続された定電流源である。図5において,電源電圧Vddが十分に高くない場合は,負荷抵抗Rだけでは十分なバイアス電流を供給できない。それに対して,図6の場合は,負荷抵抗Rに並列に定電流源トランジスタQ5,Q6を設けているので,電源電圧Vddが十分に高くなくても必要なバイアス電流を供給することができる。 FIG. 6 is a diagram showing a modified example of the low-noise amplifier circuit in the present embodiment. In this example, it is provided two P-channel MOSFET Q5, Q6 of the cascode connected in parallel to the load resistor R M of the termination circuit TC. Fixed potentials V5 and V6 are applied to the gates of the transistors Q5 and Q6. That is, the transistors Q5 and Q6 are cascode-connected constant current sources. 5, when the power supply voltage Vdd is not sufficiently high, only the load resistance R M can not supply sufficient bias current. In contrast, in the case of FIG. 6, since there is provided a constant-current source transistors Q5, Q6 in parallel with the load resistor R M, it is possible to supply voltage Vdd to provide the required bias current even be sufficiently high .

図7は,本実施の形態における低雑音増幅回路の別の変型例を示す図である。この例では,終端回路TCの負荷抵抗Rと電源Vddとの間に容量素子C3を設けている。それにより,バイアス電流はトランジスタQ5,Q6の定電流源のみから供給され,負荷抵抗Rからは供給されない。したがって,一定のバイアス電流源にすることできる。ただし,負荷抵抗Rは高周波信号に対しては負荷インピーダンスとして作用する。 FIG. 7 is a diagram showing another modified example of the low-noise amplifier circuit according to the present embodiment. In this example, it is provided a capacitor C3 between the load resistor R M and the power supply Vdd of the termination circuit TC. Thereby, the bias current is supplied only from the constant current source of the transistor Q5, Q6, not supplied from the load resistor R M. Therefore, a constant bias current source can be obtained. However, the load resistor R M is for high frequency signal acting as a load impedance.

図8は,本実施の形態における低雑音増幅回路の別の変型例を示す図である。図8の回路は,図5のNチャネルMOSFETQ1a,Q1b,Q3,Q4を,PチャネルMOSFETで実現した例である。終端回路TCは,PチャネルトランジスタQ3,Q4で構成したカスケード接続のゲート接地トランジスタと,結合容量C1,C2とで構成される。さらに,ソース接地の増幅用のPチャネルトランジスタQ1a,Q1bもカスケード接続されている。   FIG. 8 is a diagram showing another modified example of the low-noise amplifier circuit according to the present embodiment. The circuit of FIG. 8 is an example in which the N-channel MOSFETs Q1a, Q1b, Q3, and Q4 of FIG. 5 are realized by P-channel MOSFETs. Termination circuit TC includes a cascade-connected gate grounded transistor formed of P-channel transistors Q3 and Q4, and coupling capacitors C1 and C2. Further, source-grounded amplification P-channel transistors Q1a and Q1b are also cascade-connected.

なお,図8の回路の終端回路TCの負荷インピーダンス回路を,図6,7のように変形させることも可能である。その場合,バイアス電流源を供給するトランジスタQ5,Q6は,共にNチャネルトランジスタで構成される。   Note that the load impedance circuit of the termination circuit TC of the circuit of FIG. 8 can be modified as shown in FIGS. In that case, the transistors Q5 and Q6 for supplying the bias current source are both N-channel transistors.

以上の実施の形態をまとめると,次の付記のとおりである。   The above embodiment is summarized as follows.

(付記1)信号源に接続された入力端子と,前記入力端子の入力信号を増幅する増幅ユニットと,前記入力端子と前記増幅ユニットとの間に設けられ前記信号源のインピーダンスと整合する入力インピーダンスをもつ終端回路とを有する低雑音増幅回路において,
前記終端回路は,ドレインに負荷インピーダンス回路が接続されソースに前記入力端子が接続されたゲート接地トランジスタと,前記ソースとドレインとをそれぞれ前記増幅ユニットの入力に結合する第1,第2の容量素子を有する結合回路とを有する低雑音増幅回路。
(Supplementary note 1) An input terminal connected to a signal source, an amplification unit that amplifies an input signal of the input terminal, and an input impedance that is provided between the input terminal and the amplification unit and matches the impedance of the signal source In a low noise amplifier circuit having a termination circuit having
The termination circuit includes a grounded-gate transistor having a drain connected to a load impedance circuit and a source connected to the input terminal, and the first and second capacitive elements coupling the source and drain to the input of the amplification unit, respectively. A low noise amplifier circuit.

(付記2)付記1において,
前記結合回路の第1の容量素子が第2の容量素子よりも大きい容量を有することを特徴とする低雑音増幅回路。
(Appendix 2) In Appendix 1,
A low-noise amplifier circuit, wherein the first capacitor element of the coupling circuit has a larger capacitance than the second capacitor element.

(付記3)付記1において,
前記結合回路の第1の容量素子と第2の容量素子は,前記ゲート接地トランジスタの電圧ゲイン対1の容量比を有することを特徴とする低雑音増幅回路。
(Appendix 3) In Appendix 1,
The low-noise amplifier circuit, wherein the first capacitive element and the second capacitive element of the coupling circuit have a capacitance ratio of voltage gain to 1 of the common-gate transistor.

(付記4)付記1において,
前記ゲート接地トランジスタは,カスコード接続された第1及び第2のゲート接地トランジスタを有し,前記第1のゲート接地トランジスタのドレインと前記第2のゲート接地トランジスタのソースとが接続され,前記第1のゲート接地トランジスタのソースに前記入力端子が接続され,前記第2のゲート接地トランジスタのドレインに前記負荷インピーダンス回路が接続され,前記第1のゲート接地トランジスタのソースと前記第2のゲート接地トランジスタのドレインとが前記第1,第2の容量素子を介して前記増幅ユニットの入力に結合されることを特徴とする低雑音増幅回路。
(Appendix 4) In Appendix 1,
The grounded gate transistor includes first and second grounded gate transistors that are cascode-connected, and the drain of the first grounded gate transistor and the source of the second grounded gate transistor are connected to each other. The input terminal is connected to the source of the common-gate transistor, the load impedance circuit is connected to the drain of the second common-gate transistor, and the source of the first common-gate transistor and the second common-gate transistor are connected to each other. A low noise amplifier circuit, characterized in that a drain is coupled to an input of the amplification unit via the first and second capacitive elements.

(付記5)付記1において,
前記負荷インピーダンス回路は,抵抗素子とゲート接地された負荷トランジスタとが並列に接続された回路であることを特徴とする低雑音増幅回路。
(Appendix 5) In Appendix 1,
The load impedance circuit is a circuit in which a resistance element and a gate-grounded load transistor are connected in parallel.

(付記6)付記5において,
前記負荷インピーダンス回路の負荷トランジスタは,カスコード接続された第3,第4のゲート接地トランジスタを有することを特徴とする低雑音増幅回路。
(Appendix 6) In Appendix 5,
The load transistor of the load impedance circuit includes cascode-connected third and fourth gate-grounded transistors.

(付記7)付記5において,
前記負荷インピーダンス回路の抵抗素子は,電源に第3の容量素子を介して接続されていることを特徴とする低雑音増幅回路。
(Appendix 7) In Appendix 5,
The low-noise amplifier circuit, wherein the resistance element of the load impedance circuit is connected to a power source via a third capacitance element.

(付記8)付記1において,
前記増幅ユニットは,ソース接地トランジスタを有することを特徴とする低雑音増幅回路。
(Appendix 8) In Appendix 1,
The amplifying unit includes a common source transistor, and a low noise amplifying circuit.

(付記9)付記1において,
前記ゲート接地トランジスタ及びソース接地トランジスタは,Nチャネル型MOSFETまたはPチャネル型MOSFETのいずれかであることを特徴とする低雑音増幅回路。
(Appendix 9) In Appendix 1,
2. The low noise amplifier circuit according to claim 1, wherein the grounded gate transistor and the grounded source transistor are either an N-channel MOSFET or a P-channel MOSFET.

ソース接地増幅回路の一例を示す図である。It is a figure which shows an example of a common source amplifier circuit. ソース接地増幅回路の別の例を示す図である。It is a figure which shows another example of a source grounding amplifier circuit. 本実施の形態における低雑音増幅回路の基本構成を示す図である。It is a figure which shows the basic composition of the low noise amplifier circuit in this Embodiment. 図3の低雑音増幅回路の機能構成を示す図である。It is a figure which shows the function structure of the low noise amplifier circuit of FIG. 本実施の形態における低雑音増幅回路の具体的回路構成を示す図である。It is a figure which shows the specific circuit structure of the low noise amplifier circuit in this Embodiment. 本実施の形態における低雑音増幅回路の変型例を示す図である。It is a figure which shows the modification of the low noise amplifier circuit in this Embodiment. 本実施の形態における低雑音増幅回路の別の変型例を示す図である。It is a figure which shows another modification of the low noise amplifier circuit in this Embodiment. 本実施の形態における低雑音増幅回路の別の変型例を示す図である。It is a figure which shows another modification of the low noise amplifier circuit in this Embodiment.

符号の説明Explanation of symbols

LNA:低雑音増幅回路 Q1:ソース接地トランジスタ
RL:負荷インピーダンス
Q3:ゲート接地トランジスタ RM:負荷インピーダンス回路
Vs:信号源 Rs:信号源インピーダンス
LNA: Low noise amplifier circuit Q1: Common source transistor RL: Load impedance Q3: Common gate transistor RM: Load impedance circuit Vs: Signal source Rs: Signal source impedance

Claims (5)

信号源に接続された入力端子と,前記入力端子の入力信号を増幅する増幅ユニットと,前記入力端子と前記増幅ユニットとの間に設けられ前記信号源のインピーダンスと整合する入力インピーダンスをもつ終端回路とを有する低雑音増幅回路において,
前記終端回路は,ドレインに負荷インピーダンス回路が接続されソースに前記入力端子が接続されたゲート接地トランジスタと,前記ソースとドレインとをそれぞれ前記増幅ユニットの入力に結合する第1,第2の容量素子を有する結合回路とを有する低雑音増幅回路。
An input terminal connected to a signal source, an amplification unit that amplifies the input signal of the input terminal, and a termination circuit that is provided between the input terminal and the amplification unit and has an input impedance that matches the impedance of the signal source In a low noise amplifier circuit having
The termination circuit includes a grounded-gate transistor having a drain connected to a load impedance circuit and a source connected to the input terminal, and the first and second capacitive elements coupling the source and drain to the input of the amplification unit, respectively. A low noise amplifier circuit.
請求項1において,
前記結合回路の第1の容量素子が第2の容量素子よりも大きい容量を有することを特徴とする低雑音増幅回路。
In claim 1,
A low-noise amplifier circuit, wherein the first capacitor element of the coupling circuit has a larger capacitance than the second capacitor element.
請求項1において,
前記結合回路の第1の容量素子と第2の容量素子は,前記ゲート接地トランジスタの電圧ゲイン対1の容量比を有することを特徴とする低雑音増幅回路。
In claim 1,
The low-noise amplifier circuit, wherein the first capacitive element and the second capacitive element of the coupling circuit have a capacitance ratio of voltage gain to 1 of the common-gate transistor.
請求項1において,
前記ゲート接地トランジスタは,カスコード接続された第1及び第2のゲート接地トランジスタを有し,前記第1のゲート接地トランジスタのドレインと前記第2のゲート接地トランジスタのソースとが接続され,前記第1のゲート接地トランジスタのソースに前記入力端子が接続され,前記第2のゲート接地トランジスタのドレインに前記負荷インピーダンス回路が接続され,前記第1のゲート接地トランジスタのソースと前記第2のゲート接地トランジスタのドレインとが前記第1,第2の容量素子を介して前記増幅ユニットの入力に結合されることを特徴とする低雑音増幅回路。
In claim 1,
The grounded gate transistor includes first and second grounded gate transistors that are cascode-connected, and the drain of the first grounded gate transistor and the source of the second grounded gate transistor are connected to each other. The input terminal is connected to the source of the common-gate transistor, the load impedance circuit is connected to the drain of the second common-gate transistor, and the source of the first common-gate transistor and the second common-gate transistor are connected to each other. A low noise amplifier circuit, characterized in that a drain is coupled to an input of the amplification unit via the first and second capacitive elements.
請求項1において,
前記増幅ユニットは,ソース接地トランジスタを有することを特徴とする低雑音増幅回路。
In claim 1,
The amplifying unit includes a common source transistor, and a low noise amplifying circuit.
JP2007244037A 2007-09-20 2007-09-20 Low-noise amplifying circuit Withdrawn JP2009077142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007244037A JP2009077142A (en) 2007-09-20 2007-09-20 Low-noise amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244037A JP2009077142A (en) 2007-09-20 2007-09-20 Low-noise amplifying circuit

Publications (1)

Publication Number Publication Date
JP2009077142A true JP2009077142A (en) 2009-04-09

Family

ID=40611700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244037A Withdrawn JP2009077142A (en) 2007-09-20 2007-09-20 Low-noise amplifying circuit

Country Status (1)

Country Link
JP (1) JP2009077142A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545792A (en) * 2012-03-19 2012-07-04 浙江大学 Circuit and method for cancelling preceding stage thermal noise of low noise amplifier
JP2012169950A (en) * 2011-02-16 2012-09-06 Fujitsu Ltd Low noise amplifier
JP2013520099A (en) * 2010-02-11 2013-05-30 クゥアルコム・インコーポレイテッド Broadband LNA with noise removal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013520099A (en) * 2010-02-11 2013-05-30 クゥアルコム・インコーポレイテッド Broadband LNA with noise removal
JP2012169950A (en) * 2011-02-16 2012-09-06 Fujitsu Ltd Low noise amplifier
CN102545792A (en) * 2012-03-19 2012-07-04 浙江大学 Circuit and method for cancelling preceding stage thermal noise of low noise amplifier
CN102545792B (en) * 2012-03-19 2015-01-14 浙江大学 Circuit and method for cancelling preceding stage thermal noise of low noise amplifier

Similar Documents

Publication Publication Date Title
CN107070425B (en) Broadband low-power-consumption low-noise amplifier applied to wireless sensor network
US8149055B2 (en) Semiconductor integrated circuit device
US7843270B2 (en) Low noise amplifier circuit with noise cancellation and increased gain
US7622995B2 (en) Negative-feedback type ultra-wideband signal amplification circuit
JP2011521604A (en) Amplifier with improved linearization
CN104242830B (en) Reconfigurable ultra-wideband low-noise amplifier based on active inductance
KR101327551B1 (en) Low noise amplifier
EP3272007B1 (en) Amplifier adapted for noise suppression
US20090160558A1 (en) Rf amplifier
CN111478671B (en) Novel low-noise amplifier applied to Sub-GHz frequency band
Shi et al. A 0.1-3.4 GHz LNA with multiple feedback and current-reuse technique based on 0.13-μm SOI CMOS
KR100804546B1 (en) Linearity improved differential amplifier circuit
US8823452B2 (en) GM-ratioed amplifier
JP2009077142A (en) Low-noise amplifying circuit
Han et al. An inductor-less CMOS broadband balun gm-boosting LNA exploiting noise cancellation techniques
JP2008103889A (en) Low-noise amplifier
Manjula et al. Design of low power 2.4 GHz CMOS cascode LNA with reduced noise figure for WSN applications
Singh et al. A common-gate cascaded with cascoded self-bias common source approach for 3.1–10.6 GHz UWB low noise amplifier
KR102113922B1 (en) Low noise amplifier using differential superposition circuit
Yargholi et al. UWB resistive feedback LNA employing noise and distortion cancellation
US7528655B2 (en) Amplifier with improved compensation topology and related amplifier circuit, system, and method
KR20080048591A (en) Wide-band low noise amplifier using current mirror
Asgaran et al. A novel gain boosting technique for design of low power narrow-band RFCMOS LNAs
CN110661494A (en) High-frequency amplifier circuit and semiconductor device
CN220798224U (en) Cascade amplifying circuit, radar equipment, radar system and electronic equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101207