WO2008010436A1 - Electrostatic actuator and method for manufacturing same - Google Patents

Description

明 細 書

静電型ァクチユエータおよびその製造方法

技術分野

[0001] 本発明は、例えば可変容量素子、スィッチ素子等として好適に用いられ、可動体を 静電力によって駆動する構成とした静電型ァクチユエータおよびその製造方法に関 する。

背景技術

[0002] 一般に、静電型ァクチユエータとしては、例えば可動体を静電力によって変位させ ることにより、スイッチング動作を行うようにしたスイッチング素子等が知られている（例 えば、特許文献 1参照）。

[0003] 特許文献 1：特開 2003— 258502号公報

[0004] この種の従来技術によるスイッチング素子は、絶縁性の材料により形成された基板 と、該基板と対向して配置された板状の上部部材とを有し、この上部部材は、例えば 絶縁性のガラス板等によって形成されている。また、上部部材には、基板と対向する 部位にエッチング加工等を施すことによって凹部が設けられ、この凹部内には導体 層等からなる駆動電極が設けられて!/、る。

[0005] また、基板と上部部材との間には、例えば板状のシリコン材料にエッチング加工を 施すことによって可動体が設けられている。この可動体は、基板と上部部材との間に 設けられた支持部等によって基板と垂直な方向に変位可能に支持されている。そし て、駆動電極と可動体との間に電圧を印加したときには、これらの間に静電力（静電 引力）が発生し、可動体は、この静電力によって基板から離れる方向に変位する。

[0006] また、基板には、例えば高周波信号を伝送する伝送線路等として形成された固定 電極が設けられ、可動体には、この固定電極と対向する位置に可動電極が設けられ ている。そして、可動電極は、可動体と一緒に垂直方向に変位することにより、固定 電極に対して近接，離間する。

[0007] これにより、スイッチング素子は、電圧印加の有無に応じて可動体を変位させ、その 位置に応じて固定電極を伝わる高周波信号を伝送，遮断するものである。一方、例 えば静電型ァクチユエータを可変容量素子として用いる場合には、可動電極の位置 、即ち固定電極と可動電極との電極間距離に応じて素子の容量を変化させる構成と なっている。

[0008] また、これらの静電型ァクチユエータは、例えば可動体が基板から離れる方向に変 位して駆動電極と当接したときに、この当接位置に応じて可動電極の変位量を定め る構成としている。この場合、可動電極の変位量は、静電型ァクチユエータとしての 動作特性に影響することが多い。

[0009] このため、従来技術では、例えば上部部材の凹部の深さ寸法や可動体の厚さ寸法 等をエッチング加工によって調整することにより、電圧を印加していないときの可動体 と駆動電極との間の隙間寸法（即ち、電圧を印加したときの可動電極の変位量)を適 切に設定するようにしている。

[0010] ところで、上述した従来技術では、上部部材の凹部内に駆動電極を設け、この駆動 電極と可動体との間の隙間寸法に応じて可動体の変位量を設定する構成としている

[0011] この場合、ァクチユエータの製造時には、例えば上部部材にエッチング加工を施し て凹部を形成する工程や、この凹部内に導体層等を形成する工程、さらには導体層 にエッチングを施して駆動電極を形成する工程等が必要となる。このため、従来技術 では、静電型ァクチユエータの製造工程が複雑化し、これを効率よく製造するのが難 しいという問題がある。

[0012] また、従来技術では、例えば上部部材の凹部の深さ寸法や可動体の厚さ寸法等を エッチング加工によって調整することにより、可動電極の変位量を設定する構成とし ている。

[0013] しかし、これらのエッチング加工時には、ある程度の加工誤差が必然的に生じるの で、可動体と駆動電極との位置関係を正確に設定するのは難しい。このため、従来 技術では、エッチング加工時の誤差によって可動体の変位量にばらつきが生じ易く なり、信頼性が低下するという問題がある。

発明の開示

[0014] 本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、ァク チユエータの構造や製造工程を簡略化することができ、生産性を向上できるようにし た静電型ァクチユエータおよびその製造方法を提供することにある。

[0015] また、本発明の他の目的は、可動体の変位量を正確に設定することができ、ァクチ ユエータとしての動作特性や信頼性を向上できるようにした静電型ァクチユエータぉ よびその製造方法を提供することにある。

[0016] (1) .上述した課題を解決するために本発明は、基板と、該基板と垂直な方向で対 向する板状の駆動電極と、前記基板と駆動電極との間に設けられた支持部と、前記 基板と駆動電極との間に位置して該支持部により垂直方向に変位可能に支持され 前記駆動電極との間に発生する静電力により前記基板に対して近接，離間する可動 体とを備えてなる静電型ァクチユエータに適用される。

[0017] そして、本発明が採用する構成の特徴は、前記駆動電極は、低抵抗な第 1 ,第 2の シリコン層が絶縁層を挟んで形成された S OI基板のうち第 1のシリコン層を用!/、て形 成し、前記支持部と可動体とは、前記 SOI基板のうち第 2のシリコン層を用いて形成 し、前記 SOI基板の絶縁層を除去することによって前記駆動電極と可動体との間に 隙間を形成し、前記他方のシリコン層のうち前記支持部となる部位を前記基板に固 定する構成としたことにある。

[0018] 本発明によれば、 SOI基板を用いて静電型ァクチユエータを製造することができる

。この場合、ァクチユエータの製造時には、例えば SOI基板の絶縁層をエッチング加 ェ等の手段によって除去することができ、この絶縁層の両側に位置する第 1 ,第 2の シリコン層を用いて駆動電極と可動体とを容易に形成することができる。

[0019] これにより、絶縁層を除去するだけの簡単な工程によって、 SOI基板の第 1のシリコ ン層をそのまま使用して駆動電極を効率よく形成することができる。このため、例えば 可動体と対向する構造物に導体を設ける工程や、この導体を駆動電極として成形す る工程等が不要となるから、ァクチユエータの構造及び製造工程を簡略化することが でき、生産性を向上させることができる。

[0020] また、絶縁層を除去した後には、駆動電極と可動体との間に垂直方向の隙間を設 けること力 sでき、この隙間の寸法は、予め高い寸法精度をもって形成された SOI基板 の絶縁層の厚さに応じて正確に設定することができる。そして、ァクチユエータの作動 時には、駆動電極と可動体との間に静電引力を発生させることにより、可動体を駆動 電極に向けて前記隙間の寸法分だけ変位させることができ、これによつて静電型ァク チユエータの静電容量や信号の伝送状態等を切換えることができる。

[0021] 従って、例えば所望の厚さに形成しておいた絶縁層を除去することにより、駆動電 極と可動体との間の隙間寸法、即ち可動体の変位量を正確かつ容易に設定すること ができる。これにより、例えば静電型ァクチユエータの製造ライン等では、複数のァク チユエータ間で可動体の変位量を精度よく揃えることができ、動作特性のばらつき等 を抑えて信頼性を向上させることができる。

[0022] (2) .本発明では、前記駆動電極と可動体とは、前記シリコン層の種類を p型と n型 としたときに互いに種類が異なるシリコン層によって形成し、前記駆動電極と可動体と の間には、前記 n型のシリコン層と前記 p型のシリコン層とに対して逆バイアスとなる方 向に電圧を印加して静電力を発生させる構成としてもよい。

[0023] 本発明によれば、 p型と n型のシリコン層を有する SOI基板を用いることにより、駆動 電極と可動体のうち一方の部材を p型シリコン層によって形成し、他方の部材を n型 シリコン層によって形成することができる。そして、ァクチユエータの作動時には、駆動 電極と可動体との間に直流電源を接続し、これらの間に電圧を印加して静電力を発 生させることにより、可動体を駆動電極と当接する位置まで変位させることができる。

[0024] このとき、駆動電極と可動体とが当接した部位では、 p型シリコン層と n型シリコン層 との接触部位に電源電圧が印加される力 これらの接触部位に対して pn接合の逆バ ィァス方向に電圧が作用するように、電源の極性を予め設定しておくことができる。

[0025] これにより、駆動電極と可動体との接触部位を通じて電源の短絡やリーク電流等が 生じるのを防止でき、静電型ァクチユエータを安定的に作動させることができる。従つ て、例えば駆動電極と可動体との間にストツバ等の絶縁構造を設けなくてもよいから、 可動体の変位量を駆動電極との当接位置に応じて正確に設定することができ、また ァクチユエータを小型化することができる。

[0026] (3) .本発明では、前記駆動電極と可動体とのうち少なくともいずれか一方には、前 記隙間に位置して前記 SOI基板の絶縁層よりも厚さ寸法が小さい薄膜絶縁層を設け る構成としてあよい。 [0027] 本発明によれば、駆動電極と可動体とのうち少なくともいずれか一方には隙間に位 置して薄膜絶縁層を設ける構成としたから、駆動電極と可動体との間に薄膜絶縁層 を配置することができる。このため、可動体が駆動電極側に変位したときに、可動体と 駆動電極との間に薄膜絶縁層が挟まるから、可動体と駆動電極とが直接接触するこ とがなくなる。この結果、駆動電極と可動体との間の耐圧を高めることできるから、駆 動電極と可動体との間に印加する電圧を高めることができる。

[0028] (4) .本発明は、基板と、該基板と垂直な方向で対向する板状の駆動電極と、前記 基板と駆動電極との間に設けられた支持部と、前記基板と駆動電極との間に位置し て該支持部により垂直方向に変位可能に支持され前記駆動電極との間に発生する 静電力により前記基板に対して近接，離間する可動体とを備えてなる静電型ァクチュ エータの製造方法であって、低抵抗な第 1 ,第 2のシリコン層の間に絶縁層を挟んで SOI基板を形成する工程と、該 SOI基板の第 2のシリコン層を用いて前記支持部およ び可動体を形成する工程と、前記 SOI基板の第 1のシリコン層を前記駆動電極とし、 前記絶縁層のうち前記可動体と対向する部位を除去することによって該駆動電極と 可動体との間に隙間を形成する工程と、前記第 2のシリコン層のうち前記支持部とな る部位を前記基板に固定する工程とを備える構成としている。

[0029] 本発明によれば、 SOI基板の絶縁層のうち可動体と対向する部位を除去する工程 を備えるから、例えばエッチング加工等の手段を用いて絶縁層を部分的に除去する ことによって、駆動電極と可動体との間に隙間を形成することができる。この隙間の寸 法は、予め高い寸法精度をもって形成された SOI基板の絶縁層の厚さに応じて正確 に設定することができる。従って、例えば所望の厚さに形成しておいた絶縁層を除去 することにより、駆動電極と可動体との間の隙間寸法、即ち可動体の変位量を正確か つ容易に設定することができる。これにより、例えば静電型ァクチユエータの製造ライ ン等では、複数のァクチユエータ間で可動体の変位量を精度よく揃えることができ、 動作特性のばらつき等を抑えて信頼性を向上させることができる。

[0030] また、絶縁層を除去するだけの簡単な工程によって、 SOI基板のシリコン層をその まま使用して駆動電極を効率よく形成することができる。このため、例えば可動体と対 向する構造物に導体を設ける工程や、この導体を駆動電極として成形する工程等が 不要となるから、ァクチユエータの構造及び製造工程を簡略化することができ、生産 性を向上させることができる。

[0031] (5) .本発明は、基板と、該基板と垂直な方向で対向する板状の駆動電極と、前記 基板と駆動電極との間に設けられた支持部と、前記基板と駆動電極との間に位置し て該支持部により垂直方向に変位可能に支持され前記駆動電極との間に発生する 静電力により前記基板に対して近接，離間する可動体とを備えてなる静電型ァクチュ エータの製造方法であって、絶縁層には内部に厚さ寸法の小さい薄膜絶縁層が配 置された凹部を形成する工程と、低抵抗な第 1 ,第 2のシリコン層の間に前記絶縁層 を挟んで SOI基板を形成する工程と、該 SOI基板のうち第 1のシリコン層を前記駆動 電極としたときに、第 2のシリコン層を用いて前記支持部および可動体を形成し、該 可動体を前記凹部と対向した位置に配置し、前記駆動電極と該可動体との間に隙間 を形成する工程と、前記第 2のシリコン層のうち前記支持部となる部位を前記基板に 固定する工程とを備える構成として!/、る。

[0032] 本発明によれば、絶縁層に凹部を形成する工程を備えるから、 SOI基板の絶縁層 には、隙間を形成するための凹部を予め形成しておくことができる。これにより、第 2 のシリコン層にエッチング加工を施すことによって、凹部と対向した位置に可動体を 形成することができると共に、凹部によって可動体と駆動電極との間に隙間を形成す ること力 Sでさる。

[0033] また、凹部内には絶縁層よりも厚さ寸法の小さい薄膜絶縁層を配置するから、第 2 のシリコン層にエッチング加工を行って凹部と対向した位置に可動体を形成したとき に、可動体と駆動電極との間に薄膜絶縁層を配置することができる。このため、可動 体が駆動電極側に変位したときに、可動体と駆動電極との間に薄膜絶縁層が挟まる から、可動体と駆動電極とが直接接触することがなくなる。この結果、駆動電極と可動 体との間の耐圧を高めることできるから、駆動電極と可動体との間に印加する電圧を 高めること力 Sでさる。

[0034] さらに、駆動電極と可動体との間の隙間の寸法は、絶縁層の凹部の深さ寸法に応 じて正確に設定することができるから、駆動電極と可動体との間の隙間寸法を正確か つ容易に設定することができる。また、 SOI基板の第 1のシリコン層をそのまま使用し て駆動電極を効率よく形成することができるから、ァクチユエータの構造及び製造ェ 程を簡略化することができ、生産性を向上させることができる。

図面の簡単な説明

園 1]図 1は本発明の第 1の実施の形態による可変容量素子を駆動電極を取外した 状態で示す正面図である。

園 2]図 2は可変容量素子を図 1中の矢示 II II方向からみた縦断面図である。 園 3]図 3は可変容量素子を図 1中の矢示 III III方向からみた縦断面図である。 園 4]図 4は図 2中の可動体等を拡大して示す拡大断面図である。

園 5]図 5は可動体が静電力によって変位した状態を示す拡大断面図である。 園 6]図 6は可変容量素子の製造に用いる SOI基板を示す縦断面図である。

園 7]図 7は熱拡散工程により SOI基板の第 2のシリコン層の一部を低抵抗化した状 態を示す縦断面図である。

園 8]図 8は熱酸化工程により SOI基板にシリコン酸化膜を形成した状態を示す縦断 面図である。

園 9]図 9はメツキ工程により SOI基板に金属膜を形成した状態を示す縦断面図であ 園 10]図 10は可動電極形成工程により SOI基板に可動電極を形成した状態を示す 縦断面図である。

[図 11]図 11はストツバ形成工程により SOI基板にストツバを形成した状態を示す縦断 面図である。

園 12]図 12はシリコン層加工工程により SOI基板の第 2のシリコン層を用いて可動体 、支持梁等を形成した状態を示す縦断面図である。

園 13]図 13は絶縁層除去工程により SOI基板の絶縁層の一部を除去して隙間を形 成した状態を示す縦断面図である。

園 14]図 14は固定電極形成工程により基板に固定電極を形成した状態を示す縦断 面図である。

園 15]図 15は基板形成工程により基板を形成した状態を示す縦断面図である。

[図 16]図 16は保護膜形成工程により基板に保護膜を形成した状態を示す縦断面図 である。

園 17]図 17は SOI基板を陽極接合する状態を示す縦断面図である。

園 18]図 18は本発明の第 2の実施の形態によるスィッチ素子を示す拡大断面図であ 園 19]図 19は本発明の第 3の実施の形態によるリレー素子を示す拡大断面図である 園 20]図 20は本発明の第 4の実施の形態による複数ビット型の可変容量素子を駆動 電極を破断した状態で示す正面図である。

園 21]図 21は本発明の第 5の実施の形態による可変容量素子を示す図 2と同様位 置の縦断面図である。

園 22]図 22は本発明の第 5の実施の形態による可変容量素子を示す図 3と同様位 置の縦断面図である。

園 23]図 23は図 21中の可動体等を拡大して示す拡大断面図である。

園 24]図 24は可動体が静電力によって変位した状態を示す拡大断面図である。 園 25]図 25は第 1 ,第 2のシリコン層に第 1 ,第 2の予備絶縁層をそれぞれ形成した 状態を示す縦断面図である。

[図 26]図 26は第 1 ,第 2の予備絶縁層を接合して凹部を形成した状態を示す縦断面 図である。

園 27]図 27はサポート基板を取外して SOI基板を形成した状態を示す縦断面図で ある。

園 28]図 28は熱拡散工程により SOI基板の第 2のシリコン層の一部を低抵抗化した 状態を示す縦断面図である。

園 29]図 29は熱酸化工程により SOI基板にシリコン酸化膜を形成した状態を示す縦 断面図である。

園 30]図 30は駆動側引出電極形成工程により第 1のシリコン層に駆動用引出電極を 形成した状態を示す縦断面図である。

園 31]図 31はコンタクトホール形成工程によりシリコン酸化膜をパターユングした状 態を示す縦断面図である。 [図 32]図 32は電極形成工程により SOI基板に可動電極および接続電極を形成した 状態を示す縦断面図である。

園 33]図 33はストツバ形成工程により SOI基板にストツバを形成した状態を示す縦断 面図である。

[図 34]図 34はシリコン層加工工程により SOI基板のシリコン層を用いて可動体、支持 梁等を形成した状態を示す縦断面図である。

園 35]図 35は SOI基板を陽極接合する状態を示す縦断面図である。

符号の説明

1 , 51 , 61 可変容量 ：素子（静電型ァクチ

2, 2' 基板

4, 62 駆動電極

5, 63 支持部

8, 64 可動体

10, 65 支持梁

11 隙間

12, 32 固定電極

13, 33 可動電極

14 ストッパ

19 電源

20, 80 SOI基板

21 , 71 第 1のシリコ:ノ層

22, 72 第 2のシリコ:ノ層

23, 78 絶縁層

31 スィッチ素子（静電型ァクチユエータ)

41 リレー素子（静電型ァクチユエータ）

42 接点部

52, 53 容量可変部

発明を実施するための最良の形態 [0037] 以下、本発明の実施の形態による静電型ァクチユエータを、添付図面を参照して詳 細に説明する。

[0038] ここで、図 1ないし図 17は第 1の実施の形態を示し、本実施の形態では、静電型ァ クチユエータとして可変容量素子を例に挙げて述べる。

[0039] 図中、可変容量素子 1 (可変容量スィッチ）は例えばマイクロマシユング技術により 形成され、基板 2は該可変容量素子 1のベースをなしている。ここで、基板 2は、例え ば絶縁性を有するガラス材料等からなり、数ミリ程度の大きさの四角形状に形成され ている。そして、基板 2は、互いに直交する 3軸方向を X軸， Y軸及び Z軸としたときに 、例えば X軸及び Y軸に沿って水平方向に延びている。

[0040] また、基板 2の表面側には、例えばエッチング加工等の手段によって 2箇所の凹溝

2Aが形成されている。これらの凹溝 2Aは、後述の支持梁 10に対応する位置にそれ ぞれ形成され、橈み変形する支持梁 10に対して基板 2が接触するのを防止している 。さらに、基板 2の表面には、図 2、図 4に示すように、例えばシリコン酸化物（SiO )

2 等からなる絶縁性の保護膜 3が設けられ、この保護膜 3は、例えば 0. 1〜1 111程度 の厚さ寸法をもって基板 2の表面と後述の固定電極 12とを覆っている。

[0041] 駆動電極 4は、後述の支持部 5、絶縁部 7等を介して基板 2上に設けられ、平板状 に形成されている。この駆動電極 4は、後述の SOI基板 20を構成する第 1のシリコン 層 21 (例えば、低抵抗な n型シリコン層）を用いて形成され、例えば数十〜数百 in 程度の厚さ寸法を有して!/、る。

[0042] また、駆動電極 4は、図 2に示す如ぐ基板 2と垂直方向（Z軸方向）の間隔をもって 対向し、これらの間には後述の可動体 8が配置されている。そして、駆動電極 4は、図 4に示す如ぐ可動体 8との間に電圧が印加されたときに、可動体 8を引付ける垂直 方向の静電力を発生し、この静電力によって可動体 8を基板 2から離れる方向に駆 動するものである。

[0043] 支持部 5は、基板 2と駆動電極 4との間に設けられている。該支持部 5は、可動体 8 、支持梁 10等と同様に、導電性を有する低抵抗なシリコン材料 (後述のシリコン層 22 )によって形成されている。そして、支持部 5は、例えば基板 2の周縁に沿って延びる 四角形の枠状に形成され、可動体 8、支持梁 10等を取囲んでいる。この場合、支持 部 5の内側には、可動体 8を挟んで X軸方向の両側に位置する梁連結部 5A, 5Aが 設けられている。

[0044] また、支持部 5の基端側（図 2中の下部側）は、例えば陽極接合等の手段を用いる ことにより、シリコン酸化物等からなる枠状の接合部 6を介して基板 2上に固定されて いる。一方、支持部 5の先端側（図 2中の上部側）には、例えばシリコン酸化物等から なる枠状の絶縁部 7を介して後述の駆動電極 4が固着されている。そして、支持部 5 は、基板 2と駆動電極 4との間に可動体 8を配置する空間を保持している。

[0045] 可動体 8は、基板 2と駆動電極 4との間に設けられ、支持部 5により支持梁 10を介し て垂直方向に変位可能に支持されている。この可動体 8は、 SOI基板 20を構成する 第 2のシリコン層 22 (例えば、低抵抗な p型シリコン層）を用いて形成され、例えば 5〜 10 m程度の厚さ寸法を有する四角形の平板状をなしている。

[0046] ここで、可動体 8は、シリコン層 22にエッチング加工等を施すことにより、支持部 5、 支持梁 10等と一緒に形成されている。この場合、例えば支持部 5、支持梁 10等は、 後述の熱拡散工程（図 7参照）によって十分に低い抵抗値に形成されている。

[0047] これに対し、可動体 8は、例えば熱拡散を実施しないことにより、低抵抗であっても 比較的高い抵抗率（例えば、 200 Ω 'cm程度）を有しており、後述する電極 12, 13 等の近傍で高周波信号の損失を低減するように構成されている。一方、可動体 8のう ち基板 2と対向する面には、可動体 8の一部を構成する絶縁性の電極形成層 9が設 けられている。この電極形成層 9は、例えばシリコン酸化物等を用いて数 m程度の 厚さ寸法に形成され、可動電極 13の形成部位となるものである。

[0048] そして、可動体 8は、駆動電極 4との間に発生する静電力によって垂直方向に変位 し、基板 2に対して近接，離間する。即ち、可動体 8は、図 4に示す如ぐ駆動電極 4と 可動体 8との間に電圧を印加していないときに、後述の支持梁 10によって基板 2と近 接した位置に保持され、駆動電極 4とは後述の隙間 11を介して離間して!/、る。

[0049] また、駆動電極 4と可動体 8との間に電圧を印加したときには、図 5に示す如ぐこれ らの間に静電力が作用することにより、可動体 8が駆動電極 4に引付けられる。この結 果、可動体 8は、駆動電極 4に当接する位置まで垂直方向に変位し、基板 2から離間 した位置に保持される。 [0050] そして、可変容量素子 1は、可動体 8の位置に応じて固定電極 12と可動電極 13と の電極間距離が変化することにより、左，右の固定電極 12間の静電容量値が選択的 に切換わるものである。

[0051] 支持梁 10は、可動体 8を垂直方向に変位可能に支持し、可動体 8と支持部 5との間 に例えば 4本設けられている。これらの支持梁 10は、例えばクランク状に屈曲した梁 として形成され、基板 2と駆動電極 4との間に位置して水平方向に延びると共に、これ らの基板 2及び駆動電極 4から垂直方向に離間している。

[0052] また、各支持梁 10は、基端側が支持部 5の梁連結部 5Aに連結され、先端側が可 動体 8の四隅にそれぞれ連結されている。そして、支持梁 10は、図 5に示す如ぐ可 動体 8が駆動電極 4に向けて変位するときに、垂直方向に橈み変形するものである。

[0053] 隙間 11は、駆動電極 4と可動体 8との間に垂直方向に設けられている。この隙間 11 は、図 4に示す如ぐ可変容量素子 1に電圧を印加していないときに、例えば 0.；!〜 0 . 5 m程度の予め定められた寸法 Sを有している。また、電圧印加時には、可動体 8 が駆動電極 4に当接する位置まで垂直方向に変位し、このときの変位量は隙間 11の 寸法 Sに等しくなる。このように、隙間 11は、その寸法 Sに応じて可動体 8の変位量を 設定するものである。

[0054] ここで、本実施の形態では、後述の絶縁層除去工程において、予め形成された SO I基板 20の絶縁層 23を除去することにより、隙間 11を形成している。このため、隙間 11の寸法3、即ち可動体 8の変位量を絶縁層 23の厚さ S' に等しい寸法値として正 確に設定することができる（S = S' )。

[0055] 固定電極 12は、可動体 8と対向する位置で基板 2に例えば 2個設けられている。こ れらの固定電極 12は、図 1、図 2に示す如ぐ例えば 1〜； 10 in程度の厚さ寸法を有 する銅等の金属膜からなり、この金属膜を基板 2に埋込んで表面を平坦化することに よって形成されている。この場合、金属膜の平坦化には、例えば CMP技術（Chemica 1 Mechanical Plenarization)等が用いられている。

[0056] また、各固定電極 12の一端側は、可動電極 13のほぼ中央に対応する位置で X軸 方向の間隔 12Aを挟んで互いに対向している。また、固定電極 12の他端側は可動 体 8の外側位置まで延び、この部位は後述の信号用引出電極 18に接続されている。 [0057] 可動電極 13は、可動体 8の電極形成層 9に設けられている。該可動電極 13は、固 定電極 12とほぼ同様に、電極形成層 9に埋込んだ金属膜等を平坦化することによつ て形成されている。また、可動電極 13は、各固定電極 12の一端側及び間隔 12Aと 垂直方向で対向し、可動体 8が垂直方向に変位するときには、各固定電極 12に対し て近接または離間する。

[0058] この場合、左側の固定電極 12と可動電極 13との間、及び右側の固定電極 12と可 動電極 13との間には、可動電極 13を介して直列に接続された 2つのコンデンサ（ェ ァギャップコンデンサ）が形成されている。そして、これらのコンデンサ全体の静電容 量、即ち左，右の固定電極 12間の静電容量は、各電極 12, 13の電極間距離に応じ て変化する構成となってレ、る。

[0059] ストッパ 14は、可動電極 13に複数設けられている。これらのストッパ 14は、例えば シリコン酸化物等により絶縁性の突起として形成され、可動電極 13の表面から固定 電極 12に向けて突出している。そして、ストッパ 14は、図 4に示す如ぐ可変容量素 子 1に電圧を印加していないときに固定電極 12側の保護膜 3に当接し、固定電極 12 と可動電極 13との間に所定寸法の間隔を保持して!/、る。

[0060] 一方、駆動用引出電極 15, 16は、基板 2等に例えば 2個設けられている。これらの 駆動用引出電極 15, 16は、駆動電極 4と可動体 8とを基板 2の裏面側に引出して後 述の電源 19に接続するものである。

[0061] ここで、駆動用引出電極 15, 16は、図 1ないし図 3に示す如ぐ例えばサンドブラス ト法等によって基板 2等の裏面側に有底穴を穿設し、この有底穴内に導電性材料を 充填することにより、基板 2の裏面に開口するビアホールとして形成されている。

[0062] そして、一方の駆動用引出電極 15は、基板 2を貫通すると共に、基板 2と駆動電極 4との間に固着された電極引出部 17等を貫通して駆動電極 4に接続されている。ま た、他方の駆動用引出電極 16は、基板 2を貫通して支持部 5の梁連結部 5A (または 梁連結部 5Aに接続して設けられた金属膜等の低抵抗部位）に接続され、支持部 5、 支持梁 10等を通じて可動体 8に電圧を印加する構成となっている。

[0063] 信号用引出電極 18は、基板 2に設けられ、各固定電極 12にそれぞれ接続されて いる。これらの信号用引出電極 18は、図 3に示す如ぐ引出電極 15, 16とほぼ同様 に、各固定電極 12を基板 2の裏面側に引出すビアホールとして形成されている。そし て、左，右の固定電極 12間の静電容量は、信号用引出電極 18を介して外部の回路 等に出力される。

[0064] また、図 2、図 5等において、直流の電源 19は、可変容量素子 1に接続されている。

この電源 19は、可動体 8を駆動するときに、例えば 3V程度の直流電圧を駆動電極 4 と可動体 8との間に印加するものである。ここで、電源 19は、例えばプラス極が駆動 用引出電極 15を介して駆動電極 4に接続され、マイナス極が他の駆動用引出電極 1 6等を介して可動体 8に接続されて!/、る。

[0065] 即ち、可動体 8を駆動するときには、図 5に示す如ぐ例えば n型のシリコン層 21か らなる駆動電極 4がプラスとなり、 p型のシリコン層 22からなる可動体 8がマイナスとな るように電圧が印加される。これにより、可動体 8が所定の位置まで変位して駆動電 極 4と接触したときに、両者の接触部位には pn接合の逆バイアス方向に電圧が印加 されるようになるから、この接触部位を通じて電源 19の短絡やリーク電流等が生じる のを防止することができる。

[0066] 一方、 SOI (Silicon On Insulator)基板 20は、可変容量素子 1の製造に用いられる。

この SOI基板 20は、図 6に示す如ぐ例えば導電性を有する 2つの低抵抗なシリコン 層 21 , 22が絶縁層 23を挟んで形成されたものである。

[0067] ここで、シリコン層 21 , 22のうち第 1のシリコン層（支持基板） 21は、例えば n型 (n+ 型）半導体として形成され、例えば数十〜数百 πι程度の厚さ寸法を有している。ま た、第 2のシリコン層（活性層） 22は、例えば ρ型半導体として形成され、例えば 5〜1 0 m程度の厚さ寸法を有して!/、る。

[0068] また、絶縁層（BOX層） 23は、例えばシリコン酸化物等の絶縁性材料からなり、例 えば 0. ；!〜 0. 5 m程度の予め定められた厚さ S' をもって形成されている。そして 、絶縁層 23は、シリコン層 21 , 22の間に介在し、これらの間を絶縁している。

[0069] ここで、 SOI基板 20は、一般的にシリコン層 21 , 22及び絶縁層 23の厚さ寸法を正 確に形成することが可能であり、絶縁層 23の厚さ^ は、例えば設計値に対する寸 法誤差が 1 %程度またはそれ以下となるように、高い寸法精度をもって形成されてい [0070] 本実施の形態による可変容量素子 1は上述の如き構成を有するもので、次にその 作動について説明する。

[0071] まず、可変容量素子 1に電圧を印加していない状態では、図 4に示す如ぐ可動体

8 (可動電極 13)が固定電極 12と近接した位置に保持され、各固定電極 12間の静 電容量は、互いに近接した電極 12, 13の電極間距離に対応する容量値となる。

[0072] また、駆動電極 4と可動体 8との間に電圧を印加したときには、これらの間に静電力 が発生する。これにより、可動体 8は、支持梁 10を橈み変形させつつ、駆動電極 4と 当接する位置まで隙間 11の寸法 S分だけ変位し、可動電極 13は固定電極 12から離 間した位置に保持される。この結果、各固定電極 12間の静電容量は、互いに離間し た電極 12, 13の電極間距離に対応する容量値となるので、電圧印加の有無に応じ て静電容量を切換えることができる。

[0073] 次に、図 6ないし図 17を参照しつつ、可変容量素子 1の製造方法について説明す

[0074] この製造方法では、まず図 6に示すように、低抵抗なシリコン層 21 , 22の間に絶縁 層 23を挟んで SOI基板 20を形成する。この場合、 SOI基板 20の絶縁層 23は、その 厚さ が所定の寸法値 (寸法 S)となるように、高い寸法精度をもって形成されてい

[0075] そして、図 7に示す熱拡散工程では、 SOI基板 20のシリコン層 22のうち、可変容量 素子 1の支持部 5や支持梁 10等となる部位 22Aに対して、例えばホウ素イオン等を 熱拡散させる。これにより、シリコン層 22のうち導体として機能させる部位 22Aを低抵 抗化する。このとき、可動体 8となる部位については熱拡散を行わず、この部位は比 較的高い抵抗値に形成する。

[0076] 次に、図 8に示す熱酸化工程では、 SOI基板 20を加熱することにより、可変容量素 子 1の接合部 6、電極形成層 9等となるシリコン酸化膜 24をシリコン層 22の表面に形 成する。

[0077] 次に、図 9に示すメツキ工程では、まずシリコン酸化膜 24にエッチング加工等を施 すことにより、可動電極 13等に対応した形状の溝 24Aを形成する。続いて、例えば 銅等の金属メツキ処理を行うことにより、シリコン酸化膜 24の表面に金属膜 25を形成 する。

[0078] そして、図 10に示す可動電極形成工程では、 CMP技術等によって金属膜 25を平 坦化しつつ、溝 24A以外の位置で金属膜 25を除去することにより、可動電極 13を形 成する。

[0079] また、図 11に示すストッパ形成工程では、可動電極 13及びシリコン酸化膜 24の表 面にシリコン酸化膜を形成し、これをエッチング加工等によって所定の形状にパター ユングすることにより、複数のストツバ 14を形成する。

[0080] 次に、図 12に示すシリコン層加工工程では、例えば RIE加工（反応性イオンエッチ ング)等の手段を用いて、 SOI基板 20のシリコン層 22のうち不要な部位を除去し、残 つた部位によって可変容量素子 1の支持部 5、可動体 8、支持梁 10、電極引出部 17 等を形成する。

[0081] そして、図 13に示す絶縁層除去工程では、例えばフッ化水素水溶液等を用いて S OI基板 20の絶縁層 23にエッチング加工を行うことにより、絶縁層 23のうち犠牲層と なる部位を除去し、可変容量素子 1の隙間 11を形成する。この場合、絶縁層 23の厚 さ は、 SOI基板 20の製造時に予め高い寸法精度をもって形成されているから、こ の絶縁層 23の一部を除去するだけで、シリコン層 21 (駆動電極 4)とシリコン層 22 (可 動体 8)との間に正確な寸法 Sをもつ隙間 11を容易に形成することができる。

[0082] しかも、シリコン層 21は、そのままの状態で駆動電極 4として用いることができるから 、駆動電極の形成工程を省略または簡略化することができ、素子の製造を効率よく fiうこと力 Sでさる。

[0083] また、犠牲層を除去するときには、図 13中に仮想線で示すように、例えば可動体 8 の各部位に絶縁層 23に達する複数の貫通孔 26を予め形成しておき、その後に絶縁 層 23にエッチング加工を行う構成としてもよい。これにより、可動体 8の中央部等でも 、貫通孔 26を通じて絶縁層 23をエッチング加工することができるから、犠牲層を速や 力 こ除去すること力 Sできる。

[0084] そして、犠牲層を除去した後には、例えば酸、過酸化水素等の酸化剤を用いて SO I基板 20のシリコン表面を酸化処理し、表面に薄いシリコン酸化膜を形成する。その 後、シランカップリング剤等を用いて疎水化処理を行う。 [0085] 一方、図 14に示す固定電極形成工程では、可変容量素子 1の基板 2となる絶縁性 のガラス板 27を用意し、このガラス板 27に対して、例えばメツキ工程、可動電極形成 工程とほぼ同様の処理を行うことにより、所定の位置に固定電極 12等を形成する。

[0086] 次に、図 15に示す基板形成工程では、ガラス板 27の所定部位にエッチング加工を 行うことにより、各凹溝 2Aを有する基板 2を形成する。そして、図 16に示す保護膜形 成工程では、例えばスパッタ等の手段によって基板 2の表面に保護膜 3を形成する。

[0087] そして、図 17に示す陽極接合工程では、この基板 2と、絶縁層除去工程を行った 後の SOI基板 20の支持部 5 (シリコン層 22)とを陽極接合等によって接合、固定する 。その後、基板 2を研磨、研削することによって薄型化し、例えばサンドブラスト法等を 用いて引出電極 15, 16, 18を形成することにより、可変容量素子 1を製造することが できる。

[0088] 力べして、本実施の形態によれば、 SOI基板 20を用いて可変容量素子 1を製造す る構成としたので、その製造時には、 SOI基板 20の絶縁層 23をエッチング加工等の 手段によって除去することができ、この絶縁層 23の両側に位置する 2つの低抵抗な シリコン層 21 , 22を用いて駆動電極 4と可動体 8とを容易に形成することができる。

[0089] これにより、絶縁層 23を除去するだけの簡単な工程によって、シリコン層 21をその まま使用して駆動電極 4を効率よく形成することができる。このため、例えば可動体 8 と対向する構造物に導体を設ける工程や、この導体を駆動電極 4として成形するェ 程等が不要となるから、可変容量素子 1の構造及び製造工程を簡略化することがで き、生産性を向上させることができる。

[0090] また、絶縁層 23を除去した後には、駆動電極 4と可動体 8との間に垂直方向の隙間

11を設けることができ、この隙間 11の寸法 Sは、例えば寸法誤差が 1 %以下となるよ うな高い精度で形成された絶縁層 23の厚さ S' に応じて正確に設定することができ

[0091] 従って、例えば所望の厚さ S' に形成しておいた絶縁層 23を除去することにより、 隙間 11の寸法 S、即ち可動電極 13の変位量を正確かつ容易に設定することができ る。これにより、例えば可変容量素子 1の製造ライン等では、複数の素子間で可動電 極 13の変位量を精度よく揃えることができる。 [0092] この結果、複数の素子間で電圧印加時の静電容量（可動電極 13が固定電極 12か ら最も離間したときの静電容量)を揃えることができ、動作特性のばらつき等を抑えて 信頼性を向上させることができる。

[0093] また、本実施の形態では、例えば駆動電極 4を n型のシリコン層 21によって形成し、 可動体 8を p型のシリコン層 22によって形成すると共に、これらの間には、駆動電極 4 がプラス極となり、可動体 8がマイナス極となるように電源 19を接続する構成としてい

[0094] これにより、駆動電極 4と可動体 8とが当接したときには、これらの接触部位に対して pn接合の逆バイアス方向に電圧を作用させることができる。この結果、駆動電極 4と 可動体 8との接触部位を通じて電源 19が短絡されたり、リーク電流等が生じるのを確 実に防止でき、可変容量素子 1を安定的に作動させることができる。

[0095] 従って、例えば駆動電極 4と可動体 8との間にストツバ等の絶縁構造を設けなくても よいから、可動体 8の変位量を駆動電極 4との当接位置に応じて正確に設定すること ができ、また可変容量素子 1を小型化することができる。

[0096] 次に、図 18は本発明による第 2の実施の形態を示し、本実施の形態の特徴は、高 周波信号用のスィッチ素子に適用したことにある。なお、本実施の形態では前記第 1 の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとす

[0097] 静電型ァクチユエータとしてのスィッチ素子 31は、第 1の実施の形態とほぼ同様に 、基板 2、駆動電極 4、支持部 5、可動体 8と、固定電極 32、可動電極 33とによって大 略構成されている。

[0098] しかし、固定電極 32と可動電極 33とは、例えば高周波信号を伝送する CPW伝送 線路（コプレーナ線路）、マイクロストリップ線路等として形成されている。そして、スィ ツチ素子 31は、電圧印加の有無に応じて可動電極 33を固定電極 32に対して近接， 離間させることにより、間隔 32Aを挟んで対向する左，右の固定電極 32の間で高周 波信号を伝送，遮断する構成となっている。

[0099] 力、くして、このように構成される本実施の形態でも、第 1の実施の形態とほぼ同様の 作用効果を得ることができ、静電型ァクチユエータとして、高周波信号用のスィッチ素 子 31にも適用範囲を広げることができる。

[0100] 次に、図 19は本発明による第 3の実施の形態を示し、本実施の形態の特徴は、金 属ー金属コンタクト型のリレー素子に適用したことにある。なお、本実施の形態では 前記第 1の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略する ものとする。

[0101] 静電型ァクチユエータとしてのリレー素子 41は、第 1の実施の形態とほぼ同様に、 基板 2、駆動電極 4、支持部 5、可動体 8、固定電極 12、可動電極 13によって大略構 成されている。

[0102] ここで、左，右の固定電極 12は、その表面を覆う保護膜 3を除去することによって露 出した状態となっている。また、可動電極 13の表面には、第 1の実施の形態のストッ ノ 14に代えて、例えば金等の導電性材料により形成された複数の接点部 42が突設 されている。

[0103] これらの接点部 42は、リレー素子 41に電圧を印加していないときに、固定電極 12 と接触した状態に保持され、固定電極 12と可動電極 13とを接続している。また、リレ 一素子 41の駆動電極 4と可動体 8との間に電圧を印加したときには、可動電極 13が 各接点部 42と一緒に固定電極 12から離れる方向に変位し、これらの電極 12, 13が 互いに絶縁された状態となる。

[0104] このように、金属 金属コンタクト型のリレー素子 41は、電圧印加の有無に応じて 各接点部 42を固定電極 12に接触させ、または固定電極 12から離間させることにより 、左，右の固定電極 12の間を接続，遮断する構成となっている。

[0105] 力、くして、このように構成される本実施の形態でも、第 1の実施の形態とほぼ同様の 作用効果を得ることができ、静電型ァクチユエータとして、金属一金属コンタクト型のリ レー素子 41にも適用範囲を広げることができる。

[0106] 次に、図 20は本発明による第 4の実施の形態を示し、本実施の形態の特徴は、複 数ビット型の可変容量素子に適用したことにある。なお、本実施の形態では前記第 1 の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとす

[0107] 静電型ァクチユエータとしての複数ビット型の可変容量素子 51は、第 1の実施の形 態の可変容量素子 1とほぼ同様に形成された複数個の容量可変部を有し、これらの 容量可変部を並列に接続した構成となっている。そして、本実施の形態では、例えば

2個の容量可変部 52, 53を並列に接続した 2ビット型の可変容量素子 51を例示して いる。

[0108] ここで、一方の容量可変部 52は、基板^ 、支持部 5、駆動電極 4、可動体 8、支持 梁 10、固定電極 12、可動電極 13によって大略構成されている。そして、容量可変部 52の静電容量 C1は、駆動電極 4と可動体 8との間に印加される電圧の有無に応じて 、例えば容量値 A, Bの何れかに切換わる構成となっている。

[0109] また、他方の容量可変部 53も、容量可変部 52とほぼ同様に、基板^ 、支持部 5、 駆動電極 4、可動体 8、支持梁 10、固定電極 12、可動電極 13によって大略構成され ている。この場合、容量可変部 52, 53の間では、基板^ 、信号用引出電極 W 等 が共通化されているものの、駆動電極 4は互いに絶縁されており、各容量可変部 52 , 53の可動体 8をそれぞれ個別に駆動する構成となっている。

[0110] そして、容量可変部 53の静電容量 C2は、電圧印加の有無に応じて、例えば容量 値 C, Dの何れかに切換わる構成となっている。また、各容量可変部 52, 53の固定 電極 12は、これらの静電容量 CI, C2が互いに並列に結合されるように接続され、可 変容量素子 51全体の静電容量 COは、静電容量 CI, C2の加算値（C0 = C1 + C2)と なるように構成されている。

[0111] これにより、可変容量素子 51の作動時には、容量可変部 52の静電容量 C1を容量 値 A, Bの何れかに切換えつつ、これと独立して容量可変部 53の静電容量 C2を容 量値 C, Dの何れかに切換えることができる。このため、素子全体の静電容量 COは、 下記表 1に示す如ぐこれらの容量値 A, Bと容量値 C, Dとを組合わせることによって 4種類の容量ィ直 (A+ C) , (A + D) , (B + C) , (B + D)をとることができる。

[0112] [表 1]

[0113] 従って、例えば A= 0. 2pF、 B = 0. 4pF、 C = 0. 3pF、 D = 0. 6pFとして設定した 場合には、全体の静電容量 COとして 0· 5pF、 0. 7pF、 0. 8pF、 1. OpFを得ることカ できる。

[0114] 力、くして、このように構成される本実施の形態でも、第 1の実施の形態とほぼ同様の 作用効果を得ることができる。そして、特に本実施の形態では、複数ビット型の可変 容量素子 51として構成したので、各容量可変部 52, 53の静電容量 C I , C2をそれぞ れ個別に切換えることができ、これらの切換状態を組合わせることによって多数種類 の静電容量を得ることができる。これにより、小型でも高い性能の可変容量素子 51を 実現すること力 Sでさる。

[0115] 次に、図 21ないし図 35は本発明による第 5の実施の形態を示し、本実施の形態の 特徴は、駆動電極には隙間に位置して SOI基板の絶縁層よりも厚さ寸法が小さい薄 膜絶縁層を設ける構成としたことにある。なお、本実施の形態では前記第 1の実施の 形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。

[0116] 静電型ァクチユエータとしての可変容量素子 61は、図 21ないし図 24に示すように 、第 1の実施の形態とほぼ同様に、基板 2、駆動電極 62、支持部 63、可動体 64、支 持梁 65 (梁連結部 65A)、固定電極 12、可動電極 13等によって大略構成されてい

[0117] し力、し、駆動電極 62には、隙間 1 1に位置して絶縁部 7 (SOI基板 80の絶縁層 78) よりも厚さ寸法が小さい薄膜絶縁層 66が形成されている。このため、可動体 64が静 電力によって駆動電極 62に引付けられたときには、可動体 64と駆動電極 62との間 に薄膜絶縁層 66が挟まれる。即ち、可動体 64は、薄膜絶縁層 66に接触し、駆動電 極 62に接触しなくなる。この結果、駆動電極 62と可動体 64との間に印加する電圧を 高めること力 Sできる力 、隙間 11の厚さ寸法を大きくすることができ、可変容量素子 6 1の容量変化量を増加させることができる。

[0118] なお、本実施の形態では、駆動用引出電極 67は、第 1の実施の形態による駆動用 引出電極 15と異なり、駆動電極 62の表面に金属メツキ処理を行うことによって駆動 電極 62に接続されている。一方、駆動用引出電極 68は、サンドブラスト法等によって 基板 2等の裏面側に有底穴を穿設し、この有底穴内に導電性材料を充填することに より、基板 2の裏面に開口するビアホールとして形成されている。このとき、駆動用引 出電極 68は、支持部 63と基板 2との間に挟まれた接続電極 69, 70を通じて支持部 63に接続されている。

[0119] 次に、図 25ないし図 35を参照しつつ、可変容量素子 61の製造方法について説明 する。

[0120] まず、図 25および図 26に示す凹部形成工程では、例えば導電性を有する低抵抗 な第 1 ,第 2のシリコン層 71 , 72に第 1 ,第 2の予備絶縁層 73, 74をそれぞれ形成す る。このとき、第 1 ,第 2のシリコン層 71 , 72は、例えば n型半導体と p型半導体のうち 互いに異なる半導体によって形成してもよぐ同じ半導体によって形成してもよい。

[0121] 次に、図 25に示すように、第 1の予備絶縁層 73の一部をエッチング加工によって 除去し、予備凹部 75を形成する。このとき、予備凹部 75は、第 1のシリコン層 71のう ち第 2のシリコン層 72に対する接合面側に開口する。また、予備凹部 75の底面側に は、予備絶縁膜 73よりも小さ!/、厚さ寸法 (例えば lOOnm程度）をもった薄膜絶縁層 6 6を形成する。そして、薄膜絶縁層 66は、予備絶縁層 73に対するエッチング加工を 途中で止めることによって形成する。

[0122] なお、薄膜絶縁層 66は、予備絶縁層 73の一部をシリコン層 71が露出するまでエツ チング加工によって除去した後に、シリコン層 71を酸化させたシリコン酸化膜によつ て形成してもよい。

[0123] 一方、第 2の予備絶縁層 74の一部をエッチング加工によって除去し、予備凹部 76 を形成する。このとき、予備凹部 76は、第 1の予備絶縁層 73の予備凹部 75と対応し た位置に配置する。また、予備凹部 76は、予備絶縁層 74を貫通して設けられ、第 2 のシリコン層 72のうち第 1のシリコン層 71に対する接合面側に開口する。 [0124] なお、第 1のシリコン層（支持基板） 71は、例えば数十〜数百 m程度の厚さ寸法 を有している。これに対し、第 2のシリコン層（活性層） 72は、例えば 5〜； 10 m程度 の厚さ寸法を有し、機械的な強度が低い。このため、第 2のシリコン層 72はサポート 基板 77に貼り合わせた状態で、予備凹部 76を形成するのが好ましい。

[0125] 次に、図 26に示すように、予備凹部 75, 76を位置合わせ（ァライメント）した状態で 、第 1 ,第 2の予備絶縁層 73, 74を接合する。これにより、第 1 ,第 2の予備絶縁層 73 , 74が積層されるから、第 1 ,第 2のシリコン層 71 , 72の間には絶縁層 78が形成され

[0126] また、予備凹部 75, 76は厚さ方向に連通するから、絶縁層 78には凹部 79が形成 される。そして、凹部 79の内部には、シリコン層 71の裏面に位置して薄膜絶縁層 66 が配置される。この場合、絶縁層 78および薄膜絶縁層 74は、その厚さが所定の寸法 値となるように、高い寸法精度をもって形成される。このため、凹部 79の深さ寸法^ も、高精度に設定されるものである。

[0127] 次に、図 27に示す SOI基板形成工程では、第 2のシリコン層 72からサポート基板 7 7を取外す。これにより、第 1 ,第 2のシリコン層 71 , 72の間に絶縁層 78を挟んだ SOI 基板 80が形成される。

[0128] そして、図 28に示す熱拡散工程では、 SOI基板 80のシリコン層 72のうち、可変容 量素子 61の支持部 63や支持梁 65等となる部位 72Aに対して、例えばホウ素イオン 等を熱拡散させる。これにより、シリコン層 72のうち導体として機能させる部位 72Aを 低抵抗化する。このとき、可動体 64となる部位については熱拡散を行わず、この部位 は比較的高!/、抵抗値に形成する。

[0129] 次に、図 29に示す熱酸化工程では、 SOI基板 80を加熱することにより、可変容量 素子 61の接合部 6、電極形成層 9等となるシリコン酸化膜 81をシリコン層 72のうち基 板 2との接合面側に形成する。

[0130] 次に、図 30に示す駆動側引出電極形成工程では、シリコン層 71の表面に、例えば 銅等の金属メツキ処理を行うことによって、駆動用引出電極 67を形成する。

[0131] 次に、図 31に示すコンタクトホール形成工程では、シリコン酸化膜 81に対してエツ チング加工等を行い、シリコン酸化膜 81を所定の形状にパターユングする。これによ り、シリコン層 72のうち支持梁 65となる部位のシリコン酸化膜 81が除去され、接合部 6および電極形成層 9が形成される。また、接合部 6には、支持部 63と電気的な接続 を行うためのコンタクトホール 6Aが形成される。

[0132] 次に、図 32に示す電極形成工程では、金属メツキ処理、真空蒸着、スパッタ等を行 うことによって、シリコン酸化膜 81の表面に可動電極 13および接続電極 69を形成す る。このとき、可動電極 13は、凹部 79と対向し、シリコン層 72のうち可動体 64となる 部位に配置される。また、接続電極 69は、シリコン層 72のうち支持部 63となる部位に 配置され、コンタクトホール 6Aを介して支持部 63に電気的に接続される。

[0133] また、図 33に示すストッパ形成工程では、可動電極 13及びシリコン酸化膜 81の表 面にシリコン酸化膜を形成し、これをエッチング加工等によって所定の形状にパター ユングすることにより、複数のストツバ 14を形成する。

[0134] 次に、図 34に示すシリコン層加工工程では、例えば RIE加工（反応性イオンエッチ ング)等の手段を用いて、 SOI基板 80のシリコン層 72のうち不要な部位を除去し、残 つた部位によって可変容量素子 61の支持部 63、可動体 64、支持梁 65等を形成す る。このとき、第 1のシリコン層 71によって駆動電極 62が形成される。また、シリコン層 72のうち凹部 79の周囲を除去することによって可動体 64が形成されるから、凹部 79 は外部と連通し、可動体 64は絶縁層 78から切り離される。これにより、可動体 64は 凹部 79と対向した位置に配置されると共に、凹部 79によって駆動電極 62と可動体 6 4との間には隙間 11が形成される。このとき、隙間 11の寸法 Sは、凹部 79の深さ寸法 S' によって正確な値に設定される。

[0135] 一方、固定電極形成工程では、第 1の実施の形態と同様に、可変容量素子 1の基 板 2となる絶縁性のガラス板 27を用意し、このガラス板 27に対して、例えばメツキ工程 、可動電極形成工程とほぼ同様の処理を行う。これにより、所定の位置に固定電極 1 2を形成すると共に、支持部 63の接続電極 69と対応した位置には接続電極 70を形 成する。

[0136] 次に、基板形成工程では、ガラス板 27の所定部位にエッチング加工を行うことによ り、各凹溝 2Aを有する基板 2を形成する。そして、保護膜形成工程では、例えばスパ ッタ等の手段によって基板 2の表面に保護膜 3を形成する。このとき、保護膜 3には、 接続電極 70を接続電極 69に接続するためのコンタクトホール 3Aを形成しておく。

[0137] そして、図 35に示す陽極接合工程では、この基板 2と、絶縁層除去工程を行った 後の SOI基板 80の支持部 63 (シリコン層 72)とを陽極接合等によって接合、固定す る。このとき、支持部 63の接続電極 69と基板 2の接続電極 70とが互いに接触し、電 気的に接続される。その後、基板 2を研磨、研削することによって薄型化し、例えばサ ンドブラスト法等を用いて引出電極 18, 68を形成する。以上の工程によって、可変 容量素子 61を製造することができる。

[0138] なお、引出電極 18, 68は、いずれも基板 2に設けられた電極 12, 70に接続するか ら、サンドブラスト法等を用いて基板 2に有底穴を形成するときに、確実に電極 12, 7 0までで穴加工を止めることができる。このため、第 1の実施の形態による引出電極 1 6に比べて、穴加工によって厚さ寸法が薄いシリコン層 72を誤って貫通することがな くなる。また、 2つの引出電極 18, 68を一緒の形成することができるから、生産性を高 めること力 Sでさる。

[0139] 力、くして、このように構成される本実施の形態でも、第 1の実施の形態とほぼ同様の 作用効果を得ること力できる。特に、本実施の形態では、駆動電極 62には隙間 11に 位置して薄膜絶縁層 66を設ける構成としたから、駆動電極 62と可動体 64との間に 薄膜絶縁層 66を配置することができる。このため、可動体 64が駆動電極 62側に変 位したときに、可動体 64と駆動電極 62との間に薄膜絶縁層 66が挟まるから、可動体 64と駆動電極 62とが直接接触することがなくなる。この結果、駆動電極 62と可動体 6 4との間の駆動耐圧を向上することできるから、駆動電極 62と可動体 64との間に印 加する電圧を高めることができる。従って、例えば支持梁 65のばね定数を高めること ができるから、例えば可変容量素子 61が振動したときでも、この振動に伴う可動体の 変位を防ぐこと力できる。

[0140] また、絶縁層 78に凹部 79を形成する工程を備えるから、 SOI基板 80の絶縁層 78 には、隙間 1 1を形成するための凹部 79を予め形成しておくことができる。これにより 、第 2のシリコン層 72にエッチングカロェを施すことによって、凹部 79と対向した位置 に可動体 64を形成することができると共に、凹部 79によって可動体 64と駆動電極 6 2との間に隙間 11を形成することができる。このため、可動体 64等の形成後に絶縁 層 78を除去して隙間 11を形成する場合に比べて、可動体 64に対して絶縁層 78を 除去するための貫通孔等を設ける必要がなくなる。

[0141] なお、第 5の実施の形態では、静電型ァクチユエータとして可変容量素子 61を構成 するものとした。しかし、本発明これに限らず、例えば第 2の実施の形態のように、高 周波信号用のスィッチ素子を構成してもよぐ第 3の実施の形態のように、金属 金 属コンタクト型のリレー素子を構成してもよぐ第 4の実施の形態のように、複数ビット 型の可変容量素子を構成してもよレ、。

[0142] また、第 5の実施の形態では、引出電極 68は接続電極 69, 70を用いて支持部 63 に接続する構成としたが、第 1の実施の形態による引出電極 16と同様に直接的に支 持部 63に接続する構成としてもよい。

[0143] また、第 5の実施の形態では、駆動電極 62にのみ薄膜絶縁層 66を設ける構成とし た。しかし、本発明はこれに限らず、例えば図 23中に二点鎖線で示すように、例えば 駆動電極 62の薄膜絶縁層 66に加えて、可動体 64にも隙間 11内に位置する他の薄 膜絶縁層 66' を設ける構成としてもよい。さらに、駆動電極の薄膜絶縁層を省いて 可動体にのみ薄膜絶縁層を設ける構成としてもよい。

[0144] また、前記第 1の実施の形態では、駆動電極 4となるシリコン層 21を n型半導体とし 、可動体 8となるシリコン層 22を p型半導体として構成するものとした。しかし、本発明 はこれに限らず、例えばシリコン層 21を p型半導体とし、シリコン層 22を n型半導体と して構成してもよい。そして、この場合には、電源 19の極性についても、第 1の実施 の形態とは逆に、駆動電極 4をマイナス側、可動体 8をプラス側として電圧を印加する 構成とすればよい。

[0145] また、第 4の実施の形態では、例えば 2個の可変容量部 52, 53を有する 2ビット型 の可変容量素子 51について説明した。しかし、本発明はこれに限らず、 3個以上の 容量可変部が並列または直列に接続された複数ビット型の容量可変素子を構成して あよい。

[0146] さらに、実施の形態では、可変容量素子 1 , 51、スィッチ素子 31及びリレー素子 41 を例に挙げて説明した。しかし、本発明の静電型ァクチユエータはこれに限らず、例 えば光スィッチ、光シャツタ、光アツテネータ等からなる各種の光通信用部品や、角 速度センサ、共振器等にも適用することができる。

Claims

請求の範囲

[1] 基板と、該基板と垂直な方向で対向する板状の駆動電極と、前記基板と駆動電極 との間に設けられた支持部と、前記基板と駆動電極との間に位置して該支持部により 垂直方向に変位可能に支持され前記駆動電極との間に発生する静電力により前記 基板に対して近接，離間する可動体とを備えてなる静電型ァクチユエータにおいて、 前記駆動電極は、低抵抗な第 1 ,第 2のシリコン層が絶縁層を挟んで形成された S

OI基板のうち第 1のシリコン層を用いて形成し、

前記支持部と可動体とは、前記 SOI基板のうち第 2のシリコン層を用いて形成し、 前記 SOI基板の絶縁層を除去することによって前記駆動電極と可動体との間に隙 間を形成し、

前記他方のシリコン層のうち前記支持部となる部位を前記基板に固定する構成とし たことを特徴とする静電型ァクチユエータ。

[2] 前記駆動電極と可動体とは、前記シリコン層の種類を p型と n型としたときに互いに 種類が異なるシリコン層によって形成し、前記駆動電極と可動体との間には、前記 n 型のシリコン層と前記 p型のシリコン層とに対して逆バイアスとなる方向に電圧を印加 して静電力を発生させる構成としてなる請求項 1に記載の静電型ァクチユエータ。

[3] 前記駆動電極と可動体とのうち少なくともいずれか一方には、前記隙間に位置して 前記 SOI基板の絶縁層よりも厚さ寸法が小さい薄膜絶縁層を設ける構成としてなる 請求項 1に記載の静電型ァクチユエータ。

[4] 基板と、該基板と垂直な方向で対向する板状の駆動電極と、前記基板と駆動電極 との間に設けられた支持部と、前記基板と駆動電極との間に位置して該支持部により 垂直方向に変位可能に支持され前記駆動電極との間に発生する静電力により前記 基板に対して近接，離間する可動体とを備えてなる静電型ァクチユエータの製造方 法であって、

低抵抗な第 1 ,第 2のシリコン層の間に絶縁層を挟んで SOI基板を形成する工程と 該 SOI基板の第 2のシリコン層を用いて前記支持部および可動体を形成する工程 と、 前記 SOI基板の第 1のシリコン層を前記駆動電極とし、前記絶縁層のうち前記可動 体と対向する部位を除去することによって該駆動電極と可動体との間に隙間を形成 する工程と、

前記第 2のシリコン層のうち前記支持部となる部位を前記基板に固定する工程とを 備える構成としてレ、る静電型ァクチユエータの製造方法。

基板と、該基板と垂直な方向で対向する板状の駆動電極と、前記基板と駆動電極 との間に設けられた支持部と、前記基板と駆動電極との間に位置して該支持部により 垂直方向に変位可能に支持され前記駆動電極との間に発生する静電力により前記 基板に対して近接，離間する可動体とを備えてなる静電型ァクチユエータの製造方 法であって、

絶縁層には内部に厚さ寸法の小さい薄膜絶縁層が配置された凹部を形成するェ 程と、

低抵抗な第 1 ,第 2のシリコン層の間に前記絶縁層を挟んで SOI基板を形成するェ 程と、

該 SOI基板のうち第 1のシリコン層を前記駆動電極としたときに、第 2のシリコン層を 用いて前記支持部および可動体を形成し、該可動体を前記凹部と対向した位置に 配置し、前記駆動電極と該可動体との間に隙間を形成する工程と、

前記第 2のシリコン層のうち前記支持部となる部位を前記基板に固定する工程とを 備える構成としてレ、る静電型ァクチユエータの製造方法。