WO2007099992A1 - 基板及び装置 - Google Patents

基板及び装置 Download PDF

Info

Publication number
WO2007099992A1
WO2007099992A1 PCT/JP2007/053737 JP2007053737W WO2007099992A1 WO 2007099992 A1 WO2007099992 A1 WO 2007099992A1 JP 2007053737 W JP2007053737 W JP 2007053737W WO 2007099992 A1 WO2007099992 A1 WO 2007099992A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
power supply
substrate
sectional area
cross
Prior art date
Application number
PCT/JP2007/053737
Other languages
English (en)
French (fr)
Inventor
Takashi Okano
Original Assignee
Daikin Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries, Ltd. filed Critical Daikin Industries, Ltd.
Publication of WO2007099992A1 publication Critical patent/WO2007099992A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Definitions

  • the present invention relates to a substrate and an apparatus, and more particularly to wiring provided on the substrate.
  • a substrate on which an integrated circuit is provided includes a power supply bus.
  • the power supply bus is connected to the power supply terminal of the integrated circuit.
  • the power supply bus supplies power for driving the integrated circuit from the power supply to the integrated circuit.
  • a capacitor is provided between the power supply bus and the ground at the position where the power supply terminal of the power supply bus is connected.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2005-302885
  • Patent Document 2 Japanese Patent No. 3170797
  • Patent Document 3 Japanese Patent No. 3327714
  • the present invention has been made in view of the above-described circumstances, and has an object of effectively removing high-frequency noise.
  • a substrate that is useful in the first aspect of the present invention is a substrate on which a component (1) having an integrated circuit (11) and a power supply terminal (P11) connected to the integrated circuit is mounted.
  • the power bus is arranged at the position where the parts are covered, and the integrated When the circuit is connected, the other end is connected to the power supply terminal from the outer peripheral side of the component.
  • a substrate that works according to the second aspect of the present invention is a substrate that works according to the first aspect
  • a substrate that works on the third aspect of the present invention is the substrate that works on the first or second embodiment, and further includes a second wiring (22) connected to the ground,
  • the capacitor (C) is connected between the first wiring (21) and the second wiring, and a partial area (W3) of the second wiring is determined by the power supply bus (2). Less than the cross-sectional area (B).
  • a substrate that works according to the fourth aspect of the present invention is the substrate that works according to the third aspect.
  • the second wiring (22) is also connected to the integrated circuit (11), and a partial cross-sectional area (W3) on the ground side from the position (r2) where the capacitor (C) of the second wiring is connected. ) 1 Less than the cross-sectional area (W4) on the integrated circuit side from the position.
  • An apparatus includes a substrate (101) according to any one of the first to fourth aspects and the component (1).
  • a device that works according to the second aspect of the present invention is a device that works according to the first aspect, wherein the base plate (101) includes an insulating plate and a third wiring connected to the ground. (1012), and the third wiring is stacked on the power supply bus (2) through the insulating plate from the side opposite to the integrated circuit (11), and the integrated circuit and the third wiring are stacked.
  • the distance (d) with respect to the wiring in the stacking direction (90) of the substrate is lmm or less.
  • the device according to the third aspect of the present invention is the device according to the first aspect, wherein the substrate (101) is a third wiring (A1) connected to the ground.
  • the third wiring is provided on the same surface as the surface (101a) of the substrate on which the power supply bus is disposed, and surrounds the component (1).
  • the parasitic inductance of the first wiring is increased by making the sectional area of a part of the first wiring smaller than the sectional area of the power supply bus. .
  • the resonance frequency of the low-pass filter composed of the first wiring functioning as a parasitic inductor and the capacitor is reduced. Therefore, even if high frequency noise is input from the other end of the first wiring, the high frequency noise can be removed.
  • the signal line can be easily arranged at a position on the substrate different from the position. Moreover, since the position where the component covers is shared by the power bus and the component, the board can be reduced in size.
  • the first wiring By connecting the other end of the first wiring to the power supply terminal from the outer peripheral side of the component, the first wiring is drawn out from the power supply bus arranged at the position where the component covers to the outer peripheral side of the component. Therefore, the first wiring becomes longer, and the parasitic inductance of the first wiring increases.
  • the parasitic inductance of the second wiring is increased by making the sectional area of a part of the second wiring smaller than the sectional area of the power supply bus. .
  • a low-pass filter with a low resonance frequency is configured by the second wiring functioning as a parasitic inductor and the capacitor. Therefore, even if high frequency noise is input from the other end of the first wiring, the high frequency noise can be reduced.
  • the force S for increasing the parasitic inductance of the second wiring can be achieved.
  • the device even if high frequency noise is generated in the integrated circuit, the high frequency noise is removed by the low pass filter composed of the capacitor and the wiring. Noise is difficult to leak into the bus.
  • the apparatus since the distance between the integrated circuit and the third wiring is reduced, the integrated circuit and the third wiring are shifted from one to the other.
  • the electric field that flows into is likely to flow between the integrated circuit and the third wiring. Therefore, noise leakage due to the electric field can be reduced.
  • noise leaking to the outside can be reduced by flowing noise generated in the integrated circuit through the third wiring.
  • the area of the third wiring can be increased around the part, the leakage of noise to the outside can be further reduced. Can do.
  • FIG. 1 is a top view conceptually showing an apparatus described in a first embodiment.
  • FIG. 2 is a sectional view conceptually showing the apparatus described in the second embodiment.
  • FIG. 3 is a top view conceptually showing an apparatus described in a third embodiment.
  • FIG. 1 is a top view conceptually showing an apparatus that works on the present embodiment.
  • the apparatus includes a substrate 101 and an element 1.
  • the element 1 has a main body 12 and a plurality of terminals, and is provided on the surface 101a of the substrate 101.
  • the terminals include power supply terminal P11.
  • the main body 12 includes an integrated circuit. In FIG. 1, the main body 12 and the integrated circuit 11 are indicated by broken lines. Element 1 is substrate 1
  • the substrate 101 includes the power bus 2, the wiring 21, and the capacitor C.
  • the element 1 can be provided on the surface 101a, for example, as a retrofit.
  • the power supply bus 2 is disposed on the surface 101a at a position where the element 1 covers. In other words, using FIG. 1, when viewed from the surface 101a side, the power bus 2 is inside the broken line indicating the main body 12.
  • the substrate 101 can be reduced in size.
  • One end 211 of the wiring 21 is connected to the power supply bus 2, and the other end 212 of the wiring 21 is connected to the power supply terminal P11.
  • a partial cross-sectional area W 1 of the wiring 21 is smaller than the cross-sectional area B of the power supply bus 2.
  • the partial cross-sectional area W1 on the end 211 side from the position rl where the capacitor C of the wiring 21 is connected is smaller than the cross-sectional area B (the cross-sectional area is shown as a width in FIG. 1).
  • the parasitic inductance of the wiring 21 is increased by making the partial cross-sectional area W 1 of the wiring 21 smaller than the cross-sectional area B of the power supply bus 2.
  • the resonance frequency of the low-pass filter constituted by the wiring 21 functioning as a parasitic inductor and the capacitor C is reduced. Therefore, even if high frequency noise generated in the integrated circuit 11 is input from the other end 212 of the wiring 21, the high frequency noise can be removed.
  • the other end 212 of the wiring 21 is preferably connected to the power supply terminal PI1 from the outer peripheral side of the element 1 (FIG. 1). This is because the wiring 21 is drawn from the power supply bus 2 arranged at the position where the element 1 is covered to the outer peripheral side of the element 1, so that the wiring 21 becomes longer and the parasitic inductance of the wiring 21 increases.
  • FIG. 1 shows a case where the partial cross-sectional area W1 on the one end 211 side from the position rl of the wiring 21 is smaller than the cross-sectional area W2 on the other end 212 side from the position rl.
  • the parasitic inductance of the wiring 21 can also be increased depending on the force and the shape of the wiring 21.
  • FIG. 1 shows a case where the substrate 101 further includes a wiring 22.
  • Wiring 22 is connected to ground.
  • the wiring 22 is connected to the ground via the via 1014 and the ground plane 1012 (FIG. 2) described in the second embodiment in this order.
  • FIG. 1 shows a case where the via 1014 is provided on the one end 221 side of the wiring 22.
  • the capacitor C is connected between the wiring 21 and the wiring 22.
  • a partial cross-sectional area W3 of the wiring 22 is smaller than the cross-sectional area B of the power supply bus 2. Specifically, a partial cross-sectional area W3 on the one end 221 side from the position r2 where the capacitor C of the wiring 22 is connected is smaller than the cross-sectional area B (FIG. 1).
  • the parasitic inductance of the wiring 22 is increased by making the partial cross-sectional area W3 of the wiring 22 smaller than the cross-sectional area B of the power supply bus 2.
  • the wiring 22 that functions as a parasitic inductor and the capacitor C also constitute a one-pass filter having a low resonance frequency. Therefore, even if high frequency noise is input from the other end 222 of the wiring 22, the high frequency noise can be reduced.
  • the plurality of terminals of the element 1 includes the ground terminal P12, and the other end 222 of the wiring 22 is connected to the ground terminal P12.
  • the partial cross-sectional area W3 on the end 221 side is smaller than the cross-sectional area W4 on the position rl force other end 222 side is shown.
  • the parasitic inductance of the wiring 22 can be increased.
  • FIG. 2 is a cross-sectional view conceptually showing an apparatus that works on the present embodiment.
  • the substrate 101 for example, a multilayer laminated substrate can be adopted, and this case is shown in FIG.
  • the multilayer laminated substrate has a ground plane 1012 and a power plane 1013.
  • the power bus 2, the ground plane 1012, and the power plane 1013 are stacked in this order on the surface 101b side opposite to the surface 101a side via an insulating substrate.
  • the ground terminal P12 is connected to the ground plane 1012 through the wiring 22 and the via 1014 in this order.
  • the power supply terminal P11 is connected to the power supply plane 1013 through the power supply bus 2 and vias in this order.
  • the distance d between the integrated circuit 11 and the ground plane 1012 in the multilayer direction 90 of the multilayer multilayer substrate may be 1 mm or less. desirable. This is because, by reducing the distance d between the integrated circuit 1 and the ground plane 1012, the electric field flowing from one of the integrated circuit 11 and the ground plane 1012 to the other is changed between the integrated circuit 11 and the ground plane 1012. It is easy to flow between. Therefore, noise leakage due to the electric field can be reduced.
  • FIG. 3 is a top view conceptually showing an apparatus that works on the present embodiment.
  • the ground pattern A 1 is provided on the same surface 101 a as the power supply bus 2 and surrounds the element 1.
  • noise leaked to the outside can be reduced by flowing noise generated in the integrated circuit 11 through the ground pattern.
  • the area of the ground pattern can be increased around the element 1, the leakage of noise to the outside can be further reduced.
  • the widths hi and h2 with respect to the extending direction of the ground plane are 4 mm or more.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

　本発明は、高周波ノイズを効率良く除去する基板（１０１）である。基板（１０１）は、電源バス（２）、配線（２１）及びコンデンサ（Ｃ）を備える。電源バス（２）は、素子（１）が被さる位置で表面（１０１ａ）上に配される。配線（２１）の一端（２１１）は電源バス（２）に接続され、配線（２１）の他端（２１２）は、素子（１）の外周側から電源端子（Ｐ１１）に接続される。配線（２１）の一部の断面積（Ｗ１）は、電源バス（２）の断面積（Ｂ）よりも小さい。具体的には配線（２１）のコンデンサ（Ｃ）が接続される位置（ｒ１）から一端（２１１）側の一部の断面積（Ｗ１）が、断面積（Ｂ）よりも小さい。コンデンサ（Ｃ）は、配線（２１）と配線（２２）との間に接続される。

Description

明 細 書
基板及び装置
技術分野
[0001] 本発明は基板及び装置に関し、特に基板に設けられる配線に関する。
背景技術
[0002] 集積回路を設ける基板は電源バスを備えている。電源バスには、集積回路の電源 端子が接続される。電源バスは、当該集積回路を駆動するための電力を電源から集 積回路へと供給する。
[0003] 集積回路を駆動すると当該集積回路からノイズが発生し、電源端子から電源バス へと漏れ出す。このノイズに対処するため、電源バスの、電源端子が接続される位置 で、電源バスとグランドとの間にコンデンサが設けられている。
[0004] なお、本発明に関連する技術を以下に示す。
[0005] 特許文献 1 :特開 2005— 302885号公報
特許文献 2：特許 3170797号公報
特許文献 3：特許 3327714号公報
発明の開示
発明が解決しょうとする課題
[0006] しかし、コンデンサだけでは高周波ノイズを除去することが困難であった。
[0007] 本発明は上述した事情に鑑みてなされたものであり、高周波ノイズを効率良く除去 すること力 S目的とされる。
課題を解決するための手段
[0008] この発明の第 1の態様に力かる基板は、集積回路（11)と、前記集積回路に接続さ れた電源端子 (P11)とを有する部品（1)が搭載される基板であって、電源バス（2)と 、前記電源バスに接続される一端（211)と、前記電源端子 (P11)が接続できる他端 (212)とを有する第 1の配線（21)と、前記第 1の配線とグランドとの間に接続されるコ ンデンサ（C)とを備え、前記第 1の配線の一部の断面積 (W1)は、前記電源バスの 断面積 (B)より小さぐ前記電源バスは、前記部品が被さる位置に配され、当該集積 回路を接続した場合にぉレ、て、前記他端は前記部品の外周側から前記電源端子に 接続される。
[0009] この発明の第 2の態様に力かる基板は、第 1の態様に力かる基板であって、前記第
1の配線（21)の前記コンデンサ（C)が接続される位置 (rl)から前記一端（211)側 の一部の断面積 (W1)が、当該位置力も前記他端 (212)側の断面積 (W2)よりも小 さい。
[0010] この発明の第 3の態様に力かる基板は、第 1または第 2の態様に力、かる基板であつ て、前記グランドに接続される第 2の配線（22)を更に備え、前記コンデンサ（C)は前 記第 1の配線（21)と前記第 2の配線との間に接続され、前記第 2の配線の一部の断 面積 (W3)は、前記電源バス（2)の前記断面積 (B)よりも小さレ、。
[0011] この発明の第 4の態様に力かる基板は、第 3の態様に力、かる基板であって、前記第
2の配線（22)は前記集積回路（11)にも接続され、前記第 2の配線の前記コンデン サ（C)が接続される位置 (r2)から前記グランド側の一部の断面積 (W3) 1 当該位 置から前記集積回路側の断面積 (W4)よりも小さい。
[0012] この発明の第 1の態様に力かる装置は、第 1乃至第 4のいずれか一つの態様にか 力る基板（101)と、前記部品（1)とを備える。
[0013] この発明の第 2の態様に力かる装置は、第 1の態様に力かる装置であって、前記基 板（101)は、絶縁板と、前記グランドに接続される第 3の配線（1012)とを更に備え、 前記第 3の配線は、前記絶縁板を介して前記電源バス（2)に、前記集積回路（11)と は反対側から積層され、前記集積回路と前記第 3の配線との前記基板の積層方向（ 90)についての距離（d)は lmm以下である。
[0014] この発明の第 3の態様に力かる装置は、第 1の態様に力、かる装置であって、前記基 板（101)は、前記グランドに接続される第 3の配線 (A1)を更に備え、前記第 3の配 線は、前記電源バスが配される前記基板の表面（101a)と同じ表面に設けられ、前 記部品（1)を囲む。
発明の効果
[0015] この発明の第 1の態様に力かる基板によれば、第 1の配線の一部の断面積を電源 バスの断面積より小さくすることで、第 1の配線の寄生インダクタンスが大きくなる。こ れにより、寄生インダクタとして機能する第 1の配線と、コンデンサとで構成されるロー パスフィルタの共振周波数が小さくなる。よって、第 1の配線の他端から高周波ノイズ が入力されても、当該高周波ノイズを除去することができる。
[0016] 電源バスを集積回路が被さる位置に配することで、当該位置とは異なる基板上の位 置に信号線を配しやすい。しかも、部品が被さる位置を電源バスと部品とで共有する ので、基板を小型化することができる。
[0017] 第 1の配線の他端を部品の外周側から電源端子に接続させることで、部品が被さる 位置に配された電源バスから、部品の外周側へと第 1の配線が引き出される。よって 、第 1の配線が長くなり、以つて第 1の配線の寄生インダクタンスが高まる。
[0018] この発明の第 2の態様に力かる基板によれば、第 1の配線の寄生インダクタンスを 大きくすること力 Sできる。
[0019] この発明の第 3の態様に力かる基板によれば、第 2の配線の一部の断面積を電源 バスの断面積より小さくすることで、第 2の配線の寄生インダクタンスが大きくなる。こ れにより、寄生インダクタとして機能する第 2の配線と、コンデンサとによっても、共振 周波数が小さいローパスフィルタが構成される。よって、第 1の配線の他端から高周 波ノイズが入力されても、当該高周波ノイズを低減することができる。
[0020] この発明の第 4の態様に力かる基板によれば、第 2の配線の寄生インダクタンスを 大きくすること力 Sできる。
[0021] この発明の第 1の態様に力かる装置によれば、集積回路で高周波ノイズが発生して も、コンデンサと配線とで構成されるローパスフィルタで当該高周波ノイズが除去され るので、電源バスへとノイズが漏れにくい。
[0022] この発明の第 2の態様に力かる装置によれば、集積回路と第 3の配線との間の距離 が小さくなるので、集積回路及び第 3の配線のレ、ずれか一方から他方へと流れる電 界は、集積回路と第 3の配線との間を流れやすい。よって、当該電界に起因したノィ ズの漏れが低減できる。
[0023] この発明の第 3の態様に力かる装置によれば、集積回路で発生したノイズを第 3の 配線に流すことで、外部へのノイズの漏れが低減できる。し力、も、部品の周囲で第 3 の配線の面積を広くすることができるので、ノイズの外部への漏れをより低減すること ができる。
[0024] この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによ つて、より明白となる。
図面の簡単な説明
[0025] [図 1]第 1の実施の形態で説明される、装置を概念的に示す上面図である。
[図 2]第 2の実施の形態で説明される、装置を概念的に示す断面図である。
[図 3]第 3の実施の形態で説明される、装置を概念的に示す上面図である。
発明を実施するための最良の形態
[0026] 第 1の実施の形態.
図 1は、本実施の形態に力かる装置を概念的に示す上面図である。当該装置は、 基板 101と素子 1とを備える。
[0027] 素子 1は、本体 12及び複数の端子を有し、基板 101の表面 101a上に設けられる。
当該端子には電源端子 P11が含まれている。本体 12には、集積回路が含まれてい る。なお、図 1では、本体 12及び集積回路 11を破線で示している。素子 1は、基板 1
01に搭載される部品と把握することができる。
[0028] 基板 101は、電源バス 2、配線 21及びコンデンサ Cを備える。表面 101a上には素 子 1を、例えば後付けで設けることができる。
[0029] 電源バス 2は、素子 1が被さる位置で表面 101a上に配される。つまり、図 1を用いて 説明すれば、表面 101a側から見て、本体 12を示す破線の内側で電源バス 2が表面
101a上に配される。
[0030] 力かる電源バス 2の配置によれば、素子 1が被さる位置とは異なる表面 101a上の位 置に信号線を配しやすい。しかも、素子 1が被さる位置を電源バス 2と素子 1とで共有 するので、基板 101を小型化することができる。
[0031] 配線 21の一端 211は電源バス 2に接続され、配線 21の他端 212は電源端子 P 11 に接続される。
[0032] 配線 21の一部の断面積 W1は、電源バス 2の断面積 Bよりも小さい。具体的には配 線 21のコンデンサ Cが接続される位置 rlから一端 211側の一部の断面積 W1が、断 面積 Bよりも小さい（図 1におレ、て断面積は幅として図示してレ、る。 )。 [0033] 力かる基板 101によれば、配線 21の一部の断面積 W1を電源バス 2の断面積 Bより 小さくすることで、配線 21の寄生インダクタンスが大きくなる。これにより、寄生インダ クタとして機能する配線 21と、コンデンサ Cとで構成されるローパスフィルタの共振周 波数が小さくなる。よって、集積回路 11で発生した高周波ノイズが配線 21の他端 21 2から入力されても、当該高周波ノイズを除去することができる。
[0034] 配線 21の他端 212は、素子 1の外周側から電源端子 PI 1に接続されることが望ま しい（図 1)。なぜなら、素子 1が被さる位置に配された電源バス 2から、素子 1の外周 側へと配線 21が引き出されるので、配線 21が長くなり、以つて配線 21の寄生インダ クタンスが高まるからである。
[0035] 図 1では、配線 21の位置 rlから一端 211側の一部の断面積 W1が、位置 rlから他 端 212側の断面積 W2よりも小さレ、場合が示されてレ、る。
[0036] 力、かる配線 21の形状によっても、配線 21の寄生インダクタンスを大きくすることがで きる。
[0037] 図 1では、基板 101が配線 22を更に有する場合が示されている。配線 22はグランド に接続される。具体的には例えば、配線 22は、第 2の実施の形態で説明するビア 10 14とグランドプレーン 1012と（図 2)を、この順に介してグランドに接続される。なお、 図 1では、ビア 1014が配線 22の一端 221側に設けられた場合が示されている。
[0038] コンデンサ Cは、配線 21と配線 22との間に接続される。
[0039] 配線 22の一部の断面積 W3は、電源バス 2の断面積 Bよりも小さい。具体的には、 配線 22のコンデンサ Cが接続される位置 r2から一端 221側の一部の断面積 W3が、 断面積 Bより小さい（図 1)。
[0040] 力、かる配線 22の形状によれば、配線 22の一部の断面積 W3を電源バス 2の断面積 Bより小さくすることで、配線 22の寄生インダクタンスが大きくなる。これにより、寄生ィ ンダクタとして機能する配線 22と、コンデンサ Cとによっても、共振周波数の小さい口 一パスフィルタが構成される。よって、配線 22の他端 222から高周波ノイズが入力さ れても、当該高周波ノイズを低減することができる。
[0041] 図 1では更に、素子 1が有する複数の端子にはグランド端子 P12が含まれ、配線 22 の他端 222がグランド端子 P12に接続される場合であって、配線 22の位置 r2から一 端 221側の一部の断面積 W3が、位置 rl力 他端 222側の断面積 W4よりも小さレヽ 場合が示されている。
[0042] 力かる配線 22の形状によれば、配線 22の寄生インダクタンスを大きくすることがで きる。
[0043] 第 2の実施の形態.
図 2は、本実施の形態に力かる装置を概念的に示す断面図である。
[0044] 基板 101には、例えば多層積層基板が採用でき、この場合が図 2に示されている。
当該多層積層基板は、グランドプレーン 1012及び電源プレーン 1013を有する。電 源バス 2、グランドプレーン 1012及び電源プレーン 1013は、この順に表面 101a側 力 反対側の表面 101b側へと、それぞれ絶縁基板を介して積層される。
[0045] グランド端子 P12は、配線 22及びビア 1014をこの順に介してグランドプレーン 101 2に接続される。図 2では示されていないが、電源端子 P11は、電源バス 2及びビアを この順に介して電源プレーン 1013に接続される。
[0046] 素子 1が上記多層積層基板の表面 101a上に設けられた場合には、集積回路 11と グランドプレーン 1012との多層積層基板の積層方向 90についての距離 dは、 lmm 以下であることが望ましい。なぜなら、集積回路 1とグランドプレーン 1012との間の距 離 dを小さくすることで、集積回路 11とグランドプレーン 1012のいずれか一方から他 方へと流れる電界は、集積回路 11とグランドプレーン 1012との間を流れやすい。よ つて、当該電界に起因したノイズの漏れが低減できる。
[0047] 第 3の実施の形態.
図 3は、本実施の形態に力かる装置を概念的に示す上面図である。
[0048] 図 3では、グランドパターン A1が、電源バス 2と同じ表面 101aに設けられ、素子 1を 囲んでいる。
[0049] 力、かる態様によれば、集積回路 11で発生したノイズをグランドパターンに流すこと で、外部へのノイズの漏れが低減できる。しかも、素子 1の周囲でグランドパターンの 面積を広くすることができるので、ノイズの外部への漏れをより低減することができる。 より望ましくは、グランドプレーンの延在する方向に対する幅 hi， h2は 4mm以上であ る。 この発明は詳細に説明された力 上記した説明は、すべての局面において、例示 であって、この発明がそれに限定されるものではない。例示されていない無数の変形 例が、この発明の範囲から外れることなく想定され得るものと解される。

Claims

請求の範囲
[1] 集積回路（11)と、前記集積回路に接続された電源端子 (PI 1)とを有する部品（1) が搭載される基板であって、
電源バス（2)と、
前記電源バスに接続される一端 (211)と、前記電源端子 (P11)が接続できる他端 (212)とを有する第 1の配線（21)と、
前記第 1の配線とグランドとの間に接続されるコンデンサ（C)と
を備え、
前記第 1の配線の一部の断面積 (W1)は、前記電源バスの断面積 (B)より小さぐ 前記電源バスは、前記部品が被さる位置に配され、
当該集積回路を前記電源端子を介して前記他端に接続した場合において、前記 他端は前記部品の外周側から前記電源端子に接続される、基板。
[2] 前記第 1の配線（21)の前記コンデンサ（C)が接続される位置 (rl)から前記一端（
211)側の一部の断面積 (Wl) 1 当該位置から前記他端（212)側の断面積 (W2) よりも小さい、請求項 1記載の基板。
[3] 前記グランドに接続される第 2の配線（22)
を更に備え、
前記コンデンサ（C)は前記第 1の配線（21)と前記第 2の配線との間に接続され、 前記第 2の配線の一部の断面積 (W3)は、前記電源バス（2)の前記断面積 (B)より も小さい、請求項 1記載の基板。
[4] 前記グランドに接続される第 2の配線（22)
を更に備え、
前記コンデンサ（C)は前記第 1の配線（21)と前記第 2の配線との間に接続され、 前記第 2の配線の一部の断面積 (W3)は、前記電源バス（2)の前記断面積 (B)より も小さい、請求項 2記載の基板。
[5] 前記第 2の配線（22)は前記集積回路（11)にも接続され、
前記第 2の配線の前記コンデンサ（C)が接続される位置 (r2)から前記グランド側の 一部の断面積 (W3) 、当該位置から前記集積回路側の断面積 (W4)よりも小さい 、請求項 3記載の基板。
前記第 2の配線（22)は前記集積回路（11)にも接続され、
前記第 2の配線の前記コンデンサ（C)が接続される位置 (r2)から前記グランド側の 一部の断面積 (W3)が、当該位置から前記集積回路側の断面積 (W4)よりも小さい 、請求項 4記載の基板。
請求項 1乃至請求項 6のいずれか一つに記載の基板（101)と、
前記部品（1)と
を備える、装置。
前記基板（101)は、
絶縁板と、
前記グランドに接続される第 3の配線（1012)と
を更に備え、
前記第 3の配線は、前記絶縁板を介して前記電源バス（2)に、前記集積回路（11) とは反対側から積層され、
前記集積回路と前記第 3の配線との前記基板の積層方向（90)についての距離 (d )は lmm以下である、請求項 7記載の装置。
前記基板（101)は、
前記グランドに接続される第 3の配線 (A1)
を更に備え、
前記第 3の配線は、前記電源バス（2)が配される前記基板の表面（101a)と同じ表 面に設けられ、
前記部品（1)を囲む、請求項 7記載の装置。
PCT/JP2007/053737 2006-03-01 2007-02-28 基板及び装置 WO2007099992A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006054480A JP2007234851A (ja) 2006-03-01 2006-03-01 基板及び装置
JP2006-054480 2006-03-01

Publications (1)

Publication Number Publication Date
WO2007099992A1 true WO2007099992A1 (ja) 2007-09-07

Family

ID=38459093

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/053737 WO2007099992A1 (ja) 2006-03-01 2007-02-28 基板及び装置

Country Status (2)

Country Link
JP (1) JP2007234851A (ja)
WO (1) WO2007099992A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2775800B1 (en) * 2013-03-08 2018-08-08 Panasonic Intellectual Property Management Co., Ltd. Illumination light source and lighting apparatus

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288626A (ja) * 1995-04-19 1996-11-01 Canon Inc Ｉｃ及びプリント配線基板
JPH09139573A (ja) * 1995-09-14 1997-05-27 Nec Corp 多層プリント基板
JPH10223997A (ja) * 1997-02-12 1998-08-21 Canon Inc プリント配線基板
JPH11261181A (ja) * 1998-03-16 1999-09-24 Nec Corp プリント回路基板
JP2001177040A (ja) * 1999-12-17 2001-06-29 Hitachi Ltd 半導体集積回路とこの半導体集積回路を実装したプリント回路基板、およびこのプリント回路基板を用いた液晶表示装置
JP2003008153A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 電子回路装置及びローパスフィルタ
JP2003198079A (ja) * 2001-12-25 2003-07-11 Mitsubishi Electric Corp プリント回路配線板
JP2005294383A (ja) * 2004-03-31 2005-10-20 Shinko Electric Ind Co Ltd キャパシタ実装配線基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288626A (ja) * 1995-04-19 1996-11-01 Canon Inc Ｉｃ及びプリント配線基板
JPH09139573A (ja) * 1995-09-14 1997-05-27 Nec Corp 多層プリント基板
JPH10223997A (ja) * 1997-02-12 1998-08-21 Canon Inc プリント配線基板
JPH11261181A (ja) * 1998-03-16 1999-09-24 Nec Corp プリント回路基板
JP2001177040A (ja) * 1999-12-17 2001-06-29 Hitachi Ltd 半導体集積回路とこの半導体集積回路を実装したプリント回路基板、およびこのプリント回路基板を用いた液晶表示装置
JP2003008153A (ja) * 2001-06-19 2003-01-10 Taiyo Yuden Co Ltd 電子回路装置及びローパスフィルタ
JP2003198079A (ja) * 2001-12-25 2003-07-11 Mitsubishi Electric Corp プリント回路配線板
JP2005294383A (ja) * 2004-03-31 2005-10-20 Shinko Electric Ind Co Ltd キャパシタ実装配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2775800B1 (en) * 2013-03-08 2018-08-08 Panasonic Intellectual Property Management Co., Ltd. Illumination light source and lighting apparatus

Also Published As

Publication number Publication date
JP2007234851A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
US8199522B2 (en) Printed circuit board
JP2008021969A5 (ja)
JP2012129443A (ja) プリント回路板
EP1684558A2 (en) Multilayer printed circuit board
JP6324678B2 (ja) Ｅｓｄ保護パターンが組み込まれたコモンモードフィルタ
WO2007099992A1 (ja) 基板及び装置
JP2007048879A (ja) 電子装置
JP6504960B2 (ja) プリント基板
EP1128434A3 (en) Multi-layered multi-chip module for high frequencies
JP2011138811A (ja) 電子部品内蔵モジュール
WO2011096164A1 (ja) 半導体装置
JP5218570B2 (ja) デュプレクサモジュール
WO2007102366A2 (ja) 装置及び接続方法
JP4671333B2 (ja) 多層プリント回路基板と電子機器
JP6015260B2 (ja) 電源回路及び電源モジュール
US20080072204A1 (en) Layout design of multilayer printed circuit board
WO2015122239A1 (ja) 電力変換器用のコントローラ
JP7308821B2 (ja) 電子装置および電子装置が搭載された電動パワーステアリング装置
US8130052B2 (en) Semiconductor circuit board and semiconductor circuit
JP6602241B2 (ja) 信号伝送基板
JP6402580B2 (ja) 電源装置
JP3763312B2 (ja) 半導体回路基板及び半導体回路
CN209845489U (zh) 一种用于新能源汽车的电路板
JP2011091238A (ja) 回路基板
TWI323640B (en) Circuit board

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07715039

Country of ref document: EP

Kind code of ref document: A1