WO2007099903A1

WO2007099903A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Info

Publication number: WO2007099903A1
Application number: PCT/JP2007/053506
Authority: WO
Inventors: Takahiko Origuchi; Hidehiko Shoji; Mitsuo Ueda
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2006-02-28
Filing date: 2007-02-26
Publication date: 2007-09-07
Also published as: JPWO2007099903A1; US20090091514A1; KR20080011306A; EP1879168A4; JP4655090B2; EP1879168A1; KR100917531B1; CN101331531A; CN101331531B; US8068069B2

Description

明細書

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置技術分野

[0001] 本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。

背景技術

[0002] プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、 1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で 5%のキセノンを含む放電ガスが封入されてヽる。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色 (R)、緑色 (G)および青色 (B)の各色の蛍光体を励起発光させてカラー表示を行って、る。

[0003] パネルを駆動する方法としてはサブフィールド法、すなわち、 1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによつて階調表示を行う方法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走查電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。

[0004] また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている。

[0005] 具体的には、複数のサブフィールドのうち、 1つのサブフィールドの初期化期間にお!ヽて全ての放電セルを放電させる全セル初期化動作を行ヽ、他のサブフィールドの初期化期間においては維持放電を行った放電セルのみ初期化する選択初期化動作を行う。その結果、表示に関係のない発光は全セル初期化動作の放電に伴う発光のみとなりコントラストの高い画像表示が可能となる（例えば、特許文献 1参照)。

[0006] このように駆動することによって、画像の表示に関係のない発光に依存して変化する黒表示領域の輝度は全セル初期化動作における微弱発光だけとなり、コントラストの高、画像表示が可能となる。

[0007] しカゝしながら、近年、パネルは高精細度化されるとともにますます大画面化され、そのため書込み放電が不安定となって表示を行うべき放電セルで書込み放電が発生せず画像表示品質を劣化させる、あるいは書込み放電を安定に発生させるために必要な電圧が高くなる。

特許文献 1：特開 2000— 242224号公報

発明の開示

[0008] 本発明は、大画面 '高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなぐ安定した書込み放電を発生させ、画像表示品質のよいパネルの駆動方法およびプラズマディスプレイ装置を提供する。

[0009] 本発明は、走査電極および維持電極からなる表示電極対を有する放電セルを複数備えたパネルの駆動方法であって、緩やかに下降する傾斜波形電圧を走査電極に印加する初期化期間と、走査パルス電圧を走査電極に印加して放電セルで書込み放電を発生させる書込み期間と、輝度重みに応じた回数の維持パルス電圧を表示電極対に交互に印加して選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを 1フィールド期間内に複数設けるステップと、輝度重みが最も小さ、サブフィールドにおける下降する傾斜波形電圧の最も低、電圧は、輝度重みが最も大きいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧よりも低くなるように設定するステップと、を備える。

[0010] これにより、大画面 '高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなぐ安定した書込み放電を発生させることが可能となる。

[0011] また、本発明のパネルの駆動方法では、輝度重みが最も大きいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧は、そのサブフィールドにおける走査パルス電圧よりも高くなるように設定することが望まし、。

[0012] また、本発明のパネルの駆動方法では、少なくとも輝度重みが 2番目に小さ、サブフィールドにおける下降する傾斜波形電圧の最も低ヽ電圧は、輝度重みが最も大きいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧よりも低くなるように設定することが望ましい。

[0013] また、本発明のパネルの駆動方法では、 1フィールド期間内に、初期化期間において画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル初期化サブフィールドと、初期化期間にお、て直前のサブフィールドで維持放電を発生させた放電セルで選択的に初期化放電を発生させる選択初期化サブフィールドとを備え、輝度重みが最も小さいサブフィールドを全セル初期化サブフィールドとし、輝度重みが最も大き、サブフィールドを選択初期化サブフィールドとすることが望ま、。

[0014] また、本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、緩やかに下降する傾斜波形電圧を走査電極に印加する初期化期間と、放電セルで書込み放電を発生させる書込み期間と、輝度重みに応じた回数の維持パルス電圧を表示電極対に交互に印加して選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを 1フィールド期間内に複数設けてパネルを駆動する駆動回路とを備え、駆動回路は、輝度重みが最も小さ、サブフィールドにおける下降する傾斜波形電圧の最も低、電圧を、輝度重みが最も大きいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧よりも低くしてパネルを駆動するように構成したことを特徴とする。

[0015] これにより、大画面 '高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなぐ安定した書込み放電を発生させることが可能となる。図面の簡単な説明

[図 1]図 1は本発明の実施の形態 1におけるパネルの構造を示す分解斜視図である。

[図 2]図 2は本発明の実施の形態 1におけるパネルの電極配列図である。

[図 3]図 3は本発明の実施の形態 1におけるプラズマディスプレイ装置の回路ブロック図である。

[図 4]図 4は本発明の実施の形態 1におけるパネルの各電極に印加する駆動電圧波形図である。

[図 5]図 5は本発明の実施の形態 1におけるサブフィールド構成を示す図である。

[図 6]図 6は本発明の実施の形態 1におけるデータ電極および走査電極に印加される駆動電圧波形と、データ電極走査電極間の電圧変化を示した図である。

[図 7]図 7は本発明の実施の形態 1におけるデータ電極および走査電極に印加される駆動電圧波形と、データ電極—走査電極間の電圧変化の一例を示した図である。

[図 8]図 8は本発明の実施の形態 1におけるデータ電極および走査電極に印加される駆動電圧波形と、データ電極走査電極間の電圧変化の他の例を示した図である

[図 9]図 9は本発明の実施の形態 1におけるデータ電極および走査電極に印加される駆動電圧波形と、データ電極走査電極間の電圧変化のさらに他の例を示した図である。

[図 10A]図 10Aは本発明の実施の形態 1における初期化電圧 Vi4を切換えるサブフィールドと走査パルス電圧との関係を示した図である。

[図 10B]図 10Bは本発明の実施の形態 1における初期化電圧 Vi4を切換えるサブフィールドと書込みパルス電圧との関係を示した図である。

[図 11]図 11は本発明の実施の形態 1における走査電極駆動回路の回路図である。

[図 12]図 12は本発明の実施の形態 1における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャートである。

[図 13]図 13は本発明の実施の形態 1における全セル初期化期間の走査電極駆動回路の動作の他の例を説明するためのタイミングチャートである。 [図 14]図 14は本発明の実施の形態 2におけるサブフィールド構成を示す図である。符号の説明

1 プラズマディスプレイ装置

10 パネル

21 ガラス製の前面板

22 走査電極

23 維持電極

24, 33 誘電体層

25 保護層

28 表示電極対

31 背面板

32 データ電極

34 隔壁

35 蛍光体層

51 画像信号処理回路

52 データ電極駆動回路

53 走査電極駆動回路

54 維持電極駆動回路

55 タイミング発生回路

100, 200 維持パルス発生回路

110 電力回収回路

300 初期化波形発生回路

310, 320 ミラー積分回路

400 走査パルス発生回路

SW1, SW2, S31, S32 スイッチング素子

FET1, FET2 FET

CI, C2 コンデンサ

Rl, R2 抵抗 INI, IN2 入力端子

CP 比較器

AG アンドゲート

発明を実施するための最良の形態

[0018] 以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。

[0019] (実施の形態 1)

図 1は、本発明の実施の形態 1におけるパネル 10の構造を示す分解斜視図である。ガラス製の前面板 21上には、走査電極 22と維持電極 23とからなる表示電極対 28 が複数形成されている。そして走査電極 22と維持電極 23とを覆うように誘電体層 24 が形成され、その誘電体層 24上に保護層 25が形成されている。背面板 31上にはデータ電極 32が複数形成され、データ電極 32を覆うように誘電体層 33が形成され、さらにその上に井桁状の隔壁 34が形成されている。そして、隔壁 34の側面および誘電体層 33上には赤色 (R)、緑色 (G)および青色 (B)の各色に発光する蛍光体層 35 が設けられている。

[0020] これら前面板 21と背面板 31とは、微小な放電空間を挟んで表示電極対 28とデータ電極 32とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。本実施の形態 1においては、輝度向上のためにキセノン分圧を 10%とした放電ガスが用いられている。放電空間は隔壁 34によって複数の区画に仕切られており、表示電極対 28とデータ電極 32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

[0021] なお、パネルの構造は上述したものに限られるわけではなぐ例えばストライプ状の隔壁を備えたものであってもよ、。

[0022] 図 2は、本発明の実施の形態 1におけるパネル 10の電極配列図である。パネル 10 には、行方向に長い n本の走査電極 SCl〜SCn (図 1の走査電極 22)および n本の維持電極 SUl〜SUn (図 1の維持電極 23)が配列され、列方向に長い m本のデータ電極 Dl〜Dm (図 1のデータ電極 32)が配列されている。そして、 1対の走査電極 SCi (i= l〜n)および維持電極 SUi (i= l〜n)と 1つのデータ電極 Dj (j = l〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内に m X n個形成されている。なお、図 1、図 2に示したように、走査電極 SCiと維持電極 SUiとは互いに平行に対をなして形成されているために、走査電極 SCl〜SCnと維持電極 SU1〜SU nとの間に大きな電極間容量 Cpが存在する。

[0023] 図 3は、本発明の実施の形態 1におけるプラズマディスプレイ装置 1の回路ブロック図である。プラズマディスプレイ装置 1は、パネル 10、画像信号処理回路 51、データ電極駆動回路 52、走査電極駆動回路 53、維持電極駆動回路 54、タイミング発生回路 55および各回路ブロックに必要な電源を供給する電源回路（図示せず)を備えている。

[0024] 画像信号処理回路 51は、入力された画像信号 sigをサブフィールド毎の発光 ·非発光を示す画像データに変換する。データ電極駆動回路 52はサブフィールド毎の画像データを各データ電極 Dl〜Dmに対応する信号に変換し各データ電極 Dl〜Dm を駆動する。

[0025] タイミング発生回路 55は、水平同期信号 Hおよび垂直同期信号 Vをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路 53は、維持期間において走査電極 SCl〜SCnに印加する維持パルスを発生するための維持パルス発生回路 100を有し、タイミング信号にもとづヽて各走査電極 SC 1〜SCnをそれぞれ駆動する。維持電極駆動回路 54 は、初期化期間において維持電極 SUl〜SUnに電圧 Velを印加する回路と、維持期間において維持電極 SUl〜SUnに印加する維持パルスを発生するための維持パルス発生回路 200とを有し、タイミング信号にもとづいて維持電極 SUl〜SUnを駆動する。

[0026] 次に、パネル 10を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置 1は、サブフィールド法、すなわち 1フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光 ·非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。このときの初期化動作には、全ての放電セルで初期化放電を発生させる初期化動作 (以下、「全セル初期化動作」と略記する）と、維持放電を行った放電セルで初期化放電を発生させる初期化動作 (以下、「選択初期化動作」と略記する）とがある。書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比例した数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。このときの比例定数を輝度倍率と呼ぶ。なお、サブフィールド構成の詳細については後述することとし、ここではサブフィールドにおける駆動電圧波形とその動作について説明する。

[0027] 図 4は、本発明の実施の形態 1におけるパネル 10の各電極に印加する駆動電圧波形図である。図 4には、全セル初期化動作を行うサブフィールドと選択初期化動作を行うサブフィールドとを示して、る。

[0028] まず、全セル初期化動作を行うサブフィールドについて説明する。

[0029] 初期化期間前半部では、データ電極 Dl〜Dm、維持電極 SUl〜SUnにそれぞれ O (V)を印加し、走査電極 SCl〜SCnには、維持電極 SUl〜SUnに対して放電開始電圧以下の電圧 Vilから、放電開始電圧を超える電圧 Vi2に向カゝつて緩やかに上昇する傾斜波形電圧 (以下、「上りランプ波形電圧」と呼称する）を印加する。この傾斜波形電圧が上昇する間に、走査電極 SCl〜SCnと維持電極 SUl〜SUn、データ電極 Dl〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極 SC1 〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極 Dl〜Dm上部および維持電極 SUl〜SUn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

[0030] 初期化期間後半部では、維持電極 SUl〜SUnに正の電圧 Velを印加し、走査電極 SCl〜SCnには、維持電極 SUl〜SUnに対して放電開始電圧以下となる電圧 V i3から放電開始電圧を超える電圧 Vi4に向かって緩やかに下降する傾斜波形電圧（以下、「下りランプ波形電圧」と呼称する）を印加する（以下、走査電極 SCl〜SCnに印加する下りランプ波形電圧の最も低い電圧値を「初期化電圧 Vi4」として引用する）。この間に、走査電極 SCl〜SCnと維持電極 SUl〜SUn、データ電極 Dl〜Dmとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極 SCl〜SCn上部の負の壁電圧および維持電極 SUl〜SUn上部の正の壁電圧が弱められ、データ電極 Dl〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。

[0031] ここで、下りランプ波形電圧を走査電極 SCl〜SCnに印加することによって発生する初期化放電はデータ電極 Dl〜Dm上部の壁電圧を弱める働きを有する。したがつて、下りランプ波形電圧の最も低!、初期化電圧 Vi4の電圧値に応じてデータ電極 D1 〜Dm上部の壁電圧は変化し、初期化電圧 Vi4の電圧値を上げると壁電圧を弱める働きが弱まってデータ電極 Dl〜Dm上部の壁電圧は高くなり、初期化電圧 Vi4の電圧値を下げると壁電圧を弱める働きが強まってデータ電極 Dl〜Dm上部の壁電圧は低くなる。そして、本実施の形態 1においては、輝度重みに応じてこの初期化電圧 Vi4の電圧値を 2つの異なる電圧値で切換える構成としている。以下、電圧値の高い方を Vi4Hと記し、電圧値の低い方を Vi4Lと記す。なお、この動作の詳細については後述する。

[0032] 続く書込み期間では、維持電極 SUl〜SUnに電圧 Ve2を、走査電極 SCl〜SCn に電圧 Vcを印加する。

[0033] 次に、 1行目の走査電極 SC1に負の走査パルス電圧 Vaを印加するとともに、データ電極 Dl〜Dmのうち 1行目に発光させるべき放電セルのデータ電極 Dk (k = 1〜m )に正の書込みパルス電圧 Vdを印加する。このときデータ電極 Dk上と走査電極 SC 1上との交差部の電圧差は、外部印加電圧の差 (Vd— Va)にデータ電極 Dk上の壁電圧と走査電極 SC1上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極 Dkと走査電極 SC1との間および維持電極 SU1と走査電極 S C1との間に書込み放電が起こり、走査電極 SC1上に正の壁電圧が蓄積され、維持電極 SU 1上に負の壁電圧が蓄積され、データ電極 Dk上にも負の壁電圧が蓄積される。

[0034] このようにして、 1行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧 Vdを印加しなかったデータ電極 Dl〜Dmと走査電極 SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を走査電極 SCnの n 行目の放電セルに、たるまで行、、書込み期間が終了する。

[0035] 続く維持期間では、消費電力を削減するために電力回収回路を用いて駆動を行つている。まず走査電極 SCl〜SCnに正の維持パルス電圧 Vsを印加するとともに維持電極 SUl〜SUnに O (V)を印加する。すると前の書込み期間で書込み放電を起こした放電セルでは、走査電極 SCi上と維持電極 SUi上との電圧差が維持パルス電圧 V sに走査電極 SCi上の壁電圧と維持電極 SUi上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極 SCiと維持電極 SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層 35が発光する。そして走査電極 SC i上に負の壁電圧が蓄積され、維持電極 SUi上に正の壁電圧が蓄積される。さらにデータ電極 Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きな力つた放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。

[0036] 続いて、走査電極 SCl〜SCnには O (V)を、維持電極 SUl〜SUnには維持パルス電圧 Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極 SUi上と走査電極 SCi上との電圧差が放電開始電圧を超えるので再び維持電極 SUiと走査電極 SCiとの間に維持放電が起こり、維持電極 SUi上に負の壁電圧が蓄積され走査電極 SCi上に正の壁電圧が蓄積される。以降同様に、走査電極 SC1〜S Cnと維持電極 SU 1〜SUnとに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。

[0037] そして、維持期間の最後には走査電極 SCl〜SCnと維持電極 SUl〜SUnとの間に!、わゆる細幅パルス状の電圧差を与えて、データ電極 Dk上の正の壁電圧を残したまま、走査電極 SCiおよび維持電極 SUi上の壁電圧の一部または全部を消去している。具体的には、維持電極 SUl〜SUnをー且 O (V)に戻した後、走査電極 SC1〜 SCnに維持パルス電圧 Vsを印加する。すると、維持放電を起こした放電セルの維持電極 SUiと走査電極 SCiとの間で維持放電が起こる。そしてこの放電が収束する前、すなわち放電で発生した荷電粒子が放電空間内に十分残留して！/ヽる間に維持電極

3111〜31111に電圧¥61を印加する。これにより維持電極 SUiと走査電極 SCiとの間の電圧差が (Vs— Vel)の程度まで弱まる。すると、データ電極 Dk上の正の壁電荷を残したまま、走査電極 SCl〜SCn上と維持電極 SUl〜SUn上との間の壁電圧はそれぞれの電極に印加した電圧の差 ( Vs -Vel)の程度まで弱められる。

[0038] このように、最後の維持放電、すなわち消去放電を発生させるための電圧 Vsを走查電極 SCl〜SCnに印加した後、所定の時間間隔（以下、「消去位相差 Thl」と呼称する）の後、表示電極対の電極間の電位差を緩和するための電圧 Velを維持電極 SUl〜SUnに印加する。こうして維持期間における維持動作が終了する。

[0039] 次に、選択初期化動作を行うサブフィールドの動作について説明する。

[0040] 選択初期化動作を行う初期化期間では、維持電極 SUl〜SUnに電圧 Velを、データ電極 Dl〜Dmに O (V)をそれぞれ印加し、走査電極 SCl〜SCnに電圧 Vi3'から電圧 Vi4に向かって緩やかに下降する下りランプ波形電圧を印加する。すると前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極 SCi上および維持電極 SUi上の壁電圧が弱められる。またデータ電極 Dkに対しては、直前の維持放電によってデータ電極 Dk上に十分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。一方、前のサブフィールドで維持放電を起こさなカゝつた放電セルについては放電することはなぐ前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように選択初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行う動作である。

[0041] ここでも、下りランプ波形電圧を走査電極 SCl〜SCnに印加することによって発生する初期化放電はデータ電極 Dl〜Dm上部の壁電圧を弱める働きを有する。したがつて、下りランプ波形電圧の最も低、初期化電圧 Vi4の電圧値に応じてデータ電極 D 1〜Dm上部の壁電圧は変化し、初期化電圧 Vi4の電圧値を上げると壁電圧を弱める働きが弱まってデータ電極 Dl〜Dm上部の壁電圧は高くなり、初期化電圧 Vi4 の電圧値を下げると壁電圧を弱める働きが強まってデータ電極 Dl〜Dm上部の壁電圧は低くなる。そして、本実施の形態 1においては、全セル初期化動作における下りランプ波形電圧と同様に、輝度重みに応じてこの初期化電圧 Vi4の電圧値を 2つの異なる電圧値、すなわち電圧値の高、方の Vi4Hと電圧値の低!、方の Vi4Lとで切換える構成としている。

[0042] 続く書込み期間の動作は全セル初期化動作を行うサブフィールドの書込み期間の動作と同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様である。

[0043] 次に、サブフィールド構成について説明する。図 5は、本発明の実施の形態 1におけるサブフィールド構成を示す図である。図 5はサブフィールド法における 1フィールド間の駆動波形を略式に記したもので、それぞれのサブフィールドの駆動波形は図 4 の駆動波形と同等なものである。

[0044] 本実施の形態 1においては、 1フィールドを 10のサブフィールド（第 1SF、第 2SF、 ·

• ·、第 10SF)に分割し、各サブフィールドはそれぞれ、例えば（1、 2、 3、 6、 11、 18

、 30、 44、 60、 80)の輝度重みを持つ。

[0045] また各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスが表示電極対のそれぞれに印加される。

[0046] そして、本実施の形態 1では、第 1SFの初期化期間では全セル初期化動作を行い、第 2SF〜第 10SFの初期化期間では選択初期化動作を行うものとする。

[0047] しかし、本発明はサブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。

[0048] ここで、本実施の形態 1にお!/、ては、輝度重みの最も小さ!/、サブフィールドにおける下りランプ波形電圧の最も低ヽ電圧値を、輝度重みの最も大き、サブフィールドにおける下りランプ波形電圧の最も低い電圧値よりも低くなるように設定することで、安定した書込み放電を実現して、る。

[0049] 具体的には、図 5に示すように、輝度重みの最も小さい第 1SFおよびその次に輝度重みの小さい第 2SFにおける下りランプ波形電圧の初期化電圧 Vi4を Vi4Lとし、それ以外の第 3SF〜第 10SFにおける下りランプ波形電圧の初期化電圧 Vi4を Vi4L よりも高い Vi4Hとしている。次に、その理由について説明する。

[0050] 以下、書込み放電について説明する力書込み放電はデータ電極 32と走査電極 2 2との間の放電がきっかけとなり発生するので、ここではデータ電極 32と走査電極 22 との間の放電を中心に説明する。

[0051] 図 6は、本発明の実施の形態 1におけるデータ電極 32および走査電極 22に印加する駆動電圧波形と、データ電極 32と走査電極 22との間の電位差、すなわち（データ電極に印加する駆動電圧波形）（走査電極に印加する駆動電圧波形)を示した図である。なお、ここでは、初期化電圧 Vi4を電圧値 Vi4Hとし、負の走査パルス電圧 Vaの振幅である（Vc—Va)は、正の電圧 Vcからみた負の電圧 Vi4Hの大きさである電圧値 (Vc— Vi4H)よりも電圧値 Vset2だけ大き、電圧、すなわち

(Vc—Va) = (Vc-Vi4H) +Vset2

つまり、

Va=Vi4H-Vset2

として説明する。なお、以下では、走査パルス電圧の振幅 (Vc— Va)を Vscnと略記する。

[0052] 初期化放電が終わった直後の時刻 tAにおいて、データ電極 32に印加されている電圧は O (V)、走査電極 22に印加されている電圧は Vi4Hである。したがって、データ電極 32と走査電極 22との間の電位差は（一Vi4H)に等しい。そして、この電位差に壁電圧が加算された電圧は放電開始電圧にほぼ等しい。これは、時刻 tAにいたるまでの初期化期間においてデータ電極 32と走査電極 22との間で弱い初期化放電が発生していたことからも明らかである。したがって、データ電極 32と走査電極 22との間の電位差（—Vi4H)は放電を開始する力しないかのぎりぎりの電位差 (以下、この電位差を「放電最低電圧」と記す）にある。

[0053] 一方、書込み放電を発生させる時刻 tBでは、走査電極 22には負の走査パルス電圧 Vaが、データ電極 32には書込みパルス電圧 Vdが印加されているので、データ電極 32と走査電極 22との間には、（Vd—Va)、すなわち（Vd—Vi4H+Vset2)の電位差が印加されている。この電位差は、放電最低電圧（一 Vi4H)よりも (Vd+Vset2 )高い電位差であるため、放電セルでは書込み放電が発生する。

[0054] し力しながら、この書込み放電を安定した放電にするためには、データ電極 32と走查電極 22との間の電位差が、放電最低電圧（一 Vi4H)よりも所定の電位差 (以下、この電位差を「放電安定電圧」と記す) VAだけ高、電圧を超えなければならなヽ。すなわち、

Vd-Vi4H+Vset2> -Vi4H+VA

つまり書込みパルス電圧 Vdは

Vd>VA-Vset2 - - · (式 1)

でなければならない。

[0055] また、走査電極 22に負の走査パルス電圧 Vaが印加されて、な、状態、例えば時刻 tCでは、走査電極 22には電圧 Vcが、データ電極 32には書込みパルス電圧 Vdが印加されているので、データ電極 32と走査電極 22との間の電位差は（Vd— Vc)となる。そして、このとき不要な放電が発生しないようにデータ電極 32と走査電極 22との間の電位差は放電最低電圧（一 Vi4H)よりも低くなければならない。すなわち、 Vd-Vc< -Vi4H

しかし、放電セルが放電を開始する力しないかのぎりぎりの電圧状態であれば、ブライミングの影響等で壁電荷が減少し、見かけ上の暗電流が流れて壁電圧が減少することがある。特に、発光を生じさせる放電セルの全放電セルに対する割合 (以下、「点灯率」と記す）が高いとデータ電極 32に書込みパルス電圧 Vdが印加される時間が長くなるので、暗電流の流れる時間も長くなる。したがって、この壁電荷の減少を抑制するためには、暗電流そのものを小さくする必要がある。そのために、データ電極 32に書込みパルス電圧 Vdが印加されても、データ電極 32と走査電極 22との間の電位差が放電最低電圧 (-V14H)よりもさらに所定の電圧 (以下、この電圧を「未放電電圧」と記す) VBだけ低、電圧でなければならな、。すなわち、

Vd-Vc< -Vi4H-VB

よって、

Vd— Vcく一 (Va+Vset2)— VB つまり、

Vscn>Vset2+VB+Vd- · · (式 2)

でなければならない。

[0056] すなわち、これら 2つの条件、

Vd>VA-Vset2 (式 1)

Vscn>Vd+Vset2+VB (式 2)

を満たさなければならない。したがって、書込みパルス電圧の振幅 Vdを小さくするためには Vset2をある程度大きく設定することが有利である。ただし、走査ノルス電圧 Vaが走査電極 22に印加され、データ電極 32に書込みパルス電圧 Vdが印加されな V、場合に書込み放電が発生しな!、程度でなければならな、。

[0057] 上述の説明では、 1つのサブフィールドの書込み期間についての説明である力次に、複数のサブフィールドがあり、各サブフィールドで放電のしゃすさが異なる場合について説明する。

[0058] ここでは、説明を簡単にするために、第 1SFと第 2SFとの 2つのサブフィールドがある場合を例にして説明を進める。

[0059] 図 7は、本発明の実施の形態 1における第 1SFが第 2SFより放電しやすい場合のデータ電極 32および走査電極 22に印加される駆動電圧波形と、データ電極 32と走查電極 22との間の電位差の一例を示した図である。

[0060] この場合には、サブフィールド毎に上記の 1つの条件を満たさなければならない。

すなわち第 1SFに対して、

Vd (l) >VA(1) -Vset2 (l) (式 3)

Vscn (l) >Vd (l) +Vset2 (l) +VB (1) (式 4)

第 2SFに対して、

Vd (2) >VA(2) -Vset2 (2) (式 5)

Vscn (2) >Vd (2) +Vset2 (2) +VB (2) (式 6)

図 7に示すように、第 1SFは第 2SFよりも放電しやすいため、第 1SFで安定した書込み放電を発生させるために必要な放電安定電圧 VA(1)は第 2SFにおける放電安定電圧 VA(2)よりも小さくなり、第 1SFの未放電電圧 VB (1)は第 2SFの未放電電圧 V B (2)よりも大きくなる。

[0061] このように、

VA(1) <VA(2)、 VB (1) >VB (2)

となるので、第 1SFにおける書込みパルス電圧 Vd (l)は第 2SFにおける書込みパルス電圧 Vd (2)よりも低く設定することができる。しかし、回路構成上、書込みパルス電圧 Vdをサブフィールド毎に変更することは難しぐこれを実現するためには回路構成が複雑になって現実的ではないので、書込みパルス電圧 Vdとしては、高い方の書込みパルス電圧 Vd (2)に設定することになる。

[0062] すると、（式 4)において Vd (l)の代わりに Vd (2)が代入されるので（式 4)を満たさなくなる可能性がある。そこで、このような場合に（式 4)を満足させるためには、例えば、図 8に示すように、電圧じを^ ；！ー^！^だけ高くしたじ；！にしてもょぃ

[0063] 図 8は、本発明の実施の形態 1における第 1SFが第 2SFより放電しやすい場合のデータ電極 32および走査電極 22に印加される駆動電圧波形と、データ電極 32と走查電極 22との間の電圧変化の一例を示した図である。この場合には走査パルス電圧の振幅 Vscnが (Vc (l) -Va)となって大きくなるので、駆動電力が増加し、また駆動回路に用いる部品の耐電圧を向上させる等のコストアップにつながる場合がある。

[0064] そこで、第 1SFにおける Vset2 (1)を小さく設定して、初期化電圧 Vi4を電圧 Vi4L になるようにする。こうすると、走査電極 22の電位 Vcを変えることなぐ書込みパルス電圧 Vdを小さく設定することが可能となる。

[0065] 図 9は、本発明の実施の形態 1における第 1SFが第 2SFより放電しやすい場合のデータ電極 32および走査電極 22に印加される駆動電圧波形と、データ電極 32と走查電極 22との間の電圧変化のさらに他の例を示した図である。

[0066] ここでは、

VA(1) <VA(2)

Vset2 (l) <Vset2 (2)

である。そこで、

VA(2) -VA(1) =Vset2 (2) Vset2 (l) (式 7) となるように Vset2 (l)を設定すると、

Vd (l) >VA(1) -Vset2 (l) (式 3)

Vd (2) >VA(2) -Vset2 (2) (式 5)

より、 Vd (l) =Vd(2)とすることができる。

[0067] また、ここでは

VB (1) >VB (2)

Vset2 (l) <Vset2 (2)

である。そこで、

VB (1) -VB (2) =Vset2 (2) Vset2 (1) (式 8)

となるように Vset2 (l)を設定すると、

Vscn (l) >Vd (l) +Vset2 (l) +VB (1) (式 4)

Vscn (2) >Vd (2) +Vset2 (2) +VB (2) (式 6)

より、 Vscn (l) = Vscn (2)とすることができ、図 9に示すように、書込みパルス電圧の振幅 Vd、走査パルス電圧の振幅 Vscnをともに小さくすることができる。

[0068] もちろん、必ずしも（式 7)と (式 8)とが同時に成り立つとは限らないが、第 1SF、第 2 SFともに時刻 tBにおいてデータ電極 32 走査電極 22間の電圧は放電安定電圧 V A ( 1)、 VA (2)を超えて安定した書込み放電を発生し、時刻 tCにおいてデータ電極 32 走査電極 22間の電圧は未放電電圧 VB (1)、 VB (2)を下回り、不要な放電を発生することはない。

[0069] あるいは書込みパルス電圧 Vdや走査パルス電圧 Vaの電圧設定を変えな!/、場合には駆動マージンが増カロして書込み放電をさらに安定させることができる。

[0070] つまり、サブフィールド毎に放電のしゃすさに差があると、書込みパルス電圧 Vd、走査パルス電圧の振幅 _Vscnが最も高くなるサブフィールドの値に設定する必要があるため、書込みパルス電圧 Vd、走査パルス電圧の振幅 Vscnをその分高く設定しなければならなくなる力上述したとおり放電の発生しやすさに応じて Vset2の電圧を調整して、各サブフィールドの放電しやすさをそろえることで、実際に印加する書込みパルス電圧 Vd、走査パルス電圧の振幅 Vscnをそれぞれ最小に設定することができる。 [0071] 本実施の形態 1では、第 1SFが全セル初期化サブフィールドであり第 1SFの書込み期間には十分なプライミングが供給されるので、第 1SFは最も放電の発生しやすいサブフィールドであると考えられる。したがって、上述した理由により、このようなサブフィールドでは Vset2を小さく設定することで書込みパルス電圧 Vd、走査パルス電圧 Vaを低く設定することができると考えられる。

[0072] そこで、本実施の形態 1では、サブフィールドの輝度重みに応じて Vset2を切換えることで、初期化電圧 Vi4を、 Vi4Lと Vi4Lよりも高い Vi4Hとで切換える構成とし、安定した書込みを実現する。すなわち、輝度重みの小さいサブフィールド (本実施の形態 1では、第 1SFと第 2SF)では図 9に示すように Vset2を O (V)にすることで初期化電圧 Vi4の電圧を低くして下りランプ波形電圧を深い波形にし、初期化放電の放電期間を長くする。これにより、データ電極 Dl〜Dm上部の壁電圧を弱める働きを強めて壁電圧を低くし、選択されてヽなヽ行の放電セルの壁電荷が奪われることを低減して、安定した書込み動作が行われるようにする。また、輝度重みの大きいサブフィールド (本実施の形態 1では、第 3SF〜第 10SF)では、図 8に示すように Vset2を所定の電圧 (本実施の形態 1では 10 (V) )にすることで初期化電圧 Vi4の電圧を高くして下りランプ波形電圧を浅い波形にし、初期化放電の放電期間を短くする。これにより、データ電極 Dl〜Dm上部の壁電荷の残留量を増やして壁電圧を高くし、放電開始電圧に対する書込みノルス電圧 Vdの相対値を高めて安定した書込み放電を発生させる。

[0073] 次に、本実施の形態 1にお!/、て、初期化電圧 Vi4の電圧を Vi4Lとするサブフィールドを第 1SF、第 2SFとし、初期化電圧 Vi4の電圧を Vi4Hとするサブフィールドを第 3SF〜第 10SFとした理由について説明する。

[0074] 本発明者は、どのサブフィールドで Vset2を低く設定すればよいか、すなわち初期化電圧 Vi4の切換えを最適に行うためにはどのようなサブフィールド構成にすればよ Vヽかを調べるために、初期化電圧 Vi4の切換えを行うサブフィールドを変えながら、安定した書込みを行うために必要な走査パルス電圧 Vaおよび書込みパルス電圧 Vd を調べる実験を行った。この実験では、 1フィールドを 10のサブフィールド (第 1SF〜第 10SF)に分害 ijし、各サブフィーノレドに ίまそれぞれ（1、 2、 3、 6、 11、 18、 30、 44、 60、 80)の輝度重みを持たせた。また、 Vset2を 0 (V)にすることで Vi4Lを走査パルス電圧 Vaと等しい電圧とし、 Vset2を所定の電圧 (本実施の形態 1では 10 (V) )にすることで Vi4Hを Vi4Lよりも 10 (V)高い電圧とした。

[0075] 図 10A、図 10Bは、この実験の結果をまとめた図であり、初期化電圧 Vi4を切換えるサブフィールドと走査パルス電圧 Va、書込みパルス電圧 Vdとの関係を示した図である。図 10A、図 10Bにおいて、横軸は初期化電圧 Vi4切換えサブフィールドを、図 10Aの縦軸は走査パルス電圧 Vaを、図 10Bの縦軸は書込みパルス電圧 Vdを表す。なお、ここでの初期化電圧 Vi4切換えサブフィールドは、初期化電圧 Vi4を Vi4Lから Vi4Hに切換えるサブフィールドを表す。例えば、初期化電圧 Vi4切換えサブフィ一ルドの「2」は、第 1SF、第 2SFでは初期化電圧 Vi4を Vi4Lとし、第 3SF〜第 10S Fでは初期化電圧 Vi4を Vi4Hとしたことを表す。

[0076] 図 10Aに示すとおり、初期化電圧 Vi4切換えサブフィールドが「0」（全てのサブフィ一ルドにおいて初期化電圧 Vi4を Vi4Hとする）、「1」、「2」では安定した書込み動作を行わせるために必要な走査パルス電圧 Vaはほとんど変化しない。しかし、それ以降、初期化電圧 Vi4切換えサブフィールドを大きくするにつれて、安定した書込み動作を行わせるために必要な走査パルス電圧 Vaは徐々に高くなつている。そして、初期化電圧 Vi4切換えサブフィールド「10」（全てのサブフィールドにおいて初期化電圧 Vi4を Vi4Lとする）では、初期化電圧 Vi4切換えサブフィールド「2」に対し、安定した書込み動作を行わせるために必要な走査パルス電圧 Vaは約 20 (V)も高くなつている。

[0077] また、図 10Bに示すとおり、初期化電圧 Vi4切換えサブフィールドを「1」から「2」にすると、安定した書込み放電を発生させるために必要な書込みパルス電圧 Vdは約 1 1 (V)下がる。しかし、それ以降初期化電圧 Vi4切換えサブフィールドを大きくしても安定した書込み放電を発生させるために必要な書込みパルス電圧 Vdはほとんど変化しない。

[0078] そこで、本実施の形態 1では、 Vi4Lを走査ノルス電圧 Vaと等し、電圧にし、 V14H を Vi4Lよりも 10 (V)高い電圧にするとともに、初期化電圧 Vi4切換えサブフィールドを「2」、すなわち、輝度重みの最も小さいサブフィールドである第 1SFおよび輝度重みが 2番目に小さいサブフィールドである第 2SFでは初期化電圧 Vi4を Vi4Lとし、輝度重みの最も大きいサブフィールドである第 10SFを含む第 3SF〜第 10SFでは初期化電圧 Vi4を Vi4Hとする。これにより、安定した書込みを行わせるために必要な走査パルス電圧 Vaおよび書込みパルス電圧 Vdを低減させる。したがって、走查電極 SCl〜SCnに実際に印加される走査パルス電圧 Vaおよびデータ電極 Dl〜Dm に実際に印加される書込みパルス電圧 Vdは、安定した書込みを行わせるために必要な走査パルス電圧 Vaおよび書込みパルス電圧 Vdに対して相対的に高まり、安定した書込みを実現することができる。

[0079] なお、本実施の形態 1は、 Vi4L、 Vi4H、初期化電圧 Vi4切換えサブフィールド、サブフィールド構成等を上記の値に限定するものではなく、パネルの特性やプラズマデイスプレイ装置の仕様等に合わせて最適な値に設定することが望ましい。

[0080] 次に、全セル初期化動作における初期化電圧 Vi4を制御する方法について説明する。初期化電圧 Vi4を変化させるには、様々な方法が考えられる。例えば、図 4の電圧 Vi3から電圧 Vi4の下降傾斜の緩急を制御して電圧 Vi4を高くしたり低くしたりすること等で実現が可能である。

[0081] 本実施の形態 1における初期化電圧 Vi4を制御する方法について、その一例を図面を用いて説明する。なお、ここでは、全セル初期化動作時の駆動波形を例にして初期化電圧 Vi4の制御方法を説明するが、選択初期化動作においても同様の制御方法により、初期化電圧 Vi4を制御することができる。

[0082] 図 11は、本発明の実施の形態 1における走査電極駆動回路 53の回路図である。

走査電極駆動回路 53は、維持パルスを発生させる維持パルス発生回路 100、初期化波形を発生させる初期化波形発生回路 300、走査パルスを発生させる走査パルス発生回路 400を備えて、る。

[0083] 維持パルス発生回路 100は、走査電極 22を駆動するときの電力を回収して再利用するための電力回収回路 110と、走査電極 22を電圧 Vsにクランプするためのスイツチング素子 SW1と、走査電極 22を O (V)にクランプするためのスイッチング素子 SW 2とを有する。

[0084] 初期化波形発生回路 300は、ミラー積分回路 310、 320を備え、上述した初期化波形を発生させるとともに、全セル初期化動作における初期化電圧 Vi4の制御を行う。ミラー積分回路 310は、 FET1とコンデンサ C1と抵抗 R1とを有し、電圧 Vi2までランプ状に緩やかに上昇する上りランプ波形電圧を発生する。ミラー積分回路 320は、 F ET2とコンデンサ C2と抵抗 R2とを有し、所定の初期化電圧 Vi4までランプ状に緩やかに低下する下りランプ波形電圧を発生する。なお、図 11には、ミラー積分回路 310 、 320のそれぞれの入力端子を入力端子 IN1、入力端子 IN2として示している。

[0085] なお、本実施の形態 1では、初期化波形発生回路 300として実用的であり比較的構成が簡単な FETを用いたミラー積分回路を採用しているが、何らこの構成に限定されるものではなぐ上りランプ波形電圧および下りランプ波形電圧を発生することができる回路であればどのような回路であってもよい。

[0086] 走査パルス発生回路 400は、スイッチング素子 S31、 S32と、 ScanICとを備え、主通電ライン (維持パルス発生回路 100、初期化波形発生回路 300、走査パルス発生回路 400が共通して接続された図面中に破線で示した通電ライン）に印加された電圧と、主通電ラインの電圧に電圧 Vscnを重畳した電圧との、ずれか一方を選択して走査電極に印加する。例えば、書込み期間では、主通電ラインの電圧を負の電圧 V aに維持し、 ScanICに入力される負の電圧 Vaと、負の電圧 Vaに電圧 Vscnを重畳した電圧 Vcとを切換えて出力することで、上述した負の走査パルス電圧 Vaを発生させる。

[0087] なお、走査パルス発生回路 400は、維持期間では維持パルス発生回路 100の電圧波形をそのまま出力する。また、上述したスイッチング素子および ScanICはスイツチング動作を行う一般に知られた MOSFET等の素子力なり、タイミング発生回路 5 5から出力されるタイミング信号にもとづき切替えが制御される。

[0088] また、走査電極駆動回路 53は、論理積演算を行うアンドゲート AGと、 2つの入力端子に入力される入力信号の大小を比較する比較器 CPとを備える。比較器 CPは、電圧 Vaに電圧 Vset2が重畳された電圧 (Va+Vset2)と主通電ラインの電圧とを比較し、主通電ラインの電圧の方が高い場合には「0」を、それ以外では「1」を出力する。アンドゲート AGには、 2つの入力信号、すなわち比較器 CPの出力信号 CEL1と切換え信号 CEL2とが入力される。切換え信号 CEL2としては、例えば、タイミング発生回路 55から出力されるタイミング信号を用いることができる。そして、アンドゲート AG は、いずれの入力信号も「1」の場合には「1」を出力し、それ以外の場合には「0」を出力する。アンドゲート AGの出力は走査パルス発生回路 400に入力され、走査パルス発生回路 400は、アンドゲート AGの出力が「0」であれば主通電ラインの電圧を、ァンドゲート AGの出力力「l」であれば主通電ラインの電圧に電圧 Vscnを重畳した電圧を出力する。

[0089] 次に、初期化波形発生回路 300の動作について説明する。まず、図 12を用いて初期化電圧 Vi4を Vi4Uこする場合の動作を説明し、次に、図 13を用いて初期化電圧 Vi4を Vi4Hにする場合の動作を説明する。なお、図 12、図 13では全セル初期化期間についての説明を行うが、選択初期化期間における下りランプ波形電圧についてはここでの説明と同様の動作によって発生させることができるものとする。また、図 12 、図 13では、全セル初期化動作を行う駆動電圧波形を期間 T1〜期間 T4で示した 4 つの期間に分割し、それぞれの期間について説明する。また、電圧 Vil、電圧 Vi3、電圧 Vi3'は全て電圧 Vsに等しいものとして説明し、電圧 Vi4Lを負の電圧 Vaに等しいものとし、また、電圧 Vi4Hを負の電圧 Vaに電圧 Vset2を重畳させた電圧（Va+V set2)に等しいものとして説明する。したがって、電圧 Vi4Hは書込み期間における走査パルス電圧 _Vaよりも高い電圧値となる。また、以下の説明においてスイッチング素子を導通させる動作をオン、遮断させる動作をオフと表記する。

[0090] 図 12は、本発明の実施の形態 1における全セル初期化期間の走査電極駆動回路 53の動作の一例を説明するためのタイミングチャートである。なお、ここでは、初期化電圧 Vi4を Vi4Uこするために、期間 T1〜期間 T4において切換え信号 CEL2は「0」に維持されており、走査パルス発生回路 400からは、初期化波形発生回路 300の電圧波形がそのまま出力される。

[0091] (期間 T1)

まず、維持パルス発生回路 100のスイッチング素子 SW1をオンにする。するとスイツチング素子 SW1を介して走査電極 22に電圧 Vsが印加される。そして、その後、スィツチング素子 SW1をオフにする。

[0092] (期間 T2) 次に、ミラー積分回路 310の入力端子 INIを「ハイレベル」にする。具体的には入力端子 IN1に、例えば電圧 15 (V)を印加する。すると、抵抗 R1からコンデンサ C1に向かって一定の電流が流れ、 FET1のソース電圧がランプ状に上昇し、走査電極駆動回路 53の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子 I N 1が「ノヽィレベル」の間継続する。

[0093] この出力電圧が電圧 Vi2まで上昇したら、その後、入力端子 IN1を「ローレベル」にする。

[0094] このようにして、放電開始電圧以下となる電圧 Vs (本実施の形態 1では、電圧 Vil、電圧 Vi3、電圧 Vi3'と等しい）から、放電開始電圧を超える電圧 Vi2に向かって緩やかに上昇する上りランプ波形電圧を走査電極 22に印加する。

[0095] (期間 T3)

次に、維持パルス発生回路 100のスイッチング素子 SW1をオンにする。すると走査電極 22の電圧が電圧 Vsまで低下する。そしてその後、スイッチング素子 SW1をオフにする。

[0096] (期間 T4)

次に、ミラー積分回路 320の入力端子 IN2を「ハイレベル」にする。具体的には入力端子 IN2に、例えば電圧 15 (V)を印加する。すると、抵抗 R2からコンデンサ C2に向かって一定の電流が流れ、 FET2のドレイン電圧がランプ状に下降し、走査電極駆動回路 53の出力電圧もランプ状に下降し始める。そして、出力電圧が所定の負の電圧 Vi4にいたつた後、入力端子 IN2を「ローレベル」とする。

[0097] このとき、比較器 CPでは、この下りランプ波形電圧（主通電ラインの電圧）と、電圧 V aに電圧 Vset2が加えられた電圧（Va+Vset2)とが比較されており、比較器 CPからの出力信号は、下りランプ波形電圧が電圧 (Va+Vset2)以下となった時刻 t4において「0」から「1」に切換わる。しかし、期間 T1〜期間 T4において切換え信号 CEL2 は「0」に維持されているため、アンドゲート AGからは「0」が出力される。したがって、走査パルス発生回路 400からは、この下りランプ波形電圧がそのまま出力される。

[0098] ここで、本実施の形態 1では、下りランプ波形電圧が負の電圧 Vaまで下がりきつた後すぐに初期化期間を終了して続く書込み期間に移行するのではなぐ負の電圧 V aに維持される期間、すなわち、初期化波形が平らに維持される期間 T4'が設けられるように期間 T4を設定している。これにより、下りランプ波形電圧の最低電圧の測定が容易になり、初期化電圧 Vi4の電圧調整を容易に行えるようにしている。なお、本実施の形態 1では、この期間 T4，を 20 sec程度に設定している力パネルの特性やプラズマディスプレイ装置の仕様、あるいは調整の容易さ等に合わせて最適な値に設定することが望ましい。

[0099] 以上のようにして、走査電極 22に対して、放電開始電圧以下となる電圧 Vilから放電開始電圧を超える電圧 Vi2に向かって緩やかに上昇する上りランプ波形電圧を印加し、その後、電圧 Vi3から初期化電圧 Vi4Lに向力つて緩やかに下降する下りランプ波形電圧を印加する。

[0100] なお、初期化期間終了後、続く書込み期間では、主通電ラインの電圧を負の電圧 Vaに維持したままとする。これにより、比較器 CPからの出力信号は「1」に維持される。また、書込み期間では、切換え信号 CEL2を「1」にする。すると、アンドゲート AGの入力はともに「1」となって、アンドゲート AGからは「1」が出力される。これにより、走査パルス発生回路 400からは、負の電圧 Vaに電圧 Vscnが重畳された電圧 Vcが出力される。そして、ここでは図示していないが、負の走査パルス電圧を発生させるタイミングで切換え信号 CEL2を「0」にすることで、アンドゲート AGの出力信号は「0」となり、走査パルス発生回路 400からは負の電圧 Vaが出力される。このようにして、書込み期間における負の走査パルス電圧を発生させることができる。

[0101] 次に、図 13を用いて初期化電圧 Vi4を Vi4Hにする場合の動作を説明する。

[0102] 図 13は、本発明の実施の形態 1における全セル初期化期間の走査電極駆動回路 53の動作の他の例を説明するためのタイミングチャートである。なお、ここでは、初期化電圧 Vi4を Vi4Hにするために、期間 T1〜T4において切換え信号 CEL2を「1」にしている。また、図 13において、期間 Τ1〜Τ3の動作は図 12に示した期間 Τ1〜Τ3 と同様であるので、ここでは、期間 Τ4について説明する。

[0103] (期間 Τ4)

期間 Τ4では、ミラー積分回路 320の入力端子 ΙΝ2を「ハイレベル」にする。具体的には入力端子 ΙΝ2に、例えば電圧 15 (V)を印加する。すると、抵抗 R2からコンデンサ C2に向かって一定の電流が流れ、 FET2のドレイン電圧がランプ状に下降し、走查電極駆動回路 53の出力電圧もランプ状に下降し始める。そして、出力電圧が所定の負の電圧 Vi4にいたつた後、入力端子 IN2を「ローレベル」とする。

[0104] このとき、比較器 CPでは、この下りランプ波形電圧（主通電ラインの電圧）と、電圧 V aに電圧 Vset2が加えられた電圧（Va+Vset2)とが比較されており、比較器 CPからの出力信号は、下りランプ波形電圧が電圧 (Va+Vset2)以下となった時刻 t4において「0」から「1」に切換わる。そして、このとき切換え信号 CEL2は「1」であるため、ァンドゲート AGの入力はともに「1」となって、アンドゲート AGからは「1」が出力される。これにより、走査パルス発生回路 400からは、この下りランプ波形電圧に電圧 Vscnが重畳された電圧が出力される。したがって、この下りランプ波形電圧における最低電圧を (Va+Vset2)、すなわち Vi4Hとすることができる。

[0105] このように、本実施の形態 1では、走査電極駆動回路 53を図 11に示したような回路構成とすることで、電圧 Vset2を所望の電圧値に設定するだけで、緩やかに下降する下りランプ波形電圧の最低電圧、すなわち初期化電圧 Vi4の値を簡単に制御することが可能になる。

[0106] なお、本実施の形態 1では全セル初期化動作における初期化電圧 Vi4の制御について説明したが、選択初期化動作においては上りランプ波形電圧を発生させない点が異なるだけで下りランプ波形電圧の発生については上述と同様の動作であり、初期化電圧 Vi4の制御も同様に行うことができる。

[0107] また、本実施の形態 1では、下りランプ波形電圧が負の電圧 Vaまで下がりきつた後、初期化波形が平らに維持される期間 T4'を 20 sec程度に設定した構成を説明したが、この初期化波形が平らに維持される期間を設けない構成、すなわち期間 T4' を 0とする構成であっても力まわな、。

[0108] (実施の形態 2)

図 14は、本発明の実施の形態 2におけるサブフィールド構成である。本実施の形態 2におけるサブフィールド構成力実施の形態 1におけるサブフィールド構成と異なる点は、第 1SFにおける初期化電圧 Vi4を Vi4Hとした点である。そして、本実施の形態 2では、続く第 2SF〜第 4SFにおける初期化電圧 Vi4を Vi4Lとし、残りのサブフィールドの初期化電圧 Vi4を Vi4Hとしている。これは、次のような理由による。

[0109] 近年においては、パネル 10の大画面化、高精細化にともない、更なる高画質化が望まれている。高画質ィ匕を実現するための有効な手段として、高輝度化、高階調化がある。例えば、 1フィールド期間における総維持パルス数を増やすことで高輝度化を図ることができ、また、 1フィールド期間におけるサブフィールド数を増やすことで高階調化を図ることができる。

[0110] しかしながら、これらの手法を用いたサブフィールド構成では、維持パルス数の増加やサブフィールド数の増加により、 1フィールド期間に占めるパネル 10の駆動に使用する時間の割合が増大する。そのため、駆動が行われない期間、例えば、最終サブフィールドが終了して力続くフィールドの最初のサブフィールドが開始されるまでの時間間隔等が短縮されてしまう。

[0111] 本発明者は、直前のサブフィールドの維持期間において多くの維持放電が発生し

、かつその維持期間の終了から続くサブフィールドの初期化期間までの時間間隔が短いと、初期化放電が早く発生することを確認した。これは、直前の維持期間において多くの維持放電により大量のプライミング粒子が発生し、かつ、それらのプライミング粒子が過剰に残留したまま続く初期化動作が開始されるためと考えられる。

[0112] 初期化動作は、続く書込み放電が正常に発生するように壁電荷を調節する働きを有する。そのため、適切な放電強度で、かつ適切な継続時間で初期化放電を発生させる必要がある。しかし、初期化放電が早く発生すると、その分だけ初期化放電の継続時間が長くなり、その結果、壁電圧が過剰に弱められる等の初期化不良を引き起こして、続く書込み放電を不安定にする恐れがある。

[0113] したがって、直前のサブフィールドの維持期間において多くの維持放電が発生し、かつその維持期間の終了から続く初期化期間までの時間間隔が短い場合には、初期化放電が早く発生することが予想されるため、初期化放電の継続時間が長くなり過ぎな、ように初期化電圧 Vi4を設定しなければならな、。

[0114] すなわち、本実施の形態 2は、高輝度化を図るために 1フィールド期間の総維持パルス数を増やしたり、あるいは高階調化を図るためにサブフィールド数を増やしたりすることで、最終サブフィールドの終了から続く第 1SFまでの時間間隔が短縮されてしまった場合のサブフィールド構成を示す。図 14に示すように、第 1SFにおける初期化電圧 Vi4は Vi4Hとし、第 2SF〜第 4SFにおける初期化電圧 Vi4を Vi4Lとして!/ヽる。

[0115] このように、最終サブフィールドの終了力も続く第 1SFまでの時間間隔が短縮されたサブフィールド構成においては、第 1SFにおける初期化電圧 Vi4を Vi4Hとすることが望ましぐこれにより安定した書込みを実現することが可能となる。

[0116] なお、本実施の形態 2では、第 2SF〜第 4SFの初期化電圧 Vi4を Vi4Lとした例を示している力第 2SF以降どのサブフィールドまでを Vi4Lとするかは、プラズマディスプレイ装置の仕様やパネルの特性に応じて最適に設定すればよい。

[0117] なお、本発明における実施の形態 1および 2では、放電ガスのキセノン分圧を 10% とした力他のキセノン分圧であってもそのパネルに応じた駆動電圧に設定すればよい。

[0118] また、本発明の実施の形態 1および 2において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。

産業上の利用可能性

[0119] 本発明のパネルの駆動方法およびプラズマディスプレイ装置は、大画面'高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなぐ安定した書込み放電を発生させることができ、画像表示品質のょ、パネルの駆動方法およびプラズマディスプレイ装置として有用である。

Claims

請求の範囲

[1] 緩やかに下降する傾斜波形電圧を走査電極に印加する初期化期間と、走査パルス電圧を前記走査電極に印加して前記走査電極および維持電極からなる表示電極対を有する放電セルで書込み放電を発生させる書込み期間と、輝度重みに応じた回数の維持パルス電圧を前記表示電極対に交互に印加して前記放電セルで維持放電を発生させる維持期間とを有するサブフィールドを 1フィールド期間内に複数設けて画像表示を行うプラズマディスプレイパネルの駆動方法であって、

輝度重みが最も大き、サブフィールドを除く、ずれかのサブフィールドにおける初期化期間の前記傾斜波形電圧の最も低!、電圧値は、輝度重みが最も大き!ヽサブフィ一ルドの初期化期間の前記傾斜波形電圧の最も低い電圧値よりも低くなるように駆動することを特徴とする

プラズマディスプレイパネルの駆動方法。

[2] 輝度重みが最も小さいサブフィールドの初期化期間の前記傾斜波形電圧の最も低い電圧値は、前記輝度重みが最も大きいサブフィールドの初期化期間の前記傾斜波形電圧の最も低い電圧値よりも低くなるように駆動することを特徴とする請求項 1に記載のプラズマディスプレイパネルの駆動方法。

[3] 前記輝度重みが最も大きいサブフィールドの初期化期間の前記傾斜波形電圧の最も低、電圧値は、前記輝度重みが最も大き!、サブフィールドの初期化期間の前記走查パルス電圧よりも高く駆動することを特徴とする

請求項 1に記載のプラズマディスプレイパネルの駆動方法。

[4] 輝度重みが 2番目に小さ、サブフィールドの初期化期間の前記傾斜波形電圧の最も低、電圧値は、前記輝度重みが最も大き、サブフィールドの初期化期間の前記傾斜波形電圧の最も低い電圧値よりも低く駆動することを特徴とする

[5] 輝度重みが最も小さいサブフィールドの初期化期間は、

画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル初期化サブフィ一ノレドであり、

前記輝度重みが最も大きいサブフィールドの初期化期間は、直前のサブフィールドで維持放電を発生させた放電セルで選択的に初期化放電を発生させる選択初期化サブフィールドである

[6] 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、

緩やかに下降する傾斜波形電圧を前記走査電極に印加する初期化期間と、前記放電セルで書込み放電を発生させる書込み期間と、輝度重みに応じた回数の維持パルス電圧を前記表示電極対に交互に印加して選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを 1フィールド期間内に複数設けて前記プラズマディスプレイパネルを駆動する駆動回路と、を備え、

前記駆動回路は、

V、ずれかのサブフィールドにおける前記傾斜波形電圧の最も低、電圧値を、輝度重みが最も大き、サブフィールドにおける前記傾斜波形電圧の最も低ヽ電圧値よりも低くすることを特徴とする

プラズマディスプレイ装置。