WO2007096961A1 - プラズマディスプレイ装置及びその表示方法 - Google Patents

プラズマディスプレイ装置及びその表示方法 Download PDF

Info

Publication number
WO2007096961A1
WO2007096961A1 PCT/JP2006/303193 JP2006303193W WO2007096961A1 WO 2007096961 A1 WO2007096961 A1 WO 2007096961A1 JP 2006303193 W JP2006303193 W JP 2006303193W WO 2007096961 A1 WO2007096961 A1 WO 2007096961A1
Authority
WO
WIPO (PCT)
Prior art keywords
control signal
drive
circuit
plasma display
signal
Prior art date
Application number
PCT/JP2006/303193
Other languages
English (en)
French (fr)
Inventor
Masaki Kimura
Makoto Onozawa
Takayuki Kobayashi
Katsumi Itoh
Original Assignee
Fujitsu Hitachi Plasma Display Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Hitachi Plasma Display Limited filed Critical Fujitsu Hitachi Plasma Display Limited
Priority to PCT/JP2006/303193 priority Critical patent/WO2007096961A1/ja
Priority to JP2008501519A priority patent/JPWO2007096961A1/ja
Publication of WO2007096961A1 publication Critical patent/WO2007096961A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Definitions

  • the present invention relates to a plasma display device and a display method thereof.
  • Plasma display devices are becoming widespread as large-screen television receivers, and improvements in overall operation performance are being promoted as display quality is improved.
  • plasma display devices have been put to practical use as flat displays and are expected to be thin displays with high brightness.
  • the current plasma display device is composed of a plasma display panel that displays an image, a drive control circuit that generates a control signal according to a video signal, and at least one drive circuit that operates according to the control signal.
  • the control signal may be transmitted using electric wiring.
  • Patent Document 1 a method for transmitting image information as an optical signal to a display device is described in Patent Document 1 below. Also in this Patent Document 1, the control signal in the display device is transmitted by electric wiring.
  • a control signal corresponding to the video signal is transmitted by electrical wiring. Therefore, it may be affected by electromagnetic radiation noise and the drive element may malfunction. In particular, in a sustain circuit that performs switching at a high voltage, the output element may be destroyed due to malfunction caused by electromagnetic radiation noise.
  • Patent Document 1 JP 2000-20011 A
  • An object of the present invention is to provide a plasma display device and a display method thereof that are hardly affected by electromagnetic radiation noise.
  • the plasma display device of the present invention includes a drive control circuit that generates a light control signal according to a video signal, a drive circuit that generates a drive signal according to the light control signal, and the drive control described above.
  • the display method of the plasma display device of the present invention includes a control signal generation step for generating a light control signal according to a video signal, a transmission step for transmitting the light control signal through an optical waveguide, A drive signal generating step for generating a drive signal in accordance with the transmitted light control signal, and a display step for displaying on the plasma display panel in accordance with the drive signal.
  • FIG. 1 is a diagram showing a configuration example of a three-electrode AC-driven plasma display apparatus according to a first embodiment of the present invention.
  • FIG. 2 is an exploded perspective view showing a structural example of a plasma display panel.
  • FIG. 3 is a conceptual diagram showing a configuration example of a field.
  • FIG. 4 is a diagram showing examples of waveforms of drive signals for the X electrode, the Y electrode, and the address electrode.
  • FIG. 5 is a diagram showing a configuration example of an encryption circuit, a light emitting circuit, a light receiving circuit, and a decompression circuit.
  • FIG. 6 is a diagram showing a configuration example of a three-electrode AC-driven plasma display apparatus according to a second embodiment of the present invention.
  • FIG. 7 is a diagram showing a configuration example of a light emitting circuit, a multiplexing circuit, a separation circuit, and a light receiving circuit.
  • FIG. 8 is a diagram showing a configuration example of a light emitting circuit and a light receiving circuit according to a third embodiment of the present invention.
  • FIG. 9 is a circuit diagram showing a configuration example of a part of the drive circuit.
  • FIG. 10 is a configuration example of a light emitting circuit and a light receiving circuit according to a fourth embodiment of the present invention.
  • FIG. 10 is a configuration example of a light emitting circuit and a light receiving circuit according to a fourth embodiment of the present invention.
  • FIG. 11 is a circuit diagram showing a configuration example of a sustain circuit in the X electrode drive circuit or the Y electrode drive circuit.
  • FIG. 12 is a diagram showing an example of the configuration of a three-electrode AC-driven plasma display device.
  • FIG. 12 is a diagram illustrating a configuration example of a three-electrode AC-driven plasma display apparatus.
  • the plasma display device includes a plurality of X electrodes 61 and Y electrodes 62 arranged adjacent to each other, a plurality of address electrodes 63 arranged in a direction crossing the X electrodes 61 and a Y electrode 62, and a discharge gas between two substrates having phosphors arranged at the intersecting portions.
  • Plasma display panel (PDP) 6 4 address electrode drive circuit 65 that applies address pulse to address electrode 63, X electrode drive circuit 66 that applies sustain (sustain) discharge pulse to X electrode 61 66, Y
  • the electrode 62 includes a Y electrode drive circuit 67 for sequentially supplying a scan pulse and a sustain discharge pulse to the electrode 62, a drive control circuit 68 for controlling each part, and a signal processing circuit 69 for receiving a video signal.
  • the drive control circuit 68 transmits electric signals to the drive circuits 65, 66, and 67 of the respective electrodes using flat cables (electrical wiring) 70, 71, and 72.
  • FIG. 1 is a diagram showing a configuration example of a three-electrode AC-driven plasma display device according to the first embodiment of the present invention.
  • the plasma display device of the present embodiment includes an image signal processing circuit 1, an encryption circuit 3 and a drive control circuit 2 having a light emission circuit 5, an X electrode drive circuit 7 having a light reception circuit 10 and a decompression circuit 12, and a light reception circuit 13 And a Y electrode drive circuit 8 having a decompression circuit 15, an address electrode drive circuit 9 having a light receiving circuit 16 and a decompression circuit 18, a plasma display panel 19 for displaying an image, and an optical waveguide 6.
  • the signal processing circuit 1 receives the video signal and transmits it to the drive control circuit 2.
  • the drive control circuit 2 generates a plurality of electrical control signals according to the video signal.
  • the encryption circuit 3 encrypts a plurality of electrical control signals into a single electrical control signal 4.
  • the light-emitting circuit 5 converts one electrical control signal 4 into one light control signal and transmits it to the drive circuits 7, 8, and 9 using an optical waveguide 6 such as an optical fiber.
  • the optical waveguide 6 is connected to all the drives from the drive control circuit 2. Transmits optical control signals to the dynamic circuits 7, 8, and 9.
  • the light receiving circuits 10, 13, and 16 in the drive circuits 7, 8, and 9 convert one transmitted light control signal into one electrical control signal 11, 14, and 17, respectively.
  • Each of the decompression circuits 12, 15, 18 decompresses one electrical control signal and converts it into a plurality of electrical control signals.
  • the X electrode drive circuit 7 supplies drive signals to the X electrodes XI, X2,... According to a plurality of electrical control signals.
  • the Y electrode drive circuit 8 supplies drive signals to the Y electrodes Yl, ⁇ 2, ... in response to a plurality of electrical control signals.
  • the address electrode drive circuit 9 supplies drive signals to the address electrodes Al, A 2,... According to a plurality of electrical control signals.
  • the plasma display panel 19 performs display in accordance with the drive signals supplied to the X electrodes XI, ⁇ 2,..., The Y electrodes ⁇ 1, ⁇ ⁇ 2, ..., and the address electrodes Al, ⁇ 2,.
  • Only one optical waveguide 6 may be common to the three drive circuits 7 to 9, or one optical waveguide 6 may be provided for each of the three drive circuits 7 to 9, for a total of three.
  • the encryption circuit 3 converts all control signals of the drive circuits 7 to 9 into one electrical control signal 4, and the light-emitting circuit 5
  • One electrical control signal 4 is converted into one optical control signal and transmitted to three drive circuits 7 to 9 through one optical waveguide 6.
  • the encryption circuit 3 converts a plurality of control signals into one electrical control signal 4 for each of the drive circuits 7 to 9, and the light emitting circuit 5 has three.
  • the electric control signal 4 is converted into three optical control signals and transmitted to the three drive circuits 7 to 9 through the three optical waveguides 6.
  • at least one of the drive circuits 7 to 9 is transmitted through the optical waveguide 6, and the other is transmitted through electrical wiring.
  • control signal can be transmitted at high speed without being affected by electromagnetic radiation noise and wiring capacitance.
  • FIG. 5 is a diagram illustrating a configuration example of the encryption circuit 21, the light emitting circuit 23, the light receiving circuit 25, and the decompression circuit 27.
  • the encryption key circuit 21 corresponds to the encryption key circuit 3 in FIG. 1
  • the light emitting circuit 23 corresponds to the light emitting circuit 5 in FIG.
  • the light receiving circuit 25 corresponds to the light receiving circuits 10, 13, and 16 in FIG. 1
  • the decompression circuit 27 corresponds to the decompression circuits 12, 15, and 18 in FIG.
  • an electrical control signal is converted into an optical control signal and transmitted.
  • Encryption circuit 2 is
  • Light emitting circuit 23 converts one electrical control signal 22 into one optical control signal 24 and outputs it to an optical waveguide 6 such as an optical fiber.
  • the light receiving circuit 25 receives one light control signal 24 from the optical waveguide 6 and converts it into one electric control signal 26.
  • the decompression circuit 27 converts one electrical control signal 26 into a plurality of electrical control signals 28.
  • an X electrode drive circuit 7 supplies a predetermined voltage (drive signal) to a plurality of X electrodes XI, X2,.
  • each of the X electrodes XI, X2,... Or their generic name is referred to as an X electrode Xi, and i means a subscript.
  • the Y electrode drive circuit 8 supplies a predetermined voltage (drive signal) to the plurality of Y (scan) electrodes Y 1, Y 2,.
  • each of the Y electrodes Yl, Y2,... Or their generic name is referred to as a Y electrode Yi, and i means a subscript.
  • the address electrode drive circuit 9 supplies a predetermined voltage to the plurality of address electrodes Al, A2,.
  • each of the address electrodes Al, A2,... Or their generic name is referred to as an address electrode Aj, and j means a subscript.
  • the Y electrode Yi and the X electrode Xi form a row extending in parallel in the horizontal direction
  • the address electrode Aj forms a column extending in the vertical direction
  • Y electrode Yi and X electrode Xi are alternately arranged in the vertical direction
  • Y electrode Yi and address electrode Aj form a two-dimensional matrix of i rows and j columns.
  • the display cell Cij is formed by the intersection of the Y electrode Yi and the address electrode Aj and the X electrode Xi adjacent thereto corresponding thereto.
  • the display cell Cij corresponds to a pixel, and the plasma display panel 19 can display a two-dimensional image.
  • FIG. 2 is an exploded perspective view showing a structural example of the plasma display panel 19.
  • X electrode Xi and Y electrode Yi are formed on front glass substrate 201.
  • a dielectric layer 213 for insulating against the discharge space is deposited.
  • an MgO (acid magnesium) protective layer 214 is deposited.
  • the address electrode Aj is formed on the rear glass substrate 202 disposed to face the front glass substrate 201.
  • a dielectric layer 216 is deposited thereon.
  • phosphors 218 to 220 are deposited.
  • red, blue and green phosphors 218 to 220 are arranged and applied in stripes for each color.
  • FIG. 3 is a conceptual diagram showing a configuration example of the field.
  • the plasma display device displays one display screen while rewriting every predetermined cycle, and one display cycle is called one field.
  • one field is further divided into a plurality of subfields SF1 to SF10, and display is performed by combining the subfields SF1 to SF10 that emit light for each display cell Cij.
  • Each subfield SF1 to SF10 has a reset period Tr, an address period Ta, and a sustain discharge period Ts.
  • FIG. 4 is a diagram showing an example of drive signal waveforms for the X electrode Xi, the Y electrode Yi, and the address electrode Aj.
  • Each of the subfields SF1 to SF10 includes a reset period Tr for initializing all the display cells Cij, an address period Ta that is set to a state corresponding to an image for displaying all the display cells Cij, and each of the subfields SF1 to SF10. It is composed of a sustain discharge period Ts for causing the display cell Cij to emit light.
  • sustain (sustain) discharge pulses are alternately applied to the X electrode Xi and the Y electrode Yi, and the sustain discharge is performed in the display cell Cij set to emit light during the address period Ta. It becomes light emission for.
  • a scan panelless scan is applied to the Y electrodes YI, Y2,... By j jet scans, and an address pulse corresponding to the scan pulse is applied to the address electrode Aj.
  • a display pixel is selected by. If the address pulse of the address electrode Aj is generated corresponding to the scan pulse of the Y electrode Yi, the display cell of the Y electrode Yi and the X electrode Xi is selected. If the address pulse of the address electrode Aj is not generated corresponding to the scan pulse of the Y electrode Yi, the display cell of the Y electrode Yi and the X electrode Xi is not selected.
  • FIG. 6 is a diagram showing a configuration example of a three-electrode AC drive type plasma display device according to the second embodiment of the present invention. This embodiment is different from the first embodiment (Fig. 1) Explain the point.
  • the drive control circuit 2 includes a light emitting circuit 40 and a multiplexing circuit 42.
  • the X electrode drive circuit 7 includes a separation circuit 48 and a light receiving circuit 50.
  • the Y electrode drive circuit 8 has a separation circuit 51 and a light receiving circuit 53.
  • the drive control circuit 2 generates an electrical control signal in accordance with the video signal, converts the generated electrical control signal into an optical control signal, and has a floating portion via the optical waveguide 43. Transmit to X electrode drive circuit 7 and Y electrode drive circuit 8. The floating part will be described later with reference to FIG. 8, FIG. 9 and FIG.
  • the X electrode drive circuit 7 and the Y electrode drive circuit 8 having a floating portion can easily perform level conversion of the control signal by optically transmitting the control signal.
  • the X electrode drive circuit 7 converts the transmitted light control signal into an electrical control signal, and supplies the drive signal to the X electrode Xi in accordance with the electrical control signal.
  • the Y electrode drive circuit 8 converts the transmitted light control signal into an electrical control signal, and supplies the drive signal to the Y electrode Yi in accordance with the electrical control signal.
  • the drive control circuit 2 generates an electrical control signal in accordance with the video signal, and has a floating portion via the flat cable (electrical wiring) 44 without changing the generated electrical control signal.
  • the data is transmitted to the address electrode drive circuit 9.
  • the address electrode drive circuit 9 that does not have a floating portion does not need to perform level conversion of the control signal, and may be electrically transmitted.
  • the address electrode drive circuit 9 generates a drive signal according to the transmitted electrical control signal and outputs it to the address electrode Aj.
  • the address electrode drive circuit 9 is provided with a separation circuit and a light receiving circuit in the same manner as the drive circuits 7 and 8, and is connected to the drive control circuit 2 through the optical waveguide 43.
  • the light emitting circuit 40 converts a plurality of electrical control signals into a plurality of light control signals 41.
  • Multiplex circuit 42 converts a plurality of light control signals 41 into a single light control signal and outputs it to optical waveguide 43.
  • the multiplexing circuit 42 multiplexes the light control signals 41 of a plurality of wavelengths and converts them into a single light control signal.
  • the separation circuits 48 and 51 convert the transmitted single optical control signal into a plurality of optical control signals 49 and 52.
  • the light receiving circuits 50 and 53 convert the plurality of light control signals 49 and 52 into a plurality of electrical control signals.
  • the X electrode drive circuit 7 generates a drive signal in response to a plurality of electrical control signals, and the X electrode X Output to i.
  • the Y electrode drive circuit 8 generates a drive signal according to a plurality of electrical control signals and outputs it to the Y electrode Yi.
  • control signal By transmitting the control signal through the optical waveguide 43, the control signal can be transmitted at high speed without being affected by electromagnetic radiation noise and wiring capacitance.
  • the present embodiment is the same as the first embodiment.
  • FIG. 7 is a diagram illustrating a configuration example of the light emitting circuit 30, the multiplexing circuit 32, the separation circuit 34, and the light receiving circuit 36.
  • the light emitting circuit 30 corresponds to the light emitting circuit 40 in FIG. 6, and the multiplexing circuit 32 corresponds to the multiplexing circuit 42 in FIG.
  • the separation circuit 34 corresponds to the separation circuits 48 and 51 in FIG. 6, and the light receiving circuit 36 corresponds to the light receiving circuits 50 and 53 in FIG.
  • the plurality of light emitting circuits 30 convert a plurality of electrical control signals 29 into a plurality of light control signals 31.
  • the multiplexing circuit 32 converts a plurality of light control signals 31 into a single light control signal 33 and outputs it to the optical waveguide 43.
  • the separation circuit 34 converts the transmitted one optical control signal 33 into a plurality of optical control signals 35.
  • the plurality of light receiving circuits 36 convert a plurality of light control signals 35 into a plurality of electrical control signals 37.
  • FIG. 8 is a diagram showing a configuration example of the light emitting circuit 55 and the light receiving circuit 57 according to the third embodiment of the present invention.
  • the light emitting circuit 55 corresponds to the light emitting circuit 5 of FIG. 1 and the light emitting circuit 40 of FIG. 6,
  • the optical waveguide 56 corresponds to the optical waveguide 6 of FIG. 1 and the optical waveguide 43 of FIG. 6, and the light receiving circuit 57 of FIG. This corresponds to the light receiving circuits 10, 13, 16 and the light receiving circuits 50, 53 in FIG.
  • the light emitting circuit 55 includes a light emitting diode 801.
  • the light emitting diode 801 has an anode connected to the control terminal 806 and a force sword connected to the ground.
  • An electric control signal is input to the control terminal 806.
  • the diode 801 emits light when the control signal becomes high level, and turns off when the control signal becomes low level.
  • the light emitting circuit 55 can convert an electrical control signal into an optical control signal.
  • the light receiving circuit 57 includes a light receiving unit 802, a voltage amplification circuit 803, and bipolar transistors 804 and 805.
  • the light receiving unit 802 When the light receiving unit 802 receives light, the light receiving unit 802 generates charges and generates a voltage. That is, the light receiving unit 802 converts a light control signal into an electric control signal.
  • the voltage amplifier circuit 803 amplifies the voltage of the electrical control signal.
  • Bipolar transistors 804 and 805 are A current amplifying circuit for amplifying the control signal is configured.
  • Terminal B1 is a floating power supply voltage terminal, and a floating power supply voltage based on the potential of reference potential terminal B3 is printed.
  • the terminal B2 outputs a control signal based on the potential of the reference potential terminal B3. A reference potential is applied to the reference potential terminal B3.
  • the light receiving circuit 57 includes a light receiving unit 802, a voltage amplification circuit 803, and current amplification circuits 804 and 805, which are formed on the same semiconductor chip.
  • the light receiving circuit 57 is packaged as one IC (integrated circuit).
  • control signal of the light emitting circuit 55 is a control signal based on the ground.
  • control signal of the light receiving circuit 57 is a control signal based on the potential of the reference potential terminal B3. That is, the light emitting circuit 55 and the light receiving circuit 57 can level-convert the control signal.
  • the voltage amplification circuit 803 and the current amplification circuits 804 and 805 can be adjusted in waveform.
  • the optical signal generated by the light emitting circuit 55 is transmitted to the light receiving circuit 57 using an optical waveguide 56 such as an optical fiber.
  • the light receiving circuit 57 can also serve as an amplifier circuit capable of level shift and waveform adjustment when receiving a light control signal. Also, by transmitting light through the optical waveguide 56, it is possible to transmit a control signal that is resistant to electromagnetic radiation noise and can be controlled at high speed. Since the reference potential terminal B3 of the drive circuit is not limited to ground fixation, a control terminal (gate) such as a switching element of the floating portion can be connected to the terminal B2.
  • FIG. 9 is a circuit diagram showing a configuration example of a part of each of the drive circuits 7-9.
  • Each drive circuit 7-9 has a switching element (transistor) 902 connected to terminals B1-B3 in FIG.
  • the power source 901 is, for example, 5V
  • the cathode is connected to the reference potential terminal B3, and the anode is connected to the floating power supply voltage terminal B1.
  • the MOS field effect transistor 902 has a gate connected to the control terminal B2 and a source connected to the reference potential terminal B3.
  • a control signal based on the potential of the reference potential terminal B3 is supplied to the gate of the transistor 902.
  • a power supply voltage based on the potential of the reference potential terminal B3 is applied to the floating power supply voltage terminal B1.
  • FIG. 11 is a circuit diagram showing a configuration example of the sustain circuit in the X electrode drive circuit 7 or the Y electrode drive circuit 8 of FIGS. 1 and 6.
  • This sustain circuit generates a sustain discharge voltage of the X electrode Xi or Y electrode Yi in the sustain discharge period Ts in FIG. 4 and outputs it to the X electrode Xi or Y electrode Yi.
  • This sustain circuit is provided in both the X electrode drive circuit 7 and the Y electrode drive circuit 8.
  • the control terminals CTL1 to CTL4 receive the plurality of electrical control signals 28 in FIG. 5 or the plurality of electrical control signals 37 in FIG. That is, the control terminals CTL1 to CTL4 are connected to the control terminal B2 in FIG.
  • the panel capacitance Cpl is composed of the X electrode Xi and the Y electrode Yi and the dielectric between them. That is, in the panel capacitance Cpl, one electrode is the X electrode Xi and the other electrode is the Y electrode Yi.
  • MOS field effect transistors Q1 and Q2 constitute a clamp circuit.
  • the transistor Q1 is a switching element for supplying the voltage Vs to the X electrode Xi or the Y electrode Yi.
  • the transistor Q2 is a switching element for supplying the voltage ⁇ Vs to the X electrode Xi or the Y electrode Yi.
  • MOS field-effect transistors Q3 and Q4, inductors Ll and L2, diodes Dl and D2, and capacitor CI constitute a power recovery circuit.
  • Control terminals CTL1 to CTL4 are connected to the gates of transistors Q1 to Q4, respectively.
  • the transistors Q1 to Q4 correspond to the transistor 902 in FIG. 9, and are turned on or off in accordance with the control signals of the control terminals CTL1 to CTL4, respectively.
  • Transistors Q1 to Q4 may be switching elements such as IGBTs other than field effect transistors.
  • the source of the transistor Q1 is connected to the reference potential terminal B3 and becomes the reference potential.
  • the source of transistor Q1 is connected to X electrode Xi or Y electrode Yi of panel capacitance Cpl.
  • the potential of the X electrode Xi or the Y electrode Yi is a potential that varies as shown in the sustain discharge period Ts in FIG.
  • the potential at the reference potential terminal B3 is the potential at which the X electrode Xi or the Y electrode Yi varies.
  • the floating power supply voltage terminal B1 is supplied with a power supply voltage based on the potential that changes at the terminal B3.
  • the control terminal B2 is supplied with a control signal based on the varying potential of the terminal B3. As described above, this is realized by the level conversion of the control signal performed by the light emitting circuit 55 and the light receiving circuit 57 in FIG.
  • FIG. 10 is a diagram showing a configuration example of the light emitting circuit 55 and the light receiving circuit 57 according to the fourth embodiment of the present invention.
  • a resistor 1001 and a MOS field effect transistor 1002 are added to the third embodiment (FIG. 8).
  • the present embodiment is the same as the third embodiment (FIG. 8).
  • the MOS field effect transistor 1002 has a gate connected to the transistors 804 and 805 via the resistor 1001, a source connected to the reference potential terminal B3, and a drain connected to the control terminal B2.
  • Transistor 1002 corresponds to transistor 902 in FIG.
  • the light receiving circuit 57 includes a light receiving unit 802, a voltage amplifier circuit 803, current amplifier circuits 804 and 805, a resistor 1001, and a transistor (switching element) 1002, which are formed on the same semiconductor chip.
  • the light receiving circuit 57 is packaged as one IC (integrated circuit).
  • the plasma display devices of the first to fourth embodiments are self-luminous display devices, they are thin and have large visibility and can be displayed on a large screen. Attracted attention. In order to promote widespread use, the display quality is improved and the overall performance is being improved.
  • a control signal corresponding to the video signal is transmitted to the drive circuits 65 to 67 using the electrical wirings 70 to 72.
  • the control signal is converted into an optical signal and transmitted to the drive circuits 7 to 9 using an optical waveguide.
  • the drive circuits 7 to 9 can perform waveform adjustment and level shift of the control signal transmitted from the drive control circuit 2.
  • the control signal By converting the control signal into an optical signal and transmitting it, the plasma display device is resistant to electromagnetic radiation noise and can be controlled at high speed without being restricted by the isometric wiring design.
  • control signal By optically transmitting the control signal, the control signal can be prevented from being affected by electromagnetic radiation noise. Therefore, switching elements that operate based on control signals (for example, transistors Q1 to Q4) can be prevented from malfunctioning. In particular, in a sustain circuit that performs switching at a high voltage, it is possible to prevent the transistors Q1 to Q4 from being destroyed by malfunction due to electromagnetic radiation noise. In addition, to avoid the effects of electromagnetic radiation noise, it is not subject to restrictions such as the design of equal-length wiring in the drive circuit! /. Control can be performed.
  • the level conversion of the control signal can be performed using the light emitting circuit and the light receiving circuit for optical transmission, it is not necessary to separately provide a light emitting circuit and a light receiving circuit dedicated to level conversion. realizable.
  • the optical control signal can prevent malfunction of the drive circuit that is not easily affected by electromagnetic radiation noise.
  • it is possible to reduce the restriction of the control signal wiring in the drive circuit to prevent the influence of electromagnetic radiation noise, and the drive circuit can operate at high speed.

Abstract

 映像信号に応じて光の制御信号を生成する駆動制御回路(2)と、光の制御信号に応じて駆動信号を生成する駆動回路(7~9)と、駆動制御回路から駆動回路へ光の制御信号を伝送する光導波路(6)と、駆動信号に応じて表示を行うプラズマディスプレイパネル(19)とを有することを特徴とするプラズマディスプレイ装置が提供される。

Description

明 細 書
プラズマディスプレイ装置及びその表示方法
技術分野
[0001] 本発明は、プラズマディスプレイ装置及びその表示方法に関する。
背景技術
[0002] プラズマディスプレイ装置は、大画面テレビジョン受像機として普及しつつあり、表 示品位の向上とともに動作性能全般について改善が進められている。現在、平面デ イスプレイとしてプラズマディスプレイ装置が実用化されており、高輝度の薄型デイス プレイとして期待されている。現在のプラズマディスプレイ装置は、画像を表示するプ ラズマディスプレイパネル、映像信号に応じた制御信号を生成する駆動制御回路及 び前記制御信号に応じて動作する少なくとも 1つの駆動回路で構成されている。前 記制御信号を前記駆動回路に伝送する方法として、電気配線を利用して伝送して ヽ る。
[0003] 一方、画像情報を光信号として表示装置に伝送する方法が、下記の特許文献 1に 記載されている。この特許文献 1も、表示装置内の制御信号は、電気配線により伝送 される。
[0004] 現在のプラズマディスプレイ装置において、映像信号に応じた制御信号は、電気配 線で伝送されている。その為、電磁放射ノイズの影響を受けてしまい、駆動素子が誤 動作してしまう可能性がある。特に、高電圧でスイッチングを行っているサスティン回 路において、電磁放射ノイズによる誤動作により出力素子破壊が生じる可能性もある
。また、電磁放射ノイズの影響を避ける為に等長配線設計等の制約を受け、配線距 離の影響力も制御信号の遅延時間にバラツキが生じるため高速制御が難しいという 課題がある。
[0005] 特許文献 1でも、表示装置内の制御信号は電気配線により伝送されるので、電磁 放射ノイズの影響を受け、その課題を解決することはできな!、。
[0006] 特許文献 1 :特開 2000— 20011号公報
発明の開示 [0007] 本発明の目的は、電磁放射ノイズの影響を受け難!ヽプラズマディスプレイ装置及び その表示方法を提供することである。
[0008] 本発明のプラズマディスプレイ装置は、映像信号に応じて光の制御信号を生成す る駆動制御回路と、前記光の制御信号に応じて駆動信号を生成する駆動回路と、前 記駆動制御回路から前記駆動回路へ前記光の制御信号を伝送する光導波路と、前 記駆動信号に応じて表示を行うプラズマディスプレイパネルとを有することを特徴とす る。
[0009] また、本発明のプラズマディスプレイ装置の表示方法は、映像信号に応じて光の制 御信号を生成する制御信号生成ステップと、前記光の制御信号を光導波路で伝送 する伝送ステップと、前記伝送された光の制御信号に応じて駆動信号を生成する駆 動信号生成ステップと、前記駆動信号に応じてプラズマディスプレイパネルの表示を 行う表示ステップとを有することを特徴とする。
図面の簡単な説明
[0010] [図 1]図 1は、本発明の第 1の実施形態による 3電極型の AC駆動方式のプラズマディ スプレイ装置の構成例を示す図である。
[図 2]図 2は、プラズマディスプレイパネルの構造例を示す分解斜視図である。
[図 3]図 3は、フィールドの構成例を示す概念図である。
[図 4]図 4は、 X電極、 Y電極及びアドレス電極の駆動信号の波形例を示す図である。
[図 5]図 5は、暗号化回路、発光回路、受光回路及び解凍回路の構成例を示す図で ある。
[図 6]図 6は、本発明の第 2の実施形態による 3電極型の AC駆動方式のプラズマディ スプレイ装置の構成例を示す図である。
[図 7]図 7は、発光回路、多重回路、分離回路及び受光回路の構成例を示す図であ る。
[図 8]図 8は、本発明の第 3の実施形態による発光回路及び受光回路の構成例を示 す図である。
[図 9]図 9は、駆動回路の一部の構成例を示す回路図である。
[図 10]図 10は、本発明の第 4の実施形態による発光回路及び受光回路の構成例を 示す図である。
[図 11]図 11は、 X電極駆動回路又は Y電極駆動回路内のサスティン回路の構成例 を示す回路図である。
[図 12]図 12は、 3電極型の AC駆動方式のプラズマディスプレイ装置の構成例を示 す図である。
発明を実施するための最良の形態
[0011] 図 12は、 3電極型の AC駆動方式のプラズマディスプレイ装置の構成例を示す図で ある。プラズマディスプレイ装置は、隣接して配置した複数の X電極 61及び Y電極 62 、それに交差する方向に配置した複数のアドレス電極 63、交差部分に配置した蛍光 体を有する 2枚の基板間に放電ガスを封入したプラズマディスプレイパネル (PDP) 6 4、アドレス電極 63にアドレスパルスなどを印加するアドレス電極駆動回路 65、 X電 極 61に維持 (サスティン)放電パルスなどを印加する X電極駆動回路 66、 Y電極 62 に順次走査パルス及び維持 (サスティン)放電パルスなどを供給する Y電極駆動回 路 67、各部の制御を行う駆動制御回路 68及び映像信号を受信する信号処理回路 6 9で構成される。前記駆動制御回路 68は、各電極の駆動回路 65、 66、 67にフラット ケーブル (電気配線) 70、 71、 72を使用して電気信号を伝達する。
[0012] (第 1の実施形態)
図 1は、本発明の第 1の実施形態による 3電極型の AC駆動方式のプラズマデイス プレイ装置の構成例を示す図である。本実施形態のプラズマディスプレイ装置は、映 像信号処理回路 1、暗号化回路 3及び発光回路 5を有する駆動制御回路 2、受光回 路 10及び解凍回路 12を有する X電極駆動回路 7、受光回路 13及び解凍回路 15を 有する Y電極駆動回路 8、受光回路 16及び解凍回路 18を有するアドレス電極駆動 回路 9、映像表示を行うプラズマディスプレイパネル 19及び光導波路 6で構成される 。信号処理回路 1は、映像信号を受信し、駆動制御回路 2に伝送する。駆動制御回 路 2は、映像信号に応じて複数の電気の制御信号を生成する。暗号ィ匕回路 3は、複 数の電気の制御信号を 1個の電気の制御信号 4に暗号ィ匕する。発光回路 5は、 1個 の電気の制御信号 4を 1個の光の制御信号に変換し、光ファイバ等の光導波路 6を 用いて駆動回路 7、 8、 9へ伝送する。光導波路 6は、駆動制御回路 2からすべての駆 動回路 7、 8、 9へ光の制御信号を伝送する。駆動回路 7、 8、 9における受光回路 10 、 13、 16は、それぞれ伝送された 1個の光の制御信号を 1個の電気の制御信号 11、 14、 17に変換する。解凍回路 12、 15、 18は、それぞれ 1個の電気の制御信号を解 凍し、複数の電気の制御信号に変換する。 X電極駆動回路 7は、複数の電気の制御 信号に応じて駆動信号を X電極 XI、 X2、…に供給する。 Y電極駆動回路 8は、複 数の電気の制御信号に応じて駆動信号を Y電極 Yl、 Υ2、 · · ·に供給する。アドレス 電極駆動回路 9は、複数の電気の制御信号に応じて駆動信号をアドレス電極 Al、 A 2、 · · ·に供給する。プラズマディスプレイパネル 19は、 X電極 XI、 Χ2、 · · ·、 Y電極 Υ1、 Υ2、 · · ·及びアドレス電極 Al、 Α2、 · · ·に供給される駆動信号に応じて表示を 行う。
[0013] 光導波路 6は、 3個の駆動回路 7〜9に共通の 1本だけでもよいし、 3個の駆動回路 7〜9にそれぞれ 1本ずつ設け、合計 3本としてもよい。光導波路 6を 1本にする場合 には、暗号ィ匕回路 3は、駆動回路 7〜9のすベての制御信号を 1個の電気の制御信 号 4に変換し、発光回路 5はその 1個の電気の制御信号 4を 1個の光の制御信号に変 換し、 1本の光導波路 6を介して 3個の駆動回路 7〜9に伝送する。光導波路 6を 3本 にする場合には、暗号ィ匕回路 3は、各駆動回路 7〜9毎に複数の制御信号を 1個の 電気の制御信号 4に変換し、発光回路 5は 3個の電気の制御信号 4を 3個の光の制 御信号に変換し、 3本の光導波路 6を介して 3個の駆動回路 7〜9に伝送する。また、 駆動回路 7〜9のうち少なくとも 1個を光導波路 6で伝送し、その他は電気配線により 伝送してちょい。
[0014] 電気配線の代わりに、光導波路 6を用いることにより、電磁放射ノイズ及び配線容量 の影響を受けずに高速に制御信号を伝送することができる。
[0015] 図 5は、暗号ィ匕回路 21、発光回路 23、受光回路 25及び解凍回路 27の構成例を 示す図である。暗号ィ匕回路 21は図 1の暗号ィ匕回路 3に対応し、発光回路 23は図 1の 発光回路 5に対応する。受光回路 25は図 1の受光回路 10、 13及び 16に対応し、解 凍回路 27は図 1の解凍回路 12、 15及び 18に対応する。
[0016] 本実施形態は、電気の制御信号を光の制御信号に変換し伝送する。暗号化回路 2
1は、複数の電気の制御信号 20を 1個の電気の制御信号 22に変換する。発光回路 23は、 1個の電気の制御信号 22を 1個の光の制御信号 24に変換し、光ファイバ等の 光導波路 6に出力する。受光回路 25は、光導波路 6から 1個の光の制御信号 24を入 力し、 1個の電気の制御信号 26に変換する。解凍回路 27は、 1個の電気の制御信 号 26を複数の電気の制御信号 28に変換する。
[0017] 図 1において、 X電極駆動回路 7は、複数の X電極 XI, X2, · · ·に所定の電圧(駆 動信号)を供給する。以下、 X電極 XI, X2, · · ·の各々を又はそれらの総称を、 X電 極 Xiといい、 iは添え字を意味する。 Y電極駆動回路 8は、複数の Y (スキャン)電極 Y 1, Y2, · · ·に所定の電圧 (駆動信号)を供給する。以下、 Y電極 Yl, Y2, · · ·の各 々を又はそれらの総称を、 Y電極 Yiといい、 iは添え字を意味する。アドレス電極駆動 回路 9は、複数のアドレス電極 Al, A2, · · ·に所定の電圧を供給する。以下、ァドレ ス電極 Al, A2, · · ·の各々を又はそれらの総称を、アドレス電極 Ajといい、 jは添え 字を意味する。
[0018] プラズマディスプレイパネル 19では、 Y電極 Yi及び X電極 Xiが水平方向に並列に 延びる行を形成し、アドレス電極 Ajが垂直方向に延びる列を形成する。 Y電極 Yi及 び X電極 Xiは、垂直方向に交互に配置される。 Y電極 Yi及びアドレス電極 Ajは、 i行 j 列の 2次元行列を形成する。表示セル Cijは、 Y電極 Yi及びアドレス電極 Ajの交点並 びにそれに対応して隣接する X電極 Xiにより形成される。この表示セル Cijが画素に 対応し、プラズマディスプレイパネル 19は 2次元画像を表示することができる。
[0019] 図 2は、プラズマディスプレイパネル 19の構造例を示す分解斜視図である。 X電極 Xi及び Y電極 Yiは、前面ガラス基板 201上に形成されている。その上には、放電空 間に対し絶縁するための誘電体層 213が被着されている。さらにその上には、 MgO (酸ィ匕マグネシウム)保護層 214が被着されている。一方、アドレス電極 Ajは、前面ガ ラス基板 201と対向して配置された背面ガラス基板 202上に形成される。その上には 、誘電体層 216が被着される。更にその上には、蛍光体 218〜220が被着されてい る。隔壁 217の内面には、赤、青、緑色の蛍光体 218〜220がストライプ状に各色毎 に配列、塗付されている。 X電極 Xi及び Y電極 Yiの間の放電によって蛍光体 218〜 220を励起して各色が発光する。前面ガラス基板 201及び背面ガラス基板 202との 間の放電空間には、 Ne+Xeぺユングガス等が封入されている。 [0020] 図 3は、フィールドの構成例を示す概念図である。プラズマディスプレイ装置は、 1 つの表示画面を所定の周期毎に書き換えながら表示しており、 1表示周期を 1フィー ルドと称する。階調表示を行う場合には、 1フィールドを更に複数のサブフィールド SF 1〜SF 10に分割し、表示セル Cij毎に発光するサブフィールド SF 1〜SF 10を組み 合わせて表示を行う。各サブフィールド SF1〜SF10は、リセット期間 Tr、アドレス期 間 Ta及び維持放電期間 Tsを有する。
[0021] 図 4は、 X電極 Xi、 Y電極 Yi及びアドレス電極 Ajの駆動信号の波形例を示す図で ある。各サブフィールド SF1〜SF10は、全表示セル Cijを初期化するリセット期間 Tr と、全表示セル Cijを表示する画像に対応した状態に設定するアドレス期間 Taと、設 定された状態に応じて各表示セル Cijを発光させる維持 (サスティン)放電期間 Tsと で構成される。維持放電期間 Tsには、 X電極 Xiと Y電極 Yiに交互に維持 (サスティン )放電パルスが印加され、アドレス期間 Taに発光するように設定された表示セル Cij で維持放電が行われ、これが表示のための発光になる。
[0022] アドレス期間 Taでは、 Y電極 YI , Y2, · · ·に対してスキャンパノレスを j噴次スキャンし て印加し、そのスキャンパルスに対応してアドレスパルスをアドレス電極 Ajに印加する ことにより表示画素を選択する。 Y電極 Yiのスキャンパルスに対応してアドレス電極 A jのアドレスパルスが生成されれば、その Y電極 Yi及び X電極 Xiの表示セルが選択さ れる。 Y電極 Yiのスキャンパルスに対応してアドレス電極 Ajのアドレスパルスが生成 されなければ、その Y電極 Yi及び X電極 Xiの表示セルが選択されない。スキャンパ ルスに対応してアドレスパルスが生成されると、アドレス電極 Aj及び Y電極 Yi間のァ ドレス放電が起こり、それを種火として X電極 Xi及び Y電極 Yi間で放電が起こり、 X電 極 Xiに負電荷が蓄積され、 Y電極 Yiに正電荷が蓄積される。
[0023] 維持放電期間 Tsでは、 X電極 Xi及び Y電極 Yi間に互 、に逆相の維持放電パルス が印加され、選択された表示セルの X電極 Xi及び Y電極 Yi間で維持放電を行い、発 光を行う。
[0024] (第 2の実施形態)
図 6は、本発明の第 2の実施形態による 3電極型の AC駆動方式のプラズマデイス プレイ装置の構成例を示す図である。本実施形態が第 1の実施形態(図 1)と異なる 点を説明する。駆動制御回路 2は、発光回路 40及び多重回路 42を有する。 X電極 駆動回路 7は、分離回路 48及び受光回路 50を有する。 Y電極駆動回路 8は、分離 回路 51及び受光回路 53を有する。
[0025] 駆動制御回路 2は、映像信号に応じて電気の制御信号を生成し、生成した電気の 制御信号を光の制御信号に変換し、光導波路 43を介して、フローティング部を有す る X電極駆動回路 7及び Y電極駆動回路 8に伝送する。フローティング部については 、後に図 8、図 9及び図 11を参照しながら説明する。フローティング部を有する X電極 駆動回路 7及び Y電極駆動回路 8は、制御信号を光伝送することにより、制御信号の レベル変換を容易に行うことができる。 X電極駆動回路 7は、伝送された光の制御信 号を電気の制御信号に変換し、その電気の制御信号に応じて、駆動信号を X電極 Xi に供給する。 Y電極駆動回路 8は、伝送された光の制御信号を電気の制御信号に変 換し、その電気の制御信号に応じて、駆動信号を Y電極 Yiに供給する。
[0026] また、駆動制御回路 2は、映像信号に応じて電気の制御信号を生成し、生成した電 気の制御信号をそのまま、フラットケーブル (電気配線) 44を介して、フローティング 部を有しな 、アドレス電極駆動回路 9に伝送する。フローティング部を有しな 、ァドレ ス電極駆動回路 9は、制御信号のレベル変換を行う必要がないので、電気伝送でも よい。アドレス電極駆動回路 9は、伝送された電気の制御信号に応じて駆動信号を 生成し、アドレス電極 Ajに出力する。なお、アドレス電極駆動回路 9は、駆動回路 7及 び 8と同様に、分離回路及び受光回路を設け、光導波路 43で駆動制御回路 2に接 続してちょい。
[0027] 発光回路 40は、複数の電気の制御信号を複数の光の制御信号 41に変換する。多 重回路 42は、複数の光の制御信号 41を 1個の光の制御信号に変換し、光導波路 4 3に出力する。例えば、多重回路 42は、複数波長の光の制御信号 41を多重化し、 1 個の光の制御信号に変換する。
[0028] 分離回路 48及び 51は、伝送された 1個の光の制御信号を複数の光の制御信号 49 及び 52に分離するように変換する。受光回路 50及び 53は、複数の光の制御信号 4 9及び 52を複数の電気の制御信号に変換する。
[0029] X電極駆動回路 7は、複数の電気の制御信号に応じて駆動信号を生成し、 X電極 X iに出力する。 Y電極駆動回路 8は、複数の電気の制御信号に応じて駆動信号を生 成し、 Υ電極 Yiに出力する。
[0030] 光導波路 43により制御信号を光伝送することにより、電磁放射ノイズ及び配線容量 の影響を受けず高速に制御信号を伝送することができる。図 2〜図 4の説明について は、本実施形態は第 1の実施形態と同じである。
[0031] 図 7は、発光回路 30、多重回路 32、分離回路 34及び受光回路 36の構成例を示 す図である。発光回路 30は図 6の発光回路 40に対応し、多重回路 32は図 6の多重 回路 42に対応する。分離回路 34は図 6の分離回路 48及び 51に対応し、受光回路 3 6は図 6の受光回路 50及び 53に対応する。
[0032] 複数の発光回路 30は、複数の電気の制御信号 29を複数の光の制御信号 31に変 換する。多重回路 32は、複数の光の制御信号 31を 1個の光の制御信号 33に変換し 、光導波路 43に出力する。分離回路 34は、伝送された 1個の光の制御信号 33を複 数の光の制御信号 35に変換する。複数の受光回路 36は、複数の光の制御信号 35 を複数の電気の制御信号 37に変換する。
[0033] (第 3の実施形態)
図 8は、本発明の第 3の実施形態による発光回路 55及び受光回路 57の構成例を 示す図である。発光回路 55は図 1の発光回路 5及び図 6の発光回路 40に対応し、光 導波路 56は図 1の光導波路 6及び図 6の光導波路 43に対応し、受光回路 57は図 1 の受光回路 10, 13, 16及び図 6の受光回路 50, 53に対応する。
[0034] 発光回路 55は、発光ダイオード 801を有する。発光ダイオード 801は、アノードが 制御端子 806に接続され、力ソードがグランドに接続される。制御端子 806には、電 気の制御信号が入力される。ダイオード 801は、制御信号がハイレベルになると発光 し、制御信号がローレベルになると消灯する。以上のように、発光回路 55は、電気の 制御信号を光の制御信号に変換することができる。
[0035] 受光回路 57は、受光部 802、電圧増幅回路 803、及びバイポーラトランジスタ 804 、 805を有する。受光部 802は、受光すると電荷を生成し、電圧が生じる。すなわち、 受光部 802は、光の制御信号を電気の制御信号に変換する。電圧増幅回路 803は 、電気の制御信号を電圧増幅する。バイポーラトランジスタ 804及び 805は、電気の 制御信号を電流増幅する電流増幅回路を構成する。端子 B1は、フローティング電源 電圧端子であり、基準電位端子 B3の電位を基準にしたフローティング電源電圧が印 カロされる。端子 B2は、基準電位端子 B3の電位を基準にした制御信号が出力される 。基準電位端子 B3には基準電位が印加される。
[0036] 受光回路 57は、受光部 802、電圧増幅回路 803及び電流増幅回路 804、 805を 有し、これらが同一の半導体チップ上に形成される。例えば、受光回路 57は、 1個の IC (集積回路)としてパッケージ化される。
[0037] 以上のように、発光回路 55の制御信号は、グランドを基準にした制御信号である。
これに対し、受光回路 57の制御信号は、基準電位端子 B3の電位を基準にした制御 信号である。すなわち、発光回路 55及び受光回路 57は、制御信号をレベル変換す ることができる。電圧増幅回路 803及び電流増幅回路 804、 805は、波形調整するこ とがでさる。
[0038] 発光回路 55で生成された光信号は、光ファイバ等の光導波路 56を用いて受光回 路 57に伝送される。受光回路 57は、光の制御信号を受光する際、レベルシフト及び 波形調整ができる増幅回路を兼ね合わせることができる。また、光導波路 56で光伝 送することにより、電磁放射ノイズに強く高速制御が可能な制御信号を伝送すること ができる。駆動回路の基準電位端子 B3は、グランド固定に限定されないので、フロ 一ティング部のスイッチング素子等の制御端子 (ゲート)を端子 B2に接続することが できる。
[0039] 図 9は、各駆動回路 7〜9の一部の構成例を示す回路図である。各駆動回路 7〜9 は、図 8の端子 B1〜B3に接続されるスイッチング素子(トランジスタ) 902を有する。 電源 901は、例えば 5Vであり、陰極が基準電位端子 B3に接続され、陽極がフロー ティング電源電圧端子 B1に接続される。 MOS電界効果トランジスタ 902は、ゲート が制御端子 B2に接続され、ソースが基準電位端子 B3に接続される。トランジスタ 90 2のゲートには、基準電位端子 B3の電位を基準にした制御信号が供給される。フロ 一ティング電源電圧端子 B1には、基準電位端子 B3の電位を基準にした電源電圧が 印加される。トランジスタ 902は、上記の増幅された制御信号 (制御端子 B2の信号) を基に、プラズマディスプレイパネル 19に駆動信号を出力する。 [0040] 図 11は、図 1及び図 6の X電極駆動回路 7又は Y電極駆動回路 8内のサスティン回 路の構成例を示す回路図である。このサスティン回路は、図 4の維持放電期間 Tsに おける X電極 Xi又は Y電極 Yiのサスティン放電電圧を生成し、 X電極 Xi又は Y電極 Yiに出力する。このサスティン回路は、 X電極駆動回路 7及び Y電極駆動回路 8の両 方に設けられる。
[0041] 制御端子 CTL1〜CTL4は、図 5の複数の電気の制御信号 28又は図 7の複数の 電気の制御信号 37を入力する。すなわち、制御端子 CTL1〜CTL4は、それぞれ図 8の制御端子 B2に接続される。パネル容量 Cplは、 X電極 Xi及び Y電極 Yi及びそ の間の誘電体により構成される。すなわち、パネル容量 Cplは、一方の電極が X電 極 Xiであり、他方の電極が Y電極 Yiである。 MOS電界効果トランジスタ Q1及び Q2 はクランプ回路を構成する。トランジスタ Q1は、電圧 Vsを X電極 Xi又は Y電極 Yiに 供給するためのスイッチング素子である。トランジスタ Q2は、電圧— Vsを X電極 Xi又 は Y電極 Yiに供給するためのスイッチング素子である。 MOS電界効果トランジスタ Q 3、 Q4、インダクタ Ll、 L2、ダイオード Dl、 D2、コンデンサ CIは電力回収回路を構 成する。制御端子 CTL1〜CTL4は、それぞれトランジスタ Q1〜Q4のゲートに接続 される。トランジスタ Q1〜Q4は、図 9のトランジスタ 902に対応し、それぞれ制御端子 CTL1〜CTL4の制御信号に応じてオン又はオフする。なお、トランジスタ Q1〜Q4 は、電界効果トランジスタ以外の IGBT等のスイッチング素子でもよ 、。
[0042] 図 9のトランジスタ 902が図 11のトランジスタ Q1の場合を説明する。トランジスタ Q1 のソースは、基準電位端子 B3に接続され、基準電位となる。また、トランジスタ Q1の ソースは、パネル容量 Cplの X電極 Xi又は Y電極 Yiに接続される。 X電極 Xi又は Y 電極 Yiの電位は、図 4の維持放電期間 Tsに示すように変動する電位である。すなわ ち、基準電位端子 B3の電位は、 X電極 Xi又は Y電極 Yiの変動する電位になる。フロ 一ティング電源電圧端子 B1には、端子 B3の変動する電位を基準とした電源電圧が 供給される。制御端子 B2には、端子 B3の変動する電位を基準とした制御信号が供 給される。これは、上述したように、図 8の発光回路 55及び受光回路 57が行う制御信 号のレベル変換により実現される。
[0043] (第 4の実施形態) 図 10は、本発明の第 4の実施形態による発光回路 55及び受光回路 57の構成例を 示す図である。本実施形態は、第 3の実施形態(図 8)に対して、抵抗 1001及び MO S電界効果トランジスタ 1002を追カ卩したものである。その他の点は、本実施形態は、 第 3の実施形態(図 8)と同じである。
[0044] MOS電界効果トランジスタ 1002は、ゲートが抵抗 1001を介してトランジスタ 804 及び 805に接続され、ソースが基準電位端子 B3に接続され、ドレインが制御端子 B2 に接続される。トランジスタ 1002は、図 9のトランジスタ 902に対応する。受光回路 57 は、受光部 802、電圧増幅回路 803、電流増幅回路 804、 805、抵抗 1001及びトラ ンジスタ (スイッチング素子) 1002を有し、これらが同一の半導体チップ上に形成され る。例えば、受光回路 57は、 1個の IC (集積回路)としてパッケージィ匕される。
[0045] 第 1〜第 4の実施形態のプラズマディスプレイ装置は、自己発光型の表示装置であ るため視認性がよぐ薄型で大画面表示が可能なことから、 CRTに代わる表示装置と して注目が集められている。普及の促進のために、表示品位の向上とともに動作性 能全般につ 、て改善が進められて 、る。
[0046] 図 12のプラズマディスプレイ装置では、映像信号に応じた制御信号を電気配線 70 〜72を用いて駆動回路 65〜67に伝送を行っていた。第 1〜第 4の実施形態によれ ば、前記制御信号を光信号に変換し、光導波路を用いて駆動回路 7〜9に伝送する
[0047] 駆動回路 7〜9は、駆動制御回路 2から伝送された制御信号の波形調整及びレべ ルシフトを行うことができる。プラズマディスプレイ装置は、制御信号を光信号に変換 して伝送することにより、等長配線設計の制約を受けることなく電磁放射ノイズに強く 、高速制御が可能となる。
[0048] 上記実施形態によれば、伝送する光の制御信号が電磁放射ノイズの影響を受ける ことなぐ複数の制御信号を同時に伝送することが出来ると共に信号配線の自由度も 確保でき、ケーブル数の削減や省スペース化が可能となる。同時に伝送速度が速く 、遅延時間のバラツキが小さいため高速制御が可能となる。
[0049] 制御信号を光伝送することにより、制御信号が電磁放射ノイズに影響されることを防 止できる。そのため、制御信号を基に動作するスイッチング素子 (例えばトランジスタ Q1〜Q4)の誤動作を防止することができる。特に、高電圧でスイッチングを行ってい るサスティン回路において、電磁放射ノイズによる誤動作によりトランジスタ Q1〜Q4 の破壊を防止することができる。また、電磁放射ノイズの影響を避ける為に駆動回路 内の等長配線設計等の制約を受けな!/、ので、配線距離の影響から制御信号の遅延 時間にバラツキが生じることを防止でき、高速制御を行うことができる。
[0050] 光伝送のための発光回路及び受光回路を用いて制御信号のレベル変換を行うこと ができるので、別途レベル変換専用の発光回路及び受光回路を設ける必要がなぐ コスト低減及び省スペース化を実現できる。
[0051] なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示し たものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはなら ないものである。すなわち、本発明はその技術思想、またはその主要な特徴力も逸脱 することなぐ様々な形で実施することができる。
産業上の利用可能性
[0052] 光の制御信号は電磁放射ノイズの影響を受けにくぐ駆動回路の誤動作を防止す ることができる。また、電磁放射ノイズの影響を防止するための駆動回路内の制御信 号の配線の制約を小さくすることができ、駆動回路は高速に動作することができる。

Claims

請求の範囲
[1] 映像信号に応じて光の制御信号を生成する駆動制御回路と、
前記光の制御信号に応じて駆動信号を生成する駆動回路と、
前記駆動制御回路から前記駆動回路へ前記光の制御信号を伝送する光導波路と 前記駆動信号に応じて表示を行うプラズマディスプレイパネルと
を有することを特徴とするプラズマディスプレイ装置。
[2] 前記光導波路は、前記プラズマディスプレイパネルに駆動信号を供給するすべて の駆動回路に前記光の制御信号を伝送することを特徴とする請求項 1記載のプラズ マディスプレイ装置。
[3] 前記駆動回路の基準電位は変動する電位であることを特徴とする請求項 1記載の プラズマディスプレイ装置。
[4] 前記駆動制御回路は、複数の電気の制御信号を 1個の電気の制御信号に変換し、 前記 1個の電気の制御信号を 1個の光の制御信号に変換し、前記 1個の光の制御信 号を前記光導波路に出力することを特徴とする請求項 1記載のプラズマディスプレイ 装置。
[5] 前記駆動制御回路は、複数の電気の制御信号を複数の光の制御信号に変換し、 前記複数の光の制御信号を 1個の光の制御信号に変換し、前記 1個の光の制御信 号を前記光導波路に出力することを特徴とする請求項 1記載のプラズマディスプレイ 装置。
[6] 前記駆動回路は、前記光の制御信号を電気の制御信号に変換する受光部と、前 記電気の制御信号を増幅する増幅回路とを有することを特徴とする請求項 1記載の プラズマディスプレイ装置。
[7] 前記駆動回路の電源電圧は、前記基準電位を基準にしたフローティング電源電圧 であることを特徴とする請求項 3記載のプラズマディスプレイ装置。
[8] 前記制御回路は、さらに、前記増幅された制御信号を基に、前記プラズマディスプ レイパネルに駆動信号を出力するスイッチング素子を有することを特徴とする請求項
6記載のプラズマディスプレイ装置。
[9] 前記受光部、前記増幅回路及び前記スイッチング素子は、同一の半導体チップ上 に形成されることを特徴とする請求項 8記載のプラズマディスプレイ装置。
[10] 前記スイッチング素子は、サスティン放電電圧を前記プラズマディスプレイパネルに 出力するための素子であることを特徴とする請求項 8記載のプラズマディスプレイ装 置。
[11] 前記スイッチング素子の基準電位は変動する電位であることを特徴とする請求項 1
0記載のプラズマディスプレイ装置。
[12] 前記駆動回路は、前記 1個の光の制御信号を 1個の電気の制御信号に変換し、前 記 1個の電気の制御信号を複数の電気の制御信号に変換し、前記複数の電気の制 御信号に応じて駆動信号を生成することを特徴とする請求項 4記載のプラズマデイス プレイ装置。
[13] 前記駆動回路は、前記 1個の光の制御信号を複数の光の制御信号に変換し、前記 複数の光の制御信号を複数の電気の制御信号に変換し、前記複数の電気の制御信 号に応じて駆動信号を生成することを特徴とする請求項 5記載のプラズマディスプレ ィ装置。
[14] 前記駆動制御回路は、電気の制御信号を光の制御信号に変換し、前記光の制御 信号を前記光導波路に出力し、
前記駆動回路は、前記光導波路から光の制御信号を入力し、前記光の制御信号 を電気の制御信号に変換し、前記電気の制御信号に応じて駆動信号を生成すること を特徴とする請求項 1記載のプラズマディスプレイ装置。
[15] 前記プラズマディスプレイパネルは、サスティン放電を行うための第 1及び第 2の電 極を有し、
前記駆動回路は、前記第 1及び第 2の電極に駆動信号を供給する第 1及び第 2の 駆動回路を有し、
前記駆動制御回路は、前記光導波路を介して前記第 1及び第 2の駆動回路にそれ ぞれ光の制御信号を伝送することを特徴とする請求項 14記載のプラズマディスプレ ィ装置。
[16] 前記光導波路は、光ファイバであることを特徴とする請求項 1記載のプラズマデイス プレイ装置。
映像信号に応じて光の制御信号を生成する制御信号生成ステップと、
前記光の制御信号を光導波路で伝送する伝送ステップと、
前記伝送された光の制御信号に応じて駆動信号を生成する駆動信号生成ステップ と、
前記駆動信号に応じてプラズマディスプレイパネルの表示を行う表示ステップと を有することを特徴とするプラズマディスプレイ装置の表示方法。
PCT/JP2006/303193 2006-02-22 2006-02-22 プラズマディスプレイ装置及びその表示方法 WO2007096961A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2006/303193 WO2007096961A1 (ja) 2006-02-22 2006-02-22 プラズマディスプレイ装置及びその表示方法
JP2008501519A JPWO2007096961A1 (ja) 2006-02-22 2006-02-22 プラズマディスプレイ装置及びその表示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303193 WO2007096961A1 (ja) 2006-02-22 2006-02-22 プラズマディスプレイ装置及びその表示方法

Publications (1)

Publication Number Publication Date
WO2007096961A1 true WO2007096961A1 (ja) 2007-08-30

Family

ID=38437023

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303193 WO2007096961A1 (ja) 2006-02-22 2006-02-22 プラズマディスプレイ装置及びその表示方法

Country Status (2)

Country Link
JP (1) JPWO2007096961A1 (ja)
WO (1) WO2007096961A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017083836A (ja) * 2015-10-30 2017-05-18 エルジー ディスプレイ カンパニー リミテッド Oled表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352916A (ja) * 1998-06-08 1999-12-24 Mitsubishi Electric Corp 表示装置
JP2002366126A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 表示装置及びその製造方法
JP2003084714A (ja) * 2001-09-12 2003-03-19 Matsushita Electric Ind Co Ltd Led表示装置
JP2005301282A (ja) * 2004-04-12 2005-10-27 Lg Electronics Inc プラズマディスプレイパネルの駆動装置及びその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352916A (ja) * 1998-06-08 1999-12-24 Mitsubishi Electric Corp 表示装置
JP2002366126A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 表示装置及びその製造方法
JP2003084714A (ja) * 2001-09-12 2003-03-19 Matsushita Electric Ind Co Ltd Led表示装置
JP2005301282A (ja) * 2004-04-12 2005-10-27 Lg Electronics Inc プラズマディスプレイパネルの駆動装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017083836A (ja) * 2015-10-30 2017-05-18 エルジー ディスプレイ カンパニー リミテッド Oled表示装置

Also Published As

Publication number Publication date
JPWO2007096961A1 (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
JP3640527B2 (ja) プラズマディスプレイ装置
KR100769074B1 (ko) 플라즈마 디스플레이 장치
KR100573120B1 (ko) 플라즈마 디스플레이 패널 구동방법 및 장치
WO2007096961A1 (ja) プラズマディスプレイ装置及びその表示方法
KR100348966B1 (ko) 플라즈마 디스플레이 패널의 구동장치
US8120602B2 (en) Flat panel display with clock being generated insider the data driver using XOR logic with the data signal and a second signal generated from the data signal using a encoding scheme as the two inputs that are transmitted to a clock generator inside the data driver
KR100822215B1 (ko) 디스플레이 패널의 구동장치
US20080024395A1 (en) Plasma display apparatus
KR100299715B1 (ko) 플라즈마표시패널의 구동방법과 플라즈마표시패널의표시장치
JP4590220B2 (ja) プラズマディスプレイ装置
US20090189885A1 (en) Plasma display panel and method and device for driving the same
KR100857065B1 (ko) 플라즈마 디스플레이 장치
US8081143B2 (en) Plasma display apparatus
KR100741077B1 (ko) 디스플레이 패널의 구동장치
US20080297447A1 (en) Display device
JP2005141193A (ja) プラズマディスプレイパネル及びその駆動方法
JP2007156472A (ja) プラズマディスプレイ装置
KR100659111B1 (ko) 디스플레이 패널의 구동장치
KR20080092477A (ko) 표시 장치
US20060232510A1 (en) Plasma display device
JP2005018032A (ja) ドライバic実装モジュール
KR100515344B1 (ko) 플라즈마 표시 패널 및 그의 구동방법
KR100829011B1 (ko) 영상 표시 장치
US20080061704A1 (en) Plasma Display Device
KR20070089577A (ko) 플라즈마 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2008501519

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1), EPO FORM 1205A SENT ON 24/11/08 .

122 Ep: pct application non-entry in european phase

Ref document number: 06714333

Country of ref document: EP

Kind code of ref document: A1