WO2007085554A2 - Matrice active d'affichage a diodes electroluminescentes - Google Patents

Matrice active d'affichage a diodes electroluminescentes Download PDF

Info

Publication number
WO2007085554A2
WO2007085554A2 PCT/EP2007/050429 EP2007050429W WO2007085554A2 WO 2007085554 A2 WO2007085554 A2 WO 2007085554A2 EP 2007050429 W EP2007050429 W EP 2007050429W WO 2007085554 A2 WO2007085554 A2 WO 2007085554A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
pixel
matrix
light
emitting diode
Prior art date
Application number
PCT/EP2007/050429
Other languages
English (en)
Other versions
WO2007085554A3 (fr
Inventor
Walid Benzarti
Original Assignee
Commissariat A L'energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique filed Critical Commissariat A L'energie Atomique
Publication of WO2007085554A2 publication Critical patent/WO2007085554A2/fr
Publication of WO2007085554A3 publication Critical patent/WO2007085554A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • the invention provides the technologies for manufacturing LED display arrays, and especially the active arrays in which each pixel of the image includes not only a light emitting diode but also a small transistor circuit that controls the electroluminescent diodes. the diode.
  • OLEDs organic light-emitting diodes
  • cathode and anode two electrodes which will be called cathode and anode.
  • active matrices with organic light-emitting diodes are particularly interesting because they can operate with very low voltages (unlike plasma displays), they can be observed with a wide angle of view and do not require additional light source (unlike liquid crystal displays), and their response time is very fast.
  • control electronics can be very simple, similar to that of a liquid crystal display.
  • these matrices require a particular manufacturing technology to be able to integrate the control electronics and the diodes on the same substrate.
  • the active organic layer which is the active part of the light emitting diode must be extremely thin (a hundred nanometers), which requires to take great precautions for its implementation. Defects of the electrode, anode or cathode, on which it is deposited, can easily lead to defects in the organic layer, these defects can result in short circuits between anode and cathode, resulting in the scrapping of the matrix. This is particularly the case when the electrode below (usually the anode) is a layer of aluminum deposited at low temperature.
  • the elementary circuit located at the pixel generally comprises at least two transistors and a capacitance.
  • the transistors are preferably polycrystalline silicon; they have an aluminum grid located above a polycrystalline silicon channel and separated from the channel by a thin insulating layer.
  • the aluminum must be deposited at low temperature, but the aluminum thus deposited is of poor quality in terms of surface roughness: it presents point excrescences ("hillocks") causes of potential short circuits either between lines and columns of the matrix when an aluminum line intersects a column of the matrix, either between an aluminum line and the anode of the light-emitting diode when the anode of the diode passes above the aluminum line.
  • Such crossings of conductive levels are mandatory in the arrays since they are arranged in a network of rows and columns, the selection control of a pixel being generally applied by a line, and the illumination data to be applied to the pixel being brought by a column.
  • the invention provides a new manufacturing method and a new active LED matrix display structure.
  • the light-emitting diode active matrix comprises a network of rows and columns of individual pixels, each pixel comprising a light-emitting diode and an electronic control circuit having at least one transistor.
  • the matrix has, for each line, at least one line conductor for selecting a line of pixels and, for each column, at least one column conductor for applying a voltage representative of the desired illumination.
  • the line conductor is constituted by a conductive layer which forms at the same time the gate of the transistor.
  • a planarization layer covers the electronic circuits of the matrix pixels and the line conductor.
  • the column conductor and the light-emitting diode are located above the planarization layer, the diode being located vertically above at least a part of the electronic circuit associated with the same pixel; first and second point conductive vias associated with each pixel pass through the planarization layer to electrically connect a first electrode of the light emitting diode on the one hand and the column conductor on the other hand, to the electronic control circuit of the pixel.
  • the column drivers cross the line conductors while remaining separated from them by the planarization layer.
  • the diode remains vertically separated from the line conductor by the same planarization layer.
  • the lower electrode of the diode and the column conductor are in principle made in the same conductive layer.
  • the diode is separated horizontally from the column conductor by a space that is formed during the etching of this layer.
  • the electronic circuit associated with each pixel comprises a storage capacitor located below the planarization layer, and a portion of the light emitting diode is located above this capacitance.
  • the capacitance preferably comprises a lower armature constituted by a semiconductor layer which also forms a source and a drain for the transistor.
  • the doping of the lower armature of the capacitor may be identical to the doping of the source and the drain of the transistor.
  • the light-emitting diode is preferably an organic light-emitting diode or OLED, and is formed by a lower electrode of the diode, one or more thin layers, one of which is an organic layer having luminescence properties, and one upper electrode.
  • the lower electrode is located in the surface allocated to each pixel, but the thin layers and the upper electrode can extend continuously over the entire matrix. In this case, the thin layers and the upper electrode are locally separated from the column conductor by the thickness of an additional insulating layer, preferably opaque.
  • the matrix according to the invention is constituted in the following manner: the transistors and a first armature of the capacitor are constituted in a polycrystalline silicon layer; the gate insulator of the transistors is constituted by a first insulating layer, preferably silicon oxide; the dielectric of the capacitance is constituted by a second insulating layer, preferably also silicon oxide; the transistors have their gate consisting of a first level of metal, preferably aluminum, which connects all the pixels of the same line; the interconnections between circuit elements within a pixel and a second armature of the capacitor are constituted by a second level of metal, preferably molybdenum; a third level of metal (which may be a double layer of aluminum covered with molybdenum) constitutes column conductors connecting all the pixels of the same column, and also constitutes a lower electrode for the light-emitting diode of each pixel; the third level is separated from the first and second levels by the thickness of an open planarization layer at locations where the third level
  • an opaque insulating layer or black layer surrounds each light emitting diode by optically separating the pixels from each other, the opaque layer being located between the metal of the third level and the organic electroluminescent layer.
  • the opaque layer preferably covers at least one pixel addressing transistor to prevent its operation from being affected by the light.
  • the planarization layer may be silica, silicon nitride or polyimide in particular.
  • the process according to the invention comprises the following steps: forming polycrystalline silicon islands constituting the active zones of transistors and a lower armature of a capacitance for each pixel;
  • first insulating layer depositing a first insulating layer on the islands, forming the gates of the transistors and line conductors connecting the pixels of the same line of the matrix, by deposition and etching of a layer of a first-level metal, and removing the first insulating layer where it is not protected by the grids;
  • the fourth layer is open especially above most of the capacity.
  • a matrix is formed in which the third thick insulating layer isolates the line conductors from the column conductors and the diode, preventing any short-circuit fault between rows and columns.
  • 2005/0194890 A1 an organic light-emitting diode display, wherein the diode associated with a pixel is not located above the electronic circuit associated with the same pixel.
  • FIG. 1 represents a simple example of constitution of an electronic control circuit of light emitting diode in an active matrix
  • FIG. 12 represents in vertical section an exemplary structure of a pixel of the matrix according to the invention.
  • FIG. 1 shows the simplest constitution of the electronic circuit of an individual pixel of an active organic diode electroluminescent matrix.
  • the pixel comprises an OLED light emitting diode, and an associated active electronic circuit.
  • the electronic circuit comprises:
  • a first addressing transistor T1 whose gate G1 is controlled by a line selection conductor SEL common to a whole row of pixels of the matrix; this conductor connects the gates of the transistors T1 of all the pixels of the line; the drain D1 of this transistor is connected to a column conductor COL which is common to an entire column of the matrix and which receives, while the transistor T1 is conducting, a voltage which is the voltage to be applied to the anode AN of the light emitting diode located at the intersection of this column and the addressed line; a storage capacitor Cs, of which a first armature A1 is connected to a common potential which can be variable and which can also be a mass GND common to the whole matrix, and a second armature A2 of which is connected to the source S1 of the transistor T1; a second transistor T2 whose gate G2 is connected to the junction point of the capacitor Cs (armature A2) and of the source S1 of the first transistor T1; the drain D2 of this second transistor T2 is connected
  • the lower reinforcement of the capacitors will be composed of doped polycrystalline silicon and not of a metal; this lower armature is made in the same polycrystalline silicon layer as the transistors; the treatments applied to the transistors and to the capacitors are identical, that is to say that there is no need to provide for a different recrystallization or doping activation step depending on whether the polycrystalline silicon is intended to form a transistor or capacitance.
  • a uniform layer of silicon 10 is deposited on a substrate 12; the substrate is in principle glass, but it is not obligatory; the substrate is not necessarily transparent if the illumination is provided upwards.
  • the thickness of the layer 10 may be about 80 nanometers for example.
  • An insulating buffer layer may be interposed between the substrate and the silicon layer.
  • the silicon layer is crystallized by laser and is etched (mask 1) to delimit islands 101 corresponding to the transistors and zones 102 corresponding to the capacitors (FIG. 3).
  • FIGS. 3 to 1 has considered, to simplify the representation, that there is only a transistor (left part of the figures) and a capacitor (right part).
  • a first insulating layer 14 is then deposited which will constitute the gate insulator of the transistors and then a first conducting layer 16 which will constitute both the gate of the transistors and the SEL address lines connecting all the pixels of the same line of the transistor. matrix ( Figure 4).
  • the insulating layer 14 may be silicon oxide with a thickness of about 100 nm.
  • the first conductive layer is preferably a metal such as aluminum; its thickness can be about 200 nm.
  • the conductive layer 16 is first etched with a mask
  • FIG. 5 It is then strongly doped (FIG. 5), for example by ion implantation, the areas of polychstalline silicon not masked by the layer 16, to define the sources and drains of the transistors in the island 101.
  • the polychstalline silicon zone 102 which defines a lower capacity frame is doped simultaneously and becomes conductive.
  • the doping impurity is of type N if one wants to make NMOS transistors.
  • Ion implantation is followed by a step of activating the dopant, for example by a laser treatment (the laser treatment has the advantage of limiting substrate heating). This step is the same for transistors and capacitors.
  • a second insulating layer 18 is then deposited uniformly. This layer will serve as a dielectric for the capacitance; it is desirable that it be very thin to obtain a high capacity value per unit area.
  • the insulating layer 18 may be silicon oxide 50 nanometers thick ( Figure 6).
  • the second insulating layer 18 (FIG. 7) is etched to define openings where it will be desired to make contact with this or that conductive or semiconducting zone (mask 3).
  • FIG. 7 shows, by way of example, four contacting openings, respectively on the source, on the drain, and on the gate of a transistor, as well as an opening on the semiconductor zone 102 constituting the lower frame of the capacity; the insulating layer 18 remains outside these point openings. These openings are only represented illustration of the possibilities of the process and not to define a particular electrical circuit.
  • a second conductive layer 20 is deposited uniformly and then etched (mask 4).
  • This layer is a metal layer, preferably made of molybdenum; its thickness can be 300 nm. It serves to define the source and drain metal electrodes of the transistors, as well as local interconnections within the pixel, with the sources, drains and gates of the transistors and with the capacitance, and at the same time forms the upper armature capacity; the capacitance is defined by the surface of a conductive layer zone 20 lying on the zone 102 being separated from it by the insulating layer 18 (FIG. 8); another layer portion 20, directly in contact with the semiconductor zone 102 has been shown; it can be used to make contact with the lower frame of the capacity.
  • a thick insulating layer of planarization 22 is then deposited on the entire matrix.
  • the thickness of the layer 22 is 1 to 2 micrometers. It fills the differences of relief caused by the previous deposits and engravings; the planarization may consist of a deposit followed by surface leveling treatments (heat treatment remelt, or chemical and / or mechanical polishing treatment).
  • the material of the planarizing thick layer 22 may be silica (SiO2) deposited by chemical decomposition in a reactor, with a thickness typically of about 1.5 micrometer; or silicon nitride (SiN) of typically 1.4 micron thickness; or a polyimide layer, typically 1.2 to 2 microns; or a silica compound of the "Spin-On-Glass” type, that is to say glass in suspension deposited by spin and remelted.
  • silica SiO2
  • SiN silicon nitride
  • polyimide layer typically 1.2 to 2 microns
  • silica compound of the "Spin-On-Glass” type that is to say glass in suspension deposited by spin and remelted.
  • FIG. 9 shows the structure obtained at this stage.
  • an opening 24 above the molybdenum layer 20 in a layer portion 20 connected to the drain of a transistor a second opening 26 above the molybdenum layer 20 in a layer portion 20 connected to the source of a transistor, and a third opening 28 above the layer 20 in a portion thereof connected to the frame lower capacity.
  • a third conductive layer is then deposited on the planarization layer thus opened, which fills the openings 24, 26, 28, and this layer (mask 6) is etched to preserve
  • a main zone which will be the anode of the light-emitting diode, occupying most of the area allocated to the pixel (it may for example cover the capacity of the pixel or most of the surface of this capacitance if the emission is to the top) ;
  • column conductors each connecting all the pixels of the same column; these conductors pass between the anodes of the diodes of two adjacent columns of pixels;
  • pixel supply conductors supplying a voltage Vdd to all the pixels of a column; outside the actual matrix may be provided a conductor intended to be connected to a general mass of the matrix.
  • the third conductive layer thus deposited may consist of two superimposed layers 30, 32, typically a lower layer of aluminum 30 (for its good conduction properties and for its ability to fill the deep openings 24, 26, 28) and a layer upper molybdenum 32 (for its physicochemical compatibility with the organic layers that will be deposited on the layer 32).
  • the lower layer 30 is in contact, through the openings 24, 26, 28, with the second conductive layer 20.
  • FIG. 10 represents the structure at this stage, with three third conductive layer portions 30, 32 separated by intervals and therefore isolated from each other.
  • the left portion may be a column conductor connected to the drain of a transistor, either to bring a voltage corresponding to the desired illumination for this pixel, or to bring a supply voltage Vdd to the pixel;
  • the central portion can be the anode of the light-emitting diode, connected to the source of a transistor (not necessarily the same as the previous one, but there is shown a single transistor to simplify the drawing);
  • the right portion may be a conductor for establishing a ground connection; this last portion is optional, it is intended to show that a ground conductor can thus be connected with the lower armature of the capacitor, but in practice this connection will be at the periphery of the active matrix and not inside the each pixel.
  • a fourth insulating opaque layer 34 is deposited (FIG. 11) and has two functions: avoid depositing the organic layers directly on the electrodes which are not diode electrodes (for example the column conductors) ; and protect certain electronic circuit elements from light, in particular certain transistors that may have excessive leakage currents in the presence of illumination.
  • the fourth insulating layer 34 thus delimits the OLED diode area by completely surrounding it.
  • the insulating layer 34 may be open elsewhere than in the OLED diode area, for example to establish a ground connection, preferably outside the matrix.
  • the organic layer or layers 36 constituting the active part of the light-emitting diode are deposited.
  • the following steps, not shown, may include:
  • the organic layer where it is desired to establish a mass contact between the lower layers and the layers above the planarization layer 22; in principle, such contact is established, as has been said, at the periphery of the matrix and not inside it; the organic layer can remain uniform throughout the matrix; depositing a general counter electrode, intended to be connected to a circuit ground, over the entire matrix; this electrode is at least partly transparent to allow illumination upwards; it is preferably extremely thin aluminum (about 15 nanometers); etching of the counter-electrode of mass, but only outside the matrix because the counter-electrode can remain uniform on all the matrix.
  • the layer 34 is absent between the conductors 30, 32 and the cathode (against the ground electrode), a light-emitting diode is formed; on the other hand, where the opaque layer 34 is interposed between the conductors 30, 32 and against the electrode, it is not possible to form a light-emitting diode; this is why it is not necessary to etch the organic electroluminescent layer to delimit the OLED diodes.
  • FIG. 12 represents a practical embodiment that corresponds to an electronic circuit such as that of FIG. 1, that is to say with two transistors, a diode and a storage capacity in each elementary pixel. There is shown in a single vertical section the different pixel portions that correspond to the connections to be established between the different electronic circuit elements. The circuit is made by the method explained with reference to Figures 2 to 1 1.
  • the transistor T1 comprises a drain D1 and a source S1 established in the crystallized semiconductor layer 10.
  • the gate G1 is a portion of the aluminum layer 16 and is isolated by the thin oxide layer 14.
  • the drain is in contact with a molybdenum layer portion 20 which itself is in contact, through the planarization layer 22, with a column conductor COL located above the planarization layer.
  • the column conductor COL is constituted by a portion of aluminum double layer 30 / molybdenum 32. In FIG. 12, only a portion of column conductor COL is represented so as not to impede the representation of the other elements of the circuit, but it should be understood that it extends over the entire length of a column, between the light emitting diode areas corresponding to two neighboring columns.
  • the gate G1 of the transistor T1 is not in contact with a conductive layer situated above the planarization layer. But a line selection conductor SEL, formed in the same aluminum layer 1 6 as the grid, extends along each line of pixels to interconnect the gates G1 of all the transistors T1 of the same line. . In FIG. 12, this line SEL is confused with the grid G1 because it extends in a direction perpendicular to the cutting plane. It should be understood that the line conductor SEL crosses the column conductors, and that the crossing takes place with a spacing between them equal to the thickness of the planarization layer 22, which prevents any risk of a direct short-circuit between them.
  • the source S1 is connected, by a portion of molybdenum layer 20, to the upper armature of the capacitor Cs; this upper armature is also constituted by this layer of molybdenum.
  • the lower armature of the capacitor is constituted by the doped semiconductor layer 10 which is also used to make the transistors.
  • the thin insulating layer 18 is interposed between the two frames.
  • the lower armature of the capacitor must be connected to the ground in accordance with figure 1.
  • the lower armature can extend electrically continuously under all the matrix and beyond, by surrounding the islands of silicon. polycrystalline constituting the transistors.
  • the same layer of molybdenum 20 which forms the upper armature of the capacitance Cs also extends outside the silicon zone constituting the capacitance; it will establish a contact with the aluminum gate G2 (layer 16) of the transistor T2, so that the source of T1, the upper armature of the capacitor, and the gate of G2 are well connected to each other in accordance with the diagram of the figure 1.
  • the transistor T2 is represented in two different sections, in order to better show the connections.
  • the representation of T2 on the left side is a section that is made perpendicular to the transistor channel length and therefore does not show the source and the drain.
  • the cut is made longitudinally through the source, the channel and the drain of T2.
  • the representation of the right part is intended to show the connections of the source and the drain of T2 with the circuit elements situated above the planarization layer 22.
  • a counter-electrode of at least partially transparent mass 40 which constitutes the cathode CA of the diode and which passes upwardly the light emitted by it.
  • the diode extends above capacitance Cs, but preferably does not extend above transistor T1, as seen in FIG.
  • column conductor COL already mentioned, supply conductor Vdd, and possibly GND ground conductor (outside the matrix).
  • the source S2 of the transistor T2 is connected by a punctual conducting via the planarization layer
  • the drain D2 of the transistor T2 is connected by a point-to-point via conductor to the supply conductor providing the voltage Vdd at all pixels.
  • This conductor is preferably disposed between the columns of diodes, parallel to the column conductor COL.
  • the drivers COL and Vdd do not cross each other. They cross the line conductors SEL but they are separated by the entire thickness, important, of the insulating layer 22.
  • the delimitation of the region that forms the light-emitting diode is made by an opaque insulating layer (so-called "black matrix” layer) which covers COL column conductors, Vdd conductors and more generally all the areas that must not participate in the transmission. light emission.
  • the opaque layer preferably covers the transistor T1 which is more sensitive than the rest of the electronic circuit to the leakage currents generated by illumination.
  • the ground conductor may be connected, via conductive vias through the planarization layer 22, to the layer 102 which extends to the periphery of the matrix and which must be connected to the ground in accordance with This contact can be made via a portion of the molybdenum layer 20, as can be seen in the very right part of FIG. 12.
  • the opaque layer 34 was removed, and the organic layer was removed. so that the counter-electrode 40 comes into direct contact with the conductive layer 30. This makes it possible to connect the counter-electrode of all the electroluminescent diodes to ground according to the diagram of FIG. 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

L'invention concerne les matrices d'affichage actives à diodes électroluminescentes organiques. Selon l'invention, on propose une matrice dans laquelle le conducteur de colonne (COL) et la diode électroluminescente (OLED) sont situés au-dessus d'une couche de planarisation (22), la diode étant située à l'aplomb d'au moins une partie du circuit électronique associé au même pixel ; un premier et un deuxième vias conducteurs ponctuels associés à chaque pixel traversent la couche de planarisation pour relier électriquement une première électrode (AN) de la diode électroluminescente d'une part et le conducteur de colonne (COL) d'autre part, au circuit électronique de commande du pixel. Les conducteurs de ligne sont constitués par une ligne d'aluminium de premier niveau (16) et croisent les conducteurs de colonne en restant séparés d'eux par la couche de planarisation.

Description

MATRICE ACTIVE D'AFFICHAGE A DIODES ELECTROLUMINESCENTES
L'invention conce me les technologies de fabrication de matrices d'affichage d'image à diodes électroluminescentes, et tout spécialement les matrices actives dans lesquelles chaque pixel de l'image comporte non seulement une diode électroluminescente mais aussi un petit circuit à transistors qui commande la diode.
Une technologie récente pour de telles matrices consiste à utiliser des diodes électroluminescentes organiques, en abrégé OLEDs, qui sont composées de fines couches de matériaux, parmi lesquelles au moins une couche organique ayant des propriétés de fluorescence, entre deux électrodes qu'on appellera cathode et anode. Lorsque la différence de potentiel est suffisante, un courant passe entre les électrodes et les recombinaisons de paires électrons-trous dans le matériau génèrent une émission lumineuse.
Ces matrices actives à diodes électroluminescentes organiques, ou AMOLEDs (de l'anglais « active matrix organic light emitting diodes ») sont particulièrement intéressantes parce qu'elles peuvent fonctionner avec des très basses tensions (contrairement aux affichages à plasma), elles peuvent être observées avec un grand angle de vue et ne nécessitent pas de source de lumière additionnelle (contrairement aux affichages à cristaux liquides), et leur temps de réponse est très rapide. En outre leur électronique de commande peut être très simple, analogue à celle d'un écran à cristaux liquides.
Cependant, ces matrices demandent une technologie particulière de fabrication pour pouvoir intégrer l'électronique de commande et les diodes sur un même substrat. En effet, la couche active organique qui constitue la partie active de la diode électroluminescente doit être extrêmement mince (une centaine de nanomètres), ce qui oblige à prendre de grandes précautions pour sa mise en place. Des défauts de l'électrode, anode ou cathode, sur laquelle elle est déposée, peuvent facilement aboutir à des défauts dans la couche organique, ces défauts pouvant se traduire par des court-circuits entre anode et cathode, entraînant la mise au rebut de la matrice. C'est en particulier le cas lorsque l'électrode située au-dessous (en général l'anode) est une couche d'aluminium déposée à basse température. Pour l'adressage de chaque diode, le circuit élémentaire situé au niveau du pixel comporte en général au moins deux transistors et une capacité. Les transistors sont de préférence en silicium polycristallin ; ils ont une grille en aluminium située au-dessus d'un canal en silicium polycristallin et séparée du canal par une couche isolante mince. L'aluminium doit être déposé à basse température, mais l'aluminium ainsi déposé est de mauvaise qualité en termes de rugosité de surface : il présente des excroissances ponctuelles (« hillocks ») causes de court-circuits potentiels soit entre lignes et colonnes de la matrice lorsqu'une ligne d'aluminium croise une colonne de la matrice, soit entre une ligne d'aluminium et l'anode de la diode électroluminescente lorsque l'anode de la diode passe au-dessus de la ligne d'aluminium.
De tels croisements de niveaux conducteurs sont obligatoires dans les matrices puisqu'elles sont agencées en réseau de lignes et colonnes, la commande de sélection d'un pixel étant en général appliquée par une ligne, et la donnée d'éclairement à appliquer au pixel étant amenée par une colonne.
D'autre part, il est souvent souhaité que l'émission de lumière soit dirigée vers le haut de la structure de la matrice plutôt que vers le bas. Cela permet d'avoir une diode qui recouvre la majeure partie de la surface allouée à chaque pixel, alors que dans le cas d'éclairement vers le bas il faut prévoir que la diode électroluminescente soit disposée latéralement par rapport à l'électronique d'adressage du pixel, ce qui limite la surface disponible pour la diode à l'intérieur de la surface allouée au pixel. Enfin, il est important que la technique de fabrication utilisée permette de faire à la fois des bons transistors et des capacités de valeur suffisamment élevée malgré leur petite taille, sans compliquer exagérément les opérations de fabrication.
Pour éviter les inconvénients rencontrés dans la technique antérieure sans rendre trop complexe la fabrication, l'invention propose un nouveau procédé de fabrication et une nouvelle structure de matrice d'affichage active à diodes électroluminescentes.
La matrice active à diodes électroluminescentes comporte un réseau de lignes et colonnes de pixels individuels, chaque pixel comprenant une diode électroluminescente et un circuit électronique de commande ayant au moins un transistor. La matrice possède, pour chaque ligne, au moins un conducteur de ligne pour la sélection d'une ligne de pixels et, pour chaque colonne, au moins un conducteur de colonne pour l'application d'une tension représentative de l'éclairement désiré. Le conducteur de ligne est constitué par une couche conductrice qui forme en même temps la grille du transistor. Une couche de planarisation recouvre les circuits électroniques des pixels de la matrice et le conducteur de ligne. Selon l'invention, le conducteur de colonne et la diode électroluminescente sont situés au-dessus de la couche de planarisation, la diode étant située à l'aplomb d'au moins une partie du circuit électronique associé au même pixel ; un premier et un deuxième vias conducteurs ponctuels associés à chaque pixel traversent la couche de planarisation pour relier électriquement une première électrode de la diode électroluminescente d'une part et le conducteur de colonne d'autre part, au circuit électronique de commande du pixel. On peut avec cette structure éviter des défauts de court-circuits sans compliquer la fabrication. Les conducteurs de colonne croisent les conducteurs de ligne en restant séparés d'eux par la couche de planarisation. La diode reste séparée verticalement du conducteur de ligne par la même couche de planarisation. L'électrode inférieure de la diode et le conducteur de colonne sont en principe réalisés dans une même couche conductrice. La diode est séparée horizontalement du conducteur de colonne par un espace qui est ménagé lors de la gravure de cette couche.
De préférence, le circuit électronique associé à chaque pixel comporte une capacité de stockage située au-dessous de la couche de planarisation, et une partie de la diode électroluminescente est située au- dessus de cette capacité.
La capacité comporte de préférence une armature inférieure constituée par une couche semiconductrice qui forme également une source et un drain pour le transistor. Le dopage de l'armature inférieure de la capacité peut être identique au dopage de la source et du drain du transistor.
La diode électroluminescente est de préférence une diode électroluminescente organique ou OLED, et elle est formée par une électrode inférieure de la diode, une ou plusieurs couches minces dont l'une est une couche organique ayant des propriétés de luminescence, et une électrode supérieure. L'électrode inférieure est localisée dans la surface allouée à chaque pixel, mais les couches minces et l'électrode supérieure peuvent s'étendre en continu au-dessus de toute la matrice. Dans ce cas, les couches minces et l'électrode supérieure sont localement séparées du conducteur de colonne par l'épaisseur d'une couche d'isolant supplémentaire, de préférence opaque.
De préférence, la matrice selon l'invention est constituée de la manière suivante : les transistors et une première armature de la capacité sont constitués dans une couche de silicium polycristallin ; l'isolant de grille des transistors est constitué par une première couche isolante, de préférence de l'oxyde de silicium ; le diélectrique de la capacité est constitué par une deuxième couche isolante, de préférence aussi de l'oxyde de silicium ; les transistors ont leur grille constituée d'un premier niveau de métal, de préférence de l'aluminium, qui relie tous les pixels d'une même ligne ; les interconnexions entre éléments de circuit à l'intérieur d'un pixel et une deuxième armature de la capacité sont constituées par un deuxième niveau de métal, de préférence du molybdène ; un troisième niveau de métal (qui peut être une double couche d'aluminium recouverte de molybdène) constitue des conducteurs de colonne reliant tous les pixels d'une même colonne, et constitue également une électrode inférieure pour la diode électroluminescente de chaque pixel ; le troisième niveau est séparé du premier et du deuxième niveau par l'épaisseur d'une couche de planarisation ouverte à des endroits où le troisième niveau doit venir en contact avec des couches conductrices sous-jacentes ; l'isolant de la couche de planarisation est beaucoup plus épais que l'isolant des première et deuxième couches isolantes ; une couche organique électroluminescente recouvre l'électrode de la diode électroluminescente, au-dessus de la capacité. Avantageusement, une couche isolante opaque ou couche noire (en anglais « black matrix ») entoure chaque diode électroluminescente en séparant optiquement les pixels les uns des autres, la couche opaque étant située entre le métal du troisième niveau et la couche organique électroluminescente. La couche opaque recouvre de préférence au moins un transistor d'adressage du pixel pour éviter que son fonctionnement ne soit affecté par la lumière.
La couche de planarisation peut être en silice, en nitrure de silicium ou en polyimide notamment. Le procédé selon l'invention comporte les étapes suivantes : - formation d'îlots de silicium polycristallin constituant les zones actives de transistors et une armature inférieure d'une capacité pour chaque pixel ;
- dépôt d'une première couche isolante sur les îlots - formation des grilles des transistors et de conducteurs de ligne reliant les pixels d'une même ligne de la matrice, par dépôt et gravure d'une couche d'un métal de premier niveau, et enlèvement de la première couche isolante là où elle n'est pas protégée par les grilles ;
- dépôt d'une deuxième couche isolante très fine formant diélectrique pour la capacité ;
- gravure de cette couche pour ménager des zones de contact désirées avec les couches sous-jacentes ;
- dépôt d'une couche de métal d'un deuxième niveau constituant une armature supérieure pour la capacité et constituant des interconnexions à l'intérieur du pixel ;
- dépôt d'une troisième couche isolante épaisse de planarisation et ouverture dans cette couche de trous ponctuels pour accéder à la couche de métal du deuxième niveau dans chaque pixel ;
- dépôt d'au moins une couche métallique d'un troisième niveau et gravure de cette couche pour constituer des conducteurs de colonne reliant les pixels d'une même colonne de la matrice, ces conducteurs en colonne croisant les conducteurs de ligne du métal de premier niveau, et pour constituer en même temps des électrodes pour toutes les diodes électroluminescentes. Le procédé peut se poursuivre par les étapes suivantes :
- dépôt d'une quatrième couche isolante opaque et ouverture de cette couche au-dessus de la majeure partie de la zone allouée à chaque pixel, pour définir une région de diode électroluminescente dans chaque pixel ; -dépôt d'une couche active luminescente et dépôt d'une contre- électrode au moins partiellement transparente au-dessus de toutes les régions de diode électroluminescente.
La quatrième couche est ouverte notamment au-dessus de la majeure partie de la capacité. Par ce procédé, on constitue une matrice dans laquelle la troisième couche isolante épaisse isole les conducteurs de ligne des conducteurs de colonne et de la diode, empêchant tout défaut de court-circuit entre lignes et colonnes. On notera qu'on connaît de la publication de brevet US-
2005/0194890 A1 un affichage à diode électroluminescente organique, dans lequel la diode associée à un pixel n'est pas située au-dessus du circuit électronique associé au même pixel.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :
- la figure 1 représente un exemple simple de constitution d'un circuit électronique de commande de diode électroluminescente dans une matrice active ;
- les figures 2 à 1 1 représentent les étapes successives du procédé de fabrication selon l'invention ;
- la figure 12 représente en coupe verticale un exemple de structure d'un pixel de la matrice selon l'invention.
On a représenté à titre d'exemple sur la figure 1 la constitution la plus simple du circuit électronique d'un pixel individuel d'une matrice active à diode organique électroluminescente. Le pixel comporte une diode électroluminescente OLED, et un circuit électronique actif associé. Le circuit électronique comprend :
- un premier transistor d'adressage T1 dont la grille G1 est commandée par un conducteur de sélection de ligne SEL commun à toute une ligne de pixels de la matrice ; ce conducteur relie les grilles des transistors T1 de tous les pixels de la ligne ; le drain D1 de ce transistor est relié à un conducteur de colonne COL qui est commun à toute une colonne de la matrice et qui reçoit, pendant que le transistor T1 est conducteur, une tension qui est la tension qu'on veut appliquer à l'anode AN de la diode électroluminescente située au croisement de cette colonne et de la ligne adressée ; - une capacité de stockage Cs, dont une première armature A1 est reliée à un potentiel commun qui peut être variable et qui peut être aussi une masse GND commune à toute la matrice, et dont une deuxième armature A2 est reliée à la source S1 du transistor T1 ; - un deuxième transistor T2 dont la grille G2 est reliée au point de jonction de la capacité Cs (armature A2) et de la source S1 du premier transistor T1 ; le drain D2 de ce deuxième transistor T2 est relié à une tension d'alimentation générale Vdd ; la diode OLED a son anode AN reliée à la source du transistor T2 et sa cathode CA reliée à un potentiel commun, par exemple la masse générale GND.
On va d'abord exposer un exemple de mise en œuvre du procédé technologique selon l'invention, qui permet de réaliser une matrice active à diode électroluminescente organique améliorée. Ce procédé sera décrit en termes généraux indépendamment de la réalisation de tel ou tel circuit électronique associé aux pixels ; puis on décrira le détail d'un exemple de réalisation dans lequel le pixel comporte un circuit électronique conforme à celui de la figure 1.
Un élément important du procédé selon l'invention est le fait que l'armature inférieure des capacités sera composée de silicium polycristallin dopé et non d'un métal ; cette armature inférieure est réalisée dans la même couche de silicium polycristallin que les transistors ; les traitements appliqués aux transistors et aux capacités sont identiques, c'est-à-dire qu'il n'y a pas à prévoir d'étape de recristallisation ou d'activation de dopage différente selon que le silicium polycristallin est destiné à former un transistor ou une capacité.
On dépose donc (figure 2) une couche uniforme de silicium 10 sur un substrat 12 ; le substrat est en principe en verre, mais ce n'est pas obligatoire ; le substrat n'est pas nécessairement transparent si l'éclairement est prévu vers le haut. L'épaisseur de la couche 10 peut-être d'environ 80 nanomètres par exemple. Une couche tampon isolante peut être interposée entre le substrat et la couche de silicium.
On cristallise au laser la couche de silicium, et on la grave (masque 1 ) pour délimiter des îlots 101 correspondant aux transistors et des zones 102 correspondant aux capacités (figure 3). Sur les figures 3 à 1 1 , on a considéré, pour simplifier la représentation, qu'il y a seulement un transistor (partie gauche des figures) et une capacité (partie droite).
On dépose alors une première couche isolante 14 qui constituera l'isolant de grille des transistors puis une première couche conductrice 16 qui constituera à la fois la grille des transistors et les lignes d'adressage SEL reliant tous les pixels d'une même ligne de la matrice (figure 4). La couche isolante 14 peut être de l'oxyde de silicium d'une épaisseur d'environ 100 nm. La première couche conductrice est de préférence un métal tel que de l'aluminium ; son épaisseur peut être d'environ 200 nm. On grave d'abord la couche conductrice 16 avec un masque
(masque 2) qui définit les grilles et les lignes d'adressage ; puis on enlève la couche isolante 14 là où elle n'est pas recouverte par le motif gravé de la couche 16.
On dope alors fortement (figure 5), par exemple par implantation ionique, les zones de silicium polychstallin non masquées par la couche 16, pour définir les sources et drains des transistors dans l'îlot 101. La zone de silicium polychstallin 102 qui définit une armature inférieure de capacité est dopée simultanément et devient conductrice. L'impureté de dopage est de type N si on veut faire des transistors NMOS. L'implantation ionique est suivie d'une étape d'activation du dopant par exemple par un traitement laser (le traitement laser a l'avantage de limiter réchauffement du substrat). Cette étape est la même pour les transistors et les capacités.
Une deuxième couche isolante 18 est alors déposée uniformément. Cette couche va servir de diélectrique pour la capacité ; il est souhaitable qu'elle soit très mince pour obtenir une valeur de capacité élevée par unité de surface. La couche isolante 18 peut être en oxyde de silicium de 50 nanomètres d'épaisseur (figure 6).
On grave la deuxième couche isolante 18 (figure 7) pour définir des ouvertures aux endroits où on souhaitera prendre un contact avec telle ou telle zone conductrice ou semiconductrice (masque 3). Sur la figure 7, on a représenté à titre d'exemple quatre ouvertures de prise de contact, respectivement sur la source, sur le drain, et sur la grille d'un transistor, ainsi qu'une ouverture sur la zone semiconductrice 102 constituant l'armature inférieure de la capacité ; la couche isolante 18 subsiste en dehors de ces ouvertures ponctuelles. Ces ouvertures ne sont représentées qu'à titre d'illustration des possibilités du procédé et non pour définir un circuit électrique particulier.
On dépose uniformément, puis on grave (masque 4) une deuxième couche conductrice 20. Cette couche est une couche métallique, de préférence en molybdène ; son épaisseur peut être de 300 nm. Elle sert à définir les électrodes métalliques de source et drain des transistors, ainsi que des interconnexions locales à l'intérieur du pixel, avec les sources, drains et grilles des transistors et avec la capacité, et elle forme en même temps l'armature supérieure de la capacité ; la capacité est définie par la surface d'une zone de couche conductrice 20 reposant sur la zone 102 en étant séparée d'elle par la couche isolante 18 (figure 8) ; une autre portion de couche 20, directement en contact avec la zone semiconductrice 102 a été représentée ; elle peut servir à établir un contact avec l'armature inférieure de la capacité. On dépose alors une couche isolante épaisse de planarisation 22 sur l'ensemble de la matrice. A titre d'exemple, l'épaisseur de la couche 22 est de 1 à 2 micromètres. Elle comble les différences de relief provoquées par les dépôts et gravures précédents ; la planarisation peut consister en un dépôt suivi de traitements d'aplanissement de la surface (traitement thermique de refusion, ou traitement de polissage chimique et/ou mécanique).
Le matériau de la couche épaisse de planarisation 22 peut être de la silice (SiO2) déposée par décomposition chimique dans un réacteur, avec une épaisseur typiquement de 1 ,5 micromètre environ ; ou du nitrure de silicium (SiN) d'épaisseur typiquement 1 ,4 micromètre ; ou une couche de polyimide, typiquement de 1 ,2 à 2 micromètre ; ou un composé de silice de type « Spin-On-Glass », c'est-à-dire du verre en suspension déposé à la tournette et refondu.
On grave alors (masque 5) des ouvertures ponctuelles dans la couche 22, à l'intérieur de chaque pixel ; ces ouvertures ponctuelles sont destinées à former des vias conducteurs entre les conducteurs situés au- dessus de la couche 22 et les conducteurs situés au-dessous. La figure 9 représente la structure obtenue à cette étape. On a représenté à titre d'exemple une ouverture 24 au-dessus de la couche de molybdène 20 dans une portion de couche 20 reliée au drain d'un transistor, une deuxième ouverture 26 au-dessus de la couche de molybdène 20 dans une portion de couche 20 reliée à la source d'un transistor, et une troisième ouverture 28 au-dessus de la couche 20 dans une portion de celle-ci reliée à l'armature inférieure de la capacité. Alternativement, on pourrait prendre un contact avec l'armature supérieure de la capacité plutôt qu'avec l'armature inférieure.
On dépose alors sur la couche de planarisation ainsi ouverte une troisième couche conductrice qui comble les ouvertures 24, 26, 28, et on grave cette couche (masque 6) pour conserver
- une zone principale qui sera l'anode de la diode électroluminescente, occupant la majeure partie de la surface allouée au pixel (elle peut par exemple recouvrir la capacité du pixel ou la majeure partie de la surface de cette capacité si l'émission est vers le haut) ;
- des conducteurs de colonne reliant chacun tous les pixels d'une même colonne ; ces conducteurs passent entre les anodes des diodes de deux colonnes de pixels adjacentes ;
- des zones servant à d'autres usages, et notamment : des conducteurs d'alimentation des pixels fournissant une tension Vdd à tous les pixels d'une colonne ; à l'extérieur de la matrice proprement dite on peut prévoir un conducteur destiné à être relié à une masse générale de la matrice.
La troisième couche conductrice ainsi déposée peut être constituée de deux couches superposées 30, 32, typiquement une couche inférieure d'aluminium 30 (pour ses bonnes propriétés de conduction et pour sa capacité à combler les ouvertures profondes 24, 26, 28) et une couche supérieure de molybdène 32 (pour ses qualités de compatibilité physicochimiques avec les couches organiques qui seront déposées sur la couche 32). La couche inférieure 30 est en contact, par les ouvertures 24, 26, 28, avec la deuxième couche conductrice 20. La figure 10 représente la structure à ce stade, avec trois portions de troisième couche conductrice 30, 32 séparées par des intervalles et donc isolées les unes des autres. La portion de gauche peut être un conducteur de colonne reliée au drain d'un transistor, soit pour amener une tension correspondant à l'illumination désirée pour ce pixel, soit pour amener une tension d'alimentation Vdd au pixel ; la portion centrale peut être l'anode de la diode électroluminescente, reliée à la source d'un transistor (pas forcément le même que le précédent, mais on a représenté un seul transistor pour simplifier le dessin) ; et la portion de droite peut être un conducteur destiné à établir une connexion avec la masse ; cette dernière portion est facultative, elle est destinée à montrer qu'on peut connecter ainsi un conducteur de masse avec l'armature inférieure de la capacité mais en pratique cette connexion se fera à la périphérie de la matrice active et non à l'intérieur de chaque pixel.
Enfin, on dépose (figure 1 1 ) et on grave une quatrième couche isolante opaque 34, qui a deux fonctions : éviter de déposer les couches organiques directement sur les électrodes qui ne sont pas des électrodes de diode (par exemple les conducteurs de colonne) ; et protéger certains éléments de circuits électronique de la lumière, notamment certains transistors qui risquent de présenter des courants de fuite trop importants en présence d'un éclairement.
Sur la figure 1 1 , la quatrième couche isolante 34 délimite donc la zone de diode OLED en l'entourant complètement. La couche isolante 34 peut être ouverte ailleurs que dans la zone de diode OLED, par exemple pour établir une connexion de masse, de préférence en dehors de la matrice. Après gravure de la quatrième couche isolante 34, on dépose la ou les couches organiques 36 constituant la partie active de la diode électroluminescente.
Les étapes suivantes, non représentées, peuvent comprendre :
- élimination de la couche organique à l'endroit où on désire établir un contact de masse entre les couches inférieures et les couches situées au-dessus de la couche de planarisation 22 ; en principe un tel contact est établi, comme on l'a dit, à la périphérie de la matrice et non à l'intérieur de celle-ci ; la couche organique peut rester uniforme sur toute la matrice ; - dépôt d'une contre-électrode générale, destinée à être connectée à une masse du circuit, sur l'ensemble de la matrice ; cette électrode est au moins en partie transparente pour permettre une illumination vers le haut ; elle est de préférence en aluminium extrêmement mince (15 nanomètres environ) ; - gravure de la contre-électrode de masse, mais seulement en dehors de la matrice car la contre-électrode peut rester uniforme sur toute la matrice.
Là où la couche 34 est absente entre les conducteurs 30, 32 et la cathode (contre-électrode de masse), une diode électroluminescente est constituée ; au contraire, là où la couche opaque 34 est interposée entre les conducteurs 30, 32 et la contre-électrode, il ne peut se former de diode électroluminescente ; c'est la raison pour laquelle il n'est pas nécessaire de graver la couche organique électroluminescente pour délimiter les diodes OLED.
La figure 12 représente une réalisation pratique qui correspond à un circuit électronique tel que celui de la figure 1 , c'est-à-dire avec deux transistors, une diode et une capacité de stockage dans chaque pixel élémentaire. On a représenté en une seule coupe verticale les différentes portions de pixel qui correspondent aux connexions à établir entre les différents éléments de circuit électronique. Le circuit est réalisé par le procédé expliqué en référence aux figures 2 à 1 1 .
Le transistor T1 comprend un drain D1 et une source S1 établis dans la couche semiconductrice cristallisée 10. La grille G1 est une portion de la couche d'aluminium 16 et elle est isolée par la couche d'oxyde mince 14. Le drain est en contact avec une portion de couche de molybdène 20 qui elle-même est en contact, à travers la couche de planarisation 22, avec un conducteur de colonne COL situé au-dessus de la couche de planarisation. Le conducteur de colonne COL est constitué par une portion de double couche aluminium 30 / molybdène 32. Sur la figure 12, on n'a représenté qu'une portion de conducteur de colonne COL pour ne pas gêner la représentation des autres éléments du circuit, mais il faut comprendre qu'il s'étend sur toute la longueur d'une colonne, entre les zones de diodes électroluminescentes correspondant à deux colonnes voisines. La grille G1 du transistor T1 n'est pas en contact avec une couche conductrice située au-dessus de la couche de planarisation. Mais un conducteur de sélection de ligne SEL, formé dans la même couche d'aluminium 1 6 que la grille, s'étend le long de chaque ligne de pixels pour relier entre elles les grilles G1 de tous les transistors T1 d'une même ligne. Sur la figure 12, cette ligne SEL est confondue avec la grille G1 du fait qu'elle s'étend dans une direction perpendiculaire au plan de coupe. Il faut comprendre que le conducteur de ligne SEL croise les conducteurs de colonne, et que le croisement s'opère avec un espacement entre eux égal à l'épaisseur de la couche de planarisation 22, ce qui empêche tout risque de court-circuit direct entre eux.
La source S1 est reliée, par une portion de couche de molybdène 20, à l'armature supérieure de la capacité Cs ; cette armature supérieure est d'ailleurs constituée par cette couche de molybdène. L'armature inférieure de la capacité est constituée par la couche semiconductrice dopée 10 qui sert aussi à faire les transistors. La couche isolante mince 18 est interposée entre les deux armatures. L'armature inférieure de la capacité doit être reliée à la masse conformément à la figure 1. A cet effet, l'armature inférieure peut s'étendre de manière électriquement continue sous toute la matrice et au- delà, en entourant les îlots de silicium polycristallin constituant les transistors. La même couche de molybdène 20 qui forme l'armature supérieure de la capacité Cs s'étend aussi en dehors de la zone de silicium constituant la capacité ; elle va établir un contact avec la grille d'aluminium G2 (couche 16) du transistor T2, pour que la source de T1 , l'armature supérieure de la capacité, et la grille de G2 soient bien connectées entre elles conformément au schéma de la figure 1.
Sur la figure 12, on a représenté le transistor T2 selon deux coupes différentes, afin de mieux montrer les connexions. La représentation de T2 sur la partie gauche est une coupe qui est faite perpendiculairement à la longueur du canal du transistor et qui ne montre donc pas la source et le drain. Sur la partie droite, la coupe est faite longitudinalement à travers la source, le canal et le drain de T2. La représentation de la partie droite est destinée à montrer les connexions de la source et du drain de T2 avec les éléments de circuit situés au-dessus de la couche de planarisation 22.
Au-dessus de l'ensemble du pixel s'étend la diode électroluminescente OLED constituée par la superposition
- d'une portion de la troisième couche conductrice (double couche 30, 32 constituant l'anode AN de la diode),
- de la ou les couches organiques luminescentes 36, - et d'une contre-électrode de masse 40 au moins partiellement transparente qui constitue la cathode CA de la diode et qui laisse passer vers le haut la lumière émise par celle-ci.
La diode s'étend au-dessus de la capacité Cs, mais de préférence elle ne s'étend pas au-dessus du transistor T1 , comme on le voit sur la figure 12.
D'autres conducteurs sont formés dans la couche supérieure 30, 32 au-dessus de la couche de planarisation : conducteur de colonne COL déjà mentionné, conducteur d'alimentation Vdd, et éventuellement conducteur de masse GND (en dehors de la matrice).
Revenant au transistor T2 : la source S2 du transistor T2 est reliée, par un via conducteur ponctuel à travers la couche de planarisation
22, à la portion de double couche 30, 32 qui constitue l'anode AN de la diode électroluminescente, conformément au schéma de la figure 1. Le drain D2 du transistor T2 est relié par un via conducteur ponctuel au conducteur d'alimentation fournissant la tension Vdd à tous les pixels. Ce conducteur est de préférence disposé entre les colonnes de diodes, parallèlement au conducteur de colonne COL. Les conducteurs COL et Vdd ne se croisent donc pas. Ils croisent les conducteurs de ligne SEL mais ils en sont séparés par toute l'épaisseur, importante, de la couche isolante 22.
La délimitation de la région qui forme diode électroluminescente est faite par une couche isolante opaque (couche dite de « black matrix ») qui recouvre les conducteurs de colonne COL, les conducteurs à Vdd et plus généralement toutes les zones qui ne doivent pas participer à l'émission lumineuse. La couche opaque recouvre de préférence le transistor T1 qui est plus sensible que le reste du circuit électronique aux courants de fuite engendrés par un éclairement.
En dehors de la matrice, le conducteur de masse peut être relié, par des vias conducteurs traversant la couche de planarisation 22, à la couche 102 qui s'étend jusqu'à la périphérie de la matrice et qui doit être connecté à la masse conformément au schéma de la figure 1. Ce contact peut se faire par l'intermédiaire d'une portion de couche de molybdène 20, comme on le voit sur la partie tout à fait à droite de la figure 12. Au-dessus du ou des vias conducteurs qui servent à établir ce contact de masse, on a enlevé la couche opaque 34, et on a éliminé la couche organique luminescente de manière que la contre-électrode 40 vienne directement en contact avec la couche conductrice 30. Cela permet de connecter la contre- électrode de toutes les diodes électroluminescentes à la masse conformément au schéma de la figure 1.

Claims

REVENDICATIONS
1. Matrice active à diodes électroluminescentes, comportant un réseau de lignes et colonnes de pixels individuels, chaque pixel comprenant une diode électroluminescente et un circuit électronique de commande ayant au moins un transistor (T1 ), avec, pour chaque ligne, au moins un conducteur de ligne (SEL) pour la sélection d'une ligne de pixels et, pour chaque colonne, au moins un conducteur de colonne (COL) pour l'application d'une tension représentative de l'éclairement désiré, le conducteur de ligne étant constitué par une couche conductrice (16) qui forme en même temps la grille du transistor, et une couche de planarisation (22) recouvrant les circuits électroniques des pixels de la matrice et le conducteur de ligne, matrice caractérisée en ce que le conducteur de colonne (COL) et la diode électroluminescente sont situés au-dessus de la couche de planarisation (22), et un premier et un deuxième vias conducteurs ponctuels associés à chaque pixel traversant la couche de planarisation pour relier électriquement une première électrode (AN) de la diode électroluminescente d'une part et le conducteur de colonne d'autre part, au circuit électronique de commande du pixel.
2. Matrice selon la revendication 1 , caractérisée en ce que la diode est située à l'aplomb d'au moins une partie du circuit électronique associé au même pixel.
3. Matrice selon l'une des revendications 1 et 2, caractérisée en ce que le circuit électronique associé à chaque pixel comporte une capacité de stockage (Cs) située au-dessous de la couche de planarisation (22).
4. Matrice selon la revendication 3, caractérisée en ce que la diode électroluminescente est située au-dessus de la capacité de stockage (Cs).
5. Matrice selon l'une des revendications 3 et 4, caractérisée en ce que la capacité comporte une armature inférieure (102) constituée par une couche semiconductrice (10) qui forme également une source et un drain pour le transistor.
6. Matrice selon la revendication 5, caractérisée en ce que le dopage de l'armature inférieure de la capacité est identique au dopage de la source et du drain du transistor.
7. Matrice selon l'une des revendications 1 à 6, caractérisée en ce que le circuit électronique comporte des interconnexions formées dans une deuxième couche conductrice (20).
8. Matrice selon l'une des revendications 1 à 7, caractérisée en ce que la diode est une diode électroluminescente organique comprenant la première électrode (AN), au moins une couche organique électroluminescente (38), et une contre-électrode (40) déposée au-dessus de la couche organique.
9 Matrice selon la revendication 8, caractérisée en ce que la couche organique (38) et la contre-électrode (40) recouvrent en continu toute la matrice, la première électrode (AN) de la diode d'un pixel étant localisée dans la surface allouée à ce pixel.
10. Matrice selon la revendication 9, caractérisée en ce que la couche organique (38) est localement séparée du conducteur de colonne (COL) par l'épaisseur d'une couche d'isolant supplémentaire (34), de préférence opaque.
1 1. Matrice selon l'une des revendications 1 à 10, caractérisée en ce que le transistor et une première armature d'une capacité sont constituées dans une couche de silicium polychstallin (10), un isolant de grille du transistor est constitué par une première couche isolante (14), un diélectrique de la capacité est constitué par une deuxième couche isolante (18), la grille du transistor et le conducteur de ligne sont réalisés dans un premier niveau de métal conducteur, de préférence de l'aluminium, les interconnexions entre éléments de circuit à l'intérieur d'un pixel et une deuxième armature de la capacité sont constituées par un deuxième niveau de métal, de préférence du molybdène, le conducteur de colonne, la première électrode de la diode électroluminescente, et les vias conducteurs sont réalisés à partir d'un troisième niveau de métal séparé du premier et du deuxième niveau par l'épaisseur de la couche de planarisation, l'isolant de la couche de planarisation étant plus épais que l'isolant des première et deuxième couches isolantes.
12. Procédé de réalisation d'une matrice active à diodes électroluminescentes, caractérisé en ce qu'il comporte les étapes successives suivantes :
- formation d'îlots de silicium polycristallin constituant les zones actives des transistors (101 ) et une armature inférieure (102) d'une capacité pour chaque pixel ; - dépôt d'une première couche isolante (14) sur les îlots
- formation des grilles des transistors et de conducteurs de ligne reliant les pixels d'une même ligne de la matrice, par dépôt et gravure d'une couche d'un métal de premier niveau (1 6), et enlèvement de la première couche isolante là où elle n'est pas protégée par les grilles ; - dépôt d'une deuxième couche isolante (18) très fine formant diélectrique pour la capacité ;
- gravure de cette couche pour ménager des zones de contact désirées avec les couches sous-jacentes ;
- dépôt d'une couche de métal (20) d'un deuxième niveau constituant une armature supérieure pour la capacité et constituant des interconnexions à l'intérieur du pixel ;
- dépôt d'une troisième couche isolante épaisse de planarisation (22) et ouverture dans cette couche de trous ponctuels pour accéder à la couche de métal (20) du deuxième niveau dans chaque pixel ; - dépôt d'au moins une couche métallique (30, 32) d'un troisième niveau et gravure de cette couche pour constituer des électrodes pour toutes les diodes électroluminescentes et des conducteurs de colonne (COL) reliant les pixels d'une même colonne de la matrice, ces conducteurs de colonne croisant les conducteurs de ligne du métal de premier niveau.
13. Procédé selon la revendication 12, caractérisé en ce qu'il comporte le dépôt d'une quatrième couche isolante opaque (34) et l'ouverture de cette couche au-dessus de la majeure partie de la zone allouée à chaque pixel, pour définir une région de diode électroluminescente dans chaque pixel, et le dépôt d'une couche active luminescente (38) et d'une contre-électrode au moins partiellement transparente (40) au-dessus de toutes les régions de diode électroluminescente.
14. Procédé selon la revendication 13, caractérisé en ce que le dépôt de la quatrième couche isolante opaque (34) est effectué au-dessus de la majeure partie de la capacité.
PCT/EP2007/050429 2006-01-24 2007-01-17 Matrice active d'affichage a diodes electroluminescentes WO2007085554A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0600633A FR2896622A1 (fr) 2006-01-24 2006-01-24 Matrice active d'affichage a diodes electroluminescentes
FR0600633 2006-01-24

Publications (2)

Publication Number Publication Date
WO2007085554A2 true WO2007085554A2 (fr) 2007-08-02
WO2007085554A3 WO2007085554A3 (fr) 2007-12-06

Family

ID=37074632

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/050429 WO2007085554A2 (fr) 2006-01-24 2007-01-17 Matrice active d'affichage a diodes electroluminescentes

Country Status (2)

Country Link
FR (1) FR2896622A1 (fr)
WO (1) WO2007085554A2 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048318A1 (fr) 2009-10-23 2011-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une ecran a tres haute resolution utilisant un film conducteur emissif anisotropique a base de nanofils
WO2024087176A1 (fr) * 2022-10-28 2024-05-02 华为技术有限公司 Appareil intégré et son procédé de fabrication, circuit intégré, appareil de détection et borne

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079494A1 (en) * 2000-12-14 2002-06-27 Kim Hye-Dong Organic EL device and method for manufacturing the same
US6690110B1 (en) * 1999-10-01 2004-02-10 Sanyo Electric Co., Ltd. Line structure in electroluminescence display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690110B1 (en) * 1999-10-01 2004-02-10 Sanyo Electric Co., Ltd. Line structure in electroluminescence display device
US20020079494A1 (en) * 2000-12-14 2002-06-27 Kim Hye-Dong Organic EL device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048318A1 (fr) 2009-10-23 2011-04-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une ecran a tres haute resolution utilisant un film conducteur emissif anisotropique a base de nanofils
US8890111B2 (en) 2009-10-23 2014-11-18 Commissariat à l'énergie atomique et aux énergies alternatives Method for manufacturing a very-high-resolution screen using a nanowire-based emitting anisotropic conductive film
WO2024087176A1 (fr) * 2022-10-28 2024-05-02 华为技术有限公司 Appareil intégré et son procédé de fabrication, circuit intégré, appareil de détection et borne

Also Published As

Publication number Publication date
FR2896622A1 (fr) 2007-07-27
WO2007085554A3 (fr) 2007-12-06

Similar Documents

Publication Publication Date Title
US20020050795A1 (en) Active matrix organic el display device and method of forming the same
FR2974239A1 (fr) Procede de realisation d'un capteur d'images a eclairement par la face arriere
FR2725309A1 (fr) Dispositif memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci
JP2009506563A (ja) アモルファス多結晶シリコン薄膜回路の製造方法
EP0689721A1 (fr) Procede de fabrication de transistors a couches minces etages directs
EP0506528B1 (fr) Structure de commande matricielle pour écran de visualisation
EP3550622B1 (fr) Circuit intégré à transistors bipolaires
FR2693034A1 (fr) Transistor à couche mince et son procédé de fabrication.
WO2007085554A2 (fr) Matrice active d'affichage a diodes electroluminescentes
EP3550621B1 (fr) Circuit intégré à transistors à base commune
EP1700343A1 (fr) Procede de fabrication de puces electroniques en silicium aminci
EP3745468A1 (fr) Structure de transistor
EP1567911B1 (fr) Structure de matrice active pour ecran de visualisation et ecran comportant une telle matrice
EP1902469B1 (fr) Procédé de fabrication de la plaque active d'un écran plat
EP3671841B1 (fr) Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes
EP3916788B1 (fr) Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
EP0376830B1 (fr) Procédé de réalisation d'un écran plat à matrice active et d'une RAM, utilisant des composants MIM
CN102136488B (zh) 有机发光二极管显示器及其制造方法
EP3227925B1 (fr) Fil textile photovoltaïque
FR3066310A1 (fr) Cellule memoire de type ram resistive
JP2010251534A (ja) 光電変換素子、イメージセンサー及び光電変換素子の製造方法
FR2532116A1 (fr) Transistor a couche mince et dispositif d'affichage a cristaux liquides utilisant ce transistor
FR2828766A1 (fr) Circuit integre comprenant des elements actifs et au moins un element passif, notamment des cellules memoire dram et procede de fabrication
EP0755572A1 (fr) Procede de fabrication d'un tft etage inverse
EP4373239A1 (fr) Procede de fabrication d'un dispositif electroluminescent organique

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07703931

Country of ref document: EP

Kind code of ref document: A2

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: CONSTATATION DE LA PERTE D UN DROIT SELON LA REGLE 112(1) CBE

122 Ep: pct application non-entry in european phase

Ref document number: 07703931

Country of ref document: EP

Kind code of ref document: A2