WO2007020677A1 - 送信装置 - Google Patents

送信装置 Download PDF

Info

Publication number
WO2007020677A1
WO2007020677A1 PCT/JP2005/014823 JP2005014823W WO2007020677A1 WO 2007020677 A1 WO2007020677 A1 WO 2007020677A1 JP 2005014823 W JP2005014823 W JP 2005014823W WO 2007020677 A1 WO2007020677 A1 WO 2007020677A1
Authority
WO
WIPO (PCT)
Prior art keywords
bits
dummy
bit
code
information
Prior art date
Application number
PCT/JP2005/014823
Other languages
English (en)
French (fr)
Inventor
Shunji Miyazaki
Tetsuya Yano
Original Assignee
Fujitsu Limited
Obuchi, Kazuhisa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited, Obuchi, Kazuhisa filed Critical Fujitsu Limited
Priority to JP2007530861A priority Critical patent/JP4717072B2/ja
Priority to CN2005800502632A priority patent/CN101208865B/zh
Priority to EP05780307A priority patent/EP1914897A4/en
Priority to EP12179263A priority patent/EP2521270A1/en
Priority to PCT/JP2005/014823 priority patent/WO2007020677A1/ja
Publication of WO2007020677A1 publication Critical patent/WO2007020677A1/ja
Priority to US12/068,717 priority patent/US8181099B2/en
Priority to US13/345,969 priority patent/US8234557B2/en
Priority to US13/444,358 priority patent/US8458579B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/653—3GPP HSDPA, e.g. HS-SCCH or DS-DSCH related

Definitions

  • the present invention relates to a transmission apparatus, and in particular, inserts dummy bits into information bits and encodes them to generate a systematic code, deletes the systematic codes from the systematic code, and transmits them.
  • the present invention relates to a transmission apparatus in a system for decoding by inserting dummy bits with the maximum likelihood.
  • an N-bit code I is formed by signing an information bit I consisting of K bits.
  • a systematic code is a turbo code.
  • the Fabet becomes a block code
  • the information alphabet u is a block code
  • the receiving side estimates the received data force information alphabet U for the code vector X. To do this, the following notity check relation for X
  • FIG. 36 is a block diagram of a communication system that performs block coding for a transmitter and decodes for a receiver.
  • the transmitter 1 codes information u consisting of K bits.
  • a code unit la for generating an N-bit block code X and a modulation unit lb for modulating and transmitting the block code are provided.
  • the receiver 2 includes a demodulator 2a that demodulates the signal received via the transmission path 3, and a decoder 2b that decodes the original transmitted K-bit information from the N-bit received information.
  • the PZS converter Id that outputs the block code X is provided.
  • a code of the code part la for example, a turbo code can be adopted.
  • the decoding unit 2b includes a decoder 2c that performs error detection correction processing on the reception likelihood data y, decodes the originally transmitted K-bit information, and outputs estimated information.
  • the block code X transmitted from the transmitter 1 is not input as it is transmitted to the decoder 2c due to the influence of the transmission path 3, but is input to the decoder 2c as likelihood data.
  • Likelihood data also has confidence that the sign bit is 0 or 1 and a sign (0 if +1, 1 if -1).
  • the decoder 2c performs a prescribed decoding process based on the likelihood data for each code bit and estimates the information bit u. Decoder 2c has maximum a posteriori probability decoding (MAP decoding: Maximu m A Posteriori Pro
  • FIG. 37 is a configuration diagram of the turbo encoding unit la
  • FIG. 38 is a configuration diagram of the turbo decoding unit 2b.
  • a turbo code is a systematic code consisting of several element encoders and an interleaver.
  • Fig. 37 shows an example of a code in which two element encoders are arranged in parallel across one interleaver.
  • U [u0, ul, u2, u3, .., u] is transmitted.
  • Length K information data, xa [u0, ul, u2, u3, .., u] is transmitted.
  • xb, xc are code data obtained by encoding the information data u in the turbo code part la
  • ya, yb, yc are the encoded data xa, xb, xc propagate through the channel 3 and are affected by noise and fading.
  • Received The received signal is a decoding result obtained by decoding the received data ya, yb, yc in the turbo decoding unit 2b.
  • the code data xa is the information data u itself
  • the encoded data xb is data obtained by convolutionally encoding the information data u with the first element encoder ENC 1
  • the code data xc is information.
  • Data u is interleaved ( ⁇ ) and convolutionally encoded by the second element encoder ⁇ NC2. That is, the turbo code is a systematic code synthesized by using two convolutions, where xa is an information bit and xb and xc are parity bits.
  • the P / S converter Id converts the sign key data xa, xb, xc into serial data and outputs it.
  • the first element decoder DEC1 performs decoding using ya and yb among the received signals ya, yb, and yc.
  • the first element decoder DEC1 is a soft-decision output element decoder and outputs the likelihood of the decoding result.
  • the second element decoder DEC2 performs similar decoding using the likelihood and yc output from the first element decoder DEC1.
  • the second element decoder DEC2 is also an element decoder with a soft decision output, and outputs the likelihood of the decoding result.
  • the likelihood output from the first element decoder DEC1 is input to the second element decoder DEC2. Is interleaved ( ⁇ ).
  • the likelihood output from the second element decoder DEC2 is deinterleaved ( ⁇ -and then fed back as an input to the first element decoder DEC1.
  • the result is a hard decision result of “0” and “1”, and the result is a turbo decoding result (decoded data) u ′ After that, by repeating the above decoding operation a predetermined number of times, the error rate of the decoding result is reduced.
  • MAP element decoders can be used as the first and second element decoders DEC1 and DEC2 in the powerful turbo decoding unit.
  • FIG. 39 is a block diagram of a 3GPP W-CDMA mobile communication system, in which the radio base station is the transmitter in FIG. 36 and the mobile station is the receiver.
  • the mobile communication system includes a core network 11, a radio base station controller (RNC) 12, 13, multiple demultiplexers 14, 15, radio base stations (Node B) 16 to 16, mobile stations (UE: User equipment)
  • RNC radio base station controller
  • Node B radio base stations
  • UE User equipment
  • the core network 11 is a network for performing routing within the mobile communication system.
  • the core network 11 includes an ATM switching network, a packet switching network, a router network, and the like. Work can be configured.
  • the core network 11 is also connected to other public networks (PSTN) and the like so that the mobile station 7 can communicate with a fixed telephone or the like.
  • PSTN public networks
  • Radio base station controller (RNC) 12 and 13 are positioned as higher-level equipment of radio base stations 16 to 16.
  • the demultiplexers 14 and 15 are provided between the RNC and the radio base station, demultiplex signals received from the RNCs 12 and 13 to each radio base station, and output the signals to each radio base station. It performs control to multiplex the signals from the base station and deliver them to each RNC side.
  • Radio base stations 16 to 16 are radio resources by RNC12, and radio base stations 16 and 16 are radio resources by RNC13.
  • the wireless communication with the mobile station 17 is performed while the network is managed.
  • the mobile station 17 is located within the radio area of the radio base station 16, thereby establishing a radio line with the radio base station 16 and communicating with other communication devices via the core network 11. I do.
  • the above is a description of a general mobile communication system.
  • the HSDPA High Speed Downlink Packet Access
  • HSDPA adopts an adaptive coding modulation method. For example, the number of bits of transport block Tr BL, the number of multiplexed codes, and the modulation method (QPSK modulation method, 16-value QAM method) between the radio base station and the mobile station. It is characterized by adaptive switching according to the wireless environment.
  • HSDPA adopts H-ARQ (Hybrid Automatic Repeat reQuest) method.
  • H-ARQ Hybrid Automatic Repeat reQuest
  • the mobile station Since the radio base station that has received this retransmission request retransmits the data, the mobile station performs error correction decoding using both the already received data and the retransmitted received data. In this way, in H-ARQ, even if there is an error, the already received data is used effectively, so that the gain of error correction decoding increases, and as a result, the number of retransmissions can be reduced.
  • an ACK signal is received from a mobile station, data transmission is successful, so retransmission is unnecessary and the next data transmission is performed.
  • the main radio channels used in HSDPA are (1) HS-SCCH (High Speed-Shared Control Channel), (2) HS-PDSCH (High Speed-Physical Downlink Shared Channel), and (3) HS-DPCCH (High Speed-Dedicated Physical Control Channel).
  • HS-SCCH High Speed-Shared Control Channel
  • HS-PDSCH High Speed-Physical Downlink Shared Channel
  • HS-DPCCH High Speed-Dedicated Physical Control Channel
  • HS-SCCH and HS-PDSCH are common channels (shared channels) in the downlink direction, that is, in the direction from the radio base station to the mobile station.
  • HS-PDSCH is a common channel (shared channel) that transmits packets in the downlink direction.
  • HS-SCCH is a control channel that transmits various parameters related to data transmitted by HS-PDSCH. In other words, it is a channel that notifies that data transmission is performed via HS-PDSCH, and assigns destination mobile station information, transmission bit rate information, modulation method information, and spreading code as various parameters. Information such as the number (number of codes) and the pattern of rate matching performed on the transmission data.
  • HS-DPCCH is an individual control channel in the uplink direction, that is, mobile station power, radio base station direction, and results of receiving data (ACK signal, NACK signal) received via HS-PDSCH. ) Is transmitted from the mobile station to the radio base station.
  • HS-DPCCH is also used to transmit CQI (Channel Quality Indicator) to the radio base station based on the reception quality of the signal that is also received by the radio base station. Based on the received CQI, the radio base station determines whether the downlink radio environment is good or not. If it is good, the radio base station switches to a modulation method that can transmit data at a higher speed. Switching to a modulation scheme for transmitting data, thereby performing adaptive modulation.
  • CQI Channel Quality Indicator
  • transmitter 1 in FIG. 36 is a radio base station
  • receiver 2 is a mobile station (mobile terminal).
  • FIG. 41 shows a data transmission processing block of the 3GPP W-CDMA radio base station
  • FIG. 42 shows a data format for explaining the transmission processing (see Non-Patent Document 1).
  • the number of code blocks is 2, lstRM and 2nsRM in the physical layer H-ARQ function part are both puncturing and physical
  • the case where the number of channel codes is 2 will be described as an example.
  • Information bits are passed from the upper layer as a transport block (Transport Block) TB.
  • the CRC-added unit 21 performs coding for error detection by CRC (Cyclic Redundancy Check) for each transport block TB. That is, a CRC parity bit having a specified number of bits is generated based on the transport block TB and added after the transport block TB itself. '"Dataset
  • bit scrambling unit 22 performs bit scrambling on the data set D1.
  • the channel coding unit (sign key unit) 24 performs coding on each code block of the data set D3.
  • Physical layer HARQ function unit 25 performs H-ARQ processing (H-ARQ functionality) for data set D5.
  • the bit division unit 25a of the physical layer HARQ function unit 25 divides each code block output from the encoding unit 24 into a systematic bit, a NORITY bit 1, and a NORITY bit 2, and serially connects the same ones. . ... Data set D5
  • the first rate matching unit 25b of the physical layer HARQ function unit 25 checks whether the total bit length of the data set D5 is larger than the specified buffer size NIR, and punctures the data set D5 so that the size becomes NIR when it is larger. Charing is performed, and nothing is done when NIR or less. Puncturing is done for Nority 1 and Nority 2 and not for organizational bits. ⁇ ⁇ • Dataset D61
  • the second rate matching unit 25c of the physical layer HARQ function unit 25 performs rate matching (repetition or puncturing) on the data set D61 according to the designated H-ARQ transmission parameter.
  • rate matching repetition or puncturing
  • Ndata number of codes X physical channel size
  • the physical channel size is 960 for QPSK and 1920 for 16QAM.
  • the second rate matching unit 25c performs repetition so that it becomes the size of Ndata.
  • it is larger than Ndata, it is notched.
  • Repetition is a process of selecting a specified number of sign bits and creating a copy of the code bits to follow up.
  • diversity combining is performed so that the data of the same bit improves SN.
  • Puncturing is a process of selecting a specified number of bits from the sign bit and deleting the bits.
  • a fixed maximum likelihood value is added as bit data at the deletion position.
  • the modulation scheme, number of codes, RV, etc. are reported to the receiver (terminal) via another common channel HS-SCCH.
  • Physical layer HARQ function unit 25 bit combination unit 25d performs bit combination on the data set D62 and outputs the combination result. Next, the bit combining unit 25d replaces the data order in order to map the systematic bits and the parity bits into one modulation signal symbol.
  • This replacement process is a kind of interleaving.
  • Ncol the number of columns
  • Nrow Ndata / Ncol
  • Ncol 2 for QPSK
  • Ncol 4 for 16QAM.
  • the systematic bit arrangement area and the parity bit arrangement area are divided so that the systematic bit is located in the upper row. For example, for 16QAM, this placement process
  • the physical channel separation unit 26 divides the data set D7 into physical channels (Physical Channel Segmentation).
  • the number of divisions is the number of codes. Data set for this number of divisions
  • the HS-DSCH interleaving unit 27 performs H-ARQ interleaving on the data set D8. That is, the interleaving unit 27 performs interleaving on each physical channel with a prescribed interleaving pattern.
  • the constellation rearrangement unit 28 performs symbol rearrangement on the data set D9 whose modulation method is 16QAM. However, nothing when the modulation method is QPS K! /. Symbol rearrangement performs bit substitution and inversion in units of 4 bits for each symbol according to the specified parameters. ⁇ ⁇ 'Dataset D10
  • the physical channel mapping unit 29 maps the data set D10 to a physical channel (Physical Channel Mapping), and passes the physical channel data of the data set D10 as it is to the modulation unit.
  • FIG. 43 is an explanatory diagram of the encoding / decoding method proposed in Patent Document 1.
  • FIG. 43 is an explanatory diagram of the encoding / decoding method proposed in Patent Document 1.
  • Insert K0 dummy bits 200 in K information bits 100 into Kl ( ⁇ + ⁇ ) pieces of first information.
  • the dummy bits are all 1 patterns or alternating 1 and 0. 1010... 10 patterns are not limited, and a predetermined pattern can be used. Further, the dummy bit 200 can be inserted into the information bits before or after the information bits 100 or evenly. In the figure, dummy bit 200 is inserted after information bit 100.
  • the coding rate R K / (K + M).
  • the decoding unit of the receiver inserts dummy bit 200 deleted on the transmission side into demodulated systematic code 500 with maximum likelihood (reliability ⁇ ), and then performs turbo decoding to output information bit 100.
  • 44 is a configuration diagram of a communication system that realizes the encoding / decoding method of FIG. 43, and the same components as those in FIG.
  • the code part la of the transmitter 1 applies forward error correction coding (FEC) to the information bit u in order to perform transmission with high reliability, and the modulation part lb uses the code bit x of the result. Modulate and transmit to the receiver 2 through the wireless transmission path 3.
  • FEC forward error correction coding
  • the demodulator 2a of the receiver 2 demodulates the received data, and the reliability of whether the code bit is 0 or 1 and the likelihood data y with a hard decision code (+ 1 ⁇ 0, — 1 ⁇ 1) power are sent to the decoder 2b. input.
  • the decoding unit 2b performs a prescribed decoding process based on the likelihood data for each code bit, and estimates the information bit u.
  • the dummy bit deletion unit lg outputs N1 information bits X (u, a, p output from the encoder 11 ⁇ ) Power also deletes K0 dummy bits a and N information bits
  • Modulator 12 modulates this information bit x and transmits it.
  • the demodulator 2a of the receiver 20 receives the data added with noise through the transmission path 3 and demodulates it, and the likelihood data of each code bit.
  • the decoder 2e performs turbo decoding on the N1 likelihood data (y, a) and outputs an information bit estimation result.
  • decoding errors can be reduced by appropriately inserting and deleting dummy bits on the transmitting side and the receiving side.
  • the insertion position of the dummy bit Z, the coding rate should be constant or variable, whether the code block should be divided, Z, or the size after inserting the dummy bit, etc. ⁇ It is necessary to configure the device.
  • the object of the present invention is to set the dummy bit insertion Z deletion position, coding rate constant or variable Z, code block division or not Z, size after dummy bit insertion, etc. It is to provide various transmission devices in consideration.
  • Another object of the present invention is to insert dummy bits into information bits so that decoding errors can be effectively reduced.
  • Another object of the present invention is to provide a code for performing interleaving and dingtering when the code is input, for example
  • a code for performing interleaving and dingtering when the code is input for example
  • dummy bits are inserted at information bit positions that effectively reduce decoding errors in consideration of interleaving and dingtering.
  • Another object of the present invention is to insert dummy bits into information bits so that decoding errors can be reduced and the code rate is the required value.
  • Non-Patent Document 1 3GPP, TS25.212v5.9.0
  • Patent Document 1 PCT / JP2005 / 367
  • Patent Document 2 Paragraph 0104 of Special Table 2004-531972 (JP2004-531972)
  • the information bits with dummy bits inserted are systematically coded, the systematic code formed by deleting the dummy bits is transmitted, and the dummy bits deleted on the transmitting side are received on the receiving side. This is achieved by a transmission apparatus in a communication system that inserts and decodes the systematic codes.
  • the first transmission apparatus of the present invention determines the size of dummy bits to be inserted into information bits based on a specified coding rate or based on a transmission rate of a physical channel, and the information bits and the dummy bits are determined.
  • a dividing unit that divides the information bits when the total size is larger than a prescribed size, a dummy bit inserting unit that inserts dummy bits into each divided information bit, and information bits with dummy bits inserted into the systematic code
  • a systematic code generation unit that generates the systematic code by deleting the dummy bits from the systematic bits, and a transmission unit that transmits the systematic code.
  • the second transmission apparatus of the present invention determines the size of dummy bits to be inserted into information bits based on a specified coding rate or based on the transmission rate of a physical channel, and adds dummy bits to the information bits.
  • a systematic code generation unit that generates a systematic code by deleting dummy bits from the systematic bits and a transmission unit that transmits the systematic code are provided.
  • the code characteristics are improved by inserting dummy bits.
  • dummy bits can be inserted so as to obtain the required code rate or the code length corresponding to the transmission rate of the physical channel.
  • the dummy bit insertion unit inserts the same number of dummy bits at the same position of each divided information bit. In this way, the code characteristics can be improved.
  • the dummy bit insertion unit inserts dummy bits into the information bits in a uniform manner, and when the information bits are divided, the same number of dummy bits is placed at the same position of each divided information bit. To be inserted. As a result, the sign characteristic can be improved.
  • the third transmitting apparatus of the present invention is a dummy bit insertion unit that inserts a dummy bit into an information bit, generates a NOTI bit using the information bit in which the dummy bit is inserted, and uses the parity bit as the information bit.
  • a code part for outputting a systematic code in addition, a puncturing part for puncturing the NORMAL bit when the code length is larger than a prescribed size, and a systematic bit of the systematic code in parallel with the puncturing A dummy bit deleting unit for deleting the inserted dummy bits and a transmitting unit for transmitting the systematic code from which the dummy bits are deleted are provided.
  • the dummy bits can be easily deleted from the systematic bits.
  • dummy bit deletion can be performed from the yarn and weaving bits simultaneously with puncturing processing for the normative bits of the system code, so that dummy bit deletion can be prevented from affecting the total transmission processing time.
  • the fourth transmission device of the present invention is a dummy bit insertion unit that inserts a dummy bit into an information bit, generates a NORITY bit using the information bit into which the dummy bit is inserted, and is inserted into the information bit. And a transmission unit that transmits the systematic code from which the dummy bits are deleted, and a code unit that outputs the systematic codes by adding the NORMAL bits to the information bits from which the dummy bits have been deleted. /! When dummy bits are deleted inside the code part in this way, since the systematic bits are already separated, the dummy bits can be easily deleted from the systematic bits.
  • the fifth transmitting apparatus of the present invention calculates the size of the dummy bits based on the designated code rate, and when the total size of the information bits and the dummy bits is larger than a prescribed size, A dummy bit size determining unit that reduces the size of the calculated dummy bit by the difference between the size and the specified size, a dummy bit inserting unit that inserts the determined number of dummy bits into information bits, and an information bit in which dummy bits are inserted And a systematic code generator for deleting dummy bits from the systematic bits, and a transmitter for transmitting the systematic codes.
  • dummy bits can be inserted, and when the code block is divided, the maximum number of dummy bits can be inserted and processed.
  • a sixth transmitting apparatus of the present invention includes a scramble unit that scrambles information bits to which an error correction code is added, a dummy bit that inserts a dummy bit into information bits before or after the scramble process
  • An insertion unit includes a systematic code for the information bit in which the dummy bit is inserted, a systematic code generation unit that generates the systematic code by deleting the dummy bit from the systematic bit, and a transmission unit that transmits the systematic code. ing.
  • dummy bits can be inserted before bit scramble or after bit scramble.
  • a seventh transmission device of the present invention includes a dummy bit insertion unit that inserts dummy bits into information bits.
  • a systematic code generating unit that generates a systematic code by deleting a dummy bit from the systematic bit, and a transmission unit that transmits the systematic code.
  • the dummy bit insertion unit uniformly inserts the dummy bits into the information bits so that the continuous length of the dummy bits is equal to or less than the set length.
  • the decoding characteristics can be improved by uniformly inserting the dummy bits into the information bits so that the continuous length of the dummy bits is less than the set length.
  • the dummy bit insertion unit of the seventh transmitting device controls not to insert dummy bits within this range. Thereby, the decoding characteristic can be improved.
  • the bit positions that fall within the range of the specified number of bits at the beginning and end of the data after interleaving are specified in advance, and the dummy bit insertion unit inserts dummy bits at the bit positions. Control not to. This can improve the decoding characteristics.
  • ⁇ 1 It is a block diagram of the transmission processing unit of the radio base station of the first embodiment.
  • FIG. 4 is a configuration diagram of a code block dividing unit according to the first embodiment.
  • FIG. 5 is a configuration diagram of a turbo coding unit.
  • FIG. 6 is an explanatory diagram of dummy bit insertion processing of the radio base station according to the second embodiment.
  • FIG. 7 is a block diagram of the main part of a second embodiment.
  • FIG. 8 shows a dummy bit insertion process flow of the second embodiment.
  • FIG. 10 is a flowchart of dummy bit insertion processing in the second embodiment.
  • FIG. 13 is a flowchart of dummy bit insertion processing in the third embodiment.
  • FIG. 15 is a flowchart of dummy bit insertion processing in the fourth embodiment.
  • FIG. 17 is a flowchart of dummy bit insertion processing in the fifth embodiment.
  • FIG. 19 is a principal block diagram of a transmission processing unit of a sixth embodiment.
  • FIG. 20 is a flowchart of dummy bit insertion processing in the sixth embodiment.
  • FIG. 22 is a principal block diagram of a transmission processing unit according to the seventh embodiment.
  • FIG. 23 is a flowchart of dummy bit insertion processing in the seventh embodiment.
  • FIG. 24 is an example in which the dummy bit value is a random pattern in the seventh embodiment.
  • FIG. 25 is an example of a dummy bit insertion pattern in the eighth embodiment.
  • FIG. 28 shows required Eb / N0 characteristics (decoding characteristics) with respect to the coding rate.
  • FIG. 29 is a block diagram of a transmission processing unit in a radio base station according to the ninth embodiment.
  • FIG. 30 is an explanatory diagram of dummy bit insertion positions according to the tenth embodiment.
  • FIG. 31 is a flowchart for changing dummy bit positions in the tenth embodiment.
  • FIG. 33 is a block diagram of a turbo encoder of an eleventh embodiment.
  • FIG. 34 is a block diagram of a turbo decoding unit in an eleventh embodiment.
  • FIG. 36 is a configuration diagram of a conventional communication system in which block coding is performed at a transmitter and decoding is performed at a receiver.
  • FIG. 37 is a block diagram of a turbo encoding unit.
  • FIG. 38 is a block diagram of a turbo decoding unit.
  • FIG. 39 is a block diagram of a 3GPP W-CDMA mobile communication system.
  • FIG. 40 is an explanatory diagram of common channels in HSDPA.
  • FIG. 41 is a block diagram of a transmission processing unit of a 3GPP W-CDMA radio base station.
  • FIG. 42 is a data format describing transmission processing.
  • FIG. 43 is an explanatory diagram of an encoding / decoding method using dummy bits.
  • 44 is a configuration diagram of a communication system that realizes the encoding / decoding method of FIG. 43.
  • FIG. 1 is a configuration diagram of the transmission processing unit 30 of the radio base station according to the first embodiment, and the same parts as those of the conventional transmission processing unit of FIG.
  • the transmission processing unit 30 transmits information (packets) to the mobile station using the HSDPA common channel HS-PDSCH.
  • the transmission processing unit 30 includes a CRC adding unit 21, a bit scrambling unit 22, a code block dividing unit 23, a dummy bit inserting unit 31, a channel coding unit (code unit) 24, a physical layer HAR Q function unit 25, and physical channel separation.
  • Unit 26 HS-DSCH interleaving unit 27, constellation rearrangement unit 28, physical channel mapping unit 29, and transmission unit 32 for transmitting information.
  • the dummy bit insertion unit 31 is provided between the code block division unit 23 and the code key unit 24. And dummy bits are inserted into the information bits.
  • the physical layer HARQ function unit 25 includes a bit dividing unit 25a, a first rate matching unit 25b, a second rate matching unit 25c, and a bit combining unit 25d.
  • the first rate matching unit 25b includes a dummy bit deletion unit 25b-3 that deletes a dummy bit from the systematic bits in addition to the rate matching processing units 25b-1 and 25b-2 of the norms 1 and 2.
  • the matching unit 25c includes the rate matching processing units 25c-1 and 25c-2 for the norms 1 and 2, and the rate matching processing unit 25c-3 for the systematic bits.
  • the dummy bit deleting unit 25b-3 deletes the dummy bit bit inserted into the systematic bit by the dummy bit inserting unit 31.
  • the first rate matching unit 25b has passed through the organization bits without any processing.
  • the rate matching processing units 25b-l and 25b-2 puncture the parity bits 1 and 2.
  • dummy bit deletion unit 25b-3 performs dummy bit deletion processing.
  • FIG. 2 is an explanatory diagram of dummy bit insertion processing
  • FIG. 3 is an explanatory diagram of dummy bit deletion processing.
  • the coding rate R when transmitting with the dummy bit deleted is the turbo code.
  • K0 (K-3KR) / 2R (2)
  • the dummy bit insertion unit 31 inserts a dummy bit of size K0 / 2 into each code block ((b) in FIG. 2, the code input unit 24 encodes each code block in which the dummy bit is inserted. For example, turbo coding is performed ((c) in FIG. 2).
  • the bit division unit 25a of the physical layer HARQ function unit 25 converts the code of each code block output from the code unit unit 24 into (1) system bit + dummy bit, (2) parity bit 1, and (3) parity bit 2. The same items are connected serially (see (a) in Fig. 3).
  • the first rate matching unit 25b of the physical layer HARQ function unit 25 checks whether the total bit length of the data set D5 is larger than the specified buffer size NIR, and when it is larger, the parity 1 and the normity are set so that the size becomes NIR. Puncture 2 and simultaneously delete the dummy bits from the systematic bits (Fig. 3 (b)).
  • the second rate matching unit 25c of the physical layer HARQ function unit 25 performs the rate for the data set D6 1 of systematic bits, norities 1 and 2 shown in Fig. 3 (b) according to the specified H-ARQ transmission parameters. Perform matching (repetition or puncturing). Thereafter, the same processing as in the prior art is performed to transmit a systematic code formed by deleting dummy bits. On the receiving side, the systematic code is received, and dummy bits deleted on the transmitting side are inserted into the received systematic code with maximum likelihood, and turbo decoding is performed to obtain information bits.
  • HSDPA High Speed Downlink Packet Access
  • information necessary for reception (destination, modulation method, dummy bit size, dummy bit insertion method, etc.) is notified to the receiving device in advance by the common channel HS-SCCH as necessary. Therefore, since the dummy bit insertion position on the transmission side is known in the receiving apparatus, the dummy bit with the maximum likelihood is inserted into the position for decoding.
  • Fig. 4 is a block diagram of the code block division unit 23.
  • the dummy bit size calculation unit 23a calculates the dummy bit size K0 based on the specified code rate R, and the number of code blocks / code block size
  • the division unit 23c The scrambled data set D2 is divided into the specified number of divisions, the dummy bit insertion unit 31 inserts dummy bits of size K0 / 2 into each code block, and the code part 24 has dummy bits inserted. For each code block Perform B-encoding.
  • dummy bits are inserted into information bits, a parity bit generated from the information bits is added to the information bits, and turbo coding is performed. Is transmitted by receiving the systematic code, and receiving the systematic code on the receiving side, and inserting the dummy bit deleted on the transmitting side with the maximum likelihood into the received systematic code and performing turbo decoding. Decoding errors can be reduced.
  • the dummy bit deleting unit 25b-3 is already separated into yarn and weave bits, so that the dummy bits can be easily deleted from the texture bits.
  • dummy bit deletion can be performed simultaneously with puncturing for parity bits 1 and 2, so dummy bit deletion does not affect the total transmission processing time.
  • Fig. 5 is a block diagram of the turbo encoder 24, where 24a is a first element encoder that encodes information bits with dummy bits inserted, and 24b is an interleaver that interleaves information bits with dummy bits inserted. 24c is a second element encoder that encodes the interleave result, 24d is a dummy bit deletion section that deletes dummy bits, and 24e is the output of each element encoder 24a, 24b and dummy bit deletion section 24c to serial data. It is a P / S converter that converts and outputs. If the dummy bits are deleted in the turbo coding part as described above, the dummy bits can be easily deleted from the systematic bits because they are already separated into systematic bits.
  • Ndata is the number of codes x physical channel size.
  • FIG. 6 is an explanatory diagram of dummy bit processing of the radio base station of the second embodiment, and the configuration of the transmission processing unit has the same configuration as that of the first embodiment of FIG.
  • the first rate matching unit 25b of the physical layer HARQ function unit 25 checks whether the bit length of the code is larger than the specified buffer size NIR, and if it is larger, the first rate matching unit 25b punctures the parity 1 and the norm 2 so that the size becomes NIR. Performs a tour and at the same time deletes the dummy bits from the systematic bits.
  • the second rate matching unit 25c of the physical layer HARQ function unit 25 performs rate matching (repetition or puncturing) so that the code length is Ndata ((d) in FIG. 6).
  • the receiving side receives the systematic code, inserts the dummy bit deleted on the transmitting side with the maximum likelihood into the received systematic code, performs turbo decoding, and obtains information bits.
  • FIG. 7 is a principal block diagram of the transmission processing unit of the second embodiment, and the same reference numerals are given to the same parts as those of the first embodiment of FIG. The difference is that a physical layer HARQ function unit 25 having a dummy bit deletion unit and a second rate matching unit is added.
  • FIG. 8 is a flowchart of dummy bit insertion processing in the second embodiment.
  • FIG. 9 is an explanatory diagram of a dummy bit insertion method after code division. Insert dummy bits In this case, the same number of dummy bits is uniformly allocated for each code block, and the dummy bit insertion position and dummy bit value (0, 1) are made the same.
  • Figure 8 shows the case where dummy bits are inserted after code block division, but dummy bits are inserted before code block division, and when division is necessary, the dummy bits are distributed evenly in each code block. Code blocks can also be divided.
  • Fig. 10 shows the powerful dummy bit insertion processing flow of the second embodiment, in which dummy bit insertion processing (step 511) is arranged before processing step 503 for comparing the size of the total size K1 and the specified size Z. is doing.
  • Fig. 11 is an explanatory diagram of an insertion method for inserting dummy bits before code division. When code blocks are divided, the dummy bit distribution is uniform in each code block and the dummy bit insertion positions are uniform. To be.
  • the dummy bit size is determined so that the required code rate is obtained, and the rate matching is performed so that the Ndata given by the H-ARQ transmission parameter is obtained. be able to.
  • decoding characteristics can be improved by inserting dummy bits uniformly.
  • the dummy bit insertion method shown in FIGS. 9 and 11 is not limited to the second embodiment but can be applied to all embodiments.
  • FIG. 12 is an explanatory diagram of the dummy bit insertion process of the third embodiment
  • FIG. 13 is a dummy bit insertion process flow
  • the configuration of the transmission processing unit is the same as that of the first embodiment of FIG.
  • the code block dividing unit 23 calculates the dummy bit size K0 to be inserted so that the total bit length is equal to Ndata (step 551).
  • the code size when the dummy bit of size K0 is inserted into the information bit of size K to perform turbo coding, and the dummy bit is deleted and transmitted is K + 2 (K + K0). Therefore, the following formula
  • Ndata ⁇ + 2 ( ⁇ + ⁇ 0) (3)
  • the code key unit 24 performs a code key, for example, turbo code key, on each code block in which dummy bits are inserted ((c) in FIG. 12, step 557). Also, the physical layer HARQ function unit 25 deletes the dummy bits from the systematic bits ((d) in FIG. 12, step 558). Since the code length after deleting the dummy bits is equal to Ndata, the physical layer HARQ function unit 25 does not perform rate matching (repetition or puncturing)!
  • a code key for example, turbo code key
  • FIG. 14 is an explanatory diagram of dummy bit insertion processing of the fourth embodiment
  • FIG. 15 is a dummy bit insertion processing flow
  • ⁇ 0 ⁇ 0- ⁇ ⁇
  • Step 605 After that, a dummy bit of size ⁇ 0 is inserted into the information bit of size ⁇ (Fig. 14 (a), step 604).
  • the code unit 24 performs encoding, for example, turbo coding on the code block in which the dummy bits are inserted (FIG. 14 (b), step 606). ).
  • the physical layer HARQ function unit 25 deletes the dummy bits from the systematic bits and performs rate matching processing so that the code length is equal to Ndata ((c) in FIG. 14, step 607).
  • the maximum number of dummy bits can be inserted and the code length can be set to Ndata for transmission. For this reason, the dummy insertion effect can be enhanced without dividing the code block.
  • FIG. 16 is an explanatory diagram of dummy bit insertion processing of the fifth embodiment
  • FIG. 17 is a dummy bit insertion processing flow
  • the configuration of the transmission processing unit is the same as that of the first embodiment of FIG.
  • the code block division unit 23 determines the dummy bit size K0 by the equation (2) so that the prescribed code rate R is obtained (step 651), and the total size of the information bit size K and the dummy bit size K0.
  • step 654 insert a dummy bit of size K0 into the information bit of size K (step 654). Dummy bits can be inserted so that the code block size becomes the specified size.
  • K1> Z the number of code blocks / code block size is determined, and code blocks are divided ((a) in FIG. 16, step 655).
  • filler bits are inserted (step 656), dummy bits are inserted in each code block so that the size is the prescribed size Z ((b) in FIG. 16, step 657), and the dummy bit insertion processing is terminated.
  • the code key unit 24 performs, for example, turbo code keying on each code block in which dummy bits are inserted ((c) of FIG. 16).
  • the physical layer HARQ function unit 25 deletes dummy bits from the systematic bits and performs rate matching processing so that the code length is equal to Ndata. Thereafter, processing similar to that in the prior art is performed, and a systematic code not including dummy bits is transmitted. On the receiving side, the systematic code is received, and a dummy bit deleted on the transmitting side is inserted into the received systematic code with maximum likelihood, and turbo decoding is performed to obtain information bits.
  • dummy bits are inserted and signed so that the total size of the dummy bits and the information bits becomes the specified size Z, and the dummy bits are deleted. Can be sent.
  • the dummy bit size to be inserted can be increased, the dummy insertion effect can be enhanced.
  • the sixth embodiment is an embodiment in which dummy bits are inserted before bit scrambling.
  • FIG. 18 is an explanatory diagram of dummy bit insertion
  • FIG. 19 is a main block diagram of a transmission processing unit
  • FIG. 20 is a dummy bit ⁇ . It is an incoming process flow.
  • the dummy bit size calculation unit 31a of the dummy bit insertion unit 31 determines the dummy bit size K0 according to equation (2) so that the specified coding rate R is obtained (step 701), and the information bit size K and the dummy bit are determined.
  • the bit scrambler 22 bit-scrambles the information bits in which the dummy bits are inserted and inputs the information bits to the code block divider 23 ((c) in FIG. 18, step 704).
  • the number of code blocks / code block size determining unit 23b of the code block dividing unit 23 compares the size of the bit-scrambled data set D2 (total size of information bits and dummy bits) K1 with the size of the specified size ⁇ (step 705).
  • the code is not divided. If ⁇ 1> ⁇ , the number of code blocks / code block size is determined, and the dividing unit 23c divides the code block (step 706). Next, a filler bit is inserted (step 707).
  • the code unit 24 performs turbo encoding for each code block in which the dummy bits are inserted, and the physical layer HARQ function unit 25 deletes the dummy bits and performs predetermined encoding.
  • the rate matching process is performed, and the yarn and weaving code including dummy bits is transmitted.
  • the systematic code is received, and dummy bits deleted on the transmitting side are inserted into the received systematic code with maximum likelihood, and turbo decoding is performed to obtain information bits.
  • dummy bits can be inserted before bit scrambling.
  • the seventh embodiment is an embodiment in which dummy bits are inserted after bit scrambling.
  • FIG. 21 is an explanatory diagram of dummy bit insertion
  • FIG. 22 is a main block diagram of a transmission processing unit
  • FIG. 23 is a dummy bit insertion processing flow. is there.
  • the bit scrambler 22 adds a bit scramble process to the information bit ((a) of FIG. 21) CRC-added by the CRC adder 21 ((b) of FIG. 21, step 751).
  • the code block number / code block size determining unit 23b of the code block dividing unit 23 compares the total size K1 of the information bits and the dummy bits with the size of the specified size Z (step 755). If K1 ⁇ Z, code is not divided, while if ⁇ 1> ⁇ , the number of code blocks / code block The division unit 23c divides the code block (step 756). Next, the file bit is inserted (step 757).
  • the code unit 24 performs turbo encoding for each code block in which the dummy bits are inserted, and the physical layer HARQ function unit 25 deletes the dummy bits and performs predetermined encoding.
  • the rate matching process is performed, and a systematic code including dummy bits is transmitted.
  • the systematic code is received, and dummy bits deleted at the transmitting side are inserted into the received systematic code with maximum likelihood and turbo decoding is performed to obtain information bits.
  • all of the dummy bits are inserted by the insertion section 31, but the value of the dummy bits can be a random pattern as shown in FIG. 24 (c).
  • dummy bits can be inserted after bit scrambling.
  • the eighth embodiment is an embodiment of an insertion pattern of dummy bits into information bits. As shown in Fig. 25 (a), the pattern in which the yarn and weave bits and the dummy bits are alternately arranged as the insertion pattern is different from the pattern in which the dummy bits are arranged in one place before and after the information bits. The decoding characteristics can be improved.
  • the alternating pattern is the case where the size of the systematic bit and dummy bit are the same, and cannot be alternately arranged if they are different. Therefore, dummy bits are inserted into systematic bits so as to allow the dummy bits to continue for a specified length. In this way, even if the dummy bits are arranged in a distributed manner by setting the continuous length of the dummy bits to be equal to or less than the set value, decoding characteristics (decoding error characteristics) can be improved. For example, when the information bits and dummy bits are the same size and the continuous length is 2, as shown in Fig. 15 (b), 2 information bits and 2 dummy bits are alternately arranged. When the continuous length is 3, as shown in Fig. 15 (c), 3 information bits and 3 dummy bits are alternately arranged.
  • Dummy bits are input to the STA and TLA around the beginning or end of information as shown in Fig. 26.
  • bit positions A1 to A4 that are located at a specified number of positions at the beginning and the end of the data after interleaving are specified in advance from the internal interleaving pattern of the turbo code.
  • dummy bits are not inserted into these positions A1 to A4. The reason is the same as in Figure 26.
  • the 3GPP turbo code has a feature that when the code rate becomes a specific value due to puncturing, the characteristic degradation locally increases compared to the surrounding code rate.
  • Fig. 28 is an explanatory diagram showing such characteristic degradation, where A is the decoding characteristic without dummy bit insertion, the horizontal axis is the coding rate, and the vertical axis is the required Eb / No for obtaining a predetermined error rate. It is. As is apparent from this decoding characteristic, when the coding rate reaches a specific value (7/11, 7/9, 7/8), the required Eb / No becomes larger than the surrounding coding rate and the characteristic deteriorates. To do.
  • the ninth embodiment it is monitored whether the sign rate after puncturing has become a value close to a specific value (a value in the specific range S1 to S3), and when it becomes a value in the specific range S1 to S3, Dummy bits are inserted before puncturing and the decoding characteristics are shifted as indicated by B, so that the code rate is outside the specific range SI 'to S3' determined by the decoding characteristics B.
  • the dummy bit insertion amount is determined so that it is just outside the peak area of the characteristic B peak after the shift.
  • the transmission processing unit 30 includes a CRC adding unit 21, a bit scramble unit 22, a code block dividing unit 23, a dummy bit insertion control unit 41, Channel coding unit (code unit) 24, physical layer HARQ function unit 25, physical channel separation unit 26, HS-DSCH interleaving unit 27, constellation relocation unit 28, physical channel mapping unit 29, transmission unit (not shown) )).
  • the dummy bit insertion control unit 41 checks whether or not the calculated sign rate R has a value within the range of S1 to S3 with a specific value 7/11, 7/9, 7/8 as the center. (Step 802). If the value is not within the range, the dummy bit insertion control unit 41 does not insert the dummy bit. If the value is within the range, the decoding characteristic is shifted from A to B, and the code rate is within a specific range. Dummy bits are inserted into the information bits so as to have values outside SI 'to S3' (step 803).
  • the deterioration of the decoding characteristics can be prevented.
  • first input When a turbo code is used as a code, dummy bit insertion positions in both the input bits (referred to as “first input” and “second input”, respectively) of the first and second component encoders of the turbo encoder. If the pattern is made as uniform as possible, the decoding characteristics can be improved.
  • An arrangement in which the positions of the information bits of the first and second inputs are equal is the ideal arrangement. If ⁇ 0> ⁇ and there are more dummy bits than information bits, in principle, at least two dummy bits will be adjacent. In this case, the uniformity is achieved by switching the positions of dummy bits and information bits.
  • the position Q (d) ⁇ l on both sides of the position Q (d) is currently an information bit, but the bit position of the second input corresponding to these (P (Q (d) + l ), P (Q (d) -l)), when the dummy bit is inserted, the burst length of the generated dummy bit is short, and the bit position is selected (in the figure, P (Q (d) 30), the dummy bit at position Q (d) and the information bit at position Q (d) +1 at the first input are swapped as shown in FIG.
  • Position Q (d) is changed from a dummy bit to an information bit, and position Q (d) +1 is changed from an information bit to a dummy bit, so that the dummy bit at the second input after interleaving is changed.
  • Continuous length can be 2 or less.
  • Fig. 31 shows the flow of an efficient algorithm for changing dummy bit positions so that the conditions described in Fig. 30 are satisfied.
  • Each bit is associated with a weight variable W (i) as shown in FIG.
  • step 904 it is checked whether W (i) ⁇ Th (step 904). If W (i) ⁇ Th, position i is set as a dummy bit position (step 905), and the weight variable is updated as follows (step 906).
  • the insertion position of the dummy bit is determined by the above algorithm so that the continuous length of the dummy bit does not become long.
  • the dummy bit insertion position is sequentially determined, and the weights immediately adjacent to the determined dummy bit position and the next adjacent weight are increased at both the first and second inputs to obtain dummy bit positions. It is selected so that the continuous length of dummy bits is not increased.
  • the tenth embodiment is not limited to the above algorithm as long as the algorithm makes the dummy bit insertion pattern as uniform as possible in both the first and second inputs. Can be adopted.
  • the size of the dummy bit to be inserted into the information bits is determined based on the designated code rate, as described in the second embodiment.
  • the size K0 of the dummy bit to be inserted is calculated so that the code size is equal to the bit length Ndata determined from the transmission rate of the physical channel.
  • the method of the tenth embodiment has a problem that the position generation algorithm is complicated, and the processing amount and processing time are increased.
  • the dummy bit insertion positions are easily varied as much as possible at both the first and second inputs of the first and second element codes.
  • FIG. 33 is a block diagram of the turbo encoder of the eleventh embodiment.
  • the first element encoder 24a encodes information bits with dummy bits inserted, and the interleave unit 24b has information with dummy bits inserted.
  • the bits are interleaved
  • the second element encoder 24c encodes the interleave result
  • the P / S converter 24e converts the output xb, XC and information bit xa of each element encoder 24a, 24b into serial data.
  • the first and second dummy bit insertion sections 51 and 52 insert dummy bits into the first and second inputs which are the inputs of the first and second element encoders 24a and 24b.
  • it is inserted in such a way that it is as uniform as possible in both the first and second inputs.
  • the dummy bit size K0 to be inserted is based on the specified coding rate according to the expression (2) or as described in the third embodiment. Calculated by Eq. (4) so as to be equal to the bit length Ndata determined by the channel transmission rate
  • the first and second elements are the power element encoders with two element encoders. Code processing can be performed.
  • FIG. 34 shows a turbo on the receiving side that decodes the turbo code encoded by the encoder of FIG. It is a block diagram of a decoding part.
  • the first element decoder 61 uses ya and yb among the received signals ya, yb, and yc to perform decoding.
  • the first element decoder 61 is an element decoder with a soft decision output, and outputs the likelihood of the decoding result.
  • the first dummy bit deleting unit 62 deletes the first dummy bit from the decoding result of the first element decoder 61, and the interleaving unit 63 interleaves the decoding result from which the dummy bit is deleted, and inserts the second dummy bit.
  • Unit 64 inserts the second dummy bit with the maximum likelihood into the interleaved decoding result.
  • the second element decoder 65 performs decoding using the decoding result of the first element decoder 61 subjected to the interleaving and second dummy bit insertion processing and the received signal yc.
  • the second element decoder 65 is also an element decoder with a soft decision output, and outputs the likelihood of the decoding result.
  • the second dummy bit deletion unit 66 deletes the second dummy bit as well as the decoding result power of the second element decoder 65, and the de-interleaving unit 67 de-interleaves the decoding result from which the dummy bit is deleted.
  • the bit insertion unit 68 inserts the first dummy bit having the maximum likelihood into the ding-terminated decoding result and inputs it to the first element decoder 61.
  • the first element decoder 61 repeats the above MAP decoding process using the output signal of the first dummy bit insertion unit 68 instead of the received signal ya. By repeating the above decoding operation a predetermined number of times, the error rate of the decoding result is reduced.
  • the MAP element decoder is used as the first and second element decoder in the powerful turbo element decoder.
  • the first and second element decoding processes can be performed by a power decoder having two element decoders. Similarly, it is possible to perform the first and second dummy bit deletion processing and the first and second dummy bit insertion processing by one dummy bit deletion unit and one dummy bit insertion unit. Monkey.
  • the eleventh embodiment it is possible to take insertion positions independent of each other at both the input of the first element encoder 24a and the second element code 24c. It becomes possible to select. Further, the dummy bit deletion unit is not necessary.
  • a dummy bit is inserted into an information bit, a parity bit created from the information bit is added to the information bit and turbo coding is performed, and the turbo coding power also deletes the dummy bit.
  • the system receives the systematic code, receives the systematic code at the receiving side, inserts dummy bits deleted at the transmitting side into the received systematic code with maximum likelihood, and decodes by decoding the error. Can be reduced.
  • dummy bits can be easily deleted from the systematic bits by providing the dummy bit deletion unit in the physical layer HARQ function unit or the code unit. Further, according to the present invention, it is possible to perform processing for deleting dummy bits from systematic bits at the same time as puncturing processing for notation bits of systematic codes. Therefore, dummy bit deletion can be performed without affecting the total transmission processing time.
  • the present invention it is possible to determine the size of the dummy bits so that the required code rate is obtained, and to perform transmission by rate matching so as to be Ndata given by the H-ARQ transmission parameter. .
  • the decoding characteristics can be improved by inserting dummy bits uniformly.
  • transmission can be performed by inserting dummy bits such that the code rate R is variable and the code length is equal to Ndata.
  • the maximum number of dummy bits can be inserted and the code length can be transmitted as Ndata. For this reason, the dummy insertion effect can be enhanced without dividing the code block.
  • each code block dummy bits are inserted and encoded so that the total size of the dummy bits and the information bits becomes the prescribed size Z, and the dummy bits are deleted and transmitted. Therefore, since the dummy bit size to be inserted can be increased, the dummy insertion effect can be enhanced.
  • dummy bits can be inserted before bit scrambling or after bit scrambling.
  • the dummy bits are distributed by setting the continuous length of the dummy bits below the set value. Decoding characteristics can be improved because it is inserted into the information bits. Also, since the dummy bits are distributed and inserted into the information bits excluding the periphery of the beginning or end of the information bits, the decoding characteristics
  • the decoding characteristics can be improved because the dummy bits are inserted in a distributed manner by excluding the bit positions that follow the information after interleaving.
  • the coding rate must be a specific value that degrades the decoding characteristics! Since dummy bits are inserted like this, decoding characteristics can be prevented from deteriorating.
  • the pattern of the dummy bit insertion position should be the same in both the first and second inputs which are the inputs of the first element encoder and the second element encoder. As a result, the decoding characteristics can be improved.
  • the dummy bit insertion position when the turbo code is employed, the dummy bit insertion position can be determined without depending on the first and second inputs of the first element encoder and the second element code. Therefore, the dummy bit insertion position pattern can be easily made uniform at the first and second inputs, and the decoding characteristics can be improved.
  • a dummy bit is inserted in the turbo encoder to generate a NORITY bit, and a turbo code can be output without inserting a dummy bit into the yarn and weaving bit. It is possible to eliminate the need for a dummy bit deletion unit for deleting.

Abstract

　ダミービットが挿入された情報ビットを組織符号化し、該ダミービットを削除してなる組織符号を送信し、受信側において、送信側で削除したダミービットを受信組織符号に挿入して復号する通信システムにおける送信装置である。この送信装置において、ダミービット挿入部は指定の符号化率に基づいて、あるいは物理チャネルの送信レートに基づいて、情報ビットに挿入するダミービットのサイズを決定し、該サイズのダミービットを情報ビットに一様に挿入し、組織符号生成部はダミービットが挿入された情報ビットを組織符号化すると共に、組織ビットより該ダミービットを削除して組織符号を生成して送信する。

Description

明 細 書
送信装置
技術分野
[0001] 本発明は送信装置に係わり、特に、情報ビットにダミービットを挿入して符号ィ匕して 組織符号を生成し、該組織符号カゝらダミービットを削除して送信し、受信側で尤度最 大のダミービットを挿入して復号するシステムにおける送信装置に関する。
背景技術
[0002] 図 35に示すように K個のビットよりなる情報ビット Iを符号ィ匕してなる Nビットの符号 I
1 2 を作成したとき、該符号のうち κビットが元の情報により構成されるような符号を組織 符号といい、残りの Μ(=Ν— Κ)ビットはパリティと呼ばれる。組織符号の一例としてター ボ符号がある。
[0003] ビットの一般形として、情報アルファベットを考える。尚、 1つのアルファベットは q種 類のシンボル {a ,a ,a ,.. a }を値としてもつもので、ビットは q = 2の特別な場合で、 a
0 1 2 q-1 0
=0, ,a =1である。
1
送信側において、 K個の情報アルファベット u=(u , u , ... , u )に KXNの生成
0 1 K-1
行列
G=(gij);i=0, ... , K-1; j = 0, ... , N-l
を用いて、次式
x=uG
により N個の符号アルファベット x=(x , X , . . . , X )を生成すれば、この符号アル
0 1 N-1
ファベットがブロック符号になり、情報アルファベット uはブロック符号ィ匕される。
受信側では符号ベクトル Xに対しての受信データ力 情報アルファベット Uを推定す る。このためには、 Xに対して以下のノ^ティチェック関係式
xHT=0
を用いる。ここで、
H=(hij) ;i=0, ... , M— 1; j = 0, ... , N— 1
はノ^ティ検査行列で、 Ητは Hの転置 (行と列の入れ替え）を意味する。上の 2つの 式力も Hと Gは以下の関係を満たす。
GHT=0
これから、 Hと Gの 、ずれか一方が与えられると符号ィ匕規則が一意に決まる。
[0004] 図 36は送信機にぉ 、てブロック符号ィ匕し、受信機にぉ 、て復号する通信システム の構成図であり、送信機 1は Kビットよりなる情報 uを符号ィ匕して Nビットのブロック符号 Xを生成する符号部 laと該ブロック符号を変調して送信する変調部 lbを備えている。 受信機 2は伝送路 3を介して受信した信号を復調する復調部 2aと Nビットの受信情報 より元の送信された Kビットの情報を復号する復号部 2bを備えている。
符号部 1は M (=N— K)個のノ リティビット pを生成するノ リティ生成器 lcと Kビット の情報 uと Mビットのパリティビット pを合成して N (=K+M)個のブロック符号 Xを出 力する PZS変換部 Idを備えている。符号部 laの符号としては例えばターボ符号が 採用できる。復号部 2bは受信尤度データ yに誤まり検出訂正処理を施して元の送信 された Kビットの情報を復号して推定情報を出力する復号器 2cを備えて ヽる。送信 機 1より送信されたブロック符号 Xは伝送路 3の影響を受けて復号器 2cに送信された ままの状態で入力せず、尤度データとして復号器 2cに入力する。尤度データは符号 ビットが 0か 1かの信頼度と符号（+ 1であれば 0、—1であれば 1)力も成る。復号器 2c は各符号ビットに対する尤度データを基に規定の復号処理を行い、情報ビット uの推 定を行う。復号器 2cはターボ符号の場合には最大事後確率復号 (MAP復号： Maximu m A Posteriori Pro
bability Decoding)を行つ。
[0005] 図 37はターボ符号部 laの構成図、図 38はターボ復号部 2bの構成図である。ター ボ符号はいくつかの要素符号器とインターリーバからなる組織符号であり、 MAP復号 を採用することにより復号繰り返し回数を重ねる毎に復号結果の誤りを減少すること ができる。
図 37はその一例で 2つの要素符号器が 1つのインターリーバをはさんで並列に配 置されるタイプの符号で、 u=[u0,ul,u2,u3,..,u ]は伝送する長さ Kの情報データ、 xa
K-1
, xb, xcはターボ符号部 laで情報データ uを符号ィ匕した符号ィ匕データ、 ya, yb, ycは 符号化データ xa, xb, xcが通信路 3を伝搬し、雑音やフェージングの影響を受けた 受信信号、 はターボ復号部 2bにおいて受信データ ya, yb, ycを復号した復号結 果である。ターボ符号部 laにおいて、符号ィ匕データ xaは情報データ uそのものであり 、符号化データ xbは情報データ uを第 1の要素符号器 ENC 1で畳み込み符号化した データ、符号ィ匕データ xcは情報データ uをインタリーブ（ π )して第 2の要素符号器 Ε NC2で畳み込み符号ィ匕したデータである。すなわち、ターボ符号は、畳み込みを 2つ 用いて合成した組織符号で、 xaは情報ビット、 xb, xcはパリティビットである。 P/S変換 部 Idは符号ィ匕データ xa, xb, xcを直列に変換して出力する。
図 38のターボ復号部 2bにおいて、第 1の要素復号器 DEC1は受信信号 ya, yb, yc のうち、 yaと ybを使って復号を行う。第 1の要素復号器 DEC1は軟判定出力の要素復 号器であり、復号結果の尤度を出力する。次に、第 2の要素復号器 DEC2は第 1の要 素復号器 DEC1から出力された尤度と ycを用いて同様の復号を行う。第 2の要素復号 器 DEC2も軟判定出力の要素復号器であり、復号結果の尤度を出力する。この場合、 ycは原データ uをインタリーブしたものを符号ィ匕した xcに対応する受信信号なので、 第 1の要素復号器 DEC1から出力される尤度は第 2の要素復号器 DEC2に入力する 前にインタリーブ（π )する。第 2の要素復号器 DEC2から出力された尤度はディンタリ ーブ（ π - された後、第 1の要素復号器 DEC1への入力としてフィードバックされる。 なお、第 2の要素復号器 DEC2のディンタリーブ結果を" 0","1"の硬判定した結果力 ターボ復号結果 (復号データ) u' となる。以後、上記の復号操作を所定回数繰り返し 行うことにより、復号結果 の誤り率が低減する。力かるターボ復号部における第 1、 第 2の要素復号器 DEC1,DEC2として MAP要素復号器を使用することができる。
図 36の通信システムの具体的な形態として 3GPP W-CDMA移動通信システムが考 えられる。図 39は 3GPP W-CDMA移動通信システムの構成図であり、無線基地局が 図 36の送信機、移動局が受信機である。図 39において、移動通信システムは、コア ネットワーク 11、無線基地局制御装置（RNC : Radio Network Controller) 12, 13、多 重分離装置 14, 15、無線基地局（Node B) 16〜16、移動局（UE: User equipment)
1 5
17で構成される。
コアネットワーク 11は、移動通信システム内にぉ 、てルーティングを行うためのネッ トワークであり、例えば、 ATM交換網、パケット交換網、ルーター網等によりコアネット ワークを構成することができる。コアネットワーク 11は、他の公衆網（PSTN)等とも接続 され、移動局 7が固定電話機等との間で通信を行うことも可能としている。
無線基地局制御装置 (RNC) 12、 13は、無線基地局 16〜16の上位装置として位
1 5
置付けられ、これらの無線基地局 16〜16の制御 (使用する無線リソースの管理等）
1 5
を行う機能を備えている。多重分離装置 14、 15は、 RNCと無線基地局との間に設け られ、 RNC12, 13から受信した各無線基地局宛ての信号を分離し、各無線基地局宛 てに出力するとともに、各無線基地局からの信号を多重して各 RNC側に引き渡す制 御を行う。
無線基地局 16〜16は RNC12、無線基地局 16、 16は RNC13により無線リソー
1 3 4 5
スを管理されつつ、移動局 17との間の無線通信を行う。移動局 17は、無線基地局 1 6の無線エリア内に在圏することで、無線基地局 16との間で無線回線を確立し、コア ネットワーク 11を介して他の通信装置との間で通信を行う。
以上が一般的な移動通信システムに関する説明であるが、高速な下り方向のデー タ伝送 (パケット伝送)を可能とするために、 HSDPA(High Speed Downlink Packet Acc ess)方式が採用されている。
HSDPAは、適応符号化変調方式を採用しており、例えば、トランスポートブロック Tr BLのビット数や多重コード数、変調方式（QPSK変調方式、 16値 QAM方式）を無線 基地局、移動局間の無線環境に応じて適応的に切りかえることを特徴としている。 また、 HSDPAは、 H-ARQ (Hybrid Automatic Repeat reQuest)方式を採用している 。 H-ARQでは、移動局が無線基地局力 の受信データについて誤りを検出した場合 、当該無線基地局に対して再送要求 (NACK信号の送信）を行う。この再送要求を受 信した無線基地局は、データの再送を行うので、移動局は、既に受信済みのデータ と、再送された受信データとの双方を用いて誤り訂正復号ィ匕を行う。このように H-AR Qでは、誤りがあっても既に受信したデータを有効に利用することで、誤り訂正復号 の利得が高まり、結果的に再送回数が少なく抑えられることとなる。なお、 ACK信号を 移動局から受信した場合は、データ送信は成功であるから再送は不要であり、次の データの送信を行うこととなる。
HSDPAに用いられる主な無線チャネルは、図 40に示すように (1) HS-SCCH (High Speed-Shared Control Channel)、 (2) HS- PDSCH (High Speed-Physical Downlink Sh ared Channel)、 (3) HS- DPCCH (High Speed-Dedicated Physical Control Channel) がある。
HS-SCCH、 HS-PDSCHは、下り方向、即ち、無線基地局から移動局への方向への 共通チャネル（shared channel)であり、 HS-PDSCHは下り方向にパケットを送信する 共通チャネル（shared channel)、 HS-SCCHは、 HS- PDSCHにて送信するデータに関 する各種パラメータを送信する制御チャネルである。言い換えれば、 HS-PDSCHを介 してデータの送信が行われることを通知するチャネルで、各種パラメータとして、宛先 移動局情報、伝送ビットレート情報、変調方式情報、拡散符号 (spreading code)の割 当て数 (コード数）、送信データに対して行うレートマッチングのパターン等の情報が ある。
HS-DPCCHは、上り方向、即ち、移動局力 無線基地局方向への個別の制御チヤ ネル (dedicated control channel)であり、 HS- PDSCHを介して受信したデータの受信 結果 (ACK信号、 NACK信号)を移動局から無線基地局に送信する場合に用いられ る。また、 HS-DPCCHは、無線基地局力も受信した信号の受信品質に基づいた CQI (Channel Quality Indicator)を無線基地局に送信するためにも用いられる。無線基 地局は、受信した CQIにより、下り方向の無線環境の良否を判断し、良好であれば、 より高速にデータを送信可能な変調方式に切りかえ、逆に良好でなければ、より低速 にデータを送信する変調方式に切りかえ、これにより適応変調を行う。実際、基地局 は CQI = 1〜30に応じて伝送速度の異なるフォーマットを定義する CQIテーブルを保 持しており、 CQIに応じた前記パラメータ (伝送速度、変調方式、多重コード数等)を 該 CQIテーブルより求めて HS-SCCHで移動局に通知すると共に該パラメータに基づ Vヽて HS-PDSCHでデータを移動局へ送信する。
以上の 3GPP W-CDMA移動通信システムにおいて、図 36の送信機 1は無線基地 局、受信機 2は移動局 (移動端末)となる。
図 41は 3GPP W-CDMA無線基地局のデータ送信処理ブロック、図 42は送信処理 を説明するデータフォーマットである (非特許文献 1参照)。なお、コードブロック数は 2 、物理レイヤ H-ARQ機能部における lstRM、 2nsRMはともにパンクチャリング、物理チ ャネルコード数は 2の場合を例として説明する。
(1)情報ビットは上位レイヤからトランスポートブロック（Transport Block) TBとして受 け渡される。
(2) CRC付カ卩部 21はトランスポートブロック TB単位で CRC (Cyclic Redundancy Chec k)により誤り検出のための符号ィ匕を行う。すなわち、トランスポートブロック TBをもとに 、指定のビット数の CRCパリティビットを生成して、それをトランスポートブロック TB自 身の後に追加する。 ' "データセットお
(3)ついで、ビットスクランブル部 22は、データセット D1に対して、ビットスクランブリン グ（Bit Scrambling)を行う。ビットスクランブルは、データセット D1と同じサイ ズ Kの規定の生成法によって生成される擬似ランダムなビットパターン B=(bO,...,b(K- 1))と該データセット D1とのビット加算（以下ビット同士の算術演算はすべて [0,1]に対 しての mod2の演算を意味するものとする）を行う。 · · ·データセット D2
(4)コードブロック分割部 23データセット D2に対して、コードブロック分割 (Code Bloc k Segmentation)を行う。すなわち、データセット D2のサイズ K力 規定サイズ Zを超え ると、データセット D2を分割して、すべて同じデータサイズの複数のコードブロックと する。データが分割数 Cにより割り切れないときは、フィラービット (filler bit)を追加し て調整する。フィラービットの値は 0として、もとのデータの先頭部分に追加する。なお 、ターボ符号では 40≤K≤5114であるため、 Ζ=5114である。 · · 'データセット D3
(5)チャネルコーディング部 (符号ィ匕部) 24は、データセット D3の各コードブロックに対 して、それぞれ符号化を行う。符号は規定の符号ィ匕率 R=l/3のターボ符号とする。 · ·
•データセット D4
(6)物理レイヤ HARQ機能部 25は、データセット D5に対して H-ARQ処理（H-ARQ F unctionality)をおこなう。物理レイヤ HARQ機能部 25のビット分割部 25aは、符号化 部 24から出力される各コードブロックを組織ビット、ノ リティビット 1、 ノ リティビット 2の それぞれに分け、同じもの同士をシリアルに連結する。…データセット D5
(7)物理レイヤ HARQ機能部 25の第 1レートマッチング部 25bは、データセット D5の 全ビット長力 規定バッファサイズ NIRより大きいかチェックし、大きいときサイズが NIR になるようにデータセット D5にパンクチャリングを行い、 NIR以下のときは何もしない。 パンクチユアリングはノ リティ 1、ノ リティ 2に対して行い、組織ビットには行わない。 · · •データセット D61
ついで、物理レイヤ HARQ機能部 25の第 2レートマッチング部 25cは、指定される H -ARQ送信パラメータに従ってデータセット D61に対してレートマッチング（レペティシ ヨンまたはパンクチャリング）を行う。 H-ARQ送信パラメータとしては、
'変調方式（QPSK or 16QAM)
•物理チャネル HS- PDSCHの全ビットサイズ Ndata
• H- ARQ送信パターン RV,
などがある。
全ビットサイズ Ndataは
Ndata =コード数 X物理チャネルサイズ
であり、物理チャネルサイズは QPSKのとき 960,16QAMのとき 1920である。第 2レートマ ツチング部 25cは、データセット D61のサイズが Ndataより小さいときは、 Ndataのサイズ になるようにレペティシヨンを行う。 Ndataより大きいときは、ノ ンクチャリングを行う。 · · · データセット D62
レペティシヨンは、符号ビットのうち力も指定の数を選び、そのコピーを作成して追カロ する処理であり、受信側では、同じビットのデータ同士を SNが向上するようにダイバー シチ合成する。パンクチャリングは、符号ビットから指定数のビットを選び、そのビット を削除する処理であり、受信側では、削除位置のビットのデータとして固定の尤度最 大の値を追加する。
上記パラメータのうち、変調方式、コード数、 RV等は、別の共通チャネル HS-SCCH により受信機 (端末）に通知される。
(8)物理レイヤ HARQ機能部 25のビット結合部 25dはデータセット D62に対してビッ ト結合 (Bit Collection)を行い、結合結果を出力する。ついで、ビット結合部 25dは、 組織ビットとパリティビットを 1つの変調信号シンボルにマ ビングするためにデータの 順序を置換する。
この置換処理は一種のインタリーブである。すなわち、 1つの変調信号シンボルにマ ッビングされるビット数 Ncolを列数、行数を Nrow=Ndata/Ncolとして、データ数 Ndataの ビットを行列の形に配列する。 QPSKであれば Ncol= 2、 16QAMであれば Ncol=4で ある。上記置換処理において、組織ビットが上位の行になるように組織ビットの配置 領域とパリティビットの配置領域を分割する。例えば、 16QAMについては、この配置 処理により組織ビッ
トが優先的に 4ビットのうち始めの 2ビットにマッピングされるようにする。これは、 16QA Mのマッピングは先頭の 2つのビットの尤度の信頼度が大きくなるように決められてい る力 である。配列の各列のビットの組カ^つの変調信号シンボルとなる。 · · ·データ セット D7
(9)物理チャネル分離部 26は、データセット D7を物理チャネルに分割する（Physical Channel Segmentation)。分割数は上記コード数である。この分割数分、データセット
D7を先頭のビットからシリアルに分割する。 · · 'データセット D8
(10) HS- DSCHインタリーブ部 27はデータセット D8に対して H- ARQインタリーブ処 理（H- ARQ Interleaving)を行う。すなわち、インタリーブ部 27は各物理チャネルに、 規定のインターリーブパターンによりインタリーブを行う。 · · 'データセット D9
(11)コンステレーシヨン再配置部 28は、変調方式が 16QAMのデータセット D9に対し て、シンボル再配置（Constellation Re- arrangement)を行う。ただし、変調方式が QPS Kのときはなにもしな!/、。シンボル再配置は指定のパラメータにしたがって各シンボル の 4ビット単位で、ビットの置換および反転を行う。 · · 'データセット D10
(12)物理チャネルマッピング部 29は、データセット D10を物理チャネルにマッピング (Physical Channel Mapping)し、データセット D10の物理チャネルデータをそのまま変 調部に受け渡す。
組織符号の符号化/復号方法として、復号結果の誤り率特性を向上するために、送 信側で情報ビットにダミービットを挿入して符号ィ匕し、符号化により得られた符号から ダミービットを削除してなる組織符号を送信する技術が提案されて 、る (特許文献 1 及び特許文献 2参照)。図 43は特許文献 1で提案する符号化/復号方法の説明図で ある。
K個の情報ビット 100に K0個の所定パターンのダミービット 200を挿入して Kl (=κ+κο )個の第 1情報にする。なお、ダミービットはオール 1のパターンあるいは 1と 0を交互 に繰返す 1010. . . 10パターンに限らず、所定のパターンを使用することができる。 また、ダミービット 200は情報ビット 100の前後に、あるいは均一に情報ビットに挿入す ることができる。図ではダミービット 200を情報ビット 100の後に挿入している。
つ!、で、該 K1ビットの情報ビットを用いて作成された M個のノ リティビット 300を該 K1 個の情報に追加して N1(=K1 +M)ビットの情報 400を発生する (組識符号化)。しかる後 、該情報カゝら K0個のダミービット 200を削除して N (=K+M)ビットの組識符号 500を発 生し、該組織符号 500を送信機より受信機に送信し、受信機において復号する。尚、 符号化率 R=K/(K+M)である。
受信機の復号部は復調した組織符号 500に送信側で削除したダミービット 200を尤 度最大にして挿入し (信頼度∞)、し力る後、ターボ復号して情報ビット 100を出力する 図 44は図 43の符号化/復号方法を実現する通信システムの構成図であり、図 36と 同一部分には同一符号を付している。送信機 1の符号部 laは信頼度の高い伝送を 行うために情報ビット uに対して前方誤り訂正符号化（FEC : Forward Error Correctio n)を適用し、変調部 lbは結果の符号ビット xの変調を行い、受信機 2へ無線伝送路 3 を通して送信する。受信機 2の復調部 2aは受信データを復調し、符号ビットが 0か 1か の信頼度と硬判定符号 (+1→0, — 1→1)力 なる尤度データ yを復号部 2bに入力す る。復号部 2bは各符号ビットに対する尤度データをもとに規定の復号処理を行い、情 報ビット uの推定を行う。
送信機 1の符号部 laにおいて、ダミービット挿入部 leは K個の情報ビット uに K0個 のランダムに選択した 0, 1のビットを、ランダムに選択した位置にダミービットとして揷 入して、 K1=K+K0個の情報ビット
i^u, a) =、u , . . , u , a , . . , a )
0 Κ-1 0 ΚΟ-1
を出力する。符号器 Ifはダミービットが挿入された Klビットの情報ビットを用いてター ボ符号ィ匕を行って N1 ( = K+K0+M)個の情報ビット X (u, a, p)を出力する。ただし、 p
1
は M個のパリティビットで、
P= (P， . .， P )
0 -1
である。ダミービット削除部 lgは、符号器 11 ^ら出力する N1個の情報ビット X (u, a, p )力も K0個のダミービット aを削除して N個の情報ビット
x= (u, p) = (x , X , . . . , X )
0 1 N-l
を生成する。変調部 12はこの情報ビット xに変調を加えて送信する。
受信機 20の復調部 2aは伝送路 3を通り雑音を付加されたデータを受信して復調し 、各符号ビットの尤度データ
y= (y , y , · · · , y )
0 1 N-l
を復号部 2bに入力する。復号部 2bのダミービット尤度挿入部 2dは、送信機で挿入し たダミービット位置に尤度最大 (信頼度∞)の尤度データ aを挿入して N1(=N+K0)個 の尤度データとして復号器 2eへ入力する。復号器 2eは N1個の尤度データ (y, a)に 対して、ターボ復号処理を行 、情報ビットの推定結果を出力する。
以上のように、送信側、受信側において適宜にダミービットを挿入、削除する処理を 行うことにより、復号誤りを減少することができる。
ところで、図 41に示す送信処理部を備えた無線基地局に上記の方法を適用する 場合、具体的にどのようにダミービットを挿入し、削除するかが問題となる。
特に、ダミービットの挿入 Z削除位置、符号化率を一定にするか Z可変にするか、 コードブロック分割をするか Zしな 、か、ダミービット挿入後のサイズ等を考慮して符 号ィ匕装置を構成する必要がある。
また、効果的に復号誤りが減少するようにダミービットを情報ビットに挿入する必要 がある。
また、符号ィ匕に際してインタリーブ、ディンタリーブを行う符号、例えばターボ符号 の場合、インタリーブ、ディンタリーブを考慮して効果的に復号誤りが減少するように ダミービットを情報ビットに挿入する必要がある。
以上より、本発明の目的は、ダミービットの挿入 Z削除位置、符号化率を一定にす るか Z可変にするか、コードブロック分割をするか Zしないか、ダミービット挿入後の サイズ等を考慮して種々の送信装置を提供することである。
本発明の別の目的は、効果的に復号誤りが減少できるようにダミービットを情報ビッ トに挿入することである。
本発明の別の目的は、符号ィ匕に際してインタリーブ、ディンタリーブを行う符号、例 えばターボ符号の場合、インタリーブ、ディンタリーブを考慮して効果的に復号誤りが 減少するような情報ビット位置にダミービットを挿入することである。
本発明の別の目的は、復号誤りを減少でき、かつ符号ィ匕率が要求された値となるよ うにダミービットを情報ビットに挿入することである。
非特許文献 1： 3GPP,TS25.212v5.9.0
特許文献 1： PCT/JP2005/367
特許文献 2 :特表 2004— 531972号公報（JP2004- 531972)の段落 0104
発明の開示
上記課題は本発明によれば、ダミービットが挿入された情報ビットを組織符号ィ匕し、 該ダミービットを削除してなる組織符号を送信し、受信側において送信側で削除した ダミービットを受信した組織符号に挿入して復号する通信システムにおける送信装置 により達成される。
本発明の第 1の送信装置は、指定の符号化率に基づいて、あるいは物理チャネル の送信レートに基づいて、情報ビットに挿入するダミービットのサイズを決定し、該情 報ビットと該ダミービットの合計サイズが規定サイズより大きいときに該情報ビットの分 割を行う分割部、分割された各情報ビットにダミービットを挿入するダミービット挿入部 、ダミービットが挿入された情報ビットを組織符号ィ匕すると共に、組織ビットより該ダミ 一ビットを削除して組織符号を生成する組織符号生成部、前記組織符号を送信する 送信部を備えて
いる。
本発明の第 2の送信装置は、指定の符号化率に基づいて、あるいは物理チャネル の送信レートに基づいて、情報ビットに挿入するダミービットのサイズを決定し、該情 報ビットにダミービットを挿入するダミービット挿入部、情報ビットとダミービットの合計 サイズが規定サイズより大きいときにダミービットが挿入された情報ビットの分割を行う 分割部、分割された情報ビットを組織符号ィ匕すると共に、組織ビットよりダミービットを 削除して組織符号を生成する組織符号生成部、前記組織符号を送信する送信部を 備えている。
第 1、第 2の送信装置によれば、ダミービットを挿入することにより、符号特性を向上 でき、し力も、要求された符号ィ匕率となるように、あるいは、物理チャネルの送信レート に応じた符号長となるようにダミービットを挿入することができる。
第 1の送信装置において、前記ダミービット挿入部は分割された各情報ビットの同じ 位置に同一数のダミービットを挿入する。このようにすれば、符号特性を向上すること ができる。
第 2の送信装置にぉ 、て、前記ダミービット挿入部はダミービットを情報ビットに一 様に挿入し、情報ビットを分割したとき、各分割された情報ビットの同じ位置に同一数 のダミービットが挿入されるようにする。これにより符号特性を向上することができる。 本発明の第 3の送信装置は、情報ビットにダミービットを挿入するダミービット挿入 部、ダミービットが挿入された情報ビットを用いてノ^ティビットを生成し、該パリティビ ットを該情報ビットに付加して組織符号を出力する符号部、符号長が規定サイズより 大きいとき前記ノ リティビットのパンクチユアリングを行うパンクチユアリング部、該パン クチユアリングと並行して前記組織符号の組織ビットに挿入されているダミービットを 削除するダミービット削除部、ダミービットが削除された組織符号を送信する送信部を 備えている。
第 3の送信装置によれば、既に組織ビットは分離されているため、容易に該組織ビ ットからダミービットを削除できる。また、組織符号のノ リティビットに対するパンクチュ ァリング処理と同時に糸且織ビットからダミービット削除処理を行えるため、ダミービット 削除はトータルの送信処理時間に影響を与えないようにできる。
本発明の第 4の送信装置は、情報ビットにダミービットを挿入するダミービット挿入 部、ダミービットが挿入された情報ビットを用いてノ リティビットを生成し、かつ、該情 報ビットに挿入されたダミービットを削除し、該ノ リティビットを該ダミービットが削除さ れた情報ビットに付加して組織符号を出力する符号部、前記ダミービットが削除され た組織符号を送信する送信部を備えて!/、る。このように符号部内部でダミービットを 削除する場合、既に組織ビットは分離されているため、容易に該組織ビットからダミー ビットを削除できる。
本発明の第 5の送信装置は、指定の符号ィ匕率に基づいてダミービットのサイズを計 算し、情報ビットと該ダミービットの合計サイズが規定サイズより大きいとき、該合計サ ィズと規定サイズの差分だけ前記計算したダミービットのサイズを小さくするダミービッ トサイズ決定部、前記決定された数のダミービットを情報ビットに挿入するダミービット 挿入部、ダミービットが挿入された情報ビットを組織符号ィ匕すると共に、組織ビットより ダミービットを削除する組織符号生成部、前記組織符号を送信する送信部を備えて いる。
第 5の送信装置によれば、ダミービットを挿入できると共に、コードブロック分割した 場合にお 、て、最大数のダミービットを挿入して処理することができる。
本発明の第 6の送信装置は、誤り訂正符号が付加された情報ビットにスクランブル 処理を施すスクランブル部、前記スクランブル処理の前に、あるいはスクランブル処 理後に、情報ビットにダミービットを挿入するダミービット挿入部、ダミービットが挿入さ れた情報ビットを組織符号ィ匕すると共に、組織ビットより該ダミービットを削除して組織 符号を生成する組織符号生成部、該組織符号を送信する送信部を備えている。第 6 の送信装置によれば、ビットスクランブル前ある 、はビットスクランブル後にダミービッ 卜挿人することがでさる。
本発明の第 7の送信装置は、情報ビットにダミービットを挿入するダミービット挿入 部
、該ダミービットが挿入された情報ビットを組織符号ィ匕すると共に、組織ビットよりダミ 一ビットを削除して組織符号を生成する組織符号生成部、該組織符号を送信する送 信部を備え、前記ダミービット挿入部は、ダミービットの連続長が設定長以下となるよ うに情報ビットに一様に挿入する。ダミービットの連続長が設定長以下となるように情 報ビットに一様に挿入することにより復号特性を向上できる。
情報ビットの先頭及び末尾の規定ビット数の範囲内の復号特性は良好であるから、 第 7の送信装置のダミービット挿入部は、この範囲内にダミービットを挿入しないよう 制御する。これにより復号特性を向上できる。
ターボ符号の内部インタリーブパターンに基づいて、インタリーブ後にデータの先 頭と末尾の規定ビット数の範囲内にくるビット位置を予め特定しておき、ダミービット 挿入部は、該ビット位置にダミービットが挿入しないように制御する。これにより復号特 性を向上できる。 図面の簡単な説明
圆 1]第 1実施例の無線基地局の送信処理部の構成図である。
圆 2]第 1実施例のダミービット挿入処理説明図である。
圆 3]第 1実施例のダミービット削除処理説明図である。
[図 4]第 1実施例のコードブロック分割部の構成図である。
[図 5]ターボ符号部の構成図である。
[図 6]第 2実施例の無線基地局のダミービット挿入処理の説明図である。
[図 7]第 2実施例の要部ブロック図である。
[図 8]第 2実施例のダミービット挿入処理フローである。
圆 9]第 2実施例のコード分割後のダミービット挿入方法説明図である。
[図 10]第 2実施例のダミービット挿入処理フローである。
圆 11]コード分割前にダミービットを挿入する挿入方法説明図である。
圆 12]第 3実施例のダミービット挿入処理の説明図である。
[図 13]第 3実施例のダミービット挿入処理フローである。
圆 14]第 4実施例のダミービット挿入処理の説明図である。
[図 15]第 4実施例のダミービット挿入処理フローである。
圆 16]第 5実施例のダミービット挿入処理の説明図である。
[図 17]第 5実施例のダミービット挿入処理フローである。
圆 18]第 6実施例のダミービット挿入説明図である。
[図 19]第 6実施例の送信処理部の要部ブロック図である。
[図 20]第 6実施例のダミービット挿入処理フローである。
圆 21]第 7実施例のダミービット挿入説明図である。
[図 22]第 7実施例の送信処理部の要部ブロック図である。
[図 23]第 7実施例のダミービット挿入処理フローである。
[図 24]第 7実施例においてダミービットの値をランダムパターンとする例である。
[図 25]第 8実施例におけるダミービット挿入パターン例である。
圆 26]ダミービット挿入位置説明図である。
圆 27]インタリーブを考慮したダミービット挿入位置説明図である。 [図 28]符号化率に対する所要 Eb/N0特性 (復号特性)である。
[図 29]第 9実施例の無線基地局における送信処理部の構成図である。
[図 30]第 10実施例のダミービットの挿入位置パターン説明図である。
[図 31]第 10実施例におけるダミービット位置変更のフローである。
圆 32]第 10実施例におけるダミービット位置変更の説明図である。
[図 33]第 11実施例のターボ符号器の構成図である。
[図 34]第 11実施例のターボ復号部の構成図である。
圆 35]組織符号説明図である。
[図 36]送信機においてブロック符号ィ匕し、受信機において復号する従来の通信シス テムの構成図である。
[図 37]ターボ符号部の構成図である。
[図 38]ターボ復号部の構成図である。
[図 39]3GPP W-CDMA移動通信システムの構成図である。
[図 40]HSDPAにおける共通チャネル説明図である。
[図 41]3GPP W-CDMA無線基地局の送信処理部のブロック図である。
[図 42]送信処理を説明するデータフォーマットである。
圆 43]ダミービット使用の符号化/復号方法説明図である。
[図 44]図 43の符号化/復号方法を実現する通信システムの構成図である。
発明を実施するための最良の形態
(A)第 1実施例
図 1は第 1実施例の無線基地局の送信処理部 30の構成図であり、図 41の従来の 送信処理部と同一部分には同一符号を付している。送信処理部 30は HSDPAの共通 チャネル HS-PDSCHにより情報 (パケット）を移動局に送信する。
送信処理部 30は、 CRC付加部 21、ビットスクランブル部 22、コードブロック分割部 23、ダミービット挿入部 31、チャネルコーディング部 (符号ィ匕部) 24、物理レイヤ HAR Q機能部 25、物理チャネル分離部 26、 HS-DSCHインタリーブ部 27、コンステレーシ ヨン再配置部 28、物理チャネルマッピング部 29、情報を送信する送信部 32を備えて いる。ダミービット挿入部 31は、コードブロック分割部 23と符号ィ匕部 24の間に設けら れ、情報ビットにダミービットを挿入する。
物理レイヤ HARQ機能部 25は、ビット分割部 25a、第 1レートマッチング部 25b、第 2 レートマッチング部 25c、ビット結合部 25dを備えている。第 1レートマッチング部 25b は、ノ リティ 1, 2のレートマッチング処理部 25b- 1, 25b- 2に加えて、組織ビットよりダミ 一ビット削除するダミービット削除部 25b-3を備え、第 2レートマッチング部 25cは従来 例と同様にノ リティ 1, 2のレートマッチング処理部 25c- 1, 25c- 2、組織ビットのレートマ ツチング処理部 25c-3を備えて 、る。
ダミービット削除部 25b-3は、ダミービット挿入部 31が組織ビットに挿入したダミービ ットビットを削除するものである。従来、第 1レートマッチング部 25bは、組織ビットに何 らの処理もせず通過している力 第 1実施例では、レートマッチング処理部 25b-l, 25 b-2によるパリティビット 1, 2に対するパンクチユアリング処理と同時にダミービット削除 部 25b-3はダミービット削除処理を行う。
図 2はダミービット挿入処理説明図、図 3はダミービット削除処理説明図である。コ ードブロック分割部 23は、ビットスクランブル処理されたデータセット D2に対して、コ ードブロック分割 (Code Block Segmentation)を行う。すなわち、指定の符号化率尺から ダミービットのサイズ K0求め、情報ビットのサイズ Kとダミービットのサイズ K0の合計サ ィズ Kl ( = K+K0)と規定サイズ Ζの大小比較結果により、コードブロック分割の要否判 定を行う。ターボ符号では 40≤Κ1≤5114であるため、 Ζ=5114である。
なお、ダミービットのサイズ Κ0、情報ビットのサイズ Κとすれば、ダミービットを削除し て送信するときの符号化率 Rはターボ符号の場合
R=K/{K+2(K+K0)} (1)
であるから、ダミービットのサイズ K0は上式より、
K0= (K- 3KR) /2R (2)
として求まる。コードブロック分割部 23は、合計サイズ K1 ( = K+K0)が規定サイズ Zを 超えると、コードブロック数 C、コードブロックサイズを決定し、データセット D2を分割し テ C個 (図では C=2)のコードブロック 1, 2にし、すべて同じデータサイズの複数のコー ドブロックとする (図 2の (a》。データが分割数により割り切れないときは、フィラービット (filler bit)を挿入して調整する。フィラービットの値は 0とし、もとのデータの先頭部分 に挿入する。
ダミービット揷入部 31は各コードブロックにサイズ K0/2のダミービットを挿入し (図 2 の (b》、符号ィ匕部 24はダミービットが挿入された各コードブロックに対してそれぞれ符 号化、例えばターボ符号ィ匕を行う (図 2の (c》。
物理レイヤ HARQ機能部 25のビット分割部 25aは、符号ィ匕部 24から出力される各コ ードブロックの符号を (1)組織ビット +ダミービット、（2)パリティビット 1、（3)パリテ ィビット 2のそれぞれに分け、同じもの同士をシリアルに連結する (図 3の (a)参照)。つ いで、物理レイヤ HARQ機能部 25の第 1レートマッチング部 25bは、データセット D5の 全ビット長力 規定バッファサイズ NIRより大きいかチェックし、大きいときサイズが NIR になるようにパリティ 1、 ノ リティ 2に対してパンクチユアリングを行い、同時に組織ビッ トからダミービットを削除する (図 3(b》。
ついで、物理レイヤ HARQ機能部 25の第 2レートマッチング部 25cは、指定される H -ARQ送信パラメータに従って図 3(b)に示す組織ビット、ノ リティ 1, 2のデータセット D6 1に対してレートマッチング (レペティシヨンまたはパンクチャリング)を行う。以後、従来 技術と同様の処理を行ってダミービットを削除してなる組織符号を送信する。受信側 では、該組織符号を受信し、該受信した組織符号に送信側で削除したダミービットを 尤度最大にして挿入してターボ復号して、情報ビットを取得する。なお、 HSDPAにお いて、受信に際して必要な情報 (宛先、変調方法、ダミービットサイズ、ダミービット挿 入方法等）は必要に応じて共通チャネル HS— SCCHにより予め受信装置に通知され る。したがって、受信装置において送信側でのダミービット挿入位置は既知であるか ら、該位置に尤度最大のダミービットを挿入して復号する。
図 4はコードブロック分割部 23の構成図であり、ダミービットサイズ計算部 23aは指 定の符号ィ匕率 Rに基づ 、てダミービットのサイズ K0を計算し、コードブロック数/コード ブロックサイズ判定部 23bは情報ビットのサイズ Kとダミービットのサイズ K0の合計サイ ズ Kl ( = K+K0)と規定サイズ Ζとに基づいてコードブロック数及びコードブロックサイズ を決定し、分割部 23cはビットスクランブルされたデータセット D2を指定された分割数 に分割し、ダミービット挿入部 31は各コードブロックにサイズ K0/2のダミービットを挿 入し、符号ィ匕部 24はダミービットが挿入された各コードブロックに対してそれぞれター ボ符号化を行う。
以上、第 1実施例によれば、情報ビットにダミービットを挿入し、該情報ビットから作 成されるパリティビットを該情報ビットに付加してターボ符号ィ匕し、該ターボ符号から 前記ダミービットを削除してなる組識符号を送信し、受信側において該組織符号を受 信し、該受信した組織符号に送信側で削除したダミービットを尤度最大にして挿入し てターボ復号することにより復号誤りを減少することができる。
また、第 1実施例によれば、ダミービット削除部 25b-3は既に糸且織ビットに分離されて V、るから容易に該組織ビットからダミービットを削除することができる。また、パリティビ ット 1, 2に対するパンクチユアリング処理と同時にダミービット削除処理を行えるため ダミービット削除はトータルの送信処理時間に影響を与えな 、。
[0016] ，変形例
以上では物理レイヤ HARQ機能部 25のダミービット削除部 25b-3においてダミービ ットを削除した場合である力 ターボ符号部内で削除することもできる。図 5はターボ 符号部 24の構成図であり、 24aはダミービットが挿入された情報ビットを符号ィ匕する 第 1要素符号器、 24bはダミービットが挿入された情報ビットをインタリーブするインタ リーブ部、 24cはインタリーブ結果を符号ィ匕する第 2要素符号器、 24dはダミービット を削除するダミービット削除部、 24eは各要素符号器 24a, 24bおよびダミービット削 除部 24cの出力を直列データに変換して出力する P/S変換部である。以上のようにダ ミービットをターボ符号部内で削除するようにすれば、既に組織ビットに分離されてい るから容易に該組織ビットからダミービットを削除することができる。
[0017] (B)第 2実施例
第 2実施例は、符号ィ匕率が固定値になるようにダミービットを挿入して符号ィ匕すると 共に送信データの全ビットサイズを Ndata—定にする。ただし、 Ndataはコード数 X物 理チャネルサイズである。
図 6は第 2実施例の無線基地局のダミービット処理の説明図であり、送信処理部の 構成は図 1の第 1実施例と同一構成を有している。
コードブロック分割部 23は、第 1実施例と同様にビットスクランブル処理されたデー タセット D2に対して、コードブロック分割 (Code Block Segmentation)を行う。すなわち 、規定の符号ィ匕率 Rとなるようにダミービットのサイズ K0を求め、情報ビットのサイズ Κ とダミービットのサイズ Κ0の合計サイズ K1 ( = Κ+Κ0)と規定サイズ Ζの大小比較結果 により、コードブロック分割の要否判定を行ってコードブロック分割する (図 6の (a))。 ダミービット揷入部 31は各コードブロックにサイズ K0/2のダミービットを挿入し (図 6 の (b》、符号ィ匕部 24はダミービットが挿入された各コードブロックに対してそれぞれ符 号化、例えばターボ符号ィ匕を行う (図 6の (c》。
物理レイヤ HARQ機能部 25の第 1レートマッチング部 25bは、符号のビット長が規定 バッファサイズ NIRより大きいかチェックし、大きいときサイズが NIRになるようにパリテ ィ 1、ノ リティ 2に対してパンクチユアリングを行い、同時に組織ビットからダミービットを 削除する。ついで、物理レイヤ HARQ機能部 25の第 2レートマッチング部 25cは符号 長が Ndataとなるようにレートマッチング（レペティシヨンまたはパンクチャリング）を行う（ 図 6の（d》。
以後、従来技術と同様の処理を行ってダミービットを含まな 、組織符号を送信する 。受信側では、該組織符号を受信し、該受信した組織符号に送信側で削除したダミ 一ビットを尤度最大にして挿入してターボ復号して、情報ビットを取得する。
図 7は第 2実施例の送信処理部の要部ブロック図であり、図 4の第 1実施例と同一 部分には同一符号を付している。異なる点は、ダミービット削除部及び第 2レートマツ チング部を有する物理レイヤ HARQ機能部 25を付加している点である。
図 8は第 2実施例のダミービット挿入処理フローである。規定の符号化率 Rとなるよう にダミービットのサイズ K0を決定し (ステップ 501)、情報ビットのサイズ Kとダミービット のサイズ K0の合計サイズ Kl ( = K+K0)を計算し (ステップ 502)、該合計サイズ K1と規 定サイズ Ζの大小を比較し (ステップ 503)、 Κ1≤Ζであればコードブロック分割せずサ ィズ Κ0のダミービットを情報ビットに挿入し (ステップ 504)、ダミービット挿入処理を終 了する。一方、 Κ1〉Ζであれば、コードブロック数/コードブロックサイズを決定し、コー ドブロック分割する（ステップ 505)。ついで、フィラービットを挿入し (ステップ 506)、各 コードブロックにサイズ KO/C (Cは分割数で C=2であれば Κ0/2)のダミービットを挿入 し (ステップ 507)、ダミービット挿入処理を終了する。
図 9はコード分割後のダミービット挿入方法説明図である。ダミービットを挿入する 場合、コードブロック毎に同じ数のダミービットが均一に割り振られるようしに、かつ、 ダミービット挿入位置、ダミービットの値 (0,1)を同一にする。
なお、図 8はコードブロック分割後にダミービットを挿入した場合であるが、コードブ ロック分割前にダミービットを挿入し、分割が必要の場合にはダミービットが各コード ブロックに均等に分散するようにコードブロック分割することもできる。
図 10は力かる第 2実施例のダミービット挿入処理フローであり、合計サイズ K1と規 定サイズ Zの大小を比較する処理ステップ 503の前にダミービットを挿入する処理 (ス テツプ 511)を配置している。図 11はコード分割前にダミービットを挿入する挿入方法 説明図であり、コードブロック分割した場合に各コードブロックでダミービットの配分に 偏りがないように、かつ、ダミービットの挿入位置が一様となるようにする。
以上、第 2実施例によれば、要求された符号ィ匕率となるようにダミービットサイズを決 定し、かつ、 H-ARQ送信パラメータで与えられる Ndataとなるようにレートマッチングし て送信することができる。また、ダミービットを均一に挿入することにより、復号特性を 向上することができる。
なお、図 9、図 11のダミービット挿入方法は、第 2実施例に限定されるものではなぐ 全実施例に適用できるものである。
(C)第 3実施例
第 3実施例は符号の全ビット長が Ndataと等しくなるようにダミービットを挿入する例 である。図 12は第 3実施例のダミービット挿入処理の説明図、図 13はダミービット挿 入処理フローであり、送信処理部の構成は図 1の第 1実施例と同一構成を有している
コードブロック分割部 23は、全ビット長が Ndataと等しくなるように挿入するダミービッ トのサイズ K0を算出する（ステップ 551)。サイズ Kの情報ビットにサイズ K0のダミービッ トを挿入してターボ符号ィ匕し、該ダミービットを削除して送信するときの符号サイズは K+2(K+K0)である。したがって、次式
Ndata = Κ+2(Κ+Κ0) (3)
が成立し、ダミービットのサイズ Κ0は
K0=(Ndata- 3K)/2 (4) である。
っ 、で、ダミービットを挿入した情報ビットのサイズ K1=K+K0と規定サイズ Z ( = 5114 )の大小比較を行い（ステップ 552)、 Kl≤Ζであればコードブロック分割せずサイズ Κ 0のダミービットを情報ビットに挿入し (ステップ 553)、ダミービット挿入処理を終了する 。一方、 Κ1〉Ζであれば、コードブロック数/コードブロックサイズを決定し、コードブロッ ク分割する（図 12の（a)、ステップ 554)。ついで、フィラービットを挿入し (ステップ 555) 、各コードブロックにサイズ KO/C (Cは分割数で C=2であれば K0/2)のダミービットを 挿入し（図 12の (b),ステップ 556)、ダミービット挿入処理を終了する。
符号ィ匕部 24はダミービットが挿入された各コードブロックに対してそれぞれ符号ィ匕 、例えばターボ符号ィ匕を行う (図 12の (c),ステップ 557)。また、物理レイヤ HARQ機能 部 25は組織ビットからダミービットを削除する (図 12の (d)、ステップ 558)。なお、ダミー ビットを削除した後の符号長は Ndataと等しいから物理レイヤ HARQ機能部 25はレー トマッチング（レペティシヨンまたはパンクチャリング）を行わな!/、。
以後、従来技術と同様の処理を行ってダミービットを削除してなる組織符号を送信 する。受信側では、該組織符号を受信し、該受信した組織符号に送信側で削除した ダミービットを尤度最大にして挿入してターボ復号して、情報ビットを取得する。
第 3実施例によれば、符号ィ匕率 R(=K/Ndata)を可変に、かつ、符号長が Ndataと等し くなるようにダミービットを挿入して送信することができる。
(D)第 4実施例
第 4実施例はコードブロック分割を行わな 、場合 (コードブロック数 =1)の実施例で ある。図 14は第 4実施例のダミービット挿入処理の説明図、図 15はダミービット挿入 処理フローで、送信処理部の構成は図 1の第 1実施例と同一構成を有している。 指定の符号ィ匕率力 決まるダミービットサイズ K0と情報ビットサイズ Kをあわせたサイ ズ K1(=K+K0)が、規定サイズ Ζを超えてしまう場合、第 4実施例では合計サイズ K1が 規定サイズ Ζになるようにダミービットのサイズを調整する。
コードブロック分割部 23は規定の符号ィ匕率 Rとなるように（2)式によりダミービットの サイズ Κ0を決定し (ステップ 601)、情報ビットのサイズ Κとダミービットのサイズ Κ0との 合計サイズ Kl ( = K+K0)を計算し (ステップ 602)、該合計サイズ K1と規定サイズ Ζの 大小を比較する (ステップ 603)。
Kl≤Zであればサイズ K0のダミービットをサイズ Kの情報ビットに挿入する（図 14(a) 、ステップ 604)。一方、 K1〉Zであれば、規定サイズ Ζを超過する量 Δ Κを次式
Δ Κ=Κ1 -Ζ (5)
により求め、ダミービットのサイズ Κ0を次式
Κ0 = Κ0- Δ Ζ
により修正する（ステップ 605)。しかる後、サイズ Κ0のダミービットをサイズ Κの情報ビ ットに挿入する（図 14(a)、ステップ 604)。
以上により、ダミービット挿入処理を終了すれば、符号ィ匕部 24はダミービットが挿入 されたコードブロックに対して符号化、例えばターボ符号ィ匕を行う (図 14の (b),ステツ プ 606)。また、物理レイヤ HARQ機能部 25は組織ビットからダミービットを削除すると 共に、符号長が Ndataと等しくなるようにレートマッチング処理を行う（図 14の (c)、ステ ップ 607)。
以後、従来技術と同様の処理を行って、ダミービットを含まない組織符号を送信す る。受信側では、該組織符号を受信し、該受信した組織符号に送信側で削除したダ ミービットを尤度最大にして挿入してターボ復号して、情報ビットを取得する。
第 4実施例によれば、コードブロック分割を行わない場合においても、最大数のダミ 一ビットを挿入して、符号長を Ndataにして送信することができる。このため、コードブ ロック分割しな 、場合にぉ 、てダミー挿入効果を高めることができる。
(E)第 5実施例
第 5実施例はコードブロック分割したとき、各コードブロックにぉ 、てダミービットと情 報ビットの合計サイズが規定サイズ Zになるようにダミービットのサイズを決める実施例 である。図 16は第 5実施例のダミービット挿入処理の説明図、図 17はダミービット挿 入処理フローであり、送信処理部の構成は図 1の第 1実施例と同一構成を有している
コードブロック分割部 23は規定の符号ィ匕率 Rとなるように（2)式によりダミービットの サイズ K0を決定し (ステップ 651)、情報ビットのサイズ Kとダミービットのサイズ K0との 合計サイズ Kl ( = K+K0)を計算し (ステップ 652)、該合計サイズ K1と規定サイズ Ζの 大小を比較する (ステップ 653)。
Kl≤Zであればサイズ K0のダミービットをサイズ Kの情報ビットに挿入する（ステップ 654) oなお。コードブロックサイズが規定サイズとなるようにダミービットを挿入すること ができる。
一方、 K1〉Zであれば、コードブロック数/コードブロックサイズを決定し、コードブロッ ク分割する（図 16の（a)、ステップ 655)。ついで、フィラービットを挿入し (ステップ 656) 、各コードブロックにサイズが規定サイズ Zとなるようにダミービットを挿入し（図 16の (b) ，ステップ 657)、ダミービット挿入処理を終了する。
符号ィ匕部 24はダミービットが挿入された各コードブロックに対して例えばターボ符 号ィ匕を行う (図 16の (c))。また、物理レイヤ HARQ機能部 25は組織ビットからダミービッ トを削除すると共に、符号長が Ndataと等しくなるようにレートマッチング処理を行う。 以後、従来技術と同様の処理を行って、ダミービットを含まない組織符号を送信す る。受信側では、該組織符号を受信し、該受信した組織符号に送信側で削除したダ ミービットを尤度最大にして挿入してターボ復号して、情報ビットを取得する。
第 5実施例によれば、各コードブロックにぉ 、てダミービットと情報ビットの合計サイ ズが規定サイズ Zになるようにダミービットを挿入して符号ィ匕し、該ダミービットを削除 して送信することができる。この場合、挿入するダミービットサイズを多くできるためダミ 一挿入効果を高めることができる。
(F)第 6実施例
第 6実施例はダミービットをビットスクランプリングの前に挿入する実施例であり、図 1 8はダミービット挿入説明図、図 19は送信処理部の要部ブロック図、図 20はダミービ ット揷入処理フローである。
ダミービット挿入部 31のダミービットサイズ計算部 31aは、規定の符号化率 Rとなるよ うに（2)式によりダミービットのサイズ K0を決定し (ステップ 701)、情報ビットのサイズ K とダミービットのサイズ K0との合計サイズ Kl ( = K+K0)を計算し (ステップ 702)、ダミー ビット揷入部 31bは CRC付加部 21で CRC付加された情報ビット（図 18の (a))にォー ル 0のダミービットを挿入する（図 18の (b)、ステップ 703)。なお、ダミービットはオール 0 に限らない。 ついで、ビットスクランブル部 22はダミービットが挿入された情報ビットをビットスクラ ンブルしてコードブロック分割部 23に入力する（図 18の (c)、ステップ 704)。
コードブロック分割部 23のコードブロック数/コードブロックサイズ判定部 23bはビッ トスクランブルされたデータセット D2のサイズ (情報ビットとダミービットの合計サイ )K 1と規定サイズ Ζの大小を比較する (ステップ 705)。
Κ1≤Ζであればコード分割せず、一方、 Κ1〉Ζであれば、コードブロック数/コードブ ロックサイズを決定し、分割部 23cはコードブロック分割する（ステップ 706)。ついで、 フィラービットを挿入する（ステップ 707)。
以後、第 1実施例と同様に符号ィ匕部 24はダミービットが挿入された各コードブロック に対してそれぞれターボ符号化を行!ヽ、物理レイヤ HARQ機能部 25はダミービットを 削除すると共に所定のレートマッチング処理を行 、、ダミービット含まな 、糸且織符号を 送信する。受信側では、該組織符号を受信し、該受信した組織符号に送信側で削除 したダミービットを尤度最大にして挿入してターボ復号して、情報ビットを取得する。 第 6実施例によれば、ビットスクランブル前にダミービット挿入することができる。 (G)第 7実施例
第 7実施例はダミービットをビットスクランプリング後に挿入する実施例であり、図 21 はダミービット挿入説明図、図 22は送信処理部の要部ブロック図、図 23はダミービッ ト揷入処理フローである。
ビットスクランブル部 22は CRC付加部 21で CRC付加された情報ビット (図 21の (a)) にビットスクランブル処理をカ卩える (図 21の (b)、ステップ 751)。ついで、ダミービット揷 入部のダミービットサイズ判定部 3 laは、規定の符号ィ匕率 Rとなるように（2)式によりダ ミービットのサイズ K0を決定し (ステップ 752)、情報ビットのサイズ Kとダミービットのサ ィズ K0との合計サイズ Kl ( = K+K0)を計算し (ステップ 753)、ダミービット揷入部 3 lb はビットスクランブルされた情報ビットにサイズ K0のオール 1のダミービットを挿入する (図 21の (c)、ステップ 754)。なお、ダミービットとしてオール 0は不適当である。
コードブロック分割部 23のコードブロック数/コードブロックサイズ判定部 23bは情報 ビットとダミービットの合計サイズ K1と規定サイズ Zの大小を比較する (ステップ 755)。 K1≤Zであればコード分割せず、一方、 Κ1〉Ζであれば、コードブロック数/コードブロ ックサイズを決定し、分割部 23cはコードブロック分割する (ステップ 756)。ついで、フ イラ一ビットを挿入する (ステップ 757)。
以後、第 1実施例と同様に符号ィ匕部 24はダミービットが挿入された各コードブロック に対してそれぞれターボ符号化を行!ヽ、物理レイヤ HARQ機能部 25はダミービットを 削除すると共に所定のレートマッチング処理を行 、、ダミービットを含まな 、組織符号 を送信する。受信側では、該組織符号を受信し、該受信した組織符号に送信側で削 除したダミービットを尤度最大にして挿入してターボ復号して、情報ビットを取得する 以上では、ダミービット揷入部 31がオール 1のダミービットを挿入した例であるが、 図 24の（c)に示すようにダミービットの値をランダムパターンとすることができる。 第 7実施例によれば、ビットスクランブル後にダミービットを挿入することができる。 (H)第 8実施例
第 8実施例は情報ビットへのダミービットの挿入パターンの実施例である。挿入パタ ーンとして図 25の（a)に示すように糸且織ビットとダミービットを交互に配置するパター ンは、ダミービットを情報ビットの前後一箇所にかためて配置するパターンに比べ、復 号特性を向上できる。
しかし、交互配置のパターンは組織ビットとダミービットのサイズが同じ場合であり、 異なる場合には交互に配置できない。そこで、指定された長さだけダミービットの連 続を許容するようにしてダミービットを組織ビットに挿入する。このようにダミービットの 連続長を設定値以下にしてダミービットを分散して配置しても復号特性 (復号の誤り 特性)を向上できる。たとえば、情報ビットとダミービットが同一サイズで、連続長が 2 の時、図 15の（b)に示すように情報ビット 2ビット、ダミービット 2ビットを交互に配置す る。また、連続長が 3の時、図 15の（c)に示すように情報ビット 3ビット、ダミービット 3ビ ットを交互に配置する。
また、ダミービットは図 26に示すように情報の先頭または終わりの周辺 STA,TLAに 揷
入しないようにする。なぜならば、ビタビ復号や MAP復号では情報の始めと終わりに おける符号の信頼度が十分に高いからである。そこで、図 26のように情報の先頭ま たは終わりの周辺 STA,TLAを除いた領域にダミービットを分散挿入する。
また、ターボ符号の内部インタリーブのパターンから、図 27に示すように予め、イン タリーブ後にデータの先頭と後ろの規定数の位置にくるビット位置 A1〜A4を特定して おく。そして、これらの位置 A1〜A4についてもダミービットを挿入しないようにする。理 由は図 26と同じである。
(I)第 9実施例
3GPPターボ符号は、パンクチユアリングにより符号ィ匕率が特定の値になると局所的 に周辺の符号ィ匕率に比べて特性劣化が大きくなつてしまうという特徴がある。図 28は 係る特性劣化を示す説明図であり、 Aはダミービット挿入無しの場合の復号特性であ り、横軸は符号化率、縦軸は所定の誤り率を得るための所要 Eb/Noである。この復号 特性より明らかなように、符号化率が特定値 (7/11、 7/9、 7/8)になると周辺の符号ィ匕 率に比べて所要 Eb/Noが大きくなつて特性が劣化する。そこで、第 9実施例では、パ ンクチユアリング後の符号ィ匕率が特定値に近い値 (特定範囲 S1〜S3の値）になったか 監視し、特定範囲 S1〜S3の値になる場合には、パンクチユアリング前にダミービットを 挿入して、復号特性を Bで示すようにシフトし、前記符号ィ匕率が復号特性 Bにより定ま る特定範囲 SI' 〜S3' 外の値となるようにして特性劣化を防止する。シフト後の特性 Bのピークのすその領域からちょうど外れるようにダミービット挿入量を決めておく。 図 29は第 9実施例の無線基地局における送信処理部の構成図であり、送信処理 部 30は、 CRC付加部 21、ビットスクランブル部 22、コードブロック分割部 23、ダミー ビット挿入制御部 41、チャネルコーディング部 (符号ィ匕部) 24、物理レイヤ HARQ機能 部 25、物理チャネル分離部 26、 HS- DSCHインタリーブ部 27、コンステレーシヨン再 配置部 28、物理チャネルマッピング部 29、送信部（図示せず)を備えている。
ダミービット挿入制御部 41はコードブロック分割部 23と符号ィ匕部 24の間に設けら れ、符号ィ匕率に基づいて情報ビットにダミービットを挿入するか制御する。すなわち、 ダミービット挿入制御部 41は、物理レイヤ HARQ機能部 25におけるパンクチユアリン グを考慮して符号ィ匕率 Rを計算する (ステップ 801)。情報ビット長を K、該情報の符号 化により得られる組織符号のパリティビット長を Μ、パンクチユアリングビット数を Ρとす れば、符号化率 Rは R=K/(K+M-P)
となる。ターボ符号の場合には、 M=2Kであるから、 R=K/(3K- P)である。
ダミービット挿入制御部 41は、計算した符号ィ匕率 Rが特定値 7/11、 7/9、 7/8をそれ ぞれ中心とする士 Δの範囲 S1〜S3の値になったかチェックする（ステップ 802)。該範 囲内の値でなければ、ダミービット挿入制御部 41は、ダミービットを挿入せず、該範 囲内の値であれば、復号特性が Aから Bにシフトして符号ィ匕率が特定範囲 SI' 〜S3 ' 外の値となるようにダミービットを情報ビットに挿入する (ステップ 803)。
第 9実施例によれば、符号ィ匕率が復号特性を劣化させる特定範囲内の値とならな V、ようにダミービットの挿入するため、復号特性の劣化を防止することができる。
(J)第 10実施例
符号としてターボ符号を使用する場合、ターボ符号部の第 1要素符号器と第 2要素 符号器の入力ビット (それぞれ「第 1入力」「第 2入力」と呼ぶ)の両方において、ダミー ビット挿入位置のパターンがなるべく一様になるようにすれば、復号特性を向上でき る。
そのため、ダミービットの挿入位置の前後の数ビットについては、極力別のダミービ ットが配置されないようにする。すなわち、情報ビット数 Κ、ダミービット数 Κ0として、 Κ0 ≤Κのときは、第 1入力と第 2入力の両方において、ダミービットが隣り合わず、かつ、 第 1、第 2入力のダミービットの挿入位置が等しくなる配置を理想の配置とする。また、 Κ0〉Κのときは、第 1入力と第 2入力の両方において、情報ビットが隣り合わず、かつ、 第
1、第 2入力の情報ビットの位置が等しくなる配置を理想の配置とする。 Κ0〉Κでダミー ビットのほうが情報ビットよりも多い場合は、原理的に少なくとも 2つ以上ダミービットが 隣り合うことになる。この場合はむしろ、ダミービットと情報ビットの立場を入れ替えるこ とで一様性を実現する。
Κ0と Κの比が整数比でない場合および、インタリーブによる位置の関係から、このよ うな配置が不可能になる場合に限り、ダミービットの位置と情報ビットの位置の入れ替 えを許可するようにする。ただし、この入れ替えは、第 1、第 2入力のそれぞれで、ほ ぼ等分に行うものとする。 たとえば、図 30の (A)に示すように、 K=K0の場合、第 1入力に関して完全に一様な 配置を行い（交互配置）、インタリーブパターン配列 Ρを作用して第 2入力を生成する 。第 2入力において、ダミービットのバースト長 (連続長）が 3以上の部分を求め、存在 すれば、あるダミービットを情報ビットに変更したときにバースト長が 1ないし 2になるダ ミービット位置 dを求める。ついで、該ダミービット位置 dに対応する第 1入力における 位置を Q(d)により求める。ただし、 Qはディンタリーブパターン配列であり、 P(Q(d))=d である。第 1入力において、位置 Q(d)の両隣の位置 Q(d)± lは現在のところ情報ビッ トであるが、これらに対応する第 2入力のビット位置 (P(Q(d)+l)、 P(Q(d)-l))にダミービ ットを挿入したときに、生成されるダミービットのバースト長が短 、方のビット位置を選 択する（図では P(Q(d)+l)。そして、図 30の（B)に示すように、第 1入力における位置 Q (d)のダミービットと位置 Q(d)+1の情報ビットを入れ替える。すなわち、第 1入力にお ける位置 Q(d)をダミービットから情報ビットに変更し、位置 Q(d)+1を情報ビットからダミ 一ビットに変更する。このようにすれば、インタリーブ後の第 2入力におけるダミービッ トの連続長を 2以下にすることができる。
図 31は図 30で説明したような条件を満たすようにダミービット位置を変更する効率 的なアルゴリズムのフローである。入力情報ビットサイズ K、ダミービットサイズ Κ0、合 わせたビットサイズ K1を Κ1=Κ+Κ0とする。また、 P(i),QG)をそれぞれインターリーブパ ターン配列、およびその逆配列とする。すなわち、 Q(P(i))=iである。また、位置が決 定したダミービットの数を Nd、位置判定のためのスレツショルド Th=10とする。また、各 ビットに図 32に示すように重み変数 W(i)を対応させる。
まず、カウンタを初期化して Nd=0にすると共に、全重み係数 W(i)を 0に初期化する、 (ステップ 901)。
ついで、 i=0〜Kl_lについて以下を繰り返す。 すなわち、 i=0とし、 KK1であれば (ス テツプ 902〜903)、 W(i) ≤ Thであるかチェックする（ステップ 904)。 W(i) ≤ Thであ れば、位置 iをダミービット位置とし (ステップ 905)、重み変数を以下のように更新する (ステップ 906)。
W(i) = 300
W(i+l)+50=W(i+l) W(i-l)+50=W(i-l) W(i+2)+ 10 = W(i+2) W(i-2)+ 10 = W (ト 2)
W(Q(P(i)+l))+50=W(Q(P(i)+l》 W(Q(P(0- 1))+50=W(Q(P(0- 1》
W(Q(P(i)+2))+10=W(Q(P(i)+2》 W(Q(P(0- 2))+10=W(Q(P(0- 2》
ただし、 W(x)に対して、 xく 0,x≥Klのときは処理しない。
ついで、位置決定ダミービット数 Ndをカウントアップし（Nd+l=Nd、ステップ 907)、 Nd く K0であるかチェックし (ステップ 908)、 Nd≥K0であれば処理を終了し、 Ndく K0であ れば iを歩進し (ステップ 909)、ステップ 903以降の処理を継続する。なお、ステップ 90 4において W(i)> Thであれば、直ちに iを歩進し (ステップ 909)、ステップ 903以降の 処理を継続する。
一方、ステップ 903において、 i=Klになれば、 Ndく K0であるかチェックし (ステップ 91 0)、 Nd≥K0であれば処理を終了し、 Ndく K0であれば Wminを W(i)の最小値とし (ステ ップ 911)、ついで、 Th=Wmin+20とし (ステップ 912)、ステップ 902以降の処理を繰り 返す。
これまでの実施例の基本としてきた、入力の情報ビットに対してダミービットを一様 に
挿入するという方法では不都合な事態が生じる場合がある。例えば、ターボ符号を採 用する場合、ターボ符号部の第 2要素符号器の入力がインタリーブ後のノターンとな る。このため、単にインタリーブする前の情報ビットに対してダミービットを一様に挿入 するだけでは、インタリーブによりダミービットの位置が変化してしまい、第 2要素符号 器の第 2入力のダミービット位置が一様でなくなる。この結果、第 2入力に望ましくな いパターン (長いダミービットの連続)が発生し、復号特性の劣化を引き起こす。そこ で、第 10実施例は、上記のアルゴリズムにより、ダミービットの連続長が長くならない ようにダミービットの挿入位置を決定する。すなわち、ダミービットの挿入位置を逐次 的に決定し、第 1、第 2入力の両方において、該決定したダミービットの位置のすぐ隣 とその次の隣の重みを大きくして、ダミービット位置として選択されに《し、これにより 、ダミービットの連続長が長くならな 、ようにする。
尚、上記アルゴリズムに限らず、第 1、第 2入力の両方において、ダミービットの挿入 位置のパターンがなるべく一様になるようにするアルゴリズムであれば第 10実施例に 採用することができる。
以上では、ダミービットサイズ K0の決定方法について説明しな力つた力 第 2実施 例で説明したように、指定の符号ィ匕率に基づいて情報ビットに挿入するダミービットの サイズを決定する。あるいは、第 3実施例で説明したように、符号サイズが物理チヤネ ルの送信レートより定まるビット長 Ndataと等しくなるように挿入するダミービットのサイ ズ K0を算出する。
(K)第 11実施例
多くの場合に、ターボ符号部の第 1要素符号と第 2要素符号の入力の両方でダミー ビットの挿入位置がなるべく全体にバラけるように配置することが特性的に有利である ことがわ力つてきた。これを実現するために、第 10実施例の方法では、位置の生成ァ ルゴリズムが複雑で処理量、処理時間が大きくなつてしまう問題がある。第 11実施例 は、簡単に第 1、第 2要素符号の第 1、第 2入力の両方でダミービットの挿入位置がな るべく全体にバラけるようにする。
図 33は第 11実施例のターボ符号器の構成図であり、第 1要素符号器 24aはダミー ビットが挿入された情報ビットを符号ィ匕し、インタリーブ部 24bはダミービットが挿入さ れた情報ビットをインタリーブし、第 2要素符号器 24cはインタリーブ結果を符号ィ匕し、 P/S変換部 24eは各要素符号器 24a, 24bの出力 xb,XCおよび情報ビット xaを直列デ ータに変換して出力する。また、第 1、第 2ダミービット挿入部 51、 52は第 1、第 2要素 符号器 24a, 24bの入力である第 1、第 2入力にダミービットを挿入する。好ましくは第 1、第 2入力の両方において全体にバラけるように、かつ、なるべく一様になるように 挿入する。
なお、挿入するダミービットサイズ K0は、第 2実施例で説明したように、指定の符号 化率に基づいて (2)式により、あるいは、第 3実施例で説明したように、符号長が物理 チャネルの送信レートより定まるビット長 Ndataと等しくなるように (4)式により算出する 図 33の構成では、要素符号器を 2台設けている力 台の要素符号器で第 1、第 2の 要素符号処理を行うようにできる。
図 34は、図 33の符号器により符号ィ匕されたターボ符号を復号する受信側のターボ 復号部の構成図である。
第 1の要素復号器 61は受信信号 ya, yb, ycのうち、 yaと ybを使って、で復号を行う 。第 1の要素復号器 61は軟判定出力の要素復号器であり、復号結果の尤度を出力 する。第 1のダミービット削除部 62は第 1要素復号器 61の復号結果から第 1のダミー ビットを削除し、インタリーブ部 63はダミービットが削除された復号結果をインタリーブ し、第 2のダミービット挿入部 64はインタリーブされた復号結果に尤度最大にした第 2 ダミービットを挿入する。
第 2の要素復号器 65は、インタリーブ及び第 2ダミービットの挿入処理を施された第 1の要素復号器 61の復号結果と受信信号 ycとを用いて復号を行う。第 2の要素復号 器 65も軟判定出力の要素復号器であり、復号結果の尤度を出力する。第 2のダミー ビット削除部 66は第 2要素復号器 65の復号結果力も第 2のダミービットを削除し、デ インタリーブ部 67はダミービットが削除された復号結果をディンタリーブし、第 1のダミ 一ビット挿入部 68はディンタリーブされた復号結果に尤度最大にした第 1ダミービット を挿入して第 1の要素復号器 61に入力する。第 1の要素復号器 61は受信信号 yaの 代わりに第 1のダミービット挿入部 68の出力信号を用いて上記の MAP復号処理を繰 り返す。上記の復号操作を所定回数繰り返し行うことにより、復号結果の誤り率が低 減する。力かるターボ要素復号器における第 1、第 2の要素復号器として MAP要素復 号器を使用する。
以上のダミービットデータの信頼度最大の尤度の削除追加処理は、復号器の尤度 演算において、ダミービットの値から限定されるトレリスパスが選ばれるようにするため であり、そのような挿入削除を行う代わりに、直接的にトレリスパスを選択するようにす ることち可會である。
図 34の構成では、要素復号器を 2台設けている力 台の要素復号器で第 1、第 2の 要素復号処理を行うようにできる。同様に、 1台のダミービット削除部、 1台のダミービ ット揷入部により第 1、第 2のダミービット削除処理、第 1、第 2のダミービット挿入処理 を行うよう〖こすることちでさる。
第 11実施例によれば、第 1要素符号器 24aと第 2要素符号 24cの入力の両方で、 互いに依存しない挿入位置をとることができ、特に、両方で全体に一様なパターンを 選択することが可能となる。また、ダミービット削除部が不要になる。
(L)発明の効果
以上、本発明によれば、情報ビットにダミービットを挿入し、該情報ビットから作成さ れるパリティビットを該情報ビットに付加してターボ符号ィ匕し、該ターボ符号力も前記 ダミービットを削除してなる組識符号を送信し、受信側において該組織符号を受信し 、該受信した組織符号に送信側で削除したダミービットを尤度最大にして挿入してタ ーボ復号することにより復号誤りを減少することができる。
また、本発明によれば、ダミービット削除部を物理レイヤ HARQ機能部内あるいは符 号部内に設けることにより、容易に組織ビットからダミービットを削除できる。また、本 発明によれば、組織符号のノ^ティビットに対するパンクチユアリング処理と同時に組 織ビットからダミービット削除する処理を行える。このためダミービット削除をトータル の送信処理時間に影響を与えな 、ように行うことができる。
本発明によれば、要求された符号ィ匕率となるようにダミービットのサイズを決定し、か つ、 H-ARQ送信パラメータで与えられる Ndataとなるようにレートマッチングして送信 することができる。また、ダミービットを均一に挿入することにより、復号特性を向上す ることがでさる。
本発明によれば、符号ィ匕率 Rを可変に、かつ、符号長が Ndataと等しくなるようにダミ 一ビットを挿入して送信することができる。
本発明によれば、コードブロック分割を行わない場合においても、最大数のダミー ビットを挿入して、符号長を Ndataにして送信することができる。このため、コードブロッ ク分割しな 、で場合にぉ 、てダミー挿入効果を高めることができる。
本発明によれば、各コードブロックにお!、てダミービットと情報ビットの合計サイズが 規定サイズ Zになるようにダミービットを挿入して符号ィ匕し、該ダミービットを削除して 送信するから、挿入するダミービットサイズを多くできるためダミー挿入効果を高める ことができる。
本発明によれば、ビットスクランブル前あるいはビットスクランブル後にダミービット挿 人することができる。
本発明によれば、ダミービットの連続長を設定値以下にしてダミービットを分散して 情報ビットに挿入するため復号特性を向上することができる。また、情報ビットの先頭 または終わりの周辺部を除外してダミービットを分散して情報ビットに挿入するため復 号特性
を向上することができる。また、インタリーブ処理を必要とする符号を採用する場合、 インタリーブ後に情報の先頭と後ろにくるビット位置を除外して、ダミービットを分散し て挿入するため復号特性を向上することができる。
本発明によれば、符号化率が復号特性を劣化させる特定値とならな！/ヽようにダミー ビットの挿入するため、復号特性の劣化を防止することができる。
本発明によれば、ターボ符号を採用する場合、第 1要素符号器と第 2要素符号器の 入力である第 1、第 2入力の両方において、ダミービットの挿入位置のパターンをなる ベく一様になるようにするから、復号特性を向上することができる。
本発明によれば、ターボ符号を採用する場合、第 1要素符号器と第 2要素符号の第 1、第 2の入力にお 、て互 ヽに依存することなくダミービットの挿入位置を決定できる ため、第 1、第 2入力において簡単にダミービット挿入位置パターンを一様にでき、復 号特性を向上することができる。
また、本発明によれば、ターボ符号器内でダミービットを挿入してノ リティビットを生 成すると共に糸且織ビットにダミービットを挿入しないでターボ符号を出力できるため、 組織ビットからダミービットを削除するダミービット削除部を不要にできる。

Claims

請求の範囲
[1] ダミービットが挿入された情報ビットを組織符号ィ匕し、該ダミービットを削除してなる組 織符号を送信し、受信側において送信側で削除したダミービットを受信した組織符号 に挿入して復号する通信システムにおける送信装置において、
指定の符号化率に基づいて、あるいは物理チャネルの送信レートに基づいて、情 報ビットに挿入するダミービットのサイズを決定し、該情報ビットと該ダミービットの合 計サイズが規定サイズより大きいときに該情報ビットの分割を行う分割部、
分割された各情報ビットにダミービットを挿入するダミービット挿入部、
ダミービットが挿入された情報ビットを組織符号ィ匕すると共に、組織ビットより該ダミ 一ビットを削除して組織符号を生成する組織符号生成部、
前記組織符号を送信する送信部、
を備えたことを特徴とする送信装置。
[2] ダミービットが挿入された情報ビットを組織符号ィ匕し、該ダミービットを削除してなる組 織符号を送信し、受信側において送信側で削除したダミービットを受信した組織符号 に挿入して復号する通信システムにおける送信装置において、
指定の符号化率に基づいて、あるいは物理チャネルの送信レートに基づいて、情 報ビットに挿入するダミービットのサイズを決定し、該情報ビットにダミービットを挿入 するダミービット挿入部、
情報ビットとダミービットの合計サイズが規定サイズより大き 、とき、ダミービットが挿 入された情報ビットの分割を行う分割部、
分割された情報ビットを組織符号ィ匕すると共に、組織ビットよりダミービットを削除し て組織符号を生成する組織符号生成部、
前記組織符号を送信する送信部、
を備えたことを特徴とする送信装置。
[3] 指定の符号化率に基づ！、てダミービットのサイズを決定する場合、前記組織符号生 成部は、前記ダミービットが削除された組織符号のトータルのサイズが物理チャネル の送信レートにより定まるサイズと等しくなるようにレートマッチング処理を行うレートマ ツチング部、 を備えることを特徴とする請求項 1または 2記載の送信装置。
[4] 前記ダミービット挿入部は前記分割された情報ビットとダミービットの合計サイズが規 定サイズとなるようにダミービットのサイズを決定する、
ことを特徴とする請求項 1記載の送信装置。
[5] 前記ダミービット挿入部は分割された各情報ビットの同じ位置に同一数のダミービット を挿入する、
ことを特徴とする請求項 1記載の送信装置。
[6] 前記ダミービット挿入部はダミービットを情報ビットに一様に挿入し、情報ビットを分割 したとき、各分割された情報ビットの同じ位置に同一数のダミービットが挿入されるよう にする、
ことを特徴とする請求項 2記載の送信装置。
[7] ダミービットが挿入された情報ビットを組織符号ィ匕し、該ダミービットを削除してなる組 織符号を送信し、受信側において送信側で削除したダミービットを受信し
た組織符号に挿入して復号する通信システムにおける送信装置において、
情報ビットにダミービットを挿入するダミービット挿入部、
ダミービットが挿入された情報ビットを用いてパリティビットを生成し、該パリティビット を該情報ビットに付加して組織符号を出力する符号部、
符号長が規定サイズより大きいとき前記パリティビットのパンクチユアリングを行うパ ンクチユアリング部、
該パンクチユアリングと並行して前記組織符号の組織ビットに挿入されているダミー ビットを削除するダミービット削除部、
ダミービットが削除された組織符号を送信する送信部、
を備えたことを特徴とする送信装置。
[8] ダミービットが挿入された情報ビットを組織符号ィ匕し、該ダミービットを削除してなる組 織符号を送信し、受信側において送信側で削除したダミービットを受信した組織符号 に挿入して復号する通信システムにおける送信装置において、
情報ビットにダミービットを挿入するダミービット挿入部、
ダミービットが挿入された情報ビットを用いてノ リティビットを生成し、かつ、該情報ビ ットに挿入されたダミービットを削除し、該パリティビットを該ダミービットが削除された 情報ビットに付加して組織符号を出力する符号部、
前記ダミービットが削除された組織符号を送信する送信部、
を備えたことを特徴とする送信装置。
[9] ダミービットが挿入された情報ビットを組織符号ィ匕し、該ダミービットを削除してなる組 織符号を送信し、受信側において送信側で削除したダミービットを受信した組織符号 に挿入して復号する通信システムにおける送信装置において、
指定の符号化率に基づ 、てダミービットのサイズを計算し、情報ビットと該ダミービ ットの合計サイズが規定サイズより大き 、とき、該合計サイズと規定サイズの差分だけ 前記計算したダミービットのサイズを小さくするダミービットサイズ決定部、
前記決定された数のダミービットを情報ビットに挿入するダミービット挿入部、 ダミービットが挿入された情報ビットを組織符号ィ匕すると共に、組織ビットよりダミー ビットを削除する組織符号生成部、
前記組織符号を送信する送信部、
を備えたことを特徴とする送信装置。
[10] ダミービットが挿入された情報ビットを組織符号ィ匕し、該ダミービットを削除してなる組 織符号を送信し、受信側において送信側で削除したダミービットを受信した組織符号 に挿入して復号する通信システムにおける送信装置において、
誤り訂正符号が付加された情報ビットにスクランブル処理を施すスクランブル部、 前記スクランブル処理の前に、あるいはスクランブル処理後に、情報ビットにダミー ビットを挿入するダミービット挿入部、
ダミービットが挿入された情報ビットを組織符号ィ匕すると共に、組織ビットより該ダミ 一ビットを削除して組織符号を生成する組織符号生成部、
該組織符号を送信する送信部、
を備えたことを特徴とする送信装置。
[11] 前記スクランブル処理後に挿入するダミービットはオール 1である、
ことを特徴とする請求項 10記載の送信装置。
[12] ダミービットが挿入された情報ビットを組織符号ィ匕し、該ダミービットを削除してなる組 織符号を送信し、受信側において送信側で削除したダミービットを受信した組織符号 に挿入して復号する通信システムにおける送信装置において、
情報ビットにダミービットを挿入するダミービット挿入部、
該ダミービットが挿入された情報ビットを組織符号ィ匕すると共に、組織ビットよりダミ 一ビットを削除して組織符号を生成する組織符号生成部、
該組織符号を送信する送信部、
を備え、前記ダミービット挿入部は、ダミービットの連続長が設定長となるように情報 ビットに一様に挿入することを特徴とする送信装置。
[13] 前記ダミービット挿入部は、情報ビットの先頭及び末尾の規定ビット数の範囲内にダ ミービットを挿入しないよう制御することを特徴とする請求項 12記載の送信装置。
[14] ターボ符号の内部インタリーブパターンに基づいて、インタリーブ後に先頭と末尾の 規定ビット数の範囲内にくるインタリーブ前のビット位置を予め特定しておき、前記ダ ミービット挿入部は、該ビット位置にダミービットを挿入しな 、よう制御することを特徴と する請求項 12記載の送信装置。
PCT/JP2005/014823 2005-08-12 2005-08-12 送信装置 WO2007020677A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007530861A JP4717072B2 (ja) 2005-08-12 2005-08-12 送信装置
CN2005800502632A CN101208865B (zh) 2005-08-12 2005-08-12 发送装置
EP05780307A EP1914897A4 (en) 2005-08-12 2005-08-12 STATION DEVICE
EP12179263A EP2521270A1 (en) 2005-08-12 2005-08-12 Transmission device
PCT/JP2005/014823 WO2007020677A1 (ja) 2005-08-12 2005-08-12 送信装置
US12/068,717 US8181099B2 (en) 2005-08-12 2008-02-11 Transmission device
US13/345,969 US8234557B2 (en) 2005-08-12 2012-01-09 Transmission device
US13/444,358 US8458579B2 (en) 2005-08-12 2012-04-11 Transmission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/014823 WO2007020677A1 (ja) 2005-08-12 2005-08-12 送信装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/068,717 Continuation US8181099B2 (en) 2005-08-12 2008-02-11 Transmission device

Publications (1)

Publication Number Publication Date
WO2007020677A1 true WO2007020677A1 (ja) 2007-02-22

Family

ID=37757349

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/014823 WO2007020677A1 (ja) 2005-08-12 2005-08-12 送信装置

Country Status (5)

Country Link
US (3) US8181099B2 (ja)
EP (2) EP1914897A4 (ja)
JP (1) JP4717072B2 (ja)
CN (1) CN101208865B (ja)
WO (1) WO2007020677A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116591A (ja) * 2005-10-24 2007-05-10 Kddi Corp 符号化装置、復号化装置、および符号化・復号化システム
JP2007116592A (ja) * 2005-10-24 2007-05-10 Kddi Corp 復号化装置および符号化・復号化システム
JP2010500841A (ja) * 2006-08-16 2010-01-07 エルジー エレクトロニクス インコーポレイティド ターボ符号の符号化装置及び方法
US20140230004A1 (en) * 2007-03-26 2014-08-14 Lg Electronics Inc. Dtv receiving system and method of processing dtv signal
JP2016201857A (ja) * 2016-09-07 2016-12-01 パナソニック株式会社 受信装置及び受信方法
JPWO2021199690A1 (ja) * 2020-04-02 2021-10-07

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020677A1 (ja) * 2005-08-12 2007-02-22 Fujitsu Limited 送信装置
CN103001649B (zh) * 2005-08-12 2016-06-29 富士通株式会社 发送装置
EP1968225A1 (en) * 2005-12-27 2008-09-10 Matsushita Electric Industrial Co., Ltd. Radio transmitting apparatus and multicarrier signal generating method
GB2437349B (en) * 2006-04-18 2008-03-12 Motorola Inc Optimised packet data transmission protocol in a communication system employing a transmission window
MY148998A (en) 2007-04-30 2013-06-28 Interdigital Tech Corp Feedback signaling error detection and checking in mimo wireless communication systems
JP5194896B2 (ja) * 2008-03-07 2013-05-08 沖電気工業株式会社 符号化装置、復号装置及び符号化システム
CN102047565B (zh) * 2008-07-02 2013-07-17 松下电器产业株式会社 纠删编码装置和纠删编码方法
JP5321283B2 (ja) * 2008-07-07 2013-10-23 株式会社リコー メモリ読み書き装置および画像形成装置
JP5365455B2 (ja) * 2009-09-30 2013-12-11 富士通株式会社 レート調整装置、レート調整方法及びレート調整プログラム
KR20120029776A (ko) * 2010-09-17 2012-03-27 한국전자통신연구원 레이트 매칭 장치 및 그것의 레이트 매칭 방법
US10069627B2 (en) * 2015-07-02 2018-09-04 Qualcomm Incorporated Devices and methods for facilitating generation of cryptographic keys from a biometric
KR102422275B1 (ko) * 2015-07-30 2022-07-18 삼성전자주식회사 무선 통신 시스템에서 채널 부호화 및 복호화 방법과 장치
US10644839B2 (en) * 2016-01-15 2020-05-05 Avago Technologies International Sales Pte. Limited Codeword puncturing for varying code rates
KR102328268B1 (ko) * 2017-03-23 2021-11-18 삼성전자 주식회사 무선통신 시스템을 위한 짧은 블록 부호화 및 복호화 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146785A (ja) * 1995-09-20 1997-06-06 Matsushita Electric Ind Co Ltd 可変長データ送受信装置
JP2003524984A (ja) * 2000-02-22 2003-08-19 シーメンス アクチエンゲゼルシヤフト ターボ符号器へ供給されるデータブロックの適合化方法および相応の通信装置
JP2003289293A (ja) * 2002-03-28 2003-10-10 Sony Corp 無線通信装置および無線通信方法、記録媒体、無線通信システム、並びにプログラム
JP2004531972A (ja) 2001-06-15 2004-10-14 フラリオン　テクノロジーズ，インコーポレーテッド Ｌｄｐｃ符号を復号する方法と装置
WO2006075382A1 (ja) 2005-01-14 2006-07-20 Fujitsu Limited 符号化方法、復号方法及びそれらの装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044116A (en) * 1998-10-29 2000-03-28 The Aerospace Corporation Error-floor mitigated and repetitive turbo coding communication system
KR20020029429A (ko) 1999-07-22 2002-04-18 칼 하인쯔 호르닝어 데이타 비트 스트림에 대한 에러 보호를 제공하는 방법
KR100358120B1 (ko) * 2000-10-20 2002-10-25 한국전자통신연구원 동일대역 인접채널 방식의 디지털 오디오 방송 전송 시스템
JP3673165B2 (ja) 2000-11-28 2005-07-20 シャープ株式会社 デジタル伝送システム、符号化装置、復号装置、および当該デジタル伝送システムにおけるデータ処理方法
AU2002231682A1 (en) * 2001-12-10 2003-06-23 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparati for rate matching and decoding
JP3990320B2 (ja) 2003-06-11 2007-10-10 勝美 永吉 ロールペーパー供給装置
US7334181B2 (en) * 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
WO2007020677A1 (ja) * 2005-08-12 2007-02-22 Fujitsu Limited 送信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146785A (ja) * 1995-09-20 1997-06-06 Matsushita Electric Ind Co Ltd 可変長データ送受信装置
JP2003524984A (ja) * 2000-02-22 2003-08-19 シーメンス アクチエンゲゼルシヤフト ターボ符号器へ供給されるデータブロックの適合化方法および相応の通信装置
JP2004531972A (ja) 2001-06-15 2004-10-14 フラリオン　テクノロジーズ，インコーポレーテッド Ｌｄｐｃ符号を復号する方法と装置
JP2003289293A (ja) * 2002-03-28 2003-10-10 Sony Corp 無線通信装置および無線通信方法、記録媒体、無線通信システム、並びにプログラム
WO2006075382A1 (ja) 2005-01-14 2006-07-20 Fujitsu Limited 符号化方法、復号方法及びそれらの装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1914897A4 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116591A (ja) * 2005-10-24 2007-05-10 Kddi Corp 符号化装置、復号化装置、および符号化・復号化システム
JP2007116592A (ja) * 2005-10-24 2007-05-10 Kddi Corp 復号化装置および符号化・復号化システム
JP2010500841A (ja) * 2006-08-16 2010-01-07 エルジー エレクトロニクス インコーポレイティド ターボ符号の符号化装置及び方法
US20140230004A1 (en) * 2007-03-26 2014-08-14 Lg Electronics Inc. Dtv receiving system and method of processing dtv signal
US9736508B2 (en) * 2007-03-26 2017-08-15 Lg Electronics Inc. DTV receiving system and method of processing DTV signal
US9924206B2 (en) 2007-03-26 2018-03-20 Lg Electronics Inc. DTV receiving system and method of processing DTV signal
JP2016201857A (ja) * 2016-09-07 2016-12-01 パナソニック株式会社 受信装置及び受信方法
JPWO2021199690A1 (ja) * 2020-04-02 2021-10-07
WO2021199690A1 (ja) * 2020-04-02 2021-10-07 三菱電機株式会社 誤り訂正符号化装置、誤り訂正復号装置、制御回路、記憶媒体、誤り訂正符号化方法および誤り訂正復号方法
JP7051018B2 (ja) 2020-04-02 2022-04-08 三菱電機株式会社 誤り訂正符号化装置、誤り訂正復号装置、制御回路、記憶媒体、誤り訂正符号化方法および誤り訂正復号方法
US11901913B1 (en) 2020-04-02 2024-02-13 Mitsubishi Electric Corporation Error correction coding apparatus and error correction decoding apparatus

Also Published As

Publication number Publication date
US8458579B2 (en) 2013-06-04
EP1914897A1 (en) 2008-04-23
US20080141104A1 (en) 2008-06-12
CN101208865B (zh) 2012-10-03
US8234557B2 (en) 2012-07-31
CN101208865A (zh) 2008-06-25
EP1914897A4 (en) 2012-01-11
US20120204083A1 (en) 2012-08-09
JP4717072B2 (ja) 2011-07-06
US20120110422A1 (en) 2012-05-03
EP2521270A1 (en) 2012-11-07
US8181099B2 (en) 2012-05-15
JPWO2007020677A1 (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
JP4563456B2 (ja) 送信装置、符号化装置及び復号装置
JP4717072B2 (ja) 送信装置
JP4819149B2 (ja) ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および／または訂正
JP3566273B2 (ja) 符号分割多重接続（ｃｄｍａ）移動通信システムにおける高速データの効率的再伝送及び復号化のための送受信装置及びその方法
JP4354997B2 (ja) 高速無線データシステムのための可変符号化率の誤り訂正符号生成及び復号のための装置及び方法
KR101505193B1 (ko) 직교주파수분할다중접속방식의 이동 통신시스템에서 심볼전송 방법 및 장치
JP3984246B2 (ja) 移動通信システムにおける送／受信装置及び方法
US7475330B2 (en) Method and apparatus for generating a punctured symbol vector for a given information vector
KR100584170B1 (ko) 터보 부호화된 복합 재전송 방식 시스템 및 오류 검출 방법
JP5195989B2 (ja) 送信方法
TW201304429A (zh) 以封包大小為基礎之前向錯誤校正編碼及編碼速率選擇
JPWO2008041309A1 (ja) 無線通信システム、送信装置および受信装置
US7272191B2 (en) Method and apparatus for producing and processing sequences of modulation symbols
JP2006311464A (ja) Ｉｐパケットマッピング方法
JP4841684B2 (ja) 送信装置及び送信方法
CN103001649B (zh) 发送装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007530861

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580050263.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2005780307

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005780307

Country of ref document: EP