WO2007010072A2 - Procedimiento de integración monolítica de materiales de alta calidad mecánica con circuitos integrados para aplicaciones mems/nems - Google Patents

Procedimiento de integración monolítica de materiales de alta calidad mecánica con circuitos integrados para aplicaciones mems/nems Download PDF

Info

Publication number
WO2007010072A2
WO2007010072A2 PCT/ES2006/000428 ES2006000428W WO2007010072A2 WO 2007010072 A2 WO2007010072 A2 WO 2007010072A2 ES 2006000428 W ES2006000428 W ES 2006000428W WO 2007010072 A2 WO2007010072 A2 WO 2007010072A2
Authority
WO
WIPO (PCT)
Prior art keywords
mems
nems
layer
layers
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/ES2006/000428
Other languages
English (en)
French (fr)
Other versions
WO2007010072A3 (es
Inventor
Núria BARNIOL BEUMALA
Maria VILLAROYA GAUDÓ
Gabriel Abadal Berini
Jaume Verd Martorell
Jaume ESTEVE TINTÓ
Eduard Figueras Costa
Francesc PÉREZ MURANO
Francesca Campabadal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Universitat Autonoma de Barcelona UAB
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Universitat Autonoma de Barcelona UAB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC, Universitat Autonoma de Barcelona UAB filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Publication of WO2007010072A2 publication Critical patent/WO2007010072A2/es
Publication of WO2007010072A3 publication Critical patent/WO2007010072A3/es
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems ; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0728—Pre-CMOS, i.e. forming the micromechanical structure before the CMOS circuit

Definitions

  • the present invention relates to a method of manufacturing integrated circuits characterized by a technique for preparing wafers for use in manufacturing processes of micro / nano-electromechanical systems (MEMS / NEMS) compatible with the manufacture of electronic circuitry, such as standard CMOS circuitry.
  • MEMS / NEMS micro / nano-electromechanical systems
  • CMOS technology compatible with SOI is not needed, since the CMOS is integrated into the substrate silicon
  • the present invention relates to the monolithic integration of high quality mechanical materials for MEMS applications, more particularly to a method suitable for the manufacture of integrated circuits combining electronic circuitry and MEMS / NEMS.
  • the present invention is based on commercial substrates type SOI (Silicon On Insulator: silicon on insulator).
  • SOI Silicon On Insulator: silicon on insulator
  • the wafer that acts as a substrate must be of silicon and will have the appropriate electrical characteristics for the manufacture of CMOS while the thickness of the insulating oxide and thickness of the silicon that make up the SOI structure are chosen according to the desired micro / nano-system perform.
  • This last layer that will be used to manufacture the micro / nano-system can be made of silicon or another layer of material provided that it is compatible with CMOS manufacturing processes (silicon, SiC, sapphire, ).
  • the wafer is prepared by defining or selecting certain areas for the manufacture of micro or nanometric dimensions structures and by engraving techniques (dry or wet) the extra layers of the wafer are subsequently removed to prepare the silicon substrate for CMOS manufacturing.
  • CMOS manufacturing is not altered by what is not necessary to modify the manufacturing lines established in a "foundry" (conventional manufacturing - design and manufacturing methods - of CMOS circuitry by doping).
  • the transducer or mechanical transducers are manufactured, such as: chemical sensors, biochemical sensors, mass sensors, transducers ultrasonic, mirrors for optical links and radiofrequency components, among which are resonators, filters and oscillators.
  • This new technology allows the use of structural and sacrificial layers for the mechanical transducer independent of the CMOS technology used.
  • materials with appropriate mechanical characteristics can be selected for each application, which makes this technique very versatile.
  • Fig. 1 shows through two views, one in plan and one in elevation, a SOI wafer usable for the formation of electronic circuitry and MEMS / NEMS according to the procedure proposed by the present invention
  • Fig. 2 shows an enlarged section of the wafer of previous Fig. 1 and its transformation once it has been used to manufacture integrated circuits according to the procedure proposed by the present invention.
  • the present invention concerns a method of manufacturing integrated circuits with electronic circuitry and MEMS / NEMS, of the type that comprises using for the formation of said electronic circuitry and said micro / nano-electromechanical systems, a structure of at least three layers, such as the SOI structure illustrated by Fig. 1:
  • the method proposed by the present invention is characterized in that said structure of at least three layers is a substrate whose layers are linked together prior to the formation therein of both said electronic circuits and those referred MEMS / NEMS, preferably forming these last between the upper layer and the intermediate layer.
  • a SOI wafer of diameter d O bi is shown, where the three layers mentioned can be seen, with their respective thicknesses t SU b, t ox and t s indicated, which have been chosen so that they are suitable for The formation of the CMOS circuitry, in the case of the base layer, and suitable for the formation of MEMS / NEMS, in the case of the other two layers.
  • the electrical characteristics of the layers are suitable for the components that are going to be formed therein, therefore not needing that, for example, the lower layer, generally consisting of a silicon substrate, meets adequate electrical characteristics for the formation of The CMOS circuitry and also of the MEMS / NEMS, but only and specifically for the formation of the CMOS circuitry.
  • the procedure proposed by the present invention comprises, firstly, defining areas where the MEMS / NEMS are intended to be formed, both of the upper layer and, preferably, also of the intermediate layer, after which the rest of both layers are eliminated, is say the parts not included in said selected areas, thus allowing access to the base layer to proceed with a treatment of said base layer or substrate to form said electronic circuits therein by conventional techniques.
  • Fig. 2 a piece of a SOI wafer can be seen before (upper image) and after (lower image) of the formation of electronic circuitry and MEMS / NEMS.
  • FIG. 2 Another series of elements and layers are shown in said Fig. 2, such as those corresponding to the electrical connections (shown in section) that connect the MEMS / NEMS with the CMOS circuitry, as well as a passivation layer subsequently superimposed on the areas of the integrated circuit that occupies the CMOS circuitry, leaving the MEMS / NEMS illustrated, or much of it, on air.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Comprende utilizar para la formación de dicha circuitería electrónica y de dichos sistemas micro/nano-electromecánicos, una estructura de al menos tres capas: una inferior o de base destinada a ser utilizada para formar dichos circuitos electrónicos; una capa intermedia aislante; y una capa superior destinada a formar, al menos en parte, dichos MEMS/NEMS. Dicha estructura de al menos tres capas es un substrato, tal como un substrato SOI, cuyas capas están unidas entre sí previamente a la formación en las mismas tanto de los citados circuitos electrónicos como de los referidos MEMS/NEMS, definiéndose en primer lugar unas zonas de dichas capas superior en intermedia donde se desean formar dichos MEMS/NEMS, y eliminándose el resto de dichas capas para poder acceder a la capa inferior y poder formar la circuitería electrónica mediante técnicas convencionales.

Description

Procedimiento de integración monolítica de materiales de alta calidad mecánica con circuitos integrados para aplicaciones MEMS/NEMS
Campo de Ia invención
La presente invención se refiere a un procedimiento de fabricación de circuitos integrados caracterizado por una técnica de preparación de las obleas para su uso en procesos de fabricación de sistemas micro/nano- electromecánicos (MEMS/NEMS) compatibles con Ia fabricación de circuitería electrónica, tal como circuitería CMOS estándar.
Antecedentes de Ia invención
La solicitud de patente US 2004227201 por "Modules integrating MEMS devices with pre-processed electronic circuitry and methods for fabricating such modules" describe circuitería CMOS con MEMS sobre SOI. La patente propone fabricar un módulo MEMS conforme a una estructura de capas que puede ser una estructura SOI y Io unen adhesivamente a baja temperatura con un substrato que puede ser un substrato con circuitería CMOS integrada
Los inventores han tenido asimismo conocimiento de los siguientes artículos relacionados con el objeto de Ia invención: " T.J.Brosnihan et al, Embedded Interconnect and Electrical Isolation for High-
Aspect Ratio, SOI Inertial Instruments, Transducers 97, 637-640 (Chicago,
1997)
Se parte de una oblea SOI, en Ia que tras un pre-proceso se definen una parte de Ia capa de silicio SOI para formar el MEMS y Ia otra parte de Ia misma capa para definir el CMOS. • T.J.Brosnihan et al., Optical iMEMS®- a fahrication process for MEMS optical switches with integrated on-chip electronics. Transducers'03, 1638-1642,
Boston (2003).
Se describe el uso de tecnología SOI de unión para definir substratos con tres capas de silicio cristalino, el CMOS se realiza en Ia última capa.
A diferencia del procedimiento descrito en Ia citada patente US 2004227201 en Ia presente invención se parte de un substrato comercial sobre el cual se definen tanto Ia circuitería CMOS como el dispositivo MEMS, no necesitando ningún tipo de soldadura.
En relación a las enseñanzas de los artículos, en Ia invención que se describirá a continuación no se necesita una tecnología CMOS compatible con SOI, puesto que el CMOS se integra en el silicio de substrato
Exposición de Ia invención
La presente invención se refiere a Ia integración monolítica de materiales de alta calidad mecánica para aplicaciones MEMS, más en particular a un procedimiento apto para Ia fabricación de circuitos integrados combinan circuitería electrónica y MEMS/NEMS.
Conforme a Ia presente invención, se parte de substratos comerciales tipo SOI (del inglés Silicon On Insulator: silicio sobre aislante). La oblea que hace de substrato debe ser de silicio y tendrá las características eléctricas adecuadas para Ia fabricación del CMOS mientras que el grosor del óxido aislante y grosor del silicio que conforman Ia estructura SOI se eligen en función del micro / nano- sistema que se quiera realizar. Esta última capa que servirá para fabricar el micro/nano-sistema puede ser de silicio u otra capa de material a condición que sea compatible con los procesos de fabricación CMOS (silicio, SiC, zafiro,...).
Según el procedimiento que se propone, mediante un proceso previo a las etapas de fabricación de Ia circuitería CMOS, se prepara Ia oblea definiendo o seleccionando unas determinadas zonas destinadas a Ia fabricación de las estructuras dimensiones micro o nanométricas y mediante técnicas de grabado (seco o húmedo) se eliminan posteriormente las capas extras de Ia oblea para preparar el silicio substrato para Ia fabricación CMOS.
Con este procedimiento Ia fabricación CMOS no se ve alterada por Io que no es necesario modificar las líneas de fabricación establecidas en una "foundry" (fabricación convencional -diseño y métodos de fabricación - de circuitería CMOS por dopaje).
Como proceso final, tras las etapas CMOS estándar de Ia tecnología seleccionada, se fabrica el transductor o transductores mecánicos, tales como: sensores químicos, sensores bioquímicos, sensores de masa, transductores ultrasónicos, espejos para enlaces ópticos y componentes de radiofrecuencia, entre los que se encuentran resonadores, filtros y osciladores.
Esta nueva tecnología permite Ia utilización de capas estructurales y sacrificiales para el transductor mecánico independientes de Ia tecnología CMOS utilizada. Así se pueden seleccionar materiales con características mecánicas apropiadas para cada aplicación, Io que hace muy versátil esta técnica.
Breve descripción de los dibujos
Las anteriores y otras ventajas y características se comprenderán más plenamente a partir de Ia siguiente descripción de los dibujos adjuntos, que reflejan Ia transformación de una oblea SOI virgen antes de aplicar el procedimiento propuesto y el resultado obtenido tras dicha aplicación.
En dichos dibujos:
Ia Fig. 1 muestra mediante dos vistas, una en planta y otra en alzado, una oblea SOI utilizable para Ia formación de circuitería electrónica y de MEMS/NEMS según el procedimiento propuesto por Ia presente invención, y
Ia Fig. 2 muestra una sección ampliada de Ia oblea de Ia Fig. 1 previa y su transformación una vez ha sido utilizada para fabricar circuitos integrados según el procedimiento propuesto por Ia presente invención.
Descripción de los dibujos como base de Ia invención
La presente invención concierne a un procedimiento de fabricación de circuitos integrados con circuitería electrónica y MEMS/NEMS, del tipo que comprende utilizar para Ia formación de dicha circuitería electrónica y de dichos sistemas micro/nano-electromecánicos, una estructura de al menos tres capas, tal como Ia estructura SOI ilustrada por Ia Fig. 1 :
• una inferior o de base destinada a ser utilizada para formar dichos circuitos electrónicos;
• una capa intermedia aislante; y
• una capa superior destinada a formar, al menos en parte, dichos MEMS/NEMS, El procedimiento propuesto por Ia presente invención está caracterizado porque dicha estructura de al menos tres capas es un substrato cuyas capas están unidas entre sí previamente a Ia formación en las mismas tanto de los citados circuitos electrónicos como de los referidos MEMS/NEMS, formándose preferentemente estos últimos entre Ia capa superior y Ia capa intermedia.
En Ia Fig. 1 se muestra una oblea SOI de diámetro dObi, donde pueden apreciarse las tres capas citadas, con sus respectivos grosores tSUb, tox y ts¡ indicados, los cuales han sido escogidos de manera que sean adecuados para Ia formación de Ia circuitería CMOS, en el caso de Ia capa base, y adecuados para Ia formación de los MEMS/NEMS, en el caso de las otras dos capas.
Las características eléctricas de las capas son las adecuadas para los componentes que van a ser formados en ellas, no necesitando por tanto que, por ejemplo Ia capa inferior, en general consistente en un substrato de silicio, reúna unas características eléctricas adecuadas para Ia formación de Ia circuitería CMOS y también de los MEMS/NEMS, sino única y específicamente para Ia formación de Ia circuitería CMOS.
El procedimiento propuesto por Ia presente invención comprende, en primer lugar definir unas zonas donde se pretenden formar los MEMS/NEMS, tanto de Ia capa superior como, preferentemente, también de Ia intermedia, tras Io cual se eliminan el resto de ambas capas, es decir las partes no comprendidas en dichas zonas seleccionadas, dejando así acceso a Ia capa de base para proceder a un tratamiento de dicha capa base o substrato para formar en Ia misma los citados circuitos electrónicos mediante técnicas convencionales.
En Ia Fig. 2 puede apreciarse un trozo de una oblea SOI antes (imagen superior) y después (imagen inferior) de Ia formación de Ia circuitería electrónica y los MEMS/NEMS.
Las tres capas básicas necesarias para Ia aplicación del procedimiento propuesto, se han indicado en dicha Fig. 2 como SiO2 Ia intermedia, y como Si las otras dos, aunque cada una de dichas capas de silicio no serán necesariamente iguales sino, como se ha apuntado arriba, de las características eléctricas adecuadas para Ia fabricación de circuitería CMOS, Ia inferior, y de los MEMS/NEMS, Ia superior. En Ia imagen inferior de Ia Fig. 2 puede observarse un componente CMOS formado en Ia capa inferior mediante un pozo definido en dicha capa inferior de silicio, un MEMS/NEMS definido en Ia capa superior de silicio soportado en parte por Ia capa de óxido intermedia SÍO2, y en parte en voladizo debido a Ia eliminación de parte de dicha capa intermedia, con el fin de que el MEMS/NEMS pueda moverse mecánicamente.
Se muestran otra serie de elementos y capas en dicha Fig. 2, tales como los correspondientes a las conexiones eléctricas (mostradas en sección) que conectan los MEMS/NEMS con Ia circuitería CMOS, así como una capa de pasivación posteriormente superpuesta sobre las zonas del circuito integrado que ocupa Ia circuitería CMOS, dejando al aire el MEMS/NEMS ilustrado, o gran parte de él.
La imagen inferior de Ia Fig. 2 solamente ilustra un ejemplo de realización de un circuito integrado conseguido mediante Ia aplicación del procedimiento propuesto, pero un experto en Ia materia podría conseguir realizar circuitos integrados distintos al ilustrado sin salirse del alcance de Ia invención según está definido en las reivindicaciones adjuntas.

Claims

REIVINDICACIONES
1.- Procedimiento de fabricación de circuitos integrados con circuitería electrónica y MEMS/NEMS, del tipo que comprende utilizar para Ia formación de dicha circuitería electrónica y de dichos sistemas micro/nano-electromecánicos, una estructura de al menos tres capas:
• una inferior o de base destinada a ser utilizada para formar dichos circuitos electrónicos;
• una capa intermedia aislante; y
• una capa superior destinada a formar, al menos en parte, dichos MEMS/NEMS, estando dicho procedimiento caracterizado porque dicha estructura de al menos tres capas es un substrato cuyas capas están unidas entre sí previamente a Ia formación en las mismas tanto de los citados circuitos electrónicos como de los referidos MEMS/NEMS.
2.- Procedimiento según Ia reivindicación 1 , caracterizado porque comprende Ia definición de unas zonas seleccionadas en al menos dicha capa superior destinadas a Ia formación de dichos MEMS/NEMS.
3.- Procedimiento según Ia reivindicación 2, caracterizado por Ia eliminación de parte de Ia citada capa superior no comprendida en dichas zonas seleccionadas.
4.- Procedimiento según Ia reivindicación 3, caracterizado porque dicha eliminación se realiza por una técnica de grabado.
5.- Procedimiento según Ia reivindicación 4, caracterizado porque dicha técnica de grabado es una técnica de grabado en seco o en húmedo.
6.- Procedimiento según Ia reivindicación 3, caracterizado porque comprende Ia definición de unas zonas seleccionadas en al menos dicha capa intermedia y Ia eliminación de una parte de dicha capa intermedia no delimitada en dichas zonas seleccionadas, dejando acceso a Ia capa de base para proceder a un tratamiento de dicha capa base o substrato para formar en Ia misma los citados circuitos electrónicos.
7.- Procedimiento según Ia reivindicación 6, caracterizado porque para al menos uno de dichos MEMS/NEMS Ia zona de Ia capa intermedia situada por debajo de Ia capa superior Ia cual configurará, al menos en parte, dicho MEMS/NEMS es de una extensión menor.
8.- Procedimiento según Ia reivindicación 6, caracterizado porque para al menos uno de dichos MEMS/NEMS Ia zona de Ia capa intermedia situada por debajo de Ia capa superior Ia cual configurará, al menos en parte, dicho MEMS/NEMS es de una extensión igual.
9.- Procedimiento según Ia reivindicación 6, caracterizado porque para al menos uno de dichos MEMS/NEMS Ia zona de Ia capa intermedia situada por debajo de Ia capa superior Ia cual configurará, al menos en parte, dicho MEMS es de una extensión superior.
10.- Procedimiento según una cualquiera de las reivindicaciones anteriores en donde dicha capa intermedia es una capa sacrificial y porque en base a al menos una parte de Ia misma se obtiene Ia formación de dichos MEMS/NEMS junto con dicha capa superior.
11.- Procedimiento según una cualquiera de las reivindicaciones anteriores, caracterizada porque dicha capa de base o substrato es de Silicio.
12.- Procedimiento según una cualquiera de las anteriores reivindicaciones caracterizado porque dicha capa intermedia es un óxido.
13.- Procedimiento según Ia reivindicación 12, caracterizado porque dicha capa superior es de un material escogido entre el grupo que comprende Si, SiC o zafiro.
14.- Procedimiento según Ia reivindicación 12, caracterizado porque dicho substrato es una estructura SOI en Ia forma de una oblea.
15.- Procedimiento según Ia reivindicación 11 caracterizado porque dicha circuitería electrónica formada en dicho substrato es circuitería CMOS.
16.- Procedimiento según Ia reivindicación 1, caracterizado porque dichos MEMS/NEMS son al menos uno del grupo formado por los siguientes elementos: sensores químicos, sensores bioquímicos, sensores de masa, transductores ultrasónicos y componentes de radiofrecuencia, entre los que se encuentran resonadores, filtros y osciladores.
PCT/ES2006/000428 2005-07-21 2006-07-21 Procedimiento de integración monolítica de materiales de alta calidad mecánica con circuitos integrados para aplicaciones mems/nems Ceased WO2007010072A2 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ESP200501833 2005-07-21
ES200501833A ES2299298B1 (es) 2005-07-21 2005-07-21 Procedimiento de integracion monolitica de materiales de alta calidad mecanica con circuitos integrados para aplicaciones mems/nems.

Publications (2)

Publication Number Publication Date
WO2007010072A2 true WO2007010072A2 (es) 2007-01-25
WO2007010072A3 WO2007010072A3 (es) 2007-05-03

Family

ID=37669173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/ES2006/000428 Ceased WO2007010072A2 (es) 2005-07-21 2006-07-21 Procedimiento de integración monolítica de materiales de alta calidad mecánica con circuitos integrados para aplicaciones mems/nems

Country Status (2)

Country Link
ES (1) ES2299298B1 (es)
WO (1) WO2007010072A2 (es)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946314B2 (en) * 2001-01-02 2005-09-20 The Charles Stark Draper Laboratory, Inc. Method for microfabricating structures using silicon-on-insulator material
ATE407097T1 (de) * 2002-03-08 2008-09-15 Cornell Res Foundation Inc Mikroelektromechanische siliziumcarbidbauteile mit elektronischen schaltungen
US20040157426A1 (en) * 2003-02-07 2004-08-12 Luc Ouellet Fabrication of advanced silicon-based MEMS devices
EP1594800B1 (en) * 2003-02-11 2007-01-24 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device and electronic device

Also Published As

Publication number Publication date
ES2299298A1 (es) 2008-05-16
ES2299298B1 (es) 2009-04-01
WO2007010072A3 (es) 2007-05-03

Similar Documents

Publication Publication Date Title
US10756056B2 (en) Methods and structures for wafer-level system in package
EP3006396B1 (en) Cmos-mems integrated device including multiple cavities at different controlled pressures and methods of manufacture
TWI326674B (en) Semiconductor apparatus and method for manufacturing the same
CN104045047B (zh) 带有覆盖式衬底的mems器件
US9187317B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
US8551798B2 (en) Microstructure with an enhanced anchor
TWI500573B (zh) 微電機系統裝置以及其形成之方法
US11097941B2 (en) Method of fabricating semiconductor structure
US9040334B2 (en) MEMS integrated pressure sensor devices and methods of forming same
TWI500133B (zh) 微機電系統結構
JP5182846B2 (ja) Ｍｅｍｓ素子のパッケージ及びその製造方法
TWI543280B (zh) 微機電系統元件的形成方法
TWI523120B (zh) 半導體結構及其製造方法
US8704317B2 (en) Microstructure device with an improved anchor
CN107010594A (zh) 具有多重压力的mems盖帽
TWI621242B (zh) 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置
KR100860546B1 (ko) 새로운 미세 전자적 구조, 마이크로 시스템, 및 그 제조프로세스
WO2018058748A1 (zh) 用于微元件的转移的转置头及微元件的转移方法
TWI392641B (zh) 微機電裝置及其製造方法
TWI715891B (zh) 半導體裝置結構的形成方法
US20140264647A1 (en) Method of forming monolithic cmos-mems hybrid integrated, packaged structures
ES2299298B1 (es) Procedimiento de integracion monolitica de materiales de alta calidad mecanica con circuitos integrados para aplicaciones mems/nems.
JP5544166B2 (ja) 変形可能型集積回路装置
CN106716620B (zh) 具有soi晶片中的多个有效层的半导体结构
TWI693191B (zh) 用於微機電系統裝置的基底結構和製造半導體結構的方法

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06807876

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 06807876

Country of ref document: EP

Kind code of ref document: A2