ES2299298B1 - Procedimiento de integracion monolitica de materiales de alta calidad mecanica con circuitos integrados para aplicaciones mems/nems. - Google Patents
Procedimiento de integracion monolitica de materiales de alta calidad mecanica con circuitos integrados para aplicaciones mems/nems. Download PDFInfo
- Publication number
- ES2299298B1 ES2299298B1 ES200501833A ES200501833A ES2299298B1 ES 2299298 B1 ES2299298 B1 ES 2299298B1 ES 200501833 A ES200501833 A ES 200501833A ES 200501833 A ES200501833 A ES 200501833A ES 2299298 B1 ES2299298 B1 ES 2299298B1
- Authority
- ES
- Spain
- Prior art keywords
- mems
- nems
- layer
- layers
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 101100460147 Sarcophaga bullata NEMS gene Proteins 0.000 title claims abstract description 32
- 239000000463 material Substances 0.000 title claims abstract description 7
- 230000010354 integration Effects 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 14
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005493 welding type Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0728—Pre-CMOS, i.e. forming the micromechanical structure before the CMOS circuit
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
Procedimiento de integración monolítica de
materiales de alta calidad mecánica con circuitos integrados para
aplicaciones MEMS/NEMS.
Comprende utilizar para la formación de dicha
circuitería electrónica y de dichos sistemas
micro/nano-electromecánicos, una estructura de al
menos tres capas:
\bullet una inferior o de base destinada a ser
utilizada para formar dichos circuitos electrónicos;
\bullet una capa intermedia aislante; y
\bullet una capa superior destinada a formar,
al menos en parte, dichos MEMS/NEMS.
Dicha estructura de al menos tres capas es un
substrato, tal como un substrato SOI, cuyas capas están unidas entre
sí previamente a la formación en las mismas tanto de los citados
circuitos electrónicos como de los referidos MEMS/NEMS,
definiéndose en primer lugar unas zonas de dichas capas superior en
intermedia donde se desean formar dichos MEMS/NEMS, y eliminándose
el resto de dichas capas para poder acceder a la capa inferior y
poder formar la circuitería electrónica mediante técnicas
convencionales.
Description
Procedimiento de integración monolítica de
materiales de alta calidad mecánica con circuitos integrados para
aplicaciones MEMS/NEMS.
La presente invención se refiere a un
procedimiento de fabricación de circuitos integrados caracterizado
por una técnica de preparación de las obleas para su uso en
procesos de fabricación de sistemas
micro/nano-electromecánicos (MEMS/NEMS) compatibles
con la fabricación de circuitería electrónica, tal como circuitería
CMOS estándar.
La solicitud de patente US 2004227201 por
"Modules integrating MEMS devices with
pre-processed electronic circuitry and methods for
fabricating such modules" describe circuitería CMOS con MEMS
sobre SOI. La patente propone fabricar un módulo MEMS conforme a
una estructura de capas que puede ser una estructura SOI y lo unen
adhesivamente a baja temperatura con un substrato que puede ser un
substrato con circuitería CMOS integrada.
Los inventores han tenido asimismo conocimiento
de los siguientes artículos relacionados con el objeto de la
invención:
- \sqbullet
- T.J.Brosnihan et al, Embedded Interconnect and Electrical Isolation for High-Aspect Ratio, SOI Inertial Instruments, Transducers 97, 637-640 (Chicago, 1997)
- Se parte de una oblea SOI, en la que tras un pre-proceso se definen una parte de la capa de silicio SOI para formar el MEMS y la otra parte de la misma capa para definir el CMOS.
- \sqbullet
- T.J.Brosnihan et al., Optical MMEMS^{@}- a fabrication process for MEMS optical switches with integrated on-chip electronics. Transducers'03, 1638-1642, Boston (2003).
- Se describe el uso de tecnología SOI de unión para definir substratos con tres capas de silicio cristalino, el CMOS se realiza en la última capa.
A diferencia del procedimiento descrito en la
citada patente US 2004227201 en la presente invención se parte de
un substrato comercial sobre el cual se definen tanto la circuitería
CMOS como el dispositivo MEMS, no necesitando ningún tipo de
soldadura.
En relación a las enseñanzas de los artículos,
en la invención que se describirá a continuación no se necesita una
tecnología CMOS compatible con SOI, puesto que el CMOS se integra
en el silicio de substrato
La presente invención se refiere a la
integración monolítica de materiales de alta calidad mecánica para
aplicaciones MEMS, más en particular a un procedimiento apto para
la fabricación de circuitos integrados combinan circuitería
electrónica y MEMS/NEMS.
Conforme a la presente invención, se parte de
substratos comerciales tipo SOI (del inglés Silicon On Insulator:
silicio sobre aislante). La oblea que hace de substrato debe ser de
silicio y tendrá las características eléctricas adecuadas para la
fabricación del CMOS mientras que el grosor del óxido aislante y
grosor del silicio que conforman la estructura SOI se eligen en
función del micro/nano-sistema que se quiera
realizar. Esta última capa que servirá para fabricar el
micro/nano-sistema puede ser de silicio u otra capa
de material a condición que sea compatible con los procesos de
fabricación CMOS (silicio, SiC, zafiro,...).
Según el procedimiento que se propone, mediante
un proceso previo a las etapas de fabricación de la circuitería
CMOS, se prepara la oblea definiendo o seleccionando unas
determinadas zonas destinadas a la fabricación de las estructuras
dimensiones micro o nanométricas y mediante técnicas de grabado
(seco o húmedo) se eliminan posteriormente las capas extras de la
oblea para preparar el silicio substrato para la fabricación
CMOS.
Con este procedimiento la fabricación CMOS no se
ve alterada por lo que no es necesario modificar las líneas de
fabricación establecidas en una "foundry" (fabricación
convencional -diseño y métodos de fabricación- de circuitería CMOS
por dopaje).
Como proceso final, tras las etapas CMOS
estándar de la tecnología seleccionada, se fabrica el transductor o
transductores mecánicos, tales como: sensores químicos, sensores
bioquímicos, sensores de masa, transductores ultrasónicos, espejos
para enlaces ópticos y componentes de radiofrecuencia, entre los
que se encuentran resonadores, filtros y osciladores.
\newpage
Esta nueva tecnología permite la utilización de
capas estructurales y sacrificiales para el transductor mecánico
independientes de la tecnología CMOS utilizada. Así se pueden
seleccionar materiales con características mecánicas apropiadas
para cada aplicación, lo que hace muy versátil esta técnica.
Las anteriores y otras ventajas y
características se comprenderán más plenamente a partir de la
siguiente descripción de los dibujos adjuntos, que reflejan la
transformación de una oblea SOI virgen antes de aplicar el
procedimiento propuesto y el resultado obtenido tras dicha
aplicación.
En dichos dibujos:
la Fig. 1 muestra mediante dos vistas, una en
planta y otra en alzado, una oblea SOI utilizable para la formación
de circuitería electrónica y de MEMS/NEMS según el procedimiento
propuesto por la presente invención,
y
y
la Fig. 2 muestra una sección ampliada de la
oblea de la Fig. 1 previa y su transformación una vez ha sido
utilizada para fabricar circuitos integrados según el procedimiento
propuesto por la presente invención.
La presente invención concierne a un
procedimiento de fabricación de circuitos integrados con
circuitería electrónica y MEMS/NEMS, del tipo que comprende
utilizar para la formación de dicha circuitería electrónica y de
dichos sistemas micro/nano-electromecánicos, una
estructura de al menos tres capas, tal como la estructura SOI
ilustrada por la Fig. 1:
- \bullet
- una inferior o de base destinada a ser utilizada para formar dichos circuitos electrónicos;
- \bullet
- una capa intermedia aislante; y
- \bullet
- una capa superior destinada a formar, al menos en parte, dichos MEMS/NEMS.
El procedimiento propuesto por la presente
invención está caracterizado porque dicha estructura de al menos
tres capas es un substrato cuyas capas están unidas entre sí
previamente a la formación en las mismas tanto de los citados
circuitos electrónicos como de los referidos MEMS/NEMS, formándose
preferentemente estos últimos entre la capa superior y la capa
intermedia.
En la Fig. 1 se muestra una oblea SOI de
diámetro d_{obl}, donde pueden apreciarse las tres capas citadas,
con sus respectivos grosores t_{sub}, t_{ox} y t_{si}
indicados, los cuales han sido escogidos de manera que sean
adecuados para la formación de la circuitería CMOS, en el caso de
la capa base, y adecuados para la formación de los MEMS/NEMS, en el
caso de las otras dos capas.
Las características eléctricas de las capas son
las adecuadas para los componentes que van a ser formados en ellas,
no necesitando por tanto que, por ejemplo la capa inferior, en
general consistente en un substrato de silicio, reúna unas
características eléctricas adecuadas para la formación de la
circuitería CMOS y también de los MEMS/NEMS, sino única y
específicamente para la formación de la circuitería CMOS.
El procedimiento propuesto por la presente
invención comprende, en primer lugar definir unas zonas donde se
pretenden formar los MEMS/NEMS, tanto de la capa superior como,
preferentemente, también de la intermedia, tras lo cual se eliminan
el resto de ambas capas, es decir las partes no comprendidas en
dichas zonas seleccionadas, dejando así acceso a la capa de base
para proceder a un tratamiento de dicha capa base o substrato para
formar en la misma los citados circuitos electrónicos mediante
técnicas convencionales.
En la Fig. 2 puede apreciarse un trozo de una
oblea SOI antes (imagen superior) y después (imagen inferior) de la
formación de la circuitería electrónica y los MEMS/NEMS.
Las tres capas básicas necesarias para la
aplicación del procedimiento propuesto, se han indicado en dicha
Fig. 2 como SiO_{2} la intermedia, y como Si las otras dos,
aunque cada una de dichas capas de silicio no serán necesariamente
iguales sino, como se ha apuntado arriba, de las características
eléctricas adecuadas para la fabricación de circuitería CMOS, la
inferior, y de los MEMS/NEMS, la superior.
En la imagen inferior de la Fig. 2 puede
observarse un componente CMOS formado en la capa inferior mediante
un pozo definido en dicha capa inferior de silicio, un MEMS/NEMS
definido en la capa superior de silicio soportado en parte por la
capa de óxido intermedia SiO_{2}, y en parte en voladizo debido a
la eliminación de parte de dicha capa intermedia, con el fin de que
el MEMS/NEMS pueda moverse mecánicamente.
Se muestran otra serie de elementos y capas en
dicha Fig. 2, tales como los correspondientes a las conexiones
eléctricas (mostradas en sección) que conectan los MEMS/NEMS con la
circuitería CMOS, así como una capa de pasivación posteriormente
superpuesta sobre las zonas del circuito integrado que ocupa la
circuitería CMOS, dejando al aire el MEMS/NEMS ilustrado, o gran
parte de él.
La imagen inferior de la Fig. 2 solamente
ilustra un ejemplo de realización de un circuito integrado
conseguido mediante la aplicación del procedimiento propuesto, pero
un experto en la materia podría conseguir realizar circuitos
integrados distintos al ilustrado sin salirse del alcance de la
invención según está definido en las reivindicaciones adjuntas.
Claims (16)
1. Procedimiento de fabricación de circuitos
integrados con circuitería electrónica y MEMS/NEMS, del tipo que
comprende utilizar para la formación de dicha circuitería
electrónica y de dichos sistemas
micro/nano-electromecánicos, una estructura de al
menos tres capas:
- \bullet
- una inferior o de base destinada a ser utilizada para formar dichos circuitos electrónicos;
- \bullet
- una capa intermedia aislante; y
- \bullet
- una capa superior destinada a formar, al menos en parte, dichos MEMS/NEMS,
estando dicho procedimiento
caracterizado porque dicha estructura de al menos tres capas
es un substrato cuyas capas están unidas entre sí previamente a la
formación en las mismas tanto de los citados circuitos electrónicos
como de los referidos
MEMS/NEMS.
2. Procedimiento según la reivindicación 1,
caracterizado porque comprende la definición de unas zonas
seleccionadas en al menos dicha capa superior destinadas a la
formación de dichos MEMS/NEMS.
3. Procedimiento según la reivindicación 2,
caracterizado por la eliminación de parte de la citada capa
superior no comprendida en dichas zonas seleccionadas.
4. Procedimiento según la reivindicación 3,
caracterizado porque dicha eliminación se realiza por una
técnica de grabado.
5. Procedimiento según la reivindicación 4,
caracterizado porque dicha técnica de grabado es una técnica
de grabado en seco o en húmedo.
6. Procedimiento según la reivindicación 3,
caracterizado porque comprende la definición de unas zonas
seleccionadas en al menos dicha capa intermedia y la eliminación de
una parte de dicha capa intermedia no delimitada en dichas zonas
seleccionadas, dejando acceso a la capa de base para proceder a un
tratamiento de dicha capa base o substrato para formar en la misma
los citados circuitos electrónicos.
7. Procedimiento según la reivindicación 6,
caracterizado porque para al menos uno de dichos MEMS/NEMS
la zona de la capa intermedia situada por debajo de la capa superior
la cual configurará, al menos en parte, dicho MEMS/NEMS es de una
extensión menor.
8. Procedimiento según la reivindicación 6,
caracterizado porque para al menos uno de dichos MEMS/NEMS
la zona de la capa intermedia situada por debajo de la capa
superior la cual configurará, al menos en parte, dicho MEMS/NEMS es
de una extensión igual.
9. Procedimiento según la reivindicación 6,
caracterizado porque para al menos uno de dichos MEMS/NEMS
la zona de la capa intermedia situada por debajo de la capa
superior la cual configurará, al menos en parte, dicho MEMS es de
una extensión superior.
10. Procedimiento según una cualquiera de las
reivindicaciones anteriores en donde dicha capa intermedia es una
capa sacrificial y porque en base a al menos una parte de la misma
se obtiene la formación de dichos MEMS/NEMS junto con dicha capa
superior.
11. Procedimiento según una cualquiera de las
reivindicaciones anteriores, caracterizada porque dicha capa
de base o substrato es de Silicio.
12. Procedimiento según una cualquiera de las
anteriores reivindicaciones caracterizado porque dicha capa
intermedia es un óxido.
13. Procedimiento según la reivindicación 12,
caracterizado porque dicha capa superior es de un material
escogido entre el grupo que comprende Si, SiC o zafiro.
14. Procedimiento según la reivindicación 12,
caracterizado porque dicho substrato es una estructura SOI
en la forma de una oblea.
15. Procedimiento según la reivindicación 11
caracterizado porque dicha circuitería electrónica formada
en dicho substrato es circuitería CMOS.
16. Procedimiento según la reivindicación 1,
caracterizado porque dichos MEMS/NEMS son al menos uno del
grupo formado por los siguientes elementos: sensores químicos,
sensores bioquímicos, sensores de masa, transductores ultrasónicos
y componentes de radiofrecuencia, entre los que se encuentran
resonadores, filtros y osciladores.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES200501833A ES2299298B1 (es) | 2005-07-21 | 2005-07-21 | Procedimiento de integracion monolitica de materiales de alta calidad mecanica con circuitos integrados para aplicaciones mems/nems. |
| PCT/ES2006/000428 WO2007010072A2 (es) | 2005-07-21 | 2006-07-21 | Procedimiento de integración monolítica de materiales de alta calidad mecánica con circuitos integrados para aplicaciones mems/nems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES200501833A ES2299298B1 (es) | 2005-07-21 | 2005-07-21 | Procedimiento de integracion monolitica de materiales de alta calidad mecanica con circuitos integrados para aplicaciones mems/nems. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2299298A1 ES2299298A1 (es) | 2008-05-16 |
| ES2299298B1 true ES2299298B1 (es) | 2009-04-01 |
Family
ID=37669173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES200501833A Withdrawn - After Issue ES2299298B1 (es) | 2005-07-21 | 2005-07-21 | Procedimiento de integracion monolitica de materiales de alta calidad mecanica con circuitos integrados para aplicaciones mems/nems. |
Country Status (2)
| Country | Link |
|---|---|
| ES (1) | ES2299298B1 (es) |
| WO (1) | WO2007010072A2 (es) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946314B2 (en) * | 2001-01-02 | 2005-09-20 | The Charles Stark Draper Laboratory, Inc. | Method for microfabricating structures using silicon-on-insulator material |
| CN1652995A (zh) * | 2002-03-08 | 2005-08-10 | 康乃尔研究基金会有限公司 | 带电子电路的碳化硅微机电器件 |
| US20040157426A1 (en) * | 2003-02-07 | 2004-08-12 | Luc Ouellet | Fabrication of advanced silicon-based MEMS devices |
| JP2006519111A (ja) * | 2003-02-11 | 2006-08-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスおよびその製造方法 |
-
2005
- 2005-07-21 ES ES200501833A patent/ES2299298B1/es not_active Withdrawn - After Issue
-
2006
- 2006-07-21 WO PCT/ES2006/000428 patent/WO2007010072A2/es active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007010072A3 (es) | 2007-05-03 |
| ES2299298A1 (es) | 2008-05-16 |
| WO2007010072A2 (es) | 2007-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3006396B1 (en) | Cmos-mems integrated device including multiple cavities at different controlled pressures and methods of manufacture | |
| TWI500573B (zh) | 微電機系統裝置以及其形成之方法 | |
| KR100860546B1 (ko) | 새로운 미세 전자적 구조, 마이크로 시스템, 및 그 제조프로세스 | |
| US9187317B2 (en) | MEMS integrated pressure sensor and microphone devices and methods of forming same | |
| US9260296B2 (en) | MEMS integrated pressure sensor devices and methods of forming same | |
| TWI326674B (en) | Semiconductor apparatus and method for manufacturing the same | |
| TWI543280B (zh) | 微機電系統元件的形成方法 | |
| US9646874B1 (en) | Thermally-isolated silicon-based integrated circuits and related methods | |
| TWI621242B (zh) | 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置 | |
| US8343789B2 (en) | Microstructure device with an improved anchor | |
| KR20190036490A (ko) | 웨이퍼 레벨 패키징을 위한 집적 방식 | |
| TWI523120B (zh) | 半導體結構及其製造方法 | |
| CN107010594A (zh) | 具有多重压力的mems盖帽 | |
| JP2008288384A (ja) | ３次元積層デバイスとその製造方法、及び３次元積層デバイスの接合方法 | |
| TWI392641B (zh) | 微機電裝置及其製造方法 | |
| ES2299298B1 (es) | Procedimiento de integracion monolitica de materiales de alta calidad mecanica con circuitos integrados para aplicaciones mems/nems. | |
| JP5544166B2 (ja) | 変形可能型集積回路装置 | |
| TWI698391B (zh) | 微機電系統壓力感測器及製造微機電系統壓力感測器的方法 | |
| KR101471190B1 (ko) | 멤즈 구조체의 제조 방법 | |
| TWI715891B (zh) | 半導體裝置結構的形成方法 | |
| JP2017526178A (ja) | Ｓｏｉウエハ中に複数の活性層を備えた半導体構造 | |
| JP4808971B2 (ja) | 微細構造体の製造方法 | |
| JP2008100325A (ja) | Ｍｅｍｓ・半導体複合回路及びその製造方法 | |
| US20180354783A1 (en) | Microelectromechanical system structure and method for fabricating the same | |
| KR20230160811A (ko) | 반도체 장치의 제조 방법, 반도체 장치, 집적 회로 요소, 및, 집적 회로 요소의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EC2A | Search report published |
Date of ref document: 20080516 Kind code of ref document: A1 |
|
| FG2A | Definitive protection |
Ref document number: 2299298B1 Country of ref document: ES |
|
| FA2A | Application withdrawn |
Effective date: 20091029 |