ES2299298B1 - PROCEDURE FOR MONOLITIC INTEGRATION OF HIGH-MECHANICAL MATERIALS WITH INTEGRATED CIRCUITS FOR MEMS / NEMS APPLICATIONS. - Google Patents

PROCEDURE FOR MONOLITIC INTEGRATION OF HIGH-MECHANICAL MATERIALS WITH INTEGRATED CIRCUITS FOR MEMS / NEMS APPLICATIONS. Download PDF

Info

Publication number
ES2299298B1
ES2299298B1 ES200501833A ES200501833A ES2299298B1 ES 2299298 B1 ES2299298 B1 ES 2299298B1 ES 200501833 A ES200501833 A ES 200501833A ES 200501833 A ES200501833 A ES 200501833A ES 2299298 B1 ES2299298 B1 ES 2299298B1
Authority
ES
Spain
Prior art keywords
mems
nems
layer
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES200501833A
Other languages
Spanish (es)
Other versions
ES2299298A1 (en
Inventor
Nuria Barniol Beumala
Maria Villarroya Gaudo
Gabriel Abadal Berini
Jaume Verd Martorell
Jaume Esteve Tinto
Eduard Figueras Costa
Francesc Perez Muran
Francesca Campabadal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Universitat Autonoma de Barcelona UAB
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Universitat Autonoma de Barcelona UAB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC, Universitat Autonoma de Barcelona UAB filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to ES200501833A priority Critical patent/ES2299298B1/en
Priority to PCT/ES2006/000428 priority patent/WO2007010072A2/en
Publication of ES2299298A1 publication Critical patent/ES2299298A1/en
Application granted granted Critical
Publication of ES2299298B1 publication Critical patent/ES2299298B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H01L21/77—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0728—Pre-CMOS, i.e. forming the micromechanical structure before the CMOS circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Comprende utilizar para la formación de dicha circuitería electrónica y de dichos sistemas micra/nano-electromecánicos, una estructura de al menos tres capas: - una inferior o de base destinada a ser utilizada para formar dichos circuitos electrónicos; - una capa intermedia aislante; y - una capa superior destinada a formar, al menos en parte, dichos MEMS/NEMS, Dicha estructura de al menos tres capas es un substrato, tal como un substrato SOI, cuyas capas están unidas entre sí previamente a la formación en las mismas tanto de los citados circuitos electrónicos como de los referidos MEMS/NEMS, definiéndose en primer lugar unas zonas de dichas capas superior en intermedia donde se desean formar dichos MEMS/NEMS, y eliminándose el resto de dichas capas para poder acceder a la capa inferior y poder formar la circuitería electrónica mediante técnicas convencionales.It comprises using a structure of at least three layers for the formation of said electronic circuitry and of said micron / nano-electromechanical systems: - a bottom or base one intended to be used to form said electronic circuits; - an intermediate insulating layer; and - an upper layer intended to form, at least in part, said MEMS / NEMS, Said structure of at least three layers is a substrate, such as a SOI substrate, whose layers are bonded together prior to formation therein of said electronic circuits such as those referred to MEMS / NEMS, first defining some areas of said upper layers in intermediate where they want to form said MEMS / NEMS, and eliminating the rest of said layers in order to access the lower layer and be able to form electronic circuitry by conventional techniques.

Description

Procedimiento de integración monolítica de materiales de alta calidad mecánica con circuitos integrados para aplicaciones MEMS/NEMS.Monolithic Integration Procedure of High quality mechanical materials with integrated circuits for MEMS / NEMS applications.

Campo de la invenciónField of the Invention

La presente invención se refiere a un procedimiento de fabricación de circuitos integrados caracterizado por una técnica de preparación de las obleas para su uso en procesos de fabricación de sistemas micro/nano-electromecánicos (MEMS/NEMS) compatibles con la fabricación de circuitería electrónica, tal como circuitería CMOS estándar.The present invention relates to a integrated circuit manufacturing procedure characterized by a technique of preparing the wafers for use in system manufacturing processes compatible micro / nano-electromechanical (MEMS / NEMS) with the manufacture of electronic circuitry, such as circuitry Standard CMOS.

Antecedentes de la invenciónBackground of the invention

La solicitud de patente US 2004227201 por "Modules integrating MEMS devices with pre-processed electronic circuitry and methods for fabricating such modules" describe circuitería CMOS con MEMS sobre SOI. La patente propone fabricar un módulo MEMS conforme a una estructura de capas que puede ser una estructura SOI y lo unen adhesivamente a baja temperatura con un substrato que puede ser un substrato con circuitería CMOS integrada.US patent application 2004227201 by "Modules integrating MEMS devices with pre-processed electronic circuitry and methods for fabricating such modules "describes CMOS circuitry with MEMS About SOI. The patent proposes to manufacture a MEMS module according to a layer structure that can be a SOI structure and join it adhesive at low temperature with a substrate that can be a substrate with integrated CMOS circuitry.

Los inventores han tenido asimismo conocimiento de los siguientes artículos relacionados con el objeto de la invención:The inventors have also had knowledge of the following articles related to the purpose of the invention:

\sqbullet\ sqbullet
T.J.Brosnihan et al, Embedded Interconnect and Electrical Isolation for High-Aspect Ratio, SOI Inertial Instruments, Transducers 97, 637-640 (Chicago, 1997)TJBrosnihan et al, Embedded Interconnect and Electrical Isolation for High-Aspect Ratio, SOI Inertial Instruments , Transducers 97, 637-640 (Chicago, 1997)

Se parte de una oblea SOI, en la que tras un pre-proceso se definen una parte de la capa de silicio SOI para formar el MEMS y la otra parte de la misma capa para definir el CMOS.Be part of a SOI wafer, in which after a pre-process they are defined one part of the SOI silicon layer to form the MEMS and the other part of the same layer to define the CMOS.

\sqbullet\ sqbullet
T.J.Brosnihan et al., Optical MMEMS^{@}- a fabrication process for MEMS optical switches with integrated on-chip electronics. Transducers'03, 1638-1642, Boston (2003).TJBrosnihan et al., Optical MMEMS ^ @ @ - a fabrication process for MEMS optical switches with integrated on-chip electronics . Transducers'03, 1638-1642, Boston (2003).

Se describe el uso de tecnología SOI de unión para definir substratos con tres capas de silicio cristalino, el CMOS se realiza en la última capa.The use of SOI binding technology to define substrates with three crystalline silicon layers, the CMOS is performed in the last cap.

A diferencia del procedimiento descrito en la citada patente US 2004227201 en la presente invención se parte de un substrato comercial sobre el cual se definen tanto la circuitería CMOS como el dispositivo MEMS, no necesitando ningún tipo de soldadura.Unlike the procedure described in the cited US Patent 2004227201 in the present invention is based on a commercial substrate on which both the circuitry is defined CMOS as the MEMS device, not needing any type of welding.

En relación a las enseñanzas de los artículos, en la invención que se describirá a continuación no se necesita una tecnología CMOS compatible con SOI, puesto que el CMOS se integra en el silicio de substratoIn relation to the teachings of the articles, In the invention which will be described below, a CMOS technology compatible with SOI, since CMOS is integrated in the substrate silicon

Exposición de la invenciónExhibition of the invention

La presente invención se refiere a la integración monolítica de materiales de alta calidad mecánica para aplicaciones MEMS, más en particular a un procedimiento apto para la fabricación de circuitos integrados combinan circuitería electrónica y MEMS/NEMS.The present invention relates to the monolithic integration of high quality mechanical materials for MEMS applications, more particularly to a procedure suitable for integrated circuit manufacturing combine circuitry electronics and MEMS / NEMS.

Conforme a la presente invención, se parte de substratos comerciales tipo SOI (del inglés Silicon On Insulator: silicio sobre aislante). La oblea que hace de substrato debe ser de silicio y tendrá las características eléctricas adecuadas para la fabricación del CMOS mientras que el grosor del óxido aislante y grosor del silicio que conforman la estructura SOI se eligen en función del micro/nano-sistema que se quiera realizar. Esta última capa que servirá para fabricar el micro/nano-sistema puede ser de silicio u otra capa de material a condición que sea compatible con los procesos de fabricación CMOS (silicio, SiC, zafiro,...).In accordance with the present invention, it is based on SOI commercial substrates (Silicon On Insulator): silicon over insulator). The wafer that acts as a substrate must be silicon and will have the proper electrical characteristics for the CMOS manufacturing while insulating oxide thickness and Silicon thickness that make up the SOI structure is chosen in function of the desired micro / nano-system perform. This last layer that will be used to make the micro / nano-system can be silicon or other layer of material on condition that is compatible with the processes of CMOS manufacturing (silicon, SiC, sapphire, ...).

Según el procedimiento que se propone, mediante un proceso previo a las etapas de fabricación de la circuitería CMOS, se prepara la oblea definiendo o seleccionando unas determinadas zonas destinadas a la fabricación de las estructuras dimensiones micro o nanométricas y mediante técnicas de grabado (seco o húmedo) se eliminan posteriormente las capas extras de la oblea para preparar el silicio substrato para la fabricación CMOS.According to the proposed procedure, through a process prior to the manufacturing stages of the circuitry CMOS, the wafer is prepared by defining or selecting certain areas for the manufacture of structures micro or nanometric dimensions and using engraving techniques (dry or wet) the extra layers of the Wafer to prepare the substrate silicon for manufacturing CMOS

Con este procedimiento la fabricación CMOS no se ve alterada por lo que no es necesario modificar las líneas de fabricación establecidas en una "foundry" (fabricación convencional -diseño y métodos de fabricación- de circuitería CMOS por dopaje).With this procedure, CMOS manufacturing is not it is altered so it is not necessary to modify the lines of manufacturing established in a "foundry" Conventional -Design and manufacturing methods- of CMOS circuitry by doping).

Como proceso final, tras las etapas CMOS estándar de la tecnología seleccionada, se fabrica el transductor o transductores mecánicos, tales como: sensores químicos, sensores bioquímicos, sensores de masa, transductores ultrasónicos, espejos para enlaces ópticos y componentes de radiofrecuencia, entre los que se encuentran resonadores, filtros y osciladores.As a final process, after the CMOS stages standard of the selected technology, the transducer is manufactured or mechanical transducers, such as: chemical sensors, sensors biochemicals, mass sensors, ultrasonic transducers, mirrors for optical links and radiofrequency components, between that are resonators, filters and oscillators. 

         \newpage\ newpage

Esta nueva tecnología permite la utilización de capas estructurales y sacrificiales para el transductor mecánico independientes de la tecnología CMOS utilizada. Así se pueden seleccionar materiales con características mecánicas apropiadas para cada aplicación, lo que hace muy versátil esta técnica.This new technology allows the use of structural and sacrificial layers for the mechanical transducer independent of the CMOS technology used. So you can select materials with appropriate mechanical characteristics for each application, which makes this technique very versatile.

Breve descripción de los dibujosBrief description of the drawings

Las anteriores y otras ventajas y características se comprenderán más plenamente a partir de la siguiente descripción de los dibujos adjuntos, que reflejan la transformación de una oblea SOI virgen antes de aplicar el procedimiento propuesto y el resultado obtenido tras dicha aplicación.The above and other advantages and features will be more fully understood from the following description of the attached drawings, which reflect the transformation of a virgin SOI wafer before applying the proposed procedure and the result obtained after said application.

En dichos dibujos:In these drawings:

la Fig. 1 muestra mediante dos vistas, una en planta y otra en alzado, una oblea SOI utilizable para la formación de circuitería electrónica y de MEMS/NEMS según el procedimiento propuesto por la presente invención,
yFig. 1 shows through two views, one in plan and one in elevation, a SOI wafer usable for the formation of electronic circuitry and MEMS / NEMS according to the procedure proposed by the present invention,
Y

la Fig. 2 muestra una sección ampliada de la oblea de la Fig. 1 previa y su transformación una vez ha sido utilizada para fabricar circuitos integrados según el procedimiento propuesto por la presente invención.Fig. 2 shows an enlarged section of the Wafer of the previous Fig. 1 and its transformation once has been used to manufacture integrated circuits according to the procedure proposed by the present invention.

Descripción de los dibujos como base de la invenciónDescription of the drawings as the basis of the invention

La presente invención concierne a un procedimiento de fabricación de circuitos integrados con circuitería electrónica y MEMS/NEMS, del tipo que comprende utilizar para la formación de dicha circuitería electrónica y de dichos sistemas micro/nano-electromecánicos, una estructura de al menos tres capas, tal como la estructura SOI ilustrada por la Fig. 1:The present invention concerns a integrated circuit manufacturing procedure with electronic circuitry and MEMS / NEMS, of the type comprising use for the formation of said electronic circuitry and of said micro / nano-electromechanical systems, a structure of at least three layers, such as the SOI structure illustrated by Fig. 1:

\bullet?
una inferior o de base destinada a ser utilizada para formar dichos circuitos electrónicos;a lower or base intended to be used to form said electronic circuits;

\bullet?
una capa intermedia aislante; yan intermediate insulating layer; Y

\bullet?
una capa superior destinada a formar, al menos en parte, dichos MEMS/NEMS.a top layer intended for form, at least in part, said MEMS / NEMS.

El procedimiento propuesto por la presente invención está caracterizado porque dicha estructura de al menos tres capas es un substrato cuyas capas están unidas entre sí previamente a la formación en las mismas tanto de los citados circuitos electrónicos como de los referidos MEMS/NEMS, formándose preferentemente estos últimos entre la capa superior y la capa intermedia.The procedure proposed herein invention is characterized in that said structure of at least three layers is a substrate whose layers are joined together prior to training in both of those cited electronic circuits such as those referred to MEMS / NEMS, forming preferably the latter between the upper layer and the layer intermediate.

En la Fig. 1 se muestra una oblea SOI de diámetro d_{obl}, donde pueden apreciarse las tres capas citadas, con sus respectivos grosores t_{sub}, t_{ox} y t_{si} indicados, los cuales han sido escogidos de manera que sean adecuados para la formación de la circuitería CMOS, en el caso de la capa base, y adecuados para la formación de los MEMS/NEMS, en el caso de las otras dos capas.A wafer SOI of diameter d_ {obl}, where the three layers mentioned can be seen, with their respective thicknesses t_ {sub}, t_ {ox} and t_ {si} indicated, which have been chosen so that they are suitable for the formation of the CMOS circuitry, in the case of the base layer, and suitable for the formation of MEMS / NEMS, in the case of the other two layers.

Las características eléctricas de las capas son las adecuadas para los componentes que van a ser formados en ellas, no necesitando por tanto que, por ejemplo la capa inferior, en general consistente en un substrato de silicio, reúna unas características eléctricas adecuadas para la formación de la circuitería CMOS y también de los MEMS/NEMS, sino única y específicamente para la formación de la circuitería CMOS.The electrical characteristics of the layers are suitable for the components that are going to be formed in them, not needing therefore that, for example the lower layer, in general consisting of a silicon substrate, gather some electrical characteristics suitable for the formation of the CMOS circuitry and also MEMS / NEMS, but unique and specifically for the formation of the CMOS circuitry.

El procedimiento propuesto por la presente invención comprende, en primer lugar definir unas zonas donde se pretenden formar los MEMS/NEMS, tanto de la capa superior como, preferentemente, también de la intermedia, tras lo cual se eliminan el resto de ambas capas, es decir las partes no comprendidas en dichas zonas seleccionadas, dejando así acceso a la capa de base para proceder a un tratamiento de dicha capa base o substrato para formar en la misma los citados circuitos electrónicos mediante técnicas convencionales.The procedure proposed herein In the first place, the invention comprises defining areas where they intend to form MEMS / NEMS, both of the upper layer and, preferably, also from the intermediate, after which they are removed the rest of both layers, that is the parts not included in said selected areas, thus allowing access to the base layer to proceed with a treatment of said base layer or substrate for form in said electronic circuits through conventional techniques

En la Fig. 2 puede apreciarse un trozo de una oblea SOI antes (imagen superior) y después (imagen inferior) de la formación de la circuitería electrónica y los MEMS/NEMS.In Fig. 2 a piece of a Wafer SOI before (top image) and after (bottom image) of the formation of electronic circuitry and MEMS / NEMS.

Las tres capas básicas necesarias para la aplicación del procedimiento propuesto, se han indicado en dicha Fig. 2 como SiO_{2} la intermedia, y como Si las otras dos, aunque cada una de dichas capas de silicio no serán necesariamente iguales sino, como se ha apuntado arriba, de las características eléctricas adecuadas para la fabricación de circuitería CMOS, la inferior, y de los MEMS/NEMS, la superior.The three basic layers necessary for the application of the proposed procedure, have been indicated in said Fig. 2 as SiO2 the intermediate, and as If the other two, although each of these layers of silicon will not necessarily be same but, as noted above, the characteristics electrical systems suitable for the manufacture of CMOS circuitry, the lower, and the MEMS / NEMS, the upper.

En la imagen inferior de la Fig. 2 puede observarse un componente CMOS formado en la capa inferior mediante un pozo definido en dicha capa inferior de silicio, un MEMS/NEMS definido en la capa superior de silicio soportado en parte por la capa de óxido intermedia SiO_{2}, y en parte en voladizo debido a la eliminación de parte de dicha capa intermedia, con el fin de que el MEMS/NEMS pueda moverse mecánicamente.In the lower image of Fig. 2 you can a CMOS component formed in the lower layer can be observed by a well defined in said lower silicon layer, a MEMS / NEMS defined in the silicon top layer supported in part by the SiO2 intermediate oxide layer, and partly cantilevered due to the removal of part of said intermediate layer, so that MEMS / NEMS can move mechanically.

Se muestran otra serie de elementos y capas en dicha Fig. 2, tales como los correspondientes a las conexiones eléctricas (mostradas en sección) que conectan los MEMS/NEMS con la circuitería CMOS, así como una capa de pasivación posteriormente superpuesta sobre las zonas del circuito integrado que ocupa la circuitería CMOS, dejando al aire el MEMS/NEMS ilustrado, o gran parte de él.Another series of elements and layers are shown in said Fig. 2, such as those corresponding to the connections electrical (shown in section) that connect the MEMS / NEMS with the CMOS circuitry, as well as a passivation layer later superimposed on the zones of the integrated circuit that occupies the CMOS circuitry, leaving the illustrated MEMS / NEMS on air, or large part of him.

La imagen inferior de la Fig. 2 solamente ilustra un ejemplo de realización de un circuito integrado conseguido mediante la aplicación del procedimiento propuesto, pero un experto en la materia podría conseguir realizar circuitos integrados distintos al ilustrado sin salirse del alcance de la invención según está definido en las reivindicaciones adjuntas.The bottom image of Fig. 2 only illustrates an embodiment of an integrated circuit achieved by applying the proposed procedure, but a subject matter expert could get circuits integrated other than illustrated without going beyond the scope of the invention as defined in the appended claims.

Claims (16)

1. Procedimiento de fabricación de circuitos integrados con circuitería electrónica y MEMS/NEMS, del tipo que comprende utilizar para la formación de dicha circuitería electrónica y de dichos sistemas micro/nano-electromecánicos, una estructura de al menos tres capas:1. Circuit manufacturing procedure integrated with electronic circuitry and MEMS / NEMS, of the type that comprises using for the formation of said circuitry electronics and such systems micro / nano-electromechanical, a structure of al minus three layers:
\bullet?
una inferior o de base destinada a ser utilizada para formar dichos circuitos electrónicos;a lower or base intended to be used to form said electronic circuits;
\bullet?
una capa intermedia aislante; yan intermediate insulating layer; Y
\bullet?
una capa superior destinada a formar, al menos en parte, dichos MEMS/NEMS,a top layer intended for form, at least in part, said MEMS / NEMS,
estando dicho procedimiento caracterizado porque dicha estructura de al menos tres capas es un substrato cuyas capas están unidas entre sí previamente a la formación en las mismas tanto de los citados circuitos electrónicos como de los referidos MEMS/NEMS.said process being characterized in that said structure of at least three layers is a substrate whose layers are linked together prior to the formation therein of both said electronic circuits and those referred MEMS / NEMS. 2. Procedimiento según la reivindicación 1, caracterizado porque comprende la definición de unas zonas seleccionadas en al menos dicha capa superior destinadas a la formación de dichos MEMS/NEMS.2. Method according to claim 1, characterized in that it comprises the definition of selected areas in at least said upper layer intended for the formation of said MEMS / NEMS. 3. Procedimiento según la reivindicación 2, caracterizado por la eliminación de parte de la citada capa superior no comprendida en dichas zonas seleccionadas.3. Method according to claim 2, characterized by the removal of part of said upper layer not included in said selected areas. 4. Procedimiento según la reivindicación 3, caracterizado porque dicha eliminación se realiza por una técnica de grabado.4. Method according to claim 3, characterized in that said removal is carried out by an engraving technique. 5. Procedimiento según la reivindicación 4, caracterizado porque dicha técnica de grabado es una técnica de grabado en seco o en húmedo.5. Method according to claim 4, characterized in that said etching technique is a dry or wet etching technique. 6. Procedimiento según la reivindicación 3, caracterizado porque comprende la definición de unas zonas seleccionadas en al menos dicha capa intermedia y la eliminación de una parte de dicha capa intermedia no delimitada en dichas zonas seleccionadas, dejando acceso a la capa de base para proceder a un tratamiento de dicha capa base o substrato para formar en la misma los citados circuitos electrónicos.Method according to claim 3, characterized in that it comprises the definition of selected zones in at least said intermediate layer and the elimination of a part of said intermediate layer not delimited in said selected zones, allowing access to the base layer to proceed to a treatment of said base layer or substrate to form said electronic circuits therein. 7. Procedimiento según la reivindicación 6, caracterizado porque para al menos uno de dichos MEMS/NEMS la zona de la capa intermedia situada por debajo de la capa superior la cual configurará, al menos en parte, dicho MEMS/NEMS es de una extensión menor.Method according to claim 6, characterized in that for at least one of said MEMS / NEMS the zone of the intermediate layer located below the upper layer which will configure, at least in part, said MEMS / NEMS is of a smaller extent . 8. Procedimiento según la reivindicación 6, caracterizado porque para al menos uno de dichos MEMS/NEMS la zona de la capa intermedia situada por debajo de la capa superior la cual configurará, al menos en parte, dicho MEMS/NEMS es de una extensión igual.Method according to claim 6, characterized in that for at least one of said MEMS / NEMS the zone of the intermediate layer located below the upper layer which will configure, at least in part, said MEMS / NEMS is of an equal extent . 9. Procedimiento según la reivindicación 6, caracterizado porque para al menos uno de dichos MEMS/NEMS la zona de la capa intermedia situada por debajo de la capa superior la cual configurará, al menos en parte, dicho MEMS es de una extensión superior.A method according to claim 6, characterized in that for at least one of said MEMS / NEMS the zone of the intermediate layer located below the upper layer which will, at least in part, configure said MEMS is of a greater extent. 10. Procedimiento según una cualquiera de las reivindicaciones anteriores en donde dicha capa intermedia es una capa sacrificial y porque en base a al menos una parte de la misma se obtiene la formación de dichos MEMS/NEMS junto con dicha capa superior.10. Procedure according to any one of the previous claims wherein said intermediate layer is a sacrificial layer and because based on at least a part of it the formation of said MEMS / NEMS together with said layer is obtained higher. 11. Procedimiento según una cualquiera de las reivindicaciones anteriores, caracterizada porque dicha capa de base o substrato es de Silicio.11. Method according to any one of the preceding claims, characterized in that said base or substrate layer is Silicon. 12. Procedimiento según una cualquiera de las anteriores reivindicaciones caracterizado porque dicha capa intermedia es un óxido.12. Method according to any one of the preceding claims characterized in that said intermediate layer is an oxide. 13. Procedimiento según la reivindicación 12, caracterizado porque dicha capa superior es de un material escogido entre el grupo que comprende Si, SiC o zafiro.13. Method according to claim 12, characterized in that said upper layer is made of a material chosen from the group comprising Si, SiC or sapphire. 14. Procedimiento según la reivindicación 12, caracterizado porque dicho substrato es una estructura SOI en la forma de una oblea.14. Method according to claim 12, characterized in that said substrate is an SOI structure in the form of a wafer. 15. Procedimiento según la reivindicación 11 caracterizado porque dicha circuitería electrónica formada en dicho substrato es circuitería CMOS.15. Method according to claim 11 characterized in that said electronic circuitry formed in said substrate is CMOS circuitry. 16. Procedimiento según la reivindicación 1, caracterizado porque dichos MEMS/NEMS son al menos uno del grupo formado por los siguientes elementos: sensores químicos, sensores bioquímicos, sensores de masa, transductores ultrasónicos y componentes de radiofrecuencia, entre los que se encuentran resonadores, filtros y osciladores.16. Method according to claim 1, characterized in that said MEMS / NEMS are at least one of the group consisting of the following elements: chemical sensors, biochemical sensors, mass sensors, ultrasonic transducers and radiofrequency components, among which are resonators, filters and oscillators.
ES200501833A 2005-07-21 2005-07-21 PROCEDURE FOR MONOLITIC INTEGRATION OF HIGH-MECHANICAL MATERIALS WITH INTEGRATED CIRCUITS FOR MEMS / NEMS APPLICATIONS. Expired - Lifetime ES2299298B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
ES200501833A ES2299298B1 (en) 2005-07-21 2005-07-21 PROCEDURE FOR MONOLITIC INTEGRATION OF HIGH-MECHANICAL MATERIALS WITH INTEGRATED CIRCUITS FOR MEMS / NEMS APPLICATIONS.
PCT/ES2006/000428 WO2007010072A2 (en) 2005-07-21 2006-07-21 Method for the monolithic integration of materials of high mechanical quality with integrated circuits for mems/nems applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ES200501833A ES2299298B1 (en) 2005-07-21 2005-07-21 PROCEDURE FOR MONOLITIC INTEGRATION OF HIGH-MECHANICAL MATERIALS WITH INTEGRATED CIRCUITS FOR MEMS / NEMS APPLICATIONS.

Publications (2)

Publication Number Publication Date
ES2299298A1 ES2299298A1 (en) 2008-05-16
ES2299298B1 true ES2299298B1 (en) 2009-04-01

Family

ID=37669173

Family Applications (1)

Application Number Title Priority Date Filing Date
ES200501833A Expired - Lifetime ES2299298B1 (en) 2005-07-21 2005-07-21 PROCEDURE FOR MONOLITIC INTEGRATION OF HIGH-MECHANICAL MATERIALS WITH INTEGRATED CIRCUITS FOR MEMS / NEMS APPLICATIONS.

Country Status (2)

Country Link
ES (1) ES2299298B1 (en)
WO (1) WO2007010072A2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003076330A2 (en) * 2002-03-08 2003-09-18 Cornell Research Foundation, Inc. Silicon carbide microelectromechanical devices with electronic circuitry
WO2004071943A2 (en) * 2003-02-11 2004-08-26 Koninklijke Philips Electronics N.V. Electronic device and its manufacturing method device
EP1452481A2 (en) * 2003-02-07 2004-09-01 Dalsa Semiconductor Inc. Fabrication of advanced silicon-based MEMS devices
WO2005017972A2 (en) * 2003-08-15 2005-02-24 The Charles Stark Draper Laboratory, Inc. Method for microfabricating structures using silicon-on-insulator material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003076330A2 (en) * 2002-03-08 2003-09-18 Cornell Research Foundation, Inc. Silicon carbide microelectromechanical devices with electronic circuitry
EP1452481A2 (en) * 2003-02-07 2004-09-01 Dalsa Semiconductor Inc. Fabrication of advanced silicon-based MEMS devices
WO2004071943A2 (en) * 2003-02-11 2004-08-26 Koninklijke Philips Electronics N.V. Electronic device and its manufacturing method device
WO2005017972A2 (en) * 2003-08-15 2005-02-24 The Charles Stark Draper Laboratory, Inc. Method for microfabricating structures using silicon-on-insulator material

Also Published As

Publication number Publication date
ES2299298A1 (en) 2008-05-16
WO2007010072A3 (en) 2007-05-03
WO2007010072A2 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
TWI500573B (en) Mems device and methods of forming same
US9187317B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
EP3006396B1 (en) Cmos-mems integrated device including multiple cavities at different controlled pressures and methods of manufacture
US9040334B2 (en) MEMS integrated pressure sensor devices and methods of forming same
CN104045047B (en) MEMS Device with a Capping Substrate
TWI326674B (en) Semiconductor apparatus and method for manufacturing the same
US9646874B1 (en) Thermally-isolated silicon-based integrated circuits and related methods
TWI543280B (en) Method for forming MEMS components
WO2019062241A1 (en) Wafer-level system packaging method and packaging structure
TWI523120B (en) Semiconductor structure and method for forming the same
KR20190036490A (en) An integration scheme for wafer level packaging
CN104507854A (en) Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices
JP2011098434A (en) Microelectronics, new structure for micro system, and method for manufacturing the same
US8343789B2 (en) Microstructure device with an improved anchor
JP2008288384A (en) Three-dimensional laminated device, manufacturing method thereof, and bonding method of three-dimensional laminated device
CN107068571A (en) Manufacture the method and related semiconductor structure of the semiconductor structure containing high resistivity layer
ES2299298B1 (en) PROCEDURE FOR MONOLITIC INTEGRATION OF HIGH-MECHANICAL MATERIALS WITH INTEGRATED CIRCUITS FOR MEMS / NEMS APPLICATIONS.
TWI715891B (en) Method for forming semiconductor device structure
JP5544166B2 (en) Deformable integrated circuit device
JP2017526178A (en) Semiconductor structure with multiple active layers in an SOI wafer
TWI698391B (en) Mems pressure sensor and method of manufacturing mems pressure sensor
TWI862259B (en) Semiconductor structure and manufacturing method thereof
JP4808971B2 (en) Manufacturing method of fine structure
CN116514050A (en) Motion sensor and method of manufacturing the same
TW202534030A (en) Method for producing a coupled wafer

Legal Events

Date Code Title Description
EC2A Search report published

Date of ref document: 20080516

Kind code of ref document: A1

FG2A Definitive protection

Ref document number: 2299298B1

Country of ref document: ES

FA2A Application withdrawn

Effective date: 20091029