WO2007007371A1 - 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム - Google Patents

回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム Download PDF

Info

Publication number
WO2007007371A1
WO2007007371A1 PCT/JP2005/012567 JP2005012567W WO2007007371A1 WO 2007007371 A1 WO2007007371 A1 WO 2007007371A1 JP 2005012567 W JP2005012567 W JP 2005012567W WO 2007007371 A1 WO2007007371 A1 WO 2007007371A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
circuit simulation
voltage
polarization
function
Prior art date
Application number
PCT/JP2005/012567
Other languages
English (en)
French (fr)
Inventor
Tetsuro Tamura
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2007524469A priority Critical patent/JP4893622B2/ja
Priority to PCT/JP2005/012567 priority patent/WO2007007371A1/ja
Publication of WO2007007371A1 publication Critical patent/WO2007007371A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Definitions

  • Circuit simulation method circuit simulation apparatus, and circuit simulation program
  • the present invention relates to a semiconductor device circuit simulation method, a simulation apparatus, and a simulation program using a ferroelectric thin film capacitor.
  • FIG. 15 is a diagram showing the change of polarization with respect to the applied voltage of the ferroelectric thin film capacitor. As shown in Fig. 15, there is a unique hysteresis phenomenon in ferroelectric polarization, and the polarization response (hereinafter also referred to as “minor loop”) varies depending on the history of applied voltage. First of all, it is necessary to classify cases.
  • the rate of polarization change is finite and depends on the applied voltage, there are infinite combinations of voltage and time considering this. Therefore, the conventional simulation model is limited to cases where the usable conditions are simple, for example, when the applied voltage is constant or the voltage change is sufficiently slow compared with the speed of the polarization change.
  • Patent Document 1 among the hysteresis characteristics of applied voltage, V without spontaneous polarization inversion, at least part of non-inversion term and at least part of inversion term with spontaneous polarization inversion. And a simulation apparatus and a method for obtaining a history characteristic by obtaining a saturation function and combining a non-inversion term and an inversion term, respectively.
  • the saturation function does not include the term of time and accurately reflects the history characteristics.
  • Patent Document 2 in consideration of time dependence, the ferroelectric polarization is inverted into non-inverted and non-inverted parts, and the amount of change in polarization per unit time is expressed as (uninverted polarization) X ( (Probability of inversion) (Already inverted polarization amount) X (Probability of inversion in the reverse direction) and the inversion probability as a voltage-dependent parameter, a simulation method for calculating the time dependence of polarization inversion is disclosed. .
  • this simulation method has a problem that it is difficult to obtain a parameter that reproduces a response to an arbitrary voltage change such as a minor loop.
  • Patent Document 3 in consideration of time dependence, in a ferroelectric capacitor, it is possible to predict a decrease in the bit line potential accompanying an increase in frequency.
  • a simulation method and a simulation program capable of deriving the relationship between the coercive force and the coercive voltage are disclosed. However, it is not compatible with semiconductor device circuits with an operating speed of the order of 10 ns. In addition, there is a problem that the response to any voltage change such as a minor loop cannot be reproduced.
  • Patent Document 1 Japanese Patent Laid-Open No. 9 204414
  • Patent Document 2 Japanese Patent Laid-Open No. 11-163280
  • Patent Document 3 Japanese Unexamined Patent Publication No. 2003-218345
  • the present invention has been made in view of the above-described problems, and can accurately reproduce the operation of a semiconductor circuit using a ferroelectric capacitor regardless of the ferroelectric material of the ferroelectric capacitor.
  • Simulation method, simulation apparatus and simulation The challenge is to provide a program. Means for solving the problem
  • the present invention is characterized by the following.
  • a ferroelectric thin film capacitor is expressed by connecting multiple capacitor elements, which are the series connection force of a resistor and a capacitor, in parallel, and the polarization inversion response is reproduced using the saturation polarization, coercive voltage and resistance of the capacitor element as a parameter.
  • the resistor sets the current value as a function of the voltage across the resistor and the polarization value of the capacitor, and reproduces the operation of the circuit including the ferroelectric thin film capacitor.
  • the polarization reversal response of the ferroelectric capacitor can be accurately reproduced, so that it is possible to accurately analyze the semiconductor circuit including the ferroelectric capacitor.
  • the function expressing the current value of the resistor is expressed by a voltage V applied to both ends of the resistor.
  • FIG. 1 shows a parallel capacitor model replaced as an equivalent circuit of a ferroelectric capacitor.
  • FIG. Using this parallel capacitor model a single ferroelectric capacitor can be expressed by paralleling multiple capacitor elements with different remanent polarization and coercive voltage, thereby changing the polarization of the ferroelectric corresponding to an arbitrary voltage history. Can be reproduced and accurate simulation can be performed.
  • Each capacitor element consists of a resistor connected in series with a ferroelectric capacitor. In order to create a simulation model, it is necessary to obtain the characteristics of each capacitor element c to c separately. Below is the simulation model
  • the voltage range to be modeled and the coercive voltage section when dividing into parallel elements.
  • the voltage range of ⁇ 2.25V to + 2.25V is divided into 15 sections, and the voltage interval is set to 0.3V.
  • FIG. 1 shows the ferroelectric capacitor to be modeled.
  • a capacitor with an area of about 100 m 2 is used to measure in the order of ns.
  • Figure 2 shows the voltage applied to the capacitor and its response waveform. Apply the voltage in any of the above 15 sections as a pulse as shown in Fig. 2, and measure the response waveform in part (1).
  • V, V, V are the voltage applied to the capacitor and its response waveform.
  • FIG. 3 is a diagram showing the relationship between the response curve corresponding to the pulse of FIG. 2 and the coercive voltage of the contributing capacitor element. This shows the principle by which the polarization response of a capacitor element with a certain coercive voltage (+ V, –V) is separated by this measurement.
  • V, V, and V the three voltage levels shown in Figure 2 are V, V, and V
  • Vj V ((3), (4)).
  • FIG. 5 is a diagram showing the relationship between the polarization P and the voltage V across the resistor. As shown in Figure 5,
  • the resistance can be expressed by (PZdt)
  • the resistance R (R to R) can be obtained by R2VZ (dPZdt).
  • Fig. 7 is a diagram showing a comparison between the calculation results of the characteristics of a ferroelectric capacitor using a parallel capacitor model and actual measurements.
  • Fig. 7 (a) shows the hysteresis loop
  • Fig. 7 (b) shows the voltage / time dependence of the polarization inversion response. As shown in Fig. 7, the calculation result and the actual measurement are almost coincident (fitting).
  • FIG. 8 is a diagram showing the voltage 'time dependence of the polarization reversal response of the capacitor element obtained in a PZT material different from the above.
  • FIG. 9 is a diagram showing the relationship between the voltage and current applied to the resistance in the capacitor element in which the polarization reversal response in FIG. 8 is converted.
  • Figure 10 shows a comparison between the polarization inversion response calculated with the conventional calculation model using the results of Figs. It is a figure.
  • a PZT material hereinafter referred to as PZT-2
  • the voltage interval is 0.4 V compared to 0.3 V in FIG. Comparing Fig. 4 with Fig.
  • the ferroelectric material used in Fig. 4 has a linear curve where the polarization changes (the horizontal axis is the logarithm of time), whereas in Fig. 8, the polarization is As the value increases, the slope decreases.
  • the current over conductive pressure curve at each applied voltage is not ride on one curve having a relationship of a conventional calculation model V n.
  • the function ⁇ ⁇ ⁇ ⁇ ⁇ (1 - ⁇ / ⁇ ) m is used, but it is suitable for different ferroelectric materials.
  • the polarization reversal speed is determined by the monotonically increasing function ⁇ ⁇ ⁇ ⁇ with respect to the voltage V and the polarization value ⁇ ⁇
  • 0 is considered to consist of a m, by selecting the function suitable Te cowpea to the characteristics of the polarization inversion, an exact reproduction of the polarization response as a model it is possible according to the present invention.
  • m and n depend on the ferroelectric material used for the ferroelectric capacitor, any number can be used.
  • PZT and PLZT are used as materials, m and n with l ⁇ m ⁇ 3 and 3 ⁇ n ⁇ 5 can be preferably used.
  • FIG. 11 is a flowchart showing the procedure until the simulation model of the present invention is completed. This flowchart can be applied to either creating a program when reproduced with a dedicated simulation device such as SPICE or creating a program when reproducing with a simulation device using a general-purpose computer. .
  • the voltage range to be simulated is divided for each constant voltage. For example, the voltage range of 2.25 to + 2.25V is divided into 15 sections and the voltage interval is set to 0.3V. (Step 1) Next, for the three voltage levels V, V, V as shown in Fig. 3, V, V, V, V, V
  • Step 5 Repeat steps 2 through 4 for all capacitor elements.
  • the polarization saturation value PO of the split response curve is set as the size of each capacitor element. (Step 6)
  • the polarization response curve of the capacitor element shown in Fig. 9 obtained in Step 4 is represented by the relationship between P (C / cm 2 ) vs t (s) and the current I (dPZdt) vs. voltage V (V) shown in Fig. 10. Convert to (
  • Step 8 is proportional to P of each capacitor element.
  • the capacitor element is expressed in a program language corresponding to the simulation apparatus.
  • V shown in Figure 13 is set to VCCS (Voltage Controled C
  • Step 9 When described in another program, for example, it can be represented by an equivalent circuit in which two current sources are connected in series. No. 1
  • the current source of the eye consists of a monotonically increasing function with respect to the voltage when the voltage Vc is higher than Vc and a monotonically decreasing function with respect to the polarization value, and is controlled to be 0 below V, so that the resistance is equivalent.
  • the second current source is equivalent to a capacitor by controlling the current to flow in proportion to the change when the voltage changes. In this way, the capacitor element can be expressed by another program.
  • Step 10 the paraelectric component of the ferroelectric capacitor (value determined by the dielectric constant of the ferroelectric) is measured and placed in parallel with the capacitor element.
  • FIG. 12 is a schematic configuration diagram of a simulation apparatus for realizing the simulation method of the present invention.
  • the simulation device 1 stores an input unit 2, a CPU 3 that performs processing by a program or the like input from the input unit 2, an output unit 4 that outputs a processing result in the CPU 3, and processing contents in the CPU 3. It will also be a force with the memory unit 5 to do.
  • the CPU 3 in the simulation apparatus 1 executes the above-described simulation method, for example, a simulation method program as shown in FIG.
  • the program installed in the simulation apparatus is provided by a recording medium 6 such as a CD-ROM or a floppy (registered trademark) disk. Furthermore, the program may be provided by communication from Sano.
  • the computer system that implements the simulation apparatus 1 reads the program recorded on the recording medium 6 and controls the operation by this program, thereby executing the above-described simulation.
  • FIG. 13 is a diagram showing a description method of the capacitor element in the SPICE simulator.
  • one capacitor element consists of a voltage-controlled current source (VCCS), a simple capacitor, and a force, as shown in Fig. 12.
  • VCCS voltage-controlled current source
  • the equivalent circuit of the capacitor element is composed of a resistor connected in series with the capacitor, and the resistance portion has a voltage V a,
  • the current I flows when the coercive voltage of R c + v c) is exceeded.
  • resistor having the characteristics shown in the above equation is expressed using VCCS on the SPICE simulator.
  • the paraelectric component determined by the dielectric constant of the ferroelectric in the ferroelectric capacitor is measured, and placed in parallel with each capacitor element shown in FIG. 1 to complete the simulation model.
  • this model is incorporated into a ferroelectric memory circuit and executed to reproduce the circuit operation.
  • FIG. 14 is a diagram showing a comparison between the polarization inversion response calculated by the simulation model of the present invention and the actual measurement.
  • the result of calculating the polarization reversal response by applying the above equation to the simulation model is represented by a broken line, and the measured value is represented by a solid line.
  • the accuracy of the simulation is improved compared to the simulation model with only a monotonically increasing function shown in Fig. Fitting was done.
  • the polarization change of the capacitor with respect to an arbitrary voltage history can be accurately reproduced, and the ferroelectric capacitor
  • the accuracy of the operation analysis of the semiconductor device using can be improved.
  • the change in polarization of the ferroelectric capacitor with respect to an arbitrary voltage history can be accurately reproduced, and it can be applied to different types of ferroelectric materials. This greatly contributes to improving the accuracy of operation analysis of semiconductor devices using ferroelectric capacitors.
  • FIG. 1 is a diagram showing a parallel capacitor model replaced as an equivalent circuit of a ferroelectric capacitor.
  • FIG. 3 is a diagram showing a relationship between a response curve corresponding to the pulse in FIG. 2 and a coercive voltage of a contributing capacitor element.
  • FIG. 4 is a diagram showing the voltage 'time dependence of the polarization reversal response of capacitor elements separated by measurement.
  • This figure shows a comparison between the calculation results of the characteristics of a ferroelectric capacitor using a parallel capacitor model and actual measurements.
  • FIG. 8 is a graph showing the voltage / time dependence of the polarization reversal response of capacitor elements obtained in different PZT materials.
  • FIG. 9 is a diagram showing the relationship between the voltage and current applied to the resistance in the capacitor element in which the polarization reversal response in FIG. 8 is converted.
  • FIG. 10 is a diagram showing a comparison between the polarization reversal response calculated by the conventional calculation model to which the results of FIGS. 8 and 9 are applied and the actual measurement.
  • FIG. 11 is a flowchart showing a procedure until the simulation model of the present invention is completed.
  • FIG. 12 is a schematic configuration diagram of a simulation apparatus for realizing the simulation method of the present invention.
  • FIG. 13 is a diagram showing a description method of a capacitor element in a SPICE simulator.
  • FIG. 14 is a diagram showing a comparison between the polarization inversion response calculated by the simulation model of the present invention and the actual measurement.
  • FIG. 15 is a diagram showing a change in polarization with respect to an applied voltage of a ferroelectric thin film capacitor. Explanation of symbols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

　強誘電体キャパシタの強誘電体材料に左右されることなく、精度良く強誘電体キャパシタを用いる半導体回路の動作を再現することができるシミュレーション方法、シミュレーションプログラム及びシミュレーション装置を提供することを課題とする。強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗をパラメータとして用いて分極反転応答を再現する回路シミュレーション方法において、前記抵抗は、その電流値を抵抗の両端にかかる電圧ＶＲ及び前記キャパシタの分極値Ｐの関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現することを特徴とする。

Description

明 細 書
回路シミュレーション方法、回路シミュレーション装置及び回路シミュレ一 シヨンプログラム 技術分野
[0001] 本発明は、強誘電体薄膜キャパシタを用いる半導体デバイス回路のシミュレーショ ン方法、シミュレーション装置及びシミュレーションプログラムに関する。
背景技術
[0002] 強誘電体薄膜キャパシタを用いる強誘電体メモリ（FRAM)は、不揮発、低消費電 力という特長を有することから、 PDA等の携帯機器を中心にその用途の拡大が見込 まれている。強誘電体メモリは、キャパシタ膜に強誘電体を用いる他は、 DRAMとほ ぼ同じ構造で作製でき、高集積ィ匕が可能であり、さら〖こ、強誘電体の分極反転を利 用するため、データは不揮発であり、また書き換えを高速、かつ低電力で行うことが できる。
強誘電体メモリは、分極反転の大きさおよび変化の速度がデバイスの特性を決定 するため、これらを正確に再現できるシミュレーションモデルを用いて回路設計を行う ことが信頼性保証や設計期間短縮のために重要である。ところが、強誘電体の印加 電圧に対する動作特性は複雑であるために、シミュレーションモデルの作成は困難 である。図 15は、強誘電体薄膜キャパシタの印加電圧に対する分極の変化を示す 図である。図 15に示すように、強誘電体の分極には特有のヒステリシス現象があり、 印加した電圧の履歴により、分極応答（以下、「マイナーループ」ともいう。）が異なる ため、一つの関数では表せず、場合分けが必要になる。さらに、分極変化の速度が 有限で、しかも印加電圧に依存するため、これを考慮すると電圧'時間の組合せは無 限に存在する。従って、従来のシミュレーションモデルでは、使用できる条件が単純 な場合、例えば、印加電圧が一定又は電圧変化が分極変化の速度と比較して十分 遅い場合等に限られていた。
[0003] 例えば、特許文献 1では、印加電圧の履歴特性のうち、自発分極の反転を伴わな V、非反転項の少なくとも一部および自発分極の反転を伴う反転項の少なくとも一部を 、それぞれ、飽和関数として求め、非反転項と反転項とを合成することにより履歴特 性を求めるシミュレーション装置及び方法が開示されている。しかしながら、飽和関数 に時間の項が含まれておらず、正確に履歴特性を反映して 、な 、と 、う問題点があ つた o
一方、特許文献 2では、時間依存を考慮して、強誘電体の分極が反転した部分と 未反転の部分とに分け、単位時間当たりの分極変化量を、（未反転の分極量） X (反 転の確率） （既に反転した分極量） X (逆向きに反転する確率）とし、反転確率を電 圧に依存したパラメータとして、分極反転の時間依存を計算するシミュレーション方 法が開示されている。しかしながら、このシミュレーション方法では、マイナーループ 等の任意の電圧変化に対する応答を再現するパラメータを求めることは困難であると いう問題点があった。
また、特許文献 3では、時間依存を考慮して、強誘電体キャパシタにおいて、周波 数の増加に伴うビット線電位の低下を予測することを可能にするため、強誘電体を分 極反転させる周波数と抗電圧との関係を導くことが可能なシミュレーション方法及び そのシミュレーションのプログラムが開示されている。しかしながら、 10nsオーダーの 動作速度の半導体デバイス回路に対応したものではなぐさらに、マイナーループ等 の任意の電圧変化に対する応答を再現できないという問題点があった。
さら〖こ、強誘電体材料は種類が多いため、これらの特性をできるだけ正確に再現す ることが要求される。ところが、上記いずれの特許文献も、強誘電体材料が異なる場 合の適用の可能性については記載がなく不明である。
[0004] 特許文献 1 :特開平 9 204414号公報
特許文献 2：特開平 11― 163280号公報
特許文献 3 :特開 2003— 218345号公報
発明の開示
発明が解決しょうとする課題
[0005] 本発明は、上記問題点に鑑みなされたものであり、強誘電体キャパシタの強誘電体 材料に左右されることなぐ強誘電体キャパシタを用いる半導体回路の動作を正確に 再現することができるシミュレーション方法、シミュレーション装置及びシミュレーション プログラムを提供することを課題とする。 課題を解決するための手段
[0006] 上記課題を解決するために、本発明は以下のことを特徴とする。
強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続力 なるキャパシタ要素 を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗を ノ ラメータとして用いて分極反転応答を再現する回路シミュレーション方法において 、前記抵抗は、その電流値を抵抗の両端にカゝかる電圧及び前記キャパシタの分極値 の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現するこ とを特徴とする。
本発明によれば、強誘電体キャパシタの分極反転応答を精度良く再現できるので、 強誘電体キャパシタを含む半導体回路を正確に解析することが可能である。
[0007] また、前記抵抗の電流値を表現する関数は、前記抵抗の両端に力かる電圧 Vに
R
対する単調増加関数 (i^v n)と、前記キャパシタの分極値 Pに対する単調減少関数
R
(lcx (l -P/P )m、 [pは分極の飽和値])とからなる関数を設定することを特徴とす
0 0
る。
本発明によれば、異なる材料の PZTからなる強誘電体キャパシタ用いても、正確に それを用いる半導体回路の動作を再現することが可能である。
発明の効果
[0008] 本発明により、強誘電体キャパシタの強誘電体材料に左右されることなぐ強誘電 体キャパシタを用いる半導体回路の動作を正確に再現することができるシミュレーシ ヨン方法、シミュレーション装置及びシミュレーションプログラムを提供することができる
発明を実施するための最良の形態
[0009] 以下に、本発明を実施するための最良の形態を図面に基づいて説明する。なお、 以下の説明はこの発明の最良の形態の例であって、いわゆる当業者は特許請求の 範囲内で、変更 ·修正をして他の実施形態をなすことは容易であり、以下の説明が特 許請求の範囲を限定するものではな 、。
[0010] 図 1は、強誘電体キャパシタの等価回路として置き換えた並列キャパシタモデルを 示す図である。この並列キャパシタモデルを用いて、 1つの強誘電体キャパシタを、 異なる残留分極と抗電圧とを持つ複数のキャパシタ要素の並列によって表現すること により、任意の電圧履歴に対応する強誘電体の分極変化を再現し、正確なシミュレ ーシヨンを行うことができる。各キャパシタ要素は、強誘電体キャパシタと直列に接続 された抵抗とからなる。シミュレーションモデルを作成するためには、各キャパシタ要 素 c〜cの特性を分離して求める必要がある。以下にそのシミュレーションモデルの
0 n
作成について説明する。
まず、モデル化を行う電圧範囲及び並列要素に分割する際の抗電圧の区間を設 定する。ここでは、例えば、—2. 25V〜 + 2. 25Vの電圧範囲を 15の区間に区切り 電圧間隔を 0. 3Vとする。
次に、モデルィ匕の対象となる強誘電体キャパシタの測定を行う。 nsオーダーの測定 をするため面積が 100 m2程度のキャパシタを用いる。図 2は、キャパシタに印加し た電圧とその応答波形を示す図である。上記 15の区間の任意の区間の電圧を図 2 に示すようなパルスとして印加して、（1)の部分の応答波形を測定する。 V、 V、 Vは
i j k
、各々 i、j、k番目の区切りの電圧値である（i、 j、k=0、 1、 、 15)。図 3は、図 2 のパルスに対応する応答曲線と、寄与するキャパシタ要素の抗電圧との関係を示す 図である。この測定によりある抗電圧（+V、— V )を持つキャパシタ要素の分極応 答が分離される原理を示している。図 2に示す 3つの電圧レベルが V、 V、 Vの場合
i j k
、電圧を Vに下げた段階で、キャパシタのうち V >vであるキャパシタ要素が分極 反転し、下向きの分極状態 (P = 0)となる。ここ力 電圧を Vまで上げると、 +v <v であるキャパシタ要素が再び分極反転し、上向きの分極状態となる（P = P )。最後に
0 電圧を Vに上げると残りの部分（一 V >V、 +V >V )の、電圧 Vkに対する分極応 k c i c j
答 (P t曲線)が得られる（1)。
次に、 Vの電圧を 1区間ずらし、 V として同様の測定を行うと得られる応答は（一 i i+ 1
V >V 、 +V〉V )の部分の、電圧 Vに対する P— t曲線である（2)。（1)から（2) c i+ 1 c j k
を差し引くことにより（Vく V <V 、 +V〉V )のキャパシタ要素の Vに対する応
i c i + 1 c j k
答が求められる。さらに Vjを V とした測定も行い（（3)、（4) )、最終的に く Ve <V 、V く +Vく V )のキャパシタ要素の分極応答 [= ( (3)—（4) )一（（1)一（ i+ 1 j - 1 c j 2) ) ]が求まり、 Vc及び +Vcの範囲を限定することができる。
[0012] 図 4は、測定により分離されたキャパシタ要素の分極反転応答の電圧'時間依存性 を示す図である。強誘電体として PZTを用いたキャパシタについて +V =0. 45Vの 結果を示したものである。 -Vについては、データのノイズを減らすため各— Vに対 する結果を全て足し合わせてある。図 4に示すように、飽和分極は電圧に係わらず一 定で、分極反転が印加電圧の増加とともに速くなる。この飽和分極の値はキャパシタ 要素の平行四辺形のヒステリシスループの高さ P
0となる。
ここで、図 4の結果から抵抗を流れる電流と電圧との関係を求める。
図 5は、分極 Pと抵抗の両端の電圧 Vとの関係を示す図である。図 5に示すように、
R
キャパシタは平行四辺形のヒステリシスループを持つと仮定している。従って、分極値 P力らキャパシタにかかる電圧は V =v + (v -v ) (P/P )となり、よって抵抗
cap j - 1 ] ]_ 1 0
にかかる電圧は V = V -V + (V -V ) (P/P )となる。一方、電流密度は（d
app k ] _ 1 ] j- 1 0
PZdt)で表せるので、抵抗 R(R 〜R )は R二 V Z (dPZdt)で求められる。
O n R
[0013] 図 6は、分極反転応答を換算したキャパシタ要素内の抵抗にカゝかる電圧と電流との 関係を示す図である。上記式により各印加電圧に対する分極応答を変換した結果を 示している。図 6により、各曲線が I V ηで表される関係を有していることがわかる。こ
R
の関係をキャパシタ要素の抵抗の特性として設定すると、シミュレーションにより任意 の電圧に対する強誘電体キャパシタの分極応答を再現することができる。図 7は、並 列キャパシタモデルによる強誘電体キャパシタの特性の計算結果と実測との比較を 示す図である。図 7 (a)はヒステリシスループを示し、図 7 (b)は、分極反転応答の電 圧 ·時間依存性を示している。図 7に示すように、計算結果と実測とが略一致 (フイツ ティング）して 、ることがわ力る。
ところが、上記の工程でモデルを作成しょうとした場合に、 PZTの種類等、強誘電 体材料によっては、図 7に示すように精度よくフィッティングしない場合がある。
[0014] 図 8は、上記とは異なる PZT材料において得られたキャパシタ要素の分極反転応 答の電圧 '時間依存性を示す図である。図 9は、図 8の分極反転応答を換算したキヤ パシタ要素内の抵抗に力かる電圧と電流との関係を示す図である。図 10は、図 8、 9 の結果を適用した従来の計算モデルで計算した分極反転応答と実測との比較を示 す図である。図 8では、図 4で用いた PZT材料とは異なる PZT材料（以下、 PZT— 2と する。）を用いている。なお、図 8では電圧の間隔を、図 4の 0. 3Vに対して、 0. 4Vに している。図 4と図 8とを比較すると、図 4で用いた強誘電体材料では分極が変化する 部分の曲線が直線的であるのに対し (横軸は時間の対数）、図 8の場合は分極が増 加するに従い傾きが小さくなる。この結果、図 9では、各印加電圧における電流ー電 圧曲線が従来の計算モデル V nの関係を有する一つの曲線上に乗らなくなる。こ
R
れを従来の方法でフィッティングしてモデルを作成し、シミュレーションを行うと、その 再現された各印加電圧における電流 電圧曲線が、図 10に示す丸で囲んだ個所に 見られるように実測値と合わない部分が生じ、回路設計時に誤差を発生させる要因と なる。
[0015] そこで、鋭意検討した結果、上述のような異なる PZT材料にも対応することできる関 数として、キャパシタ要素内の抵抗に力かる電圧と電流との関係を示す電圧のみの 関数 ΐ ν ηに、キャパシタの分極値 Ρの関数（1 Ρ/Ρ )mをかけた関数により各曲
R 0
線がフィッティングすることが判明した。
これは、分極反転の初期には、まず強誘電体中の一部に反転領域の核が発生し、 成長していくというモデルを考えたときに、未反転領域が少なくなるとともに新たに発 生する核が減少していくために分極反転速度が急減すると考えることができる。一方 、従来のモデルが適用できる場合では、核発生よりも領域成長が支配的で、未反転 領域の割合には依存しな 、と考えられる。
本発明では ι^ν η· (1 -Ρ/Ρ )mなる関数を用いるが、異なる強誘電体材料に対
R 0
しても一般に分極反転速度は、電圧 Vに対する単調増加関数 ΐ ν ηと、分極値 Ρ〖こ
R
対する単調減少関数 l (1 -P/P
0 )mとからなると考えられ、分極反転の特性によつ て適した関数を選択することにより、本発明に係るモデルのように分極応答の正確な 再現が可能となる。ここで、 m、 nは強誘電体キャパシタに用いる強誘電体材料に依 存しているため、任意の数字を用いることができる。 PZT、 PLZTを材料に用いる場 合は、 l≤m≤3、 3≤n≤5からなる m、 nを好適に用いることができる。
[0016] 以上、本発明のシミュレーションモデルの作成について説明してきた力 さらに、本 発明のシミュレーションモデルを作成する手順をフローチャートに基づいて説明する 。図 11は、本発明のシミュレーションモデルが完成するまでの手順をフローチャート にした図である。このフローチャートは、 SPICE等の専用のシミュレーション装置で再 現する場合のプログラムの作成、又は、汎用のコンピュータを用いたシミュレーション 装置で再現する場合のプログラムの作成のいずれにも適用することが可能である。
[0017] まず、シミュレーションを行う電圧範囲を一定電圧毎に分割する。例えば、 2. 25 〜+ 2. 25Vの電圧範囲を 15区間に区切り電圧間隔を 0. 3Vとする。 （ステップ 1) 次に、図 3に示すような 3つの電圧レベル V、 V、 Vについて、 V、 V 、V、V の
i j k i i+ 1 j j - 1 組み合わせで 4回応答波形を測定する。（ステップ 2)
次に、図 4に示すように、抗電圧を（― V Z+V =V ZV )としたときのキャパシタ要 素の分極反転応答を求める。（ステップ 3)
次に、 V (V )を変化させて、図 9に示すようなキャパシタ要素の分極反転応答の k apply
電圧依存を求める。（ステップ 4)
すべてのキャパシタ要素にっ 、てステップ 2からステップ 4までの手順を繰り返す。（ ステップ 5)
次に、分割応答曲線の分極飽和値 POを各キャパシタ要素の大きさとする。（ステツ プ 6)
次に、ステップ 4で得られた図 9に示すキャパシタ要素の分極応答曲線を P ( C/ cm2) vs t (s)を図 10に示す電流 I (dPZdt) vs電圧 V (V)の関係へ変換する。 (
R
ステップ 7)
次に、図 10に示す各曲線力 式 1 = 1 ·ν η· (1 -P/P )mにより導かれる曲線にフ
O R 0
イツティングするようにパラメータ n、 I、 mを決定する。このときに、キャパシタ要素ごと
0
にパラメータを決定してもよいが、実際には簡便のため全キャパシタ要素に共通の値 を使ってもよい。また、 Iについては各キャパシタ要素の Pに比例させる。（ステップ 8
0 0
)
[0018] 次に、シミュレーション装置に応じたプログラム言語でキャパシタ要素を表現する。
ここで、 SPICEを用いる場合は、図 13に示す Vを VCCS (Voltage Controled C
R
urrent Source)を用いて表現する。（ステップ 9) 他のプログラムで記述する場合 は、例えば、 2つの電流源を直列に接続した等価回路で表すことが可能である。 1番 目の電流源は、それを流れる電流を電圧 Vc以上では電圧に対して単調増加及び分 極値に対する単調減少関数とからなり、 V以下では 0となるように制御して、抵抗を等 価的に表し、 2番目の電流源は、電圧が変化したときにその変化に比例した電流を 流すように制御してキャパシタを等価的に表す。このようにして、キャパシタ要素を他 のプログラムで表現することが可能になる。
次に、強誘電体キャパシタの常誘電成分 (強誘電体の誘電率で決まる値)を測定し 、キャパシタ要素と並列に置く。（ステップ 10)
以上により、強誘電体キャパシタのシミュレーションモデルが完成する。このモデル を FRAM回路等のネットリストに組み込んで回路シミュレーションを実行することがで きる。（ステップ 11)
[0019] 上述したシミュレーション方法は、 SPICE、汎用コンピュータ等のシミュレーション装 置にインストールされたプログラムによって実行される。図 12は、本発明のシミュレ一 シヨン方法を実現するためのシミュレーション装置の概略構成図である。シミュレーシ ヨン装置 1は、入力部 2と、この入力部 2から入力されたプログラム等により処理を行う CPU3と、この CPU3での処理結果を出力する出力部 4と、 CPU3での処理内容を 記憶する記憶部 5と力もなる。シミュレーション装置 1における CPU3では、上述した シミュレーション方法、例えば図 11に示すようなシミュレーション方法のプログラムが 実行される。
さらに、シミュレーション装置にインストールされるプログラムは、例えば、 CD-RO M、フロッピー（登録商標）ディスク等の記録媒体 6によって提供される。さらに、プロ グラムは、例えば、サーノくから通信によって提供されるようにしてもよい。シミュレーシ ヨン装置 1を実現するコンピュータシステムは、記録媒体 6に記録されたプログラムを 読み込み、このプログラムによって動作が制御されることにより、上述したシミュレーシ ヨンを実行する。
実施例
[0020] 以下に、本発明を実施例に基づいて、さらに具体的に説明する。
(実施例 1)
図 13は、 SPICEシミュレータにおけるキャパシタ要素の記述方法を示す図である。 SPICEシミュレータでは、一つのキャパシタ要素は図 12に示すように電圧制御電 流源（Voltage— Controlled Current Source :以下、 VCCS)と、単純キャパシ タと力 構成される。容量 Cは平行四辺形のヒステリシスループの斜辺の傾きに相当 し、 P =C- Δν( Δνは電圧区間の幅）である。
0
キャパシタ要素の等価回路は、キャパシタと直列に接続された抵抗とからなり、抵抗 部分は、電圧 V a 、
R c +v c )の抗電圧を越えたときに電流 Iが流れることで、キヤ
R
パシタの分極ヒステリシスを表すことになる。抗電圧（― V、 +V )以上での電流の大 きさは、 V nの部分に抗電圧分（一V、 +V )のオフセット電圧が入るため、
R c c
l c (v - (+v ))m- (i-p/p )n [v〉
R c 0 +vのとき]
c
I cx - (V
R - (-v c))m- (p/p 0 )n [Vく一 Vのとき]
c
となる。
なお、上記式に示す特性を有する抵抗を、 SPICEシミュレータ上では VCCSを用 いて表現する。
[0021] 次に、強誘電体キャパシタにおける強誘電体の誘電率で決まる常誘電成分を測定 し、図 1に示す各キャパシタ要素と並列に置いてシミュレーションモデルが完成する。 次に、このモデルを強誘電体メモリ回路に組み込んで実行して、回路動作を再現す る。
図 14は、本発明のシミュレーションモデルで計算した分極反転応答と実測との比較 を示す図である。上記式をシミュレーションモデルに適用して分極反転応答を計算し た結果を破線で表し、実測値を実線で表している。図 14に示すように、 PZT—2を用 V、た強誘電体キャパシタにおいても、図 10に示す単調増加関数のみのシミュレーシ ヨンモデルと比較してシミュレーションの精度が向上し、実測値とよくフィッティングし た。
[0022] 本実施例によれば、異なる強誘電体材料を用いる強誘電体キャパシタにお 、ても、 任意の電圧履歴に対するキャパシタの分極変化を正確に再現することができ、強誘 電体キャパシタを使用した半導体デバイスの動作解析の精度を上げることができる。 以上のように、本発明によれば、任意の電圧履歴に対する強誘電体キャパシタの 分極変化を正確に再現することができ、また、種類の異なる強誘電体材料にも対応 することができ、強誘電体キャパシタを使用した半導体デバイスの動作解析の精度向 上に寄与するところが大きい。
図面の簡単な説明
[図 1]強誘電体キャパシタの等価回路として置き換えた並列キャパシタモデルを示す 図である。
圆 2]キャパシタに印カロした電圧とその応答波形を示す図である。
[図 3]図 2のパルスに対応する応答曲線と、寄与するキャパシタ要素の抗電圧との関 係を示す図である。
[図 4]測定により分離されたキャパシタ要素の分極反転応答の電圧'時間依存性を示 す図である。
圆 5]分極 Pと抵抗の両端の電圧 Vとの関係を示す図である。
R
圆 6]分極反転応答を換算したキャパシタ要素内の抵抗にカゝかる電圧と電流との関 係を示す図である。
圆 7]並列キャパシタモデルによる強誘電体キャパシタの特性の計算結果と実測との 比較を示す図である。
[図 8]異なる PZT材料において得られたキャパシタ要素の分極反転応答の電圧 ·時 間依存性を示す図である。
圆 9]図 8の分極反転応答を換算したキャパシタ要素内の抵抗にカゝかる電圧と電流と の関係を示す図である。
[図 10]図 8、 9の結果を適用した従来の計算モデルで計算した分極反転応答と実測と の比較を示す図である。
[図 11]本発明のシミュレーションモデルが完成するまでの手順をフローチャートにした 図である。
[図 12]本発明のシミュレーション方法を実現するためのシミュレーション装置の概略 構成図である。
[図 13]SPICEシミュレータにおけるキャパシタ要素の記述方法を示す図である。 圆 14]本発明のシミュレーションモデルで計算した分極反転応答と実測との比較を示 す図である。 [図 15]強誘電体薄膜キャパシタの印加電圧に対する分極の変化を示す図である。 符号の説明
1 シミュレーション装置
2 入力部
3 CPU
4 出力部
6 記憶媒体

Claims

請求の範囲
[1] 強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続力 なるキャパシタ要素 を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗を ノ ラメータとして用いて分極反転応答を再現する回路シミュレーション方法において 前記抵抗は、その電流値を抵抗の両端にカゝかる電圧及び前記キャパシタの分極値 の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現する ことを特徴とする回路シミュレーション方法。
[2] 請求項 1に記載の回路シミュレーション方法にぉ 、て、
前記抵抗の電流値を表現する関数は、前記抵抗の両端にカゝかる電圧 Vに対する
R
単調増加関数 (ΐ ν η)と、前記キャパシタの分極値 Ρに対する単調減少関数 ( (
R
1 -P/P )m、 [P
0 0は分極の飽和値])とからなる
ことを特徴とする回路シミュレーション方法。
[3] 請求項 2に記載の回路シミュレーション方法において、
mは 1以上、 3以下、 nは 3以上、 5以下の任意の数字を設定する
ことを特徴とする回路シミュレーション方法。
[4] 請求項 1な!、し 3の!、ずれかに記載の回路シミュレーション方法にぉ ヽて、
前記キャパシタ要素を、 2つの電流源の直列回路によって表し、一方の電流源は前 記キャパシタ要素に力かる電圧及び分極値の関数、他方はその電圧の時間変化の 関数である電流を発生することにより、前記強誘電体キャパシタの分極反転応答を再 現する
ことを特徴とする回路シミュレーション方法。
[5] 強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続力もなるキャパシタ要素 を複数並列接続して、前記キャパシタ要素の飽和分極、抗電圧および抵抗特性をパ ラメータとして用いて分極反転応答を再現する回路シミュレーション装置において、 前記抵抗特性は、その電流値を抵抗の両端にカゝかる電圧及び前記キャパシタの分 極値の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現す る ことを特徴とする回路シミュレーション装置。
[6] 請求項 5に記載の回路シミュレーション装置において、
前記キャパシタ要素を、 2つの電流源の直列回路によって表し、一方の電流源は前 記キャパシタ要素に力かる電圧及び分極値の関数、他方はその電圧の時間変化の 関数である電流を発生することにより、前記強誘電体キャパシタの分極反転応答を再 現する
ことを特徴とする回路シミュレーション装置。
[7] 強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続力もなるキャパシタ要素 を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗を ノ ラメータとして用いて分極反転応答の再現を実行させる回路シミュレーション装置 に実行させる回路シミュレーションプログラムにおいて、
前記抵抗は、その電流値を抵抗の両端にカゝかる電圧及び前記キャパシタの分極値 の関数として設定するステップと、前記強誘電体薄膜キャパシタを含む回路の動作を 再現するステップとを回路シミュレーション装置に実行させるための回路シミュレーシ ヨンプログラム。
[8] 請求項 7に記載の回路シミュレーションプログラムにおいて、
前記抵抗の電流値を表現する関数を、前記抵抗の両端にカゝかる電圧 Vに対する
R
単調増加関数 (ΐ ν η)と、前記キャパシタの分極値 Ρに対する単調減少関数 ( (
R
1— PZPO)m、 [Pは分極の飽和値])とからなる関数を回路シミュレーション装置に
0
実行させるための回路シミュレーションプログラム。
[9] 請求項 8に記載の回路シミュレーションプログラムにおいて、
nは 3以上、 5以下、 mは 1以上、 3以下の任意の数字を設定して回路シミュレーショ ン装置に実行させるための回路シミュレーションプログラム。
[10] 請求項 7な!、し 9の!、ずれかに記載の回路シミュレーションプログラムにお!/、て、 前記キャパシタ要素を、 2つの電流源の直列回路によって表すステップであって、 一方の電流源は前記キャパシタ要素に力かる電圧及び分極値の関数として設定す るステップと、他方の電流源はその電圧の時間変化の関数として設定するステップと 前記強誘電体キャパシタの分極反転応答を再現するステップとを回路シミュレーシ ヨン装置に実行させるための回路シミュレーションプログラム。
PCT/JP2005/012567 2005-07-07 2005-07-07 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム WO2007007371A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007524469A JP4893622B2 (ja) 2005-07-07 2005-07-07 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム
PCT/JP2005/012567 WO2007007371A1 (ja) 2005-07-07 2005-07-07 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/012567 WO2007007371A1 (ja) 2005-07-07 2005-07-07 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム

Publications (1)

Publication Number Publication Date
WO2007007371A1 true WO2007007371A1 (ja) 2007-01-18

Family

ID=37636779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012567 WO2007007371A1 (ja) 2005-07-07 2005-07-07 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム

Country Status (2)

Country Link
JP (1) JP4893622B2 (ja)
WO (1) WO2007007371A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329840A (ja) * 2001-02-27 2002-11-15 Fujitsu Ltd 回路シミュレーション方法及び装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329840A (ja) * 2001-02-27 2002-11-15 Fujitsu Ltd 回路シミュレーション方法及び装置

Also Published As

Publication number Publication date
JPWO2007007371A1 (ja) 2009-01-29
JP4893622B2 (ja) 2012-03-07

Similar Documents

Publication Publication Date Title
US8249838B2 (en) Method and apparatus for modeling memristor devices
Bartic et al. Preisach model for the simulation of ferroelectric capacitors
US8780611B2 (en) Determining cell-state in phase-change memory
JP2004200461A5 (ja)
JP2004200461A (ja) 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ
JP6262025B2 (ja) 抵抗メモリ要素の特性化パラメータの形成のための方法および装置
US9236120B2 (en) Read measurement of resistive memory cells
JP2004030887A (ja) ＦｅＲＡＭセルを含む集積回路およびそのテスト方法
US6687173B2 (en) Circuit for testing ferroelectric capacitor in FRAM
US20120327709A1 (en) Programming of phase-change memory cells
WO2007007371A1 (ja) 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム
CN102687029A (zh) 铁电分析装置及其调节铁电畴极化反转速度的方法
Rathore et al. A Compact Model for the Variable Switching Dynamics of HfO 2 Memristors
JP4773625B2 (ja) 回路シミュレーション方法及び装置
Mladenov et al. An Improved Model for Metal Oxide-Based Memristors and Application in Memory Crossbars
JPH11195051A (ja) 強誘電体回路シミュレーション装置
US8380476B2 (en) Modeling of ferroelectric capacitors to include local statistical variations of ferroelectric properties
Tamura et al. A new circuit simulation model of ferroelectric capacitors
TW202001265A (zh) 分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體
US8170858B2 (en) Characterization and modeling of ferroelectric capacitors
Taylor et al. Design and simulation of a quaternary memory cell based on a physical memristor
TW548657B (en) Self-adaptive programming method and apparatus for flash memory analog storage
Sheikholeslami et al. Transient modeling of ferroelectric capacitors for semiconductor memories
CN117634398A (zh) 一种面向阻变存储器的高精度阵列模拟方法
Nannarelli et al. Design and Simulation of a Quaternary Memory Cell based on a Physical Memristor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007524469

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05765584

Country of ref document: EP

Kind code of ref document: A1