JPWO2007007371A1 - 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム - Google Patents
回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム Download PDFInfo
- Publication number
- JPWO2007007371A1 JPWO2007007371A1 JP2007524469A JP2007524469A JPWO2007007371A1 JP WO2007007371 A1 JPWO2007007371 A1 JP WO2007007371A1 JP 2007524469 A JP2007524469 A JP 2007524469A JP 2007524469 A JP2007524469 A JP 2007524469A JP WO2007007371 A1 JPWO2007007371 A1 JP WO2007007371A1
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- polarization
- voltage
- circuit simulation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
強誘電体メモリは、分極反転の大きさおよび変化の速度がデバイスの特性を決定するため、これらを正確に再現できるシミュレーションモデルを用いて回路設計を行うことが信頼性保証や設計期間短縮のために重要である。ところが、強誘電体の印加電圧に対する動作特性は複雑であるために、シミュレーションモデルの作成は困難である。図15は、強誘電体薄膜キャパシタの印加電圧に対する分極の変化を示す図である。図15に示すように、強誘電体の分極には特有のヒステリシス現象があり、印加した電圧の履歴により、分極応答(以下、「マイナーループ」ともいう。)が異なるため、一つの関数では表せず、場合分けが必要になる。さらに、分極変化の速度が有限で、しかも印加電圧に依存するため、これを考慮すると電圧・時間の組合せは無限に存在する。従って、従来のシミュレーションモデルでは、使用できる条件が単純な場合、例えば、印加電圧が一定又は電圧変化が分極変化の速度と比較して十分遅い場合等に限られていた。
一方、特許文献2では、時間依存を考慮して、強誘電体の分極が反転した部分と未反転の部分とに分け、単位時間当たりの分極変化量を、(未反転の分極量)×(反転の確率)−(既に反転した分極量)×(逆向きに反転する確率)とし、反転確率を電圧に依存したパラメータとして、分極反転の時間依存を計算するシミュレーション方法が開示されている。しかしながら、このシミュレーション方法では、マイナーループ等の任意の電圧変化に対する応答を再現するパラメータを求めることは困難であるという問題点があった。
また、特許文献3では、時間依存を考慮して、強誘電体キャパシタにおいて、周波数の増加に伴うビット線電位の低下を予測することを可能にするため、強誘電体を分極反転させる周波数と抗電圧との関係を導くことが可能なシミュレーション方法及びそのシミュレーションのプログラムが開示されている。しかしながら、10nsオーダーの動作速度の半導体デバイス回路に対応したものではなく、さらに、マイナーループ等の任意の電圧変化に対する応答を再現できないという問題点があった。
さらに、強誘電体材料は種類が多いため、これらの特性をできるだけ正確に再現することが要求される。ところが、上記いずれの特許文献も、強誘電体材料が異なる場合の適用の可能性については記載がなく不明である。
強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗をパラメータとして用いて分極反転応答を再現する回路シミュレーション方法において、前記抵抗は、その電流値を抵抗の両端にかかる電圧及び前記キャパシタの分極値の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現することを特徴とする。
本発明によれば、強誘電体キャパシタの分極反転応答を精度良く再現できるので、強誘電体キャパシタを含む半導体回路を正確に解析することが可能である。
本発明によれば、異なる材料のPZTからなる強誘電体キャパシタ用いても、正確にそれを用いる半導体回路の動作を再現することが可能である。
次に、モデル化の対象となる強誘電体キャパシタの測定を行う。nsオーダーの測定をするため面積が100μm2程度のキャパシタを用いる。図2は、キャパシタに印加した電圧とその応答波形を示す図である。上記15の区間の任意の区間の電圧を図2に示すようなパルスとして印加して、(1)の部分の応答波形を測定する。Vi、Vj、Vkは、各々i、j、k番目の区切りの電圧値である(i、j、k=0、1、・・・・・、15)。図3は、図2のパルスに対応する応答曲線と、寄与するキャパシタ要素の抗電圧との関係を示す図である。この測定によりある抗電圧(+Vc、−Vc)を持つキャパシタ要素の分極応答が分離される原理を示している。図2に示す3つの電圧レベルがVi、Vj、Vkの場合、電圧をViに下げた段階で、キャパシタのうち−Vc>Viであるキャパシタ要素が分極反転し、下向きの分極状態(P=0)となる。ここから電圧をVjまで上げると、+Vc<Vjであるキャパシタ要素が再び分極反転し、上向きの分極状態となる(P=P0)。最後に電圧をVkに上げると残りの部分(−Vc>Vi、+Vc>Vj)の、電圧Vkに対する分極応答(P−t曲線)が得られる(1)。
次に、Viの電圧を1区間ずらし、Vi+1として同様の測定を行うと得られる応答は(−Vc>Vi+1、+Vc>Vj)の部分の、電圧Vkに対するP−t曲線である(2)。(1)から(2)を差し引くことにより(Vi<−Vc<Vi+1、+Vc>Vj)のキャパシタ要素のVkに対する応答が求められる。さらにVjをVj−1とした測定も行い((3)、(4))、最終的に(Vi<−Vc<Vi+1、Vj−1<+Vc<Vj)のキャパシタ要素の分極応答[=((3)−(4))−((1)−(2))]が求まり、−Vc及び+Vcの範囲を限定することができる。
ここで、図4の結果から抵抗を流れる電流と電圧との関係を求める。
図5は、分極Pと抵抗の両端の電圧VRとの関係を示す図である。図5に示すように、キャパシタは平行四辺形のヒステリシスループを持つと仮定している。従って、分極値Pからキャパシタにかかる電圧はVcap=Vj−1+(Vj−Vj−1)(P/P0)となり、よって抵抗にかかる電圧はVapp=Vk−Vj−1+(Vj−Vj−1)(P/P0)となる。一方、電流密度は(dP/dt)で表せるので、抵抗R(R0〜Rn)はR=VR/(dP/dt)で求められる。
ところが、上記の工程でモデルを作成しようとした場合に、PZTの種類等、強誘電体材料によっては、図7に示すように精度よくフィッティングしない場合がある。
これは、分極反転の初期には、まず強誘電体中の一部に反転領域の核が発生し、成長していくというモデルを考えたときに、未反転領域が少なくなるとともに新たに発生する核が減少していくために分極反転速度が急減すると考えることができる。一方、従来のモデルが適用できる場合では、核発生よりも領域成長が支配的で、未反転領域の割合には依存しないと考えられる。
本発明ではI∝VR n・(1−P/P0)mなる関数を用いるが、異なる強誘電体材料に対しても一般に分極反転速度は、電圧Vに対する単調増加関数I∝VR nと、分極値Pに対する単調減少関数I∝(1−P/P0)mとからなると考えられ、分極反転の特性によって適した関数を選択することにより、本発明に係るモデルのように分極応答の正確な再現が可能となる。ここで、m、nは強誘電体キャパシタに用いる強誘電体材料に依存しているため、任意の数字を用いることができる。PZT、PLZTを材料に用いる場合は、1≦m≦3、3≦n≦5からなるm、nを好適に用いることができる。
次に、図3に示すような3つの電圧レベルVi、Vj、Vkについて、Vi、Vi+1、Vj、Vj−1の組み合わせで4回応答波形を測定する。(ステップ2)
次に、図4に示すように、抗電圧を(−Vc/+Vc=Vi/Vj)としたときのキャパシタ要素の分極反転応答を求める。(ステップ3)
次に、Vk(Vapply)を変化させて、図9に示すようなキャパシタ要素の分極反転応答の電圧依存を求める。(ステップ4)
すべてのキャパシタ要素についてステップ2からステップ4までの手順を繰り返す。(ステップ5)
次に、分割応答曲線の分極飽和値P0を各キャパシタ要素の大きさとする。(ステップ6)
次に、ステップ4で得られた図9に示すキャパシタ要素の分極応答曲線をP(μC/cm2) vs t(s)を図10に示す電流I(dP/dt) vs電圧VR(V)の関係へ変換する。(ステップ7)
次に、図10に示す各曲線が、式I=I0・VR n・(1−P/P0)mにより導かれる曲線にフィッティングするようにパラメータn、I0、mを決定する。このときに、キャパシタ要素ごとにパラメータを決定してもよいが、実際には簡便のため全キャパシタ要素に共通の値を使ってもよい。また、I0については各キャパシタ要素のP0に比例させる。(ステップ8)
次に、強誘電体キャパシタの常誘電成分(強誘電体の誘電率で決まる値)を測定し、キャパシタ要素と並列に置く。(ステップ10)
以上により、強誘電体キャパシタのシミュレーションモデルが完成する。このモデルをFRAM回路等のネットリストに組み込んで回路シミュレーションを実行することができる。(ステップ11)
さらに、シミュレーション装置にインストールされるプログラムは、例えば、CD−ROM、フロッピー(登録商標)ディスク等の記録媒体6によって提供される。さらに、プログラムは、例えば、サーバから通信によって提供されるようにしてもよい。シミュレーション装置1を実現するコンピュータシステムは、記録媒体6に記録されたプログラムを読み込み、このプログラムによって動作が制御されることにより、上述したシミュレーションを実行する。
(実施例1)
図13は、SPICEシミュレータにおけるキャパシタ要素の記述方法を示す図である。
SPICEシミュレータでは、一つのキャパシタ要素は図12に示すように電圧制御電流源(Voltage−Controlled Current Source:以下、VCCS)と、単純キャパシタとから構成される。容量Cは平行四辺形のヒステリシスループの斜辺の傾きに相当し、P0=C・ΔV(ΔVは電圧区間の幅)である。
キャパシタ要素の等価回路は、キャパシタと直列に接続された抵抗とからなり、抵抗部分は、電圧VRが(−Vc、+Vc)の抗電圧を越えたときに電流IRが流れることで、キャパシタの分極ヒステリシスを表すことになる。抗電圧(−Vc、+Vc)以上での電流の大きさは、VR nの部分に抗電圧分(−Vc、+Vc)のオフセット電圧が入るため、
I∝(VR−(+Vc))m・(1−P/P0)n [V>+Vcのとき]
I∝−(VR−(−Vc))m・(P/P0)n [V<−Vcのとき]
となる。
なお、上記式に示す特性を有する抵抗を、SPICEシミュレータ上ではVCCSを用いて表現する。
図14は、本発明のシミュレーションモデルで計算した分極反転応答と実測との比較を示す図である。上記式をシミュレーションモデルに適用して分極反転応答を計算した結果を破線で表し、実測値を実線で表している。図14に示すように、PZT−2を用いた強誘電体キャパシタにおいても、図10に示す単調増加関数のみのシミュレーションモデルと比較してシミュレーションの精度が向上し、実測値とよくフィッティングした。
以上のように、本発明によれば、任意の電圧履歴に対する強誘電体キャパシタの分極変化を正確に再現することができ、また、種類の異なる強誘電体材料にも対応することができ、強誘電体キャパシタを使用した半導体デバイスの動作解析の精度向上に寄与するところが大きい。
2 入力部
3 CPU
4 出力部
5 記憶部
6 記憶媒体
Claims (10)
- 強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗をパラメータとして用いて分極反転応答を再現する回路シミュレーション方法において、
前記抵抗は、その電流値を抵抗の両端にかかる電圧及び前記キャパシタの分極値の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現する
ことを特徴とする回路シミュレーション方法。 - 請求項1に記載の回路シミュレーション方法において、
前記抵抗の電流値を表現する関数は、前記抵抗の両端にかかる電圧VRに対する単調増加関数(I∝VR n)と、前記キャパシタの分極値Pに対する単調減少関数(I∝(1−P/P0)m、[P0は分極の飽和値])とからなる
ことを特徴とする回路シミュレーション方法。 - 請求項2に記載の回路シミュレーション方法において、
mは1以上、3以下、nは3以上、5以下の任意の数字を設定する
ことを特徴とする回路シミュレーション方法。 - 請求項1ないし3のいずれかに記載の回路シミュレーション方法において、
前記キャパシタ要素を、2つの電流源の直列回路によって表し、一方の電流源は前記キャパシタ要素にかかる電圧及び分極値の関数、他方はその電圧の時間変化の関数である電流を発生することにより、前記強誘電体キャパシタの分極反転応答を再現する
ことを特徴とする回路シミュレーション方法。 - 強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して、前記キャパシタ要素の飽和分極、抗電圧および抵抗特性をパラメータとして用いて分極反転応答を再現する回路シミュレーション装置において、
前記抵抗特性は、その電流値を抵抗の両端にかかる電圧及び前記キャパシタの分極値の関数として設定し、前記強誘電体薄膜キャパシタを含む回路の動作を再現する
ことを特徴とする回路シミュレーション装置。 - 請求項5に記載の回路シミュレーション装置において、
前記キャパシタ要素を、2つの電流源の直列回路によって表し、一方の電流源は前記キャパシタ要素にかかる電圧及び分極値の関数、他方はその電圧の時間変化の関数である電流を発生することにより、前記強誘電体キャパシタの分極反転応答を再現する
ことを特徴とする回路シミュレーション装置。 - 強誘電体薄膜キャパシタを、抵抗とキャパシタとの直列接続からなるキャパシタ要素を複数並列接続して表現し、前記キャパシタ要素の飽和分極、抗電圧および抵抗をパラメータとして用いて分極反転応答の再現を実行させる回路シミュレーション装置に実行させる回路シミュレーションプログラムにおいて、
前記抵抗は、その電流値を抵抗の両端にかかる電圧及び前記キャパシタの分極値の関数として設定するステップと、前記強誘電体薄膜キャパシタを含む回路の動作を再現するステップとを回路シミュレーション装置に実行させるための回路シミュレーションプログラム。 - 請求項7に記載の回路シミュレーションプログラムにおいて、
前記抵抗の電流値を表現する関数を、前記抵抗の両端にかかる電圧VRに対する単調増加関数(I∝VR n)と、前記キャパシタの分極値Pに対する単調減少関数(I∝(1−P/P0)m、[P0は分極の飽和値])とからなる関数を回路シミュレーション装置に実行させるための回路シミュレーションプログラム。 - 請求項8に記載の回路シミュレーションプログラムにおいて、
nは3以上、5以下、mは1以上、3以下の任意の数字を設定して回路シミュレーション装置に実行させるための回路シミュレーションプログラム。 - 請求項7ないし9のいずれかに記載の回路シミュレーションプログラムにおいて、
前記キャパシタ要素を、2つの電流源の直列回路によって表すステップであって、一方の電流源は前記キャパシタ要素にかかる電圧及び分極値の関数として設定するステップと、他方の電流源はその電圧の時間変化の関数として設定するステップと、
前記強誘電体キャパシタの分極反転応答を再現するステップとを回路シミュレーション装置に実行させるための回路シミュレーションプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/012567 WO2007007371A1 (ja) | 2005-07-07 | 2005-07-07 | 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007007371A1 true JPWO2007007371A1 (ja) | 2009-01-29 |
JP4893622B2 JP4893622B2 (ja) | 2012-03-07 |
Family
ID=37636779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524469A Expired - Fee Related JP4893622B2 (ja) | 2005-07-07 | 2005-07-07 | 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4893622B2 (ja) |
WO (1) | WO2007007371A1 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4773625B2 (ja) * | 2001-02-27 | 2011-09-14 | 富士通株式会社 | 回路シミュレーション方法及び装置 |
-
2005
- 2005-07-07 WO PCT/JP2005/012567 patent/WO2007007371A1/ja active Application Filing
- 2005-07-07 JP JP2007524469A patent/JP4893622B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2007007371A1 (ja) | 2007-01-18 |
JP4893622B2 (ja) | 2012-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8249838B2 (en) | Method and apparatus for modeling memristor devices | |
US8755214B2 (en) | Determining cell-state in phase-change memory | |
JP2004200461A (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
JP2004200461A5 (ja) | ||
JP6262025B2 (ja) | 抵抗メモリ要素の特性化パラメータの形成のための方法および装置 | |
US9236120B2 (en) | Read measurement of resistive memory cells | |
GB2510339A (en) | Method and apparatus for read measurement of a plurality of resistive memory cells | |
Maheshwari et al. | Design flow for hybrid CMOS/memristor systems—part I: modeling and verification steps | |
US6687173B2 (en) | Circuit for testing ferroelectric capacitor in FRAM | |
JP4893622B2 (ja) | 回路シミュレーション方法、回路シミュレーション装置及び回路シミュレーションプログラム | |
US20120327709A1 (en) | Programming of phase-change memory cells | |
JP4871194B2 (ja) | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 | |
KR101679081B1 (ko) | 다차원 메모리 상태에 의해 특성화되는 저장된 다중비트 데이터 | |
Mladenov et al. | An Improved Model for Metal Oxide-Based Memristors and Application in Memory Crossbars | |
US8089296B2 (en) | On-chip measurement of signals | |
US6327558B1 (en) | Apparatus for simulating electrical characteristics of a circuit including a ferroelectric device and a method for simulating electrical characteristics of a circuit including a ferroelectric device | |
JP4773625B2 (ja) | 回路シミュレーション方法及び装置 | |
Pooja et al. | Multi-level memristor memory: Design and performance analysis | |
US8380476B2 (en) | Modeling of ferroelectric capacitors to include local statistical variations of ferroelectric properties | |
US8170858B2 (en) | Characterization and modeling of ferroelectric capacitors | |
Bunnam et al. | Toward designing thermally-aware memristance decoder | |
US11935590B2 (en) | Device for matrix-vector multiplications | |
Wei et al. | A ferroelectric capacitor mathematical model for spice simulation | |
TW548657B (en) | Self-adaptive programming method and apparatus for flash memory analog storage | |
JP2023163205A (ja) | 磁気抵抗素子の熱安定性評価装置および評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4893622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |