WO2006126322A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2006126322A1
WO2006126322A1 PCT/JP2006/304250 JP2006304250W WO2006126322A1 WO 2006126322 A1 WO2006126322 A1 WO 2006126322A1 JP 2006304250 W JP2006304250 W JP 2006304250W WO 2006126322 A1 WO2006126322 A1 WO 2006126322A1
Authority
WO
WIPO (PCT)
Prior art keywords
gradation
value
values
gradation value
interval
Prior art date
Application number
PCT/JP2006/304250
Other languages
English (en)
French (fr)
Inventor
Hiroaki Shigeta
Taketoshi Nakano
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to JP2007517733A priority Critical patent/JP4884381B2/ja
Priority to US11/883,714 priority patent/US8102342B2/en
Publication of WO2006126322A1 publication Critical patent/WO2006126322A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame

Definitions

  • the present invention relates to a display device, and more particularly to a liquid crystal display device in which overshoot driving is performed in order to suppress a failure in moving image display due to a low response speed of liquid crystal.
  • the overshoot drive is a drive voltage higher than a predetermined gradation voltage corresponding to the image signal of the current frame or the current frame depending on the combination of the image signal of the previous frame and the image signal of the current frame.
  • This is a driving method for supplying a liquid crystal display panel with a driving voltage lower than a predetermined gradation voltage corresponding to the image signal.
  • FIG. 11 is a diagram schematically showing the contents of a conventional look-up table held in a liquid crystal display device capable of performing 256 gray scale display.
  • the numerical value shown in the leftmost column indicates the previous gradation value
  • the numerical value indicated in the top row is The post-tone value is shown.
  • the numerical value written at the position where each row intersects with each column is the gradation value (corresponding to the driving voltage determined based on the combination of each previous gradation value and each subsequent gradation value ( Hereinafter, it is referred to as “applied gradation value”). For example, when the previous gradation value is “64” and the subsequent gradation value is “128”, the applied gradation value is “155”. In FIG. 11, only nine typical gradation values out of 256 gradation values are shown as the previous gradation value and the subsequent gradation value.
  • RAM Random Access Memory
  • FIG. 12 is a diagram schematically showing the contents of the look-up table held in the liquid crystal display device.
  • the applied gradation value is determined as “203” according to the lookup table.
  • the applied gradation value is determined directly from the value stored in the lookup table. Can not do it. In such a case, the applied gradation value when the previous gradation value is “0” and the subsequent gradation value is “64”, and the previous gradation value is “0” and the subsequent gradation value is “96”.
  • the applied gradation value is determined by interpolation based on the applied gradation value when the value is “96”. In this way, by adopting a configuration in which the applied gradation value is calculated by interpolation calculation, the memory capacity required for the lookup table is reduced.
  • Japanese Unexamined Patent Application Publication No. 2004-109796 discloses that the upper 4 bits of the previous gradation value corresponding to the image signal of the previous frame stored in the frame memory and the image signal of the current frame are supported. There is disclosed a liquid crystal display device that determines an applied gradation value based on the upper 4 bits of the latter gradation value. According to this liquid crystal display device, in the lookup table, instead of the previous gradation value and the subsequent gradation value, a value indicating each section obtained by dividing 256 gradation values into 16 sections. Stored. In addition, the number of applied gradation values stored in the lookup table is 256.
  • Patent Document 1 Japanese Patent Laid-Open No. 2004-4629
  • Patent Document 2 JP 2004-109796 A
  • an object of the present invention is to provide a liquid crystal display device that can be reduced in size while suppressing a decrease in image quality when displaying a moving image.
  • a first aspect of the present invention includes a display unit that displays a plurality of gradation images, a plurality of video signal lines for displaying the image on the display unit, and the plurality of video signal lines.
  • the applied gradation value for generating the video signal to be applied to the external force is input for the first image signal and only one frame period during which one screen image is displayed from the first image signal.
  • a display device comprising an applied gradation value determination unit that determines based on a second image signal previously input by an external force;
  • An application gradation value determination table for storing a first input value, a second input value, and an output value corresponding to a combination of the first input value and the second input value;
  • the applied gradation value determination table stores a plurality of gradation values indicating the plurality of gradations as the first input value, and the plurality of gradation values as the second input value.
  • a plurality of gradation interval values that indicate a plurality of gradation intervals, each of which is a plurality of gradation intervals determined by being divided based on one or more threshold values. Is stored,
  • the applied gradation value determination unit determines the gradation value as the first input value corresponding to the first image signal and the second image signal based on the application gradation value determination table.
  • An output value corresponding to a combination with the gradation interval value as the second input value indicating a gradation interval including the corresponding gradation value is acquired, and the applied gradation value is determined based on the output value It is characterized by doing.
  • the plurality of gradation interval values are stored as the first input value instead of the plurality of gradation values
  • the applied gradation value determining unit is a level as the first input value indicating a gradation section including a gradation value corresponding to the first image signal based on the applied gradation value determining table. Obtaining an output value corresponding to a combination of a tone interval value and a tone interval value as the second input value indicating a tone interval including a tone value corresponding to the second image signal; The applied gradation value is determined based on the output value.
  • a third aspect of the present invention is the first aspect of the present invention.
  • a frame data storage unit for storing data corresponding to the image for one screen
  • the frame data storage unit stores gradation interval values for the image for one screen
  • the applied gradation value determining unit obtains a gradation interval value as the second input value from the frame data storage unit and determines the first image signal when determining the applied gradation value.
  • a gradation interval value indicating a gradation interval in which a gradation value corresponding to is included is stored.
  • a fourth aspect of the present invention provides, in the first aspect of the present invention,
  • a gradation section setting table for storing the plurality of gradation section values and the threshold value
  • the plurality of gradation values are divided into the plurality of gradation sections based on the gradation section setting table,
  • the applied gradation value determining unit obtains the force that each of the plurality of gradation values includes in any gradation section of the plurality of gradation sections based on the gradation section setting table.
  • a fifth aspect of the present invention is the fourth aspect of the present invention.
  • a sixth aspect of the present invention is the first aspect of the present invention.
  • the applied gradation value determination unit calculates the applied gradation value by adding the output value to a gradation value corresponding to the first image signal.
  • the applied gradation value determination table includes a plurality of gradation values, and a plurality of gradation values that are partitioned based on one or more threshold values.
  • a plurality of gradation interval values indicating gradation intervals and output values corresponding to combinations of each gradation value and each gradation interval value are stored. For this reason, the number of stored data is greatly reduced as compared with the conventional applied gradation value determination table in which the gradation value can be divided into a plurality of gradation sections. As a result, the memory capacity required is reduced, and the display device can be more easily downsized than before.
  • the gradation interval value to be associated with the image signal input from the outside, and the image input one frame before The gradation interval value to be associated with the signal and the output value corresponding to the combination of both gradation interval values are stored.
  • the number of data stored in the applied gradation value determination table is further reduced as compared with the first aspect of the present invention. For this reason, the display device can be further downsized.
  • the frame data storage unit stores gradation interval values for an image of one screen. For this reason, the gradation value for the image for one screen is stored! /, And the size of data to be stored is smaller than that of the conventional frame data storage unit. As a result, the required memory capacity is reduced and the display device can be downsized.
  • a gradation interval setting table for dividing gradation values into a plurality of gradation intervals. For this reason, it is possible to easily set or change the gradation value included in each gradation section.
  • the applied gradation value determination table and the gradation interval setting table are stored in the nonvolatile memory. For this reason, even when the power of the display device is turned off, the contents of the application gradation value determination table and the gradation interval setting table are retained. As a result, the table There is no need to write data to the table each time the display device is activated.
  • the application gradation is obtained by adding the output value obtained by applying the application gradation value determining table force to the gradation value corresponding to the image signal input by the external force. A value is calculated. For this reason, deterioration of the image quality at the time of moving image display due to the low response speed of the liquid crystal is suppressed. As a result, it is possible to reduce the size of the display device while suppressing deterioration in image quality.
  • FIG. 1 is a block diagram showing the overall configuration of an active matrix liquid crystal display device according to an embodiment of the present invention.
  • FIG. 2 is a block diagram showing a detailed configuration of a display control circuit in the embodiment.
  • FIG. 3 is a diagram for explaining a difference between a post-gradation value and an applied gradation value in a conventional example.
  • FIG. 4 is a diagram for explaining a difference gradation value.
  • FIG. 5 is a diagram for explaining gradation interval values.
  • FIG. 6 is a diagram showing a lookup table in the embodiment.
  • FIG. 7 is a diagram showing a threshold table in the embodiment.
  • FIG. 8A is a schematic diagram showing the contents of a frame memory in a conventional example.
  • B is a schematic diagram showing the contents of the frame memory in the embodiment.
  • FIG. 9 is a flowchart showing a processing procedure until image data is received and a digital video signal is output in the embodiment.
  • FIG. 10 is a diagram showing a lookup table in a modification of the embodiment.
  • FIG. 11 is a diagram showing a lookup table in a conventional example.
  • FIG. 12 is a diagram showing another example of the lookup table in the conventional example.
  • FIG. 1 is a block diagram showing the overall configuration of an active matrix liquid crystal display device according to the first embodiment of the present invention.
  • the liquid crystal display device includes a display control circuit 200, a source driver (video signal line driving circuit) 300, a gate driver (scanning signal line driving circuit) 400, and a display unit 500.
  • the display unit 500 includes a plurality (n) of video signal lines SL1 to SLn, a plurality (m) of scanning signal lines GL1 to GLm, and a plurality of these video signal lines SL1 to SLn.
  • a plurality of (n ⁇ m) pixel forming portions provided corresponding to the intersections with the scanning signal lines GLl to GLm are included.
  • Each pixel forming portion includes a TFT 10 which is a switching element in which a gate terminal is connected to a scanning signal line passing through a corresponding intersection and a source terminal is connected to a video signal line passing through the intersection. And a liquid crystal layer provided in common to the plurality of pixel formation portions and sandwiched between the pixel electrode and the common electrode Ec.
  • a pixel capacitor Cp is constituted by a capacitor formed by the pixel electrode and the common electrode Ec.
  • Each pixel forming unit corresponds to one pixel in the display image, and a gradation is determined for each pixel. In the present embodiment, 256 gradation display is performed. In the following, the gradation value determined for each pixel is also referred to as “pixel gradation value”.
  • Display control circuit 200 receives image data DAT and timing control signal TS sent from the outside, and receives a digital video signal DV and a source start pulse signal for controlling the timing of displaying an image on display unit 500.
  • SSP, source clock signal SCK, latch stove signal LS, gate start pulse signal GSP, and gate clock signal GCK A common electrode drive signal VC for driving the through electrode Ec is output.
  • the source driver 300 receives the digital video signal DV, the source start pulse signal SSP, the source clock signal SCK, and the latch strobe signal LS output from the display control circuit 200, and forms each pixel in the display unit 500.
  • a driving video signal is applied to each of the video signal lines SL1 to SLn in order to charge the pixel capacity of the unit.
  • the source driver 300 sequentially holds the digital video signal DV indicating the voltage to be applied to each of the video signal lines SL1 to SLn at the timing when the pulse of the source clock signal SCK is generated.
  • the held digital video signal DV is converted into an analog voltage at the timing when the pulse of the latch strobe signal LS is generated, and applied to all the video signal lines SL1 to SLn as driving video signals at the same time.
  • the gate dry 00 is based on the gate start pulse signal GSP and the gate clock signal GCK output from the display control circuit 200 in order to sequentially select each of the scanning signal lines GLl to GLm by one horizontal scanning period. Then, the application of the active scanning signal to each scanning signal line is repeated with one vertical scanning period as a cycle.
  • the driving video signal is applied to the video signal lines SL1 to SLn
  • the scanning signal is applied to the scanning signal lines GL1 to GLm, whereby an image is displayed on the display unit 500.
  • FIG. 2 is a block diagram showing a configuration of the display control circuit 200 in the present embodiment.
  • the display control circuit 200 includes a nonvolatile memory 20, a frame memory 21 as a frame data storage unit, a control circuit 22, a display data arithmetic circuit 23, a timing generator 24, and a common electrode drive circuit 25. I have.
  • the nonvolatile memory 20 holds a look-up table 2 as an applied gradation value determination table and a threshold table 3 as a gradation interval setting table.
  • the look-up table 2 is a table for determining a driving voltage for overshoot driving based on the image data DAT for the current frame sent from the outside and the image data DAT one frame before.
  • the threshold value table 3 is a table that stores threshold values of gradation values in order to classify 256 gradation values. Detailed descriptions of the lookup table 2 and the threshold value table 3 will be described later.
  • the frame memory 21 stores the later-described levels determined for each frame of image data DAT based on the gradation value of each pixel.
  • the key interval value is stored.
  • the control circuit 22 receives the image data DAT transmitted from the outside and displays the display data calculation circuit 23, the timing generator 24, and the common electrode so that an image based on the image data DAT is displayed on the display unit 500.
  • the operation of the drive circuit 25 is controlled.
  • the control circuit 22 refers to the look-up table 2 and the threshold table 3 stored in the non-volatile memory 20, and the image data DAT and the data of the previous frame stored in the frame memory 21. Based on the above, the operation of the display data arithmetic circuit 23 is controlled.
  • the display data arithmetic circuit 23 calculates an applied gradation value for generating a drive voltage for performing overshoot drive, and outputs the applied gradation value as a digital video signal DV.
  • the timing generator 24 includes a source start pulse signal SSP, a source clock signal SCK, a latch strobe signal LS for controlling the operation of the source driver 300, and a gate start pulse for controlling the operation of the gate driver 400. Outputs signal GSP and gate clock signal GCK.
  • the common electrode drive circuit 25 outputs a common electrode drive signal VC for driving the common electrode Ec. Note that the applied gradation value determining unit is realized by the control circuit 22 and the display data operation circuit 23.
  • FIG. 3 is a diagram for explaining a difference (hereinafter referred to as “difference gradation value”) between the post-gradation value and the applied gradation value in the conventional example.
  • difference gradation value is a tone value that is essentially the target tone value in order to shorten the time until the voltage corresponding to the tone value is applied to the liquid crystal. It is the value of the gradation that is added to. For example, a case where the previous gradation value is “32” and the subsequent gradation value is “128” will be described. In this case, as shown in FIG.
  • the applied gradation value is “176”. At this time, the value obtained by subtracting the gradation value after the applied gradation value is “48”. Accordingly, when the previous gradation value is “32” and the subsequent gradation value is “128”, the difference gradation value is “48”. Also, when the previous gradation value is “160” and the subsequent gradation value is “64”, the applied gradation value is “20” as shown in FIG. 11, so the difference gradation value is “ ⁇ 4 4”. It becomes. Referring to FIG. 3 created in this way, it is based on the previous gradation value and the subsequent gradation value. What kind of tendency can be seen in the difference gradation value determined in this way. As shown in Fig.
  • the difference tone value corresponding to each subsequent tone value where the previous tone value is ⁇ 64 '' and each subsequent tone value where the previous tone value is ⁇ 96 '' The difference gradation value corresponding to is relatively close.
  • the gradation value is relatively close.
  • the gradation value is a relatively close value.
  • the gradation values that have similar trends in the difference gradation value V are grouped together, and the group to which the previous gradation value belongs and the group to which the subsequent gradation value belongs The difference gradation value is determined based on the combination with the group.
  • the grouped gradation value group is called “gradation interval”, and each of the gradation intervals is “gradation interval 0”, “gradation interval 1”, “gradation interval 2”, etc. ⁇ That.
  • FIG. 5 is a diagram for explaining the gradation interval. In this embodiment, 256 gradation values are grouped (divided) into 8 gradation intervals.
  • the grouping is performed so that the previous gradation values having similar tendencies for the difference gradation values are included in the same gradation region. For example, gradation values of “64” or more and “127” or less are included in “gradation interval 3”.
  • a lookup table 2 as shown in FIG. 6 is created based on the gradation interval thus determined.
  • the conventional lookup table 2 shown in FIG. 11 stores applied gradation values corresponding to combinations of the previous gradation value and the subsequent gradation value.
  • pre-gradation interval a gradation interval including a previous gradation value
  • gradation including a subsequent gradation value Stored is a differential gradation value as an output value corresponding to a combination with a section (hereinafter referred to as “post-gradation section”).
  • the value indicating each gradation interval is referred to as “gradation interval value” (for example, the gradation interval value of gradation interval 3 is “3”).
  • the lookup table 2 in the present embodiment includes the previous gradation interval.
  • the difference gradation value corresponding to the combination of the value (previous gradation interval value) and the value of the subsequent gradation interval (rear gradation interval value) is stored.
  • the gradation interval value must be acquired based on the gradation value indicated by the image data DAT sent from the outside. Therefore, in the present embodiment, a table (threshold value table) in which the gradation interval value and the maximum value among the corresponding gradation values are associated as shown in FIG. 7 is held. Yes.
  • the gradation interval value of the pixel is acquired based on the gradation value of a certain pixel. For example, when the gradation value of a certain pixel is “100”, the gradation interval value of the pixel is “3”.
  • the threshold table 3 is stored in the nonvolatile memory 20 in the display control circuit 200 shown in FIG.
  • FIG. 8 is a diagram schematically showing data stored in the frame memory 21.
  • FIG. 8 (A) shows data stored in the frame memory 21 in the conventional example
  • FIG. 8 (B) shows data stored in the frame memory 21 in the present embodiment.
  • the numerical value shown in the leftmost column is the row of the scanning signal line (the first scanning signal line is “1”, the second scanning signal line is “2”).
  • ..., the mth scanning signal line is "m”
  • the numerical value written in the top row is the video signal line column (the first video signal line is "1”, 2
  • the video signal line in the column indicates “2”,..., And the video signal line in the nth column indicates “n”).
  • the numerical value written at the position where each row intersects with each column indicates the data for each pixel.
  • the conventional frame memory 21 stores gradation values as data for each pixel. That is, the conventional frame memory 21 stores any value from “0” to “255” for m ⁇ n pixels.
  • the difference gradation value is determined based on the combination of the previous gradation interval value and the subsequent gradation interval value, so that the previous gradation interval value for each pixel is not held. Don't be. Therefore, in the present embodiment, the previous gradation interval value of each pixel is stored in the frame memory 21. Therefore, as shown in FIG. 8 (B), in the frame memory 21 in the present embodiment, mX n pixels! /, Each of “0” to “7”! / Stores the value. [0037] ⁇ 5. Driving method>
  • FIG. 9 is a flowchart showing a processing procedure in the display control circuit 200 from the input of image data DAT for one pixel to the output of a digital video signal DV based on the image data DAT. Note that the pixel to be processed is called “target pixel”.
  • the control circuit 22 receives image data DAT input from the outside (step S10).
  • This image data DAT indicates the gradation value (back gradation value) in the current frame of the target pixel.
  • the image data DAT has any value from “0” to “255”.
  • the gradation interval value (post-gradation interval value) in the current frame of the target pixel is acquired based on the image data DAT and the threshold table 3 stored in the nonvolatile memory 20. (Step S12). For example, when the threshold table 3 as shown in FIG. 7 is stored in the nonvolatile memory 20, if the gradation value indicated by the image data DAT is “50”, the subsequent gradation interval value is “2”. "
  • the gradation interval value (the previous gradation interval value) in the previous frame of the target pixel is acquired from the frame memory 21 (step S14). Thereafter, the later gradation interval value of the target pixel is written into the frame memory 21 (step S16). That is, in step S14 and step S16, the data of the target pixel stored in the frame memory 21 is rewritten to the previous gradation interval value and the previous gradation interval value.
  • step S16 the process proceeds to step S18.
  • non-volatile The difference gradation value is acquired according to the lookup table 2 stored in the memory 20.
  • an applied gradation value is calculated based on the difference gradation value (step S20).
  • the display data calculation circuit 23 calculates the applied gradation value by adding the difference gradation value to the subsequent gradation value.
  • the display data operation circuit 23 outputs the digital video signal DV based on the applied gradation value (step S22).
  • the lookup table 2 stores differential gradation values corresponding to combinations of the previous gradation interval value and the subsequent gradation interval value.
  • the previous gradation interval value and the subsequent gradation interval value are values indicating the gradation intervals in which the gradation values are grouped according to a predetermined threshold.
  • the conventional lookup table 2 stores applied gradation values corresponding to combinations of previous gradation values and subsequent gradation values. For this reason, the number of data stored in the lookup table 2 for overshoot driving is reduced as compared with the conventional case. As a result, the capacity of the nonvolatile memory 20 that stores the lookup table 2 can be reduced as compared with the conventional case.
  • the frame memory 21 stores the previous gradation interval value for each pixel.
  • the conventional frame memory 21 stores the previous gradation value for each pixel.
  • the number of bits of data necessary to represent the gradation interval value is the number of bits of data necessary to represent the gradation value. It becomes smaller than the number of bits. For this reason, the capacity of the frame memory 21 required for overshoot driving is reduced as compared with the conventional case.
  • the memory capacity is reduced.
  • the number of scanning signal lines is 80 and the number of video signal lines is 640
  • the conventional frame memory 21 stores the previous gray level value for each pixel, so that the number of bits of data necessary to represent each of the 256 gray levels is 8 bits. is there. Therefore, 2457600 (307200 ⁇ 8) bits of memory are required to store the previous gradation value for 307200 pixels.
  • the frame memory 21 of the present embodiment stores the previous gradation for each pixel. Although interval values are stored, the number of data bits required to represent each of the 8 gradation interval values is 3 bits.
  • the number of data stored in the lookup table 2 and the amount of data stored in the frame memory 21 are reduced as compared with the prior art. For this reason, the memory capacity required for the liquid crystal display device for overshoot driving is greatly reduced as compared with the conventional case. In addition, by reducing the memory capacity, the device can be made smaller than before. In addition, overshoot drive is performed that has the same effect as the conventional one. Thereby, a miniaturized portable terminal device is realized while suppressing a decrease in image quality when moving image display is performed.
  • FIG. 10 is a diagram schematically showing the contents of the lookup table 2 in the modification of the embodiment.
  • the difference gradation value is acquired based on the combination of the previous gradation interval value and the subsequent gradation value.
  • the effect of reducing the memory capacity required for the lookup table 2 is reduced, but the differential gradation value can be set more delicately, and more liquid crystal can be set.
  • the overshoot drive suitable for the response characteristics of is performed. Further, it is not necessary to obtain the rear gradation interval value based on the rear gradation value.
  • the power of providing the non-volatile memory 20 and the frame memory 21 in the display control circuit 200 is not limited to this, and the non-volatile memory 20 and the source driver 300 are provided in the source driver 300.
  • a configuration including the frame memory 21 may be employed.
  • the display data arithmetic circuit 23 is also included in the source driver 300, and the display control circuit 200 is supplied to the source driver 300 with a signal indicating the gradation value of the current frame for each pixel. Then, an applied gradation value is calculated in the source driver 300, and a driving video signal is output to each of the video signal lines SL1 to SLn based on the applied gradation value.
  • the gradation value is divided into eight gradation sections. Is not limited to this. Any number of gradation sections can be used as long as the difference between the gradation values included in each gradation section is similar to V.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

 本発明は、液晶表示装置に関する。  本発明は、動画を表示する際の画質の低下を抑制しつつ液晶表示装置を小型化することを目的とする。  閾値テーブル(3)には階調値を区分するための閾値を格納し、その閾値によって階調値を複数の階調区間に区分する。ルックアップテーブル(2)には、現フレームのデータの階調区間値と1フレーム前のデータの階調区間値との組み合わせに対応する差分階調値を格納する。フレームメモリ(21)には、各画素についての階調区間値を格納する。コントロール回路(22)は、現フレームの画像データ(DAT)の示す階調値とフレームメモリ(21)に格納されている前フレームのデータの階調区間値とに基づいて、ルックアップテーブル(2)および閾値テーブル(3)を参照して差分階調値を算出する。表示データ演算回路(23)は、その差分階調値に基づいて、現フレームのデータについての印加階調値を算出する。                                                                                 

Description

明 細 書
表示装置
技術分野
[0001] 本発明は、表示装置に関し、特に、液晶の応答速度の低さに起因する動画表示の 不良を抑制するためにオーバーシュート駆動が行われている液晶表示装置に関する 背景技術
[0002] 近年、パソコンやテレビ等のディスプレイについて軽量ィ匕ゃ薄型化が強く要求され ており、そのようなディスプレイに軽量ィ匕ゃ薄型化が容易な液晶表示装置の採用が 急速に進んでいる。ところが、液晶は応答速度が低いため、液晶表示装置で動画の 表示が行われるときに、十分な画質が得られないことがある。そこで、液晶の応答速 度の低さに起因する動画表示の際の画質の低下を抑制するために、従来より、ォー バーシュート駆動と呼ばれる駆動方式が採用されている。オーバーシュート駆動とは 、 1フレーム前の画像信号と現フレームの画像信号との組み合わせに応じて、現フレ ームの画像信号に対応する予め決められた階調電圧よりも高い駆動電圧あるいは現 フレームの画像信号に対応する予め決められた階調電圧よりも低い駆動電圧を液晶 表示パネルに供給する駆動方式である。このようなオーバーシュート駆動を採用する ことにより、現フレームの画像信号に対応する予め決められた階調電圧に到達するま での時間が短縮され、液晶表示装置において動画の表示が行われる際の画質の低 下が抑制されている。
[0003] オーバーシュート駆動が採用された液晶表示装置では、 1フレーム前の画像信号 に対応する階調の値 (以下、「前階調値」という。)と現フレームの画像信号に対応す る階調の値 (以下、「後階調値」という。)との組み合わせに基づいて駆動電圧が決定 されるよう、後述のようなルックアップテーブル (Look Up Table)が保持されている 。図 11は、 256階調の階調表示を行うことができる液晶表示装置に保持されている 従来のルックアップテーブルの内容を模式的に示した図である。図 11において、最 も左の列に記されて 、る数値は前階調値を示し、最も上の行に記されて 、る数値は 後階調値を示している。そして、各行と各列とが交差する位置に記されている数値は 、各前階調値と各後階調値との組み合わせに基づ ヽて決定される駆動電圧に対応 する階調値 (以下、「印加階調値」という。)を示している。例えば、前階調値が「64」 で後階調値が「128」である場合、印加階調値は「155」である。なお、図 11には、 25 6個の階調値のうちの典型的な 9個の階調値のみを前階調値および後階調値として 示している。
[0004] ところで、 256階調の階調表示が行われる場合、前階調値と後階調値との組み合 わせは 65536 ( = 256 X 256)通りとなる。このため、ノレックアップテープノレには、 65 536個の印加階調値が格納されなければならない。換言すれば、このルックアップテ 一ブルを構成するために、 65536個の印加階調値が格納可能なメモリ容量が必要と なる。また、 256階調のそれぞれの階調を表わすために必要なビット (ビット数)は、 8 ビットである。従って、 65536個の印加階調値のそれぞれについて 8ビットが必要とな る。
[0005] また、上述のように、オーバーシュート駆動が行われる際には、前階調値と後階調 値との組み合わせに基づ 、て、ルックアップテーブルに従って印加階調値が決定さ れる。このため、 1フレーム分の画素についての前階調値が保持されていなければな らない。そこで、オーバーシュート駆動が採用されている液晶表示装置では、 1フレ ーム分の画素についての前階調値を保持するために、フレームメモリと呼ばれる RA M (Random Access Memory)等のメモリが設けられている。例えば、走査信号 線の本数が 480本で、映像信号線の本数が 640本の液晶表示装置の場合、画素数 は 307200 ( =480 X 640)個となる。 256階調のそれぞれの階調を表わすために必 要なビット(ビット数)は 8ビットであるので、 307200個の画素についての前階調値の それぞれにつ 、て 8ビットが必要となる。
[0006] 以上のように、オーバーシュート駆動が採用されている液晶表示装置においては、 前階調値と後階調値との組み合わせに基づいて印加階調値を決定するために、上 述のようなルックアップテーブルやフレームメモリが必要となる。ところが、近年、携帯 電話等の携帯端末機器の小型化の要求が高まっており、より小型化を実現するため に、必要なメモリの容量を削減することが課題となっている。 [0007] そこで、 日本の特開 2004— 4629号公報には、ルックアップテーブルのためのメモ リの容量が削減された液晶表示装置が開示されている。図 12は、この液晶表示装置 に保持されて ヽるルックアップテーブルの内容を模式的に示す図である。このルック アップテーブルには、前階調値および後階調値として、 256階調のうちの 9個の階調 値のみが格納されている。そして、図 12に示すように、 9個の前階調値それぞれと 9 個の後階調値それぞれとの組み合わせに対応する印加階調値がルックアップテー ブルに格納されている。すなわち、ルックアップテーブルに格納されている印加階調 値の個数は、 81 ( = 9 X 9)個である。
[0008] ここで、例えば、前階調値が「128」で後階調値が「192」である場合には、印加階 調値はルックアップテーブルに従って「203」と決定される。これに対して、例えば、前 階調値が「16」で後階調値が「80」である場合には、ルックアップテーブルに格納さ れている値から直接的に印加階調値を決定することができない。このような場合には 、前階調値が「0」で後階調値が「64」であるときの印加階調値と、前階調値が「0」で 後階調値が「96」であるときの印加階調値と、前階調値が「32」で後階調値が「64」で あるときの印加階調値と、前階調値が「32」で後階調値が「96」であるときの印加階調 値とに基づく補間演算によって印加階調値が決定される。このように、印加階調値を 補間演算によって算出する構成とすることにより、ルックアップテーブルのために必要 とされるメモリの容量の削減が図られている。
[0009] また、日本の特開 2004— 109796号公報には、フレームメモリに格納されている 1 フレーム前の画像信号に対応する前階調値の上位 4ビットと現フレームの画像信号 に対応する後階調値の上位 4ビットとに基づいて印加階調値を決定する液晶表示装 置が開示されている。この液晶表示装置によると、ルックアップテーブルには、前階 調値および後階調値に代えて、 256個の階調値が 16個の区間に区分されたそれぞ れの区間を示す値が格納される。また、ルックアップテーブルに格納される印加階調 値の個数は 256個となる。
特許文献 1:特開 2004— 4629号公報
特許文献 2 :特開 2004— 109796号公報
発明の開示 発明が解決しょうとする課題
[0010] ところが、上述のように階調値の上位ビットに基づ 、て階調値を区分する場合、印 加階調値の決定が容易ではない。また、そのようなルックアップテーブルによって決 定された印加階調値に基づ 、てオーバーシュート駆動が行われても、必ずしも液晶 の応答の特性に適合するものとはならない。このため、ルックアップテーブルのため に必要とされるメモリの容量は削減されている力 画質の低下を抑制するという点に つ!、ては十分であるとは言えな!/、。
[0011] そこで、本発明は、動画を表示する際の画質の低下を抑制しつつ小型化が可能な 液晶表示装置を提供することを目的とする。
課題を解決するための手段
[0012] 本発明の第 1の局面は、複数の階調の画像を表示する表示部と、前記表示部に前 記画像を表示するための複数の映像信号線と、前記複数の映像信号線に印加する 映像信号を生成するための印加階調値を外部力 入力された第 1の画像信号と該第 1の画像信号よりも 1画面分の画像が表示される期間である 1フレーム期間だけ前に 外部力 入力された第 2の画像信号とに基づいて決定する印加階調値決定部とを備 える表示装置であって、
第 1の入力値と、第 2の入力値と、該第 1の入力値と該第 2の入力値との組み合わ せに対応する出力値とを格納する印加階調値決定用テーブルを更に備え、 前記印加階調値決定用テーブルには、前記第 1の入力値として、前記複数の階調 を示す複数の階調値が格納され、前記第 2の入力値として、前記複数の階調値が 1 個以上の閾値に基づいて区分されることによって定められる複数の階調区間であつ てそれぞれが 1個以上の階調値カゝらなる複数の階調区間を示す複数の階調区間値 が格納され、
前記印加階調値決定部は、前記印加階調値決定用テーブルに基づいて、前記第 1の画像信号に対応する前記第 1の入力値としての階調値と、前記第 2の画像信号 に対応する階調値が含まれる階調区間を示す前記第 2の入力値としての階調区間 値との組み合わせに対応する出力値を取得し、該出力値に基づいて前記印加階調 値を決定することを特徴とする。 [0013] 本発明の第 2の局面は、本発明の第 1の局面において、
前記印加階調値決定用テーブルには、前記第 1の入力値として、前記複数の階調 値に代えて前記複数の階調区間値が格納され、
前記印加階調値決定部は、前記印加階調値決定用テーブルに基づいて、前記第 1の画像信号に対応する階調値が含まれる階調区間を示す前記第 1の入力値として の階調区間値と、前記第 2の画像信号に対応する階調値が含まれる階調区間を示 す前記第 2の入力値としての階調区間値との組み合わせに対応する出力値を取得し 、該出力値に基づいて前記印加階調値を決定することを特徴とする。
[0014] 本発明の第 3の局面は、本発明の第 1の局面において、
前記 1画面分の画像に対応するデータを格納するフレームデータ格納部を更に備 え、
前記フレームデータ格納部には、前記 1画面分の画像についての階調区間値が格 納され、
前記印加階調値決定部は、前記印加階調値を決定する際に、前記フレームデータ 格納部から前記第 2の入力値としての階調区間値を取得するとともに、前記第 1の画 像信号に対応する階調値が含まれる階調区間を示す階調区間値を前記フレームデ ータ格納部に格納することを特徴とする。
[0015] 本発明の第 4の局面は、本発明の第 1の局面において、
前記複数の階調区間値と前記閾値とを格納する階調区間設定テーブルを更に備 え、
前記複数の階調値は、前記階調区間設定テーブルに基づいて前記複数の階調区 間に区分され、
前記印加階調値決定部は、前記複数の階調値のそれぞれが前記複数の階調区間 のうちのいずれの階調区間に含まれる力を前記階調区間設定テーブルに基づいて 取得することを特徴とする。
[0016] 本発明の第 5の局面は、本発明の第 4の局面において、
前記印加階調値決定用テーブルと前記階調区間設定テーブルとは、不揮発性の メモリに格納されて 、ることを特徴とする。 [0017] 本発明の第 6の局面は、本発明の第 1の局面において、
前記印加階調値決定部は、前記第 1の画像信号に対応する階調値に前記出力値 を加算することによって前記印加階調値を算出することを特徴とする。
発明の効果
[0018] 本発明の第 1の局面によれば、印加階調値決定用テーブルには、複数の階調値と 、複数の階調値が 1個以上の閾値に基づいて区分された複数の階調区間を示す複 数の階調区間値と、各階調値と各階調区間値との組み合わせに対応する出力値と が格納される。このため、階調値が複数の階調区間に区分されることがな力つた従来 の印加階調値決定用テーブルと比べて、格納されるデータ数が大幅に削減される。 これにより、必要なメモリの容量が削減され、従来よりも容易に表示装置の小型化が 実現される。
[0019] 本発明の第 2の局面によれば、印加階調値決定用テーブルには、外部から入力さ れる画像信号と対応づけるための階調区間値と、 1フレーム前に入力された画像信 号と対応づけるための階調区間値と、それら両階調区間値の組み合わせに対応する 出力値とが格納される。これにより、本発明の第 1の局面よりも更に印加階調値決定 用テーブルに格納されるデータ数が削減される。このため、表示装置の更なる小型 化が可能となる。
[0020] 本発明の第 3の局面によれば、フレームデータ格納部には、 1画面分の画像につい ての階調区間値が格納される。このため、 1画面分の画像についての階調値が格納 されて!/、た従来のフレームデータ格納部と比べて、格納すべきデータのサイズが小さ くなる。これにより、必要なメモリの容量が削減され、表示装置の小型化が実現される
[0021] 本発明の第 4の局面によれば、階調値を複数の階調区間に区分するための階調区 間設定テーブルが設けられる。このため、各階調区間に含まれる階調値の設定や変 更を容易に行うことができる。
[0022] 本発明の第 5の局面によれば、印加階調値決定用テーブルと階調区間設定テープ ルとは不揮発性メモリに格納される。このため、表示装置の電源をオフしても、印加階 調値決定用テーブルや階調区間設定テーブルの内容が保持される。これにより、表 示装置を起動する都度、テーブルにデータを書き込む必要がなくなる。
[0023] 本発明の第 6の局面によれば、外部力 入力された画像信号に対応する階調値に 、印加階調値決定用テーブル力 取得された出力値を加算することによって印加階 調値が算出される。このため、液晶の応答速度の低さに起因する動画表示の際の画 質の低下が抑制される。これにより、画質の低下を抑制しつつ、表示装置の小型化 が実現される。
図面の簡単な説明
[0024] [図 1]本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を 示すブロック図である。
[図 2]上記実施形態における表示制御回路の詳細な構成を示すブロック図である。
[図 3]従来例における後階調値と印加階調値との差について説明するための図であ る。
[図 4]差分階調値について説明するための図である。
[図 5]階調区間値について説明するための図である。
[図 6]上記実施形態におけるルックアップテーブルを示す図である。
[図 7]上記実施形態における閾値テーブルを示す図である。
[図 8]Aは、従来例におけるフレームメモリの内容を示す模式図である。 Bは、上記実 施形態におけるフレームメモリの内容を示す模式図である。
[図 9]上記実施形態にぉ 、て、画像データを受け取って力もデジタル映像信号を出 力するまでの処理手順を示すフローチャートである。
[図 10]上記実施形態の変形例におけるルックアップテーブルを示す図である。
[図 11]従来例におけるルックアップテーブルを示す図である。
[図 12]従来例におけるルックアップテーブルの他の例を示す図である。
符号の説明
[0025] 2…ルックアップテーブル
3…閾値テーブル
20…不揮発性メモリ
21…フレームメモリ 22· ··コントロール回路
23· ··表示データ演算回路
200…表示制御回路
300· ··ソースドライノく
400· ··ゲートドライバ
500· ··表示部
発明を実施するための最良の形態
[0026] 以下、本発明の一実施形態について添付図面を参照しつつ説明する。
< 1.液晶表示装置の全体構成および動作 >
図 1は、本発明の第 1の実施形態に係るアクティブマトリクス型液晶表示装置の全 体構成を示すブロック図である。この液晶表示装置は、表示制御回路 200と、ソース ドライバ(映像信号線駆動回路) 300と、ゲートドライバ(走査信号線駆動回路) 400と 、表示部 500とを備えている。表示部 500には、複数本 (n本)の映像信号線 SL1〜 SLnと、複数本 (m本)の走査信号線 GLl〜GLmと、それら複数本の映像信号線 SL l〜SLnと複数本の走査信号線 GLl〜GLmとの交差点にそれぞれ対応して設けら れた複数個 (n X m個)の画素形成部が含まれている。各画素形成部は、対応する交 差点を通過する走査信号線にゲート端子が接続されるとともに当該交差点を通過す る映像信号線にソース端子が接続されたスイッチング素子である TFT10と、その TF T10のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に 設けられ画素電極と共通電極 Ecとの間に挟持された液晶層とからなる。そして、画素 電極と共通電極 Ecとにより形成される容量により画素容量 Cpが構成される。また、各 画素形成部は表示画像中の 1画素と対応しており、画素毎に階調が定められる。本 実施形態においては、 256階調の階調表示が行われるものとする。なお、以下にお いては、各画素につ 、て定められる階調の値のことを「画素の階調値」ともいう。
[0027] 表示制御回路 200は、外部から送られる画像データ DATとタイミング制御信号 TS とを受け取り、デジタル映像信号 DVと、表示部 500に画像を表示するタイミングを制 御するためのソーススタートパルス信号 SSP、ソースクロック信号 SCK、ラッチスト口 ーブ信号 LS、ゲートスタートパルス信号 GSP、およびゲートクロック信号 GCKと、共 通電極 Ecを駆動するための共通電極駆動信号 VCとを出力する。
[0028] ソースドライバ 300は、表示制御回路 200から出力されたデジタル映像信号 DV、ソ ーススタートパルス信号 SSP、ソースクロック信号 SCK、およびラッチストローブ信号 LSを受け取り、表示部 500内の各画素形成部の画素容量を充電するために駆動用 映像信号を各映像信号線 SLl〜SLnに印加する。このとき、ソースドライバ 300では 、ソースクロック信号 SCKのパルスが発生するタイミングで、各映像信号線 SL1〜SL nに印加すべき電圧を示すデジタル映像信号 DVが順次に保持される。そして、ラッ チストローブ信号 LSのパルスが発生するタイミングで、上記保持されたデジタル映像 信号 DVがアナログ電圧に変換され、駆動用映像信号として全ての映像信号線 SL1 〜SLnに一斉に印加される。ゲートドライノ 00は、各走査信号線 GLl〜GLmを 1 水平走査期間ずつ順次に選択するために、表示制御回路 200から出力されたゲート スタートパルス信号 GSPとゲートクロック信号 GCKとに基づ 、て、アクティブな走査信 号の各走査信号線への印加を 1垂直走査期間を周期として繰り返す。以上のように して、各映像信号線 SLl〜SLnに駆動用映像信号が印加され、各走査信号線 GL1 〜GLmに走査信号が印加されることにより、表示部 500に画像が表示される。
[0029] < 2.表示制御回路の構成および動作 >
図 2は、本実施形態における表示制御回路 200の構成を示すブロック図である。表 示制御回路 200は、不揮発性メモリ 20と、フレームデータ格納部としてのフレームメ モリ 21と、コントロール回路 22と、表示データ演算回路 23と、タイミングジェネレータ 2 4と、共通電極駆動回路 25とを備えている。
[0030] 不揮発性メモリ 20には、印加階調値決定用テーブルとしてのルックアップテーブル 2と階調区間設定テーブルとしての閾値テーブル 3とが保持されて ヽる。ルックアップ テーブル 2は、外部から送られる現フレームについての画像データ DATとその 1フレ ーム前の画像データ DATとに基づいてオーバーシュート駆動を行うための駆動電圧 を決定するためのテーブルである。閾値テーブル 3は、 256個の階調値を区分する ために、階調値の閾値を格納するテーブルである。なお、ルックアップテーブル 2と閾 値テーブル 3についての詳しい説明は後述する。フレームメモリ 21には、 1フレーム 分の画像データ DATについて、各画素の階調値に基づいて決定される後述する階 調区間値が格納される。
[0031] コントロール回路 22は、外部力 送られる画像データ DATを受け取り、その画像デ ータ DATに基づく画像が表示部 500に表示されるように、表示データ演算回路 23と タイミングジェネレータ 24と共通電極駆動回路 25の動作を制御する。このとき、コント ロール回路 22は、不揮発性メモリ 20に格納されたルックアップテーブル 2と閾値テー ブル 3とを参照して、画像データ DATとフレームメモリ 21に格納されている 1フレーム 前のデータとに基づいて、表示データ演算回路 23の動作を制御する。表示データ 演算回路 23は、オーバーシュート駆動を行うための駆動電圧を生成するための印加 階調値を算出し、その印加階調値をデジタル映像信号 DVとして出力する。タイミン グジェネレータ 24は、ソースドライバ 300の動作を制御するためのソーススタートパル ス信号 SSP、ソースクロック信号 SCK、ラッチストローブ信号 LSと、ゲートドライノく 40 0の動作を制御するためのゲートスタートパルス信号 GSP、ゲートクロック信号 GCKと を出力する。共通電極駆動回路 25は、共通電極 Ecを駆動するための共通電極駆動 信号 VCを出力する。なお、コントロール回路 22と表示データ演算回路 23とによって 印加階調値決定部が実現されて ヽる。
[0032] く 3.ルックアップテーブル >
次に、図 3から図 6および図 11を参照しつつ本実施形態におけるルックアップテー ブル 2について説明する。図 3は、従来例における後階調値と印加階調値との差 (以 下、「差分階調値」という。)について説明するための図である。なお、図 3は、図 11に 示すルックアップテーブル 2に基づいて作成している。ここで、差分階調値とは、後階 調値に対応する電圧が液晶に印加されるまでの時間を短縮するために、本来的に目 標とする階調の値である後階調値に追加されて 、る階調の値のことである。例えば、 前階調値が「32」で後階調値が「128」の場合について説明する。この場合、図 11に 示すように、印加階調値は「176」である。このとき、印加階調値力 後階調値を減ず ることによって得られる値は「48」である。従って、前階調値が「32」で後階調値が「1 28」である場合の差分階調値は「48」となる。また、前階調値が「160」で後階調値が 「64」の場合、印加階調値は図 11に示すように「20」であるので、差分階調値は「ー4 4」となる。このようにして作成された図 3を参照して、前階調値と後階調値とに基づい て決定される差分階調値にどのような傾向が見られるのかを検討する。図 3に示すよ うに、前階調値が「64」であるところの各後階調値に対応する差分階調値と、前階調 値が「96」であるところの各後階調値に対応する差分階調値とは、比較的近い値とな つている。同様に、前階調値が「128」であるところの各後階調値に対応する差分階 調値と、前階調値が「160」であるところの各後階調値に対応する差分階調値とは、 比較的近い値となっている。また、前階調値が「192」であるところの各後階調値に対 応する差分階調値と、前階調値が「224」であるところの各後階調値に対応する差分 階調値とは、比較的近い値となっている。以上のようなことを考慮すると、前階調値と 後階調値との各組み合わせについて、例えば図 4に示すような差分階調値に基づい て印加階調値を決定したとしても、図 11に示す従来のルックアップテーブル 2に基づ いて印加階調値を決定したときとほぼ同様の効果が得られると考えられる。
[0033] そこで、本実施形態においては、差分階調値についての傾向が互いに似力 って V、る階調値をグループィ匕し、前階調値の属するグループと後階調値の属するグルー プとの組み合わせに基づいて差分階調値を決定している。なお、グループ化された 階調値群を「階調区間」といい、その階調区間のそれぞれを「階調区間 0」、「階調区 間 1」、「階調区間 2」、 · · ·という。図 5は、階調区間について説明するための図である 。本実施形態においては、 256個の階調値を 8個の階調区間にグループ化(区分)し ている。差分階調値についての傾向が互いに似力 っている前階調値は同じ階調区 間に含まれるようにグループィ匕がなされている。例えば、「64」以上で「127」以下の 階調値は、「階調区間 3」に含まれている。このようにして決定された階調区間に基づ いて、本実施形態においては、図 6に示すようなルックアップテーブル 2が作成される 。図 11に示した従来のルックアップテーブル 2には、前階調値と後階調値との組み合 わせに対応する印加階調値が格納されていた。一方、図 6に示す本実施形態におけ るルックアップテーブル 2には、前階調値を含む階調区間(以下、「前階調区間」とい う。)と後階調値を含む階調区間 (以下、「後階調区間」という。)との組み合わせに対 応する、出力値としての差分階調値が格納されている。なお、各階調区間を示す値 を「階調区間値」という(例えば、階調区間 3の階調区間値は「3」である)。
[0034] 上述したように、本実施形態におけるルックアップテーブル 2には、前階調区間の 値 (前階調区間値)と後階調区間の値 (後階調区間値)との組み合わせに対応する 差分階調値が格納されている。このため、外部から送られる画像データ DATの示す 階調値に基づいて階調区間値が取得されなければならない。そこで、本実施形態に おいては、図 7に示すような、階調区間値と、それに対応する階調値のうちの最大の 値とが対応づけられたテーブル(閾値テーブル)が保持されている。これにより、或る 画素の階調値に基づいて、当該画素の階調区間値が取得される。例えば、或る画素 の階調値が「100」の場合、当該画素の階調区間値は「3」である。なお、上述のよう に、この閾値テーブル 3は、図 2に示す表示制御回路 200内の不揮発性メモリ 20に 格納されている。
[0035] <4.フレームメモリ〉
次に、図 8を参照しつつ、本実施形態におけるフレームメモリ 21について説明する 。図 8は、フレームメモリ 21に格納されるデータを模式的に示した図である。図 8 (A) は、従来例におけるフレームメモリ 21に格納されるデータを示し、図 8 (B)は、本実施 形態におけるフレームメモリ 21に格納されるデータを示して 、る。図 8 (A)および (B) において、最も左の列に記されている数値は走査信号線の行(1行目の走査信号線 は「1」、 2行目の走査信号線は「2」、…、 m行目の走査信号線は「m」 )を示し、最も 上の行に記されて ヽる数値は映像信号線の列(1列目の映像信号線は「1」、 2列目 の映像信号線は「2」、 · · ·、 n列目の映像信号線は「n」 )を示して 、る。そして、各行と 各列とが交差する位置に記されて 、る数値は、各画素につ!、てのデータを示して!/ヽ る。
[0036] 従来のフレームメモリ 21には、各画素についてのデータとして階調値が格納されて いる。すなわち、従来のフレームメモリ 21には、 m X n個の画素について、それぞれ「 0」から「255」までのいずれかの値が格納されている。一方、本実施形態においては 、前階調区間値と後階調区間値との組み合わせに基づいて差分階調値が決定され るので、各画素についての前階調区間値が保持されていなければならない。そこで、 本実施形態においては、各画素の前階調区間値がフレームメモリ 21に格納されてい る。従って、図 8 (B)に示すように、本実施形態におけるフレームメモリ 21には、 mX n 個の画素につ!/、て、それぞれ「0」から「7」までの!/、ずれかの値が格納される。 [0037] < 5.駆動方法 >
次に、表示制御回路 200において行われる、外部から入力された画像データ DAT に基づ!/、てデジタル映像信号 DVを出力する処理の手順にっ 、て、図 9を参照しつ つ説明する。図 9は、或る 1画素分の画像データ DATが入力されてから当該画像デ ータ DATに基づくデジタル映像信号 DVが出力されるまでの表示制御回路 200に おける処理手順を示すフローチャートである。なお、処理の対象となっている画素の ことを「対象画素」という。
[0038] まず、コントロール回路 22が、外部から入力された画像データ DATを受け取る (ス テツプ S10)。この画像データ DATは、対象画素の現フレームにおける階調値 (後階 調値)を示している。すなわち、この画像データ DATは、「0」から「255」までのいず れかの値となっている。画像データ DATの取得後、その画像データ DATと不揮発 性メモリ 20に格納されている閾値テーブル 3とに基づいて、対象画素の現フレームに おける階調区間値 (後階調区間値)が取得される (ステップ S12)。例えば、図 7に示 したような閾値テーブル 3が不揮発性メモリ 20に格納されて ヽる場合、画像データ D ATの示す階調値が「50」であれば、後階調区間値は「2」となる。
[0039] 後階調区間値が取得された後、対象画素の前フレームにおける階調区間値 (前階 調区間値)がフレームメモリ 21から取得される (ステップ S14)。その後、対象画素の 後階調区間値がフレームメモリ 21に書き込まれる (ステップ S16)。すなわち、ステツ プ S14とステップ S16とによって、フレームメモリ 21に格納されている対象画素のデ ータについて、前階調区間値力も後階調区間値への書き替えが行われる。
[0040] ステップ S16の終了後、ステップ S18に進み、ステップ S 12で取得された後階調区 間値とステップ S14で取得された前階調区間値との組み合わせに基づ 、て、不揮発 性メモリ 20に格納されているルックアップテーブル 2に従って差分階調値が取得され る。その後、その差分階調値に基づいて、印加階調値が算出される (ステップ S20)。 具体的には、表示データ演算回路 23が、後階調値に差分階調値を加算することに よって印加階調値を算出する。そして、表示データ演算回路 23が、その印加階調値 に基づ!/、てデジタル映像信号 DVを出力する(ステップ S22)。
[0041] < 6.効果 > 以上のように、本実施形態によると、ルックアップテーブル 2には、前階調区間値と 後階調区間値との組み合わせに対応する差分階調値が格納される。前階調区間値 や後階調区間値は、所定の閾値に従って階調値がグループ化された階調区間のそ れぞれを示す値である。一方、従来のルックアップテーブル 2には、前階調値と後階 調値との組み合わせに対応する印加階調値が格納されていた。このため、従来と比 ベて、オーバーシュート駆動のためにルックアップテーブル 2に格納されるデータの 数が削減される。これにより、ルックアップテーブル 2を格納する不揮発性メモリ 20の 容量を従来よりも削減することができる。
[0042] また、本実施形態によると、フレームメモリ 21には、各画素についての前階調区間 値が格納される。一方、従来のフレームメモリ 21には各画素についての前階調値が 格納されて 、た。上述のように階調区間は階調値がグループィ匕されたものであるの で、階調区間値を表わすために必要なデータのビット数は、階調値を表わすために 必要なデータのビット数よりも小さくなる。このため、従来と比べて、オーバーシュート 駆動のために必要なフレームメモリ 21の容量が削減される。
[0043] メモリの容量が削減される点について以下に具体的に説明する。ここでは、走査信 号線の本数が 480本、映像信号線の本数が 640本であって、 256階調の階調表示 が行われる液晶表示装置を例に挙げる。この液晶表示装置の場合、 256階調である ので、前階調値と後階調値との組み合わせは 65536 ( = 256 X 256)通りである。従 つて、従来のルックアップテーブル 2には、 65536個の印加階調値が格納されている 。一方、本実施形態のように 256階調を 8個の階調区間にグループィ匕した場合、ルツ クアップテーブル 2には、差分階調値は 64 (8 X 8)個だけ格納される。このように、ル ックアップテーブル 2に格納されるデータの数力 従来よりも大幅に削減される。
[0044] また、走査信号線の本数力 80本、映像信号線の本数が 640本であるので、この 液晶表示装置の画素数は 307200 ( =480 X 640)個となる。従来のフレームメモリ 2 1には各画素にっ 、ての前階調値が格納されて 、るところ、 256階調の階調それぞ れを表わすために必要なデータのビット数は 8ビットである。従って、 307200個の画 素につ 、ての前階調値を格納するためには、 2457600 (307200 X 8)ビットのメモリ が必要となる。一方、本実施形態のフレームメモリ 21には各画素についての前階調 区間値が格納されているが、 8個の階調区間値それぞれを表わすために必要なデー タのビット数は 3ビットである。従って、 307200個の画素についての前階調区間値を 格糸内するために ίま、 921600 (307200 X 3)ビットのメモリ力あれば、良!/、。このように、 オーバーシュート駆動のために必要となるフレームメモリ 21の容量力 従来よりも削 減される。
[0045] 以上のように、本実施形態によると、ルックアップテーブル 2に格納されるデータ数 およびフレームメモリ 21に格納されるデータ量が従来よりも削減される。このため、ォ 一バーシュート駆動のために液晶表示装置が必要とするメモリの容量が従来よりも大 幅に削減される。また、メモリの容量が削減されることにより、従来よりも装置の小型化 が可能となる。さらに、従来とほぼ同様の効果を奏するオーバーシュート駆動が行わ れる。これにより、動画表示が行われる際の画質の低下を抑制しつつ小型化された 携帯端末装置が実現される。
[0046] < 7.変形例など >
次に、上記実施形態の変形例について説明する。図 10は、上記実施形態の変形 例におけるルックアップテーブル 2の内容を模式的に示す図である。この変形例によ ると、前階調区間値と後階調値との組み合わせに基づいて差分階調値が取得される 。このため、上記実施形態と比べて、ルックアップテーブル 2のために必要となるメモ リの容量を削減する効果は小さくなるが、差分階調値を細力べ設定することができ、よ り液晶の応答の特性に適合したオーバーシュート駆動が行われる。また、後階調値 に基づいて後階調区間値を求める必要もなくなる。
[0047] また、上記実施形態においては表示制御回路 200内に不揮発性メモリ 20およびフ レームメモリ 21が設けられている力 本発明はこれに限定されず、ソースドライバ 300 内に不揮発性メモリ 20およびフレームメモリ 21を備える構成としても良い。この場合、 表示データ演算回路 23もソースドライバ 300に含まれる構成となり、表示制御回路 2 00力 ソースドライバ 300には、各画素についての現フレームの階調値を示す信号 が送られる。そして、ソースドライバ 300内で印加階調値が算出され、その印加階調 値に基づいて、駆動用の映像信号が各映像信号線 SLl〜SLnに出力される。
[0048] さらに、上記実施形態においては階調値を 8個の階調区間に区分したが、本発明 はこれに限定されない。それぞれの階調区間に含まれる階調値の差分階調値につ Vヽての傾向が互いに似力 った傾向にあれば、階調区間の数は何個でも良!、。

Claims

請求の範囲
[1] 複数の階調の画像を表示する表示部と、前記表示部に前記画像を表示するため の複数の映像信号線と、前記複数の映像信号線に印加する映像信号を生成するた めの印加階調値を外部から入力された第 1の画像信号と該第 1の画像信号よりも 1画 面分の画像が表示される期間である 1フレーム期間だけ前に外部から入力された第 2の画像信号とに基づいて決定する印加階調値決定部とを備える表示装置であって 第 1の入力値と、第 2の入力値と、該第 1の入力値と該第 2の入力値との組み合わ せに対応する出力値とを格納する印加階調値決定用テーブルを更に備え、 前記印加階調値決定用テーブルには、前記第 1の入力値として、前記複数の階調 を示す複数の階調値が格納され、前記第 2の入力値として、前記複数の階調値が 1 個以上の閾値に基づいて区分されることによって定められる複数の階調区間であつ てそれぞれが 1個以上の階調値カゝらなる複数の階調区間を示す複数の階調区間値 が格納され、
前記印加階調値決定部は、前記印加階調値決定用テーブルに基づいて、前記第 1の画像信号に対応する前記第 1の入力値としての階調値と、前記第 2の画像信号 に対応する階調値が含まれる階調区間を示す前記第 2の入力値としての階調区間 値との組み合わせに対応する出力値を取得し、該出力値に基づいて前記印加階調 値を決定することを特徴とする、表示装置。
[2] 前記印加階調値決定用テーブルには、前記第 1の入力値として、前記複数の階調 値に代えて前記複数の階調区間値が格納され、
前記印加階調値決定部は、前記印加階調値決定用テーブルに基づいて、前記第 1の画像信号に対応する階調値が含まれる階調区間を示す前記第 1の入力値として の階調区間値と、前記第 2の画像信号に対応する階調値が含まれる階調区間を示 す前記第 2の入力値としての階調区間値との組み合わせに対応する出力値を取得し 、該出力値に基づいて前記印加階調値を決定することを特徴とする、請求項 1に記 載の表示装置。
[3] 前記 1画面分の画像に対応するデータを格納するフレームデータ格納部を更に備 え、
前記フレームデータ格納部には、前記 1画面分の画像についての階調区間値が格 納され、
前記印加階調値決定部は、前記印加階調値を決定する際に、前記フレームデータ 格納部から前記第 2の入力値としての階調区間値を取得するとともに、前記第 1の画 像信号に対応する階調値が含まれる階調区間を示す階調区間値を前記フレームデ ータ格納部に格納することを特徴とする、請求項 1に記載の表示装置。
[4] 前記複数の階調区間値と前記閾値とを格納する階調区間設定テーブルを更に備 え、
前記複数の階調値は、前記階調区間設定テーブルに基づいて前記複数の階調区 間に区分され、
前記印加階調値決定部は、前記複数の階調値のそれぞれが前記複数の階調区間 のうちのいずれの階調区間に含まれる力を前記階調区間設定テーブルに基づいて 取得することを特徴とする、請求項 1に記載の表示装置。
[5] 前記印加階調値決定用テーブルと前記階調区間設定テーブルとは、不揮発性の メモリに格納されて 、ることを特徴とする、請求項 4に記載の表示装置。
[6] 前記印加階調値決定部は、前記第 1の画像信号に対応する階調値に前記出力値 を加算することによって前記印加階調値を算出することを特徴とする、請求項 1に記 載の表示装置。
PCT/JP2006/304250 2005-05-25 2006-03-06 表示装置 WO2006126322A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007517733A JP4884381B2 (ja) 2005-05-25 2006-03-06 表示装置
US11/883,714 US8102342B2 (en) 2005-05-25 2006-03-06 Display apparatus including a driver using a lookup table

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-152804 2005-05-25
JP2005152804 2005-05-25

Publications (1)

Publication Number Publication Date
WO2006126322A1 true WO2006126322A1 (ja) 2006-11-30

Family

ID=37451754

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304250 WO2006126322A1 (ja) 2005-05-25 2006-03-06 表示装置

Country Status (2)

Country Link
JP (1) JP4884381B2 (ja)
WO (1) WO2006126322A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149580A1 (ja) * 2007-06-05 2008-12-11 Sharp Kabushiki Kaisha 液晶表示装置
CN101551981B (zh) * 2008-04-03 2011-10-19 北京京东方光电科技有限公司 液晶显示装置动态对比度处理方法和处理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801581B (zh) * 2019-01-31 2022-04-19 武汉天马微电子有限公司 显示面板补偿灰阶值确定方法和装置、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756532A (ja) * 1993-08-10 1995-03-03 Casio Comput Co Ltd 液晶パネル駆動装置
JPH11126050A (ja) * 1997-10-23 1999-05-11 Canon Inc 液晶表示パネル駆動装置と駆動方法
JP2004109796A (ja) * 2002-09-20 2004-04-08 Sanyo Electric Co Ltd 液晶パネル駆動装置
JP2004348162A (ja) * 2002-06-12 2004-12-09 Sharp Corp 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756532A (ja) * 1993-08-10 1995-03-03 Casio Comput Co Ltd 液晶パネル駆動装置
JPH11126050A (ja) * 1997-10-23 1999-05-11 Canon Inc 液晶表示パネル駆動装置と駆動方法
JP2004348162A (ja) * 2002-06-12 2004-12-09 Sharp Corp 液晶表示装置
JP2004109796A (ja) * 2002-09-20 2004-04-08 Sanyo Electric Co Ltd 液晶パネル駆動装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149580A1 (ja) * 2007-06-05 2008-12-11 Sharp Kabushiki Kaisha 液晶表示装置
JPWO2008149580A1 (ja) * 2007-06-05 2010-08-19 シャープ株式会社 液晶表示装置
CN101551981B (zh) * 2008-04-03 2011-10-19 北京京东方光电科技有限公司 液晶显示装置动态对比度处理方法和处理装置
US9007295B2 (en) 2008-04-03 2015-04-14 Beijing Boe Optoelectronics Technology Co., Ltd. Dynamic contrast ratio processing method and apparatus of liquid crystal displaying apparatus

Also Published As

Publication number Publication date
JP4884381B2 (ja) 2012-02-29
JPWO2006126322A1 (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
JP4638182B2 (ja) 液晶表示装置と、これの駆動方法及びその装置
KR100915234B1 (ko) 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법
US8345071B2 (en) Display control circuit, liquid crystal display device including the same, and display control method
US20030179170A1 (en) Liquid crystal display
JP5319897B2 (ja) 表示装置とそれの駆動装置及び駆動方法
US20070195040A1 (en) Display device and driving apparatus thereof
JP4671715B2 (ja) 表示装置およびその駆動方法
JP2007256350A (ja) 液晶表示パネルの駆動装置及び駆動方法、並びに液晶表示装置
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
KR101437869B1 (ko) 데이터 처리장치, 이를 포함하는 액정표시장치 및 그제어방법
KR20170049701A (ko) 표시 장치 및 그 구동 방법
JP4884381B2 (ja) 表示装置
JP5033376B2 (ja) データ処理装置およびこの駆動方法
US8102342B2 (en) Display apparatus including a driver using a lookup table
KR101386569B1 (ko) 액정표시장치의 응답속도 개선 장치 및 방법
KR20060134779A (ko) 액정 표시 장치 및 그의 구동 방법
US20090040214A1 (en) Signal processor, liquid crystal display device including the same, and method of driving liquid crystal display device
JP2010014800A (ja) 輝度調整回路及び液晶表示装置
WO2007026685A1 (ja) 液晶表示装置、および液晶表示装置の駆動方法
US20080079672A1 (en) Driving method for a liquid crystal display device and related device
JP2009145767A (ja) 表示制御回路、表示制御回路の駆動方法及び表示装置
JP3958161B2 (ja) 液晶表示装置
JP2005077508A (ja) 液晶表示装置の駆動方法
WO2013051490A1 (ja) 表示制御回路、それを備えた液晶表示装置、および表示制御方法
JP2008020781A (ja) マトリクス型表示装置、表示制御回路、およびその制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007517733

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06715270

Country of ref document: EP

Kind code of ref document: A1