WO2006093272A1 - 配線基板およびその製造方法ならびに樹脂体の表面加工方法 - Google Patents

配線基板およびその製造方法ならびに樹脂体の表面加工方法 Download PDF

Info

Publication number
WO2006093272A1
WO2006093272A1 PCT/JP2006/304103 JP2006304103W WO2006093272A1 WO 2006093272 A1 WO2006093272 A1 WO 2006093272A1 JP 2006304103 W JP2006304103 W JP 2006304103W WO 2006093272 A1 WO2006093272 A1 WO 2006093272A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
resin
forming
wiring
cured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/304103
Other languages
English (en)
French (fr)
Inventor
Katsuro Hirayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2006093272A1 publication Critical patent/WO2006093272A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152Replicating the surface structure of a sacrificial layer, e.g. for roughening

Definitions

  • the present invention relates to a wiring board and a manufacturing method thereof. Further, the present invention relates to a method for processing the surface of a resin body.
  • Patent Document 1 Japanese Patent Laid-Open No. 2000-36659
  • a circuit board having a circuit conductor formed by etching away unnecessary copper foil on the surface, and a copper foil roughened by oxidizing one surface as a “roughened metal layer” prepare.
  • An epoxy adhesive layer is applied and formed on the rough surface of the copper foil as a “semi-cured insulating layer”.
  • the semi-cured insulating layer is cured, and then the roughened surface.
  • Etching is performed to reduce the thickness of the metal layer having a thickness, and a via hole is formed in the insulating layer. Thereafter, the metal layer having a roughened surface is removed, and then a wiring is formed on the insulating layer.
  • the inner layer copper is not etched back in the step of removing the metal layer having the roughened surface by reducing the thickness of the metal layer having the roughened surface. It is said that the inner layer connection reliability is improved. Furthermore, since the rough shape of the metal layer is transferred to the insulating layer, it is said that the adhesion between the wiring layer and the resin layer can be improved without using an insulating resin layer having a special roughening property. Yes.
  • Patent Document 1 JP 2000-36659 A
  • the manufacturing method described above has a problem in that it requires a lot of cost because it requires a step of thinning the metal layer by etching. Further, in this manufacturing method, the surface of the insulating layer is roughened by using a metal foil having a surface roughened in advance, and the adhesion between the surface of the insulating layer and the plating film is improved. Since there is a limit to the miniaturization of the unevenness in the roughening of the foil surface, sufficient adhesion cannot be obtained. For example, in the case of I / O electrodes that require particularly high strength, the wiring layer and the resin layer The adhesion strength between them was still insufficient. Further, since the unevenness is not fine, there is a limit to miniaturization of the wiring.
  • an object of the present invention is to provide a wiring board capable of forming a finer wiring with high adhesion between the wiring layer and the resin layer, and a manufacturing method thereof. It is another object of the present invention to provide a resin body surface processing method applicable to the production of such a wiring board. Means for solving the problem
  • a wiring board according to the present invention includes a resin insulating layer having a main surface and a wiring layer disposed in contact with the main surface, and the wiring layer of the main surface
  • the surface roughness Ra of the region touching the surface is 1.0 ⁇ m or less.
  • FIG. 1 is an explanatory diagram of a first step of a method for manufacturing a wiring board in the first to third embodiments according to the present invention.
  • FIG. 2 is an explanatory diagram of a second step of the method of manufacturing a wiring board in the first and second embodiments according to the present invention.
  • FIG. 3 is an explanatory diagram of a third step of the method of manufacturing a wiring board in the first and second embodiments according to the present invention.
  • FIG. 4 is an explanatory diagram of a fourth step of the method of manufacturing a wiring board in the first and second embodiments based on the present invention.
  • FIG. 5 An explanatory diagram of a fifth step of the method of manufacturing a wiring board in the first and second embodiments based on the present invention.
  • FIG. 6 is an explanatory diagram of the sixth step of the method of manufacturing a wiring board in the first and second embodiments according to the present invention.
  • FIG. 7 is an explanatory diagram of the seventh step of the method of manufacturing a wiring board in the first embodiment based on the present invention.
  • FIG. 8 is an explanatory diagram of the eighth step of the method of manufacturing the wiring board in the first embodiment based on the present invention.
  • FIG. 9 An illustration of the ninth step of the method of manufacturing a wiring board in the first embodiment based on the present invention.
  • FIG. 10 is an explanatory diagram of the seventh step of the method of manufacturing a wiring board in the second embodiment based on the present invention.
  • FIG. 12 An illustration of the ninth step of the method of manufacturing a wiring board in the second embodiment based on the present invention.
  • FIG. 18 is an explanatory diagram of a first example of a general wiring defect.
  • a method of manufacturing a wiring board according to the first embodiment of the present invention will be described.
  • This manufacturing method is called a “semi-additive method”.
  • a semi-cured resin layer 2r is formed on the upper surface of the core substrate 1 having the conductive layer 10.
  • the core substrate 1 may be a resin substrate such as a glass epoxy substrate, a ceramic substrate, a single layer substrate, or a multilayer substrate.
  • a thermosetting resin mixed with an inorganic filler can be used.
  • the thermosetting resin for example, epoxy resin, modified polyimide resin, polyimide resin, phenol resin, bismaleimide triazine resin and the like can be used.
  • the inorganic filler glass cloth or the like can be used.
  • a film-like insulating layer containing no inorganic filler can be used. Even when a film-like insulating layer is used, an epoxy resin, a modified polyimide resin, a polyimide resin, a phenol resin, a bismaleimide triazine resin, or the like can be used as the material.
  • metal powder 4 is sprayed on the surface of the semi-cured resin layer 2r, and is pressed and heated by being sandwiched between molds 3a and 3b. By doing so, the resin layer 2r in a semi-cured state is cured to become a resin insulating layer 2 in which the metal powder 4 is embedded as shown in FIG.
  • the average particle diameter of the metal powder is 0 .: m or more and 10 zm or less.
  • the powder shape of the metal powder may be any of spherical, square, plate, and rod shapes. In particular, if the powder shape is a rod shape, fine and deep irregularities can be formed on the upper surface of the resin insulating layer 2, which is preferable.
  • the material of the metal powder may be Au, Ag, Cu, Fe, Ni, Co, Zn, Al, Sn, etc., and any metal or alloy that can be removed by etching with acid, alkali, etc. Moyore. When spraying metal powder 4, sprinkle metal powder 4 or spray it with compressed air.
  • Pressurization by mold 3a, 3b is 0.5MPa, heating is It shall be 90 minutes at 180 ° C.
  • pressurization and heating conditions are not limited to this.
  • the metal powder 4 only needs to be at least partially embedded in the resin insulating layer 2, but in particular, a state in which about half of the individual particles of the metal powder 4 are embedded is preferable. If the metal powder 4 is completely embedded in the resin insulating layer 2, deep irregularities can be formed, but it is difficult to completely remove the metal powder 4 in a removal process described later. Also, if less than half is loaded, only shallow irregularities are formed, making it difficult to obtain sufficient adhesion to the wiring layer.
  • the metal powder 4 In order to load the metal powder 4 in an appropriate state, for example, it is preferable to pressurize at a pressure of 0.3 MPa or more and 1. OMPa or less.
  • the metal powder 4 preferably covers 80% or more of the surface of the resin insulating layer 2. If it is covered by 80% or more, a lot of fine irregularities are formed, so that it is possible to further reduce the defect occurrence rate simply by improving the adhesion.
  • the step of embedding the metal powder 4 in the resin insulating layer 2 may be performed at the same time as the semi-cured resin layer 2r is pressurized and heated to be cured, or the metal powder 4 may be molded into a mold. After being embedded in the semi-cured resin layer 2r, the semi-cured resin layer 2r may be cured by applying pressure and heating.
  • Vias 5 are formed by laser chain as shown in FIG.
  • the via 5 is formed so as to penetrate the resin insulating layer 2 in the thickness direction and reach the conductive layer 10 on the core substrate 1.
  • CO laser, YAG laser, excimer laser, ultraviolet laser, etc. can be used.
  • the conductive layer 10 is exposed on the bottom surface of the via 5.
  • the metal powder 4 is removed by etching.
  • the etching solution in addition to those described in the above embodiments, general etching solutions such as copper chloride, iron chloride, alkaline etching solution, ammonium persulfate, and sulfuric acid and hydrogen peroxide can be used.
  • Electroless plating is performed on the surface of the resin insulating layer 2 to form an electroless plating film 6 as shown in FIG.
  • the electroless plating film 6 is a thin film of copper, for example, and is formed so as to cover it thinly along the uneven shape of the upper surface.
  • a plating resist film 7 is formed so as to cover a region of the surface of the electroless plating film 6 where a wiring layer should not be formed.
  • an electrolytic plating film 8 is formed so as to cover a region not covered with the plating resist film 7.
  • Electrolytic plating film 8 Hatato For example, a copper film.
  • fine irregularities can be formed on the upper surface of the resin insulating layer 2 by the dispersed metal powder 4, so that the wiring layer 12 adheres to the resin insulating layer 2 Can increase the sex. Also, depending on the selection of the metal powder, it is possible to form finer irregularities than in the conventional manufacturing method, so it is also positive to obtain a wiring board having finer wiring than in the past.
  • the wiring board in the present embodiment is as shown in FIG. 9, and includes a resin insulating layer 2 having a main surface and a wiring layer 12 disposed in contact with the main surface.
  • the surface roughness Ra of the region in contact with the wiring layer 12 in the main surface of the resin insulating layer 2 is 1.0 ⁇ m or less.
  • This wiring board has a two-layer structure of the electroless plating film 6 and the electrolytic plating film 8 at the portion that becomes the wiring layer 12, and the electroless plating film 6 is formed by transfer of the metal powder 4. Since it enters the unevenness and is in close contact with the resin insulating layer 2, it is a highly reliable wiring board with high adhesion.
  • the surface roughness Ra of the region in contact with the wiring layer 12 is 1. O / m or less, the adhesion between the wiring layer and the insulating layer Can be increased. Note that the surface roughness Ra of this region is not only 1.O / im or less, but is preferably 0.3 / im or less. If this is the case, the defect occurrence rate can be kept low. Details of the defect will be described later.
  • FIGS. 1 to 6 and FIGS. 10 to 13 a method of manufacturing a wiring board according to the second embodiment of the present invention will be described.
  • This manufacturing method is called “subtractive method”.
  • the steps shown in FIGS. 1 to 6 are the same as those described in the first embodiment.
  • electrolytic plating is performed as shown in FIG. 10, and the surface of the electroless plating film 6 is further increased.
  • An electrolytic plating film 8 is formed so as to cover it.
  • the area of the surface of the electrolytic plating film 8 where the wiring layer is to be formed is An etching resist film 11 is formed so as to cover it.
  • the resist covered with the etching resist film 11 is removed by etching away the electrolytic plating film 8 and the electroless plating film 6 in the region. Thereafter, the etching resist film 11 is removed as shown in FIG. In this way, a wiring board in which the two-layer structure of the electroless plating film 6 and the electrolytic plating film 8 remains locally as the wiring layer 12 can be obtained.
  • a method of manufacturing a wiring board according to the third embodiment of the present invention will be described.
  • a semi-cured resin layer 2 r is formed on the upper surface of the core substrate 1 having the conductive layer 10. Details of the core substrate 1 and the resin layer 2r are as described in the first embodiment.
  • a step of forming a resin insulating layer is performed.
  • the core substrate 1 and the resin layer 2r are pressed by being sandwiched between molds 13a and 13b, and heated to cure the resin layer 2r.
  • the mold 13a is formed by forming irregularities with a predetermined surface roughness Ra on the surface 14 in contact with the resin layer 2r.
  • the resin insulating layer 2 is formed as shown in FIG.
  • the semi-cured resin layer 2r is cured, and at the same time, irregularities are formed on the surface thereof.
  • the unevenness of the surface 14 of the mold 13a is preliminarily determined by a predetermined surface roughness Ra by a method of mechanical roughening by polishing, blasting, or the like, or a method of chemical roughening by etching, plating, or the like. It forms so that it may become.
  • a wiring layer is formed on the surface of the resin insulating layer 2 thus obtained by the semi-additive method or the sub-traactive method described in the first and second embodiments.
  • a mold having irregularities with a predetermined surface roughness Ra is brought into contact with the surface in contact with the resin layer and cured, whereby the upper surface of the resin insulating layer is formed. Since fine irregularities can be formed, the adhesion of the wiring layer to the resin insulating layer can be enhanced. Further, the process can be simplified because it is only necessary to pressurize and heat with a mold having irregularities. Since this mold can be used repeatedly, the cost can be reduced. Furthermore, in the present embodiment, the resin layer is heated and cured, and at the same time, irregularities are formed on the surface. Therefore, unlike the case where the resin layer is heated and cured after the irregularities are formed, the desired surface is less affected by heat shrinkage. Roughness Ra can be easily obtained.
  • the wiring substrate to which the present invention is applied is shown here.
  • it may be a wiring board in which the resin insulating layers 2a and 2b are arranged so as to cover both surfaces of the core board 1!
  • the wiring layers 12a and 12b can be provided on both sides.
  • a plurality of resin insulation layers may be laminated on one side of the core substrate 1 by repeatedly performing the above-described manufacturing method. It is preferable that a wiring layer is disposed on each of the plurality of resin insulating layers. In this case, it is preferable that the wiring layers respectively arranged in the resin insulating layers at different positions in the thickness direction are connected to each other by via conductors. This is because a more complicated wiring structure can be realized. Furthermore, electronic components as well as wiring layers are placed between resin insulation layers or inside resin insulation layers.
  • a semi-cured epoxy resin pre-predder with a thickness of 100 ⁇ m was laminated on the surface of a glass epoxy substrate with a thickness of 500 ⁇ m as the core substrate.
  • Copper powder having an average particle size of 0 .: m was uniformly sprayed as a metal powder on the surface, and then pressurized at 0.5 MPa while heating at 180 ° C. for 90 minutes. As a result, the metal powder covered 90% of the resin insulating layer.
  • via holes were formed by irradiating a CO laser. Furthermore, copper powder was removed by etching in a 20% sodium persulfate solution. The semi-additive method was adopted for the subsequent processes.
  • a catalyst activation treatment is first applied to the substrate surface, and then electroless copper plating is performed to form a copper layer with a thickness of about 1 ⁇ m as an electroless plating film.
  • a film resist was laminated on the entire substrate.
  • a plating resist film was formed by exposing through a photomask that masked the locations where electrolytic plating should be performed. By performing electrolytic copper plating, a copper layer having a thickness of about 10 ⁇ was formed as an electrolytic plating film. 4.
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. A zinc powder having an average particle size of 0.51 zm was uniformly dispersed as a metal powder on the surface, and then pressurized at 0.5 MPa while heating at 180 ° C. for 90 minutes. As a result, the metal powder covered 90% of the surface of the resin insulating layer. Next, a via hole was formed by irradiating a CO laser. 1
  • the zinc powder was removed by etching in 0% hydrochloric acid.
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. After uniformly spreading nickel powder with an average particle size of 1.35 / im as a metal powder on the surface, it was pressurized at 0.5 MPa while heating at 180 ° C for 90 minutes. As a result, the metal powder covered 90% of the surface of the resin insulating layer. Next, a via hole was formed by irradiating a CO laser. Nickel powder was removed by etching in 10% nitric acid. Subtractive method was adopted for the subsequent processes. That is, first, a catalyst activation treatment was performed on the substrate surface, and then electroless copper plating was performed to form a copper layer having a thickness of about 1 zm as an electroless plating film.
  • electrolytic copper plating was performed to form a copper layer having a thickness of about 10 ⁇ m as an electrolytic plating film.
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. An iron powder with an average particle size of 7.38 / m was uniformly spread on the surface as a metal powder, and then pressurized at 0.5 MPa while heating at 180 ° C for 90 minutes. As a result, the metal powder covered 90% of the surface of the resin insulating layer. Next, a via hole was formed by irradiating a CO laser.
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. After uniformly spreading tin powder with an average particle size of 10 ⁇ m as metal powder on the surface, it was pressurized at 0.5 MPa while heating at 180 ° C. for 90 minutes. As a result, the metal powder covered 90% of the surface of the resin insulating layer. Next, a via hole was formed by irradiating a CO laser. further
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. Roughened surface The copper foil having a thickness of 18 ⁇ m was laminated so that the rough surface was in contact with the layer of the epoxy resin pre-preder, and then pressurized at 0.5 MPa while heating at 180 ° C. for 90 minutes. This copper foil layer was thinned to a thickness of 5 ⁇ m by etching in a 20% sodium persulfate solution. Next, a via hole was formed by irradiating a CO laser. further
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. The upper surface of the epoxy resin in a semi-hardened state was heated at 180 ° C. for 90 minutes while being pressed at 0.5 MPa with a mold having irregularities with a surface roughness Ra of 0.25 ⁇ m. Next, irradiate CO laser
  • a via hole was formed.
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. The upper surface of the epoxy resin in a semi-hardened state was heated at 180 ° C. for 90 minutes while being pressurized at 0.5 MPa with a mold having irregularities with a surface roughness Ra of 0.56 ⁇ . Next, irradiate CO laser
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. The upper surface of the epoxy resin in a semi-hardened state was heated at 180 ° C. for 90 minutes while being pressed at 0.5 MPa with a mold having irregularities with a surface roughness Ra of 0.82 ⁇ m. Next, irradiate CO laser
  • a wiring pattern of L / S 50/50 ⁇ m was formed on the substrate surface by the semi-additive method as in Example 7 below.
  • Example 12 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. The upper surface of the epoxy resin in a semi-hardened state was heated at 180 ° C. for 90 minutes while being pressurized at 0.5 MPa with a mold having irregularities with a surface roughness Ra of 1.00 ⁇ . Next, irradiate CO laser
  • a wiring pattern of L / S 50/50 ⁇ m was formed on the substrate surface by the subtractive method as in Example 9 below.
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. The upper surface of the semi-hardened epoxy resin was heated at 180 ° C. for 90 minutes while being pressed with 0.5 MPa with a mold having irregularities with a surface roughness Ra of 0.05 ⁇ m. Next, irradiate CO laser
  • a wiring pattern of L / S 50/50 ⁇ m was formed on the substrate surface by the semi-additive method as in Example 7 below.
  • Example 2 In the same manner as in Example 1, a semi-cured epoxy resin pre-preda was laminated. The upper surface of the epoxy resin in a semi-hardened state was heated at 180 ° C. for 90 minutes while being pressurized at 0.5 MPa with a mold having irregularities with a surface roughness Ra of 2.03 ⁇ . Next, irradiate CO laser
  • the surface roughness of the mold and the surface roughness of the substrate obtained using this mold are substantially the same.
  • the surface of the resin layer can be easily made to have the surface roughness as designed by designing the mold.
  • the peel strength was measured.
  • 10 samples are measured for each sample, and the average value is the peel strength.
  • This measurement was performed after 1000 hours of a heat cycle test in which holding in an environment of _40 ° C for 30 minutes and holding in an environment of 85 ° C for 30 minutes were repeated alternately.
  • the specific method for measuring peel strength was in accordance with JIS C 6481.
  • the defect occurrence rate was investigated for each Sampnore.
  • the definition of the defect will be described by taking the defect in the wiring layer 12 shown in FIG. 9 as an example. Wiring layer 12 above in Figure 9 When the force is observed, there is a portion that is narrower than the normal width wl as shown in FIG. 18, and if the width wdl of the narrowed portion is less than a certain value, this is a defect. I win. Here, a defect is assumed when wdl is less than 2/3 times the normal width wl.
  • the defect occurrence rate is calculated as the sum of the areas of the defective portions divided by the circuit area of the design value.
  • the area of the defect portion refers to the area of the missing region in the example of FIG. 18, and refers to the area of the protruding region in the example of FIG.
  • 10 samples were measured for each sample, and the average value was taken as the defect rate.
  • Tables 1 and 2 show the evaluation results of each sample. Examples:! To 12 correspond to those to which the present invention is applied.
  • the present invention is effective not only as a wiring board and a method for producing the same, but also as a surface processing method for a resin body. That is, the resin body surface processing method includes a step of spraying metal powder on the surface of the semi-hardened resin body, a step of subsequently curing the resin body to form a cured resin body, Forming irregularities on the surface of the cured resin body by removing the metal powder. By doing so, a resin surface having minute irregularities can be obtained.
  • This surface treatment method of the resin body is applicable not only to the use of the wiring board but also to general uses.
  • the resin body to which this resin body surface processing method is applied is not limited to a layered one, but may be of other shapes.
  • a method of using a mold having irregularities on the surface is also conceivable as a method for surface treatment of a resin body based on the present invention. That is, the surface treatment method of this resin body is such that a cured resin body is cured by bringing a mold having irregularities formed on the surface in contact with the resin body into contact with the resin body in a semi-cured state. Forming the wiring layer on the surface of the cured resin body, and the step of forming the cured resin body hardens the resin body and simultaneously forms irregularities on the surface of the resin body. To do. This also makes it possible to obtain a resin surface having minute irregularities.
  • the present invention can be used for a wiring board, a manufacturing method thereof, and a resin body surface processing method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

 配線基板は、主表面を有する樹脂絶縁層(2)と、前記主表面に接して配置された配線層(12)とを備え、前記主表面のうち前記配線層(12)と接している領域の表面粗さRaが1.0μm以下である。好ましくは、主表面のうち前記配線層(12)と接している領域の表面粗さRaが0.3μm以下である。好ましくは、コア基板(1)を備え、前記樹脂絶縁層(2)は前記コア基板(1)の表面を覆うように配置されている。

Description

明 細 書
配線基板およびその製造方法ならびに樹脂体の表面加工方法 技術分野
[0001] 本発明は、配線基板およびその製造方法に関するものである。さらに樹脂体の表 面加工方法に関するものである。
背景技術
[0002] 従来より、樹脂絶縁層上に配線が形成された回路基板すなわち樹脂回路基板が 用いられている。樹脂回路基板は、セラミック回路基板に比べて落下強度が高いこと 力 信頼性が高ぐさらにコストが低いことからも、今日、回路配線基板として注目され ている。
[0003] 樹脂回路基板の製造方法として一般的なものとして、「ビルドアップ多層配線板」と 呼ばれる配線基板の製造方法が、特開 2000— 36659号公報(特許文献 1)に開示 されている。この文献に開示された技術は以下のとおりである。
[0004] まず、表面の不要な銅箔をエッチング除去して回路導体を形成した回路基板と、「 粗化面を有する金属層」として一方の面を酸化処理して粗化した銅箔とを用意する。 この銅箔の粗ィヒ面に「半硬化の絶縁層」としてエポキシ接着層を塗布形成する。この 半硬化の絶縁層が回路基板に接するように、粗ィヒ面を有する金属層と回路基板とを 重ねて加熱、加圧して、半硬化状の絶縁層を硬化させた後、粗化面を有する金属層 の厚みを薄くするようにエッチング除去し、絶縁層にバイァホールを形成し、その後、 粗化面を有する金属層を除去してから絶縁層上に配線を形成する。
[0005] この製造方法によれば、粗化面を有する金属層の厚みを薄くすることにより、この粗 化面を有する金属層の除去工程において、内層銅がエッチバックされることがないた め、内層接続信頼性が向上するとされている。さらに、金属層の粗化形状を絶縁層 に転写するため、特殊な粗化性を有する絶縁樹脂層を使用することなぐ配線層と榭 脂層との密着性を向上させることもできるとされている。
特許文献 1 :特開 2000— 36659号公報
発明の開示 発明が解決しょうとする課題
[0006] 上述の製造方法では、金属層をエッチングによって薄くする工程が必要なためコス トが多くかかるという問題があった。また、この製造方法では、事前に粗化された表面 を有する金属箔を用いることによって絶縁層の表面を粗くし、絶縁層の表面とめっき 膜との密着性の向上を図っているが、金属箔の表面の粗化における凹凸の微細化 には限界があるため、十分な密着性を得ることができず、たとえば特に強度が必要と される I/O電極などでは、配線層と樹脂層との間の密着強度はまだ不十分なもので あった。さらに凹凸が微細でないため、配線の微細化にも限界があった。
[0007] そこで、本発明は、配線層と樹脂層との密着性が高ぐより微細な配線形成を可能 とする配線基板およびその製造方法を提供することを目的とする。また、そのような配 線基板の製造にも適用可能な樹脂体の表面加工方法を提供することを目的とする。 課題を解決するための手段
[0008] 上記目的を達成するため、本発明に基づく配線基板は、主表面を有する樹脂絶縁 層と、前記主表面に接して配置された配線層とを備え、前記主表面のうち前記配線 層と接してレ、る領域の表面粗さ Raが 1. 0 μ m以下であることを特徴としてレ、る。 発明の効果
[0009] 本発明によれば、欠陥発生率を低くし、信頼性の高い配線基板とすることができる 。したがって、より微細な配線が可能になる。
図面の簡単な説明
[0010] [図 1]本発明に基づく実施の形態 1〜3における配線基板の製造方法の第 1の工程 の説明図である。
[図 2]本発明に基づく実施の形態 1 , 2における配線基板の製造方法の第 2の工程の 説明図である。
[図 3]本発明に基づく実施の形態 1 , 2における配線基板の製造方法の第 3の工程の 説明図である。
[図 4]本発明に基づく実施の形態 1 , 2における配線基板の製造方法の第 4の工程の 説明図である。 園 5]本発明に基づく実施の形態 1 , 2における配線基板の製造方法の第 5の工程の 説明図である。
園 6]本発明に基づく実施の形態 1 , 2における配線基板の製造方法の第 6の工程の 説明図である。
園 7]本発明に基づく実施の形態 1における配線基板の製造方法の第 7の工程の説 明図である。
園 8]本発明に基づく実施の形態 1における配線基板の製造方法の第 8の工程の説 明図である。
園 9]本発明に基づく実施の形態 1における配線基板の製造方法の第 9の工程の説 明図である。
園 10]本発明に基づく実施の形態 2における配線基板の製造方法の第 7の工程の説 明図である。
園 11]本発明に基づく実施の形態 2における配線基板の製造方法の第 8の工程の説 明図である。
園 12]本発明に基づく実施の形態 2における配線基板の製造方法の第 9の工程の説 明図である。
園 13]本発明に基づく実施の形態 2における配線基板の製造方法の第 10の工程の 説明図である。
園 14]本発明に基づく実施の形態 3における配線基板の製造方法の第 2の工程の説 明図である。
園 15]本発明に基づく実施の形態 3における配線基板の製造方法の第 3の工程の説 明図である。
園 16]本発明に基づく実施の形態 3における配線基板の製造方法の第 4の工程の説 明図である。
園 17]本発明に基づく配線基板の応用例の断面図である。
[図 18]—般的な配線の欠陥の第 1の例の説明図である。
園 19]一般的な配線の欠陥の第 2の例の説明図である。
符号の説明 [0011] 1 コア基板、 2, 2a, 2b 樹脂絶縁層、 2r (半硬化状態の)樹脂層、 3a, 3b 金型 、 4 金属粉、 5 ビア、 6 無電解めつき膜、 7 めっきレジスト膜、 8 電解めつき膜、 1 0 導電層、 11 エッチングレジスト膜、 12, 12a, 12b 配線層、 13a, 13b 金型、 1
4 (樹脂層に接する)面。
発明を実施するための最良の形態
[0012] (実施の形態 1)
図 1〜図 9を参照して、本発明に基づく実施の形態 1における配線基板の製造方法 について説明する。この製造方法は「セミアディティブ法」と呼ばれる。図 1に示すよう に、導電層 10を有するコア基板 1の上面に半硬化状態の樹脂層 2rを形成する。コア 基板 1はガラスエポキシ基板のような樹脂基板であってよぐセラミック基板であっても よぐそれぞれ単層の基板であっても多層の基板であってもよい。樹脂層 2rとしては 熱硬化性樹脂の中に無機フィラーを混合したものを用いることができる。熱硬化性樹 脂としては、たとえば、エポキシ樹脂、変性ポリイミド樹脂、ポリイミド樹脂、フエノール 樹脂、ビスマレイミドトリアジン樹脂などを使用することができる。無機フイラ一としては ガラスクロスなどを用いることができる。樹脂層 2rとしては、無機フィラーを含まないフ イルム状の絶縁層を用いることもできる。フィルム状の絶縁層を用いる場合もその材 料としては、エポキシ樹脂、変性ポリイミド樹脂、ポリイミド樹脂、フエノール樹脂、ビス マレイミドトリアジン樹脂などを使用することができる。
[0013] 図 2に示すように、半硬化状態の樹脂層 2rの表面に金属粉 4を散布し、金型 3a, 3 bで挟み込むことによって加圧し、加熱する。こうすることで半硬化状態の樹脂層 2rは 硬化し、図 3に示すように金属粉 4が埋め込まれた樹脂絶縁層 2となる。
[0014] 金属粉の平均粒径は 0.: m以上 10 z m以下のものを使用してょレ、。金属粉の 粉末形状は球状、角状、板状、棒状などのいずれであってもよい。特に粉末形状が 棒状であれば樹脂絶縁層 2の上面に微細かつ深い凹凸を形成することができるため 好ましい。金属粉の材質は、 Au, Ag, Cu, Fe, Ni, Co, Zn, Al, Snなどであってよ く、酸、アルカリなどでエッチング除去できるものであればいずれの金属、合金であつ てもよレ、。金属粉 4を散布する際には、金属粉 4はふりかけて散布してもよぐ圧縮空 気とともに吹き付けて散布してもよレ、。金型 3a, 3bによる加圧は 0. 5MPaで、加熱は 180°Cで 90分間行なうものとする。ただし、加圧および加熱の条件はこれに限られな レ、。金属粉 4は樹脂絶縁層 2に少なくとも一部が埋め込まれていればよいが、特に金 属粉 4の個々の粒の約半分が埋め込まれている状態が好ましい。金属粉 4が完全に 樹脂絶縁層 2に埋め込まれていると深い凹凸を形成することができるが、後述の除去 工程において完全に除去することが難しくなる。また、半分未満しか坦め込まれてい ないと浅い凹凸しか形成されず配線層との十分な密着性を得ることが難しくなる。金 属粉 4を適当な状態で坦め込むためには、たとえば 0. 3MPa以上 1. OMPa以下の 圧力で加圧することが好ましい。金属粉 4は、樹脂絶縁層 2の表面のうち 80%以上を 被覆していることが好ましい。 80%以上被覆されていると、数多くの微細な凹凸が形 成されるため、密着性を高めるだけでなぐ欠陥発生率をより低くすることができる。
[0015] なお、金属粉 4を樹脂絶縁層 2に埋め込む工程は、半硬化状態の樹脂層 2rを加圧 、加熱して硬化させる際に同時に行なわれてもよいし、金属粉 4を金型を用いて半硬 化状態の樹脂層 2rに埋め込んだ後に、その半硬化状態の樹脂層 2rを加圧、加熱し て硬化させてもよい。
[0016] レーザカ卩ェによって図 4に示すようにビア 5を形成する。ビア 5は樹脂絶縁層 2を厚 み方向に貫通してコア基板 1上の導電層 10に達するように形成される。レーザ加工 には COレーザ、 YAGレーザ、エキシマレーザ、紫外線レーザなどを使用することが
2
できる。ビア 5の底面には導電層 10が露出している。次に、エッチングによって金属 粉 4を除去する。エッチング液としては、上記各実施例に記載したもののほかに、塩 化銅、塩化鉄、アルカリ性エッチング液、過硫酸アンモニゥム、硫酸 過酸化水素な どの一般的なエッチング液を使用することができる。
[0017] こうして図 5に示すように上面に凹凸が形成された構造が得られる。樹脂絶縁層 2の 表面に無電解めつきを行ない、図 6に示すように、無電解めつき膜 6を形成する。無 電解めつき膜 6はたとえば銅の薄い膜であり、上面の凹凸形状に沿って薄く覆うよう に形成される。
[0018] 次に、図 7に示すように、無電解めつき膜 6の表面のうち配線層を形成すべきでない 領域を覆うようにめつきレジスト膜 7を形成する。図 8に示すように、めっきレジスト膜 7 に覆われていない領域を覆うように電解めつき膜 8を形成する。電解めつき膜 8はたと えば銅の膜である。エッチングを行なうことによって、図 9に示すように、めっきレジスト 膜 7を除去し、さらにめつきレジスト膜 7を除去した後に露出する領域の無電解めつき 膜 6を除去する。こうして、無電解めつき膜 6および電解めつき膜 8の 2層構造が配線 層 12として局所的に残ることとなる。
[0019] 本実施の形態における製造方法によれば、散布した金属粉 4によって樹脂絶縁層 2の上面に微細な凹凸を形成することができるので、配線層 12の樹脂絶縁層 2に対 する密着性を高めることができる。また、金属粉の選択次第で従来の製造方法よりも 微細な凹凸を形成することもできるので、従来よりも微細な配線を備えた配線基板を 得ることも可肯である。
[0020] 本実施の形態における配線基板は、図 9に示すようなものであり、主表面を有する 樹脂絶縁層 2と、主表面に接して配置された配線層 12とを備える。樹脂絶縁層 2の 主表面のうち配線層 12と接している領域の表面粗さ Raが 1. 0 μ m以下である。
[0021] この配線基板は、配線層 12となる部分が無電解めつき膜 6および電解めつき膜 8の 2層構造となっており、無電解めつき膜 6が金属粉 4の転写によって形成された凹凸 に入り込んで樹脂絶縁層 2に密着しているので、密着性が高く信頼性の高い配線基 板となっている。
[0022] 図 9に示した樹脂絶縁層 2の主表面のうち配線層 12と接している領域の表面粗さ R aが 1. O / m以下であれば配線層と絶縁層との密着性を高めることができる。なお、こ の領域の表面粗さ Raは 1. O /i m以下であるだけでなく、さらに 0. 3 /i m以下であるこ とが好ましい。このようになっていれば、欠陥発生率を低く抑えることができる。欠陥に ついて詳しくは後述する。
[0023] (実施の形態 2)
図 1〜図 6、図 10〜図 13を参照して、本発明に基づく実施の形態 2における配線 基板の製造方法について説明する。この製造方法は「サブトラクティブ法」と呼ばれる 。図 1〜図 6に示す工程は実施の形態 1で説明したものと同じである。図 6に示すよう に、樹脂絶縁層 2の表面に無電解めつき膜 6を形成した後、図 10に示すように、電解 めっきを行なレ、、無電解めつき膜 6の表面をさらに覆うように電解めつき膜 8を形成す る。図 11に示すように、この電解めつき膜 8の表面のうち配線層を形成すべき領域を 覆うようにエッチングレジスト膜 11を形成する。次に、図 12に示すように、エッチング レジスト膜 11に覆われてレ、なレ、領域の電解めつき膜 8および無電解めつき膜 6をエツ チング除去する。その後、図 13に示すようにエッチングレジスト膜 11を除去する。こう して、無電解めつき膜 6および電解めつき膜 8の 2層構造が配線層 12として局所的に 残った配線基板を得ることができる。
[0024] 本実施の形態における配線基板の製造方法によっても実施の形態 1と同様の効果 を得ること力できる。本実施の形態における製造方法でも、金属粉の選択次第で従 来の製造方法よりも微細な凹凸を形成することができるので、従来よりも微細な配線 を備えた配線基板を得ることが可能である。
[0025] (実施の形態 3)
図 1、図 14〜図 16を参照して、本発明に基づく実施の形態 3における配線基板の 製造方法について説明する。図 1に示すように、導電層 10を有するコア基板 1の上 面に半硬化状態の樹脂層 2rを形成する。コア基板 1および樹脂層 2rの詳細につい ては実施の形態 1で述べたとおりである。
[0026] 次に、樹脂絶縁層を形成する工程を行なう。この工程では、図 14に示すように、コ ァ基板 1および樹脂層 2rを金型 13a, 13bで挟み込むことによって加圧し、加熱して 樹脂層 2rを硬化させる。金型 13aは、樹脂層 2rに接する面 14に所定の表面粗さ Ra の凹凸が形成されたものである。こうすることによって、図 15に示すように樹脂絶縁層 2を形成する。この工程では、半硬化状態の樹脂層 2rを硬化させると同時にその表 面に凹凸を形成している。金型 13aの面 14の凹凸は、研磨、ブラストなどによって機 械的に粗化する方法や、エッチング、めっきなどにより化学的に粗ィ匕する方法によつ て、予め所定の表面粗さ Raとなるように形成しておく。
[0027] その後、レーザ加工によって図 16に示すようにビアを形成する。レーザ加工の詳細 は実施の形態 1 , 2で説明したものと同じである。このようにして得られた樹脂絶縁層 2 の表面に、以下、実施の形態 1, 2で説明したセミアディティブ法またはサブトラタティ ブ法により配線層を形成する。
[0028] 本実施の形態における製造方法によれば、樹脂層に接する面に所定の表面粗さ R aの凹凸が形成された金型を当接させて硬化させることによって、樹脂絶縁層上面に 微細な凹凸を形成することができるので、配線層の樹脂絶縁層に対する密着性を高 めることができる。また、凹凸の形成された金型で加圧して加熱するだけでよいため、 工程を簡略化することができる。この金型は繰返し使用することができるので、コストも 削減できる。さらに、本実施の形態では、樹脂層を加熱して硬化させると同時にその 表面に凹凸を形成するので、凹凸形成後に加熱して硬化させる場合と異なり、熱収 縮の影響が小さぐ所望の表面粗さ Raを容易に得ることができる。
[0029] なお、実施の形態 1〜3では、 1枚のコア基板 1と 1層の樹脂絶縁層 2とを備えた例 のみを示したが、本発明を適用した配線基板の形態はこれに限らず、たとえば図 17 に示すように:!枚のコア基板 1の両面を覆うように樹脂絶縁層 2a, 2bが配置された配 線基板であってもよい。その場合、両面に配線層 12a, 12bを設けることが可能であ る。
[0030] さらに、上述の製造方法を繰返し行なうことによって、 夂のコア基板 1の一方の側 に複数の樹脂絶縁層を積層してもよい。これらの複数の樹脂絶縁層には配線層がそ れぞれ配置されていることが好ましい。この場合、厚み方向に異なる位置にある樹脂 絶縁層にそれぞれ配置された配線層同士がビア導体によって相互に接続されている ことが好ましい。このようにすることで、より複雑な配線構造を実現することができるか らである。さらに、樹脂絶縁層同士の間あるいは樹脂絶縁層の内部には、配線層の みならず電子部品が配置されてレ、てもよレ、。
[0031] 以下に、配線基板のサンプノレを実際に作製したいくつかの例について説明する。
(実施例 1 )
コア基板としての厚み 500 μ mのガラスエポキシ基板の表面に、厚み 100 μ mの半 硬化状態のエポキシ系樹脂プリプレダを積層させた。その表面に金属粉として平均 粒径 0.: mの銅粉を均一に散布した後、 180°Cで 90分間加熱しながら、 0. 5MP aで加圧した。この結果、金属粉は樹脂絶縁層の 90%を被覆していた。次に、 COレ 一ザを照射することにより、ビアホールを形成した。さらに、 20%の過硫酸ナトリウム 溶液中でエッチングを行なうことによって銅粉を除去した。この後の工程にはセミアデ ィティブ法を採用した。すなわち、まず、基板表面に触媒活性化処理を施した後、無 電解銅めつきを行なうことによって、無電解めつき膜として厚み約 1 μ mの銅層を形成 した。この基板全体にフィルムレジストをラミネートした。電解めつきを行なうべき箇所 をマスクしたフォトマスクを介して露光し、めっきレジスト膜を形成した。電解銅めつき を行なうことによって、電解めつき膜として厚み約 10 μ ΐηの銅層を形成した。めっきレ ジスト膜を 5。/。の炭酸水素ナトリウム溶液によって除去した。 10%の過硫酸ナトリウム 溶液中でエッチングを行なうことによって、めっきレジスト膜の下から現れた無電解め つき膜としての銅層を除去した。こうして L/S (Line/Space) = 50/50 μ mの配線パ ターンを形成した。
[0032] (実施例 2)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。その表面 に金属粉として平均粒径 0. 51 z mの亜鉛粉を均一に散布した後、 180°Cで 90分間 加熱しながら、 0. 5MPaで加圧した。この結果、金属粉末は樹脂絶縁層の表面の 90 %を被覆していた。次に、 COレーザを照射することにより、ビアホールを形成した。 1
0%の塩酸中でエッチングを行なうことによって亜鉛粉を除去した。この基板表面に、 以下、実施例 1と同じくセミアディティブ法により、 L/S = 50/50 / mの配線パター ンを形成した。
[0033] (実施例 3)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。その表面 に金属粉として平均粒径 1. 35 /i mのニッケル粉を均一に散布した後、 180°Cで 90 分間加熱しながら、 0. 5MPaで加圧した。この結果、金属粉末は樹脂絶縁層の表面 の 90%を被覆していた。次に、 COレーザを照射することにより、ビアホールを形成し た。 10%の硝酸中でエッチングを行なうことによってニッケル粉を除去した。この後の 工程にはサブトラクティブ法を採用した。すなわち、まず、基板表面に触媒活性化処 理を施した後、無電解銅めつきを行なうことによって、無電解めつき膜として厚み約 1 z mの銅層を形成した。次に、電解銅めつきを行なうことによって、電解めつき膜とし て厚み約 10 μ mの銅層を形成した。この基板全体にフィルムレジストをラミネートした 。フォトマスクを介して露光し、エッチングレジスト膜を形成した。この時点でエツチン グレジスト膜は銅層のうち配線として残すべき部分のみを覆っている。 40重量%の塩 化第二鉄溶液中でエッチングを行なうことによって、エッチングレジスト膜に覆われて レ、ない部分の銅層を除去した。 5%の炭酸水素ナトリウム溶液を用いてエッチングレ ジスト膜を除去した。こうして L/S = 50/50 β mの配線パターンを形成した。
[0034] (実施例 4)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。その表面 に金属粉として平均粒径 3. 41 z mのアルミニウム粉を均一に散布した後、 180°Cで 90分間加熱しながら、 0. 5MPaで加圧した。この結果、金属粉末は樹脂絶縁層の 表面の 90%を被覆していた。次に、 COレーザを照射することにより、ビアホールを 形成した。さらに、 10%の塩酸中でエッチングを行なうことによってアルミニウム粉を 除去した。この基板表面に、以下、実施例 1と同じくセミアディティブ法により、 L/S = 50/50 μ mの配線パターンを形成した。
[0035] (実施例 5)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。その表面 に金属粉として平均粒径 7. 38 / mの鉄粉を均一に散布した後、 180°Cで 90分間加 熱しながら、 0. 5MPaで加圧した。この結果、金属粉末は樹脂絶縁層の表面の 90% を被覆していた。次に、 COレーザを照射することにより、ビアホールを形成した。 10
%の塩酸中でエッチングを行なうことによって鉄粉を除去した。この基板表面に、以 下、実施例 1と同じくセミアディティブ法により、 L/S = 50/50 / mの配線パターン を形成した。
[0036] (実施例 6)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。その表面 に金属粉として平均粒径 10 μ mの錫粉を均一に散布した後、 180°Cで 90分間加熱 しながら、 0. 5MPaで加圧した。この結果、金属粉末は樹脂絶縁層の表面の 90%を 被覆していた。次に、 COレーザを照射することにより、ビアホールを形成した。さらに
、 10。/oの硝酸中でエッチングを行なうことによって錫粉を除去した。この基板表面に 、以下、実施例 3と同じくサブトラクティブ法により、 LZS = 50/50 x mの配線パタ ーンを形成した。
[0037] (比較例 1)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。粗化面を 有する厚み 18 μ mの銅箔を、粗ィ匕面がエポキシ系樹脂プリプレダの層に接するよう に積層させた後、 180°Cで 90分間加熱しながら、 0. 5MPaで加圧した。 20%の過 硫酸ナトリウム溶液中でエッチングを行なうことによって、この銅箔の層を厚み 5 μ m まで薄くした。次に、 COレーザを照射することにより、ビアホールを形成した。さらに
、 20%の過硫酸ナトリウム溶液中でエッチングを行なうことによって、残っていた銅箔 の層を除去した。この基板表面に、以下、実施例 1と同じくセミアディティブ法により、 L/S = 50/50 μ mの配線パターンを形成した。
[0038] (比較例 2)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。その表面 に金属粉として平均粒径 10. 80 z mの錫粉を均一に散布した後、 180°Cで 90分間 加熱しながら、 0. 5MPaで加圧した。この結果、金属粉末は樹脂絶縁層の表面の 90 %を被覆していた。次に、 COレーザを照射することにより、ビアホールを形成した。 さらに、 10%の硝酸中でエッチングを行なうことによって錫粉を除去した。この基板表 面に、以下、実施例 3と同じくサブトラクティブ法により、 L/S = 50/50 i mの配線 パターンを形成した。
[0039] (実施例 7)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。この半硬 化状態のエポキシ樹脂の上面を、表面粗さ Raが 0. 10 μ ΐηの凹凸が形成された金 型で 0. 5MPaで加圧しながら、 180°Cで 90分間加熱した。次に、 COレーザを照射 することにより、ビアホールを形成した。この基板表面に、以下、実施例 1と同じくセミ アディティブ法を行ない、 L/S = 50/50 μ ΐηの配線パターンを形成した。ただし、 めっきレジスト膜の除去には 5%の炭酸水素ナトリウム溶液の代わりに 5。/。の水酸化 ナトリウム溶液を用いた。
[0040] (実施例 8)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。この半硬 化状態のエポキシ樹脂の上面を、表面粗さ Raが 0. 19 x mの凹凸が形成された金 型で 0. 5MPaで加圧しながら、 180°Cで 90分間加熱した。次に、 COレーザを照射 することにより、ビアホールを形成した。この基板表面に、以下、実施例 7と同じくセミ アディティブ法により、 L/S = 50/50 i mの配線パターンを形成した。
[0041] (実施例 9)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。この半硬 化状態のエポキシ樹脂の上面を、表面粗さ Raが 0. 25 x mの凹凸が形成された金 型で 0. 5MPaで加圧しながら、 180°Cで 90分間加熱した。次に、 COレーザを照射
2
することにより、ビアホールを形成した。この後の工程にはサブトラクティブ法を行なつ た。すなわち、まず、基板表面に触媒活性化処理を施した後、無電解銅めつきを行 なうことによって、無電解めつき膜として厚み約 l x mの銅層を形成した。次に、電解 銅めつきを行なうことによって、電解めつき膜として厚み約 10 μ mの銅層を形成した。 この基板全体にフィルムレジストをラミネートした。フォトマスクを介して露光し、エッチ ングレジスト膜を形成した。この時点でエッチングレジスト膜は銅層のうち配線として 残すべき部分のみを覆っている。 20%の過硫酸ナトリウム溶液中でエッチングを行な うことによって、エッチングレジスト膜に覆われていない部分の銅層を除去した。 5% の水酸化ナトリウム溶液を用いてエッチングレジスト膜を除去した。こうして L/S = 50 /50 μ mの配線パターンを形成した。
[0042] (実施例 10)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。この半硬 化状態のエポキシ樹脂の上面を、表面粗さ Raが 0. 56 μ ΐηの凹凸が形成された金 型で 0. 5MPaで加圧しながら、 180°Cで 90分間加熱した。次に、 COレーザを照射
2
することにより、ビアホールを形成した。この基板表面に、以下、実施例 9と同じくサブ トラクティブ法により、 L/S = 50/50 i mの配線パターンを形成した。
[0043] (実施例 11)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。この半硬 化状態のエポキシ樹脂の上面を、表面粗さ Raが 0. 82 x mの凹凸が形成された金 型で 0. 5MPaで加圧しながら、 180°Cで 90分間加熱した。次に、 COレーザを照射
2
することにより、ビアホールを形成した。この基板表面に、以下、実施例 7と同じくセミ アディティブ法により、 L/S = 50/50 μ mの配線パターンを形成した。
[0044] (実施例 12) 実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。この半硬 化状態のエポキシ樹脂の上面を、表面粗さ Raが 1. 00 μ ΐηの凹凸が形成された金 型で 0. 5MPaで加圧しながら、 180°Cで 90分間加熱した。次に、 COレーザを照射
2
することにより、ビアホールを形成した。この基板表面に、以下、実施例 9と同じくサブ トラクティブ法により、 L/S = 50/50 μ mの配線パターンを形成した。
[0045] (比較例 3)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。この半硬 化状態のエポキシ樹脂の上面を、表面粗さ Raが 0. 05 x mの凹凸が形成された金 型で 0. 5MPaで加圧しながら、 180°Cで 90分間加熱した。次に、 COレーザを照射
2
することにより、ビアホールを形成した。この基板表面に、以下、実施例 7と同じくセミ アディティブ法により、 L/S = 50/50 μ mの配線パターンを形成した。
[0046] (比較例 4)
実施例 1と同様に半硬化状態のエポキシ系樹脂プリプレダを積層させた。この半硬 化状態のエポキシ樹脂の上面を、表面粗さ Raが 2. 03 μ ΐηの凹凸が形成された金 型で 0. 5MPaで加圧しながら、 180°Cで 90分間加熱した。次に、 COレーザを照射
2
することにより、ビアホールを形成した。この基板表面に、以下、実施例 7と同じくセミ アディティブ法により、 L/S = 50/50 i mの配線パターンを形成した。
[0047] 上記実施例 7〜: 12、比較例 3, 4においては、金型の表面粗さとこの金型を用いて 得られる基板の表面粗さとは実質的に同じとなっている。これらの実施例においては 、金型を設計することにより樹脂層の表面を容易に設計どおりの表面粗さにすること ができる。
[0048] 各サンプノレに対しては、ピール強度の測定を行なった。ここでは、各サンプルにつ いて 10個の試料の測定を行なレ、、その平均値をピール強度としている。この測定は 、 _40°Cの環境中に 30分間保持することと、 85°Cの環境中に 30分間保持すること とを交互に繰り返すというヒートサイクル試験を 1000時間にわたって行なった後に行 なった。ピール強度の具体的な測定方法は、 JIS C 6481の規定に従った。
[0049] 各サンプノレについては欠陥発生率を調査した。欠陥の定義について、図 9に示さ れる配線層 12における欠陥を例に挙げて説明する。配線層 12を図 9における上方 力 見たときに、図 18に示すように正常な幅 wlに比べて狭くなつている箇所があり、 なおかつ、この狭くなつている箇所の幅 wdlが一定値以下の場合、これは欠陥に該 当する。ここでは wdlが正常な幅 wlの 2/3倍以下となっている場合に欠陥に該当 するものとした。
[0050] また、図 19に示すように配線層 12が正常な幅 wlに比べて局所的に広くなつた結果 、間隙の幅が一定値以下となっている場合、これも欠陥に該当する。ここでは正常な 間隙の幅を wsとし、間隙が狭くなつている箇所での間隙の幅を wd2としたときに wd2 力 Swsの 2Z3倍以下となっている場合、欠陥に該当するものとした。
[0051] これらの欠陥は、樹脂絶縁層 2の主表面の表面粗さが大きいときに発生しやすくな る。たとえば凹部にぉレ、て配線層 12が欠ければ図 18に示したような欠陥を弓 Iき起こ す。また、配線を導体ペーストによって形成する場合には、凹部に導体ペーストが流 れ込むことによって配線幅が広がってしまレ、、その結果、図 19に示したような欠陥が 生じる場合ちある。
[0052] なお、欠陥発生率は、欠陥箇所の面積の合計を設計値の回路面積で割ったものと して算出している。欠陥箇所の面積とは、図 18の例においては欠けている領域の面 積を指し、図 19の例においては、はみ出している領域の面積を指す。欠陥発生率の 調査に当たっては、各サンプルについて 10個の試料の測定を行なレ、、その平均値 を欠陥発生率としている。
[0053] 各サンプルの評価結果を表 1、表 2に示す。実施例:!〜 12が本発明を適用したもの に該当する。
[0054] [表 1]
ピール強度 (NZcm) 欠陥発生率 金属粉の種類 金属粉の 基板の 試験 j 試験後 (%) 平均粒径 表面粗さ
( /i mR a ) 比較例 1 1 1 0 1 3 ― ― 1. 20 比較例 2 1 4 1 1 1 5 錫 1 0. 80 1. 33 実施例 1 1 8 1 6 0 銅 0. 1 0 0. 1 0 実施例 2 1 8 1 6 2 亜鉛 0. 51 0. 1 9 実施例 3 1 8 1 6 3 ニッケル 1. 35 0. 29 実施例 4 1 7 1 6 5 アルミニウム 3. 41 0. 56 実施例 5 1 7 1 6 6 鉄 7. 38 0. 78 実施例 6 1 7 1 6 6 錫 1 0. 00 1. 00
Figure imgf000018_0001
比較例 1 , 2, 4に比べて実施例:!〜 12では、ピール強度が大きぐ欠陥発生率が 低くなつている。ピール強度が大きくなり、欠陥発生率が低くなつたのは、実施例:!〜 12では基板の表面粗さが適度に小さくなつていることに起因すると思われる。比較例 3では、欠陥発生率は低いもののピール強度が小さくなつてしまっている。比較例 3で は、表面粗さがきわめて小さい金型を用いたので基板の表面粗さが小さくなりすぎた と推測される。このように、基板の表面粗さが過度に小さくなると十分なピール強度を 得られなくなる。したがって、欠陥発生率を低くしつつ十分なピール強度を確保する ためには適度な粒径の金属粉末や適度な表面粗さを有する金型を使用することが 好ましい。
[0057] 本発明は、配線基板およびその製造方法として有効なだけでなぐ樹脂体の表面 加工方法としても有効なものである。すなわち、この樹脂体の表面加工方法は、半硬 化状態の樹脂体の表面に金属粉末を散布する工程と、その後に前記樹脂体を硬化 させて硬化樹脂体を形成する工程と、その後に前記金属粉末を除去することによつ て硬化樹脂体の表面に凹凸を形成する工程とを含む。このようにすることで、微小な 凹凸を有する樹脂表面を得ることができる。この樹脂体の表面加工方法は、配線基 板の用途に限らず、一般的な用途に適用可能である。この樹脂体の表面加工方法 の適用対象となる樹脂体は層状のものに限らず、他の形状のものであってもよい。
[0058] また、本発明に基づく樹脂体の表面加工方法としては、上述のように金属粉末を用 いる方法以外に、表面に凹凸を有する金型を用いる方法も考えられる。すなわち、こ の樹脂体の表面加工方法は、半硬化状態の樹脂体に対して、前記樹脂体に接する 面に凹凸が形成された金型を当接させて硬化させることによって、硬化樹脂体を形 成する工程と、前記硬化樹脂体の表面に配線層を形成する工程とを含み、前記硬化 樹脂体を形成する工程は、前記樹脂体を硬化させると同時に前記樹脂体の表面に 凹凸を形成するものである。このようにすることによつても、微小な凹凸を有する樹脂 表面を得ること力 Sできる。
[0059] なお、今回開示した上記実施の形態はすべての点で例示であつて制限的なもので はない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求 の範囲と均等の意味および範囲内でのすべての変更を含むものである。
産業上の利用可能性
[0060] 本発明は、配線基板、その製造方法、および樹脂体の表面加工方法に利用するこ とができる。

Claims

請求の範囲
[1] 主表面を有する樹脂絶縁層(2, 2a, 2b)と、
前記主表面に接して配置された配線層(12, 12a, 12b)とを備え、
前記主表面のうち前記配線層と接している領域の表面粗さ Raが 1. Ο μ m以下であ る配線基板。
[2] 前記主表面のうち前記配線層と接している領域の表面粗さ Raが 0. 以下であ る請求項 1に記載の配線基板。
[3] コア基板(1)を備え、前記樹脂絶縁層は前記コア基板の表面を覆うように配置され ている、請求項 1に記載の配線基板。
[4] 前記樹脂絶縁層が前記コア基板の両面を覆うように配置されている、請求項 3に記 載の配線基板。
[5] 前記配線層がそれぞれ配置された前記樹脂絶縁層が複数積層されており、
厚み方向に異なる位置にある前記樹脂絶縁層にそれぞれ配置された前記配線層 同士がビア導体によって相互に接続されてレ、る、請求項 1に記載の配線基板。
[6] 半硬化状態の樹脂層(2r)の表面に金属粉末 (4)を散布する工程と、
前記散布する工程の後に前記樹脂層を硬化させて樹脂絶縁層(2)を形成するェ 程と、
前記硬化させる工程の後に前記金属粉末を除去する工程と、
前記除去する工程の後に前記樹脂絶縁層の表面に配線層(12)を形成する工程と を含む、配線基板の製造方法。
[7] 前記散布する工程の後に、加圧することにより前記金属粉末を前記半硬化状態の 樹脂層(2r)に坦め込む工程を含み、
前記坦め込む工程は、前記絶縁樹脂層を形成する工程より前に、または、前記絶 縁樹脂層を形成する工程と同時に行なわれる、請求項 6に記載の配線基板の製造 方法。
[8] 前記金属粉末の粒径が 10 μ m以下である、請求項 6に記載の配線基板の製造方 法。
[9] 半硬化状態の樹脂層(2r)に対して、前記樹脂層に接する面に凹凸が形成された 金型( 13a)を当接させて硬化させることによって、樹脂絶縁層(2)を形成する工程と 前記樹脂絶縁層の表面に配線層(12, 12a, 12b)を形成する工程とを含む、配線 基板の製造方法において、
前記樹脂絶縁層を形成する工程は、前記樹脂層を硬化させると同時に前記樹脂 層の表面に凹凸を形成するものである、配線基板の製造方法。
[10] 前記配線層を形成する工程は、
無電解めつきによって前記樹脂絶縁層を覆うように無電解めつき膜 (6)を形成する 工程と、
前記無電解めつき膜の表面のうち前記配線層を形成すべきでない領域を覆うように めっきレジスト膜(7)を形成する工程と、
前記めつきレジスト膜に覆われてレ、なレ、領域を覆うように電解めつき膜(8)を形成す る工程と、
前記めつきレジスト膜をエッチング除去する工程と、
前記めつきレジスト膜を除去した後に露出する領域の無電解めつき膜を除去するェ 程とを含む、請求項 6に記載の配線基板の製造方法。
[11] 前記配線層を形成する工程は、
無電解めつきによって前記樹脂絶縁層を覆うように無電解めつき膜 (6)を形成する 工程と、
前記無電解めつき膜の表面をさらに覆うように電解めつき膜(8)を形成する工程と、 前記電解めつき膜の表面のうち前記配線層を形成すべき領域を覆うようにエツチン グレジスト膜(11)を形成する工程と、
前記エッチングレジスト膜に覆われていない領域の前記電解めつき膜および前記 無電解めつき膜をエッチング除去する工程と、
前記エッチングレジスト膜を除去する工程とを含む、請求項 6に記載の配線基板の 製造方法。
[12] 半硬化状態の樹脂体 (2r)の表面に金属粉末 (4)を散布する工程と、
前記散布する工程の後に、前記樹脂体を硬化させて硬化樹脂体 (2)を形成するェ 程と、
前記硬化樹脂体を形成する工程の後に、前記金属粉末を除去することによって前 記硬化樹脂体の表面に凹凸を形成する工程とを含む、樹脂体の表面加工方法。 前記散布する工程の後に、加圧することにより前記金属粉末を前記半硬化状態の 樹脂体に埋め込む工程を含み、
前記坦め込む工程は、前記硬化樹脂体を形成する工程より前に、または、前記硬 化樹脂体を形成する工程と同時に行なわれる、請求項 12に記載の樹脂体の表面加 ェ方法。
半硬化状態の樹脂体 (2r)に対して、前記樹脂体に接する面に凹凸が形成された 金型( 13a)を当接させて硬化させることによって、硬化樹脂体(2)を形成する工程と 前記硬化樹脂体の表面に配線層(12, 12a, 12b)を形成する工程とを含む、樹脂 体の表面加工方法において、
前記硬化樹脂体を形成する工程は、前記樹脂体を硬化させると同時に前記樹脂 体の表面に凹凸を形成するものである、樹脂体の表面加工方法。
PCT/JP2006/304103 2005-03-04 2006-03-03 配線基板およびその製造方法ならびに樹脂体の表面加工方法 Ceased WO2006093272A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-061124 2005-03-04
JP2005061124 2005-03-04
JP2005249830 2005-08-30
JP2005-249830 2005-08-30

Publications (1)

Publication Number Publication Date
WO2006093272A1 true WO2006093272A1 (ja) 2006-09-08

Family

ID=36941302

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304103 Ceased WO2006093272A1 (ja) 2005-03-04 2006-03-03 配線基板およびその製造方法ならびに樹脂体の表面加工方法

Country Status (1)

Country Link
WO (1) WO2006093272A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105270A (ja) * 2007-10-24 2009-05-14 Denki Kagaku Kogyo Kk 発光素子用金属ベース回路用基板の製造方法及び発光素子用金属ベース回路用基板
WO2012050072A1 (ja) * 2010-10-13 2012-04-19 東洋紡績株式会社 ポリイミドフィルムとその製造方法、積層体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212496A (ja) * 1990-11-22 1992-08-04 Ibiden Co Ltd アディティブプリント配線板用接着層の形成方法
JPH08259714A (ja) * 1995-03-15 1996-10-08 W R Grace & Co 表面に微細な凹みを有する樹脂成形体の製造方法
JPH08288643A (ja) * 1995-04-20 1996-11-01 Kyocera Corp 配線基板
JPH10190216A (ja) * 1996-12-27 1998-07-21 Mitsutsu Kk 銅箔なし基板の製造法および該基板を用いたプリント基板の製造法
JP2000036659A (ja) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd ビルドアップ多層配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212496A (ja) * 1990-11-22 1992-08-04 Ibiden Co Ltd アディティブプリント配線板用接着層の形成方法
JPH08259714A (ja) * 1995-03-15 1996-10-08 W R Grace & Co 表面に微細な凹みを有する樹脂成形体の製造方法
JPH08288643A (ja) * 1995-04-20 1996-11-01 Kyocera Corp 配線基板
JPH10190216A (ja) * 1996-12-27 1998-07-21 Mitsutsu Kk 銅箔なし基板の製造法および該基板を用いたプリント基板の製造法
JP2000036659A (ja) * 1998-07-17 2000-02-02 Hitachi Chem Co Ltd ビルドアップ多層配線板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105270A (ja) * 2007-10-24 2009-05-14 Denki Kagaku Kogyo Kk 発光素子用金属ベース回路用基板の製造方法及び発光素子用金属ベース回路用基板
WO2012050072A1 (ja) * 2010-10-13 2012-04-19 東洋紡績株式会社 ポリイミドフィルムとその製造方法、積層体の製造方法
JP5742725B2 (ja) * 2010-10-13 2015-07-01 東洋紡株式会社 ポリイミドフィルムとその製造方法、積層体の製造方法

Similar Documents

Publication Publication Date Title
JP4259024B2 (ja) 多層配線基板の製造方法およびこれにより製造される多層配線基板
CN100576980C (zh) 用于在绝缘树脂层上形成配线的方法
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2000353874A (ja) 多層プリント配線板およびその製造方法
KR20100024449A (ko) 배선 기판의 제조 방법
JP2010500775A (ja) 金属面に対する高分子材料の接着力改善方法
JP2011171528A (ja) 多層配線基板の製造方法
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP2009176770A (ja) 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
KR101167464B1 (ko) 인쇄회로기판의 제조방법
KR20080017403A (ko) 배선 기판 형성용 몰드 및 그 제조 방법, 배선 기판 및 그제조 방법, 다층 적층 배선 기판의 제조 방법 및 비아홀의형성 방법
JP6841585B2 (ja) 積層構造体の製造方法及び積層フィルム
JP3933128B2 (ja) 金属箔付き樹脂フィルム、金属箔付き樹脂シート、金属張り積層板
JP2000036660A (ja) ビルドアップ多層配線板の製造方法
JP2003209330A (ja) 両面回路基板及びその製造方法
WO2006093272A1 (ja) 配線基板およびその製造方法ならびに樹脂体の表面加工方法
JP2009173999A (ja) 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板の製造方法
JP4240243B2 (ja) ビルドアップ多層配線板の製造方法
JP4734875B2 (ja) アディティブメッキ用絶縁体、アディティブメッキ金属皮膜付き基板
JP2005251895A (ja) 多層配線板及び多層配線板の製造方法
JP2000036659A (ja) ビルドアップ多層配線板の製造方法
JP4508140B2 (ja) 部品内蔵モジュール
JPH11317578A (ja) 配線基板の製造方法
JP4892171B2 (ja) 多層配線板の製造方法および多層配線板
WO2003032701A1 (en) Method for manufacturing multilayer wiring board, and multilayer wiring board manufactured by the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06715186

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP