WO2006075768A1 - 容量負荷駆動方法、容量負荷駆動装置、および液晶表示装置 - Google Patents

容量負荷駆動方法、容量負荷駆動装置、および液晶表示装置 Download PDF

Info

Publication number
WO2006075768A1
WO2006075768A1 PCT/JP2006/300570 JP2006300570W WO2006075768A1 WO 2006075768 A1 WO2006075768 A1 WO 2006075768A1 JP 2006300570 W JP2006300570 W JP 2006300570W WO 2006075768 A1 WO2006075768 A1 WO 2006075768A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
potential
supply potential
capacitive load
liquid crystal
Prior art date
Application number
PCT/JP2006/300570
Other languages
English (en)
French (fr)
Inventor
Akimasa Maruo
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to JP2006553028A priority Critical patent/JPWO2006075768A1/ja
Priority to EP06700840A priority patent/EP1837990A1/en
Publication of WO2006075768A1 publication Critical patent/WO2006075768A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3692Details of drivers for data electrodes suitable for passive matrices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3681Details of drivers for scan electrodes suitable for passive matrices only

Definitions

  • the present invention relates to a capacitive load driving method for driving a capacitive load such as a liquid crystal cell at different potentials, a capacitive load driving device, and a liquid crystal display device.
  • capacitive loads driven by different potentials are configured as shown in Fig. 12 and driven at the timing shown in Fig. 13.
  • the capacitive load 40 is a liquid crystal cell located at one point where, for example, a signal electrode and a scanning electrode of a liquid crystal display panel intersect. This capacitive load 40 has a capacitance Cs.
  • the drive potential V s is applied to one end of the capacitive load 40, and the reference potential V c is applied to the other end.
  • the drive potential Vs corresponds to the signal potential applied to the signal electrode
  • the reference potential Vc corresponds to the scan potential applied to the scan electrode.
  • the first power supply circuit 10 is means for generating the first power supply potential V 1.
  • the output terminal of the first power supply circuit 10 is connected to one end of the capacitive load 40 via the first switch circuit 12.
  • the second power supply circuit 20 is means for generating a second power supply potential V 2 that is lower than the first power supply potential V 1.
  • the output terminal of the second power supply circuit 20 is connected to one end of the capacitive load 40 through the second switch circuit 22.
  • the first and second power supply circuits 10 and 20 each have various built-in circuit components; in this figure, only the amplifiers 11 and 21 are represented as representative of the circuit components. Show.
  • the current I during charging and the current I during discharging flow every period T. Each time the current I flows, a potential drop occurs according to the current level and the resistance component in the current path. Such a drop in the driving potential V s adversely affects the liquid crystal display (decrease in display quality).
  • the current I is supplied from the first power supply circuit 10 and the second power supply circuit 20, power consumption corresponding to the current I occurs in each power supply circuit.
  • a charge storage capacitor having a capacitance sufficiently larger than the capacitance of the capacitor formed by one signal electrode and each scanning electrode is prepared.
  • the signal electrode When switching the potential of a signal electrode from a high potential to a low potential, the signal electrode is once connected to a charge storage capacitor and then connected to a low potential point.
  • the signal electrode potential is switched from a low potential to a high potential, the signal electrode is once connected to a charge storage capacitor and then connected to a high potential point.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2000-0 9 3 95 1).
  • a forward P WM signal voltage and a post-adjust P WM signal can be selectively supplied as a P WM signal voltage to be applied to the signal electrode. Then, the PWM signal voltage applied to each signal electrode in a predetermined period is controlled so that the forward PWM signal voltage and the rearward PWM signal voltage are approximately equal in number for each scanning electrode.
  • a display driving method of a simple matrix display characterized by the above has been disclosed and proposed (for example, see Patent Document 2 by the applicant of the present application; Japanese Patent Laid-Open No. 2 04-14-145 185).
  • Patent Document 1 Certainly, if the conventional technique of Patent Document 1 is used, it is possible to reduce the power consumption when driving the liquid crystal display device. However, since the conventional technology of Patent Document 1 requires a charge storage capacitor having a large capacitance, it is difficult to incorporate the charge storage capacitor into an IC together with a power supply circuit and a switch circuit. Yes, it had to be installed separately from the IC as a discreet component. For this reason, the conventional technology of Patent Document 1 has caused an increase in the scale of the device. In addition to the use of the capacitor for charge accumulation described above, it is necessary to provide a dummy period other than the scanning period, and the drive potential to the signal electrode must be controlled within the dummy period. It was.
  • Patent Document 2 only affects the influence of the noise voltage generated on the screen display when the signal voltage rises (or falls) when PWM control is performed on a simple matrix display.
  • the purpose is to substantially eliminate the problem, and it has not been a technique for solving the above problems.
  • the present invention is capable of reducing the current during charging / discharging while suppressing an increase in the scale of the device, suppressing fluctuations in the driving potential applied to the capacitive load, and reducing its power consumption.
  • An object is to provide a capacitive load driving method, a capacitive load drive device, and a liquid crystal display device. Disclosure of the invention
  • a capacitive load driving method is a capacitive load driving method in which a first power supply potential and a second power supply potential are selectively applied to each end of a plurality of capacitive loads, respectively.
  • the one end of the capacitive load Prior to switching the potential applied to one end of the capacitive load from the first power supply potential to the second power supply potential or from the second power supply potential to the first power supply potential, the one end of the capacitive load is connected to the first power supply. It is characterized in that it is connected for a predetermined time to an intermediate potential point that is a potential level between the potential and the second power supply potential.
  • the application period of the first and second power supply potentials when controlling the application period of the first and second power supply potentials with respect to the predetermined reference period by the pulse width modulation method, the application period of the first and second power supply potentials is set to the reference period.
  • the forward or backward control is in the opposite phase to that of other capacitive loads.
  • front-adjusting control or rear-adjusting control is set to have opposite phases for each adjacent capacitive load.
  • the front-adjusting control and the post-adjusting control are switched every time the reference period elapses.
  • the intermediate potential point is an output terminal of a power supply circuit that generates the intermediate potential.
  • the intermediate potential point is a ground potential point.
  • a capacitive load driving method includes: a first power supply circuit that generates a first power supply potential; a second power supply circuit that generates a second power supply potential lower than the first power supply potential; A third power supply circuit for generating a third power supply potential, which is a potential level between the power supply potential; and a connection between each output terminal of the first to third power supply circuits and one end of a plurality of capacitive loads An output section for selectively applying any one of the first to third power supply potentials to each end of the capacitive load;
  • the output unit Prior to switching the potential applied to one end of the capacitive load from the first power supply potential to the second power supply potential, or from the second power supply potential to the first power supply potential, the output unit is configured to connect one end of the capacitive load. Is connected to the output terminal of the third power supply circuit for a predetermined time.
  • the capacitive load driving method according to the present invention also includes a first power supply circuit that generates a positive first power supply potential.
  • a second power supply circuit that generates a negative second power supply potential, and each output terminal and ground potential point of the first and second power supply circuits, and each one end of the plurality of capacitive loads, An output unit that selectively applies one of the first and second power supply potentials and the ground potential to each one end of the capacitive load; and
  • One end of the capacitive load Prior to switching the potential applied to one end of the capacitive load connected to each output from the first power supply potential to the second power supply potential or from the second power supply potential to the first power supply potential, One end of the capacitive load is connected to the ground potential point for a predetermined time.
  • the application period of the first and second power supply potentials with respect to the predetermined reference period is controlled by the pulse width modulation method
  • the application period of the first and second power supply potentials is set to the reference period.
  • the front-adjustment control or the rear-adjustment control is characterized by having a phase opposite to that of other capacitive loads.
  • front-adjusting control or post-adjusting control is set to be opposite to each other for each adjacent output unit.
  • first power supply potential and the second power supply potential are characterized in that their absolute values are equal to each other.
  • a liquid crystal display device includes a liquid crystal display panel that sandwiches a liquid crystal cell having a capacitive load between a plurality of scanning electrodes and a plurality of signal electrodes; scanning while sequentially selecting the plurality of scanning electrodes
  • a scanning electrode driver that applies a required driving potential to each of the signal electrodes in response to scanning of the scanning electrode; and a scanning electrode driving potential group for the scanning electrode is the scanning electrode driver.
  • a power supply device for supplying a signal electrode drive potential group to the signal electrode to the signal electrode driver, and a liquid crystal display device comprising:
  • the power supply device includes, as the signal electrode drive potential group, a first power supply potential, a second power supply potential lower than the first power supply potential, and a potential level between the first power supply potential and the second power supply potential.
  • the signal electrode driver is connected between each application terminal of the first to third power supply potentials and each one end of the plurality of liquid crystal cells, and each one end of the liquid crystal cell according to input display data. Each having an output section for selectively applying any one of the first to third power supply potentials.
  • the output unit prior to switching the potential applied to one end of the liquid crystal cell connected to each from the first power supply potential to the second power supply potential or from the second power supply potential to the first power supply potential, One end of the liquid crystal cell is connected to a third power supply potential application end for a predetermined time.
  • the application period of the first and second power supply potentials with respect to the predetermined reference period is controlled by the pulse width modulation method
  • the application period of the first and second power supply potentials is the reference It is characterized in that at least one liquid crystal cell is set in a phase opposite to that of other liquid crystal cells, depending on whether the period is determined by the front or the rear. .
  • front-adjusting control or post-adjusting control is set to be opposite to each other for each adjacent output unit.
  • the third power supply potential is a ground potential, and the first power supply potential and the second power supply potential are positive and negative potentials whose absolute values are equal to each other.
  • the present invention it is possible to reduce the current during charging / discharging while suppressing an increase in the scale of the apparatus, to suppress fluctuations in the driving potential applied to the capacitive load, and to reduce power consumption.
  • FIG. 1 is a diagram showing a first embodiment of a capacitive load driving device according to the present invention.
  • FIG. 2 is a diagram showing an operation timing of the capacitive load driving device shown in FIG. 1;
  • FIG. 3 is a diagram showing a second embodiment of a capacitive load driving device according to the present invention.
  • FIG. 4 is a diagram showing a third embodiment of a capacitive load driving device according to the present invention.
  • FIG. 5 is a diagram showing an operation timing of the capacitive load driving device shown in FIG. 4;
  • FIG. 6 is a diagram for explaining the behavior of a driving potential V s in a non-ideal state.
  • FIG. 7 is a diagram for explaining the principle of reducing current consumption.
  • FIG. 8 is a diagram showing a configuration example of the signal electrode driver 2;
  • FIG. 9 is an equivalent circuit diagram during the simultaneous transition of segments (V l ⁇ V m).
  • FIG. 10 is a diagram for explaining PWM control of adjacent segment portions.
  • FIG. 11 is an equivalent circuit diagram during the simultaneous state transition of segments (V l ⁇ V m, V 2 ⁇ V m).
  • FIG. 12 is a diagram showing a conventional example of a capacitive load driving device.
  • FIG. 13 is a diagram showing an operation timing of the capacitive load driving device shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a diagram showing a first embodiment of a capacitive load driving device according to the present invention.
  • FIG. 2 is a diagram showing the operation timing of the capacitive load driving device shown in FIG.
  • the first power supply circuit 10 is means for generating the first power supply potential V 1.
  • the output terminal of the first power supply circuit 10 is connected to one end of the capacitive load 40 via the first switch circuit 12.
  • the second power supply circuit 20 is a means for generating a second power supply potential V2 that is lower than the first power supply potential V1.
  • the output terminal of the second power supply circuit 20 is connected to one end of the capacitive load 40 via the second switch circuit 22.
  • the third power supply circuit 30 is means for generating a third power supply potential Vm that is a potential level between the first power supply potential V 1 and the second power supply potential V 2.
  • the output terminal of the third power supply circuit 30 is connected to one end of the capacitive load 40 via the third switch circuit 32.
  • the third power supply potential Vm may be any potential level as long as it is between the first power supply potential VI and the second power supply potential V2, but in particular, the difference from the first power supply potential VI (VI -Vm) and the second power supply potential V2 (V2-Vm) are preferably set to a potential level (hereinafter referred to as the midpoint potential).
  • FIG. 1 shows an example in which the third power supply potential Vm is set to the midpoint potential. That is, the first power supply potential VI is a potential level (Vm + Va) obtained by adding a predetermined potential Va to the third power supply potential Vm, and the second power supply potential V2 is derived from the third power supply potential Vm. The potential level (Vm – V a) is obtained by subtracting the predetermined potential V a.
  • the first, second, and third power supply circuits 10, 20, and 30 each include various circuit components, but in this figure, the amplifiers 11, 1, Only 2 1 and 3 1 are shown.
  • the capacitive load 40 has a capacitance Cs.
  • a driving potential V s is applied to one end of the capacitive load 40, and a reference potential V c is applied to the other end.
  • the capacitive load 40 is, for example, a liquid crystal cell located at one point where a signal electrode and a scanning electrode of a liquid crystal display panel intersect.
  • the drive potential V s corresponds to the signal potential applied to the signal electrode
  • the reference potential V c corresponds to the scan potential applied to the scan electrode.
  • the first switch circuit 12 is connected between the output terminal of the first power supply circuit 10 and one end of the capacitive load 40.
  • the first switch circuit 12 When the first switch circuit 12 is in the ON state, the one end potential of the capacitive load 40 is set to the first power supply potential V 1.
  • the second switch circuit 22 includes an output end of the second power supply circuit 20 and one end of the capacitive load 40. And the one end potential of the capacitive load 40 is set to the second power supply potential V 2 in the ON state.
  • the third switch circuit 3 2 is connected between the output terminal of the third power supply circuit 30 and one end of the capacitive load 40, and the first switch circuit 1 2 or the second switch circuit 2 2 is turned off. Prior to the transition from ON to ON state, the ON state is maintained for a predetermined time.
  • the driving potential V s is changed from the second power supply potential V 2 to the third power supply potential Vm; at this time, the potential difference IV 2 ⁇ Vm I is applied from the third power supply circuit 30 to the capacitive load 40.
  • the set time for the above period ⁇ i> is the time required for the capacitive load 40 to be charged to the third power supply potential Vm (or the potential that can be substantially regarded as the third power supply potential Vm), that is, the current I When it takes for m to reach zero (or a current value that can be regarded as substantially zero) It is desirable to set it longer than the interval (first case).
  • the current level of the current I 1 that flows when the first switch circuit 12 is turned on at time t 2 is ideally the current shown in FIG. It is half (5 0%) of I (this is 1 0 0%). Therefore, both the fluctuation of the drive potential V s (potential drop) according to the current level and the resistance component in the current path, and the power consumption of the first power supply circuit 10 according to the current are both 5 0 % Can be reduced.
  • the capacitive load 40 is a liquid crystal cell of a liquid crystal display device
  • the effective value of the applied voltage decreases. For example, if the period ⁇ i> is 1/28 of the selection period T, the effective value of the applied voltage is also reduced by about 1/28. From the above, the set time for the above period ⁇ i> needs to be determined in consideration of the trade-off between reduction of current consumption and reduction of effective value of applied voltage.
  • the set time for the above period ⁇ i> may be set to the time required for the current Im to become zero (or a current value that can be regarded as substantially zero).
  • the set time for the period ⁇ i> is compared to the configuration in which the set time for the period ⁇ i> is zero (ie, the conventional configuration in FIG. 12).
  • the current consumption may be set to be less than 80% (or more preferably less than 70%). Even with this setting, it is possible to reduce power consumption compared to the conventional configuration in Fig. 12 and the effective voltage applied to the liquid crystal cell can be reduced according to the degree of shortening the setting time. It is also possible to secure the value.
  • the period ⁇ i> has been described above, the period ⁇ i i i> when transitioning from the first power supply potential V1 to the second power supply potential V2 can also be applied in the same manner as described above.
  • the third switch circuit 32 that has been turned on until then is turned off, and only the first switch circuit 12 is turned on. This state is
  • the first power supply circuit 10 to the capacitive load 40 has a current I according to the potential difference I V 1-Vm I and the capacitance C s.
  • the drive potential V S is changed from the first power supply potential V 1 to the second power supply potential V 2 at the time point t 3, first, the drive potential V s is first and second as in the period i>. 3 A period ⁇ iii> (time point t3 to time point t4) set for the power supply potential Vm is provided. During this period ⁇ iii>, the first switch circuit 12 that has been turned on until then is turned off, and only the third switch circuit 3 2 is turned on.
  • the driving potential V s is changed from the first power supply potential V 1 to the third power supply potential Vm.
  • the potential difference IV 1 ⁇ Vm I is applied to the capacitive load 40 from the third power supply circuit 30.
  • the driving potential V s applied to one end of the capacitive load 40 is changed from the first power supply potential V 1 to the second power supply potential V 2 or the second power supply potential.
  • V 2 When switching from V 2 to the first power supply potential V 1, one end of the capacitive load 40 is connected to the output end of the third power supply circuit 30 and the intermediate between the first power supply potential V 1 and the second power supply potential V 2
  • the third power supply potential V m (preferably the midpoint potential) corresponding to the potential is applied for a predetermined time.
  • the currents I m, I 1 and I 2 that flow when switching the drive potential V s are all reduced by about half compared to the current I in Fig. 12.
  • the fluctuation of 40 drive potential V s can be reduced. Further, in the case of driving a liquid crystal cell of a liquid crystal display device, it is possible to suppress the deterioration of the display quality as the fluctuation of the driving potential V s is reduced.
  • FIG. 3 is a diagram showing a second embodiment of the capacitive load driving device according to the present invention. Note that the operation timing of the capacitive load driving device shown in FIG. 3 is the same as the operation timing shown in FIG.
  • the third power supply potential V m is the ground potential V g n d (that is, zero potential). If the first power supply potential V I is a positive potential, the second power supply potential V 2 is a negative potential. It is desirable that the first power supply potential V 1 and the second power supply potential V 2 are opposite in polarity and have the same absolute value.
  • the operation is the same as that of the first embodiment described with reference to FIGS. 1 and 2, and the same operation and effect as described above can be obtained. Further, since the third power supply potential Vm is set to the ground potential, the third power supply circuit for generating this is unnecessary. Therefore, the power consumption of the apparatus can be further reduced as compared with the first embodiment described above.
  • a resistor (resistance component, resistor, etc.) may be inserted between the third switch circuit 32 and the ground line.
  • FIG. 4 is a diagram showing an embodiment of a liquid crystal display device equipped with the capacitive load driving device according to the present invention.
  • FIG. 5 is a diagram showing the operation timing of the capacitive load driving device shown in FIG.
  • the liquid crystal display panel 1 is a liquid crystal panel of a simple matrix method (STN [Super Twisted Nematic] method), and includes a liquid crystal cell between a plurality of signal electrodes and a plurality of scanning electrodes. Each signal electrode (signal line) and each scan electrode (scan line) are arranged so as to be orthogonal to each other.
  • STN Simple Twisted Nematic
  • the signal electrode driver 2 has a plurality of voltage output terminals, and the individual voltage output terminals are connected to the individual signal electrodes of the liquid crystal display panel 1 in a one-to-one correspondence.
  • the signal electrode driver 2 sets the potential of each signal electrode to the first power supply potential V 1 or the second power supply potential V 2 according to the display data of the pixel in the selected row during the selection period of one scan electrode. Set to a certain drive potential V s.
  • the scan electrode driver 3 has a plurality of voltage output terminals, and the individual voltage output terminals are connected to the individual scan electrodes of the liquid crystal display panel 1 in a one-to-one correspondence.
  • the scan electrode driver 3 drives the liquid crystal display panel 1 so as to sequentially scan all the scan electrodes while selecting one scan electrode. Normally, the scanning electrode of the selected row (1 line) is set to the predetermined selection potential, and the scanning electrode potential of the non-selected row is set to the non-selection potential.
  • the selected scanning electrode is set to the fourth power supply potential V 4 that is the first selection potential during the positive polarity driving, and is set to the second selection potential during the negative driving. A fifth power supply potential V 5 is set.
  • the remaining non-selected scan electrodes are set to the third power supply potential V m that is the non-selected potential.
  • the control device 4 supplies the display data D at a to the signal electrode driver 2 and supplies various control signals Cont necessary for controlling the liquid crystal display to the signal electrode driver 2 and the scanning electrode driver 3.
  • the power supply 5 includes a first power supply potential V 1 generated by the first power supply circuit 10, a second power supply potential V 2 generated by the second power supply circuit 20, and a third power supply potential V m of the ground line. (Ground potential V gnd) are supplied to the signal electrode driver 2 as signal electrode potential groups for the signal electrodes of the liquid crystal display panel 1, respectively.
  • the second power supply potential V2 is the first power supply
  • the third power supply potential Vm is set lower than the potential V1, and the third power supply potential Vm is set to a potential level corresponding to an intermediate potential between the first power supply potential VI and the second power supply potential V2.
  • the third power supply potential Vm is the ground potential V gnd
  • the first power supply potential VI is a positive potential
  • the second power supply potential V2 is a negative potential
  • the first power supply potential VI and the second power supply potential V2 may be set to potential levels whose signs are opposite and whose absolute values are equal to each other.
  • These signal electrode drive potential groups V 1, V 2 and Vm are the same as the first to third power supply potentials VI, V 2 and Vm in FIG.
  • any one of the above-described signal electrode drive potential groups V 1, V 2, and Vm is set as the drive potential V s in accordance with the control signal Cont and the display data Data. Selected and supplied to each signal electrode of the liquid crystal display panel 1.
  • the power supply 5 includes a fourth power supply potential V 4 generated by the fourth power supply circuit 60, a fifth power supply potential V 5 generated by the fifth power supply circuit 70, and a third power supply potential V of the ground line.
  • m ground potential Vg nd
  • the fifth power supply potential V5 is set lower than the fourth power supply potential V4, and the third power supply potential Vm is an intermediate potential between the fourth power supply potential V4 and the fifth power supply potential V5. The potential level is set.
  • the fourth power supply potential V4 is a positive potential
  • the fifth power supply potential V5 is a negative potential.
  • the fourth power supply potential V 4 and the fifth power supply potential V 5 are preferably set to potential levels whose signs are opposite and whose absolute values are equal to each other.
  • one of the scan electrode drive potential groups V4, V5, and Vm described above is selected as the reference potential (scanning potential) Vc according to the control signal Cont, and the liquid crystal display panel 1 is supplied to each scan electrode.
  • the operation of the liquid crystal display device having the above configuration will be described with reference to FIG.
  • a plurality of scan electrodes constituting the liquid crystal display panel 1 are selected.
  • the fourth power supply potential V 4 (during positive operation) or the fifth power supply potential V 5 (during negative operation) is applied to one scan electrode for a predetermined unit scan time T c.
  • the scanning electrode selection is switched, and the fourth power supply potential V 4 (or the fifth power supply potential V 5) is sequentially applied to the other scanning electrodes.
  • the non-selected scan electrodes are set to the third power supply voltage V m which is the non-selected potential.
  • each of the signal electrodes constituting the liquid crystal display panel 1 has one of the signal electrode drive potential groups selected according to the control signal Contt and the display data Data (the first power supply potential VI, the second The power supply potential V 2 and the third power supply potential V m) are supplied as the drive potential V s.
  • the upper waveform in FIG. 5 shows an example of the drive potential V s applied to one signal electrode. Note that the transition timing example of the drive potential V s shown in this figure is the same as the operation timing explained in FIG.
  • the difference voltage between the drive potential V s applied to each signal electrode (signal line) and the drive potential V c applied to each scan electrode (scan line) is at the intersection of both lines. Applied across the connected liquid crystal cells (capacitive load). Then, according to the voltage applied to the liquid crystal cell, ON / OFF of the liquid crystal display in the liquid crystal cell and the time thereof are determined.
  • the signal potential of the liquid crystal cell that is a capacitive load is applied to each signal electrode.
  • the third power supply potential V m (the ground potential V gnd) The connection is made for a predetermined time.
  • the intermediate potential (third power supply potential V m) applied during the transition of the drive potential V s is set to the ground potential V gnd, and when the scan electrode is not selected.
  • the potential is also the ground potential V gnd.
  • the power supply circuit constituting the power supply 5 includes four power supply circuits (first, second, fourth, and fifth power supply circuits 1 for the six power supply potentials required for the liquid crystal display panel 1. 0, 2 0, 6 0, 7 0) are sufficient. Therefore, since the number of power supply circuits can be reduced, the current during charging and discharging can be reduced, and the power consumption of the power supply device 5 can be reduced.
  • the configuration of the power supply device 5 is not limited to the above, and a configuration in which a power supply circuit that generates a predetermined potential other than the ground potential Vgnd as the intermediate potential or the unselected potential described above may be provided.
  • the driving potential V s applied to each signal electrode of the liquid crystal display panel 1 has a pulse width in order to control the display gradation of each liquid crystal cell constituting the liquid crystal display panel 1. It is controlled by the modulation method (hereinafter referred to as the P WM [Pulse Width Modulation] method).
  • the power supply 5 (first power supply circuit 1) is turned on / off when the liquid crystal cell (capacitive load) constituting the liquid crystal display panel 1 is turned on / off.
  • the current consumption flowing from the 0 or the second power supply circuit 20) to the liquid crystal cell can be ideally halved (see FIGS. 6 (a) and 6 (b)).
  • Fig. 7 is a diagram for explaining the principle of reducing current consumption (an equivalent circuit diagram in which the common line is regarded as GND in terms of AC).
  • V s (t) V 1-e X p ⁇ -X / (C s ⁇ R v m) ⁇ -.
  • factor (a) is determined by the liquid crystal display panel 1, and the factor (b) varies depending on external conditions.
  • factor (c) if the connection time to the ground line is set too long, there is a concern that the display quality may be adversely affected as described above. Therefore, the parameter values of factors (a) to (c) have little freedom.
  • the liquid crystal display panel 1 has a dot matrix structure
  • the signal electrode driver 2 has N ( ⁇ 2) segment segments S eg 1 to S eg as shown in FIG. N and each segment part S eg:! ⁇ S eg N are individually operating according to display data D ata from control device 4 (and thus display data D 1 ⁇ DN for each segment input from signal processor 21). Pay attention.
  • the equivalent circuit is shown in Fig. 9 (c).
  • Figures 9 (a) and 9 (b) are diagrams for explaining the derivation process of the equivalent circuit shown in Figure 9 (c).
  • the resistance value R seg and the capacitance value C seg shown in Figs. 9 (b) and (c) are the combined resistance value and combined capacitance value for each segment system (whichever This system also assumes that the combined resistance value and combined capacitance value are the same).
  • V seg (t) V 1-e X p [-t / ⁇ C s e g ⁇ N ⁇ (R v m + R s e g / N) ⁇ ]
  • the preceding PWM control refers to applying a desired power supply potential by a predetermined width from the start of the unit scan time T c to the middle of the unit scanning time T c. Conversely, it means that a desired power supply potential is applied by a predetermined width from the middle of the unit scanning time T c to the end thereof.
  • Vm the third power supply potential
  • the above-described front-aligned PWM control or post-adjusted PWM control is set to have a phase opposite to each other (that is, every adjacent liquid crystal cell).
  • the Kth segment In part SegK the application period of the first and second power supply potentials VI and V2 is determined to be a forward reference Z, a forward movement, and a forward movement with respect to a predetermined reference period (unit scanning time Tc).
  • the (K— 1) th segment part S eg (K— 1) and the (K + 1) th segment part S eg (K + 1) adjacent to this are opposite to the above.
  • the application period of the first and second power supply potentials VI and V2 is determined as follows: lagging ⁇ lagging lagging /....
  • the first and second power supply circuits can draw current through the mutually shorted current paths, the power consumption is further increased compared to the case where each of the first and second power supply circuits is connected to the third power supply potential Vm alone. The current can be reduced.
  • the PWM control of the drive potential V s is uniformly advanced (or all the segment parts S egl to S eg N in the above-described embodiment (or ), The worst value of current consumption can be further reduced, and as a result, the instantaneous drop of the drive potential V s is suppressed, and the liquid crystal display panel 1 The brightness can be improved.
  • the liquid crystal display device of the present embodiment is configured such that the above-mentioned front-end PWM control and post-advance PWM control are performed for each segment part every time the reference period (unit scan time T c) elapses. It is set as the structure switched to. Using such a capacitive load driving method With this configuration, it is possible to increase the current efficiency compared to the case where the forward PWM control (or the backward PWM control) is uniformly performed.
  • the present invention is applied to a liquid crystal display device as an example.
  • the application target of the present invention is not limited to this, and the capacitive load is different.
  • the present invention can be widely applied as a capacitive load driving method and a capacitive load driving device driven by a potential.
  • the configuration of the present invention can be variously modified in addition to the above embodiment without departing from the spirit of the invention.
  • description is given by exemplifying a configuration in which the above-mentioned forward PWM control or backward PWM control is opposite to each other for each adjacent segment portion (that is, for each adjacent liquid crystal cell).
  • the configuration of the present invention is not limited to this.
  • At least one liquid crystal cell (capacitive load) is used, and its front-aligned PWM control or rear-aligned PWM control is transferred to another liquid crystal cell (capacitive load). You can control it to be out of phase with that of).
  • the capacitive load driving method, the capacitive load driving device, and the liquid crystal display device according to the present invention reduce the current during charging / discharging without providing a charge storage capacitor having a large capacitance, and supply potential to the capacitive load. As well as reducing fluctuations in power consumption, power consumption can be reduced. Therefore, it is suitable for driving capacitive loads such as liquid crystal cells at different potentials.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

容量負荷の一端の電位を、第1電源電位から第2電源電位へ、あるいはその逆に切り替えるに際に、第1電源電位と第2電源電位との所定の中間電の電位点に、所定時間だけ接続する。これにより、大きなキャパシタンスを持つ電荷蓄積用キャパシタを設けることなく、充放電時の電流を小さくして、容量負荷への電源電位の変動を小さくするとともに、消費電力を低減する。

Description

明細書
容量負荷駆動方法、 容量負荷駆動装置、 および液晶表示装置 技術分野
本発明は、 液晶セルなど容量負荷を異なる電位で駆動する容量負荷駆動方法、 容量 負荷駆動装置、 及び、 液晶表示装置に関するものである。 背景技術
従来から、 異なる電位で駆動される容量負荷 (代表的には液晶表示パネルの液晶セ ル) は、 図 1 2のように構成され、 図 1 3のようなタイミングで駆動されている。 図 1 2において、 容量負荷 4 0は、 例えば液晶表示パネルの信号電極と走査電極とが交 差する 1つの点に位置する液晶セルである。 この容量負荷 4 0は、 キャパシタンス C sを有している。
容量負荷 4 0の一端には、 駆動電位 V sが印加され、 また、 他端には基準電位 V c が印加される。 容量負荷 4 0が液晶セルである場合には、 駆動電位 V sが信号電極に 印加される信号電位に相当し、 基準電位 V cが走査電極に印加される走査電位に相当 する。
第 1電源回路 1 0は、 第 1電源電位 V 1を生成する手段である。 第 1電源回路 1 0 の出力端は、 第 1スィツチ回路 1 2を介して容量負荷 4 0の一端に接続されている。 第 2電源回路 2 0は、 第 1電源電位 V 1よりも低い第 2電源電位 V 2を生成する手段 である。 第 2電源回路 2 0の出力端は、 第 2スィッチ回路 2 2を介して容量負荷 4 0 の一端に接続されている。 なお、 第 1、 第 2電源回路 1 0、 2 0は、 それぞれ種々の 回路構成要素を内蔵して成る力;、本図では、その回路構成要素を代表してアンプ 1 1、 2 1のみを示している。
図 1 2において、 第 1スィツチ回路 1 2がオン状態であり、 かつ、 第 2スィツチ回 路 2 2がオフ状態であるときには、 駆動電位 V sが第 1電源電位 V 1 と等しくなるよ うに、 容量負荷 4 0に電荷が充電される。 一方、 第 2スィッチ回路 2 2がオン状態で あり、 かつ、 第 1スィッチ回路 1 2がオフ状態であるときには、 駆動電位 V sが第 2 電源電位 V 2と等しくなるように容量負荷 4 0の充電電荷が放電される。
図 1 3に示すように、 時点 t lにおいて、 駆動電位 V sが第 2電源電位 V 2から第 1電源電位 V 1に変遷されるとき、 第 1電源回路 1 0には、 その電位差 I V 1— V 2 I とキャパシタンス C s とに応じた電流 I ( oc | v l— V 2 | X C s ) が流れる。 ま た、 同様に、 時点 t 2において、 駆動電位 V sが第 1電源電位 V 1から第 2電源電位 V 2に変遷されるとき、 第 2電源回路 2 0には、 その電位差 I V 1—V 2 i とキャパ シタンス C sとに応じた電流 Iが流れる。 なお、 上記した電流 Iは、 実際には、 キヤ パシタンス C sと経路中の抵抗成分に従った時定数に応じて変化するが、 その電流レ ベルが電位差 I V 1—V 2 I に比例することには変わりがない。
上記した充電時の電流 I及び放電時の電流 Iが周期 T毎に流れる。 そして、 電流 I が流れる都度、その電流レベルと電流経路中の抵抗成分に応じた電位降下が発生する。 このような駆動電位 V sの電位降下は、 液晶表示に悪影響 (表示品位の低下) を及ぼ す。 また、 電流 Iは、 第 1電源回路 1 0及び第 2電源回路 2 0から供給されるため、 各電源回路では電流 Iに応じた電力消費が生じることになる。
なお、 本顔発明に関連する従来技術としては、 一本の信号電極と各走査電極とによ つて形成されるキャパシタのキャパシタンスに比べて十分に大きいキャパシタンスを 持つ電荷蓄積用キャパシタを用意しておき、 信号電極の電位を高い電位から低い電位 に切り替える際には、 その信号電極を一旦電荷蓄積用キャパシタに接続してから低い 電位点に接続する。 また、 信号電極の電位を低い電位から高い電位に切り替える場合 にも、 その信号電極を一旦電荷蓄積用キャパシタに接続してから高い電位点に接続す ることを特徴とする液晶表示装置の駆動方法が開示 ·提案されている (例えば、 特許 文献 1 ;特開 2 0 0 4— 9 3 9 5 1号公報を参照)。
また、 本願発明に関連するその他の従来技術としては、 信号電極に印加する P WM 信号電圧として、 前寄せ P WM信号電圧と後寄せ P WM信号とを選択的に供給可能と し、各信号電極に所定期間に印加される前記 P WM信号電圧を、各走査電極に関して、 前記前寄せ P WM信号電圧と前記後寄せ P WM信号電圧とがほぼ等しい回数になるよ うに制御することを特徴とする単純マトリクスディスプレイの表示駆動方法が開示 · 提案されている (例えば、 本願出願人による特許文献 2 ;特開 2 0 0 4— 1 4 5 1 8 5号公報を参照)。
確かに、 特許文献 1の従来技術を用いれば、 液晶表示装置を駆動する際の消費電力 を低減することが可能である。 しかしながら、 特許文献 1の従来技術では、 大きなキ ャパシタンスを有する電荷蓄積用キャパシタを必要とするために、 当該電荷蓄積用キ ャパシタを電源回路ゃスィツチ回路等と一緒に I Cに作り込むことが困難であり、 デ イスクリート部品として I Cとは別に設けなければならなかった。 そのため、 特許文 献 1の従来技術では、 装置規模の増大が招かれていた。 また、 上記の電荷蓄積用キヤ パシタを用いることに付随して、 走査期間以外にダミー期間を設ける必要があり、 か つ、 そのダミー期間内に信号電極への駆動電位を制御しなければならなかった。
また、 特許文献 2の従来技術は、 あくまで、 単純マトリクスディスプレイを P WM 制御する場合に、 信号電圧の立ち上がり時 (もしくは、 立ち下がり時) に発生するノ ィズ電圧が画面表示上に与える影響を実質的になくすことを目的とするものであって、 上記課題を解決する技術ではなかった。
本発明は、 上記問題点に鑑み、 装置規模の増大を抑えつつ、 充放電時の電流を低減 し、 容量負荷に印加される駆動電位の変動を抑制するとともに、 その消費電力を低減 することが可能な容量負荷駆動方法、 容量負荷駆動装置、 及び、 液晶表示装置を提供 することを目的とする。 発明の開示
上記の目的を達成するために、 本発明に係る容量負荷駆動方法は、 複数の容量負荷 の各一端に、 それぞれ、 第 1電源電位と第 2電源電位を選択的に印加する容量負荷駆 動方法において、 前記容量負荷の一端に印加される電位を、 第 1電源電位から第 2電源電位へ、 或い は、 第 2電源電位から第 1電源電位へ切り替えるに先立ち、 前記容量負荷の一端を第 1電源電位と第 2電源電位との間の電位レベルである中間電位点に所定時間だけ接続 することを特徴とする。
また、 容量負荷駆動方法において、 その所定の基準期間に対する第 1、 第 2電源電 位の印加期間をパルス幅変調方式で制御するに際して、 第 1、 第 2電源電位の印加期 間を前記基準期間に対して前寄せで定めるか後寄せで定めるかにつき、 少なく とも一 の容量負荷については、 その前寄せ制御或いは後寄せ制御を他の容量負荷のそれとは 逆相とすることを特徴とする。
また、 隣り合う容量負荷毎に、 上記した前寄せ制御或いは後寄せ制御を互いに逆相 とすることを特徴とする。
また、 各容量負荷につき、 前記前寄せ制御と後寄せ制御とを、 前記基準期間の経過 毎に切り替えることを特徴とする。
前記中間電位点は、 前記中間電位を生成する電源回路の出力端であることを特徴と する。
また、 前記中間電位点は、 グランド電位点であることを特徴とする。
本発明に係る容量負荷駆動方法は、 第 1電源電位を生成する第 1電源回路と ;第 1 電源電位よりも低い第 2電源電位を生成する第 2電源回路と ;第 1電源電位と第 2電 源電位との間の電位レベルである第 3電源電位を生成する第 3電源回路と ;第 1〜第 3電源回路の各出力端と、 複数の容量負荷の各一端との間に各々接続され、 前記容量 負荷の各一端に、 それぞれ、 第 1〜第 3電源電位のいずれか一を選択的に印加する出 力部と ; を有し、
前記出力部は、 前記容量負荷の一端に印加される電位を、 第 1電源電位から第 2電 源電位へ、 或いは、 第 2電源電位から第 1電源電位へ切り替えるに先立ち、 前記容量 負荷の一端を第 3電源回路の出力端に所定時間だけ接続することを特徴とする。 また、 本発明に係る容量負荷駆動方法は、 正の第 1電源電位を生成する第 1電源回 路と、 負の第 2電源電位を生成する第 2電源回路と、 第 1、 第 2電源回路の各出力端 及びグランド電位点と、 複数の容量負荷の各一端との間に各々接続され、 前記容量負 荷の各一端に、 それぞれ、 第 1、 第 2電源電位及びグランド電位のいずれか一を選択 的に印加する出力部と ; を有し、
前記出力部は、 各々に接続される前記容量負荷の一端に印加される電位を、 第 1電 源電位から第 2電源電位へ、 或いは、 第 2電源電位から第 1電源電位へ切り替えるに 先立ち、 前記容量負荷の一端を前記グランド電位点に所定時間だけ接続することを特 徴とする。
また、 その容量負荷駆動装置において、 所定の基準期間に対する第 1、 第 2電源電 位の印加期間をパルス幅変調方式で制御するに際して、 第 1、 第 2電源電位の印加期 間を前記基準期間に対して前寄せで定めるか後寄せで定めるかにつき、 少なくとも一 の容量負荷については、 その前寄せ制御或いは後寄せ制御を他の容量負荷のそれとは 逆相とすることを特徴とする。
また、 隣り合う出力部毎に、 上記した前寄せ制御或いは後寄せ制御が互いに逆相と されていることを特徴とする。
また、 各出力部につき、 上記した前寄せ制御と後寄せ制御とが、 前記基準期間の経 過毎に切り替えられることを特徴とする。
また、 第 1電源電位と第 2電源電位は、 互いにその絶対値が等しいことを特徵とす る。
本発明に係る液晶表示装置は、 複数の走査電極と複数の信号電極との間に、 容量負 荷である液晶セルを挟持する液晶表示パネルと ;前記複数の走査電極を順次選択しな がら走査する走査電極ドライバと ;前記走査電極の走査に対応して、 前記信号電極毎 に所要の駆動電位を印加する信号電極ドライバと ;前記走查電極への走査電極用駆動 電位群を前記走査電極ドライバへ供給するとともに、 前記信号電極への信号電極用駆 動電位群を前記信号電極ドライバへ供給する電源装置と ; を有して成る液晶表示装置 であって、 前記電源装置は、 前記信号電極用駆動電位群として、 第 1電源電位と、 第 1電源電 位よりも低い第 2電源電位と、 第 1電源電位と第 2電源電位との間の電位レベルであ る第 3電源電位と、 を供給するものであり、 また、
前記信号電極ドライバは、 第 1〜第 3電源電位の各印加端と、 複数の前記液晶セル の各一端との間に各々接続され、 入力される表示データに応じて、 前記液晶セルの各 一端に、 それぞれ、 第 1〜第 3電源電位のいずれか一を選択的に印加する出力部を有 して成るものであり、 さらに、
前記出力部は、 各々に接続される前記液晶セルの一端に印加される電位を、 第 1電 源電位から第 2電源電位へ、 或いは、 第 2電源電位から第 1電源電位へ切り替えるに 先立ち、 前記液晶セルの一端を第 3電源電位の印加端に所定時間だけ接続することを 特徴とする。
また、 本発明の液晶表示装置において、 所定の基準期間に対する第 1、 第 2電源電 位の印加期間をパルス幅変調方式で制御するに際して、 第 1、 第 2電源電位の印加期 間を前記基準期間に対して前寄せで定めるか後寄せで定めるかにつき、 少なく とも一 の液晶セルについては、 その前寄せ制御或いは後寄せ制御を他の液晶セルのそれとは 逆相とすることを特徴とする。
また、 隣り合う出力部毎に、 上記した前寄せ制御或いは後寄せ制御が互いに逆相と されていることを特徴とする。
また、 各出力部につき、 上記した前寄せ制御と後寄せ制御とが、 前記基準期間の経 過毎に切り替えられることを特徴とする。
また、 第 3電源電位は、 グランド電位であり、 かつ、 第 1電源電位と第 2電源電位 は、 その絶対値が互いに等しい正負電位であることを特徴とする。
本発明によれば、 装置規模の増大を抑えつつ、 充放電時の電流を低減し、 容量負荷 に印加される駆動電位の変動を抑制するとともに消費電力を低減することが可能とな る。
また、 液晶表示装置の液晶セルを駆動するものについては、 駆動電位の変動が抑制 されることに伴い、 その表示品位の低下を抑えることが可能となる。 図面の簡単な説明
【図 1】 は、 本発明に係る容量負荷駆動装置の第 1実施形態を示す図である。 【図 2】 は、 図 1に示す容量負荷駆動装置の動作タイミングを示す図である。
【図 3】 は、 本発明に係る容量負荷駆動装置の第 2実施形態を示す図である。 【図 4】 は、 本発明に係る容量負荷駆動装置の第 3実施形態を示す図である。 【図 5】 は、 図 4に示す容量負荷駆動装置の動作タイミングを示す図である。 【図 6】は、非理想状態における駆動電位 V sの挙動を説明するための図である。 【図 7】 は、 消費電流低減化の原理を説明するための図である。
【図 8】 は、 信号電極ドライバ 2の一構成例を示す図である。
【図 9】 は、 セグメントの一斉状態遷移時 (V l→V m) における等価回路図で ある。
【図 1 0】 は、 隣り合うセグメント部の P WM制御を説明するための図である。 【図 1 1】 は、 セグメントの同時状態遷移時 (V l→V m、 V 2→V m) におけ る等価回路図である。
【図 1 2】 は、 容量負荷駆動装置の一従来例を示す図である。
【図 1 3】は、図 1 2に示す容量負荷駆動装置の動作タイミングを示す図である。 発明を実施するための最良の形態
以下、 本発明に係る容量負荷駆動方法、 容量負荷駆動装置、 及び、 液晶表示装置の 実施形態について詳細に説明する。
図 1は、 本発明に係る容量負荷駆動装置の第 1実施形態を示す図である。 図 2は、 図 1に示す容量負荷駆動装置の動作タイミングを示す図である。
第 1電源回路 1 0は、 第 1電源電位 V 1を生成する手段である。 第 1電源回路 1 0 の出力端は、第 1スィツチ回路 1 2を介して、容量負荷 4 0の一端に接続されている。 第 2電源回路 20は、 第 1電源電位 V 1よりも低い第 2電源電位 V 2を生成する手 段である。 第 2電源回路 20の出力端は、 第 2スィッチ回路 22を介して、 容量負荷 40の一端に接続されている。
第 3電源回路 30は、 第 1電源電位 V 1 と第 2電源電位 V 2との間の電位レベルで ある第 3電源電位 Vmを生成する手段である。 第 3電源回路 30の出力端は、 第 3ス ィツチ回路 32を介して、 容量負荷 40の一端に接続されている。
第 3電源電位 Vmは、 第 1電源電位 V I と第 2電源電位 V 2との間の電位レベルで あればいかなる電位レベルであってもよいが、 特に、 第 1電源電位 V I との差 (V I - Vm) と、 第 2電源電位 V 2との差(V 2 - Vm) が等しくなる電位レベル(以下、 中点電位と呼ぶ) に設定されていることが望ましい。
なお、 図 1では、 第 3電源電位 Vmが上記中点電位に設定されている例を示してい る。 すなわち、 第 1電源電位 V Iは、 第 3電源電位 Vmに所定の電位 V aを加えた電 位レベル (Vm+V a) であり、 第 2電源電位 V 2は、 第 3電源電位 V mから所定の 電位 V aを差し引いた電位レベル (Vm— V a) とされている。
また、 第 1、 第 2、 第 3電源回路 1 0、 20、 30は、 それぞれ種々の回路構成要 素を内蔵して成るが、 本図では、 その回路構成要素を代表してアンプ 1 1、 2 1、 3 1のみを示している。
容量負荷 40は、キャパシタンス C sを有している。この容量負荷 40の一端には、 駆動電位 V sが印加され、 また他端には基準電位 V cが印加される。 この容量負荷 4 0は、 例えば、 液晶表示パネルの信号電極と走査電極とが交差する 1つの点に位置す る液晶セルである。 容量負荷 40が液晶セルである場合には、 駆動電位 V sが信号電 極に印加される信号電位に相当し、 基準電位 V cが走査電極に印加させる走査電位に 相当する。
第 1スィツチ回路 1 2は、 第 1電源回路 1 0の出力端と容量負荷 40の一端との間 に接続されており、 そのオン状態時に、 容量負荷 40の一端電位を第 1電源電位 V 1 とする。 第 2スィッチ回路 22は、 第 2電源回路 20の出力端と容量負荷 40の一端 との間に接続されており、 そのオン状態時に、 容量負荷 40の一端電位を第 2電源電 位 V 2とする。 第 3スィッチ回路 3 2は、 第 3電源回路 30の出力端と容量負荷 40 の一端との間に接続されており、 第 1スィツチ回路 1 2、 若しくは、 第 2スィッチ回 路 2 2がオフ状態からオン状態に遷移されるに先立って、 所定時間だけオン状態とさ れる。
図 1において、 第 1スィッチ回路 1 2がオン状態であり、 かつ、 第 2スィッチ回路 22及び第 3スィツチ回路 32がオフ状態であるときには、 駆動電位 V sが第 1電源 電位 V 1 と等しくなるように、 容量負荷 40に電荷が充電される。 一方、 第 2スイツ チ回路 2 2がオン状態であり、 かつ、 第 1スィツチ回路 1 2及び第 3スィツチ回路 3 2がオフ状態であるときには、駆動電位 V sが第 2電源電位 V 2と等しくなるように、 容量負荷 40の充電電荷が放電される。
図 2に示されるように、 時点 t 1において、 駆動電位 V sが第 2電源電位 V 2から 第 1電源電位 V 1に変遷される際には、 まず、 駆動電位 V sが一旦第 3電源電位 Vm に設定される期間 < i > (時点 t l〜時点 t 2) が設けられている。 この期間 < i 〉 では、 それまでオン状態とされていた第 2スィッチ回路 22がオフ状態にされ、 第 3 スィツチ回路 3 2のみがオン状態となっている。
これにより、 駆動電位 V sが第 2電源電位 V 2から第 3電源電位 Vmに変遷される 力;、 このとき、 第 3電源回路 30から容量負荷 40には、 その電位差 I V 2— Vm I とキャパシタンス C sとに応じた電流 I m (oc | V 2— Vm | xC s) が流れること になる。
この電流 I mは、 実際には、 スィッチ切替に際して生じる電位差 (=Vm— V 2) と、 第 3電源回路 30や配線の抵抗値を含めた電流経路の抵抗値 R sで決まる時定数 r (= 1 / (R s XC s)) によって変化する。
従って、 上記期間 < i >の設定時間は、 容量負荷 40が第 3電源電位 Vm (或いは 実質的に第 3電源電位 Vmとみなせる電位) に充電されるまでに要する時間、 すなわ ち、 電流 I mがゼロ (或いは実質的にゼロとみなせる電流値) となるまでに要する時 間よりも長く設定することが望ましい (第 1事例)。 このような設定を行うことより、 その後、 時点 t 2にて、 第 1スィツチ回路 1 2をオン状態とする際に流れる電流 I 1 の電流レベルは、 理想的には、 図 1 2に示す電流 I (これを 1 0 0 %とする) の半分 ( 5 0 %) となる。 従って、 その電流レベルと電流経路中の抵抗成分に応じた駆動電 位 V sの変動 (電位降下)、 並びに、 当該電流に応じた第 1電源回路 1 0の消費電力に ついて、 いずれも 5 0 %低減することが可能となる。
逆に、 期間 < i 〉の設定時間が上記よりも短く設定され、 電流 I mが未だ流れてい る間に期間ぐ i >が終了する場合を想定する (第 2事例)。 この第 2事例の場合には、 容量負荷 4 0が第 3電源電位 V mまで充電される以前に、 第 1電源電位 V 1が印加さ れることになる。 従って、 第 1電源回路 1 0からは、 より大きな電流 I 1 (図 1 2に 示した電流 Iに比べれば小さいが、上記に比べれば大きい電流)が流れる。すなわち、 第 2事例では、 上記した駆動電位 V sの変動、 並びに、 第 1電源回路 1 0の消費電力 について、 いずれも 5 0〜 1 0 0 %の間で低減することが可能となる。
一方、 容量負荷 4 0が液晶表示装置の液晶セルである場合、 上記期間 < i 〉が周期 (例えば選択時間) Tに占める比率 ( i / T ) が大きくなるほど、 その液晶セルの選 択時に印加される印加電圧の実効値が低下する。 例えば、 上記期間 < i 〉が選択期間 Tの 1 2 8分の 1であるとすると、印加電圧の実効値も約 1 2 8分の 1だけ低下する。 以上のことから、 上記期間 < i >の設定時間は、 消費電流の低減と、 印加電圧の実 効値低下とのトレードオフを考慮して決める必要がある。 すなわち、 消費電流の低減 を優先するのであれば、 上記期間 < i >の設定時間は、 電流 I mがゼロ (或いは実質 的にゼロとみなせる電流値) になるまでに要する時間に設定すればよい。 また、 印加 電圧の実効値低下を抑制すべきであれば、 上記期間 < i 〉の設定時間は、 上記期間 < i 〉の設定時間をゼロとした構成 (すなわち図 1 2の従来構成) に比べて、 その消費 電流を 8 0 %未満(或いはより好ましくは 7 0 %未満)とするように設定してもよい。 このような設定であっても、 図 1 2の従来構成に比べれば消費電力を低減することが 可能であり、 また、 その設定時間の短縮程度に応じて、 液晶セルへの印加電圧の実効 値を確保することも可能となる。
以上では、 期間 < i >について説明したが、 第 1電源電位 V 1から第 2電源電位 V 2に変遷される際の期間 < i i i 〉についても、上記と同様に適用することができる。 さて、 時点 t 2になると、 それまでオン状態とされていた第 3スィッチ回路 32が オフ状態とされ、 第 1スィッチ回路 1 2のみがオン状態になる。 この状態が期間く i
1 >であり、 第 1スィツチ回路 1 2がオン状態とされたときに、 駆動電位 V sが第 3 電源電位 Vmから第 1電源電位 V 1に変遷される。 その際、 第 1電源回路 1 0から容 量負荷 40には、 その電位差 I V 1 - Vm I とキャパシタンス C s とに応じた電流 I
1 (oc I V 1 - Vm I X C s ) が流れることになる。
また、 時点 t 3において、 駆動電位 V Sが第 1電源電位 V 1から第 2電源電位 V 2 に変遷される際にも、 期間く i >と同様、 まず、 駆動電位 V sがー且第 3電源電位 V mに設定される期間 < i i i > (時点 t 3〜時点 t 4) が設けられている。 この期間 < i i i >では、 それまでオン状態とされていた第 1スィッチ回路 1 2がオフ状態に され、 第 3スィッチ回路 3 2のみがオン状態となっている。
これにより、 駆動電位 V sが第 1電源電位 V 1から第 3電源電位 Vmに変遷される 力;、 このとき、 第 3電源回路 30から容量負荷 40には、 その電位差 I V 1— Vm I とキャパシタンス C s とに応じた電流 I m (cx | V l— Vm | XC s) が流れること になる。
時点 t 4になると、 それまでオン状態とされていた第 3スィツチ回路 32がオフ状 態とされ、 第 2スィッチ回路 22のみがオン状態になる。 この状態が期間く i v >で あり、 第 2スィッチ回路 2 2がオン状態とされたときに、 駆動電位 V sが第 3電源電 位 Vmから第 2電源電位 V 2に変遷される。 その際、 容量負荷 40から第 2電源回路
20には、 その電位差 I V 2— Vm I とキャパシタンス C sに応じた電流 I 2 ( | V 2— Vm I X C s ) が流れることになる。
このように、 本実施形態の容量負荷駆動装置では、 容量負荷 40の一端に印加する 駆動電位 V sを、 第 1電源電位 V 1から第 2電源電位 V 2 或いは、 第 2電源電位 V 2から第 1電源電位 V 1へ切り替えるに際して、 容量負荷 4 0の一端を第 3電源回 路 3 0の出力端に接続し、 第 1電源電位 V 1 と第 2電源電位 V 2との中間電位に当た る第 3電源電位 V m (望ましくは中点電位) を所定時間だけ印加する構成とされてい る。
このような構成とすることにより、駆動電位 V sの切替時に流れる電流 I m、 I 1、 I 2は、 いずれも図 1 2の電流 Iに比べて約半分に低減されているから、 容量負荷 4 0の駆動電位 V sの変動を低減することできる。 また、 液晶表示装置の液晶セルを駆 動するものにおいては、 駆動電位 V sの変動が低減されることに伴い、 その表示品位 の低下を抑えることが可能となる。
図 3は、 本発明に係る容量負荷駆動装置の第 2実施形態を示す図である。 なお、 図 3に示す容量負荷駆動装置の動作タイミングは、 先出の図 2に示されている動作タイ ミングと同様である。
図 3に示すように、 本発明の第 2実施形態においては、 図 1における第 3電源回路 3 0に代えて、グランドラインを利用するものである。従って、第 3電源電位 V mは、 グランド電位 V g n d (すなわちゼロ電位) となる。 また、 第 1電源電位 V Iが正電 位であるとすれば、 第 2電源電位 V 2は負電位となる。 なお、 第 1電源電位 V 1と第 2電源電位 V 2は、 その正負が逆で、 絶対値が等しいことが望ましい。
本実施形態における容量負荷駆動方法及び装置においても、 その動作は図 1、 図 2 で説明した第 1実施形態と同様であり、 上記と同様の作用 ·効果を得ることが可能で ある。 さらに、 第 3電源電位 V mをグランド電位とする構成であるため、 これを生成 する第 3電源回路が不要である。 従って、 先述の第 1実施形態に比べて、 装置の消費 電力をより低減することが可能となる。
なお、図 3において、第 3スィツチ回路 3 2とグランドラインとの間には、抵抗(抵 抗成分、 抵抗器など) が入っていてもよい。
図 4は、 本発明に係る容量負荷駆動装置を搭載した液晶表示装置の一実施形態を示 す図である。図 5は、図 4に示す容量負荷駆動装置の動作タイミングを示す図である。 液晶表示パネル 1は、 単純マトリクス方式 ( S T N [Super Twisted Nematic] 方 式) 等の液晶パネルであって、 複数の信号電極と複数の走査電極との間にそれぞれ液 晶セルを備えて成る。 なお、 各信号電極 (信号ライン) と各走査電極 (走査ライン) とは、 互いに直交するように配置されている。
信号電極ドライバ 2は、複数の電圧出力端子を有して成り、個々の電圧出力端子は、 液晶表示パネル 1の個々の信号電極と一対一に対応して接続されている。 信号電極ド ライバ 2は、 一本の走査電極の選択期間中、 各信号電極の電位を、 選択行の画素の表 示データに応じて、 第 1電源電位 V 1若しくは第 2電源電位 V 2である駆動電位 V s に設定する。
走査電極ドライバ 3は、複数の電圧出力端子を有して成り、個々の電圧出力端子は、 液晶表示パネル 1の個々の走査電極と一対一に対応して接続されている。 走査電極ド ライバ 3は、 1つの走査電極を選択しながら全ての走査電極を順次走査するように液 晶表示パネル 1を駆動する。 通常、 選択行 (1本) の走查電極を所定の選択時電位に 設定し、 非選択行の走査電極の電位を非選択時電位に設定する。 なお、 選択された走 査電極は、 その正極性駆動時においては、 第 1の選択時電位である第 4電源電位 V 4 に設定され、 負極性駆動時においては、 第 2の選択時電位である第 5電源電位 V 5に 設定される。 一方、 非選択とされた残りの走査電極は、 非選択時電位である第 3電源 電位 V mに設定される。 なお、 本実施形態において、 第 3電源電位 V mはグランド電 位 (= 0 [ V ] ) とされている。
制御装置 4は、 表示データ D a t aを信号電極ドライバ 2に供給するとともに、 液 晶表示の制御に必要な各種の制御信号 C o n tを信号電極ドライバ 2及び走査電極ド ライバ 3に供給する。
電源装置 5は、 第 1電源回路 1 0で生成される第 1電源電位 V 1 と、 第 2電源回路 2 0で生成される第 2電源電位 V 2と、 グランドラインの第 3電源電位 V m (グラン ド電位 V g n d ) とを、 それぞれ液晶表示パネル 1の信号電極に対する信号電極用電 位群として、 信号電極ドライバ 2に供給する。 なお、 第 2電源電位 V 2は、 第 1電源 電位 V 1よりも低く設定されており、 かつ、 第 3電源電位 Vmは、 第 1電源電位 V I と第 2電源電位 V 2との中間電位に当たる電位レベルに設定されている。 本実施形態 の場合、 第 3電源電位 Vmがグランド電位 V g n dであるから、 第 1電源電位 V Iは 正電位であり、 第 2電源電位 V 2は負電位である。 また、 第 1電源電位 V I及び第 2 電源電位 V 2は、 その正負が逆で、 その絶対値が互いに等しい電位レベルに設定する とよい。 これらの信号電極用駆動電位群 V 1、 V 2、 Vmは、 図 3における第 1〜第 3電源電位 V I、 V 2、 Vmと同様である。
信号電極ドライバ 2の内部では、 制御信号 C o n t及ぴ表示データ D a t aに従つ て、 上記した信号電極用駆動電位群 V 1、 V 2、 Vmのいずれか一が駆動電位 V sと して選択され、 液晶表示パネル 1の各信号電極に供給される。
また、 電源装置 5は、 第 4電源回路 60で生成される第 4電源電位 V 4と、 第 5電 源回路 70で生成される第 5電源電位 V 5と、グランドラインの第 3電源電位 V m (グ ランド電位 Vg n d) とを、 それぞれ液晶表示パネル 1の走查電極に対する走査電極 用電位群として、 走査電極ドライバ 3に供給する。 なお、 第 5電源電位 V 5は、 第 4 電源電位 V4よりも低く設定されており、 かつ、 第 3電源電位 Vmは、 第 4電源電位 V 4と第 5電源電位 V 5との中間電位に当たる電位レベルに設定されている。 本実施 形態の場合、 第 3電源電位 Vmがグランド電位 V g n dであるから、 第 4電源電位 V 4は正電位であり、 第 5電源電位 V 5は負電位である。 また、 第 4電源電位 V 4及び 第 5電源電位 V 5は、 その正負が逆で、 その絶対値が互いに等しい電位レベルに設定 するとよい。なお、 S TNの場合、第 1電源電位 V 1と第 4電源電位 V 4の電圧値は、 最適バイアス化法に基づき、 V4 = 2 V 1ないし 1 5V 1とするのが良い。
走査電極ドライバ 3の内部では、 制御信号 C o n tに従って、 上記した走査電極用 駆動電位群 V 4、 V 5、 Vmのいずれか一が基準電位 (走査電位) V cとして選択さ れ、 液晶表示パネル 1の各走査電極に供給される。
図 5を参照しながら、 上記構成から成る液晶表示装置の動作を説明する。 図 5の下 段波形に示すように、 液晶表示パネル 1を構成する複数の走査電極のうち、 選択され た 1つの走査電極には、 所定の単位走査時間 T cだけ、 第 4電源電位 V 4 (正極性動 作時) 或いは第 5電源電位 V 5 (負極性動作時) が印加される。 そして、 単位走査時 間 T cが経過すると走査電極の選択切替が行われ、 順次その他の走査電極に対して第 4電源電位 V 4 (或いは第 5電源電位 V 5 ) が印加されていく。 なお、 非選択とされ た走査電極は、 全て非選択時電位である第 3電源電圧 V mに設定されている。
一方、 液晶表示パネル 1を構成する複数の信号電極には、 それぞれ、 制御信号 C o n t及び表示データ D a t aに従って選択された信号電極用駆動電位群のいずれか一 (第 1電源電位 V I、 第 2電源電位 V 2、 第 3電源電位 V m) が駆動電位 V s として 供給される。
図 5の上段波形は、 1つの信号電極へ印加される駆動電位 V sの一例を示している。 なお、 本図に示す駆動電位 V sの変遷タイミング例は、 図 2で説明した動作タイミン グと同様であるので、 再度の説明は省略する。
上記の動作によって、 各信号電極 (信号ライン) に印加される駆動電位 V s と、 各 走査電極 (走査ライン) に印加される駆動電位 V cとの差電圧が、 両ラインの交差箇 所に接続された液晶セル (容量負荷) の両端間に印加される。 そして、 液晶セルに印 加される電圧に応じて、 当該液晶セルにおける液晶表示のオン、 オフ、 及び、 その時 間が決定される。
先述の第 1、 第 2実施形態と同様、 上記の液晶表示装置においても、 各信号電極に 対する駆動電位 V sの印加については、 図 5に示すように、 容量負荷である液晶セル の信号電極の電位を、 第 1電源電位 V 1から第 2電源電位 V 2 或いは、 第 2電源 電位 V 2から第 1電源電位 V 1 切り替えるに際して、 一旦、 第 3電源電位 V m (グ ランド電位 V g n d ) に所定時間だけ接続する構成とされている。
上記したように、 本実施形態の液晶表示装置においては、 駆動電位 V sの変遷途中 に印加する中間電位 (第 3電源電位 V m) をグランド電位 V g n dとするとともに、 走査電極の非選択時電位についてもグランド電位 V g n dとしている。
このような構成とすることにより、 液晶セルへの充電時や放電時の電流を低減し、 延いては、 駆動電位 V sの変動を低減することが可能となる。 また、 駆動電位 V sの 変動が低減されたことに伴い、 その表示品位の低下を抑えることもできる。 さらに、 電源装置 5を構成する電源回路としては、 液晶表示パネル 1で必要とされる 6つの電 源電位に対して、 4つの電源回路 (第 1、 第 2、 第 4、 第 5電源回路 1 0、 2 0、 6 0、 7 0 ) を設けることで足りるようになる。 従って、 電源回路の数を抑えることが できるので、 充電時や放電時の電流を低減し、 電源装置 5の消費電力を低減すること が可能となる。
ただし、 電源装置 5の構成は上記に限定されるものではなく、 上記した中間電位や 非選択時電位としてグランド電位 V g n d以外の所定電位を生成する電源回路を設け た構成としても構わない。
なお、 図 5でも示したように、 液晶表示パネル 1の各信号電極に印加される駆動電 位 V sは、 液晶表示パネル 1を構成する各液晶セルの表示階調を制御すべく、 パルス 幅変調方式 (以下、 P WM [Pulse Width Modulation] 方式と呼ぶ) で制御されるも のである。
上記で説明してきた通り、 本発明に係る容量負荷の駆動方法を採用すれば、 液晶表 示パネル 1を構成する液晶セル (容量負荷) のオン/オフに際して、 電源装置 5 (第 1電源回路 1 0若しくは第 2電源回路 2 0 ) から液晶セルに流れる消費電流を理想的 には半減することができる (図 6 ( a )、 ( b ) を参照)。
しかしながら、 実際には、 各種実条件により、 図 6 ( c ) に示す通り、 液晶セル (容 量負荷) をグランドラインに接続している期間内に、 駆動電位 V sが第 3電源電圧 V m ( = V g n d ) に到達せず、 上記の効果を十分に得られない場合がある。 その理由 について、 図 7を参照しながら説明する。
図 7は、 消費電流低減化の原理を説明するための図 (コモンラインを A C的に G N Dとみなした等価回路図) である。
本図に示すように、 例えば、 ある時点で第 1電源電位 V 1が駆動電位 V s として印 加されている容量負荷の一端をグランドライン (第 3電源電位 V m = V g n d ) に接 続した場合、 時間 t経過後における駆動電位 V s ( t ) は、 以下の (1) 式となる。 さらに、 その時点から駆動電位 V s ( t ) を第 2電源電位 V 2 (=— V I) まで変遷 するために必要となる電荷 Q (延いては、 第 2電源回路 20の消費電流) は、 以下の (2) 式となる。
V s ( t ) = V 1 - e X p { - X / (C s · R v m) } - . . (1)
I Q I = C s - I V 1 I · [ 1 + e x p { - t / (C s · R v m) }] · · · ( 2 ) 上記 (2) 式より、 消费電流の低減効果が得にく くなる要因としては、 (a) 容量負 荷 (液晶セルの容量 C s ) が大きいこと、 (b) グランドラインと容量負荷との間の抵 抗 R vmが大きいこと、 (c) グランドラインへの接続時間 (上記の時間 t) が短いこ と、 が考えられる。
しかしながら、 要因 (a) については、 液晶表示パネル 1によって決定されるもの であり、要因 (b) については、外付けの条件で変動するものである。 また、要因 (c) については、 グランドラインへの接続時間を長く設定し過ぎると、 先述したように、 表示品位に悪影響を及ぼす懸念がある。 そのため、 要因 (a) 〜 (c) のパラメータ 値には、 自由度が少ない。
—方、上記とは異なる観点から、液晶表示パネル 1はドッ トマトリクス構造であり、 信号電極ドライバ 2は、 図 8に示すように、 N (≥ 2) 系統のセグメント部 S e g 1 〜S e g Nから構成され、 かつ、 各セグメント部 S e g :!〜 S e g Nは、 制御装置 4 からの表示データ D a t a (延いては、 信号処理部 2 1から入力される各セグメント 毎の表示データ D 1〜DN) に従って、 個別に動作していることに着目する。
ここで、 N系統全てのセグメン卜部 S e g l〜S e gNにっき、 各々の入力電位が 同電位 (例えば第 1電源電位 V 1 ) から第 3電源電位 Vm (=V g n d) へと一斉に 変遷された場合、 コモンラインを AC的に GNDとみなせば、 その等価回路は、 図 9 (c) に示す形となる。 なお、 図 9 (a)、 (b) は、 図 9 (c) に示した等価回路の 導出過程を説明するための図である。 また、 図 9 (b)、 ( c ) で示した抵抗値 R s e g及び容量値 C s e gは、 各セグメント系統毎の合成抵抗値及び合成容量値 (いずれ の系統についても、 その合成抵抗値及び合成容量値は同値であると仮定する) を示し ている。
従って、 図 9 ( c ) の等価回路、 並びに、 先出の (1 ) 式を鑑みると、 上記の一斉 状態遷移時点から時間 t経過後における容量負荷(液晶セル)の一端電位 V s e g ( t ) は、 V s e g (0) =V 1と仮定すれば、 以下の (3) 式で表されることになる。 V s e g ( t ) = V 1 - e X p [- t /{C s e g · N · (R v m+R s e g/N)}]
= V l - e x p [- t /{C s e g · (R v m · N + R s e g )}] · · · ( 3 ) 上記 (3) 式より、 同電位から第 3電源電位 Vm ( = V g n d) へと一斉接続され るセグメント部の本数 Nが多いほど、 その共通インピーダンス Rvmを N倍することに なり、延いては、 V s e g ( t )がゼロに近付くのを妨げる結果となることが分かる。 なお、 セグメント部 S e g 1〜S e g Nは、 先述した通り、 制御装置 4からの表示 データ D a t a (延いては、 信号処理部 2 1から入力される各セグメント毎の表示デ —タ D 1〜DN) に従って動作する。
そのため、 全てのセグメント部 S e g l〜S e g Nにっき、 駆動電位 V sの PWM 制御を一律的に前寄せ(或いは、後寄せ) で行うと、表示データ D a t aによっては、 最悪の場合、 全てのセグメント部 S e g 1〜S e g Nにっき、 同電位から第 3電源電 位 Vm (=V g n d) への一斉接続が生じることもあり得る。
なお、 上記した前寄せの PWM制御とは、 単位走査時間 T cの開始からその途中ま で、 所定の幅だけ所望の電源電位を印加することを言い、 後寄せの PWM制御とは、 これと逆に、 単位走査時間 T cの途中からその終了まで、 所定の幅だけ所望の電源電 位を印加することを言う。
そこで、 本実施形態の液晶表示装置は、 同電位から第 3電源電位 Vm ( = V g n d) へと一斉接続されるセグメント部の本数を低減すべく、 図 1 0に示す通り、 隣り合う セグメント部毎 (すなわち隣り合う液晶セル毎) に、 上記の前寄せ PWM制御或いは 後寄せ PWM制御を互いに逆相とした構成とされている。
より具体的に述べると、 本実施形態の液晶表示装置において、 K番目のセグメント 部 S e gKでは、 第 1、 第 2電源電位 V I、 V 2の印加期間が所定の基準期間 (単位 走査時間 T c) に対して、 前寄せ Z後寄せ/前寄せ …、 という具合に定められてい る一方、 これに隣り合う (K— 1 ) 番目のセグメント部 S e g (K— 1)、 及び、 (K + 1 ) 番目のセグメント部 S e g (K+ 1 ) では、 上記と逆に、 第 1、 第 2電源電位 V I、 V 2の印加期間が、 後寄せ Ζ前寄せ 後寄せ/…、 という具合に定められてい る。
このような容量負荷駆動方法を用いた構成とすることにより、 同電位から第 3電源 電位 Vm (= V g n d)へと一斉接続されるセグメント部の本数は、最悪の場合でも、 全セグメント本数 Nの半分 (N/2) となる。
また、 上記の容量負荷駆動方法を用いた構成であれば、 図 1 0の期間 pで示すよう に、 ある時点において、 その入力電位が第 1電源電位 V 1であるセグメント部と、 第 2電源電位 V 2 ( =— V I) であるセグメント部とが、 同時に第 3電源電位 Vm (= Vg n d) へと同時接続されることもある (図 1 1を参照)。 この場合、 第 1、 第 2電 源回路は、互いにショートされた電流経路を介して電流を引き抜くことができるので、 各個単独で第 3電源電位 Vmに接続された場合に比べて、 より一層消費電流を低減す ることが可能となる。 なお、 当該効果を高めるためには、 本実施形態のように、 隣り 合うセグメント部について上記の前寄せ PWM制御或いは後寄せ PWM制御を互いに 逆相とする構成が望ましい。
以上のように、 本実施形態の液晶表示装置であれば、 先述の実施形態 (すなわち、 全てのセグメント部 S e g l〜S e g Nにっき、 駆動電位 V sの PWM制御を一律的 に前寄せ (或いは、 後寄せ) で行っていた構成) に比べて、 消費電流のワース ト値を さらに低減することができ、 延いては、 駆動電位 V sの瞬時的なドロップを抑えて、 液晶表示パネル 1の明度を改善することが可能となる。
また、 本実施形態の液晶表示装置は、 図 1 0に示す通り、 各セグメント部につき、 上記した前寄せ PWM制御と後寄せ PWM制御とが、 前記基準期間 (単位走査時間 T c ) の経過毎に切り替えられる構成としている。 このような容量負荷駆動方法を用い た構成であれば、 一律的に前寄せ P WM制御 (或いは、 後寄せ P WM制御) を行うよ りも、 電流効率を高めることが可能となる。
なお、 上記の実施形態では、 本発明を液晶表示装置に適用した場合を例に挙げて説 明を行ったが、 本発明の適用対象はこれに限定されるものではなく、 容量負荷を異な る電位で駆動する容量負荷駆動方法及び容量負荷駆動装置として、 広く適用すること ができる。
また、 本発明の構成は、 上記実施形態のほか、 発明の主旨を逸脱しない範囲で種々 の変更を加えることが可能である。 例えば、 上記では、 隣り合うセグメント部毎 (す なわち、 隣り合う液晶セル毎) に、 上記の前寄せ P WM制御或いは後寄せ P WM制御 を互いに逆相とした構成を例示して説明を行ったが、 本発明の構成はこれに限定され るものではなく、 少なく とも一の液晶セル (容量負荷) にっき、 その前寄せ P WM制 御或いは後寄せ P WM制御を他の液晶セル (容量負荷) のそれとは逆相とするように 制御してもよレ、。 産業上の利用可能性
本発明に係る容量負荷駆動方法、 容量負荷駆動装置、 および液晶表示装置は、 大き なキャパシタンスを持つ電荷蓄積用キャパシタを設けることなく、 充放電時の電流を 小さく して、 容量負荷への電源電位の変動を小さくするとともに、 消費電力を低減す ることができる。 したがって、 液晶セルなど容量負荷を異なる電位で駆動するのに、 好適である。

Claims

請求の範囲
1 . 複数の容量負荷の各一端に、 それぞれ、 第 1電源電位と第 2電源電位を選択的 に印加する容量負荷駆動方法において、
前記容量負荷の一端に印加される電位を、 第 1電源電位から第 2電源電位へ、 或い は、 第 2電源電位から第 1電源電位へ切り替えるに先立ち、 前記容量負荷の一端を第 1電源電位と第 2電源電位との間の電位レベルである中間電位点に所定時間だけ接続 することを特徵とする容量負荷駆動方法。
2 . 所定の基準期間に対する第 1、 第 2電源電位の印加期間をパルス幅変調方式で 制御するに際して、 第 1、 第 2電源電位の印加期間を前記基準期間に対して前寄せで 定めるか後寄せで定めるかにつき、 少なく とも一の容量負荷については、 その前寄せ 制御或いは後寄せ制御を他の容量負荷のそれとは逆相とすることを特徴とする請求項 1に記載の容量負荷駆動方法。
3 . 隣り合う容量負荷毎に、 上記した前寄せ制御或いは後寄せ制御を互いに逆相と することを特徴とする請求項 2に記載の容量負荷駆動方法。
4 . 各容量負荷につき、 前記前寄せ制御と後寄せ制御とを、 前記基準期間の経過毎 に切り替えることを特徴とする請求項 3に記載の容量負荷駆動方法。
5 . 前記中間電位点は、 前記中間電位を生成する電源回路の出力端であることを特 徴とする請求項 1〜請求項 4のいずれかに記載の容量負荷駆動方法。
6 . 前記中間電位点は、 グランド電位点であることを特徴とする請求項 1〜請求項 4のいずれかに記載の容量負荷駆動方法。
7 . 第 1電源電位を生成する第 1電源回路と ;第 1電源電位よりも低い第 2電源電 位を生成する第 2電源回路と ;第 1電源電位と第 2電源電位との間の電位レベルであ る第 3電源電位を生成する第 3電源回路と ;第 1〜第 3電源回路の各出力端と、 複数 の容量負荷の各一端との間に各々接続され、 前記容量負荷の各一端に、 それぞれ、 第 1〜第 3電源電位のいずれか一を選択的に印加する出力部と ; を有し、
前記出力部は、 前記容量負荷の一端に印加される電位を、 第 1電源電位から第 2電 源電位へ、 或いは、 第 2電源電位から第 1電源電位へ切り替えるに先立ち、 前記容量 負荷の一端を第 3電源回路の出力端に所定時間だけ接続することを特徴とする容量負 荷駆動装置。
8 . 所定の基準期間に対する第 1、 第 2電源電位の印加期間をパルス幅変調方式で 制御するに際して、 第 1、 第 2電源電位の印加期間を前記基準期間に対して前寄せで 定めるか後寄せで定めるかにつき、 少なく とも一の容量負荷については、 その前寄せ 制御或いは後寄せ制御を他の容量負荷のそれとは逆相とすることを特徴とする請求項 7に記載の容量負
9 . 正の第 1電源電位を生成する第 1電源回路と、 負の第 2電源電位を生成する第 2電源回路と、 第 1、 第 2電源回路の各出力端及びグランド電位点と、 複数の容量負 荷の各一端との間に各々接続され、 前記容量負荷の各一端に、 それぞれ、 第 1、 第 2 電源電位及びグランド電位のいずれか一を選択的に印加する出力部と ; を有し、 前記出力部は、 各々に接続される前記容量負荷の一端に印加される電位を、 第 1電 源電位から第 2電源電位へ、 或いは、 第 2電源電位から第 1電源電位へ切り替えるに 先立ち、 前記容量負荷の一端を前記グランド電位点に所定時間だけ接続することを特 徴とする容量負荷駆動装置。
1 0 . 所定の基準期間に对する第 1、 第 2電源電位の印加期間をパルス幅変調方式 で制御するに際して、 第 1、 第 2電源電位の印加期間を前記基準期間に対して前寄せ で定めるか後寄せで定めるかにつき、 少なくとも一の容量負荷については、 その前寄 せ制御或いは後寄せ制御を他の容量負荷のそれとは逆相とすることを特徴とする請求 項 9に記載の容量負荷駆動装置。
1 1 . 隣り合う出力部毎に、 上記した前寄せ制御或いは後寄せ制御が互いに逆相と されていることを特徴とする請求項 8もしくは請求項 1 0のいずれかに記載の容量負 荷駆動装置。
1 2 . 各出力部につき、 上記した前寄せ制御と後寄せ制御とが、 前記基準期間の経 過毎に切り替えられることを特徴とする請求項 1 1に記載の容量負荷駆動装置。
1 3 . 各出力部につき、 上記した前寄せ制御と後寄せ制御とが、 前記基準期間の経 過毎に切り替えられることを特徴とする請求項 8もしくは請求項 1 0のいずれかに記 載の容量負荷駆動装置。
1 4 . 第 1電源電位と第 2電源電位は、 互いにその絶対値が等しいことを特徴とす る請求項 9に記載の容量負荷駆動装置。
1 5 . 複数の走査電極と複数の信号電極との間に、 容量負荷である液晶セルを挟持 する液晶表示パネルと ;前記複数の走査電極を順次選択しながら走査する走査電極ド ライバと ;前記走査電極の走査に対応して、 前記信号電極毎に所要の駆動電位を印加 する信号電極ドライバと ;前記走査電極への走査電極用駆動電位群を前記走査電極ド ライバへ供給するとともに、 前記信号電極への信号電極用駆動電位群を前記信号電極 ドライバへ供給する電源装置と ; を有して成る液晶表示装置であって、 前記電源装置は、 前記信号電極用駆動電位群として、 第 1電源電位と、 第 1電源電 位よりも低い第 2電源電位と、 第 1電源電位と第 2電源電位との間の電位レベルであ る第 3電源電位と、 を供給するものであり、 また、
前記信号電極ドライバは、 第 1〜第 3電源電位の各印加端と、 複数の前記液晶セル の各一端との間に各々接続され、 入力される表示データに応じて、 前記液晶セルの各 一端に、 それぞれ、 第 1〜第 3電源電位のいずれか一を選択的に印加する出力部を有 して成るものであり、 さらに、
前記出力部は、 各々に接続される前記液晶セルの一端に印加される電位を、 第 1電 源電位から第 2電源電位へ、 或いは、 第 2電源電位から第 1電源電位へ切り替えるに 先立ち、 前記液晶セルの一端を第 3電源電位の印加端に所定時間だけ接続することを 特徴とする液晶表示装置。
1 6 . 所定の基準期間に対する第 1、 第 2電源電位の印加期間をパルス幅変調方式 で制御するに際して、 第 1、 第 2電源電位の印加期間を前記基準期間に対して前寄せ で定めるか後寄せで定めるかにつき、 少なく とも一の液晶セルについては、 その前寄 せ制御或いは後寄せ制御を他の液晶セルのそれとは逆相とすることを特徴とする請求 項 1 5に記載の液晶表示装置。
1 7 . 隣り合う出力部毎に、 上記した前寄せ制御或いは後寄せ制御が互いに逆相と されていることを特徴とする請求項 1 6に記載の液晶表示装置。
1 8 . 各出力部につき、 上記した前寄せ制御と後寄せ制御とが、 前記基準期間の経 過毎に切り替えられることを特徴とする請求項 1 6または請求項 1 7に記載の液晶表 示装置。
1 9 . 第 3電源電位は、 グランド電位であり、 かつ、 第 1電源電位と第 2電源電位 は、 その絶対値が互いに等しい正負電位であることを特徵とする請求項 1 6または請 求項 1 7に記載の液晶表示装置。
2 0 . 第 3電源電位は、 グランド電位であり、 かつ、 第 1電源電位と第 2電源電位 は、 その絶対値が互いに等しい正負電位であることを特徴とする請求項 1 5に記載の 液晶表示装置。
PCT/JP2006/300570 2005-01-11 2006-01-11 容量負荷駆動方法、容量負荷駆動装置、および液晶表示装置 WO2006075768A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006553028A JPWO2006075768A1 (ja) 2005-01-11 2006-01-11 容量負荷駆動方法、容量負荷駆動装置、および液晶表示装置
EP06700840A EP1837990A1 (en) 2005-01-11 2006-01-11 Capacitive load driving method, capacitive load driving apparatus, and liquid crystal display apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-003403 2005-01-11
JP2005003403 2005-01-11
JP2005-242086 2005-08-24
JP2005242086 2005-08-24

Publications (1)

Publication Number Publication Date
WO2006075768A1 true WO2006075768A1 (ja) 2006-07-20

Family

ID=36677784

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/300570 WO2006075768A1 (ja) 2005-01-11 2006-01-11 容量負荷駆動方法、容量負荷駆動装置、および液晶表示装置

Country Status (4)

Country Link
US (1) US7864147B2 (ja)
EP (1) EP1837990A1 (ja)
JP (1) JPWO2006075768A1 (ja)
WO (1) WO2006075768A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011137864A (ja) * 2009-12-25 2011-07-14 Casio Computer Co Ltd ポリマーネットワーク液晶駆動装置及び駆動方法、並びにポリマーネットワーク液晶パネル
JP2011150018A (ja) * 2010-01-19 2011-08-04 Casio Computer Co Ltd ポリマーネットワーク液晶駆動装置及び駆動方法、並びにポリマーネットワーク液晶パネル
US8952940B2 (en) 2007-10-10 2015-02-10 Rohm Co., Ltd. Capacity load drive device and liquid crystal display device using the same
US8970460B2 (en) 2009-04-01 2015-03-03 Rohm Co., Ltd. Liquid crystal driving apparatus
WO2021060197A1 (ja) * 2019-09-25 2021-04-01 凸版印刷株式会社 表示装置及びその駆動方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081917B (zh) * 2011-03-04 2012-11-14 敦泰科技(深圳)有限公司 一种tft液晶显示屏的驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04371995A (ja) * 1991-06-20 1992-12-24 Seiko Epson Corp 液晶素子の駆動方法
JPH08223016A (ja) * 1995-02-14 1996-08-30 Sony Corp ドライバ回路
JP2004145185A (ja) * 2002-10-28 2004-05-20 Rohm Co Ltd 表示駆動方法及び表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877738A (en) * 1992-03-05 1999-03-02 Seiko Epson Corporation Liquid crystal element drive method, drive circuit, and display apparatus
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JP4031971B2 (ja) * 2001-12-27 2008-01-09 富士通日立プラズマディスプレイ株式会社 パワーモジュール
JP4176423B2 (ja) 2002-08-30 2008-11-05 オプトレックス株式会社 液晶表示装置の駆動方法
KR100838876B1 (ko) * 2002-10-28 2008-06-16 로무 가부시키가이샤 표시 구동 방법 및 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04371995A (ja) * 1991-06-20 1992-12-24 Seiko Epson Corp 液晶素子の駆動方法
JPH08223016A (ja) * 1995-02-14 1996-08-30 Sony Corp ドライバ回路
JP2004145185A (ja) * 2002-10-28 2004-05-20 Rohm Co Ltd 表示駆動方法及び表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952940B2 (en) 2007-10-10 2015-02-10 Rohm Co., Ltd. Capacity load drive device and liquid crystal display device using the same
US8970460B2 (en) 2009-04-01 2015-03-03 Rohm Co., Ltd. Liquid crystal driving apparatus
JP2011137864A (ja) * 2009-12-25 2011-07-14 Casio Computer Co Ltd ポリマーネットワーク液晶駆動装置及び駆動方法、並びにポリマーネットワーク液晶パネル
JP2011150018A (ja) * 2010-01-19 2011-08-04 Casio Computer Co Ltd ポリマーネットワーク液晶駆動装置及び駆動方法、並びにポリマーネットワーク液晶パネル
WO2021060197A1 (ja) * 2019-09-25 2021-04-01 凸版印刷株式会社 表示装置及びその駆動方法

Also Published As

Publication number Publication date
JPWO2006075768A1 (ja) 2008-06-12
US7864147B2 (en) 2011-01-04
US20090140779A1 (en) 2009-06-04
EP1837990A1 (en) 2007-09-26

Similar Documents

Publication Publication Date Title
US6509895B2 (en) Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices
US6271816B1 (en) Power saving circuit and method for driving an active matrix display
KR100843523B1 (ko) 액정 디스플레이 디바이스의 동작 방법, 액정 디스플레이 디바이스, 및 lcd 패널
US7839370B2 (en) Apparatus and method for driving display panels for reducing power consumption of grayscale voltage generator
US7800572B2 (en) Liquid crystal display for implmenting improved inversion driving technique
CN101008723B (zh) 驱动装置及其驱动方法
JP4994454B2 (ja) 表示装置およびその駆動方法
CN106297689B (zh) 驱动显示面板的方法、执行该方法的显示设备及驱动设备
JP3231641B2 (ja) 液晶表示装置
WO2006075768A1 (ja) 容量負荷駆動方法、容量負荷駆動装置、および液晶表示装置
US7385581B2 (en) Driving voltage control device, display device and driving voltage control method
US20040207329A1 (en) Display apparatus and power supply device for displaying
US5734379A (en) Liquid crystal display device
KR20060032636A (ko) 전기영동 디스플레이 유닛
US8154501B2 (en) Data line drive circuit and method for driving data lines
JP2005037746A (ja) 画像表示装置
JP3419795B2 (ja) 電気光学的表示装置
JP2002221939A (ja) 液晶表示装置
EP1063558B1 (en) Liquid-crystal display, electronic device, and power supply circuit for driving liquid-crystal display
JP4308162B2 (ja) 液晶表示装置の駆動回路及びその駆動方法
JP2006072391A (ja) ソースライン駆動回路
KR100332297B1 (ko) 공통전극의단계적충전및방전을이용한액정표시장치및그구동방법
JP3960043B2 (ja) 液晶表示装置の駆動方法および駆動回路
US7436383B2 (en) Driving method for cholesteric liquid crystal display
JP3064400B2 (ja) 液晶パネルの駆動方法及び液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006553028

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11719250

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006700840

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2006700840

Country of ref document: EP