WO2006060978A1 - Material mit hoher bandlücke und dielektrizitätskonstante - Google Patents

Material mit hoher bandlücke und dielektrizitätskonstante Download PDF

Info

Publication number
WO2006060978A1
WO2006060978A1 PCT/DE2005/002090 DE2005002090W WO2006060978A1 WO 2006060978 A1 WO2006060978 A1 WO 2006060978A1 DE 2005002090 W DE2005002090 W DE 2005002090W WO 2006060978 A1 WO2006060978 A1 WO 2006060978A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
compounds
dielectric constant
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/002090
Other languages
English (en)
French (fr)
Inventor
Jürgen Schubert
Tassilo Heeg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of WO2006060978A1 publication Critical patent/WO2006060978A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Definitions

  • the invention relates to a material with a high bandgap and dielectric constant.
  • materials with a higher dielectric constant can be used.
  • sistors with respect to high charge carrier mobility is not sufficient.
  • an HfO 2 isolation layer reduces carrier mobility in silicon by a factor of two due to soft phonons. These are a material-specific property and couple to the charge carriers in the transistor channel.
  • titanates z. B. (Ba, Sr) TiO 3 , to produce DRAM.
  • the object of the invention is to provide a material for a
  • Semiconductor device in particular to provide a suitable gate material, which has a significantly increased dielectric constant of K> 5 and SiO 2 over an optical band gap of> 4 eV.
  • the object is achieved by a material according to the main claim.
  • Advantageous embodiments will be apparent from the claims referring back to each of them.
  • the material comprises at least two compounds, of which the first has a dielectric constant K> 5 and the second has an optical band gap> 4 eV at room temperature.
  • the material has both a high dielectric constant of K> 5 and a comparison with the prior art
  • the material can be used in particular to form a gate.
  • the material advantageously comprises at least one compound from the group of scandates and titanates.
  • the material has a dielectric constant of about K> 40 selected from the titanates by the compound selected.
  • the material has an optical bandgap> 4 eV due to the scandate.
  • titanate BaTiO 3 and / or SrTiO 3 may be provided. It is possible to provide both compounds in the material according to the invention in addition to another compound from the group of scandates.
  • GdScO 3 may be provided.
  • Other rare earth elements such as Pr, Nd, Sm, Eu, Tb, Dy, Ho, Er, Tm, Yb or Lu instead of Gd may also be provided.
  • the at least two compounds of the material can form the gate homogeneously distributed.
  • This term also encompasses a gate in which the connections are applied repeatedly alternately on the substrate to form the gate.
  • the at least two compounds of the material according to the invention are homogeneously distributed or mixed in the gate.
  • the at least two compounds for producing a functional layer can also be applied only once in succession to a suitable substrate.
  • the compounds are not homogeneously distributed, but depending on the selected layer thickness and the compounds form a single functional layer, such.
  • a gate By the disclosed procedures is thus advantageously effected that on the substrate of z.
  • B. silicon a layer sequence of at least two compounds is arranged in the advantageous the Eigen- shafts of a large dielectric constant with K> 5 are connected with an optical band gap> 4 eV.
  • the material or gate oxide according to the invention is a material with thermodynamic stability on a semiconductor substrate, for. As silicon, and thus ensures compatibility with the CMOS technology.
  • a method for producing a gate oxide provides, on a substrate made of in particular silicon, first to deposit the scandate and then the titanate at least once. This advantageously ensures that no elements of the titanate diffuse into the silicon substrate.
  • FIG. 1 shows an RBS spectrum of a 100 nm thick layer which is deposited on silicon by means of pulsed laser deposition. Position was made. The deposition temperature was about 400 ° C. Rutherford backscatter experiments (RBS) allow analysis of element distribution and layer thickness.
  • the layer consists of BaTiO 3 and GdScO 3 .
  • the two compounds were mutually deposited 20 times each on the silicon substrate to form GdScO 3 and BaTiO 3 layers, so that there is a homogeneous distribution of both compounds in the layer on the substrate.
  • the individual layers are thinner than 3 nm in order to ensure the best possible mixing of the compounds.
  • the signals of the individual elements are assigned by symbols.
  • the stoichiometry of this layer was determined by comparison with a simulation, which is shown as a solid curve. The result is a composition of (BaTiO 3 ) 0. 7 (GdScO 3 ) 0.3.
  • This layer was subsequently provided with gold contacts for electrical characterization.
  • a capacitance measurement was carried out at 1 MHz operating frequency (FIG. 2).
  • the measured capacitance of the layer is plotted against the applied voltage. With negative voltages of - 3 V, a dielectric constant can be determined from the capacitance.
  • the substrate may be provided as shown silicon. In this case, starting with a GdScO 3 layer on silicon. Subsequently, the BaTiO 3 layer is deposited thereon.
  • a hysteresis characteristic in the capacitance measurement (Fig. 2) to obtain an anneal at 500 0 C in a Forminggas atmosphere with 80% N 2 and 20% H 2 is carried out.
  • the layer withstands an applied voltage of 20 V, which corresponds to a breakdown of 2 MV / cm. This is to be regarded as the lower value of the breakdown field strength.
  • the invention is not limited thereto. It is possible to arrange the two compounds not 3 nanometers thin and multiply alternating as described above, but successively and immediately in the desired layer thickness on the substrate, so that the gate consists of a layer system of only two individual layers.
  • the gate is then preferably by a direct formed on the substrate scandate and a titanate arranged thereon.

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein Material für ein Halbleite Bauelement mit hoher Bandlücke und Dielektrizitäts konstante. Das Material umfasst erfindungsgemäß mindestens zwei Verbindungen, von denen die erste eine Dielektrizitätskonstante ? > 5 und die zweite eine optische Bandlücke > 4 eV aufweist.

Description

B e s c h r e i b u n g
Material mit hoher Bandlücke und Dielektrizitätskonstante
Die Erfindung betrifft ein Material mit hoher Bandlücke und Dielektrizitätskonstante.
Aus dem Stand der Technik ist bekannt, SiO2 als Gatematerial für einen Transistor zu verwenden. SiO2 weist eine vergleichsweise niedrige Dielektrizitätskonstante von nur K = 3,9 bei einer optischen Bandlücke von etwa 9 eV auf.
Mit weiter fortschreitender Miniaturisierung mikroelektronischer Bauelemente ist es ein Ansatz, die Schichtdicke des Gates auf weniger als 1 nm zu reduzieren. Nachteilig werden im Falle von SiO2 als Gatematerial bei derartigen Schichtdicken die Leckströme in Transistoren sehr groß. In der Isolationsschicht sollten aber nur geringe Leckströme vorliegen.
Alternativ können Materialien mit höherer Dielektrizi- tätskonstante verwendet werden.
Aus dem Stand der Technik sind Oxide, z. B. HfO2, ZrO2 oder REScO3 (mit RE=Dy, Gd, La) bekannt. Diese weisen eine Dielektrizitätskonstante von etwa K = 20-25 bei einer optischen Bandlücke von > 5 eV auf.
Eine Dielektrizitätskonstante von K = 25 ist für die
Anforderungen insbesondere an das Gateoxid eines Tran- sistors in Bezug auf hohe Ladungsträgerbeweglichkeit jedoch nicht ausreichend. Beispielsweise reduziert eine Hf02-lsolationsschicht die Ladungsträgerbeweglichkeit im Silizium auf Grund weicher Phononen um den Faktor zwei. Diese sind eine materialspezifische Eigenschaft und koppeln an die Ladungsträger im Transistorkanal an.
Ebenfalls bekannt sind Titanate, z. B. (Ba, Sr)TiO3, zur Erzeugung von DRAM.
Diese Materialien weisen sehr hohe Dielektrizitäts- konstanten von K = 300-10000 bei Raumtemperatur auf.
Nachteilig zeigen diese Materialien aber optische Bandlücken von < 4 eV.
Aus Schlom und Haeni ist bekannt (Schlom, D.G., Haeni, J.H. (2002) . A thermodynamically approach to selecting alternative gate materials. MRS Bulletin 198-204) , dass Titanate in direktem Kontakt mit Silizium thermodyna- misch instabil sind. Bei Temperaturen großer Raumtemperatur, insbesondere von bis zu 1000 0C, die bei der Erzeugung moderner MOSFET angewendet werden, erfolgt nachteilig eine Legierungsbildung zwischen den Titana- ten und dem Silizium. Weiterhin ist bei diesen Materialien die Bandlücke von etwa 3,5 eV zu gering, um ausreichend niedrige Leckstrδme zu gewährleisten. Titanate werden daher als Gatematerial als ungeeignet angesehen.
Aufgabe der Erfindung ist es, ein Material für ein
Halbleiter-Bauelement, insbesondere ein geeignetes Gatematerial bereit zu stellen, das gegenüber SiO2 eine signifikant erhöhte Dielektrizitätskonstante von K > 5 und eine optische Bandlücke von > 4 eV aufweist. Die Aufgabe wird durch ein Material gemäß Hauptanspruch gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den darauf jeweils rückbezogenen Patentansprüchen.
Erfindungsgemäß umfasst das Material mindestens zwei Verbindungen, von denen die erste eine Dielektrizitätskonstante K > 5 und die zweite eine optische Bandlücke > 4 eV bei Raumtemperatur aufweist . Auf diese Weise wird vorteilhaft gewährleistet, dass das Material sowohl eine hohe Dielektrizitätskonstante von K > 5 als auch eine im Vergleich zum Stand der
Technik erhöhte optische Bandlücke > 4 eV aufweist. Das Material kann insbesondere zur Bildung eines Gate verwendet werden.
Das Material umfasst vorteilhaft mindestens eine Ver- bindung aus jeweils der Gruppe der Scandate und Titana- te.
Durch Wahl mindestens einer Verbindung aus je einer dieser Gruppen wird besonders vorteilhaft bewirkt, dass das Material eine Dielektrizitätskonstante von etwa K > 40 durch die Verbindung ausgewählt, aus den Titanaten aufweist . Darüber hinaus weist das Material durch das Scandat eine optische Bandlücke > 4 eV auf.
Als Titanat kann BaTiO3 und/oder SrTiO3 vorgesehen sein. Es ist möglich, beide Verbindungen in dem erfin- dungsgemäßen Material neben einer weiteren Verbindung aus der Gruppe der Scandate vorzusehen.
Als Scandat kann z. B. GdScO3 vorgesehen sein. Weitere Seltenerde Elemente wie Pr, Nd, Sm, Eu, Tb, Dy, Ho, Er, Tm, Yb oder Lu an Stelle von Gd können ebenfalls vorgesehen werden.
Sofern das Material zur Bildung des Gate eines Transistors verwendet wird, können die mindestens zwei Verbin- düngen des Materials homogen verteilt das Gate bilden. Mit diesem Begriff ist auch ein Gate umfasst, in dem die Verbindungen mehrfach alternierend auf dem Substrat zur Bildung des Gate aufgebracht vorliegen.
Die einzelnen alternierenden Schichten weisen dabei be- sonders vorteilhaft jeweils eine Schichtdicke von
< 3 nm auf. Bei mehrfacher Auftragung auf das Substrat wird somit ein Gate gebildet, dessen Dicke von der Anzahl der einzelnen Schichten und deren Schichtdicken abhängt. Durch die mehr- oder vielfach alternierenden Schichten liegen die mindestens zwei Verbindungen des erfindungsgemäßen Materials homogen verteilt bzw. durchmischt im Gate vor.
Es ist aber auch denkbar, die Verbindungen vorab zu homogenisieren und sodann durch geeignete Verfahren auf einem Substrat aufzubringen oder abzuscheiden.
Alternativ zu dieser Vorgehensweise können die mindestens zwei Verbindungen zur Erzeugung einer funktionellen Schicht auch jeweils nur einmal nacheinander auf einem geeigneten Substrat aufgebracht werden. In diesem Fall liegen die Verbindungen nicht homogen verteilt vor, bilden aber in Abhängigkeit von der gewählten Schichtdicke und der Verbindungen eine einzige funktionelle Schicht, wie z. B. ein Gate. Durch die offenbarten Vorgehensweisen wird demnach vorteilhaft bewirkt, dass auf dem Substrat aus z. B. Silizium, eine Schichtenfolge aus wenigstens zwei Verbindungen angeordnet ist, in der vorteilhaft die Eigen- Schäften einer großen Dielektrizitätskonstante mit K > 5 mit einer optischen Bandlücke > 4 eV verbunden sind.
Sofern als Titanat BaTiO3 und/oder SrTiO3 und als Scan- dat GdScO3 vorgesehen ist, wird vorteilhaft ein Gatematerial bereitgestellt, welches eine Dielektrizitäts- konstante -von wenigstens K = 60 und eine optische Bandlücke > 5,5 eV aufweist.
Besonders vorteilhaft ist durch das erfindungsgemäße Material bzw. Gateoxid ein Material mit thermodynami- scher Stabilität auf einem Halbleiter-Substrat, z. B. Silizium, und damit Kompatibilität mit der CMOS- Technologie gewährleistet.
Ein Verfahren zur Herstellung eines Gateoxids sieht vor, auf einem Substrat aus insbesondere Silizium zunächst das Scandat und darauf das Titanat je mindestens einmal abzuscheiden. Dadurch wird vorteilhaft gewährleistet, dass keine Elemente des Titanats in das Silizium-Substrat diffundieren.
Im Weiteren wird die Erfindung an Hand eines Ausführungsbeispiels und der beigefügten Figuren näher be- schrieben.
Fig. 1 zeigt ein RBS-Spektrum einer 100 nm dicken Schicht, welche auf Silizium mittels gepulster Laserde- Position hergestellt wurde. Die Abscheidetemperatur betrug etwa 400 0C. Rutherfordrückstreuungsexperimente (RBS) ermöglichen die Analyse bezüglich der Elementverteilung und der Schichtdicke. Die Schicht besteht aus BaTiO3 und GdScO3. Die beiden Verbindungen wurden wechselseitig je 20 mal zur Bildung von GdScO3- und BaTiO3- Schichten auf das Siliziumsubstrat abgeschieden, so dass eine homogene Verteilung beider Verbindungen in der Schicht auf dem Substrat vorliegt. Die einzelnen Schichten sind dünner als 3 nm, um eine möglichst gute Durchmischung der Verbindungen zu gewährleisten.
Die Signale der einzelnen Elemente sind durch Symbole zugeordnet . Die Stöchiometrie dieser Schicht wurde über einen Vergleich mit einer Simulation, welche als durch- gezogene Kurve dargestellt ist, ermittelt. Es ergibt sich eine Zusammensetzung von (BaTiO3) 0.7(GdScO3) 0.3 •
Diese Schicht wurde nachfolgend mit Gold-Kontakten zur elektrischen Charakterisierung versehen. Eine Kapazitätsmessung wurde bei 1 MHz Betriebsfrequenz durchge- führt (Fig. 2) .
In Fig. 2 ist die gemessene Kapazität der Schicht gegen die angelegte Spannung aufgetragen. Bei negativen Spannungen von - 3 V lässt sich aus der Kapazität eine Dielektrizitätskonstante ermitteln. Auf Silizium erhält man eine Dielektrizitätskonstante von etwa K = 40, während man bei gut kristallin gewachsenem Material auf einem elektrisch leitfähigen Substrat SrTiO3(IOO) bedeckt mit dem Elektrodenmaterial SrRuO3 eine Dielektrizitätskonstante von etwa κ= 60 ermittelt. Als Substrat kann wie dargestellt Silizium vorgesehen sein. In diesem Fall, wird mit einer GdScO3-Schicht auf Silizium begonnen. Anschließend wird hierauf die Ba- TiO3-Schicht abgeschieden. Durch diese Maßnahme wird vorteilhaft bewirkt, dass keine Reaktion zwischen dem Titanat und dem Silizium erfolgt und die Bandlücke auf einem hohen Wert von 5,5 eV dauerhaft eingestellt wird.
Weiterhin wird vorteilhaft bewirkt, dass die Diffusion von Elementen aus der BaTiO3-Schicht in das Silizium- Substrat vollständig verhindert wird. Dadurch können im Gegensatz zum Stand der Technik Ti-haltige Materialien zur Bildung eines Gate eingesetzt werden.
Um einen hysteresefreien Verlauf in der Kapazitätsmessung (Fig. 2) zu erhalten, wird ein Tempervorgang bei 500 0C in einer Forminggas Atmosphäre mit 80 % N2 und 20 % H2 durchgeführt. Die Schicht hält eine angelegte Spannung von 20 V aus, was einer Durchbruchfeidstärke von 2 MV/cm entspricht. Dies ist als unterer Wert der Durchbruchfeidstärke anzusehen.
Die Erfindung ist hierauf nicht beschränkt . Es ist möglich, die beiden Verbindungen nicht 3 Nanometer dünn und mehrfach alternierend wie oben beschrieben, sondern nacheinander und sofort in der erwünschten Schichtdicke auf dem Substrat anzuordnen, so dass das Gate aus einem Schichtsystem aus nur zwei Einzelschichten besteht.
Auch dies führt dazu, ein Gate mit verbesserten Eigenschaften in Bezug auf die beiden Eigenschaften Dielektrizitätskonstante und optische Bandlücke zu bilden. Das Gate ist dann vorzugsweise durch ein unmittelbar auf dem Substrat angeordnetes Scandat und einem hierauf angeordneten Titanat gebildet.

Claims

P a t e n t a n s p r ü c h e
1. Material für ein Halbleiter-Bauelement, umfassend mindestens zwei Verbindungen, von denen die erste eine Dielektrizitätskonstante K > 5 und die zweite eine optische Bandlücke > 4 eV aufweist.
2. Material nach Anspruch 1, umfassend je mindestens eine Verbindung aus der Gruppe der Scandate und Titanate.
3. Material nach einem der vorhergehenden Ansprüche, umfassend BaTiO3 und/oder SrTiO3.
4. Material nach einem der vorhergehenden Ansprüche, umfassend GdScO3.
5. Halbleiter-Bauelement, umfassend ein Material nach einem der vorhergehenden Ansprüche, in dem die mindestens zwei Verbindungen ein Gate mit einer Dielektrizitätskonstante K > 5 und einer optischen Bandlücke > 4 eV bilden.
6. Halbleiter-Bauelement, nach vorhergehendem Anspruch, mit homogener Verteilung der Verbindungen im Gate.
7. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche 5 bis 6, mit Schichtdicken < 3 Nanometer aus den Verbindun- gen.
8. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche 5 bis 7, bei dem zur Bildung eines Gate auf einem Substrat zunächst ein Scandat und hierauf ein Titanat mindestens einmal alternierend angeordnet vorliegt .
PCT/DE2005/002090 2004-12-08 2005-11-22 Material mit hoher bandlücke und dielektrizitätskonstante Ceased WO2006060978A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004058958A DE102004058958B4 (de) 2004-12-08 2004-12-08 Halbleiter-Bauelement aus einem Material mit hoher Bandlücke und Dielektrizitätskonstante
DE102004058958.5 2004-12-08

Publications (1)

Publication Number Publication Date
WO2006060978A1 true WO2006060978A1 (de) 2006-06-15

Family

ID=35781436

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/002090 Ceased WO2006060978A1 (de) 2004-12-08 2005-11-22 Material mit hoher bandlücke und dielektrizitätskonstante

Country Status (2)

Country Link
DE (1) DE102004058958B4 (de)
WO (1) WO2006060978A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056951A1 (de) * 2011-12-22 2013-06-27 Helmholtz-Zentrum Dresden - Rossendorf E.V. Thermochromes Einzel- und Mehrkomponentensystem, dessen Herstellung und Verwendung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020115252A1 (en) * 2000-10-10 2002-08-22 Haukka Suvi P. Dielectric interface films and methods therefor
US20030137019A1 (en) * 2000-01-19 2003-07-24 Jon-Paul Maria Lanthanum Oxide-Based Dielectrics for Integrated Circuit Capacitors
US20040023461A1 (en) * 2002-07-30 2004-02-05 Micron Technology, Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001276989A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Thin-film metallic oxide structure and process for fabricating same
TW200427858A (en) * 2002-07-19 2004-12-16 Asml Us Inc Atomic layer deposition of high k dielectric films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137019A1 (en) * 2000-01-19 2003-07-24 Jon-Paul Maria Lanthanum Oxide-Based Dielectrics for Integrated Circuit Capacitors
US20020115252A1 (en) * 2000-10-10 2002-08-22 Haukka Suvi P. Dielectric interface films and methods therefor
US20040023461A1 (en) * 2002-07-30 2004-02-05 Micron Technology, Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ANONYMOUS: "TP été 2004, Laboratoire de Céramique", 27 April 2004 (2004-04-27), XP002368313, Retrieved from the Internet <URL:http://web.archive.org/web/20040427095345/http://simx.epfl.ch/lc/TP2004.pdf> *
LIM SEUNG-GU ET AL: "Dielectric functions and optical bandgaps of high-K dielectrics for metal-oxide-semiconductor field-effect transistors by far ultraviolet spectroscopic ellipsometry", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 91, no. 7, 1 April 2002 (2002-04-01), pages 4500 - 4505, XP012056135, ISSN: 0021-8979 *
ROBERTSON J: "Band offsets of high dielectric constant gate oxides on silicon", JOURNAL OF NON-CRYSTALLINE SOLIDS, NORTH-HOLLAND PHYSICS PUBLISHING. AMSTERDAM, NL, vol. 303, no. 1, May 2002 (2002-05-01), pages 94 - 100, XP004350172, ISSN: 0022-3093 *

Also Published As

Publication number Publication date
DE102004058958B4 (de) 2006-10-26
DE102004058958A1 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
DE102006000615B4 (de) Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht
DE69800287T2 (de) Kondensator mit einem verbesserten Dielektrikum auf Basis von TaOx
DE69610368T2 (de) Ferroelektrische Kapazität für integrierte Halbleiterschaltung und Verfahren zur Herstellung
DE69514305T2 (de) Verbesserungen in oder bezüglich mikroelektrischen Anordnungen
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
EP1186030B1 (de) Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben
DE69707356T2 (de) Kondensator mit dielektrischer Dünnschicht und Verfahren zur Herstellung
WO2002013275A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE102008011206A1 (de) Glaskeramik, Verfahren zur Herstellung einer Glaskeramik und Verwendung einer Glaskeramik
DE102004048679B4 (de) Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils
DE102007006596A1 (de) Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis
DE69327815T2 (de) Donatoren-dotierte Perovskite für Dünnfilm-Dielektrika
EP3414769B1 (de) Mikroelektronische elektrodenanordnung
DE102004058958B4 (de) Halbleiter-Bauelement aus einem Material mit hoher Bandlücke und Dielektrizitätskonstante
DE10114956C2 (de) Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator
DE19902769A1 (de) Keramisches, passives Bauelement
DE69608342T2 (de) Verfahren zur Herstellung eines Gegenstands, welcher aus einem eine Spinellstruktur aufweisenden auf ein Substrat angeordneten Material besteht
DE69220387T2 (de) Verfahren zur Herstellung eines Tunnelüberganges von der Art einer Josephson-Einrichtung aufgebaut aus supraleitendem oxydischem Verbundmaterial
DE19721114B4 (de) Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens
DE2930634A1 (de) Verfahren zur herstellung eines dielektrischen materials mit innerhalb des volumens verteilten isolierenden barrieren
DE102008013513B4 (de) Bauteil mit dielektrischer Komponente mit hoher relativer Permittivität, seine Verwendung und kristallines Substrat mit integrierten Schaltungen
DE10245590A1 (de) Halbleiterbauelement mit Praseodymoxid-Dielektrikum
DE60033082T2 (de) Magnetischer Ferrit-Film und Herstellungsverfahen
DE69014758T2 (de) Verfahren zur Herstellung eines dünnen supraleitenden Films.
DE102014212483A1 (de) Komplexes Schaltungselement und Kondensator mit CMOS-kompatiblen antiferroelektrischen High-k-Materialien

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase

Ref document number: 05817552

Country of ref document: EP

Kind code of ref document: A1