WO2006046429A1 - 重ね合わせ検査システム - Google Patents

重ね合わせ検査システム Download PDF

Info

Publication number
WO2006046429A1
WO2006046429A1 PCT/JP2005/019058 JP2005019058W WO2006046429A1 WO 2006046429 A1 WO2006046429 A1 WO 2006046429A1 JP 2005019058 W JP2005019058 W JP 2005019058W WO 2006046429 A1 WO2006046429 A1 WO 2006046429A1
Authority
WO
WIPO (PCT)
Prior art keywords
overlay inspection
overlay
inspection
substrate
exposure
Prior art date
Application number
PCT/JP2005/019058
Other languages
English (en)
French (fr)
Inventor
Makoto Takagi
Original Assignee
Nikon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corporation filed Critical Nikon Corporation
Priority to US11/661,418 priority Critical patent/US7974804B2/en
Publication of WO2006046429A1 publication Critical patent/WO2006046429A1/ja

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck

Definitions

  • the present invention relates to an overlay inspection system that performs overlay inspection of a plurality of patterns formed on different layers of a substrate, and more particularly to overlay inspection in a manufacturing process of semiconductor elements, liquid crystal display elements, and the like.
  • the present invention relates to a suitable overlay inspection system.
  • a circuit pattern is transferred to a resist layer through a known lithographic process, and a predetermined material is obtained by performing processing such as etching through the resist pattern.
  • the circuit pattern is transferred to the film (pattern formation process).
  • pattern formation process By repeating this pattern formation process many times, circuit patterns of various material films are stacked on a substrate (semiconductor wafer or liquid crystal substrate), and a circuit of a semiconductor element or a liquid crystal display element is formed. .
  • each pattern forming process is performed after the process of the sodolafier.
  • the positional deviation of the resist pattern on the substrate is detected (for example, see Patent Document 1).
  • This is an overlay inspection of the circuit pattern of the underlying layer (hereinafter referred to as “underlying pattern”) formed in the previous pattern forming process and the resist pattern.
  • the result of overlay inspection is used for determining the quality of the substrate.
  • overlay inspection is performed by a single-type apparatus independent of a lithography system (including an exposure apparatus). For this reason, the substrate to be inspected passes through the lithographic process, and is then transferred to the inspection device in a state where it is stored in a transfer container such as a cassette (that is, in units of lots). Then, the overlay inspection device performs overlay inspection by sampling a part of the substrates in the lot, and outputs the result of the overlay inspection for each lot. After that, the quality of the substrate is judged on a lot basis, and if it is a non-defective product, it is transported on a lot basis to the next process (machining process, etc.), and if it is a defective product, it is transported to the recycling or disposal process.
  • the result of overlay inspection in a lot A is used to judge the quality of that lot A, and to improve the yield rate of the next lot B (the same product name and the same process name as lot A). This is fed back to the exposure process in the lithographic process and used to correct the exposure process for the next lot B.
  • Exposure process correction means that when a latent image of a circuit pattern formed on a mask (reticle) is baked onto a resist layer, the position and size of the latent image and the underlying pattern are shifted (hereinafter referred to as “process offset”).
  • process offset is a process of finely adjusting each part of the exposure apparatus (alignment system, AF system, etc.) in advance so as to be small.
  • the process offset of the exposure process varies little by little with the passage of time in each part of the exposure apparatus, and also varies depending on the state of the underlying layer of each substrate. For this reason, it is necessary to correct the exposure process in order to avoid an increase in process offset.
  • a latent image having a small process offset is printed on the resist layer in the exposure process for the next lot B. Then, after the development process, a resist pattern corresponding to the latent image is formed on the base pattern, and the resist pattern in the next lot B is also superposed. The result of overlay inspection in lot B is fed back to the exposure process and used to correct the exposure process for the next lot C, as described above.
  • an inspection result output in units of lots from a single-type overlay inspection apparatus is fed back to the exposure process, and exposure to the next lot is performed based on the result of overlay inspection of a certain lot. While correcting the process, the exposure process is repeated for each lot. Therefore, in the lithographic process for multiple lots with the same product name and the same process name, the process offset of the exposure process can be reduced each time the lot is switched, and an increase in process offset can be avoided.
  • Patent Document 1 JP 2000-150353 A
  • the exposure process is corrected in units of lots as described above. And not corrected for each substrate in the lot.
  • circuit patterns are further miniaturized due to higher integration of semiconductor elements and the like, higher overlay accuracy will be required, so fine correction of the exposure process will be necessary, for example, for each substrate. .
  • An object of the present invention is to provide a feasible overlay inspection system capable of finely correcting the exposure process with high accuracy.
  • the overlay inspection system of the present invention is incorporated in a path from which the substrate taken out from the transport container is collected into the transport container through at least an exposure process and a development process, and after the development process, A first inspection device that performs overlapping inspection of a resist pattern and a base pattern on the substrate at a plurality of points of the substrate, and is disposed outside the path, and the resist pattern and the base pattern on the substrate Overlay inspection
  • a second inspection apparatus that performs more points than the first inspection apparatus on the substrate, a result of overlay inspection by the first inspection apparatus, and a result of overlay inspection by the second inspection apparatus. And generating means for generating correction data for the exposure process.
  • the generation unit generates a low-order component of the correction data based on a result of the overlay inspection by the first inspection device, and the second A higher order component of the correction data is generated based on the result of overlay inspection by the inspection apparatus.
  • the generation unit may generate the correction component based on a result of overlay inspection by the second inspection apparatus after generating the low-order component.
  • the high-order component is generated by calculating each component and removing the low-order component from the components.
  • the first inspection apparatus is incorporated in a coating / image forming apparatus that applies a resist before the exposure process and develops the resist after the exposure process.
  • the second inspection apparatus is disposed outside the coating / developing apparatus.
  • the exposure process can be corrected with high precision and high accuracy.
  • FIG. 1 is a block diagram showing a configuration of an overlay inspection system 10 of the present embodiment.
  • FIG. 2 is a diagram for explaining a measurement point 10B of a substrate 10A in the built-in overlay inspection apparatus 11.
  • FIG. 3 is a diagram for explaining a measurement point 10 C of a substrate 10 A in a single-type overlay inspection device 12.
  • FIG. 4 is a diagram showing a schematic configuration of a built-in type overlay inspection device 11 and a single type overlay inspection device 12.
  • the overlay inspection system 10 of the present embodiment includes an overlay inspection apparatus 11 incorporated in the lithography system 20, and a single-type overlay inspection apparatus 12 independent of the lithography system 20. And database 13.
  • This overlay inspection system 10 performs overlay inspection of a plurality of patterns formed on different layers of a substrate 10A (semiconductor wafer, liquid crystal substrate, etc.) in the manufacturing process of semiconductor elements and liquid crystal display elements. is there.
  • the substrate 10A is transported to the lithography system 20 in a state of being accommodated in a transport container 14 such as a cassette (that is, in units of lots), passes through a lithographic process (described later) there, and then transported again. 14 and transported to a single overlay inspection device 12 It is.
  • a transport container 14 such as a cassette (that is, in units of lots)
  • the transport container 14 can store a plurality of (for example, 25) substrates 10A, and is sometimes called a carrier.
  • an exposure apparatus 21 and a coater / developer 22 are installed adjacent to each other, and a transport mechanism (not shown) for the substrate 10A is installed therebetween.
  • the coater / developer 22 is equipped with a loading / unloading section 31, a coater 32, and a developer 33, and further, the built-in overlay inspection device 11 of the overlay inspection system 10 of this embodiment. Then, a transport mechanism (not shown) for the substrate 10A is also installed.
  • the apparatuses (11, 21, 31 to 33) are inlined with each other by a transport mechanism (not shown).
  • the loading / unloading unit 31 is a device for loading and unloading the transfer container 14 in which the substrate 10A is stored.
  • the coater 32 is an apparatus for applying a resist to each substrate 10A in the transport container 14 (that is, in the lot) before the exposure process in the exposure apparatus 21.
  • Developer 33 is an apparatus for developing the resist on each substrate 10A after the exposure process.
  • the built-in overlay inspection apparatus 11 is an apparatus that performs overlay inspection (details will be described later) of each substrate 10A after the development process.
  • the exposure device 21 is a device that prints the latent image of the circuit pattern formed on the mask (reticle) on the resist layer of each substrate 10A.
  • each substrate 10A taken out from the transfer container 14 is exposed through a resist coating process in the coater 32. It is transported to the apparatus 21, passed through the exposure process in the exposure apparatus 21 and the development process in the development bar 33, and then transported to the built-in overlay inspection apparatus 11, and passed through the inspection process in the overlay inspection apparatus 11. Thereafter, it is collected in the transport container 14.
  • the built-in overlay inspection apparatus 11 is incorporated in the lithography system 20 in order to correct the exposure process for each substrate.
  • the substrate taken out from the transfer container 14 is approximately 10A thick (resist It is possible to perform overlay inspection of the substrate 10A before it is collected in the transport container 14 through the coating process, exposure process, development process, etc.), and the result is fed back to the exposure process. Can do.
  • Exposure process correction means that when a latent image of a circuit pattern is printed on a resist layer, each part of the exposure apparatus 21 (alignment system or AF system) is set so that the process offset between the latent image and the underlying pattern is reduced. Etc.) in advance.
  • the process offset of the exposure process varies little by little with the passage of time of each part of the exposure apparatus 21, and also varies depending on the state of the underlying layer of each substrate 1OA.
  • the state of the underlying layer of the substrate 10A is often different for each substrate 10A due to the effects of changes in the deposition equipment and CMP equipment over time. For this reason, when the circuit pattern is further miniaturized as the semiconductor elements are highly integrated, it is necessary to correct the exposure process on a single wafer.
  • a machine controller 23 is connected above the exposure apparatus 21 and the coater / developer 22.
  • the machine controller 23 controls the exposure device 21 and the coater / developer 22 based on instructions from the factory host 24, and the processing contents of each device (11, 21, 31 to 33) and the loading / unloading of the substrate 10A. And instructing the correction of the exposure process and the exposure process.
  • the factory host 24 performs process management of the entire factory (including the lithography system 20 and the overlay inspection system 10 of the present embodiment).
  • the built-in overlay inspection apparatus 11 is placed in the coater / developer bar 22 and is recovered in the transport container 14 through the substrate 10A force S lithographic process taken out from the transport container 14. Is built into the route.
  • the single type overlay inspection apparatus 12 is disposed outside the coater / developer 22 (that is, outside the above path). Further, the built-in overlay inspection device 11 is connected to the database 13 via a communication means (not shown), and the single overlay inspection device 12 is also connected to the database 13 via a communication means (not shown). Connected as a whole to form a network.
  • Both the substrate 10A to be inspected by the built-in overlay inspection apparatus 11 and the substrate 10A to be inspected by the single-layer overlay inspection apparatus 12 are in the same state after development.
  • a resist pattern is formed on the surface.
  • the resist pattern on the substrate 10A Overlay inspection force between the pattern and the substrate pattern
  • the built-in overlay inspection device 11 and the single overlay inspection device 12 are performed inside and outside the lithography system 20, respectively.
  • the positions of the measurement points are the four corners of each shot area of the substrate 10A.
  • a resist mark indicating the reference position of the resist pattern and a base mark indicating the reference position of the base pattern are formed.
  • each of the eight measurement points 10B shown in FIG. The relative shift amount (overlay shift amount) between the registration mark and the base mark is obtained, and the overlay inspection is performed.
  • the single type overlay inspection apparatus 12 among the many measurement points of the substrate 10A, the relative displacement amount (overlapping) between the registration mark and the base mark is measured at 52 measurement points 10C shown in FIG. Deviation) is determined and overlay inspection is performed.
  • the built-in overlay inspection device 11 and the single overlay inspection device 12 differ in the number of measurement points on the substrate 1 OA, and the number of measurement points in the stand-alone type is larger than in the built-in type.
  • the built-in overlay inspection apparatus 11 and the stand-alone overlay inspection apparatus 12 are each provided with an inspection stage 41, an optical system 42, a camera 43, and an image processing unit 44 shown in FIG. It is done.
  • the inspection stage 41 supports the substrate 10A.
  • the optical system 42 forms an optical image of a local region (measurement point 10B or measurement point 10C) of the substrate 10A.
  • the camera 43 captures an optical image of the substrate 10A with an image sensor (not shown) and outputs an image signal to the image processing unit 44.
  • the image processing unit 44 captures an image pickup signal from the camera 43
  • the image processing unit 44 converts the image signal into a digital image, performs predetermined signal processing on the image, and superimposes the image at the measurement point 10B or the measurement point 10C. The amount of deviation is calculated. Furthermore, the image processing unit 44 generates correction data (described later) for the exposure apparatus 21 based on the overlay deviation amount at each of the plurality of measurement points 10B or measurement points 10C on the substrate 10A.
  • the image processing unit 44 of the built-in overlay inspection device 11 and the image processing unit 44 of the stand-alone overlay inspection device 12 generally correspond to “generating means”. As described above, the basic configuration of the built-in overlay inspection apparatus 11 and the single overlay inspection apparatus 12 are the same.
  • the built-in overlay inspection device 11 has a limitation in the space that can be incorporated in the lithography system 20, so that the drive unit and prevention of the inspection stage 41 are less than the stand-alone overlay inspection device 12. Shaking bases are downsized. For this reason, the processing capability of the built-in type overlay inspection apparatus 11 is lower than that of the single-type overlay inspection apparatus 12.
  • the built-in overlay inspection apparatus 11 is an apparatus provided for making a single wafer for correction in the exposure process.
  • the single-type overlay inspection device 12 with high processing capacity gives priority to the accuracy of overlay inspection over processing speed, and increases the number of measurement points on each substrate 10A (see Fig. 3). Increase the accuracy of the inspection.
  • the stand-alone overlay inspection apparatus 12 is an apparatus provided for improving the accuracy of exposure process correction, and performs overlay inspection in more points than the built-in overlay inspection apparatus 11.
  • the database 13 connected to the built-in overlay inspection apparatus 11 and the single overlay inspection apparatus 12 configured as described above includes a recipe for the built-in overlay inspection apparatus 11. And a recipe for the single-type overlay inspection apparatus 12 are stored in advance.
  • the recipe for the overlap inspection apparatus 11 is a file in which position information and the like of each measurement point 10B (FIG. 2) of the substrate 10A is registered.
  • the recipe for the overlay inspection apparatus 12 is a file in which position information of each measurement point 10C (FIG. 3) on the substrate 10A is registered.
  • Each recipe is stored in association with a lot type (combination of product name and process name).
  • correction data of the exposure apparatus 21 generated by the image processing unit 44 of the built-in overlay inspection apparatus 11 is also stored in the database 13 in association with the product name, process name, and lot number.
  • the factory host 24 is notified via the machine controller 23.
  • the factory host 24 refers to the product name and process name of the transport container 14 that has been set, and sets the resist coating conditions, exposure conditions, development conditions, inspection conditions, etc. suitable for the substrate 10A in the transport container 14. Instruct controller 2 3. At this time, the product name, process name, and lot number are output from the factory host 24 to the machine controller 23 together with various conditions.
  • the machine controller 23 issues instructions to the exposure apparatus 21 and the coater / developer 22 based on instructions from the factory host 24, and also issues instructions to a transport mechanism (not shown). Therefore, as instructed by the factory host 24, the substrate 10A is taken out from the transfer container 14 of the loading / unloading unit 31, the resist is applied to the substrate 10A by the coater 32, and the circuit pattern is formed on the resist layer by the exposure device 21. The latent image is formed, the resist layer is developed by the developer 33, the overlay inspection (details will be described below) is performed by the built-in overlay inspection device 11, and is collected in the transport container 14. .
  • the recipe for the overlay inspection apparatus 11 associated with the product name and process name of the current lot (each of Fig. 2).
  • the file containing the position information of the measurement point 10B) is read from the database 13.
  • each measurement point 10B is sequentially positioned within the field of view of the apparatus, and the eight measurement points are measured.
  • Perform overlay inspection at 10B That is, the image of each measurement point 10B is taken in, and the overlay deviation amount ( ⁇ , ⁇ ) at each measurement point 10B is calculated based on the image.
  • the overlay deviation amount (XI, Y1) is stored in the memory in the image processing unit 44 in association with the position coordinates (x, y) of each measurement point 10B.
  • the overlay displacement amount (XI, Y1) corresponds to the “result of overlay inspection by the first inspection device” in the claims.
  • ⁇ k is a correction coefficient described later, and corresponds to a low-order component of the correction data of the exposure apparatus 21
  • the main cause of this is thought to be expansion and contraction during thermal power application to the substrate 10A (that is, the exposure process).
  • correction coefficient k is an offset component in the X direction of the overlay deviation amount ( ⁇ , ⁇ ).
  • the correction coefficient k is a scaling component in the X direction.
  • the correction factor k is the X axis rotation
  • correction coefficient k is an offset component in the Y direction.
  • Correction factor k is Y
  • the correction coefficient k is the Y-axis rotation component.
  • the generation of 16 is performed for each of the inter-shot component (wafer component) and the in-shot component of the substrate 10A.
  • the position coordinates (x, y) are coordinate values with the center of the substrate 1 OA as the origin.
  • the position coordinate (x, y) is a coordinate value with the center of each shot area of the substrate 10A as the origin.
  • the measurement result of 5 shots is used, and the substrate 10A In-shot ingredients
  • the built-in overlay inspection apparatus 11 When the built-in overlay inspection apparatus 11 generates the low-order component (correction coefficient k to k) of the correction data of the exposure apparatus 21 as described above, the low-order component (correction coefficient k) is generated. ⁇ K) and each
  • Measured value (overlapping deviation ( ⁇ , ⁇ )) at measurement point 10B is output to factory host 24 via machine controller 23.
  • the low-order components (correction coefficients k to k) are
  • the data is also output from the matching inspection device 11 to the database 13 and stored so that it can be referred to by the stand-alone overlay inspection device 12.
  • the above-mentioned low-order components (correction coefficients k to k) output from the built-in overlay inspection device 11 to the machine controller 23 are used to improve the non-defective product rate of the current lot.
  • This is fed back and used to correct the exposure process for the next substrate 10A (the substrate 10A to be transported to the exposure apparatus 21).
  • the machine controller 23 reduces the process offset of the exposure process based on the low-order components (correction coefficients k to k).
  • the substrate 10A after the development process is placed in order, and all (for example, 25) substrates 10A in the transport container 14 are placed.
  • the overlay inspection similar to the above is repeatedly performed (total inspection). Then, the low-order components (correction coefficients k to k) of the correction data generated on each substrate 10A are machine control ports.
  • the lithographic process resist coating process, exposure process, development process, etc.
  • the exposure apparatus 21 and the coater / developer 22 notify the factory host 24 via the machine controller 23.
  • the transport container 14 is unloaded from the loading / unloading section 31 from the factory host 24 to an external automatic transport device (not shown) or operator. Is instructed.
  • the processing speed is given priority over the overlay inspection accuracy, and the number of measurement points on each substrate 10A is reduced (Fig. 2). Reference), the required time per substrate can be shortened, and overlay inspection can be performed at high speed so as not to lower the original throughput of the lithography system 20. Therefore, the exposure process can be corrected for each substrate (realization of a single wafer).
  • the factory host 24 is notified of this.
  • the factory host 24 refers to the product name and process name of the transport container 14 that has been set, and instructs the inspection conditions suitable for the substrate 10A in the transport container 14. At this time, the product name, process name, and lot number of the lot are output from the factory host 24 to the stand-alone overlay inspection apparatus 12.
  • the stand-alone overlay inspection apparatus 12 uses the recipe for the overlay inspection apparatus 12 associated with the product name and process name of the current lot (each measurement in FIG. 3).
  • the file containing the position information of the point 10C) is read from the database 13. Then, when the substrate 10A newly taken out from the transfer container 14 is placed on the inspection stage 41, according to the position information registered in the recipe, each measurement point 10C is sequentially positioned within the field of view of the apparatus, and 52 locations Perform overlay inspection at measurement point 10C. In other words, the image of each measurement point 10C is captured, and the overlay displacement amount (X2, Y2) at each measurement point 10C is calculated based on the image.
  • the overlay displacement amount ( ⁇ 2, ⁇ 2) is stored in the memory in the image processing unit 44 in association with the position coordinates (x, y) of each measurement point 10C.
  • the overlay displacement amount (X2, Y2) corresponds to the “result of overlay inspection by the second inspection apparatus” in the claims.
  • ⁇ k is a correction coefficient and corresponds to each component of the correction data of the exposure apparatus 21.
  • a total of 52 measurement results (combination of overlay displacement ( ⁇ 2, ⁇ 2) and position coordinates (x, y)) are analyzed, and the measurement results are analyzed using the least square method.
  • Each component (correction coefficient k to k) of the correction data of the exposure apparatus 21 is calculated so that the influence of variation (that is, the residual error of approximation by the higher-order model) is minimized.
  • correction coefficients k to k are the exposure apparatuses already described.
  • the correction coefficients k to k are the correction data for the exposure apparatus 21.
  • each component of correction data (correction coefficients k to k) is generated by applying a higher-order model.
  • each component (correction coefficient k to k) of the inter-shot component of the substrate 10A is generated. Therefore, since the measurement results of 13 shots are used, the solution of the equations (3) and (4) cannot be obtained. ) Can be made very small.
  • the stand-alone overlay inspection device 12 uses the built-in overlay detector 11 after generating the low-order components (correction coefficients k to k) by the built-in overlay detector 11. Alignment inspection device 1
  • the single-layer overlay inspection apparatus 12 When the single-layer overlay inspection apparatus 12 generates the higher-order component (correction coefficient k to k) of the correction data of the exposure apparatus 21 as described above, the higher-order component (correction coefficient k) ⁇ K) and
  • the overlay inspection by the single overlay inspection apparatus 12 is performed by sampling the single substrate 10A in the transport container 14.
  • the single overlay inspection apparatus 12 notifies the factory host 24 to that effect. Thereafter, the factory host 24 instructs the automatic transfer device (not shown) or the operator to carry out the transfer container 14.
  • the single-type overlay inspection apparatus 12 in the case of a non-defective product, it is transported in lot units to the next process (such as a processing process), and in the case of a defective product, it is transferred to the recycling process or the disposal process.
  • the machine controller 23 has the above-mentioned higher order components (correction coefficients k to k).
  • the exposure process is corrected so that the process offset of the exposure process is reduced.
  • the accuracy of overlay inspection is given priority over the processing speed, and the number of measurement points on each substrate 10A is increased (see FIG. 3), the effect of variations in measurement results can be reduced, and the accuracy of overlay inspection can be increased. Therefore, high accuracy of correction of the exposure process is realized. Note that since the single overlay inspection apparatus 12 performs sampling inspection, the original throughput of the lithography system 20 does not decrease even if the number of measurement points on the substrate 10A is increased.
  • the built-in overlay inspection device 11 having a low processing capability is provided, and low-order components (correction coefficients k to k) of the correction data described above are provided.
  • the exposure process can be corrected on a single wafer.
  • a single-type overlay inspection device 12 with high processing capability is provided to generate high-order components (correction coefficients k to k) of the above correction data, thereby enabling high-precision correction of the exposure process. Can be done in units
  • the cooperation between the built-in overlay inspection apparatus 11 and the single overlay inspection apparatus 12 maximizes each processing capability, It is possible to realize both single wafer correction and high accuracy in the exposure process without reducing the original throughput of the lithography system 20.
  • the process offset of the exposure process can be kept within a stable range. For this reason, the manufacture of devices such as semiconductor elements can be performed more stably.
  • correction data is obtained from the result of overlay inspection (overlay deviation (XI, Y1)) by the built-in overlay inspection apparatus 11. After generating low-order components (correction coefficients k to k), a single-type overlay inspection device 12
  • each correction data is calculated, and database 13 of each component (correction coefficients k to k) is calculated.
  • the position coordinates (x, y) of each measurement point 10C up to the second order are obtained.
  • the higher-order model may include third-order or higher terms of the position coordinates (x, y), and may include factors such as exponents and factors such as the direction of the scanning exposure device.
  • the force using the measurement result of 13 shots to generate the higher-order component (correction coefficient k to k) of the inter-shot component of the substrate 10A is 6 or more.
  • the force using the measurement result of 5 shots to generate the low order component (correction coefficient k to k) of the inter-shot component of the substrate 10A is 3 shots.
  • any number can be used.
  • three points in the shot may be used.
  • the present invention is not limited to this.
  • the measurement results of the plurality of substrates 10A in the mouth may be averaged, and correction data for the exposure apparatus 21 may be generated using the average value.
  • the number of sheets measured by the single-type overlay inspection apparatus 12 is also two or more.
  • the stand-alone overlay inspection apparatus 12 estimates the variation between lots from the past measurement results of a plurality of lots, obtains an estimated value of the measurement result of the next lot, and uses it to correct the exposure apparatus 21 Data may be generated. By using the average value or estimated value, the influence of fluctuation singularity data can be reduced, and more stable correction is possible.
  • the image processing unit 44 of the built-in type overlay inspection device 11 and the image processing unit 44 of the stand-alone type overlay inspection device 12 are used for correcting the exposure device 21.
  • the present invention is not limited to this.
  • the force that the database 13 is superposed on the lithography system 20 and installed outside the inspection system 10 is not limited to this.
  • Two inspection devices (11, 1 2) may communicate directly and compare the results of the two types of inspection.
  • one built-in type overlay inspection device 11 and one unitary type overlay inspection device 12 are provided, but two inspection devices (11, 12) are provided. Of these, at least one of them may be plural.

Abstract

　本発明は、露光工程の補正の枚葉化と高精度化との双方を実現可能な重ね合わせ検査システムを提供することを目的とする。そのため、搬送容器１４から取り出された基板１０Ａが少なくとも露光工程と現像工程とを経て搬送容器に回収されるまでの経路に組み込まれ、現像工程を経た後の基板の重ね合わせ検査を複数の点で行う第１検査装置１１と、前記経路の外に配置され、第１検査装置を経て搬送容器に回収された後の基板が該搬送容器から改めて取り出されたときに、該基板の重ね合わせ検査を第１検査装置よりも多くの点で行う第２検査装置１２と、第１検査装置による検査結果と第２検査装置による検査結果とに基づいて、露光工程の補正用データを生成する生成手段（上記の検査装置１１,１２の画像処理部）とを備える。                                                                             

Description

明 細 書
重ね合わせ検查システム
技術分野
[0001] 本発明は、基板の異なる層に形成された複数のパターンの重ね合わせ検查を行う 重ね合わせ検查システムに関し、特に、半導体素子や液晶表示素子などの製造ェ 程における重ね合わせ検査に好適な重ね合わせ検查システムに関する。
背景技術
[0002] 半導体素子や液晶表示素子などの製造工程では、周知のリソグラフイエ程を経て レジスト層に回路パターンが転写され、このレジストパターンを介してエッチングなど の加工処理を行うことにより、所定の材料膜に回路パターンが転写される (パターン形 成工程)。そして、このパターン形成工程を何回も繰り返し実行することにより、様々な 材料膜の回路パターンが基板（半導体ウェハや液晶基板）の上に積層され、半導体 素子や液晶表示素子の回路が形成される。
[0003] さらに、上記の製造工程では、様々な材料膜の回路パターンを精度よく重ね合わ せるため（製品の歩留まり向上を図るため）、各々のパターン形成工程のうち、リソダラ フイエ程の後でかつ加工工程の前に、基板上のレジストパターンの位置ずれ検出を 行っている（例えば特許文献 1を参照）。これは、 1つ前のパターン形成工程で形成さ れた下地層の回路パターン（以下「下地パターン」という）とレジストパターンとの重ね 合わせ検查である。重ね合わせ検査の結果は、基板の良否判定などに用いられる。
[0004] また、一般的に、重ね合わせ検查は、リソグラフィシステム (露光装置を含む)から独 立した単体型の装置で実施される。このため、検查対象の基板は、リソグラフイエ程を 経た後、カセットなどの搬送容器に収納された状態で（つまりロット単位で）、重ね合 わせ検查装置に搬送されてくる。そして、重ね合わせ検查装置では、ロット内の一部 の基板に対して抜き取りで重ね合わせ検査を行い、ロット単位で重ね合わせ検査の 結果を出力する。その後、基板の良否判定がロット単位で行われ、良品の場合は次 工程 (加工工程など）、不良品の場合は再生工程または廃棄工程へ、ロット単位で搬 送される。 [0005] さらに、あるロット Aにおける重ね合わせ検査の結果は、そのロット Aの良否判定に 用いられる他、次のロット B (ロット Aと同じ製品名で同じ工程名）の良品率向上のため に、リソグラフイエ程の中の露光工程にフィードバックされ、次のロット Bに対する露光 工程の補正に用いられる。
露光工程の補正とは、マスク (レチクル)に形成された回路パターンの潜像をレジスト 層に焼き付ける際、その潜像と下地パターンとの位置や大きさのずれ (以下「プロセス オフセット」という）が小さくなるように、露光装置の各部（ァライメント系や AF系など） を予め微調整する処理である。露光工程のプロセスオフセットは、露光装置の各部の 経時変化に応じて少しずつ変動し、また、各基板の下地層の状態によっても変動す る。このため、プロセスオフセットの増大を回避するには露光工程の補正が必要とな る。
[0006] 露光工程の補正を行うことにより、次のロット Bに対する露光工程では、プロセスオフ セットの小さな潜像がレジスト層に焼き付けられる。そして、現像処理の後、その潜像 に応じたレジストパターンが下地パターンの上に形成され、次のロット Bにおけるレジ ストパターンの重ね合わせ状態も良好となる。ロット Bにおける重ね合わせ検査の結 果は、上記と同様、露光工程にフィードバックされ、その次のロット Cに対する露光ェ 程の補正に用いられる。
[0007] このように、従来では、単体型の重ね合わせ検査装置からロット単位で出力される 検査結果を露光工程にフィードバックし、あるロットの重ね合わせ検査の結果に基づ いて次のロットに対する露光工程の補正を行うと共に、このような露光工程の補正を ロット単位で繰り返す。したがって、同じ製品名で同じ工程名の複数のロットに対する リソグラフイエ程では、ロットが切り替わるごとに露光工程のプロセスオフセットを小さく することができ、プロセスオフセットの増大を回避できる。
特許文献 1 :特開 2000— 150353号公報
発明の開示
発明が解決しょうとする課題
[0008] ところで、単体型の重ね合わせ検査装置からロット単位で出力される検査結果を露 光工程にフィードバックする場合、露光工程の補正を上記のようなロット単位で行って おり、ロット内の各基板ごとに補正していない。今後、半導体素子などの高集積化に 伴って回路パターンの微細化がさらに進むと、より高い重ね合わせ精度が要求される ため、露光工程の補正をきめ細かぐ例えば基板ごとに行うことが必要になる。
[0009] 露光工程の補正を基板ごとに行うためには、スループットを低下させないために、リ ソグラフィシステム (露光装置を含む)の中に重ね合わせ検查装置を組み込み、インラ イン化する必要がある。この場合、組み込み可能なスペースの制約から、単体型の装 置をそのまま組み込むことは困難であり、検查ステージの駆動部や防振台などを小 型化せざるを得なレ、。そして、重ね合わせ検査の精度よりも処理速度を優先し、各基 板での測定点数を減らして、基板 1枚あたりの所要時間を短縮する必要がある。とこ ろが、このような構成では、高精度化が図れない。
[0010] 本発明の目的は、露光工程の補正をきめ細かく且つ高精度化に行える実現可能な 重ね合わせ検查システムを提供することにある。
課題を解決するための手段
[0011] 本発明の重ね合わせ検査システムは、搬送容器から取り出された基板が少なくとも 露光工程と現像工程とを経て前記搬送容器に回収されるまでの経路に組み込まれ、 前記現像工程を経た後の前記基板におけるレジストパターンと下地パターンとの重 ね合わせ検查を、前記基板のうち複数の点で行う第 1検查装置と、前記経路の外に 配置され、前記基板におけるレジストパターンと下地パターンとの重ね合わせ検查を
、前記基板のうち前記第 1検査装置よりも多くの点で行う第 2検査装置と、前記第 1検 查装置による重ね合わせ検査の結果と前記第 2検查装置による重ね合わせ検査の 結果とに基づいて、前記露光工程の補正用データを生成する生成手段とを備えたも のである。
[0012] また、上記の重ね合わせ検查システムにおいて、前記生成手段は、前記第 1検查 装置による重ね合わせ検査の結果に基づいて前記補正用データの低次成分を生成 すると共に、前記第 2検査装置による重ね合わせ検査の結果に基づいて前記補正 用データの高次成分を生成するものである。
また、上記の重ね合わせ検査システムにおいて、前記生成手段は、前記低次成分 を生成した後、前記第 2検査装置による重ね合わせ検査の結果から前記補正用デ 一タの各成分を算出して、該各成分のうち前記低次成分を取り除くことにより、前記 高次成分を生成するものである。
[0013] また、上記の重ね合わせ検査システムにおいて、前記第 1検査装置は、前記露光 工程の前にレジストを塗布して前記露光工程の後に前記レジストを現像する塗布/現 像装置の中に組み込まれ、前記第 2検査装置は、前記塗布/現像装置の外に配置さ れるものである。
発明の効果
[0014] 本発明の重ね合わせ検査システムによれば、露光工程の補正をきめ細力べ且つ高 精度化に行うことができる。
図面の簡単な説明
[0015] [図 1]本実施形態の重ね合わせ検查システム 10の構成を示すブロック図である。
[図 2]組込型の重ね合わせ検查装置 11における基板 10Aの測定点 10Bについて説 明する図である。
[図 3]単体型の重ね合わせ検查装置 12における基板 10Aの測定点 10Cについて説 明する図である。
[図 4]組込型の重ね合わせ検查装置 11と単体型の重ね合わせ検查装置 12の概略 構成を示す図である。
発明を実施するための最良の形態
[0016] 以下、図面を用いて本発明の実施形態を詳細に説明する。
本実施形態の重ね合わせ検査システム 10は、図 1に示す通り、リソグラフィシステム 20の中に組み込まれた重ね合わせ検查装置 11と、リソグラフィシステム 20から独立 した単体型の重ね合わせ検查装置 12と、データベース 13とで構成される。この重ね 合わせ検查システム 10は、半導体素子や液晶表示素子などの製造工程において、 基板 10A (半導体ウェハや液晶基板など）の異なる層に形成された複数のパターン の重ね合わせ検查を行うものである。
[0017] ここで、基板 10Aは、カセットなどの搬送容器 14に収納された状態で（つまりロット 単位で）リソグラフィシステム 20に搬送され、そこでのリソグラフイエ程 (後述）を経た後 、再び搬送容器 14に収納された状態で単体型の重ね合わせ検査装置 12に搬送さ れる。このような搬送容器 14の移動は、 自動搬送装置 (不図示)またはオペレータが 行う。搬送容器 14は、複数枚 (例えば 25枚）の基板 10Aを収納可能であり、キャリア と呼ばれることちある。
[0018] 本実施形態の重ね合わせ検查システム 10について具体的に説明する前に、リソグ ラフィシステム 20の説明を行う。
リソグラフィシステム 20では、露光装置 21とコータ /デベロツバ 22とが隣接して設置 され、また、その間に基板 10Aの搬送機構 (不図示)が設置される。コータ /デベロッパ 22には、搬入/搬出部 31とコータ 32とデベロッパ 33とが搭載され、さらに、本実施形 態の重ね合わせ検查システム 10のうち組込型の重ね合わせ検查装置 11が搭載され 、基板 10Aの搬送機構 (不図示)も設置される。このように、リソグラフィシステム 20の 内部では、不図示の搬送機構により、各装置 (11,21, 31〜33)が互いにインラインィ匕 されている。
[0019] リソグラフィシステム 20において、搬入/搬出部 31は、基板 10Aが収納された搬送 容器 14の搬入と搬出とを行うための装置である。コータ 32は、搬送容器 14内（つまり ロット内）の各基板 10Aに対し、露光装置 21における露光工程の前にレジストを塗布 する装置である。デベロッパ 33は、露光工程の後に各基板 10Aのレジストを現像す る装置である。組込型の重ね合わせ検査装置 11は、現像工程の後に各基板 10Aの 重ね合わせ検査 (詳細は後述）を行う装置である。また、露光装置 21は、マスク (レチ クル)に形成された回路パターンの潜像を各基板 10Aのレジスト層に焼き付ける装置 である。
[0020] 上記構成のリソグラフィシステム 20において、搬入/搬出部 31に搬送容器 14が搬 入されると、この搬送容器 14から取り出された各基板 10Aは、コータ 32におけるレジ スト塗布工程を経て露光装置 21に搬送され、露光装置 21における露光工程とデべ 口ツバ 33における現像工程とを経て組込型の重ね合わせ検查装置 11に搬送され、 重ね合わせ検查装置 11における検查工程を経た後、搬送容器 14に回収される。
[0021] 組込型の重ね合わせ検查装置 11は、露光工程の補正を基板ごとに行うために、リ ソグラフィシステム 20の中に組み込まれたものである。リソグラフィシステム 20の中に 組み込むことで、搬送容器 14から取り出された基板 10Aカ^ソグラフイエ程（レジスト 塗布工程と露光工程と現像工程など）を経て搬送容器 14に回収されるまでの間に、 その基板 10Aの重ね合わせ検査を行うことが可能になり、その結果を露光工程にフ イードバックすることができる。
[0022] 露光工程の補正とは、回路パターンの潜像をレジスト層に焼き付ける際、その潜像 と下地パターンとのプロセスオフセットが小さくなるように、露光装置 21の各部（ァライ メント系や AF系など）を予め微調整する処理である。露光工程のプロセスオフセット は、露光装置 21の各部の経時変化に応じて少しずつ変動し、また、各基板 1 OAの 下地層の状態によっても変動する。ちなみに、基板 10Aの下地層の状態は、成膜装 置や CMP装置の経時変化などの影響を受け、基板 10Aごとに異なることが多レ、。こ のため、半導体素子などの高集積化に伴って回路パターンの微細化がさらに進むと 、露光工程の補正を枚葉で行うことが必要になる。
[0023] なお、露光装置 21とコータ /デベロッパ 22の上位には、マシンコントローラ 23が接 続されている。マシンコントローラ 23は、工場ホスト 24からの指示に基づいて、露光 装置 21とコータ /デベロッパ 22とを制御し、各装置 (11，21,31〜33)での処理内容や 基板 10Aの搬入/搬出のタイミングや露光工程の補正などを指示する。工場ホスト 24 は、工場全体（リソグラフィシステム 20や本実施形態の重ね合わせ検査システム 10を 含む）の工程管理を行っている。
[0024] 次に、本実施形態の重ね合わせ検査システム 10について具体的に説明する。
組込型の重ね合わせ検査装置 11は、上記の通り、コータ /デベロツバ 22の中に配 置され、搬送容器 14から取り出された基板 10A力 Sリソグラフイエ程を経て搬送容器 1 4に回収されるまでの経路に組み込まれている。また、単体型の重ね合わせ検査装 置 12は、コータ /デベロッパ 22の外（つまり上記経路の外）に配置されている。さらに 、組込型の重ね合わせ検查装置 11は不図示の通信手段を介してデータベース 13と 接続され、単体型の重ね合わせ検查装置 12も不図示の通信手段を介してデータべ ース 13と接続され、全体としてネットワークを形成している。
[0025] 組込型の重ね合わせ検查装置 11による検查対象の基板 10Aも、単体型の重ね合 わせ検查装置 12による検查対象の基板 10Aも、同様の現像後の状態であり、その 表面にはレジストパターンが形成されている。そして、基板 10Aにおけるレジストパタ ーンと下地パターンとの重ね合わせ検査力 組込型の重ね合わせ検査装置 11と単 体型の重ね合わせ検査装置 12により、リソグラフィシステム 20の中と外の各々で行わ れる。
[0026] また、基板 10Aには、重ね合わせ検查のために多数の測定点が用意されている。
測定点の位置は、基板 10Aの各ショット領域の四隅などである。各測定点には、レジ ストパターンの基準位置を示すレジストマークと下地パターンの基準位置を示す下地 マークとが形成されている。
本実施形態の重ね合わせ検查システム 10において、組込型の重ね合わせ検查装 置 11では、基板 10Aの多数の測定点のうち、図 2に示す 8箇所の測定点 10Bで、各 々、レジストマークと下地マークとの相対的なずれ量（重ね合わせずれ量）が求めら れ、重ね合わせ検査が行われる。単体型の重ね合わせ検查装置 12では、基板 10A の多数の測定点のうち、図 3に示す 52箇所の測定点 10Cで、各々、レジストマークと 下地マークとの相対的なずれ量 (重ね合わせずれ量）が求められ、重ね合わせ検査 が行われる。つまり、組込型の重ね合わせ検査装置 11と単体型の重ね合わせ検査 装置 12とは基板 1 OAでの測定点数が異なり、組込型よりも単体型での測定点数が 多くなつている。
[0027] さらに、組込型の重ね合わせ検査装置 11と単体型の重ね合わせ検査装置 12には 、各々、図 4に示す検査ステージ 41と光学系 42とカメラ 43と画像処理部 44とが設け られる。検査ステージ 41は、基板 10Aを支持する。光学系 42は、基板 10Aの局所領 域 (測定点 10Bまたは測定点 10C)の光像を形成する。カメラ 43は、不図示の撮像 素子により基板 10Aの光像を撮像し、撮像信号を画像処理部 44に出力する。
[0028] 画像処理部 44は、カメラ 43から撮像信号を取り込むと、これをディジタル画像に変 換し、この画像に対して所定の信号処理を施し、測定点 10Bまたは測定点 10Cでの 重ね合わせずれ量を算出する。さらに、画像処理部 44は、基板 10Aの複数の各測 定点 10Bまたは各測定点 10Cでの重ね合わせずれ量に基づいて、露光装置 21の 補正用データ（後述）を生成する。組込型の重ね合わせ検查装置 11の画像処理部 4 4と単体型の重ね合わせ検查装置 12の画像処理部 44とは総じて「生成手段」に対応 する。 [0029] このように、組込型の重ね合わせ検査装置 11と単体型の重ね合わせ検査装置 12 の基本的な構成は同様である。しかし、組込型の重ね合わせ検査装置 11では、リソ グラフィシステム 20における組み込み可能なスペースの制約から、単体型の重ね合 わせ検查装置 12と比較して、検查ステージ 41の駆動部や防振台などが小型化され ている。このため、組込型の重ね合わせ検查装置 11の処理能力は、単体型の重ね 合わせ検查装置 12と比較して低くなつている。
[0030] そして、処理能力の低い組込型の重ね合わせ検查装置 11では、重ね合わせ検查 の精度よりも処理速度を優先し、各基板 10Aでの測定点数を減らして（図 2参照）、基 板 夂あたりの所要時間を短縮するようにしている。組込型の重ね合わせ検查装置 1 1は、露光工程の補正の枚葉化のために設けた装置である。
さらに、処理能力の高い単体型の重ね合わせ検查装置 12では、処理速度よりも重 ね合わせ検査の精度を優先し、各基板 10Aでの測定点数を増やして（図 3参照）、重 ね合わせ検査の精度を高めるようにしてレ、る。単体型の重ね合わせ検査装置 12は、 露光工程の補正の高精度化のために設けた装置であり、組込型の重ね合わせ検査 装置 11よりも多くの点で重ね合わせ検査を行う。
[0031] また、上記構成の組込型の重ね合わせ検査装置 11と単体型の重ね合わせ検査装 置 12とに接続されたデータベース 13には、組込型の重ね合わせ検査装置 11用のレ シピと、単体型の重ね合わせ検査装置 12用のレシピとが、予め記憶されている。重 ね合わせ検査装置 11用のレシピは、基板 10Aの各測定点 10B (図 2)の位置情報な どを登録したファイルである。重ね合わせ検査装置 12用のレシピは、基板 10Aの各 測定点 10C (図 3)の位置情報などを登録したファイルである。各レシピは、それぞれ、 ロットの種類 (製品名および工程名の組み合わせ）と対応付けて記憶されている。ま た、組込型の重ね合わせ検查装置 11の画像処理部 44が生成した露光装置 21の補 正用データも、製品名と工程名とロット番号と対応付けてデータベース 13に保存され る。
[0032] 次に、リソグラフィシステム 20における基板 10Aの処理手順と、本実施形態の重ね 合わせ検查システム 10における基板 10Aの検查手順とについて説明する。
コータ /デベロツバ 22の搬入/搬出部 31に搬送容器 14がセットされると、そのことが マシンコントローラ 23を介して工場ホスト 24に通知される。工場ホスト 24は、セットさ れた搬送容器 14の製品名と工程名などを参照して、その搬送容器 14内の基板 10A に適したレジスト塗布条件,露光条件，現像条件，検査条件などをマシンコントローラ 2 3に指示する。このとき、工場ホスト 24からマシンコントローラ 23には、各種の条件と 一緒に、製品名と工程名とロット番号が出力される。
[0033] マシンコントローラ 23は、工場ホスト 24からの指示に基づいて、露光装置 21とコー タ /デベロツバ 22にそれぞれ指示を出し、不図示の搬送機構にも指示を出す。このた め、工場ホスト 24からの指示の通りに、搬入/搬出部 31の搬送容器 14から基板 10A が取り出され、コータ 32で基板 10Aにレジストが塗布され、露光装置 21でレジスト層 に回路パターンの潜像が形成され、デベロッパ 33でレジスト層が現像され、組込型 の重ね合わせ検查装置 11で重ね合わせ検查 (詳細は次に説明）が行われ、搬送容 器 14に回収される。
[0034] 組込型の重ね合わせ検査装置 11では、工場ホスト 24の指示に基づいて、現在の ロットの製品名と工程名に対応付けられた重ね合わせ検査装置 11用のレシピ（図 2 の各測定点 10Bの位置情報を含むファイル）をデータベース 13から読み込む。
そして、現像工程を経た後の基板 10Aが検査ステージ 41に載置されると、レシピに 登録された位置情報にしたがって、各測定点 10Bを装置の視野内に順に位置決め し、 8箇所の測定点 10Bで重ね合わせ検査を行う。つまり、各測定点 10Bの画像を取 り込み、その画像に基づいて各測定点 10Bでの重ね合わせずれ量 (ΧΙ,ΥΙ)を算出 する。重ね合わせずれ量 (XI , Y1)は、各測定点 10Bの位置座標 (x,y)と対応付けて、 画像処理部 44内のメモリに保存される。重ね合わせずれ量 (XI, Y1)は、請求項の「 第 1検查装置による重ね合わせ検査の結果」に対応する。
[0035] さらに、組込型の重ね合わせ検查装置 11では、予め指定された 8箇所の測定点 10 Bの各々で求めた重ね合わせずれ量 (ΧΙ,ΥΙ)と測定点 10Bの位置座標 (x，y)との組 み合わせに対し、次の式 (1)，(2)で表される 1次線形モデルを適用する。式 (1)，(2)の k
1
〜kは後述の補正係数であり、露光装置 21の補正用データの低次成分に対応する
Xl =k +k -x + k ·ν ·■·(!) Yl =k +k -x + k -y …
4 5 6
そして、 1次線形モデルにしたがって合計 8点の測定結果 (重ね合わせずれ量 (XI , Y1)と位置座標 (x，y)との組み合わせ）を解析し、最小二乗法などを使って測定結果 のバラツキの影響（つまり 1次線形モデルによる近似の残留誤差）が最小となるように 、露光装置 21の補正用データの低次成分 (補正係数 k〜k )を生成する。低次成分
1 6
の主原因は、基板 10Aに対する熱力卩ェ時 (つまり露光工程）での伸縮と考えられる。
[0036] なお、補正係数 kは、重ね合わせずれ量 (ΧΙ,ΥΙ)の X方向のオフセット成分である
1
。補正係数 kは、 X方向のスケーリング成分である。補正係数 kは、 X軸のローテーシ
2 3 ヨン成分である。補正係数 kは、 Y方向のオフセット成分である。補正係数 kは、 Y方
4 5 向のスケーリング成分である。補正係数 kは、 Y軸のローテーション成分である。
6
さらに、 1次線形モデルの適用による補正用データの低次成分 (補正係数 k〜k )
1 6 の生成は、基板 10Aのショット間成分 (ウェハ成分)とショット内成分との各々について 行われる。ショット間成分について行う場合、位置座標 (x,y)は基板 1 OAの中心を原 点とした座標値となる。ショット内成分について行う場合、位置座標 (x,y)は基板 10A の各ショット領域の中心を原点とした座標値となる。
[0037] 本実施形態では、図 2に示す通り、基板 10Aのショット間成分の低次成分 (補正係 数 k〜k )を生成するために 5ショットの測定結果を用レ、、基板 10Aのショット内成分
1 6
の低次成分 (補正係数 k〜k )を生成するためにショット内 4点の測定結果を用いる
1 6
ため、式 (1),(2)の方程式の解が得られてしまうことはなぐ測定結果のバラツキの影 響 (つまり 1次線形モデルによる近似の残留誤差)を小さくすることができる。
[0038] 組込型の重ね合わせ検査装置 11は、上記のようにして露光装置 21の補正用デー タの低次成分 (補正係数 k〜k )を生成すると、その低次成分 (補正係数 k〜k )と各
1 6 1 6 測定点 10Bでの実測値（重ね合わせずれ量 (ΧΙ,ΥΙ))とを、マシンコントローラ 23経 由で工場ホスト 24に出力する。さらに、低次成分 (補正係数 k〜k )は、組込型の重
1 6
ね合わせ検查装置 11からデータベース 13にも出力され、単体型の重ね合わせ検查 装置 12によって参照可能に保存される。
[0039] ここで、組込型の重ね合わせ検查装置 11からマシンコントローラ 23に出力された上 記の低次成分 (補正係数 k〜k )は、現在のロットの良品率向上のため、露光工程に フィードバックされ、次の基板 10A (これから露光装置 21に搬送される基板 10A)に 対する露光工程の補正に用いられる。ちなみに、マシンコントローラ 23は、上記の低 次成分 (補正係数 k〜k )に基づいて、露光工程のプロセスオフセットが小さくなるよ
1 6
うに露光工程を補正する。
[0040] 組込型の重ね合わせ検查装置 11の検查ステージ 41には、現像工程を経た後の基 板 10Aが順に載置され、搬送容器 14内の全て (例えば 25枚）の基板 10Aに対して、 上記と同様の重ね合わせ検査が繰り返し行われる（全数検査)。そして、各基板 10A において生成された補正用データの低次成分 (補正係数 k〜k )力 マシンコント口
1 6
ーラ 23とデータベース 13に出力される。また、低次成分 (補正係数 k〜k )に基づく
1 6 露光工程の補正は、ロット内の基板 10Aごとに行われる。
[0041] そして、搬送容器 14内の全て (例えば 25枚）の基板 10Aに対するリソグラフイエ程（ レジスト塗布工程，露光工程，現像工程など）と、組込型の重ね合わせ検查装置 11に よる検査工程とが終了すると、露光装置 21とコータ /デベロッパ 22は、マシンコント口 ーラ 23を介して、その旨を工場ホスト 24に通知する。また、搬送容器 14に全ての基 板 10Aが回収されると、工場ホスト 24から外部の自動搬送装置 (不図示)またはオペ レータに対し、その搬送容器 14を搬入/搬出部 31から搬出するように指示が出され る。
[0042] 上記のように、処理能力の低い組込型の重ね合わせ検査装置 11では、重ね合わ せ検査の精度よりも処理速度を優先し、各基板 10Aでの測定点数を減らすことにより (図 2参照）、基板 1枚あたりの所要時間を短縮することができ、リソグラフィシステム 2 0の本来のスループットを低下させないように高速で重ね合わせ検査を行うことができ る。したがって、露光工程の補正が基板ごとに行えるようになる（枚葉化の実現)。
[0043] その後、リソグラフィシステム 20の搬入/搬出部 31から搬出された搬送容器 14が単 体型の重ね合わせ検查装置 12にセットされると、そのことが工場ホスト 24に通知され る。工場ホスト 24は、セットされた搬送容器 14の製品名と工程名などを参照して、そ の搬送容器 14内の基板 10Aに適した検查条件などを指示する。このとき、工場ホス ト 24から単体型の重ね合わせ検查装置 12には、ロットの製品名と工程名とロット番号 が出力される。 [0044] 単体型の重ね合わせ検査装置 12では、工場ホスト 24の指示に基づいて、現在の ロットの製品名と工程名に対応付けられた重ね合わせ検査装置 12用のレシピ（図 3 の各測定点 10Cの位置情報を含むファイル）をデータベース 13から読み込む。 そして、搬送容器 14から改めて取り出された基板 10Aが検查ステージ 41に載置さ れると、レシピに登録された位置情報にしたがって、各測定点 10Cを装置の視野内 に順に位置決めし、 52箇所の測定点 10Cで重ね合わせ検查を行う。つまり、各測定 点 10Cの画像を取り込み、その画像に基づいて各測定点 10Cでの重ね合わせずれ 量 (X2,Y2)を算出する。重ね合わせずれ量 (Χ2，Υ2)は、各測定点 10Cの位置座標（ x,y)と対応付けて、画像処理部 44内のメモリに保存される。重ね合わせずれ量 (X2, Y2)は、請求項の「第 2検查装置による重ね合わせ検査の結果」に対応する。
[0045] さらに、単体型の重ね合わせ検查装置 12では、予め指定された 52箇所の測定点 1 0Cの各々で求めた重ね合わせずれ量 (X2，Y2)と測定点 10Cの位置座標 (x，y)との 組み合わせに対し、次の式 (3)，(4)で表される高次モデルを適用する。式 (3)，(4)の k
1
〜k は補正係数であり、露光装置 21の補正用データの各成分に対応する。
12
X2 = k +k -x + k -y+k -x +k -xv+k
1 2 3 7 8 9、 ' · ·(3)
Y2=k +k -x + k -y+k -x +k -xy + k
4 5 6 10 11 12、 · ' ·(4)
そして、高次モデルにしたがって合計 52点の測定結果 (重ね合わせずれ量 (Χ2,Υ 2)と位置座標 (x，y)との組み合わせ）を解析し、最小二乗法などを使って測定結果の バラツキの影響 (つまり高次モデルによる近似の残留誤差)が最小となるように、露光 装置 21の補正用データの各成分 (補正係数 k〜k )を算出する。
1 12
[0046] なお、各成分 (補正係数 k〜k )のうち、補正係数 k〜kは、既に説明した露光装
1 12 1 6
置 21の補正用データの低次成分であり、基板 10Aに対する熱力卩ェ時 (露光工程）で の伸縮が主原因と考えられる。また、補正係数 k〜k は、露光装置 21の補正用デー
7 12
タの高次成分であり、露光装置 21を含む各種の製造装置の号機間差が原因と考え られる。
[0047] さらに、高次モデルの適用による補正用データの各成分 (補正係数 k〜k )の生成
1 12 は、基板 10Aのショット間成分 (ウェハ成分)について行われる。本実施形態では、図 3に示す通り、基板 10Aのショット間成分の各成分 (補正係数 k〜k )を生成するた めに 13ショットの測定結果を用いるため、式 (3)，(4)の方程式の解が得られてしまうこ とはなぐ測定結果のノくラツキの影響 (つまり高次モデルによる近似の残留誤差)を 非常に小さくすることができる。
[0048] 上記のように、単体型の重ね合わせ検查装置 12は、組込型の重ね合わせ検查装 置 11による低次成分 (補正係数 k〜k )の生成後、組込型の重ね合わせ検查装置 1
1 6
1よりも多くの点で高精度な重ね合わせ検查を行い、露光装置 21の補正用データの 各成分 (補正係数 k〜k )を算出する。そして、各成分 (補正係数 k〜k )のうち、デ
1 12 1 12 ータベース 13に保存されている低次成分 (補正係数 k〜k )を取り除くことにより、高
1 6
次成分 (補正係数 k〜k )を生成する。
7 12
[0049] 単体型の重ね合わせ検查装置 12は、上記のようにして露光装置 21の補正用デー タの高次成分 (補正係数 k〜k )を生成すると、その高次成分 (補正係数 k〜k )と
7 12 7 12 各測定点 10Cでの実測値（重ね合わせずれ量 (X2，Y2))とを、工場ホスト 24に出力 する。これで工場ホスト 24には、既に組込型の重ね合わせ検査装置 11から出力され た低次成分 (補正係数 k〜k )と合わせて、露光装置 21の補正用データの各成分（
1 6
補正係数 k〜k )が揃うことになる。
1 12
[0050] 本実施形態において、単体型の重ね合わせ検査装置 12による上記の重ね合わせ 検査は、搬送容器 14内の 1枚の基板 10Aに対して抜き取りで行われる。予め指定さ れた基板 10Aに対する上記の重ね合わせ検査が終了すると、単体型の重ね合わせ 検査装置 12は、その旨を工場ホスト 24に通知する。その後、工場ホスト 24は、 自動 搬送装置 (不図示)またはオペレータに対して、搬送容器 14を搬出するように指示を 出す。なお、単体型の重ね合わせ検査装置 12における検査の結果、良品の場合は 次工程 (加工工程など）、不良品の場合は再生工程または廃棄工程へ、ロット単位で 搬送される。
[0051] 単体型の重ね合わせ検查装置 12から工場ホスト 24に出力された上記の高次成分
(補正係数 k〜k )は、次のロットの良品率向上のため、マシンコントローラ 23経由で
7 12
露光工程にフィードバックされ、次のロット内の基板 10Aに対する露光工程の補正に 用いられる。ちなみに、マシンコントローラ 23は、上記の高次成分 (補正係数 k〜k )
7 12 に基づいて、露光工程のプロセスオフセットが小さくなるように露光工程を補正する。 [0052] 上記のように、処理能力の高い単体型の重ね合わせ検査装置 12では、処理速度 よりも重ね合わせ検査の精度を優先し、各基板 10Aでの測定点数を増やすことによ り（図 3参照）、測定結果のバラツキの影響を低減することができ、重ね合わせ検査の 精度を高めることができる。したがって、露光工程の補正の高精度化が実現する。な お、単体型の重ね合わせ検查装置 12では抜き取り検查を行うため、基板 10Aの測 定点数を増やしても、リソグラフィシステム 20の本来のスループットが低下することは ない。
[0053] 本実施形態の重ね合わせ検查システム 10では、処理能力の低い組込型の重ね合 わせ検查装置 11を設け、上記の補正用データの低次成分 (補正係数 k〜k )を生成
1 6 することにより、露光工程の補正を枚葉で行うことができる。さらに、処理能力の高い 単体型の重ね合わせ検查装置 12を設け、上記の補正用データの高次成分 (補正係 数 k〜k )を生成することにより、露光工程の高精度な補正をロット単位で行うことが
7 12
できる。
[0054] したがって、本実施形態の重ね合わせ検査システム 10では、組込型の重ね合わせ 検査装置 11と単体型の重ね合わせ検査装置 12との連携により、各々の処理能力を 最大限に活用し、リソグラフィシステム 20の本来のスループットを低下させることなぐ 露光工程の補正の枚葉化と高精度化との双方を実現することができる。
なお、露光工程のプロセスオフセットの変動のうち、高次成分 (補正係数 k
7〜k )に 12 関わる変動は、一般的に、低次成分 (補正係数 k
1〜k )に関わる変動よりも小さい。し 6
たがって、本実施形態の重ね合わせ検査システム 10のように、低次成分 (補正係数 k
〜k )に関わる大きな変動を基板ごとに補正し、高次成分 (補正係数 k〜k )に関わ
1 6 7 12 る小さな変動をロット単位で補正することにより、露光工程のプロセスオフセットを安定 した範囲内に収めることができる。このため、半導体素子などのデバイス製造をより安 定して行うことができる。
[0055] また、本実施形態の重ね合わせ検查システム 10では、組込型の重ね合わせ検查 装置 11による重ね合わせ検査の結果 (重ね合わせずれ量 (XI，Y1))から補正用デ 一タの低次成分 (補正係数 k〜k )を生成した後、単体型の重ね合わせ検查装置 12
1 6
による重ね合わせ検査の結果 (重ね合わせずれ量 (X2，Y2))から補正用データの各 成分 (補正係数 k〜k )を算出し、各成分 (補正係数 k〜k )のうちデータベース 13
1 12 1 12
内の低次成分 (補正係数 k〜k )を取り除くことにより、高次成分 (補正係数 k〜k )
1 6 7 12 を生成するため、露光工程へのフィードバックが 2重に掛かってしまう事態を回避でき る。
(変形例）
なお、上記した実施形態では、単体型の重ね合わせ検查装置 12が多数の測定結 果を解析する際の高次モデルとして、各測定点 10Cの位置座標 (x,y)の 2次までの項 を用いる例（式 (3)ズ4)参照）を説明したが、本発明はこれに限定されない。高次モデ ルに位置座標 (x，y)の 3次以上の項を含めてもよいし、指数などの要素や、スキャン露 光装置の走查方向などの要素を加えてもよい。
[0056] さらに、上記した実施形態では、基板 10Aのショット間成分の高次成分 (補正係数 k 〜k )を生成するために 13ショットの測定結果を用いた力 そのショット数は 6以上
7 12
であれば何個でも構わない。また同様に、基板 10Aのショット間成分の低次成分 (補 正係数 k〜k )を生成するために 5ショットの測定結果を用いた力 そのショット数は 3
1 6
以上であれば何個でも構わない。さらに、基板 10Aのショット内成分については、ショ ット内 3点でも構わない。
[0057] また、上記した実施形態では、 1枚の基板 10Aでの測定結果のみを用いて露光装 置 21の補正用データを生成する例を説明したが、本発明はこれに限定されない。口 ット内の複数枚の基板 10Aでの測定結果を平均し、平均値を用いて露光装置 21の 補正用データを生成してもよい。この場合、単体型の重ね合わせ検査装置 12での測 定枚数も 2枚以上となる。また、単体型の重ね合わせ検査装置 12では、過去の複数 ロットの測定結果からロット間の変動を推定し、次のロットの測定結果の推定値を求め 、これを用いて露光装置 21の補正用データを生成しても構わない。平均値や推定値 を用いることによって、変動の特異点のデータの影響を低減でき、より安定した補正 が可能となる。
[0058] さらに、上記した実施形態では、組込型の重ね合わせ検查装置 11の画像処理部 4 4と単体型の重ね合わせ検查装置 12の画像処理部 44とで露光装置 21の補正用デ ータを生成する例を説明したが、本発明はこれに限定されない。マシンコントローラ 2 3または工場ホスト 24に出力された測定結果（重ね合わせずれ量と測定点の位置座 標との組み合わせ）に基づいて、マシンコントローラ 23または工場ホスト 24が露光装 置 21の補正用データを生成するようにしても構わない。この場合、マシンコントローラ 23または工場ホスト 24が請求項の「生成手段」に対応する。
[0059] また、上記した実施形態では、データベース 13をリソグラフィシステム 20と重ね合わ せ検查システム 10の外部に設置した力 本発明はこれに限定されなレ、。組込型の重 ね合わせ検查装置 11や単体型の重ね合わせ検查装置 12の内部に設置された記憶 装置の少なくとも 1つを用レ、、その記憶装置にデータ（検査結果)を記憶させ、他の測 定検查装置からデータの読み書きが可能な構成としてもょレ、。 2つの検查装置（11， 1 2)が直接通信し、 2種類の検查結果を比較してもよい。
[0060] さらに、上記した実施形態では、組込型の重ね合わせ検查装置 11と単体型の重ね 合わせ検查装置 12とを 1台ずつ設けたが、 2つの検查装置（11,12)のうち少なくとも 一方を複数台にしてもよい。

Claims

請求の範囲
[1] 搬送容器力 取り出された基板が少なくとも露光工程と現像工程とを経て前記搬送 容器に回収されるまでの経路に組み込まれ、前記現像工程を経た後の前記基板に おけるレジストパターンと下地パターンとの重ね合わせ検查を、前記基板のうち複数 の点で行う第 1検查装置と、
前記経路の外に配置され、前記基板におけるレジストパターンと下地パターンとの 重ね合わせ検査を、前記基板のうち前記第 1検査装置よりも多くの点で行う第 2検査 装置と、
前記第 1検査装置による重ね合わせ検査の結果と前記第 2検査装置による重ね合 わせ検査の結果とに基づいて、前記露光工程の補正用データを生成する生成手段 とを備えた
ことを特徴とする重ね合わせ検査システム。
[2] 請求項 1に記載の重ね合わせ検査システムにおレヽて、
前記生成手段は、前記第 1検査装置による重ね合わせ検査の結果に基づいて前 記補正用データの低次成分を生成すると共に、前記第 2検査装置による重ね合わせ 検査の結果に基づいて前記補正用データの高次成分を生成する
ことを特徴とする重ね合わせ検查システム。
[3] 請求項 2に記載の重ね合わせ検查システムにおいて、
前記生成手段は、前記低次成分を生成した後、前記第 2検査装置による重ね合わ せ検査の結果から前記補正用データの各成分を算出して、該各成分のうち前記低 次成分を取り除くことにより、前記高次成分を生成する
ことを特徴とする重ね合わせ検查システム。
[4] 請求項 1から請求項 3の何れ力 4項に記載の重ね合わせ検查システムにおいて、 前記第 1検查装置は、前記露光工程の前にレジストを塗布して前記露光工程の後 に前記レジストを現像する塗布/現像装置の中に組み込まれ、
前記第 2検査装置は、前記塗布/現像装置の外に配置される
ことを特徴とする重ね合わせ検査システム。
PCT/JP2005/019058 2004-10-26 2005-10-17 重ね合わせ検査システム WO2006046429A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/661,418 US7974804B2 (en) 2004-10-26 2005-10-17 Registration detection system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004310917A JP4449697B2 (ja) 2004-10-26 2004-10-26 重ね合わせ検査システム
JP2004-310917 2004-10-26

Publications (1)

Publication Number Publication Date
WO2006046429A1 true WO2006046429A1 (ja) 2006-05-04

Family

ID=36227672

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/019058 WO2006046429A1 (ja) 2004-10-26 2005-10-17 重ね合わせ検査システム

Country Status (4)

Country Link
US (1) US7974804B2 (ja)
JP (1) JP4449697B2 (ja)
TW (1) TW200618063A (ja)
WO (1) WO2006046429A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5058744B2 (ja) * 2006-10-12 2012-10-24 東京エレクトロン株式会社 基板の測定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び基板の処理システム
US7619737B2 (en) * 2007-01-22 2009-11-17 Asml Netherlands B.V Method of measurement, an inspection apparatus and a lithographic apparatus
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US9329033B2 (en) * 2012-09-05 2016-05-03 Kla-Tencor Corporation Method for estimating and correcting misregistration target inaccuracy
EP3077798B1 (en) * 2013-12-06 2022-06-22 Quidel Corporation Method for reducing analyzer variability using a normalization target
WO2018089076A1 (en) * 2016-11-14 2018-05-17 Kla-Tencor Corporation Lithography systems with integrated metrology tools having enhanced functionalities

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186358A (ja) * 1997-12-22 1999-07-09 Dainippon Screen Mfg Co Ltd 基板処理装置及び基板処理システム
WO2003077291A1 (fr) * 2002-03-12 2003-09-18 Olympus Corporation Procede de fabrication de semi-conducteurs et dispositif d'usinage associe
WO2005083756A1 (ja) * 2004-03-01 2005-09-09 Nikon Corporation 事前計測処理方法、露光システム及び基板処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0005462B1 (de) * 1978-05-22 1983-06-08 Siemens Aktiengesellschaft Verfahren zum Positionieren von zwei aufeinander einzujustierenden Objekten
US4327292A (en) * 1980-05-13 1982-04-27 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
US4431923A (en) * 1980-05-13 1984-02-14 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
US5805290A (en) * 1996-05-02 1998-09-08 International Business Machines Corporation Method of optical metrology of unresolved pattern arrays
JP2000150353A (ja) 1998-11-16 2000-05-30 Seiko Epson Corp 処理装置及び処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186358A (ja) * 1997-12-22 1999-07-09 Dainippon Screen Mfg Co Ltd 基板処理装置及び基板処理システム
WO2003077291A1 (fr) * 2002-03-12 2003-09-18 Olympus Corporation Procede de fabrication de semi-conducteurs et dispositif d'usinage associe
WO2005083756A1 (ja) * 2004-03-01 2005-09-09 Nikon Corporation 事前計測処理方法、露光システム及び基板処理装置

Also Published As

Publication number Publication date
US7974804B2 (en) 2011-07-05
TW200618063A (en) 2006-06-01
TWI373064B (ja) 2012-09-21
JP2006128186A (ja) 2006-05-18
JP4449697B2 (ja) 2010-04-14
US20080215275A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
US7692763B2 (en) Exposure apparatus
JP4213907B2 (ja) リソグラフィーシステムのフォーカス精度を向上させるための方法およびシステム
WO2000019497A1 (fr) Procede d'alignement et procede pour l'obtention d'un dispositif au moyen du procede d'alignement
JP2004265957A (ja) 最適位置検出式の検出方法、位置合わせ方法、露光方法、デバイス製造方法及びデバイス
WO2005096353A1 (ja) アライメント条件決定方法及び装置、並びに露光方法及び装置
WO2006046429A1 (ja) 重ね合わせ検査システム
US6654096B1 (en) Exposure apparatus, and device manufacturing method
JP4873230B2 (ja) 露光方法、露光装置、計測方法及び計測装置
JPH1022190A (ja) 露光装置における位置合わせ誤差補正方法および該方法を用いた露光装置
US7873206B2 (en) Registration detection system
WO2018197146A1 (en) Device manufacturing method
JP2007184343A (ja) 処理方法、処理装置、及びプログラム
US20080079925A1 (en) Processing apparatus
US11300889B2 (en) Metrology apparatus
CN114207527A (zh) 用于控制半导体制造过程的方法
EP4080287A1 (en) Processing system, processing method, measurement apparatus, substrate processing apparatus and article manufacturing method
JP2007220986A (ja) デバイス製造処理方法
JP3962736B2 (ja) 露光装置およびデバイス製造方法
US20070020537A1 (en) Exposure apparatus correction system, exposure apparatus correcting method, and manufacturing method of semiconductor device
WO2021032398A1 (en) Method for controlling a lithographic apparatus
JP2010103438A (ja) パターニング方法、露光システム、プログラム及びデバイス製造方法
JP2012079735A (ja) マスク伸縮補正最適化方法、露光方法及びデバイス製造方法、並びにデバイス製造システム
TWI751628B (zh) 器件製造方法
JP2002203773A (ja) 露光装置
EP3848757A1 (en) Method for controlling a lithographic apparatus

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS KE KG KM KP KZ LC LK LR LS LT LU LV LY MA MG MK MN MW MX MZ NA NG NI NZ OM PG PH PL PT RO RU SC SD SE SK SL SM SY TJ TM TN TR TT TZ UA US UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IS IT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11661418

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05793602

Country of ref document: EP

Kind code of ref document: A1