WO2006046299A1 - マルチチップパッケージおよびその製造方法 - Google Patents

マルチチップパッケージおよびその製造方法 Download PDF

Info

Publication number
WO2006046299A1
WO2006046299A1 PCT/JP2004/016117 JP2004016117W WO2006046299A1 WO 2006046299 A1 WO2006046299 A1 WO 2006046299A1 JP 2004016117 W JP2004016117 W JP 2004016117W WO 2006046299 A1 WO2006046299 A1 WO 2006046299A1
Authority
WO
WIPO (PCT)
Prior art keywords
interposer
chip
pad
wiring
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/016117
Other languages
English (en)
French (fr)
Inventor
Mitsutaka Ikeda
Katsuhito Kikuma
Sachiko Nogami
Yuji Akashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Japan Ltd
Spansion LLC
Original Assignee
Spansion Japan Ltd
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Japan Ltd, Spansion LLC filed Critical Spansion Japan Ltd
Priority to JP2006542176A priority Critical patent/JPWO2006046299A1/ja
Priority to PCT/JP2004/016117 priority patent/WO2006046299A1/ja
Priority to US11/261,174 priority patent/US20060108677A1/en
Publication of WO2006046299A1 publication Critical patent/WO2006046299A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a multichip package configured by stacking semiconductor packages and a manufacturing method thereof.
  • SMCP Stacked Multi-Chip Package
  • This SMCP is a method of stacking multiple chips on an interposer (MCP substrate) and mounting these chips in a single package.
  • the wire bonding technology is a basic mounting technology for electrically connecting a chip and an interposer pad using a wire bonder, and it is impossible to stack chips of the same size at a low cost.
  • flip chip technology is a technology in which a chip with bumps on pads is mounted face down and bonded by underfill. This technology is the best However, there is an advantage that a chip of the same size can be stacked on top of the flip chip using wire bonding technology.
  • FIG. 1 is a diagram for explaining a problem in mounting a laminated chip by combining conventional flip chip technology and wire bonding technology.
  • the lower chip 12 and the upper side are arranged on the main surface of the interposer 11.
  • a part of the SMCP in which the chips 13 are stacked and mounted is shown.
  • a ball grid array solder ball 14 is provided on the back side of the interposer 11, and the lower chip 12 is fixed by using the liquid underfill 15 applied to the front side as an adhesive, and provided on the back side of the lower chip 12.
  • the bumps 17 and the flip pads 18 provided on the surface of the interposer 11 are electrically connected and flip-connected.
  • the bonding pad 16 provided on the main surface of the upper chip 13 and the wire pad 19 provided on the surface of the interposer 11 are connected by a bonding wire 20.
  • FIG. 2 is a diagram for explaining the bank formation method.
  • the wire pad 19 and the chip are mounted.
  • a “bank” 21 having a height of several tens of meters, for example, is provided between the region and the region.
  • the package size is increased by an amount corresponding to the space for forming the bank (generally about lmm), which is required! If the result is contrary to crystallization, there is a problem.
  • the present invention has been made in view of the problem, and the object of the present invention is to provide a wire that can avoid covering the wire pad with an underfill without increasing the knotage size. 'To realize SMCP using flip technology.
  • the present invention includes an interposer having a bonding pad and a semiconductor chip stack fixed on the interposer with an adhesive, and the bonding pad is connected to the semiconductor chip stack by a wire, And not covered by the adhesive.
  • V has a height! /
  • I a multi-chip package.
  • the semiconductor chip positioned at the bottom layer of the stacked body is flip-chip connected to the interposer, and the bonding pad is connected to the semiconductor chip positioned at the top layer of the stacked body by wire.
  • the bonding pad may include an insulator and a conductive pad member provided on the insulator. Further, the bonding pad may include a metal member provided on a wiring provided on the interposer. Further, the bonding pad may include a bump provided on a wiring provided on the interposer. Further, the bonding pad may include a gold bump provided on a wiring provided on the interposer.
  • the bonding pad may include an insulator and a conductor provided on the insulator, and the conductor is a part of the wiring on the interposer.
  • the adhesive may be configured to cover the wiring except for a portion located on the insulator. Further, the adhesive may be in contact with at least the lower part of the bonding pad.
  • the present invention also includes a step of providing an insulator on the interposer, a step of forming a wiring provided as a bonding pad and having a portion covering the insulator, and an adhesive on the interposer. And a step of attaching a semiconductor chip stack to an interposer. In this case, it may further include a step of bonding a wire between the electrode of the semiconductor chip stack and the portion of the wiring on the insulator.
  • the present invention also provides a step of forming a wiring on the interposer, a step of forming a conductive member having a predetermined height on the wiring, and an adhesive on the interposer to stack a semiconductor chip on the interposer.
  • a method of manufacturing a multi-chip package including a step of attaching a body. In this case, the attaching step preferably uses the liquid adhesive.
  • FIG. 1 is a diagram for explaining problems in mounting a multilayer chip by combining flip chip technology and wire bonding technology.
  • FIG. 2 is a diagram for explaining a bank formation method.
  • FIG. 3 is a diagram for explaining the configuration of the SMCP of the present invention.
  • FIG. 4 is a view for explaining the SMCP manufacturing process of Example 1.
  • FIG. 5 is a diagram for explaining the SMCP manufacturing process of Example 2.
  • FIG. 6 is a diagram for explaining the SMCP manufacturing process of Example 3.
  • FIG. 3 is a diagram for explaining the configuration of the SMCP of the present invention, and shows a part of the SMCP in which the lower chip 102 and the upper chip 103 are stacked and mounted on the main surface of the interposer 101. ing.
  • a solder ball 104 is provided on the back side of the interposer 101.
  • This The lower chip 102 is fixed using the underfill 105, which is a liquid thermosetting synthetic resin applied to the front surface side of the interposer 101, as an adhesive, and the bump 107 and the interposer provided on the back surface of the lower chip 102
  • a flip pad 108 provided on the surface of 101 is electrically connected to be flip-connected.
  • a wire bump pad 109 having a height of about 10 m is provided, and the bump pad 109 and the bonding pad 106 provided on the main surface of the upper chip 103 are provided. Connected with bonding wire 110.
  • the pad for wire provided on the surface of the interposer 101 is used as the raised pad 109, so that the lower surface of the lower chip 102 is fixed when the lower chip 102 is fixed to the interposer 101.
  • the underfill 105 that protrudes from the bottom is blocked by the raised portion of the raised pad 109, thereby preventing the “overhang” of the underfill 105 from covering the top of the raised node 109. Therefore, unlike the bank formation method described above, the wire bumps provided on the bonding pads 106 and the interposer 101 provided on the upper chip 103 without requiring a special space for blocking the underfill protrusion.
  • the structure of the raised pad 109 is not limited as long as it can dam up the underfill protrusion and has a wire bonding pad on the top thereof, and the structure of this may be changed as appropriate. Is possible. Specific configuration examples will be described in the following examples.
  • the SMCP of the present invention and the multichip module (MCM) disclosed in Japanese Patent Application Laid-Open No. 11-297927 are for a bonding pad 106 provided on the upper chip 103 and a wire provided on the interposer 101. This is common in that no special space is required to block the underfill protrusion when wire bonding to the raised pad 109.
  • the pad to which the upper chip is wire-bonded is provided on a sub-board specially provided for the upper chip.
  • the present invention includes such a subgroup A board is not required, and the upper chip and the lower chip are mounted on a single substrate. Ie
  • the MCM described in JP-A-11-297927 requires a plurality of sub-substrates for mounting each of a plurality of semiconductor chips, and the plurality of sub-substrates are stacked to constitute the MCM. Therefore, in the manufacturing process, it is essential not only to stack semiconductor chips but also to stack sub-substrates corresponding to individual semiconductor chips.
  • the upper chip 103 and the lower chip 102 are both mounted on a common interposer 101, and the stacking process required when manufacturing the SMCP is applied to the chip. The process will be greatly simplified.
  • FIG. 4 is a diagram for explaining the manufacturing process of the SMCP of the present embodiment.
  • the left diagram is a schematic sectional view and the right diagram is a schematic top view.
  • an interposer 101 serving as a substrate for the SMCP wiring layer of the present invention and an insulator attachment 111 are prepared (FIG. 4 (a)), and then the attachment is made at a predetermined position in the vicinity of the outer periphery on the interposer 101.
  • Adhere 111 and fix it with thermosetting grease (Fig. 4 (b)).
  • the dimension of this attachment 111 is a force that can be changed as appropriate, for example, its height is about 50 m.
  • FIG. 4 is a diagram for explaining the manufacturing process of the SMCP of the present embodiment.
  • FIGS. 4 (a) to (f) the left diagram is a schematic sectional view and the right diagram is a schematic top view.
  • FIG. 4 (b) shows only the attachment 111 provided near the left end of the interposer 101.
  • the interposer requires wire bonding with the bonding pad 106 provided on the upper chip 103. Attachments 111 of the required quantity and size are provided at corresponding locations on 101.
  • the wiring layer 112 is formed on the main surface of the interposer 101.
  • the wiring layer 112 is formed by a general method such as etching, electrolytic plating, or electroless plating.
  • the flip pad 108 and the wiring portion 113 are formed on the main surface of the interposer 101, and if the interposer 101 is a multilayer substrate, a through hole 114 is also formed.
  • a wire pad is formed on the main surface (and side surface) of the attachment 111, and the attachment 111 and the wire node formed on the top thereof constitute the raised pad 109.
  • an underfill 105 is applied so as not to cover the surface of the raised pad 109 (FIG. 4 (d)), and the flip pad 108 provided on the interposer 101 and the lower chip are applied.
  • the lower chip 102 is mounted so that the bump 107 provided on the back surface of the battery 102 is electrically connected (FIG. 4 (e)).
  • the underfill 105 is also pushed and spreads by the back end edge force of the lower chip 102 and oozes out to the side surface of the raised pad 109, for example.
  • the raised pad wired 109 has a sufficient height (eg, 50 m) so that it does not cover the top pad portion of the raised pad 109.
  • the upper chip 103 is laminated on the lower chip 102 fixed on the interposer 101 in this manner, and the bonding pad 106 provided on the upper chip is connected to the raised pad 109 with the bonding wire 110. (Fig. 4 (f)). Thereafter, the multilayer chip is sealed with grease, and a solder ball (not shown) is formed on the back surface of the interposer 101 to complete the SMCP.
  • FIG. 5 is a diagram for explaining the manufacturing process of the SMCP of the present embodiment.
  • the left diagram is a schematic sectional view
  • the right diagram is a schematic top view.
  • the wiring layer 112 is formed on the main surface of the interposer 101 serving as the substrate for the SMCP wiring layer of the present invention.
  • the wiring layer 112 is formed by a general method such as etching, electrolytic plating, or electroless plating.
  • a flip pad 108, a wiring portion 113, and a wire pad are formed at predetermined locations near the outer peripheral portion on the main surface of the interposer 101 (FIG. 5 (a)).
  • a raised pad 109 having a conductive material force such as Cu is formed on each wire pad provided in the vicinity of the outer periphery on the interposer 101 by a conductive paste adhesive or an ultrasonic fusion technique.
  • Join Fig. 5 (b)
  • FIG. 5 (b) only the raised pad 109 provided in the vicinity of the left end of the interposer 101 is shown.
  • the interfacing that requires wire bonding with the bonding pad 106 provided on the upper chip 103 is shown.
  • raised pads 109 of the required quantity and size are provided at corresponding positions on the poser 101.
  • the flip pad 108 provided on the interposer 101 and the lower side are applied.
  • the lower chip 102 is mounted so that the bumps 107 provided on the back surface of the chip 102 are electrically connected (FIG. 5 (d)).
  • the underfill 105 is also pushed by the rear end edge force of the lower chip 102 and spreads, for example, to the side of the raised pad 109.
  • the raised pad 109 has a sufficient height (for example, 50 m), the wire pad portion on the top of the raised pad 109 is not covered.
  • the upper chip 103 is laminated on the lower chip 102 fixed on the interposer 101 in this way, and the bonding pad 106 provided on the upper chip is connected to the raised pad 109 with the bonding wire 110. (Fig. 5 (e)). Thereafter, the multilayer chip is sealed with grease, and a solder ball (not shown) is formed on the back surface of the interposer 101 to complete the SMCP.
  • FIG. 6 is a view for explaining the manufacturing process of the SMCP of the present embodiment, and for each of FIGS. 6A to 6E, the left view is a schematic cross-sectional view, and the right view is a schematic top view.
  • the wiring layer 112 is formed on the main surface of the interposer 101 serving as the substrate for the SMCP wiring layer of the present invention.
  • the wiring layer 112 is formed by a general method such as etching, electrolytic plating, or electroless plating.
  • a flip pad 108 and a wiring portion 113 are formed on the main surface of the interposer 101, and a wire pad is formed at a predetermined location near the outer periphery (FIG. 6A).
  • Au bumps 115 serving as raised pads are joined by thermocompression bonding or the like on individual wire pads provided in the vicinity of the outer periphery on the interposer 101 using a normal ball bonding method.
  • Figure 6 (b) In FIG. 6 (b), only the Au bump 115 provided in the vicinity of the left end of the interposer 101 is illustrated. Wire bonding with the bonding pad 106 provided on the upper chip 103 is required. Needless to say, Au bumps 115 of the required quantity and size are provided at corresponding locations on the interposer 101. Subsequently, underfill 105 is applied so as not to cover the surface of the Au bump 115 (FIG.
  • the flip pad 108 provided on the interposer 101 and the back surface of the lower chip 102 are applied.
  • the lower chip 102 is mounted so as to be electrically connected to the provided bump 107 (FIG. 6 (d)).
  • the underfill 105 is also pushed and spreads by the back end edge force of the lower chip 102, for example, oozes out to the side surface of the Au bump 115.
  • the Au bump 115 has a sufficient height (for example, 50 ⁇ m), the wire pad portion on the top of the Au bump 115 is not covered.
  • the upper chip 103 is laminated on the lower chip 102 fixed on the interposer 101 in this way, and the bonding pad 106 provided on the upper chip is connected to the Au bump 115 by the bonding wire 110. ( Figure 6 (e)). Thereafter, the laminated chip is sealed with grease, and a solder ball (not shown) is formed on the back surface of the interposer 101 to complete the SMCP. According to this method, the formation of the Au bump 115 can be performed using the same apparatus as the bonding apparatus for forming the bonding wire 110, which is advantageous in terms of cost. Industrial applicability
  • the present invention provides an SMCP using a wire 'flip technique that can avoid covering the wire pad with an underfill without increasing the size of the cage.

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

明 細 書
マルチチップパッケージおよびその製造方法
技術分野
[0001] 本発明は半導体パッケージを積層させて構成されるマルチチップパッケージおよび その製造方法に関する。
背景技術
[0002] 近年、携帯電話などの移動体通信端末や ICメモリカードなどの不揮発性記憶媒体 をはじめとする電子部品に対する小型化要求が強くなつてきており、これらの電子部 品を構成する部品点数を削減したり或いは当該構成部品の小型化を図ることで、電 子部品の小型化を実現するための開発が進められている。このような小型化要求に 応えるための重要な技術の一つとして、電子部品の主要構成部品である半導体素子 を効率的（高密度）にパッケージングするための実装技術があり、特に、複数の半導 体素子を積層させてパッケージングすることにより、限られた面積のシステム基板上 に多数の半導体素子を実装する技術が有望と考えられている。
[0003] 複数の半導体素子を積層させて実装する従来技術としては「スタックマルチチップ パッケージ（Stacked Multi-Chip Package: SMCP)」が知られている（例えば、特開平
11 297927号公報を参照）。この SMCPは、複数のチップをインターポーザ（MCP 基板)の上に積層させ、これらのチップを単一のパッケージ内に実装する方法であり
、携帯通信機器に広く用いられている技術である。し力しながら、この SMCPでは、 単一パッケージ内に実装可能なチップの組み合わせや積層可能なチップ数に制限 があり、ワイヤボンディング技術やフィリップチップ技術などの種々の搭載技術を組み 合わせた、 FWS-MCP (Flip Wire Stacked MCP)や WFS—MCP (Wire Flip Stacked MCP)などにより製造を行うこととなる。
[0004] ワイヤボンディング技術は、ワイヤボンダを用いて、チップとインターポーザのパッド を電気的に接続する基本的な実装技術であり、低コストではあるが同サイズのチップ の積層は不可能である。一方、フリップチップ技術は、パッドにバンプを立てたチップ をフェイスダウン実装し、アンダーフィルによって接合する技術である。この技術は最
Figure imgf000004_0001
、が、ワイヤボンディング技術を用いてフリップチップ の上部に同サイズのチップを積層することができるという利点がある。
[0005] 図 1は、従来の、フリップチップ技術とワイヤボンディング技術を組み合わせて積層 チップを実装する際の問題点を説明するための図で、インターポーザ 11の主面上に 下側チップ 12と上側チップ 13を積層して実装した SMCPの一部が図示されている。 インターポーザ 11の裏面側にはボールグリッドアレイのハンダボール 14が設けられ、 表面側に塗布された液体のアンダーフィル 15を接着剤として下側チップ 12が固定さ れ、下側チップ 12の裏面に設けられたバンプ 17とインターポーザ 11の表面に設けら れたフリップ用パッド 18とが電気的に接続されてフリップ接続されている。そして、上 側チップ 13の主面に設けられたボンディングパッド 16とインターポーザ 11の表面に 設けられたワイヤ用パッド 19とは、ボンディングワイヤ 20で接続されている。
[0006] ここで、液体であるアンダーフィル 15を用いてチップの接合を行うフリップチップ技 術では、バンプ 17を立てたフリップ用パッド 18の部分にアンダーフィル 15が塗布さ れていないと、当該未塗布箇所に異物が侵入してチップが剥離してしまうなどの不良 が発生する可能性がある。このため、下側チップ 12の裏面全体にアンダーフィル 15 が行き渡るように、インターポーザ 11の主面にアンダーフィル 15を塗布することが必 要となる。しかしながら、図 1に示したように、 SMCPのインターポーザ 11上にはフリツ プ用パッド 18の他にワイヤ用パッド 19も設けられているため、下側チップ 12をインタ 一ポーザ 11に固定した際に、下側チップ 12の裏面から「はみ出し」た液体のアンダ 一フィル 15がワイヤ用パッド 19を被覆してしまうことが起こり得る。このような被覆が生 じると、上側チップ 13に設けられているボンディングパッド 16とインターポーザ 11に 設けられているワイヤ用パッド 19とをボンディングワイヤ 20で接続することができなく なってしまう。このような問題を解決する手法として「土手形成法」が知られて 、る。
[0007] 図 2は、土手形成法を説明するための図で、この方法では、アンダーフィル 15の「 はみ出し」によるワイヤ用パッド 19の被覆を回避するために、ワイヤ用パッド 19とチッ プ搭載領域との間に、例えばレジストによって形成した高さ数 10 mの「土手」 21を 設ける。下側チップ 12をインターポーザ 11に固定した際に下側チップ 12の裏面から 「はみ出し」たアンダーフィル 15は、この土手 21によって堰き止められ、これによりァ ンダーフィル 15の「はみ出し」によるワイヤ用パッド 19の被覆が回避される。
発明の開示
発明が解決しょうとする課題
[0008] し力しながら、上述した土手形成法では、土手を形成するためのスペース（一般的 には lmm程度）に相当する分だけパッケージサイズが大きくなつてしまい、要求され て!、る小型化に反する結果を生じると 、う問題がある。
[0009] 本発明は、力かる問題に鑑みてなされたもので、その目的とするところは、ノッケー ジサイズを大きくすることなくアンダーフィルによるワイヤ用パッドの被覆を回避するこ とが可能な、ワイヤ'フリップ技術を用いた SMCPを実現することにある。
課題を解決するための手段
[0010] 本発明は、ボンディングパッドを有するインターポーザと、該インターポーザ上に接 着剤により固定された半導体チップ積層体とを備え、前記ボンディングパッドは、ワイ ャによって前記半導体チップ積層体に接続され、かつ前記接着剤により被覆されな
V、高さを有して!/、るマルチチップパッケージである。このマルチチップパッケージにお
V、て、前記積層体の最下層に位置する半導体チップは前記インターポーザにフリツ プチップ接続され、前記ボンディングパッドは前記積層体の最上層に位置する半導 体チップとワイヤ接続されている構成とすることができる。また、前記ボンディングパッ ドは、絶縁物と、該絶縁物の上に設けられた導電性パッド部材とを有する構成とする ことができる。また、前記ボンディングパッドは、前記インターポーザ上に設けられた 配線上に設けられた金属部材を含む構成とすることができる。また、前記ボンディン グパッドは、前記インターポーザ上に設けられた配線上に設けられたバンプを含む構 成とすることができる。また、前記ボンディングパッドは、前記インターポーザ上に設け られた配線上に設けられた金バンプを含む構成とすることができる。また、前記ボン デイングパッドは、絶縁物と該絶縁物の上に設けられた導電体とを有し、該導電体は 前記インターポーザ上の配線の一部である構成とすることができる。また、前記接着 剤は、前記絶縁物上に位置する部分を除 、て前記配線を覆う構成とすることができ る。また、前記接着剤は、前記ボンディングパッドの少なくとも下側部分と接している 構成とすることができる。 [0011] 本発明はまた、インターポーザ上に絶縁物を設ける工程と、ボンディングパッドとし て供されかつ前記絶縁体を覆う部分を有する配線を形成する工程と、前記インター ポーザ上の接着剤により、前記インターポーザに半導体チップ積層体を取り付ける 工程とを有するマルチチップパッケージの製造方法である。この場合、前記半導体チ ップ積層体の電極と、前記絶縁物上の配線の前記部分との間にワイヤをボンディン グする工程を更に含むことができる。
[0012] 本発明はまた、インターポーザ上に配線を形成する工程と、所定の高さを持つ導電 部材を前記配線上に形成する工程と、前記インターポーザ上の接着剤により、前記 インターポーザに半導体チップ積層体を取り付ける工程とを有するマルチチップパッ ケージの製造方法である。この場合、前記取り付ける工程は、液体状の前記接着剤 を用いることが好ましい。
発明の効果
[0013] ノ ッケージサイズを大きくすることなくアンダーフィルによるワイヤ用パッドの被覆を 回避することが可能な、ワイヤ'フリップ技術を用いた SMCPを実現することができる 図面の簡単な説明
[0014] [図 1]フリップチップ技術とワイヤボンディング技術を組み合わせて積層チップを実装 する際の問題点を説明するための図である。
[図 2]土手形成法を説明するための図である。
[図 3]本発明の SMCPの構成を説明するための図である。
[図 4]実施例 1の SMCPの製造プロセスを説明するための図である。
[図 5]実施例 2の SMCPの製造プロセスを説明するための図である。
[図 6]実施例 3の SMCPの製造プロセスを説明するための図である。
発明を実施するための最良の形態
[0015] 以下に、図面を参照して、本発明を実施するための形態について説明する。
[0016] 図 3は、本発明の SMCPの構成を説明するための図で、インターポーザ 101の主 面上に下側チップ 102と上側チップ 103を積層して実装した SMCPの一部が図示さ れている。インターポーザ 101の裏面側にはハンダボール 104が設けられている。こ のインターポーザ 101の表面側に塗布された液体の熱硬化性合成樹脂であるアンダ 一フィル 105を接着剤として下側チップ 102が固定され、下側チップ 102の裏面に設 けられたバンプ 107とインターポーザ 101の表面に設けられたフリップ用パッド 108と が電気的に接続されてフリップ接続されている。また、インターポーザ 101の表面に は、例えば 10 m程度の高さを有するワイヤ用隆起パッド 109が設けられており、こ の隆起パッド 109と上側チップ 103の主面に設けられたボンディングパッド 106とがボ ンデイングワイヤ 110で接続されて 、る。
[0017] 本発明の SMCPにおいては、インターポーザ 101の表面に設けられたワイヤ用パ ッドを隆起パッド 109とすることで、下側チップ 102をインターポーザ 101に固定した 際に下側チップ 102の裏面から「はみ出し」たアンダーフィル 105を、この隆起パッド 109の隆起部によって堰き止め、これによりアンダーフィル 105の「はみ出し」が隆起 ノ^ド 109頂上部を被覆することを回避している。したがって、上述した土手形成法 のように、アンダーフィルのはみ出しを堰き止めるための特別なスペースを必要とする ことなく、上側チップ 103に設けられたボンディングパッド 106とインターポーザ 101 に設けられたワイヤ用隆起パッド 109とをワイヤボンディングすることが可能となり、パ ッケージサイズを大きくすることなくアンダーフィルによるワイヤ用パッドの被覆を回避 することが可能な、ワイヤ'フリップ技術を用いた SMCPを実現することができる。なお 、上記隆起パッド 109の構造は、アンダーフィルのはみ出しを堰き止めることができ、 かつその頂部にワイヤボンディング用のパッドを備えるものであればよぐこれをどの ように構成するかは適宜変更が可能である。具体的な構成例については以下の実施 例において説明する。
[0018] 本発明の SMCPと特開平 11—297927号公報に開示されているマルチチップモジ ユール（MCM)とは、上側チップ 103に設けられたボンディングパッド 106とインター ポーザ 101に設けられたワイヤ用隆起パッド 109とをワイヤボンディングするに際して アンダーフィルのはみ出しを堰き止めるための特別なスペースを必要としない点にお いて共通する。しかしながら、特開平 11— 297927号公報に記載の MCMでは、上側 チップがワイヤボンディングされるパッドは当該上側チップ用に特別に設けられたサ ブ基板上に設けられることとされているのに対して、本発明のものは、かかるサブ基 板を必要とせず、上側チップと下側チップを単一の基板上に実装している。すなわち
、特開平 11— 297927号公報に記載の MCMでは、複数の半導体チップのそれぞれ を実装するための複数のサブ基板を必要とし、これら複数のサブ基板が積層されて MCMが構成されている。したがって、その製造プロセスにおいては、半導体チップ の積層だけではなぐ個々の半導体チップに対応するサブ基板をも積層させる工程 が必須である。これに対して本発明のものは、上側チップ 103と下側チップ 102はと もに共通のインターポーザ 101に実装されるものであって、 SMCPを製造する際に 必要となる積層プロセスはチップに対してのみとされ、その工程が極めて簡素化され ることとなる。
[0019] 以下に、実施例により、本発明をより詳細に説明する。
(実施例 1)
図 4は、本実施例の SMCPの製造プロセスを説明するための図で、図 4 (a)—（f) のそれぞれについて、左図は断面概略図、右図は上面概略図である。先ず、本発明 の SMCPの配線層用の基板となるインターポーザ 101と絶縁体のアタッチメント 111 とを準備し（図 4 (a) )、次に、インターポーザ 101上の外周近傍領域の所定の箇所に アタッチメント 111を熱硬化性の榭脂などにより接着して固定する（図 4 (b) )。なお、こ のアタッチメント 111のディメンジョンは適宜変更可能なパラメータである力、例えば、 その高さは 50 m程度とされる。また、図 4 (b)には、インターポーザ 101の左端部近 傍に設けられたアタッチメント 111のみが記載されている力 上側チップ 103に設けら れたボンディングパッド 106とのワイヤボンディングを必要とするインターポーザ 101 上の対応箇所に、必要な数量とサイズのアタッチメント 111が設けられる。
[0020] アタッチメント 111を固定した後に、インターポーザ 101主面に配線層 112を形成 する。この配線層 112は、エッチング、電解メツキ、あるいは無電解メツキなどの一般 的な手法により形成される。この工程により、インターポーザ 101主面上にはフリップ 用パッド 108と配線部分 113とが形成され、インターポーザ 101が多層基板である場 合にはスルーホール 114も形成される。また、アタッチメント 111の主面（および側面） にはワイヤ用パッドが形成され、アタッチメント 111とその頂部に形成されたワイヤ用 ノ ッドが隆起パッド 109を構成することとなる。 [0021] 配線層 112形成に続いて、隆起パッド 109の表面を被覆しないようにアンダーフィ ル 105を塗布し（図 4 (d) )、インターポーザ 101上に設けたフリップ用パッド 108と下 側チップ 102の裏面に設けられたバンプ 107とが電気的に接続されるように下側チッ プ 102を搭載する（図 4 (e) )。このとき、下側チップ 102がインターポーザ 101側に押 付けられるため、アンダーフィル 105が下側チップ 102の裏面端部力も押し出されて 広がり、例えば隆起パッド 109の側面にまで染み出す。しかし、隆起パッのワイヤド 1 09は充分な高さ（例えば 50 m)を有しているために、隆起パッド 109の頂部用パッ ド部を被覆することはない。
[0022] このようにしてインターポーザ 101上に固定された下側チップ 102上に上側チップ 1 03を積層させ、この上側チップに設けられたボンディングパッド 106が隆起パッド 10 9にボンディングワイヤ 110で接続される（図 4 (f) )。この後、積層チップを榭脂封止し 、インターポーザ 101の裏面に不図示のハンダボールを形成して SMCPが完成する
(実施例 2)
図 5は、本実施例の SMCPの製造プロセスを説明するための図で、図 5 (a)—（e) のそれぞれについて、左図は断面概略図、右図は上面概略図である。先ず、本発明 の SMCPの配線層用の基板となるインターポーザ 101主面に配線層 112を形成す る。この配線層 112は、エッチング、電解メツキ、あるいは無電解メツキなどの一般的 な手法により形成される。この工程により、インターポーザ 101主面上にはフリップ用 ノ ッド 108と配線部分 113、および外周部近傍の所定箇所にワイヤ用パッドが形成さ れる（図 5 (a) )。
[0023] 次に、インターポーザ 101上の外周近傍領域に設けた個々のワイヤ用パッド上に、 Cuなどの導電性材料力もなる隆起パッド 109を、導電性ペースト接着剤や超音波融 着技術などにより接合する（図 5 (b) )。なお、図 5 (b)には、インターポーザ 101の左 端部近傍に設けられた隆起パッド 109のみが記載されている力 上側チップ 103に 設けられたボンディングパッド 106とのワイヤボンディングを必要とするインターポー ザ 101上の対応箇所に、必要な数量とサイズの隆起パッド 109が設けられることはい うまでもない。 [0024] これに続!、て、隆起パッド 109の表面を被覆しな!、ようにアンダーフィル 105を塗布 し（図 5 (c) )、インターポーザ 101上に設けたフリップ用パッド 108と下側チップ 102 の裏面に設けられたバンプ 107とが電気的に接続されるように下側チップ 102を搭載 する（図 5 (d) )。このとき、下側チップ 102がインターポーザ 101側に押付けられるた め、アンダーフィル 105が下側チップ 102の裏面端部力も押し出されて広がり、例え ば隆起パッド 109の側面にまで染み出す。しかし、隆起パッド 109は充分な高さ（例 えば 50 m)を有しているために、隆起パッド 109の頂部のワイヤ用パッド部を被覆 することはない。
[0025] このようにしてインターポーザ 101上に固定された下側チップ 102上に上側チップ 1 03を積層させ、この上側チップに設けられたボンディングパッド 106が隆起パッド 10 9にボンディングワイヤ 110で接続される（図 5 (e) )。この後、積層チップを榭脂封止 し、インターポーザ 101の裏面に不図示のハンダボールを形成して SMCPが完成す る。
(実施例 3)
図 6は、本実施例の SMCPの製造プロセスを説明するための図で、図 6 (a)—（e) のそれぞれについて、左図は断面概略図、右図は上面概略図である。先ず、本発明 の SMCPの配線層用の基板となるインターポーザ 101主面に配線層 112を形成す る。この配線層 112は、エッチング、電解メツキ、あるいは無電解メツキなどの一般的 な手法により形成される。この工程により、インターポーザ 101主面上にはフリップ用 ノ ッド 108と配線部分 113、および外周部近傍の所定箇所にワイヤ用パッドが形成さ れる（図 6 (a) )。
[0026] 次に、インターポーザ 101上の外周近傍領域に設けた個々のワイヤ用パッド上に、 通常のボールボンディング法を用いて、隆起パッドの役割を果たす Auバンプ 115を 、熱圧着等により接合する（図 6 (b) )。なお、図 6 (b)には、インターポーザ 101の左 端部近傍に設けられた Auバンプ 115のみが記載されている力 上側チップ 103に設 けられたボンディングパッド 106とのワイヤボンディングを必要とするインターポーザ 1 01上の対応箇所に、必要な数量とサイズの Auバンプ 115が設けられることはいうま でもない。 [0027] これに続いて、 Auバンプ 115の表面を被覆しないようにアンダーフィル 105を塗布 し（図 6 (c) )、インターポーザ 101上に設けたフリップ用パッド 108と下側チップ 102 の裏面に設けられたバンプ 107とが電気的に接続されるように下側チップ 102を搭載 する（図 6 (d) )。このとき、下側チップ 102がインターポーザ 101側に押付けられるた め、アンダーフィル 105が下側チップ 102の裏面端部力も押し出されて広がり、例え ば Auバンプ 115の側面にまで染み出す。しかし、 Auバンプ 115は充分な高さ（例え ば 50 μ m)を有しているために、 Auバンプ 115の頂部のワイヤ用パッド部を被覆する ことはない。
[0028] このようにしてインターポーザ 101上に固定された下側チップ 102上に上側チップ 1 03を積層させ、この上側チップに設けられたボンディングパッド 106が Auバンプ 115 にボンディングワイヤ 110で接続される（図 6 (e) )。この後、積層チップを榭脂封止し 、インターポーザ 101の裏面に不図示のハンダボールを形成して SMCPが完成する 。この方法によれば、 Auバンプ 115の形成は、ボンディングワイヤ 110を形成するボ ンデイング装置と同じ装置を用いて実行することができるため、コスト上有利である。 産業上の利用可能性
[0029] 本発明は、ノ ッケージサイズを大きくすることなくアンダーフィルによるワイヤ用パッ ドの被覆を回避することが可能な、ワイヤ'フリップ技術を用いた SMCPを提供する。

Claims

請求の範囲 該インターポーザ上に接着剤により固定された半導体チップ積層体とを備え、 前記ボンディングパッドは、ワイヤによって前記半導体チップ積層体に接続され、か つ前記接着剤により被覆されな 、高さを有して 、るマルチチップパッケージ。
[2] 前記積層体の最下層に位置する半導体チップは前記インターポーザにフリップチッ プ接続され、前記ボンディングパッドは前記積層体の最上層に位置する半導体チッ プとワイヤ接続されて 、る請求項 1に記載のマルチチップパッケージ。
[3] 前記ボンディングパッドは、絶縁物と、該絶縁物の上に設けられた導電性パッド部材 とを有する請求項 1または 2に記載のマルチチップパッケージ。
[4] 前記ボンディングパッドは、前記インターポーザ上に設けられた配線上に設けられた 金属部材を含む請求項 1または 2に記載のマルチチップパッケージ。
[5] 前記ボンディングパッドは、前記インターポーザ上に設けられた配線上に設けられた バンプを含む請求項 1又は 2に記載のマルチチップパッケージ。
[6] 前記ボンディングパッドは、前記インターポーザ上に設けられた配線上に設けられた 金バンプを含む請求項 1又は 2記載のマルチチップパッケージ。
[7] 前記ボンディングパッドは、絶縁物と該絶縁物の上に設けられた導電体とを有し、該 導電体は前記インターポーザ上の配線の一部である請求項 1又は 2記載のマルチチ ップノ ッケージ。
[8] 前記接着剤は、前記絶縁物上に位置する部分を除！ヽて前記配線を覆う請求項 7記 載のマルチチップパッケージ。
[9] 前記接着剤は、前記ボンディングパッドの少なくとも下側部分と接している請求項 1か ら 8のいずれか一項記載のマルチチップパッケージ。
[10] インターポーザ上に絶縁物を設ける工程と、
ボンディングパッドとして供されかつ前記絶縁体を覆う部分を有する配線を形成す る工程と、
前記インターポーザ上の接着剤により、前記インターポーザに半導体チップ積層体 を取り付ける工程と を有するマルチチップパッケージの製造方法。
[11] 前記半導体チップ積層体の電極と、前記絶縁物上の配線の前記部分との間にワイ ャをボンディングする工程を含む請求項 10記載の製造方法。
[12] インターポーザ上に配線を形成する工程と、
所定の高さを持つ導電部材を前記配線上に形成する工程と、
前記インターポーザ上の接着剤により、前記インターポーザに半導体チップ積層体 を取り付ける工程と
を有するマルチチップパッケージの製造方法。
[13] 前記取り付ける工程は、液体状の前記接着剤を用いる請求項 12記載の製造方法。
PCT/JP2004/016117 2004-10-29 2004-10-29 マルチチップパッケージおよびその製造方法 Ceased WO2006046299A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006542176A JPWO2006046299A1 (ja) 2004-10-29 2004-10-29 マルチチップパッケージおよびその製造方法
PCT/JP2004/016117 WO2006046299A1 (ja) 2004-10-29 2004-10-29 マルチチップパッケージおよびその製造方法
US11/261,174 US20060108677A1 (en) 2004-10-29 2005-10-28 Multi-chip package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/016117 WO2006046299A1 (ja) 2004-10-29 2004-10-29 マルチチップパッケージおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/261,174 Continuation US20060108677A1 (en) 2004-10-29 2005-10-28 Multi-chip package and method of fabricating the same

Publications (1)

Publication Number Publication Date
WO2006046299A1 true WO2006046299A1 (ja) 2006-05-04

Family

ID=36227551

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/016117 Ceased WO2006046299A1 (ja) 2004-10-29 2004-10-29 マルチチップパッケージおよびその製造方法

Country Status (3)

Country Link
US (1) US20060108677A1 (ja)
JP (1) JPWO2006046299A1 (ja)
WO (1) WO2006046299A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101611481A (zh) * 2007-01-09 2009-12-23 英飞凌科技股份有限公司 半导体封装
US8441123B1 (en) * 2009-08-13 2013-05-14 Amkor Technology, Inc. Semiconductor device with metal dam and fabricating method
KR102365682B1 (ko) 2017-11-13 2022-02-21 삼성전자주식회사 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021920A (ja) * 1998-07-02 2000-01-21 Sony Corp 半導体装置
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP2002231879A (ja) * 2001-01-31 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003234427A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 配線基板、それを用いた半導体装置、それらの製造方法
JP2004193174A (ja) * 2002-12-06 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774471B2 (en) * 2002-04-30 2004-08-10 Intel Corporation Protected bond fingers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021920A (ja) * 1998-07-02 2000-01-21 Sony Corp 半導体装置
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP2002231879A (ja) * 2001-01-31 2002-08-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003234427A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 配線基板、それを用いた半導体装置、それらの製造方法
JP2004193174A (ja) * 2002-12-06 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20060108677A1 (en) 2006-05-25
JPWO2006046299A1 (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
US9281295B2 (en) Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9484333B2 (en) Multi-chip module with stacked face-down connected dies
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US6583502B2 (en) Apparatus for package reduction in stacked chip and board assemblies
US8264068B2 (en) Multi-chip stack package structure
JP4149289B2 (ja) 半導体装置
US20040070083A1 (en) Stacked flip-chip package
US7504717B2 (en) Semiconductor device
US20080174030A1 (en) Multichip stacking structure
JP2001223326A (ja) 半導体装置
US20130299957A1 (en) Semiconductor device
JP2005072587A (ja) Ｂｇａパッケージ、パッケージ積層構造及びその製造方法
JP2008166439A (ja) 半導体装置およびその製造方法
KR20120029169A (ko) 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지
US20060220208A1 (en) Stacked-type semiconductor device and method of manufacturing the same
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
KR20110055985A (ko) 스택 패키지
TWI711131B (zh) 晶片封裝結構
US20230307428A1 (en) Packaging module and electronic device
JP4565931B2 (ja) 半導体装置の製造方法
WO2006046299A1 (ja) マルチチップパッケージおよびその製造方法
CN1845324A (zh) 堆叠式多重积体电路祼晶封装组合结构
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP3669986B2 (ja) 半導体装置及びその製造方法
TW200810078A (en) IC package with face-to-face flip-chip configuration

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 11261174

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

WWP Wipo information: published in national office

Ref document number: 11261174

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006542176

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 04793225

Country of ref document: EP

Kind code of ref document: A1