WO2006034681A1 - Testvorrichtung und verfahren zum testen von analog-digital-wandlern - Google Patents

Testvorrichtung und verfahren zum testen von analog-digital-wandlern Download PDF

Info

Publication number
WO2006034681A1
WO2006034681A1 PCT/DE2005/001673 DE2005001673W WO2006034681A1 WO 2006034681 A1 WO2006034681 A1 WO 2006034681A1 DE 2005001673 W DE2005001673 W DE 2005001673W WO 2006034681 A1 WO2006034681 A1 WO 2006034681A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
test
digital
signal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/001673
Other languages
English (en)
French (fr)
Inventor
Claus Dworski
Heinz Mattes
Sebastian Sattler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2006034681A1 publication Critical patent/WO2006034681A1/de
Priority to US11/692,554 priority Critical patent/US7391349B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1095—Measuring or testing for AC performance, i.e. dynamic testing

Definitions

  • the invention relates to a test device and a method for testing analog-to-digital converters.
  • an AD converter To evaluate the quality of an analog-to-digital converter (AD converter), the values for SNR (signal-to-noise ratio), SINAD (signal-plus-noise-plus-distortion to noise-plus-distortion ratio) are usually used. , SNDR (Signal to Noise-plus-Distortion Ratio), and THD (to-tal dynamic distortion).
  • SNR signal-to-noise ratio
  • SINAD signal-plus-noise-plus-distortion to noise-plus-distortion ratio
  • SNDR Signal to Noise-plus-Distortion Ratio
  • THD total dynamic distortion
  • the invention has for its object to provide a Testvorrich ⁇ device and a method for cost-effective and rapid test th AD converters available.
  • the test apparatus for testing an analog-to-digital converter includes a memory which can be stored e.g. B. is located in a tester.
  • the memory contains the information that is in Form of digital representation of the test signal is present.
  • the memory provides a digital test signal at its output.
  • the test device furthermore contains a digital-to-analog converter (DA converter). This converts the digital test signal into an analog test signal.
  • the analog test signal is sinusoidal and has the frequency ⁇ 0 .
  • the AD converter to be tested is fed with this analog test signal and outputs a digital test response. This is described by the function u out (t).
  • the test response would only differ from the test signal by the quantization error ⁇ (t) producing the quantization.
  • This error is manifested by a quantization noise distributed uniformly over all frequencies. Due to unavoidable imperfections of the transducer, however, harmonic disturbances occur in the frequency spectrum of the test response (] TA m ...), which lie in the case of complete varia- bles of the test signal.
  • the amplitude of the test response may also differ from that of the test signal. In this case, the gain factor (k) is not equal to one.
  • the test response is still superimposed on a DC voltage, which is referred to as offset voltage (u O ff S et) r superimposed.
  • phase shift ( ⁇ 0 ) between the test signal and the test response.
  • FIG. 1 shows the symmetrical basic spectrum of such a signal mixture.
  • the two lines at the normalized frequencies +1 and -1 correspond to the fundamental frequency ⁇ 0 in the formula.
  • the spectral lines at +2, -2, +3 and -3 correspond to the harmonics at twice and three times the fundamental frequency.
  • test response u out (t) is once multiplied by a sine reference signal of amplitude 1 and the angular frequency ⁇ and once by a cosine reference signal of amplitude 1 and the angular frequency ⁇ .
  • the test response u out (t) is N bit wide as a digital signal, thus having an amplitude resolution of N.
  • this principle of mixing is also referred to as homodyne mixing.
  • the test apparatus contains a frequency converter which generates from the digital test signal a sinusoidal digital reference signal having the frequency ⁇ .
  • ⁇ is a whole multiple of the frequency ⁇ 0 .
  • the digital reference signal is m bit wide, its amplitude resolution is thus m, where m is a positive integer.
  • the test device furthermore contains a frequency selector with a phase shifter, with two digital multipliers and with two digital filters.
  • the phase shifter shifts the digital reference signal by ⁇ / 2, thus making a sine signal a cosine signal with the same frequency.
  • the multipliers each have two input channels.
  • a channel designates several channels on which the digital representation of a signal is mapped together. The number of lines corresponds to the width of the channel.
  • the multipliers multiply the signal applied to their first input channel by the signal applied to the second input channel. In this connection, the term input is used for the input channel and the term output channel is used for the output channel.
  • the first multiplier is connected to the digital test response at its first input channel and to the digital reference signal at its second input channel.
  • the second multiplier is connected with its first input channel to the digital test response and on its second input channel to the output of the phase shifter.
  • the products of the harmonic functions can be transformed into sums by means of addition theorems.
  • the frequency spectrum of these sums is shown by way of example in FIG.
  • the frequency spectra of the test response are shifted from their original position, as can be seen in FIG. 1, by the mixture with the reference signal and lie right and left of the frequency of the reference signal.
  • the angular frequency of the reference signal ⁇ five times the angular frequency of the analog test signal ⁇ 0 .
  • the spectrum is therefore arranged around the angular frequencies +5 ⁇ 0 and -5 ⁇ > O.
  • the bandwidth of the signal is smaller than the mixing frequency, the two spectra of the right and left side bands are separated from one another.
  • the normalized bandwidth is equal to three and the normalized mixing frequency of the reference signal is equal to five. There is thus no overlay of the sidebands.
  • the normalized mixing frequency of the reference signal is smaller than the bandwidth of the signal, overlaps of the right and left sidebands occur and a signal component arises at the normalized frequency 0.
  • FIG. 3 shows the frequency spectrum resulting from the mixing of the digital test response with a mixing frequency corresponding to the frequency of the analog test signal.
  • the dashed lines belong to the left, the dotted lines to the right sideband.
  • This is the third harmonic after mixing at ⁇ / ⁇ o ⁇ 4.
  • Other spectra are composed of several parts.
  • the mixing frequency is selected such that zero frequency components of the right and left sidebands appear at the normalized frequency.
  • only those mixing frequencies are used for the test device according to the invention in which only one frequency component of the right sideband and only one frequency component of the left sideband appears at the zero point.
  • the component at zero frequency is exactly the proportion of the fundamental signal having the same frequency as the reference signal.
  • the frequency of the reference signal is selected so that the spectral line of the test response to be examined is shifted into the frequency zero point and thus appears as a transformed offset voltage.
  • the signals Ss (t) and S ⁇ (t) are both composed of a DC component and a sum of AC components.
  • the DC component is the first summand of the above formula.
  • the frequency selector contains digital filters.
  • the filters are connected with their inputs to the outputs of the multipliers and output at their output in each case the DC component of their input signals.
  • These filters can be low-pass filters whose cutoff frequency is sufficiently small and whose edge steepness is chosen to be sufficiently large.
  • Also suitable as filters are circuits which integrate or sum the input signals and determine the average value of the integration or summation. Since the integral gives the value zero over an entire period of a harmonic signal, the alternating components cancel each other out. There remains only the DC component left.
  • phase angle cpo is determined. This can be done, for example, by the following calculation steps.
  • the test device also contains an evaluation / control unit which receives the output signals of the frequency selector.
  • This evaluation / control unit can, for example, receive the signals S s and S K and from this calculate the phase shift (po.
  • the sum of squares of s s and s ⁇ can be formed.
  • the frequency selector of the test apparatus includes two squarers which multiply the output signals of the filters with themselves.
  • the output signals of the two squarers are added by an adder.
  • the Square sum of the signals S 3 and S ⁇ formed.
  • the value for kAo can be calculated from this sum of squares.
  • Uoffset the offset voltage of the test response kA 0 : the amplitude of the fundamental wave of the test response Po: the power component of the fundamental of the test response cpo: the phase angle of the fundamental of the test response relative to the reference signal Ai: the amplitude of the ith harmonic of the test response Pi: the power component the i-th harmonic of the
  • Test response cpi the phase angle of the ith harmonic of the
  • the frequency converter is adjusted by a frequency guide channel so that it changes the frequency, nach ⁇ each other, the frequencies 2 ⁇ 0 and 3 ⁇ 0 aus ⁇ be given as reference signals.
  • the amplitudes, the power components and the phase angles of the second and third harmonic of the test response are also calculated. If the amplitude and / or the phase of its output signal is changed by the frequency guide channel, the output signal can be adapted to the characteristics of the AD converter to be tested.
  • the test device also includes a power measuring unit.
  • This power measuring unit contains a squarer that carries the digital test response with itself multiplied.
  • the squarer is a digital squarer.
  • a mean value image of the power measurement unit forms the mean value from this multiplication and outputs the result to the evaluation / control unit. At its output, the result of this averaging is output. This result is the total power of the test response.
  • the squarer and the averager are digital, ie they process digital signals, is a digital squarer.
  • the characteristic power parameters of the AD converter SNR, SINAD, SNDR and THD can be extracted in the evaluation / control unit from the values for P u- out, U offset f kAo, P o ⁇ f Ai, Pi and cpi.
  • the test apparatus includes a plurality of frequency converters and a plurality of frequency selectors.
  • the frequency converters produce a variety of digital reference signals that differ in frequency. At least two of the frequency selectors are connected to digital reference signals at different frequencies.
  • the outputs of the frequency selectors are connected to the evaluation / control unit. It is thus possible to measure the amplitudes, the power components and the phase angles of several harmonics or of the fundamental wave and of at least one harmonic wave at the same time. This results in a saving of the test time. It is also possible with this parallel connection of frequency converters and frequency selectors that the frequency converters can be changed with regard to their frequency by the evaluation / control unit.
  • the test device can be extended so that an offset compensation is connected to the output of the AD converter to be tested.
  • the proportion u offset of the test response u out (t) is zero and does not need to be determined by the test device.
  • the additional measuring circuit contains a digital first multiplier, to whose input a further digital reference signal is connected, which is generated by a further frequency converter. This further digital reference signal has the same frequency as the analog test signal and the same amplitude resolution as the output signal of the AD converter to be tested.
  • the first multiplier multiplies the further digital reference signal by the factor 2.
  • a phase shifter contained in the additional measuring circuit shifts the output signal of the first multiplier in phase by u / 2.
  • a digital second multiplier multiplies the output signal of the first multiplier element by the output signal of the first multiplier of the frequency selector.
  • the digital third multiplier multiplies the output signal of the phase shifter of the additional measuring circuit by the output signal of the second multiplier of the frequency selector.
  • a subtraction element forms the subtraction from the test signal and the output signal of the addressee.
  • a maximum value determiner determines the maximum value of the output signal of the subtraction element and outputs this.
  • An ideal test response of an analog-to-digital converter contains only frequency components of the input signal.
  • test response of the ideal analog-to-digital converter is determined according to the above formula.
  • the output of the adder gives the test response of an ideal AD converter. This is subtracted from the test response of the analog-to-digital converter to be tested, and then the maximum value of this subtraction is formed. As a result, maximum deviation of the test response of the analog-to-digital converter from the test response of an ideal analog-to-digital converter has been measured.
  • the amplitude resolution of the further reference signal with which the additional measuring circuit is fed is always equal to the amplitude resolution of the AD converter to be tested.
  • the amplitude resolution m of the digital reference signal, with which a frequency selector is fed is preferably greater than the amplitude triggering N of the digital test response.
  • the memory of the test device is usually present in a tester, while the other circuits of the test device are located on a load board. But it is also possible that parts of the test device such as the free converter, the frequency selector, the glossin- unit and the additional measuring unit are fully or partially integrated in the analog-to-digital converter to be tested.
  • the circuits can be partially or completely integrated on the mixed-signal component as a "built-in test unit".
  • Modules already present on the mixed-signal module such as Microcontroller, adder, multiplier and memory can be reconfigured to test the A / D converter.
  • the components on the loadboard are reduced in this case to the DA converter.
  • the control of the test is taken over by an internal microcontroller.
  • the test device can also be partially integrated in FPGA (Field Programmable Gate Array) modules. Such devices are cost effective and necessary changes can be quickly implemented using the FPGA. Also, parts of the test device can be integrated in an external TES ⁇ ter. In the extreme case, the loadboard only consists of the socket into which the module to be tested is plugged.
  • FPGA Field Programmable Gate Array
  • the invention also relates to a method for testing AD converters.
  • a tester is first provided, which is connected to a loadboard.
  • This loadboard contains at least one test socket for testing integrated circuits.
  • the loadboard is equipped with the AD converter to be tested.
  • a digital test signal is generated from which in turn an analog test signal is generated.
  • This analog test signal is applied as an input signal to an AD converter.
  • a digital reference signal is generated from the digital test signal. This is sinusoidal and has the same frequency as the analog test signal or has a frequency that is an integer . Many times the frequency of the analog test signal.
  • the test response is mixed firstly with the sine of the digital reference signal and secondly with the cosine of the digital reference signal to form mixed signals.
  • the Gleichanteile For these Mischsig ⁇ generated by mixing the Gleichanteile be determined. From the Gleichantei ⁇ len of the mixed signals of one of the parameters amplitude, power component or phase angle is determined for a fundamental or harmonic of the test response.
  • the mentioned parameters can be determined without performing a complex FFT (Fast Fourier Transformation).
  • FFT Fast Fourier Transformation
  • Such a system first requires a data transfer from the data acquisition of the tester to a computer unit as well as a complex calculation. First estimates show that a reduction of the test time by a factor of 4 is possible with the method according to the invention.
  • the phase angle can be determined by calculating the arctangent of the quotient of the DC components of the mixture. The DC components are already available from the calculation of the amplitude and are reused to calculate the phase angle.
  • the reference signal is shifted in phase until at S 3 a maximum and S K a minimum is established or at S 3 a minimum and at S K a maximum is established.
  • the frequency of the digital reference signal can be changed and again the steps of mixing the test response, determining the DC components and determining the
  • Parameters are repeated. As a result, parameters for a different fundamental or harmonic wave are determined than in the first test run.
  • the advantage here is that only a few circuits must be available for generating the digital reference signal.
  • the method additionally contains a step of determining the total power of the test response, not only the parameters of the fundamental and harmonic waves can be determined with the same method, but also be considered in relation to the total power.
  • the method can contain a further step, in which the values SNR, SINAD, SNDR, and THD of the AD converter are determined.
  • the parameters which characterize the quality of an AD converter are available in their entirety.
  • test response is compensated with regard to its offset before it is mixed with other signals. This requires the offset at . the calculation of the other parameters is not taken into account.
  • mean value of the signal is formed and stored several times, for example. Subsequently, the average value of these stored average values is formed, stored and subtracted from the signal.
  • a method in which the offset of the test response is compensated includes additional steps.
  • a reference signal with the same frequency as the analog test signal is multiplied by two.
  • the equal shares of Mixed signals are mixed with the cosine and with the sine of this with two multiplied reference signal.
  • the result of these multiplications is added and subsequently subtracted from the test response.
  • the maximum value of this subtraction is determined and yields the maximum deviation of the test response of the analog-to-digital converter from the test response of an ideal analog-to-digital converter.
  • FIG. 1 shows the frequency spectrum of a test response of an analog-to-digital converter.
  • FIG. 2 shows a frequency spectrum that results when the test response of an AD converter is mixed with a reference signal.
  • FIG. 3 shows a frequency spectrum like FIG. 2 with a changed frequency of the reference signal.
  • FIG. 4 shows a test device according to the invention for analyzing an AD converter
  • FIG. 5 shows, in a further embodiment, a test device for an AD converter with which three analyzes can be carried out in parallel.
  • FIG. 6 shows a test apparatus for an AD converter according to FIG. 5, which has been extended by an additional circuit for analysis in the time domain.
  • the description of the exemplary embodiment is based on a case which results from the above-described FIGS. 1 to 3. These are not described here again for the sake of simplicity.
  • FIG. 4 shows in a first embodiment a test device 1 according to the invention. It contains a memory 2, a loadboard 3 and a control channel 4.
  • the memory 2 is a part of a tester not shown in the figure and the control channel 4 is driven by the tester ,
  • the loadboard 3 contains a DA converter 5, a frequency converter 6, a frequency selector 7, a power measuring unit 8 and an evaluation / control unit 9.
  • the AD converter 10 to be tested is connected to the loadboard.
  • the frequency selector 7 includes a phase shifter 11, a digital first multiplier 12, a digital second multiplier 13, a digital first filter 14, a digital second filter 15, two squarers 16 and 17, and an adder 18.
  • the power measurement unit 8 includes a squarer 19 and an averager 20.
  • the output of the memory 2 is via the channel U d with the
  • the input of the frequency selector 6 has as a digital input a certain width n, where n is an integer.
  • the input of the frequency selector 6 is thus an input channel.
  • the terms input for a digital input channel and output for a digital output channel are also used for the following components.
  • the output of the DA converter 5 is via the analog signal u (t) with the AD converter 10 connected.
  • the output channel of the AD converter 10 is via the digital test response u out (t)) with the input channel of the digital squarer 19 of the power measuring unit 8 and with a first input channel of the first multiplier 12 and a first input channel of the second Multipli ⁇ zierer 13 of the frequency selector 7 connected.
  • the digital output channel u out (t) is made up of N lines.
  • the output of the digital squarer 19 of the power measuring unit 8 is connected to the averaged image 20 of the power measuring unit 8.
  • the output of the averaging image 20 is connected via the line P Uout to an input of the evaluation / control unit 9.
  • the output of the frequency converter 6 is connected via the channel r (t) with the phase shifter 11 and the second respectivelysska ⁇ signal of the second multiplier 13 of the frequency selector 7.
  • the channel r (t) consists of N + 1 lines, where 1 is greater than zero.
  • the output of the phase shifter 11 is connected to the second
  • Input channel of the first multiplier 12 of the Frequenzse ⁇ lektors 7 connected.
  • the input of the first filter 14 via the channel S ⁇ (t) with the output of the first multiplier 12 and the input channel of the second filter 15 is via the channel S s (t) with the
  • Output of the second multiplier 13 connected.
  • the output of the first filter 14 is ⁇ to the inputs of the first squaring element 16 through the line S and the output of sau ⁇ th filter 15 is connected via line S 3 with the inputs of the squarer 17th
  • the output of the first squarer 16 is connected via the line S ⁇ 2 both to an input of the adder 18 and to an input of the evaluation / control unit 9.
  • the output of the second quadrant Rers 17 is connected via the line S 3 2 on the one hand to an input of the adder 18 and to an input of the evaluation / control unit 9.
  • the output of the adder is connected via the line P n to the evaluation / control unit 9.
  • An output of the evaluation / control unit 9 is connected via the frequency adjustment channel 21 with an input of the Frequenz ⁇ converter 6.
  • An input of the evaluation / control circuit 9 is connected to the control channel 4.
  • the evaluation / control unit has an output channel 22 which can be connected to the tester.
  • the memory 2 provides the digital test signal u d . From this, the analog test signal u (t) and the reference signal r (t) are generated. At the output of AD converter 10, the digital test response u out (t) is generated.
  • the digital test response U out (t) has as digital signal a resolution of N bits.
  • the digital reference signal r (t) has a larger resolution than the test response and is thus N + 1 bit wide, where 1 represents an integer greater than zero.
  • the digital test response u out (t) is mixed with the reference signal r (t).
  • the results of these mixtures S K (t) and S 3 (t) are filtered with respect to their DC component by means of the filters 14 and 15.
  • the DC components S K and S 3 are squared by means of the squarers 16 and 17.
  • the resulting signals S ⁇ 2 and S s 2 are provided to the evaluation / control unit. Furthermore, the sum of these two signals is generated by the adder 18 and forwarded as P m to the evaluation / control unit
  • the test response u ou t (t) is squared by the squarer 19 in the power measurement unit 8.
  • the result is averaged by the averager 20.
  • the resulting power P UO ut is forwarded to the evaluation / control unit 9. passes.
  • the evaluation / control unit 9 can influence the frequency of the frequency converter 6 via the frequency adjustment channel 21. As a result, amplitudes, phase angles and power components for the fundamental wave and different overshoots of the test response of the AD-Wadler in the evaluation
  • phase angle ⁇ 0 for the fundamental wave can now be calculated on the basis of the input signals S ⁇ 2 and S 3 2 .
  • This phase angle indicates which phase difference exists between the test response and the reference signal. This can be calculated from the two input signals S ⁇ 2 and S 3 2 by means of the above-mentioned calculation rule.
  • the frequency adjustment channel 21 can also be used to change the phase and / or the amplitude of the digital reference signal.
  • the phase of the reference signal r (t) could be shifted, for example, by the frequency adjustment channel until a minimum has formed at S ⁇ 2 or S 3 2 in order to determine the phase angle ⁇ > o.
  • a device would have to be provided in the evaluation / control unit which can calculate a minimum.
  • FIG. 5 shows, in a further embodiment, the test device 1 according to the invention, which represents an extension of the test device 1 according to FIG.
  • the output signal of the first frequency converter 6 was designated ri (t).
  • To the names of the lines within the first frequency selector 7 was also the index 1 attached. Their connections and their function, however, correspond to the connections and the function in FIG. 4.
  • the test device was extended by housing on the passwordboard 3 a second frequency converter 23, a third frequency converter 24, a second frequency selector 25 and a third frequency selector 26.
  • the second frequency converter 23 and the third frequency converter 24 generate from the digital representation of the test signal u d the second reference signal r 2 (t) and the third reference signal r 3 (t).
  • the second frequency selector 25 is fed with the second reference signal r 2 (t) and the third frequency selector 26 with the third reference signal r 3 (t).
  • the first input channels of the first multiplier 12 and of the second multiplier 13 of all the frequency selectors 7, 25, 26 are connected to the digital test response u out (t).
  • the outputs of the frequency selectors 7, 25, 26 are connected to inputs of the evaluation / control unit 9. In contrast to FIG. 4, there is no frequency adjustment channel 21 from the evaluation / control unit to the frequency converters 6, 23 or 24.
  • the reference signals r ⁇ (t), r 2 (t) and r 3 (t) are sinusoidal signals which differ in their frequency.
  • the frequency of ri (t) is ⁇ 0
  • the frequency of r2 (t) is 2 ⁇ 0
  • the frequency of the third reference signal r 3 (t) is 3 ⁇ o.
  • the presented test setup 1 simultaneously determines the amplitudes, the power components and the phase angles of the fundamental wave as well as the second and third harmonic of the test response. Due to the simultaneous measurements carried out, test time is saved.
  • FIG. 6 shows a test device 1 that has been extended compared to the test device of FIG. 5 by an offset compensation 36, a fourth frequency converter 27 and an additional measuring circuit 28. The structure and function of the components already shown in FIG. 5 and their connections below one another remain the same and are therefore not explained again.
  • an offset compensation 36 is connected.
  • the fourth frequency converter 27 is connected with its input to the digital representation of the test signal Ua. At its output it is connected to the fourth reference signal r 4 (t).
  • the additional measuring circuit 28 contains a digital first multiplication element 29, a phase shifter 30, a digital second multiplier 31, a digital third multiplier 32, a digital adder 33, a digital subtraction element 34 and a maximum value determiner 35.
  • a multiplication element has the same function as a multiplier.
  • the first multiplier 29 is connected at its input to the fourth reference signal r 4 (t) and at its output to the phase shifter 30 and the first input of the third multiplier 32.
  • the output of the phase shifter 30 is connected to the first input of the second multiplier 31.
  • the second input of the second multiplier 31 is connected to the output of the first filter 14 of the first frequency selector 7.
  • the second input of the third multiplier 32 is connected to the output of the second filter 15 of the first frequency selector 7.
  • the outputs of the second multiplier 31 and the third multiplier 32 are connected to the two inputs of the adder 33.
  • the output of the adder 33 is connected to the negative input of the subtraction element 34.
  • the test response u out (t) is connected to the positive input of the subtraction element 34.
  • the output of the subtraction element 34 is connected to the input of the maximum value determiner 35.
  • the output of the maximum value determiner 35 is connected to the evaluation / control unit 9 via the line Diff.
  • the offset compensation causes a possible offset of the output signal of the AD converter is compensated so that in the above test response u out (t) the summand
  • the additional measurement circuit compares the test response u out (t) with an ideal test response by subtracting from each other.
  • the ideal test response is generated from the equal parts of the digital test response mixed with the first reference signal ri (t). Subsequently, the maximum value of the difference between ideal and digital test response is determined. Due to the additional measuring circuit, the behavior of the AD converter in the time domain can be analyzed with relatively little effort.
  • the invention is also embodied in the following feature compositions.
  • Integrated module in particular mixed-signal module, on which a test device according to the invention is monolithically integrated.
  • Integrated test circuit according to item 1 which are designed as a field programmable gate array.
  • Needle card for testing integrated circuits or ICs wherein the probe card has an integrated Test ⁇ circuit according to item 1 or 2 and a digital-to-analog converter.
  • Needle card having a test device according to the invention.
  • load board for receiving a probe card for testing integrated circuits or ICs and / or with one or more test sockets for testing integrated circuits or ICs, wherein the loadboard (41, 51, 61) an integrated test circuit (IC 2 , IC 4 ) in accordance with item 1 or 2 or a probe card according to item 4.
  • a tester for generating digital signals which has a test device according to the invention and / or a module according to item 1 or 2 and / or a probe card according to item 3 or 4 and / or a loadboard according to item 5.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Verfahren zum Testen von AD-Wandlern (10) mit den folgenden Schritten: a) Erzeugen eines digitalen Testsignals, b) Erzeugen eines analogen Testsignals als Eingangsignal für den AD-Wandler (10) aus dem digitalen Testsignal, c) Erzeugen eines sinusförmigen, digitalen Referenzsignals, dessen Frequenz gleich oder ein ganzzahliges Vielfaches der Frequenz des analogen Testsignals ist, d) Mischen der Testantwort des AD-Wandlers (10) mit dem Sinus und dem Kosinus des digitalen Referenzsignals zu Mischsignalen, e) Bestimmen der Gleichanteile der Mischsignale, f) Bestimmen mindestens eines der Parameter Amplitude Leistungsanteile und Phasenwinkel für eine Grund- oder Oberwelle der Testantwort aus den Gleichanteilen der Mischsignale.

Description

Beschreibung
Testvorrichtung und Verfahren zum Testen von Analog-Digital- Wandlern
Die Erfindung betrifft eine Testvorrichtung und ein Verfahren zum Testen von Analog-Digital-Wandlern.
Um die Güte eines Analog-Digital-Wandlers (AD-Wandlers) zu beurteilen, werden üblicherweise die Werte für SNR (Signal- Rausch-Verhältnis), SINAD (Signal-plus-Rauschen-plus- Verzerrung zu Rauschen-plus-Verzerrung Verhältnis) , SNDR (Signal zu Rauschen-plus-Verzerrung Verhältnis) , und THD (to¬ tal dynamic distortion) ermittelt. Wie in dem Standard IEEE Std 1241-2000 beschrieben, wird ein AD-Wandler vorzugsweise durch Anlegen eines analogen Signals und anschließender Fast Fourier Transformation (FFT) der Testantwort analysiert. Da¬ bei werden alle Spektralanteile der Testantwort des AD- Wandlers und daraus die Werte für SNR, SINAD, SNDR und THD berechnet. Die FFT Analyse ist sehr rechenintensiv und führt zu langen Testzeiten.
Der Erfindung liegt die Aufgabe zugrunde, eine Testvorrich¬ tung und ein Verfahren zum kostengünstigen und schnellen Tes- ten von AD-Wandlern zur Verfügung zu stellen.
Diese Aufgabe wird durch den Gegenstand der unabhängigen An¬ sprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
Die Testvorrichtung zum Testen eines Analog-Digital-Wandlers (AD-Wandlers) enthält einen Speicher, der sich z. B. in einem Tester befindet. Der Speicher enthält die Information, die in Form der digitalen Repräsentation des Testsignals vorliegt. Der Speicher stellt an seinem Ausgang ein digitales Testsig¬ nal bereit. Die Testvorrichtung enthält weiterhin einen Digi- tal-Analog-Wandler (DA-Wandler) . Dieser wandelt das digitale Testsignal in ein analoges Testsignal um. Das analoge Test¬ signal ist sinusförmig und hat die Frequenz ω0.
u (t)= A0COS (ωot)
Der AD-Wandler, der getestet werden soll, wird mit diesem a- nalogen Testsignal gespeist und gibt eine digitale Testant¬ wort aus. Diese ist durch die Funktion uout(t) beschrieben.
Uout(t)=kA0cos (ωot)+φ0) +∑ Amcos (mωot+φm) +ε (t) +uOffset m=2
Wäre der Wandler ideal, würde sich die Testantwort nur durch den die Quantisierung erzeugenden Quantisierungsfehler ε(t) von dem Testsignal unterscheiden. Dieser Fehler äußert sich durch ein gleichmäßig über alle Frequenzen verteiltes Quanti- sierungsrauschen. Durch unvermeidliche Unvollkommenheiten des Wandlers treten jedoch im Frequenzspektrum der Testantwort harmonische Störungen auf (]T Am... ) , die bei ganzen Vielfa¬ chen des Testsignals liegen. Auch die Amplitude der Testant¬ wort kann sich von der des Testsignals unterscheiden. In die- sem Fall ist der Verstärkungsfaktor (k) ungleich eins. Unter Umständen ist die Testantwort noch von einer Gleichspannung, die als Offset-Spannung bezeichnet wird (uOffSet) r überlagert. Außerdem kommt es zwischen dem Testsignal und der Testantwort zu einer Phasenverschiebung (φ0) .
Figur 1 zeigt das symmetrische Grundspektrum eines solchen Signalgemischs. Die Linie bei der normierten Frequenz ω/ωo=0 repräsentiert die Amplitude der Offsetspannung. Die beiden Linien bei den normierten Frequenzen +1 und -1 entsprechen der Grundfrequenz ω0 in der Formel. Die Spektrallinien bei +2, -2, +3 und -3 entsprechen den Oberwellen bei der doppel- ten und dreifachen Grundfrequenz. Die Spektrallinien der
Oberwellen höherer Ordnung sind in der Figur 1 der Übersicht¬ lichkeit halber nicht gezeigt. Das Quantisierungsrauschen wird durch die breite vertikale Linie oberhalb der Abszisse angezeigt.
Für den Test wird erfindungsgemäß die Testantwort uout(t) ein¬ mal mit einem Sinus-Referenzsignal der Amplitude 1 und der Kreisfrequenz Ω und einmal mit einem Kosinus-Referenzsignal der Amplitude 1 und der Kreisfrequenz Ω multipliziert. Die Testantwort uout(t) ist als digitales Signal N bit breit, hat somit eine Amplitudenauflösung von N. In anderen Gebieten der Technik wird dieses Prinzip der Mischung auch als Homodyn- Mischung bezeichnet.
Die Testvorrichtung enthält dazu einen Frequenzwandler, der aus dem digitalen Testsignal ein sinusförmiges digitales Re¬ ferenzsignal mit der Frequenz Ω erzeugt. Ω ist dabei ein gan¬ zes Vielfaches der Frequenz ω0. Das digitales Referenzsignal ist m bit breit, hat seine Amplitudenauflösung ist somit m, wobei m eine positive ganze Zahl ist.
Die Testvorrichtung enthält weiterhin einen Frequenzselektor mit einem Phasenverschieber, mit zwei digitalen Multiplizie¬ rern und mit zwei digitale Filtern. Der Phasenverschieber verschiebt das digitale Referenzsignal um π/2, macht somit aus einem Sinussignal ein Kosinussignal mit der selben Fre¬ quenz. Die Multiplizierer haben jeweils zwei Eingangskanäle. Ein Kanal bezeichnet in diesem Zusammenhang mehrere Leitun- gen, auf denen gemeinsam die digitale Repräsentation eines Signals abgebildet wird. Die Anzahl der Leitungen entspricht der Breite des Kanals. Die Mulitplizierer multiplizieren das Signal, das an ihrem ersten Eingangskanäle anliegt, mit dem Signal, das am zweiten Eingangskanal anliegt. In diesem Zu¬ sammenhang wird für Eingangskanal auch der Ausdruck Eingang und für den Ausgangskanal der Ausdruck Ausgangskanal verwen¬ det. Der erste Multiplizierer ist an seinem ersten Eingangs¬ kanal mit der digitalen Testantwort und an seinem zweiten Eingangskanal mit dem digitalen Referenzsignal verbunden. Der zweite Multiplizierer ist mit seinem ersten Eingangskanal an der digitalen Testantwort und an seinem zweiten Eingangskanal mit dem Ausgangssignal des Phasenverschiebers angeschlossen.
Daraus ergeben sich die beiden Signale Sκ(t) und Ss(t), die aus Summen von Mischprodukten bestehen.
S3(t)=kAosin (Ωt) cos (ωot+φo) +J] Ansin(Ωt) cos (nωot+φn)
«=2
+sin(Ωt) (ε(t)+uoffset)
Sκ (t ) =kA0cos (Ωt ) cos (ωot+φo) + J] Ancos (Ωt ) cos (nωot+φn)
«=2
+cos (Ωt) ( ε (t) +uOffset)
Die Produkte der harmonischen Funktionen lassen sich mit HiI- fe der Additionstheoreme zu Summen umformen.
kA kA
Ss (t ) = — £ sin ( (Ω-coo ) t-φo) +— - sin ( (Ω+ωo) t+φo )
1 M M
+ — J] Amsin ( (Ω-mωo) t-φm) +- J] Amsin ( (Ω+mω0) t+φm)
2 m=2 2 m=2
+ sin (Ωt ) ( ε (t ) +uOffSet ) W
IcA kA
Sκ(t)= —-cos ( (Q-CO0) t-φ0) +—-cos ( (Ω+ω0)t+φ0)
1 M 1 Af
+ -J] Amcos ( (Ω-mω0)t-φj +- ∑ Amcos ( (Ω+mω0) t+φj
+ cos (Ωt) (ε (t)+uOffsβt)
Das Frequenzspektrum dieser Summen wird beispielhaft in Figur 2 gezeigt. Die Freguenzspektren der Testantwort werden aus ihrer ursprünglichen Lage, wie sie in Figur 1 zu sehen ist, durch die Mischung mit dem Referenzsignal verschoben und kom¬ men rechts und links der Frequenz des Referenzsignals zu lie- gen. In Figur 2 ist die Kreisfrequenz des Referenzsignals Ω fünfmal so groß wie die Kreisfrequenz des analogen Testsig¬ nals ω0. Das Spektrum ist deshalb um die Kreisfrequenzen +5 ω0 und -5 <Ä>O angeordnet.
Ist die Bandbreite des Signals kleiner als die Mischfrequenz, so sind die beiden Spektren des rechten und linken Seitenban¬ des voneinander separiert. In Figur 2 ist die normierte Band¬ breite gleich drei und die normierte Mischfrequenz des Refe¬ renzsignals gleich fünf. Es kommt somit zu keiner Überlage- rung der Seitenbänder.
Ist die normierte Mischfrequenz des Referenzsignals dagegen kleiner als die Bandbreite des Signals, kommt es zu Überlap¬ pungen des rechten und linken Seitenbandes und es entsteht ein Signalanteil bei der normierten Frequenz 0.
Figur 3 zeigt das Frequenzspektrum, das sich aus der Mischung der digitalen Testantwort mit einer Mischfrequenz, die der Frequenz des analogen Testsignals entspricht, ergibt. Die ge- strichelten Linien gehören zum linken, die gepunkteten Linien zum rechten Seitenband. So zeigt sich die dritte Oberwelle nach dem Mischen bei ω/ωo=±4. Andere Spektren setzen sich aus mehreren Anteilen zusammen. So enthält das Spektrum bei ω/ωo=+2 Anteile der Grundfrequenz (große Amplitude) und der dritten Oberwelle (kleine Amplitude) .
In der Figur 3 ist im Vergleich zu Figur 2 die Mischfrequenz so gewählt, dass bei der normierten Frequenz Null Frequenz¬ komponenten der rechten und des linken Seitenbandes erschei¬ nen. Generell werden für die erfindungsgemäße Testvorrichtung nur solche Mischfrequenzen verwendet, bei denen im Nullpunkt nur eine Frequenzkomponente des rechten und nur eine Fre¬ quenzkomponente des linken Seitenbandes erscheint. In Figur 3 ist die Komponente bei der Frequenz Null genau der Anteil des Grundsignals, der die gleiche Frequenz wie das Referenzsignal besitzt.
Durch gezielte Einstellung der Frequenz des Referenzsignals ist es damit möglich, jede Frequenzkomponente an einem be¬ stimmten Punkt im Frequenzspektrum zu schieben. Damit kann man einen bestimmten Frequenzanteil vom Rest des Signals se¬ parieren und getrennt analysieren.
Die Frequenz des Referenzsignals wird so gewählt, dass die zu untersuchende Spektrallinie der Testantwort in den Frequenz- nullpunkt verschoben wird und so als transformierte Offset¬ spannung in Erscheinung tritt.
Wählt man Ω=ω0 wie in Figur 3, so wird die Spektrallinie der Grundfrequenz des Testsignals zum einem in den Nullpunkt der Frequenzachse und zum anderen zu seiner doppelten Frequenz verschoben. kA kA
S8 (t ) /Q-UO = — ^ sin ( -φo) + — - sin (2ω0t+φ0)
Λ M M 1 M M
+ — ∑ Amsin ( (ωo-mωo ) t-φm) +- ]T Amsin ( (ωo+mωo ) t+φm)
2 „ι=2 2 m=2
+ sin (ωot ) ( ε (t ) +uoffset)
kA kA
Sκ (t) /Ω=ωo=-r 1 COS ( -cpo) + — ^- cos (2ω0t+φ0)
1 Af 1 M
+ ~ ∑ Amcos ( (ωo-mωo ) t-φm) +- J] Amcos ( (ωo+mωo ) t+φm)
•^ m=2 ^ »;=2
+ cos (ωot) (ε (t)+uoffSet)
Die Signale Ss (t) und Sκ(t) setzen sich beide aus einem Gleichanteil und einer Summe von Wechselanteilen zusammen. Der Gleichanteil ist der erste Summand der obigen Formel.
Zur Bestimmung des Gleichanteils enthält der Frequenzselektor digitale Filter. Die Filter sind mit ihren Eingängen an die Ausgänge der Multiplizierer angeschlossen und geben an ihrem Ausgang jeweils den Gleichanteil ihrer Eingangssignale aus. Diese Filter können Tiefpassfilter, deren Grenzfrequenz hin¬ reichend klein und deren Flankensteilheit ausreichend groß gewählt ist, sein. Als Filter kommen auch Schaltungen, die die Eingangssignale integrieren oder summieren und den Mit¬ telwert der Integration bzw. Summierung ermitteln, in Frage. Da das Integral über eine ganze Periode eines harmonischen Signals den Wert Null ergibt, löschen sich die Wechselanteile aus. Es bleibt nur noch der Gleichanteil übrig.
Danach liegen die beiden Werte Ss und Sκ vor.
Ss=---sin(-φo)
2 kA
Sκ=-—2-cos(-φ0) Beide Ausdrücke enthalten noch den unbekannten Phasenwinkel φ0 zwischen der Grundfrequenz der digitalen Testantwort des Analog-Digital-Wandlers und dem Referenzsignal.
Um die Amplitude der Grundfrequenz des Testsignals aus Ss und Sκ zu bestimmen, gibt es zwei Möglichkeiten. Bei der ersten Möglichkeit wird der Phasenwinkel cpo ermittelt. Dies kann beispielsweise durch die folgenden Rechenschritte erfolgen.
Sκ ∞s(-φ0)
Figure imgf000010_0001
Die Testvorrichtung enthält auch eine Auswerte-/Steuer- einheit, die die Ausgangssignale des Frequenzselektors emp¬ fängt. Diese Auswerte-/Steuereinheit kann beispielsweise die Signale Ss und Sκ empfangen und daraus die Phasenverschiebung (po berechnen.
Bei der zweiten Möglichkeit kann die Quadratsumme von Ss und Sκ gebildet werden.
Figure imgf000010_0002
Figure imgf000010_0003
Vorzugsweise enthält der Frequenzselektor der Testvorrichtung zwei Quadrierer, die die Ausgangssignale der Filter mit sich selbst multiplizieren. Die Ausgangssignale der beiden Quadrierer werden von einem Addierer addiert. Somit wird die Quadratsumme der Signale S3 und Sκ gebildet. In der Auswer¬ te/Steuereinheit kann aus dieser Quadratsumme der Wert für kAo berechnet werden.
Somit hat man die Amplitude der Grundwelle der Testantwort bestimmt. Wird nun in die Formel S3 (t) für Ω die ganzen Viel¬ fachen der Frequenz ωo sowie die Frequenz 0 eingesetzt, ste¬ hen die folgenden Informationen zur Verfügung:
Uoffset: die Offsetspannung der Testantwort kA0: die Amplitude der Grundwelle der Testantwort Po: der Leistungsanteil der Grundwelle der Testantwort cpo: der Phasenwinkel der Grundwelle der Testantwort bezogen auf das Referenzsignal Ai: die Amplitude der i-ten Oberwelle der Testantwort Pi: der Leistungsanteil der i-ten Oberwelle der
Testantwort cpi: der Phasenwinkel der i-ten Oberwelle der
Testantwort bezogen auf das Referenzsignal.
Wenn der Frequenzwandler durch einen Frequenzführungskanal so eingestellt wird, dass er die Frequenz ändert, können nach¬ einander die Frequenzen 2ω0 und 3ω0 als Referenzsignale aus¬ gegeben werden. So werden auch die Amplituden, die Leistungs- anteile und die Phasenwinkel der zweiten und dritten Oberwel¬ le der Testantwort berechnet. Wenn die Amplitude und/oder die Phase seines Ausgangssignals durch den Frequenzführungskanal verändert wird, kann das Ausgangssignal den Eigenschaften des zu testenden AD-Wandlers angepasst werden.
Vorteilhafterweise enthält die Testvorrichtung auch eine Leistungsmesseinheit. Diese Leistungsmesseinheit enthält ei¬ nen Quadierer, der die digitale Testantwort mit sich selbst multipliziert. Der Quadierer ist ein digitaler Quadrierer. Ein Mittelwertbilder der Leistungsmesseinheit bildet den Mit¬ telwert aus dieser Multiplikation und gibt das Ergebnis an die Auswerte-/Steuereinheit. An seinem Ausgang wird das Er- gebnis dieser Mittelwertbildung ausgegeben. Dieses Ergebnis ist die Gesamtleistung der Testantwort. Der Quadierer und der Mittelwertbilder sind digital, d.h. sie verarbeiten digitale Signale, ist ein digitaler Quadrierer. Aus den Werten für Pu_ out, Uoffsetf kAo, Por φof Ai, Pi und cpi lassen sich die charakte- ristischen Leistungsparameter des AD-Wandlers SNR, SINAD, SNDR und THD in der Auswerte-/Steuereinheit extrahieren.
In einer weiteren Ausführungsform enthält die Testvorrichtung eine Vielzahl von Frequenzwandlern und eine Vielzahl von Fre- quenzselektoren. Die Frequenzwandler erzeugen eine Vielzahl von digitalen Referenzsignalen, die sich hinsichtlich ihrer Frequenz unterscheiden. Mindestens zwei der Frequenzselekto- ren sind an digitale Referenzsignale mit unterschiedlichen Frequenzen angeschlossen. Die Ausgänge der Frequenzselektoren sind mit der Auswerte-/Steuereinheit verbunden. Somit ist es möglich, die Amplituden, die Leistungsanteile und die Phasen¬ winkel mehrerer Oberwellen bzw. der Grundwelle und mindestens einer Oberwelle gleichzeitig zu messen. Damit ergibt sich ei¬ ne Einsparung der Testzeit. Auch möglich ist bei dieser Pa- rallelschaltung von Frequenzwandlern und Frequenzselektoren, dass die Frequenzwandler hinsichtlich ihrer Frequenz durch die Auswerte-/Steuereinheit verändert werden können.
Die Testvorrichtung kann dahingehend erweitert werden, dass an den Ausgang des zu testenden AD-Wandlers eine Offsetkom¬ pensation angeschlossen wird. Dadurch ist der Anteil uOffset der Testantwort uout(t) Null und braucht nicht durch die Test¬ vorrichtung ermittelt zu werden. Durch das Vorsehen einer Zusatzmessschaltung kann die maxima¬ le Abweichung der Testantwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers gemes- sen werden. Die Zusatzmessschaltung enthält ein digitales erstes Multiplizierglied, an dessen Eingang ein weiteres di¬ gitales Referenzsignal angeschlossen wird, das durch einen weiteren Frequenzwandler erzeugt wird. Dieses weitere digita¬ le Referenzsignal hat die gleiche Frequenz wie das analoge Testsignal und die gleiche Amplitudenauflösung wie das Aus¬ gangssignal des zu testenden AD-Wandlers. Das erste Multipli¬ zierglied multipliziert das weitere digitale Referenzsignal mit dem Faktor 2. Einen Phasenverschieber, der in der Zusatz¬ messschaltung enthalten ist, verschiebt das Ausgangssignal des ersten Multipliziergliedes in der Phase um u/2. Ein digi¬ tales zweites Multiplizierglied multipliziert das Ausgangs¬ signal des ersten Multipliziergliedes mit dem Ausgangssignal des ersten Multiplizierers des Frequenzselektors. Das digita¬ le dritte Multiplizierglied multipliziert das Ausgangssignal des Phasenverschiebers der Zusatzmessschaltung mit dem Aus¬ gangssignal des zweiten Multiplizierers des Frequenzselek¬ tors. In der Zusatzmessschaltung ist ein Addierer vorhanden, mit dem die Summe aus dem zweiten und dritten Multiplizier¬ glied gebildet wird. Ein Subtraktionsglied bildet die Sub- traktion aus dem Testsignal und dem Ausgangssignal des Addie¬ rers. Ein Maximalwertermittler ermittelt den Maximalwert des Ausgangssignals des Subtraktionsglieds und gibt diesen aus. Eine ideale Testantwort eines Analog-Digital-Wandlers enthält nur Frequenzanteile des Eingangssignals.
uOut , ideai=kA0cos ( ωot+φo )
Nach den Additionstheorem ergibt sich Uout/ ideai=kA0 ( cos (φ0) cos (ωot ) -sin (φo) sin ( ωot ) )
Die Amplituden entsprechen nun genau der Hälfte der Werte von S3 und Sκ, so dass man auch schreiben kann
Uout,ideai=2 (Sκcos (ωot) +Sssin (ωot) )
In der Zusatzmessschaltung wird die Testantwort des idealen Analog-Digital-Wandlers gemäss der obigen Formel ermittelt.
Das Ausgangssignal des Addierers ergibt die Testantwort eines idealen AD-Wandlers. Diese wird von der Testantwort des zu testenden Analog-Digital-Wandlers abgezogen und anschließend der Maximalwert dieser Substraktion gebildet. Dadurch ist ma- ximale Abweichung der Testantwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers ge¬ messen worden.
Die Amplitudenauflösung des weiteren Referenzsignals, mit dem die Zusatzmessschaltung gespeist wird, ist immer gleich der Amplitudenauflösung des zu testenden AD-Wandlers. Dagegen ist ist die Amplitudenauflösung m des digitalen Referenzsignals, mit dem ein Frequenzselektor gespeist wird, vorzugsweise grö¬ ßer als die Amplitudenauslösung N der digitalen Testantwort. Dadurch wird der durch das Referenzsignal erzeugte Quantisie¬ rungsfehler verringert. Je größer dabei der Unterschied zwi¬ schen m und N ist, umso weniger verfälscht dieser Quantisie¬ rungsfehler das Messergebnis.
Der Speicher der Testvorrichtung ist üblicherweise in einem Tester vorhanden, während die anderen Schaltungen der Test¬ vorrichtung sich auf einem Load Board befinden. Es ist aber auch möglich, dass Teile der Testvorrichtung wie die Fre- quenzwandler, die Frequenzselektoren, die Leistungsmessein- heit und die Zusatzmesseinheit ganz oder teilweise in dem zu testenden Analog-Digital-Wandler integriert werden.
Besonders wenn der AD-Wandler ein Modul eines Mixed-Signal- Bausteins ist, können die Schaltungen teilweise oder komplett auf dem Mixed-Signal-Baustein als "Built In Seif Test Ein¬ heit" integriert werden. Module, die bereits auf dem Mixed- Signal-Baustein vorhanden sind, wie z. B. Microcontroler, Ad- dierer, Multiplizierer und Speicher, können für den Test des AD-Wandlers umkonfiguriert werden. Die Komponenten auf dem Loadboard reduzieren sich in diesem Fall auf den DA-Wandler. Die Steuerung des Tests wird von einem internen Mikrocontro- ler übernommen.
Zukünftige Produkte mit erhöhten Sicherheitsanforderungen können somit während des regulären Betriebes Selbsttestzyklen durchführen. So würde z. B. beim Starten eines KFZ automa¬ tisch die Elektronik für sicherheitsrelevante Funktionen wie z. B. ABS oder Airbag überprüft werden. Dies erfordert die Selbsttestfähigkeit der Halbleiterbausteine. Das in dieser Erfindung beschriebene Konzept eignet sich durch seine gerin¬ gen Anforderungen an zusätzliche elektronische Schaltungen in besonderer Weise für eine Selbsttestimplementierung in den Baustein.
Die Testvorrichtung kann auch teilweise in FPGA (Field Programmable Gate Array) Bausteinen integriert wer¬ den. Solche Bausteine sind kostengünstig und erforderliche Änderungen können mit Hilfe der FPGA schnell implementiert werden. Auch können Teile der Testvorrichtung in einem externen Tes¬ ter integriert werden. Das Loadboard besteht im äußersten Fall nur noch aus dem Sockel, in den der zu testende Baustein gesteckt wird.
Die Erfindung betrifft auch ein Verfahren zum Testen von AD- Wandlern. Dazu wird zunächst ein Tester bereitgestellt, der mit einem Loadboard verbunden ist. Dieses Loadboard enthält mindestens einen Testsockel zum Testen von integrierten Schaltkreisen. Das Loadboard wird mit dem zu testenden AD- Wandler bestückt. Es wird ein digitales Testsignal erzeugt, aus dem wiederum ein analoges Testsignal generiert wird. Die¬ ses analoge Testsignal wird als Eingangssignal an einen AD- Wandler angelegt. Zudem wird aus dem digitalen Testsignal ein digitales Referenzsignal erzeugt. Dieses ist sinusförmig und hat die gleiche Frequenz wie das analoge Testsignal oder hat eine Frequenz, die ein ganzzahliges .Vielfaches der Frequenz des analogen Testsignals ist. Die Testantwort wird zum einen mit dem Sinus des digitalen Referenzsignals und zum anderen mit dem Kosinus des digitalen Referenzsignals zu Mischsigna¬ len gemischt. Für diese durch das Mischen erzeugten Mischsig¬ nale werden die Gleichanteile bestimmt. Aus den Gleichantei¬ len der Mischsignale wird für eine Grund- oder Oberwelle der Testantwort einer der Parameter Amplitude, Leistungsanteil oder Phasenwinkel bestimmt. Mittels dieses Verfahrens können die genannten Parameter bestimmt werden, ohne eine aufwendige FFT (Fast Fourier Transformation) durchzuführen. Eine solche benötigt zunächst einen Datentransfer von der Datenaufnahme des Testers zu einer Recheneinheit sowie eine aufwendige Be- rechnung. Erste Abschätzungen ergeben, dass mit dem erfin¬ dungsgemäßen Verfahren eine Reduktion der Testzeit um den Faktor 4 möglich ist. Der Phasenwinkel kann durch Berechnung des Arcustangens des Quotienten der Gleichanteile der Mischung ermittelt werden. Die Gleichanteile stehen aus der Berechnung der Amplitude schon zur Verfügung und werden zur Berechnung des Phasenwin- kels wiederverwendet.
Wenn das Verfahren dahingehend erweitert wird, dass der Pha¬ senwinkel der Grundwelle der Testantwort mittels eines Ver- schiebens der Phase des digitalen Referenzsignals bestimmt wird, so wird vermieden, dass zur Berechnung des Phasenwin¬ kels ein Arcustangens ermittelt werden muss, was relativ auf¬ wendig ist. Stattdessen wird das Referenzsignal so lange in der Phase verschoben, bis sich bei S3 ein Maximum und Sκ ein Minimum einstellt oder sich bei S3 ein Minimum und bei Sκ ein Maximum einstellt.
Wenn statt nur eines digitalen Referenzsignals mehrere digi¬ tale Referenzsignale, die sich hinsichtlich ihrer Frequenz unterscheiden, erzeugt werden und diese digitalen Referenz- Signale gleichzeitig mit der Testantwort gemischt werden, so können Parameter für verschiedene Oberwellen oder für Grund- und Oberwellen gleichzeitig ermittelt werden. Diese Paralle- lisierung erspart Testzeit und Aufwand für die Steuerung des Verfahrens.
Nachdem die Parameter Amplitude, Leistungsanteil und Phasen¬ winkel für eine Grund- oder Oberwelle der Testantwort gemes¬ sen wurden, kann die Frequenz des digitalen Referenzsignals verändert werden und wieder die Schritte des Mischens der Testantwort, Bestimmen der Gleichanteile und Bestimmen der
Parameter wiederholt werden. Dadurch werden Parameter für ei¬ ne andere Grund- oder Oberwelle als beim ersten Testdurchgang ermittelt. Vorteilhaft dabei ist, dass nur wenige Schaltungen zur Erzeugung des digitalen Referenzsignals zur Verfügung stehen müssen.
Wenn das Verfahren zusätzlich einen Schritt des Bestimmens der Gesamtleistung der Testantwort enthält, können mit dem selben Verfahren nicht nur die Parameter der Grund- und Ober¬ wellen bestimmt werden, sondern auch im Verhältnis zur Ge¬ samtleistung betrachtet werden.
Das Verfahren kann nach Ermittlung der Parameter Amplitude, Phasenwinkel, Leistungsanteil der Grund- und Oberwellen und der Gesamtleistung der Testantwort einen weiteren Schritt enthalten, bei dem die Werte SNR, SINAD, SNDR, und THD des AD-Wandlers ermittelt werden. Somit stehen die Parameter, die die Güte eines AD-Wandlers charakterisieren, in ihrer Gesamt¬ heit zur Verfügung.
Vorteilhaft ist es, wenn die Testantwort bezüglich ihres Off¬ sets kompensiert wird, bevor sie mit anderen Signalen ge- mischt wird. Dadurch braucht der Offset bei. der Berechnung der übrigen Parameter nicht berücksichtigt zu werden. Um einen Offset eines Signals zu kompensieren, wird bei¬ spielsweise mehrfach der Mittelwert des Signals gebildet und gespeichert. Anschließend wird der Mittelwert dieser gespei- cherten Mittelwerte gebildet, gespeichert und von dem Signal abgezogen.
Um die maximale Abweichung der Testantwort des Analog-Digi- tal-Wandlers von einer Testantwort eines idealen Analog-Digi- tal-Wandlers zu berechnen, enthält ein Verfahren, bei dem der Offset der Testantwort kompensiert ist, zusätzliche Schritte. Ein Referenzsignal mit der gleichen Frequenz wie das analoge Testsignal wird mit zwei multipliziert. Die Gleichanteile der Mischsignale werden mit dem Kosinus bzw. mit dem Sinus dieses mit zwei multiplizierten Referenzsignals gemischt. Das Ergeb¬ nis dieser Multiplikationen wird addiert und anschließend von der Testantwort abgezogen. Der Maximalwert dieser Subtraktion wird ermittelt und ergibt die maximale Abweichung der Test¬ antwort des Analog-Digital-Wandlers von der Testantwort eines idealen Analog-Digital-Wandlers.
Die Erfindung ist in den Zeichnungen anhand von Ausführungs- beispielen näher veranschaulicht.
Figur 1 zeigt das Frequenzspektrum einer Testantwort eines Analog-Digital-Wandlers.
Figur 2 zeigt ein Frequenzspektrum, das sich ergibt, wenn die Testantwort eines AD-Wandlers mit einem Refe¬ renzsignal gemischt wird.
Figur 3 zeigt ein Frequenzspektrum wie Figur 2 bei verän- derter Frequenz des Referenzsignals.
Figur 4 zeigt in eine erfindungsgemäße Testvorrichtung zur Analyse eines AD-Wandlers
Figur 5 zeigt in einer weiteren Ausführungsform eine Test¬ vorrichtung für einen AD-Wandler, mit der drei Ana¬ lysen parallel durchgeführt werden können.
Figur 6 zeigt eine Testvorrichtung für einen AD-Wandler nach Figur 5, die um eine Zusatzschaltung zur Ana¬ lyse im Zeitbereich erweitert wurde. Im folgenden wird zur Beschreibung des Ausführungsbeispiels von einem Fall ausgegangen, der sich aus den schon oben be¬ schriebenen Figuren 1 bis 3 ergibt. Diese werden hier der Einfachheit halber nicht noch einmal beschrieben.
Figur 4 zeigt in einer ersten Äusführungsform eine erfin¬ dungsgemäße Testvorrichtung 1. Sie enthält einen Speicher 2, ein Loadboard 3 und einen Steuerkanal 4. Der Speicher 2 ist ein Teil eines nicht in der Figur gezeigten Testers und der Steuerkanal 4 wird durch den Tester getrieben.
Das Loadboard 3 enthält einen DA-Wandler 5, einen Frequenz¬ wandler 6, einen Frequenzselektor 7, eine Leistungsmessein¬ heit 8 und eine Auswerte-/Steuereinheit 9. Außerdem ist auf dem Loadboard der zu testende AD-Wandler 10 angeschlossen. Der Frequenzselektor 7 enthält einen Phasenverschieber 11, einen digitalen ersten Multiplizierer 12, einen digitalen zweiten Multiplizierer 13, einen digitalen ersten Filter 14, einen digitalen zweiten Filter 15, zwei Quadrierer 16 und 17 und einen Addierer 18.
Die Leistungsmesseinheit 8 enthält einen Quadrierer 19 und einen Mittelwertbilder 20.
Der Ausgang des Speichers 2 ist über den Kanal Ud mit dem
Eingang des DA-Wandlers 5 sowie dem Eingang des Frequenzse- lektors 6 verbunden. Der Eingang des Frequenzselektors 6 hat als digitaler Eingang eine bestimmte Breite n, wobei n eine ganze Zahl ist. Der Eingang des Frequenzselektors 6 ist somit ein Eingangskanal. Auch für die folgenden Bauteile werden die Ausdrücke Eingang für einen digitale Eingangskanal und Aus¬ gang für einen digitalen Ausgangskanal verwendet. Der Ausgang des DA-Wandlers 5 ist über das analoge Signal u(t) mit dem AD-Wandler 10 verbunden. Der Ausgangskanal des AD-Wandlers 10 ist über die digitale Testantwort uout (t) ) mit dem Einga¬ ngskanal des digitalen Quadierers 19 der Leistungsmesseinheit 8 und mit einem ersten Eingangskanal des ersten Multiplizie- rer 12 und einem ersten Eingangskanal des zweiten Multipli¬ zierer 13 des Frequenzselektors 7 verbunden. Der digitale Ausgangskanal uout (t) ist besteht aus N Leitungen. Der Aus¬ gang des digitalen Quadrierers 19 der Leistungsmesseinheit 8 ist mit dem Mittelwertbilder 20 der Leistungsmesseinheit 8 verbunden. Der Ausgang des Mittelwertbilders 20 ist über die Leitung PUOut mit einem Eingang der Auswerte-/Steuereinheit 9 verbunden.
Der Ausgang des Frequenzwandlers 6 ist über die den Kanal r(t) mit dem Phasenverschieber 11 und dem zweiten Eingangska¬ nal des zweiten Multiplizierer 13 des Frequenzselektors 7 verbunden. Der Kanal r(t) besteht aus N+l Leitungen, wobei 1 größer Null ist.
Der Ausgang des Phasenverschiebers 11 ist mit dem zweiten
Eingangskanal des ersten Multiplizierers 12 des Frequenzse¬ lektors 7 verbunden. Innerhalb des Frequenzselektors 7 ist der Eingang des ersten Filters 14 über den Kanal Sκ(t) mit den Ausgang des ersten Multiplizierers 12 und der Eingangska- nal des zweiten Filters 15 ist über den Kanal Ss(t) mit dem
Ausgang des zweiten Multiplizierers 13 verbunden. Der Ausgang des ersten Filters 14 ist mit den Eingängen des ersten Quadrierers 16 über die Leitung Sκ und der Ausgang des zwei¬ ten Filters 15 ist über die Leitung S3 mit den Eingängen des Quadrierers 17 verbunden. Der Ausgang des ersten Quadrierers 16 ist über die Leitung Sκ 2 sowohl mit einem Eingang des Ad¬ dierers 18 als auch mit einem Eingang der Auswerte- /Steuereinheit 9 verbunden. Der Ausgang des zweiten Quadrie- rers 17 ist über die Leitung S3 2 zum einen mit einem Eingang des Addierers 18 sowie mit einem Eingang der Auswerte- /Steuereinheit 9 verbunden. Der Ausgang des Addierers ist ü- ber die Leitung Pn mit der Auswerte-/Steuereinheit 9 verbun- den. Ein Ausgang der Auswerte-/Steuereinheit 9 ist über den Frequenzeinstellungskanal 21 mit einem Eingang des Frequenz¬ wandlers 6 verbunden. Ein Eingang der Auswerte- /Steuerschaltung 9 ist mit dem Steuerkanal 4 verbunden. Die Auswerte-/Steuereinheit hat einen Ausgangskanal 22, der mit dem Tester verbunden werden kann.
Der Speicher 2 stellt das digitale Testsignal ud zur Verfü¬ gung. Daraus wird das analoge Testsignal u(t) sowie das Refe¬ renzsignal r(t) erzeugt. Am Ausgang des AD-Wandlers 10 wird die digitale Testantwort uout(t) erzeugt. Die digitale Test¬ antwort Uout(t) hat als digitales Signal eine Auflösung von N Bit. Das digitale Referenzsignal r(t) hat eine größere Auflö¬ sung als die Testantwort und ist somit N+l Bit breit, wobei 1 eine ganze Zahl, die größer Null ist, darstellt. Die digitale Testantwort uout(t) wird mit dem Referenzsignal r(t) gemischt. Die Ergebnisse dieser Mischungen Sκ(t) und S3 (t) werden be¬ züglich ihres Gleichanteils mittels der Filter 14 und 15 ge¬ filtert. Die Gleichanteile Sκ und S3 werden mittels der Quadrierer 16 und 17 quadriert. Die sich dadurch ergebenden Signale Sκ 2 und Ss 2 werden der Auswerte-/Steuereinheit zur Verfügung gestellt. Weiterhin wird die Summe dieser beiden Signale durch den Addierer 18 erzeugt und als Pm an die Aus- werte-/Steuereinheit 9 weitergeleitet.
Die Testantwort uout (t) wird in der Leistungsmesseinheit 8 von dem Quadrierer 19 quadriert. Das Ergebnis wird mittels des Mittelwertbilders 20 gemittelt. Die sich daraus ergebende Leistung PUOut wird an die Auswerte-/Steuereinheit 9 weiterge- leitet. Die Auswerte-/Steuereinheit 9 kann über den Frequenz¬ einstellungskanal 21 die Frequenz des Frequenzwandlers 6 ein¬ stellenbeeinflussen. Dadurch können Amplituden, Phasenwinkel und Leistungsanteile für die Grundwelle und verschiedene O- berwellen der Testantwort des AD-Wadlers in der Auswerte-
/Steuereinheit 9 berechnet werden. Die Ergebnisse dieser Be¬ rechnungen werden an den Ausgangskanal 22 ausgegeben.
In der Auswerte-/Steuereinheit kann nun beispielsweise auf- grund der Eingangssignale Sκ 2 und S3 2 der Phasenwinkel φ0 für die Grundwelle berechnet werden. Dieser Phasenwinkel gibt an, welcher Phasenunterschied zwischen der Testantwort und dem Referenzsignal besteht. Dieser kann mittels der oben genann¬ ten Rechenvorschrift aus den beiden Eingangssignale Sκ 2 und S3 2 berechnet werden.
In einer weiteren Ausführungsform kann durch den Frequenzein¬ stellungskanal 21 auch die Phase und/oder die Amplitude des digitalen Referenzsignals verändert werden. Dadurch könnte beispielsweise durch den Frequenzeinstellungskanal die Phase des Referenzsignals r(t) verschoben werden, bis sich bei Sκ 2 oder S3 2 eine Minimum gebildet hat, um den Phasenwinkel ς>o zu ermitteln Dazu müsste in die Auswerte-/Steuereinheit eine Vorrichtung, die ein Minimum berechen kann, vorgesehen wer- den.
Figur 5 zeigt in einer weiteren Ausführungsform die erfin¬ dungsgemäße Testvorrichtung 1, die eine Erweiterung der Test¬ vorrichtung 1 nach Figur 4 darstellt. Bauteile mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit glei¬ chen Bezugszeichen gekennzeichnet und nicht extra erörtert. Das Ausgangssignal des ersten Frequenzwandlers 6 wurde mit ri(t) bezeichnet. An die Namen der Leitungen innerhalb des ersten Frequenzselektors 7 wurde auch der Index 1 angehängt. Ihr Anschlüsse und ihre Funktion entsprechen aber den An¬ schlüssen und der Funktion in Figur 4.
Erweitert wurde die Testvorrichtung dadurch, dass auf dem Lo- adboard 3 ein zweiter Frequenzwandler 23, ein dritter Fre¬ quenzwandler 24, ein zweiter Frequenzselektor 25 und ein dritter Frequenzselektor 26 untergebracht wurden.
Der zweite Frequenzwandler 23 und der dritte Frequenzwandler 24 erzeugen aus der digitalen Repräsentation des Testsignals ud das zweite Referenzsignal r2(t) und das dritte Referenz¬ signal r3(t) . Der zweite Frequenzselektor 25 wird mit dem zweiten Referenzsignal r2(t) und der dritte Frequenzselektor 26 mit dem dritten Referenzsignal r3(t) gespeist. Die ersten Eingangskanäle des ersten Multiplizierers 12 und des zweiten Multiplizierers 13 aller Frequenzselektoren 7, 25, 26 sind an die digitale Testantwort uout(t) angeschlossen. Die Ausgänge der Frequenzselektoren 7, 25, 26 sind mit Eingängen der Aus- werte-/Steuereinheit 9 verbunden. Im Gegensatz zu Figur 4 gibt es keinen Frequenzeinstellungskanal 21 von der Auswerte- /Steuereinheit zu den Frequenzwandlern 6, 23 oder 24.
Die Referenzsignale rχ(t), r2(t) und r3(t) sind sinusförmige Signale, die sich hinsichtlich ihrer Frequenz unterscheiden. Die Frequenz von ri(t) ist ω0, die Frequenz von r2(t) ist 2ω0, die Frequenz des dritten Referenzsignals r3(t) beträgt 3ωo. Durch den vorgestellten Testaufbau 1 werden gleichzeitig die Amplituden, die Leistungsanteile und die Phasenwinkel der Grundwelle sowie der zweiten und dritten Oberwelle der Test¬ antwort bestimmt. Durch die vorgenommenen gleichzeitigen Mes¬ sungen wird Testzeit eingespart. Figur 6 zeigt eine Testvorrichtung 1, die gegenüber der Test¬ vorrichtung von Figur 5 um eine Offset-Kompensation 36, einen vierten Frequenzwandler 27 sowie eine Zusatzmessschaltung 28 erweitert wurde. Der Aufbau und die Funktion der bereits in Figur 5 gezeigten Bauteile und ihrer Verbindungen untereinan¬ der bleiben gleich und werden darum nicht noch einmal erläu¬ tert.
Zwischen den Ausgang des AD-Wandlers 10 und der digitalen Testantwort ist eine Offset-Kompensation 36 geschaltet.
Der vierte Frequenzwandler 27 ist mit seinem Eingang an die digitale Repräsentation des Testsignals Ua angeschlossen. An seinem Ausgang ist er mit dem vierten Referenzsignal r4(t) verbunden.
Die Zusatzmessschaltung 28 enthält ein digitales erstes Mul¬ tiplizierglied 29, einen Phasenverschieber 30, ein digitales zweites Multiplizierglied 31, ein digitales drittes Multipli- zierglied 32, einen digitalen Addierer 33, ein digitales Sub¬ traktionsglied 34 und einen Maximalwertermittler 35. Ein Mu- litplizierglied hat die gleiche Funktion wie ein Multiplizie¬ rer. Das erste Multiplizierglied 29 ist mit seinem Eingang mit dem vierten Referenzsignal r4(t) und mit seinem Ausgang mit dem Phasenverschieber 30 und dem ersten Eingang des drit¬ ten Multiplizierglieds 32 verbunden. Der Ausgang des Phasen- verschiebers 30 ist mit dem ersten Eingang des zweiten Mul¬ tiplizierglieds 31 verbunden. Der zweite Eingang des zweiten Multiplizierglieds 31 ist mit dem Ausgang des ersten Filters 14 des ersten Frequenzselektors 7 verbunden. Der zweite Ein¬ gang des dritten Multiplizierers 32 ist an den Ausgang des zweiten Filters 15 des ersten Frequenzselektors 7 angeschlos¬ sen. Die Ausgänge des zweiten Multiplizierglieds 31 und des dritten Multiplizierglieds 32 sind an die beiden Eingänge des Addierers 33 angeschlossen. Der Ausgang des Addierers 33 ist mit dem Minuseingang des Subtraktionsglieds 34 verbunden. An dem Pluseingang des Subtraktionsglieds 34 ist die Testantwort uout (t) angeschlossen. Der Ausgang des Subtraktionsgliedes 34 ist mit dem Eingang des Maximalwertermittlers 35 verbunden. Der Ausgang des Maximalwertermittlers 35 ist über die Leitung Diff mit der Auswerte-/Steuereinheit 9 verbunden.
Die Offset-Kompensation bewirkt, dass ein eventueller Offset des Ausgangssignals des AD-Wandlers so ausgeglichen wird, dass bei der oben genannten Testantwort uout(t) der Summand
Uoffset Null i st .
Durch die Zusatzmessschaltung wird die Testantwort uout(t) mit einer idealen Testantwort verglichen, indem sie voneinander abgezogen werden. Die ideale Testantwort wird aus den Gleich¬ anteilen der mit dem ersten Referenzsignal ri(t) gemischten digitalen Testantwort erzeugt. Anschließend wird der Maximal- wert der Differenz von idealer und digitaler Testantwort er¬ mittelt. Durch die Zusatzmessschaltung kann mit einem relativ geringen Aufwand das Verhalten des AD-Wandlers im Zeitbereich analysiert werden.
Die Erfindung ist auch in den folgenden Merkmalszusammenstel¬ lungen verwirklicht.
1. Integrierter Baustein, insbesondere Mixed-Signal- Baustein, auf dem eine erfindungsgemäße Testvorrichtung monolithisch integriert ist.
2. Integrierter Testschaltkreis nach Ziffer 1, der als Field Programmable Gate Array ausgebildet sind. 3. Nadelkarte zum Testen von integrierten Schaltkreisen bzw. ICs, wobei die Nadelkarte einen integrierten Test¬ schaltkreis nach Ziffer 1 oder 2 sowie einen Digital- Analogwandler aufweist.
4. Nadelkarte, die eine erfindungsgemäße Testvorrichtung aufweist.
5. Loadboard zur Aufnahme einer Nadelkarte zum Testen von integrierten Schaltkreisen bzw. ICs und/oder mit einem oder mehreren Testsockeln zum Testen von integrierten Schaltkreisen bzw. ICs, wobei das Loadboard (41, 51, 61) einen integrierten Testschaltkreis (IC2, IC4) nach Zif- fer 1 oder 2 oder eine Nadelkarte nach Ziffer 4. auf¬ weist.
6. Tester zur Erzeugung von digitalen Signalen, der eine er¬ findungsgemäße Testvorrichtung und/oder einen Baustein nach Ziffer 1. oder 2. und/oder eine Nadelkarte nach 3. oder 4. und/oder ein Loadboard nach Ziffer 5. aufweist.
7. Computerprogramm zum Ausführen eines Verfahrens zum Testen eines AD-Wandlers, das so ausgebildet ist, dass die erfin- dungsgemäßen Verfahrensschritte ausführbar sind.

Claims

Patentansprüche
1. Testvorrichtung (1) zum Testen eines Analog-Digital-
Wandlers (AD-Wandlers) (10), die folgende Merkmale ent- hält: einen Speicher (2) , der an seinem Ausgang ein digi¬ tales Testsignal zur Verfügung stellt, einen Digital-Analog-Wandler (DA-Wandler) (5), der das digitale Testsignal in ein sinusförmiges analo- ges Testsignal der Frequenz ωo, mit dem der zu tes¬ tende AD-Wandler (10) gespeist wird, umwandelt, wo¬ durch der zu testende AD-Wandler (10) eine N- bit breite digitale Testantwort ausgibt,
- einen Frequenzwandler (6), der aus dem digitalen Testsignal ein sinusförmiges m- bit breites digita¬ les Referenzsignal der Frequenz Ω erzeugt, wobei Ω gleich oder ein ganzes Vielfaches der Frequenz ω0 ist, einen Frequenzselektor (7), der einen Phasenver- Schieber (11) , zwei digitale Multplizierer und zwei digitale Filter enthält,
- wobei der Phasenverschieber (11) das digitale Referenzsignal um π/2 verschiebt,
- wobei beide Multiplizierer (12,13) jeweils zwei Eingangskanäle und einen Ausgangskanal aufweisen, wobei sie an ihrem ersten Eingangskanal jeweils mit der digitalen Testantwort verbunden sind, und wobei an dem zweiten Eingangskanal bei dem ersten Multiplizierer (12) das digitale Referenzsignal und bei dem zweiten Multiplizierer (13) der Aus¬ gangskanal des Phasenverschiebers (11) angeschlos¬ sen ist, - wobei die Filter (14,15) die Gleichanteile der Ausgangssignale der Multiplizierer (12,13) bestim¬ men und ausgeben, eine Auswerte-/Steuereinheit (9) , die Ausgangssigna- Ie des Frequenzselektors (7) empfängt.
2. Testvorrichtung nach Anspruch 1, dadurch gekennzeichnet , dass der Frequenzselektor (7) zwei Quadierer (16,17), die die Signale an den Ausgängen der Filter (14,15) mit sich selbst multiplizieren, und einen Addierer (18), der die Signale an den Ausgängen der Quadrierer (16,17) addiert, enthält.
3. Testvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet , dass die Frequenz und/oder die Amplitude und/oder die Phase des Ausgangssignals des Frequenzwandler (7) abhängig von dem Zustand eines Frequenzeinstellungskanals (21) einge- stellt ist.
4. Testvorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet , dass sie eine Leistungsmesseinheit (8) enthält, die einen Quadrierer (19), der die digitale Testantwort mit sich selbst multipliziert, einen Mittelwertbilder (20), der das Ergebnis dieser Multiplikation empfängt und daraus den Mittelwert berechnet, und eine Verbindung des Aus¬ gangs des Mittelwertbilders (20) mit einem Eingang der Auswerte-/Steuereinheit (9), enthält.
5. Testvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , dass die Auswerte-/Steuereinheit (9) über einen Eingang an einen Steuerkanal (4) angeschlossen ist, über den die Auswerte-/Steuereinheit gesteuert wird.
6. Testvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , dass sie eine Vielzahl von Frequenzwandlern (6,23,24) und ei¬ ne Vielzahl von Frequenzselektoren (7,25,26) enthält, wobei die Frequenzwandler (6,23,24) eine Vielzahl digi¬ taler Referenzsignale, die sich hinsichtlich ihrer Fre¬ quenzen unterscheiden, erzeugen, wobei mindestens zwei Frequenzselektoren (7,25,26) an verschiedenen, sich hinsichtlich ihrer Frequenz unter- scheidenden, digitalen Referenzsignalen angeschlossen sind.
7. Testvorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , dass zwischen dem Ausgang des zu testenden AD-Wandlers (10) und der digitalen Testantwort eine Offset-Kompensation (36) angebracht ist.
8. Testvorrichtung nach Anspruch 7, dadurch gekennzeichnet , dass sie eine Zusatzmessschaltung (28) mit den folgenden Merkmalen enthält: ein erstes Multiplizierglied (29) , an dessen Ein¬ gang ein digitales Referenzsignal, das die gleiche Frequenz wie das analoge Testsignal und die gleiche
Amplitudenauflösung wie der zu testende AD-Wandler hat, anliegt und das das Eingangssignal mit zwei multipliziert, einen Phasenverschieber (30) , der das Ausgangssig¬ nal des ersten Multiplizierglieds (29) der Zusatz¬ messschaltung (28) um π/2 verschiebt, ein zweites Multiplizierglied (31) , das das Aus- gangssignal des erstes Multiplizierglieds (29) mit dem Ausgangsignal des ersten Multiplizierers (12) eines Frequenzselektors multipliziert, ein drittes Multiplizierglied (32), das das Aus¬ gangssignal des Phasenverschiebers (30) mit dem Ausgangsignal des zweiten Multiplizierers (13) des
Frequenzselektors (7) multipliziert, einen Addierer (33) , das die Summe aus zweitem (31) und dem dritten Multiplizierglied (32) bildet, ein Substraktionsglied (34), das das Ausgangssignal des Addierers (33) von der Testantwort abzieht, ein Maximalwertermittler (35) , der den Maximalwert des Ausgangssignals des Substraktionsglieds (34) ermittelt.
9. Testvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Amplitudenauflösung m des digitalen Referenzsignals größer als die Amplitudenauflösung N der digitalen Test¬ antwort ist.
10. Testvorrichtung nach einem der Ansprüche 1 - 9, dadurch gekennzeichnet , dass
Schaltungen der Testvorrichtung (1) in dem Baustein, der den zu testenden AD-Wandler (10) enthält, integriert sind.
11. Testvorrichtung nach einem der Ansprüche 1 - 10, dadurch gekennzeichnet, dass Schaltungen der Testvorrichtung (1) in einem Field Programmable Gate Ar- ray (FPGA) integriert sind.
12. Verfahren zum Testen von AD-Wandlern (10) mit den fol¬ genden Schritten: a) Erzeugen eines digitalen Testsignals, b) Erzeugen eines analogen Testsignals als Eingangsignal für den AD-Wandler (10) aus dem digitalen Testsignal, c) Erzeugen eines sinusförmigen, digitalen Referenzsig¬ nals, dessen Frequenz gleich oder ein ganzzahliges Viel¬ faches der Frequenz des analogen Testsignals ist, d) Mischen der Testantwort des AD-Wandlers (10) mit dem digitalen Referenzsignal und mit einem um π/2 verschobe- nen digitalen Referenzsignal zu Mischsignalen, e) Bestimmen der Gleichanteile der Mischsignale, f) Bestimmen mindestens eines der Parameter Amplitude Leistungsanteil, und Phasenwinkel für eine Grund- oder Oberwelle der Testantwort aus den Gleichanteilen der Mischsignale.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass im Schritt f) der Phasenwinkel der Grundwelle der Test- antwort mittels eines Verschiebens der Phase des digita¬ len Referenzsignals bestimmt wird.
14 . Verfahren nach Anspruch 12 , d a d u r c h g e k e n n z e i c h n e t , d a s s im Schritt f) der Phasenwinkel der Grundwelle der Test¬ antwort durch Ermittlung des Arcustangens des Quotienten der Gleichanteile der Mischsignale erfolgt.
15. Verfahren nach Anspruch 12 bis 14, dadurch gekennzeichnet , dass im Schritt c) mehrere digitale Referenzsignale unter¬ schiedlicher Frequenz erzeugt werden und im Schritt d) mehrere digitale Referenzsignale gleich¬ zeitig mit der Testantwort gemischt werden.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet , dass nach Schritt f) die Schrittfolge c) , d) , e) und f) we¬ nigstens einmal wiederholt wird, wobei im Schritt c) die Frequenz des digitalen Referenzsignals verändert wird.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet , dass es zusätzlich einen Schritt des Bestimmens der Gesamt¬ leistung der Testantwort enthält.
18. Verfahren nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet , dass in einem weiteren Schritt die Werte SNR, SINAD, SNDR und THD des AD-Wandlers (10) unter Verwendung der in Schritt f) ermittelten Parameter und der ermittelten Gesamtleistung ermittelt werden.
19. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet , dass vor dem Schritt f) der Offset der Testantwort kompen- siert wird.
20. Verfahren nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet , dass es zusätzlich die folgenden Schritte enthält:
al) Erzeugen eines weiteren digitalen Referenzsignals, das die gleiche Frequenz wie das analoge Testsignal und die gleiche Amplitudenauflösung wie der zu tes¬ tende AD-Wandler hat, bl) Multiplizieren des weiteren Referenzsignals, mit zwei, cl) Multiplizieren der Gleichanteile der Mischsignale aus Schritt e) mit dem Kosinus beziehungsweise mit dem Sinus des mit zwei multiplizierten weiteren Re¬ ferenzsignals, dl) Addition der Ergebnisses der Multiplikationen aus
Schritt cl) el) Subtrahieren des Ergebnisses der Addition aus Schritt el) fl) Bilden des Maximalwerts des Subtraktionsergebnis¬ ses,
wobei der Schritt al) nach Schritt a) und der Schritt cl) nach Schritt e) erfolgt.
PCT/DE2005/001673 2004-09-28 2005-09-22 Testvorrichtung und verfahren zum testen von analog-digital-wandlern Ceased WO2006034681A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/692,554 US7391349B2 (en) 2004-09-28 2007-03-28 Test apparatus and method for testing analog/digital converters

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004047511.3 2004-09-28
DE102004047511A DE102004047511B4 (de) 2004-09-28 2004-09-28 Testvorrichtung und Verfahren zum Testen von Analog-Digital-Wandlern

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/692,554 Continuation US7391349B2 (en) 2004-09-28 2007-03-28 Test apparatus and method for testing analog/digital converters

Publications (1)

Publication Number Publication Date
WO2006034681A1 true WO2006034681A1 (de) 2006-04-06

Family

ID=35453480

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001673 Ceased WO2006034681A1 (de) 2004-09-28 2005-09-22 Testvorrichtung und verfahren zum testen von analog-digital-wandlern

Country Status (3)

Country Link
US (1) US7391349B2 (de)
DE (1) DE102004047511B4 (de)
WO (1) WO2006034681A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110795900A (zh) * 2019-11-26 2020-02-14 北京智慧云测信息技术有限公司 一种智能毛刺设计电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10349933B4 (de) * 2003-10-24 2008-03-27 Infineon Technologies Ag Auswerteschaltung und Verfahren zum Feststellen und/oder zum Lokalisieren fehlerhafter Datenworte in einem Datenstrom
US7895006B2 (en) * 2007-12-21 2011-02-22 Agilent Technologies, Inc. System and method for determining signal-to-noise ratio (SNR), signal-to-noise and distortion ratio (SINAD) and total harmonic distortion (THD)
US20220382850A1 (en) * 2021-05-26 2022-12-01 Lexmark International, Inc. Authentication using analog signal challenge

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU813298A1 (ru) * 1977-06-07 1981-03-15 Ленинградский Ордена Ленина Электротех-Нический Институт Им.B.И.Ульянова(Ленина) Анализатор частотных характеристик

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063383A (en) * 1990-06-04 1991-11-05 National Semiconductor Corporation System and method for testing analog to digital converter embedded in microcontroller
US5175547A (en) * 1992-01-31 1992-12-29 Motorola, Inc. Method and apparatus for testing an analog to digital converter
US5589763A (en) * 1995-05-16 1996-12-31 Texas Instruments Incorporated Coherent undersampling digitizer for use with automatic field test equipment
JP3819589B2 (ja) * 1998-04-30 2006-09-13 株式会社アドバンテスト Ａｄ変換器の評価装置
US6944569B2 (en) * 2003-04-01 2005-09-13 Fluke Precision Measurement Ltd. Method and apparatus for generating an electronic test signal
US20050070268A1 (en) * 2003-09-30 2005-03-31 Juha Hakkinen Method of testing RF circuit, and arrangement
US7071852B1 (en) * 2004-02-13 2006-07-04 Samplify Systems Llc Enhanced test and measurement instruments using compression and decompression
US6956518B1 (en) * 2004-03-31 2005-10-18 Silicon Labs Cp, Inc. Method and apparatus for subclocking a SAR analog-to-digital converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU813298A1 (ru) * 1977-06-07 1981-03-15 Ленинградский Ордена Ленина Электротех-Нический Институт Им.B.И.Ульянова(Ленина) Анализатор частотных характеристик

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters (Sections 4.1.1.1, 4.4 and 4.5)", IEEE STD 1241-2000, 13 June 2001 (2001-06-13), New York, USA, XP002359943, ISBN: 0-7381-2724-8 *
DATABASE WPI Section EI Week 198152, Derwent World Patents Index; Class S01, AN 1981-N3238D, XP002360264 *
DEMLER M J: "TIME-DOMAIN TECHNIQUES ENHANCE TESTING OF HIGH-SPEED ADCS", EDN ELECTRICAL DESIGN NEWS, REED BUSINESS INFORMATION, HIGHLANDS RANCH, CO, US, vol. 37, no. 7, 30 March 1992 (1992-03-30), pages 115 - 120, XP000290960, ISSN: 0012-7515 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110795900A (zh) * 2019-11-26 2020-02-14 北京智慧云测信息技术有限公司 一种智能毛刺设计电路
CN110795900B (zh) * 2019-11-26 2023-04-28 北京智慧云测信息技术有限公司 一种智能毛刺设计电路

Also Published As

Publication number Publication date
US20070216555A1 (en) 2007-09-20
DE102004047511B4 (de) 2006-07-13
US7391349B2 (en) 2008-06-24
DE102004047511A1 (de) 2006-04-06

Similar Documents

Publication Publication Date Title
DE69432212T2 (de) Einrichtung und Verfahren zum Messen von Phasenrauschen
DE60221927T2 (de) Vorrichtung und Programm zur Schallcodierung
DE112008003880T5 (de) Vorrichtung zur Lock-In-Verstärkung eines Eingangssignals und Verfahren zur Erzeugung eines Referenzsignals für einen Lock-In-Verstärker
DE102013200033B4 (de) Verfahren und System zur Bestimmung von Streuparametern eines frequenzumsetzenden Messobjekts
DE2219085C3 (de) Frequenzanalysator
DE4203879A1 (de) Verfahren zur umwandlung eines messsignals und eines referenzsignals in ein ausgangssignal, sowie konverter zur durchfuehrung des verfahrens
EP2831613B1 (de) Zeitbereichsmessverfahren mit kalibrierung im frequenzbereich
DE102005017217A1 (de) Verfahren und Apparatur zur Messung von Phasenrauschen
DE102012217582A1 (de) Kalibrierung eines rekonstruierten Signals unter Anwendung eines Mehrton-Kalibriersignals
DE112013000933T5 (de) Verfahren und System zur Durchführung elner Kalibrierung
DE69230638T2 (de) System zur Eichung eines Analog/Digitalwandlers und Betriebsverfahren
DE69006257T2 (de) Messkette zur Bestimmung der Charakteristik des zusätzlichen Phasenrauschens einer Komponente in der Nähe einer Trägerfrequenz.
WO2008110237A1 (de) Verfahren und vorrichtung zum messen des phasenrauschens
DE102018104729B4 (de) Verfahren und Vorrichtungen zum Prüfen eines oder mehrerer Empfangspfade in einem Radarempfänger
EP3102961B1 (de) Zeitbereichsmessverfahren mit kalibrierung im frequenzbereich
DE102021122467A1 (de) Batterieüberwachungssystem
DE10305972A1 (de) Kompensationsschaltungsanordnung und Kompensationsverfahren zum Kompensieren von nicht-linearen Verzerrungen eines AD-Wandlers
DE19757296C2 (de) Verfahren zum Bestimmen der Übertragungsfunktion eines Meßgerätes
DE19750349C2 (de) Netzwerk-Analysator
DE102005020090A1 (de) Verfahren und Vorrichtung zum Messen eines digitalen Geräts
DE3709532A1 (de) Verfahren zur pruefung von anordnungen
WO2006034681A1 (de) Testvorrichtung und verfahren zum testen von analog-digital-wandlern
DE69026212T2 (de) Wechselstromvorrichtung zum Prüfen eines IC-Testgerätes
DE2827422C3 (de) Verfahren und Schaltungsanordnung zum Messen von Kennwerten eines Vierpols, insbesondere einer Datenübertragungsstrecke
DE102016105740A1 (de) Spektralformung einer binären Pseudozufallsfolge

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11692554

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11692554

Country of ref document: US

122 Ep: pct application non-entry in european phase