WO2006034670A1 - Halbleitermodul mit gestapelten halbleiterbauteilen und elektrischen verbindungselementen zwischen den gestapelten halbleiterbauteilen - Google Patents

Halbleitermodul mit gestapelten halbleiterbauteilen und elektrischen verbindungselementen zwischen den gestapelten halbleiterbauteilen Download PDF

Info

Publication number
WO2006034670A1
WO2006034670A1 PCT/DE2005/001600 DE2005001600W WO2006034670A1 WO 2006034670 A1 WO2006034670 A1 WO 2006034670A1 DE 2005001600 W DE2005001600 W DE 2005001600W WO 2006034670 A1 WO2006034670 A1 WO 2006034670A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
outer edge
semiconductor module
stacked
webs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/001600
Other languages
English (en)
French (fr)
Inventor
Jochen Thomas
Wolfgang Hetzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2006034670A1 publication Critical patent/WO2006034670A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/801—Interconnections on sidewalls of containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • Stacking of semiconductor devices into semiconductor modules is becoming increasingly interesting in order to achieve a high stack density, with two trends having emerged, namely stacking of multiple internal semiconductor chips within a package, also called “stacked FBGA” (fine pitch ball grid array) , and on the other hand stacking two or more individual housings on each other.
  • stacked FBGA fine pitch ball grid array
  • Another approach provides for a rewiring foil which leads from additional solder balls to the upper stacked semiconductor device, for which, however, an expensive lower alkaline semiconductor device has to be produced.
  • a threefold "reflow" provided in this structure results in additional manufacturing problems.
  • Another problem solution provides that an upper semiconductor device carries a separate small circuit board which is connected via solder contacts to the main circuit board of the semiconductor module. This results in difficulties in the surface mounting of
  • the object of the invention is to specify a semiconductor module with semiconductor components, wherein the semiconductor components are stacked on one another and have wiring structures on their undersides.
  • the semiconductor module should also be available for stacking semiconductor components with internal chip stacks.
  • this semiconductor module can be combined with differently constructed base components and with differently structured outer semiconductor components.
  • a semiconductor module with semiconductor components is created, wherein the semiconductor components are stacked on one another.
  • the undersides of the semiconductor components have rewiring structures and have outer edge terminals on at least one outer edge of the housing. These outer peripheral connections are electrically connected via the redistribution structures to internal connections of the semiconductor components.
  • the semiconductor module On at least one outer side, the semiconductor module has a grid of electrical connecting elements oriented vertically to the wiring structures of the semiconductor components. These electrical connection elements are materially connected and electrically connected to the outer edge connections.
  • This semiconductor module has the advantage that the three-dimensional wiring by the horizontally arranged wiring structures of each semiconductor component and by additional outer edge terminals, which are aligned when stacking the main conductor components, does not require any additional space for connecting these edge terminals verti ⁇ cal direction is required.
  • thin connecting wires or connecting webs extend as connecting elements in order to connect the outer edge terminals of the semiconductor components to one another in a straight line. Since these connection elements are arranged on the outside of the semiconductor module, in the case of malfunctions, the semiconductor module can be decomposed and defective semiconductor components can be replaced accordingly.
  • the individual testing of the semiconductor components prior to assembly of the semiconductor module is also possible without restriction. All thermal cycling tests, as well as vibration testing at a variety of loads, are possible in the assembly of semiconductor modules in each of the single semiconductor devices to be stacked.
  • the electrical connection elements are separated through contacts on an outer edge of a wiring substrate of one of the stacked semiconductor components. Since basically every semiconductor component in BGA technology or FBGA technology has such a wiring substrate on its underside, it is possible with the narrowest available and feasible connection grid on the circumference of the wiring substrate, which is sawn out of a utility, to provide a maximum number of vias on the traces of the benefit. When dividing the benefit into individual wiring substrates for the semiconductor devices, then arises a variety of Outer edge connections in the form of halved through-contacts. These outer edge terminals in the form of split through contacts may be connected to internal terminals which simultaneously connect an internal stack of semiconductor chips to the outer edge terminals.
  • a maximum increase of the storage capacity can be provided.
  • a first semiconductor chip with its rear side can be fi xed onto the wiring substrate and its active upper side can be connected to a wiring structure of the wiring via bonding connections ⁇ substrate the outer edge connections are achieved.
  • the central region of the logic chip can be used to adhere an insulating spacer plate and to accommodate a memory chip with a central bonding channel on this spacer plate.
  • the upper side of the stacked semiconductor chip with a central bonding channel can in turn have a rewiring structure in order to in turn lead the electrical connections from the electrodes in the central bonding channel to internal connections in the edge region of the stacked semiconductor chip. From these internal connections in the edge region of the stacked semiconductor chip, bond wires can again lead to corresponding contact pads on the wiring substrate, which in turn has a wiring structure which is connected to the outer edge terminals of the semiconductor module.
  • the housing outer edge of the stacked semiconductor devices has grooves formed vertically to the wiring structures. These molded grooves have the outer grooves of the individual semiconductor components, so that a vertical Verbin ⁇ tion between the semiconductor devices can be made in a confined space by arranging wire ridges in the shaped grooves.
  • the number of stacked Halbleiterbau- parts is arbitrary, but preferably two
  • a plurality of connecting elements are held in position by means of a leadframe, wherein the leadframe has a grid of wire webs between transverse webs.
  • the leadframe has a grid of wire webs between transverse webs.
  • all connection elements in the form of conductor bars are initially short-circuited via the transverse webs, which may be advantageous for the transport and for the transfer of the modules. Only shortly before the use of the semiconductor modules, the transverse webs are removed so that the line webs now connect the individual stacked semiconductor components vertically with one another.
  • the stacked semiconductor components also have internal semiconductor chip stacks which are electrically connected to the connecting elements of the semiconductor module via a common wiring structure of the stacked semiconductor component and via the outer edge terminals of the stacked semiconductor component.
  • the storage capacity of stacked Halbleiterbau ⁇ parts can be advantageously further increased.
  • the internal chip stack preferably has semiconductor chips which have contact surfaces on their active upper side in a central region. These contact areas in the central Raler region can be arranged in two rows and are electrically connected via conductor tracks with réellean gleichflachen on edge regions of the semiconductor chip. In contrast to memory components with a central bonding channel in a wiring foil or in a wiring substrate, these semiconductor chips have neither a wiring foil nor a wiring substrate, but rather conductor tracks formed by a structured metal coating on the active top side of the semiconductor chips become.
  • the contact surfaces arranged in the center can thus be accessed from the edge of the semiconductor chips via the inner contact surfaces arranged in the edge region and the conductor tracks of the metal coating.
  • the inner connection surfaces can be used as bonding surfaces for the chip stack.
  • the semiconductor module has external contacts on its underside. These are electrically connected via a wiring substrate and via outer edge connections of the wiring substrate to the conductor webs of the semiconductor terminal arranged vertically to the wiring substrate.
  • the semiconductor module has as an external contact on the underside of the wiring substrate uniformly distributed solder balls arranged.
  • solder balls is a simple Ober ⁇ surface mounting of the semiconductor module on a parent Circuit substrate possible by a short-term soldering process is performed.
  • the storage capacity of the individual stacked DRAMs may preferably be in the gigabere range.
  • Such DRAMs have the advantage that they are embedded in flat, large-area Kunststoffgeophu ⁇ sen, so that correspondingly large edge sides allow attachment of a plurality of edge contact terminals and thus the attachment of a plurality of vertically aligned th webs.
  • the semiconductor module has a stacked semiconductor component with a wiring substrate, which in turn has solder balls as internal connection contacts. With these solder balls, however, the overall height of the semiconductor module is increased, so that solutions without solder balls on the wiring substrates of the stacked semiconductor components are preferred.
  • the wiring structure may be accommodated on a wiring film, in particular if the semiconductor module has a stacked component memory component with a central bonding channel. Extremely densely packed semiconductor modules are possible through the wiring film if the wiring film is designed such that it makes outer edge connections available which can be contacted via vertical conductor webs.
  • Semiconductor components that are stacked on top of one another and have wiring structures on their undersides are characterized by the following method steps: First, individual semiconductor devices with outer edge connections are produced on at least one of their outer sides. Subsequently, the semiconductor devices are stacked to align the outer edge terminals in the vertical direction. Finally, the stacked outer edge terminals are electrically connected by applying connecting elements to the outer edge terminals.
  • the lower semiconductor component can already have solder balls distributed on the underside as external contacts on external contact surfaces of a wiring substrate.
  • the conductor tracks additionally to be led from the outer contact surfaces of each semiconductor component to the outer edge in order to realize outer edge connections can be taken into account already during the production of the layout for the wiring structure of the wiring substrate.
  • vias can already be provided on the edge sides during the production of the wiring substrate with the aid of a benefit, which are cut in half when the benefit is separated and thus form first outer edge connections or vertical connection elements for an internal semiconductor chip stack.
  • Wiring structures and in the positions of the considered brieflyrandan ⁇ connections grooves are formed for receiving cable webs.
  • This molding can preferably be carried out in the injection molding process by inserting line webs into the injection mold, so that grooves are present during molding at predetermined positions in the edge sides of the semiconductor component, into which conductor webs of the semiconductor module can then be introduced.
  • the connection of outer edge connections arranged one above the other by application of cable webs to the outer edge connections can be effected by means of laser welding technology or by means of soldering or by adhesive bonding with a conductive adhesive.
  • the cohesive compounds have proven themselves in semiconductor technology and form a reliable process basis for the production of semiconductor modules.
  • corresponding cable webs are located at the positions above the outer edge connections, so that these webs ensure that no molding compound settles there.
  • the shape of the outer edge connections for the connection of a corresponding vertically equipped flat conductor frame is lengthened, which is advantageous for the attachment of vertical conductor webs.
  • the individual partners are aligned so that the cavities or through contacts (either consisting only of through contacts or having vertical recesses or grooves having extended contact holes) are arranged one above the other. Furthermore, a preformed leadframe is placed over all contacts and by laser welding the individual connections are closed with the outer edge contact connections and by Laser ⁇ corresponding crossbars or Befest Trents ⁇ rails of the leadframe for the cable webs are ask ⁇ separated. After all contacts have been connected, the stacked semiconductor module can be tested again and then used.
  • connection grid is also sufficient to provide sufficient outer edge contact connections.
  • Figure 1 shows a schematic cross section through a
  • Figure 2 shows a schematic cross section through a
  • FIG. 3 shows a schematic plan view of a vertically aligned leadframe with electrical connecting elements
  • FIG. 4 shows a schematic cross section through a semiconductor module of a third embodiment of FIG.
  • FIG. 1 shows a schematic cross section through a semiconductor module 1 of a first embodiment of the invention.
  • This semiconductor module 1 has an internal Halbleiterchip ⁇ stack 40 of the semiconductor chips 13 and 14. Between the semiconductor chips 13 and 14, a spacer isol Schlieren ⁇ de layer 52 is arranged, since the semiconductor chips 13 and 14 have identical outer dimensions.
  • Both semiconductor chips 13 and 14 have central and double row arranged contact surfaces 54 on the active upper side of the semiconductor chips 13 and 14. Of the contact surfaces 54 in the central region 44 lead tracks 48 of a wiring structure, which is formed by a structured metal coating on the active Ober ⁇ sides of the semiconductor chips 13 and 14, to indoor Connections 29 in the edge regions of the semiconductor chips 13 and 14, from which the internal connections 29 are connected via bonding connections 49 with a wiring structure 25 on a wiring substrate 34.
  • the wiring substrate 34 has external contacts 42 on its underside 41, which are arranged on external contact surfaces 50.
  • the outer contact surfaces 50 are electrically connected via lines of the underside 41 and through contacts 51 to the wiring structure 25.
  • through-cut contacts 32 are arranged, which in turn are electrically connected to both the bonding connections 49 or with the external contacts 42.
  • three contact planes are joined together at the outer edge 33 of the wiring substrate 34, namely the contact plane of the external contacts 42 and the contact plane of the internal connections 29 of the two semiconductor chips 13 and 14. Furthermore, the contacts of the three contact planes can additionally be connected together via the through contacts 51.
  • FIG. 2 shows a schematic cross section through a semiconductor module 2 of a second embodiment of the invention. Components with the same functions as in FIG. 1 are identified by the same reference symbols and are not discussed separately.
  • This semiconductor module 2 also has an internal
  • FIG. 2A, FIG. 2B, FIG. 2C and FIG. 2D The difference between the embodiment according to FIG. 1 and the embodiment according to FIG. 2 can be seen on the sectional drawings FIG. 2A, FIG. 2B, FIG. 2C and FIG. 2D.
  • grooves or recesses are provided both in the area of the wiring substrate 34 and in the area of the plastic housing 47, as shown in FIGS. 2B and 2C. These recesses are filled up with line bars 36 as vertical connecting elements 31, via which a further semiconductor component with an internal semiconductor chip stack 40, as shown for example in FIG. 1, can be coupled to the present semiconductor module 1.
  • the recesses or grooves 35 in the plastic housing 47 can be produced by inserting corresponding guide webs 36 into an injection mold or an embossing mold, so that when the mold is removed, these conductor webs 36 either cast in the same way or subsequently into the resulting grooves 35 be inserted.
  • the electrical connection of the line webs 36 with the outer edge terminals 28 in the form of split Mandarin ⁇ contacts 32 can be achieved by laser welding. This is the most reliable cohesive method with which the cable webs 36 can be connected to the separated vias 32 of the wiring substrate 34. In general, it is also possible to solder these conductor webs 36 to the separated through contacts 32 or to electrically connect them with a conductive adhesive.
  • FIG. 3 shows a schematic plan view of a vertically aligned leadframe 37 with electrical connection elements 31.
  • the electrical connection elements 31 are in the form of line webs 36 a lead frame 37 is held in a grid shape.
  • the leadframe 37 has transverse webs 39, which hold the Lei ⁇ tion webs 36 in position.
  • the grid 38 can first be placed completely on the housing outer edge sides of a semiconductor module with stacked semiconductor components and then connected to the intended outer edge connections.
  • the short circuit that arises through the transverse webs 39, after attaching the frame and Contact the outer edge contacts 32 are removed by laser separation of the supernatant 46 of the grid 38.
  • FIG. 5 shows a schematic cross section through a semiconductor module 4 of a fourth embodiment of the invention.
  • FIG. 6 shows a schematic cross section through a semiconductor module 5 of a fifth embodiment of the invention, in which case two semiconductor components 11 and 12 are stacked on one another, which have semiconductor chips 23 and 24 with a central bonding channel 44.
  • contact surfaces 54 are arranged in two rows, which are connected via bonding wires 49 to conductor tracks 48 on a wiring foil 45.
  • external contacts 42 in the form of solder balls 43 are arranged in the case of the lower semiconductor device 11.
  • the upper stacked semiconductor component 12 has no solder balls 43.
  • the contact surfaces 54 arranged in two rows are here connected by way of bonding wires 49 to a wiring structure 25 of a central bonding channel 55, which are connected directly to outer edge terminals 28 and are connected via the connecting elements 31 in the form of conductor webs 36 to the outer edge of the housing.
  • Pages 26 and 27 are connected to the external contacts 42 of the lower Halb ⁇ ladder component 11 of the semiconductor module 5.
  • an adhesive compound 53 is arranged, with which the stacked semiconductor component 12 is fixed on the base semiconductor component 11.
  • the difference between the semiconductor module 5 and the preceding embodiments of the invention lies in the fact that the central bonding channels 55 of the stacked semiconductor components 11 and 12 are aligned in the direction of the external contacts 42 of the semiconductor module 5 and therefore on a self-supporting wiring substrate can be dispensed with semiconductor chips, zu ⁇ times no internal semiconductor chip stack is provided in this embodiment of the invention.

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleitermodul (3) mit gestapelten Halbleiterbauteilen (7, 8) und elektrischen Verbindungselementen (31) zwischen den gestapelten Halbleiterbauteilen (7, 8), wobei die gestapelten Halbleiterbauteile (7, 8) auf ihren Unterseiten (41) Verdrahtungsstrukturen (25) aufweisen. Auf mindestens einer ihrer Gehäuseaußenrandseiten (26, 27) sind Außenrandanschlüsse (28) angeordnet. Diese Außenrandanschlüsse (28) sind über Verdrahtungsstrukturen (25) mit Innenanschlüssen (29) der Halbleiterbauteile (7, 8) verbunden, wobei das Halbleitermodul (3) auf mindestens einer Außenseite (30) ein vertikal zu den Verdrahtungsstrukturen (25) ausgerichtetes Gitter der elektrischen Verbindungselemente (31) aufweist, die mit den Außenrandanschlüssen (28) stoffschlüssig und elektrisch verbunden sind.

Description

Halbleitermodul mit gestapelten Halbleiterbauteilen und e- lektrischen Verbindungselementen zwischen den gestapelten Halbleiterbauteilen
Die Erfindung betrifft ein Halbleitermodul mit gestapelten Halbleiterbauteilen und elektrischen Verbindungselementen zwischen den gestapelten Halbleiterbauteilen. Die aufeinander zu stapelnden Halbleiterbauteile weisen auf ihren Unterseiten Verdrahtungsstrukturen auf, die miteinander zu verbinden sind. Derartige substratbasierte Gehäuse werden auch BGA- Gehäuse (ball grid array - Gehäuse) genannt und haben auf¬ grund ihrer guten elektrischen Eigenschaften, verbunden mit geringem Formfaktor und vergleichsweise günstigen Herstel¬ lungskosten inzwischen 'eine weite Anwendung gefunden. Zuneh¬ mend werden BGA-Gehäuse auch für Speicherhalbleiterbauteile eingesetzt. Teilweise gibt es moderne Speicherarchitekturen, wie die DDR2-Halbleiterbauteile (Double Data Rate 2 -Halblei- terbauteile) , die nur noch mit BGA-Gehäusen realisiert werden können, weil diese die notwendigen elektrischen Voraussetzun¬ gen erfüllen, um eine Verdopplung der Datenrate von 200 bis 400 Megabit pro Sekunde zu erreichen.
Zum Erreichen einer hohen Stapeldichte wird das Stapeln von Halbleiterbauteilen zu Halbleitermodulen immer interessanter, wobei sich zwei Trends herausgebildet haben, zum einen ein Stapeln von mehreren internen Halbleiterchips innerhalb eines Gehäuses, was auch "stacked die FBGA" (fine pitch ball grid array) genannt wird, und andererseits ein Stapeln von zwei oder mehr Einzelgehäusen aufeinander. Diese Lösungen haben unterschiedliche Nachteile, wobei der interne Halbleiterchip¬ stapel Testprobleme aufwirft, da die einzelnen Halbleiter- chips nach ihrer Endmontage nicht mehr testbar sind, und beim Stapeln von Einzelgehäusen entstehen hohe Kosten aufgrund der unterschiedlichen Maßnahmen, die zum Verbinden der fertigen Halbleiterbauteile untereinander getroffen werden müssen.
Die bisher bekannten Lösungsansätze für das Stapeln von zwei oder mehr Einzelgehäusen haben die nachfolgenden Nachteile. In einer ersten Lösung werden dünne Einzelsubstrate mit spe¬ ziellen peripheren Anordnungen von Kugelkontakten übereinan- der gestapelt. Dazu sind teuere Materialien erforderlich und spezielle Handhabungen in der Fertigung notwendig. Auch der Test der Einzelelemente ist mechanisch anspruchsvoll, da kei¬ ne Standardlotballkontakte mit ständiger Flächenzunahme mög¬ lich sind.
Ein weiterer Lösungsansatz sieht eine Umverdrahtungsfolie vor, die von zusätzlichen Lotkugeln zum oberen gestapelten Halbleiterbauteil führt, wofür jedoch ein teueres unteres Ba¬ sishalbleiterbauteil hergestellt werden muss. Durch einen bei diesem Aufbau vorgesehenen dreifachen "Reflow" ergeben sich zusätzliche Fertigungsprobleme. Eine weitere Problemlösung sieht vor, dass ein oberes Halbleiterbauteil eine separate kleine Leiterplatte trägt, die über Lotkontakte mit der Hauptleiterplatte des Halbleitermoduls verbunden ist. Dabei ergeben sich Schwierigkeiten in der Oberflächenmontage der
Lotkontakte. Außerdem ergibt sich eine große Bauhöhe und eine zusätzliche Flächenzunahme, die den Raumbedarf des Halblei¬ termoduls aus gestapelten Halbleiterbauteilen vergrößert.
Eine weitere Lösung des Stapelproblems ist aus der Druck¬ schrift DE 101 38 278 bekannt. Zum Stapeln von Halbleiterbau¬ teilen werden herkömmliche Halbleiterbauteile mit BGH- oder LBGA-Gehäuse (large ball grid array) mit zusätzlichen flexib- len ümverdrahtungsfolien versehen. Diese zusätzlichen Um- verdrahtungsfolien sind großflächiger als die zu stapelnden Halbleiterbauteile und ragen über den Rand der Halbleiterbau¬ teile hinaus, sodass sie in Richtung auf ein darunter ange- ordnetes Halbleiterbauteil eines Halbleiterbauteilstapels für ein Halbleitermodul gebogen und über die flexible Folie mit dem darunter angeordneten Halbleiterbauteil elektrisch ver¬ bunden werden können.
Ein Halbleitermodul mit derartig gestapelten Halbleiterbau¬ teilen hat den Nachteil, dass die Halbleiterbauteile nicht mit geringstmöglichem Raumbedarf gestapelt werden können, zu¬ mal auch die abgebogene Umverdrahtungsfolie einen Biegeradius erfordert, der nicht unterschritten werden kann, ohne Mikro- risse in den auf der Umverdrahtungsfolie angeordneten Um- verdrahtungsleitungen zu riskieren.
Aufgabe der Erfindung ist es, ein Halbleitermodul mit Halb¬ leiterbauteilen anzugeben, wobei die Halbleiterbauteile auf- einander gestapelt sind und auf ihren Unterseiten Verdrah¬ tungsstrukturen aufweisen. Außerdem soll das Halbleitermodul auch für ein Stapeln von Halbleiterbauteilen mit internen Chipstapeln bereitstehen. Ferner ist es Aufgabe der Erfin¬ dung, dass dieses Halbleitermodul mit unterschiedlich aufge- bauten Basisbauteilen und mit unterschiedlich aufgebauten o- beren Halbleiterbauteilen kombiniert werden kann. Ferner ist es Aufgabe der Erfindung, ein Halbleitermodul mit gestapelten Halbleiterchips anzugeben, mit dem ein Stapeln nicht auf we¬ nige vorgegebene Muster von Halbleiterbauteilen eingeschränkt ist, sondern bei dem die Anordnung und Zuordnung von verbin¬ denden Außenkontakten beliebig variiert werden kann. Ferner ist es Aufgabe der Erfindung, den Raumbedarf und den Flächen¬ bedarf eines Halbleitermoduls zu minimieren, insbesondere den Raumbedarf eines Speichermoduls aus DRAM-Halbleiterbauteilen und/oder Mikroprozessoren zu verkleinern.
Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Halbleitermodul mit Halbleiterbau¬ teilen geschaffen, wobei die Halbleiterbauteile aufeinander gestapelt sind. Die Unterseiten der Halbleiterbauteile weisen Umverdrahtungsstrukturen auf und besitzen auf mindestens ei¬ ner Gehäuseaußenrandseite Außenrandanschlüsse. Diese Außen- randanschlüsse sind über die Umverdrahtungsstrukturen mit In¬ nenanschlüssen der Halbleiterbauteile elektrisch verbunden. Auf mindestens einer Außenseite weist das Halbleitermodul ein vertikal zu den Verdrahtungsstrukturen der Halbleiterbauteile ausgerichtetes Gitter elektrischer Verbindungselemente auf. Diese elektrischen Verbindungselemente sind mit den Außen- randanschlüssen stoffschlüssig und elektrisch verbunden.
Dieses Halbleitermodul hat den Vorteil, dass die dreidimensi¬ onale Verdrahtung durch die horizontal angeordneten Verdrah¬ tungsstrukturen jedes Halbleiterbauteils und durch zusätzli¬ che Außenrandanschlüsse, die beim Stapeln der Hauptleiterbau- teile aufeinander ausgerichtet sind, kein zusätzlicher Flä¬ chenbedarf für das Verbinden dieser Randanschlüsse in verti¬ kaler Richtung erforderlich wird. Außerdem reichen dünne Ver¬ bindungsdrähte oder Verbindungsstege als Verbindungselemente, um geradlinig die Außenrandanschlüsse der Halbleiterbauteile untereinander zu verbinden. Da diese Verbindungselemente auf der Außenseite des Halbleitermoduls angeordnet sind, kann bei Fehlfunktionen das Halbleitermodul zerlegt werden und defekte Halbleiterbauteile können entsprechend ausgewechselt werden. Auch das Einzeltesten der Halbleiterbauteile vor einem Zusam¬ menbau des Halbleitermoduls ist uneingeschränkt möglich. Sämtliche Wärmezyklentests wie auch Vibrationstests bei den unterschiedlichsten Belastungen sind beim Zusammenbau von Halbleitermodulen in jedem der Einzelhalbleiterbauteile, die gestapelt werden sollen, möglich.
Das Anbringen vertikaler Verbindungselemente an den vorgese¬ henen Außenrandanschlüssen ist unproblematisch und kann mit geringem Fertigungsaufwand realisiert werden. Auch ein Verle¬ gen von Innenanschlüssen der Halbleiterbauteile auf die Rand¬ seiten der Halbleiterbauteile, ist, sofern sie nicht sowieso schon bei den Halbleiterbauteilen vorhanden sind, keine kos¬ tenintensive Aktion. Somit kann auf einfachste Weise kosten- günstig ein Halbleitermodul mit beliebiger Speicherkapazität durch Stapeln von DRAMs hergestellt ist. Es ist aber auch ge¬ nauso möglich, Speicherelemente mit Logikbauteilen zu verkop¬ peln, indem zusätzliche integrierte Logikschaltungen, wie beispielsweise Mikroprozessoren, in dem Halbleitermoduls als stapelbares Halbleiterbauteil eingebaut werden.
In einer ersten Ausführungsform der Erfindung sind die elekt¬ rischen Verbindungselemente aufgetrennte Durchkontakte an ei¬ nem Außenrand eines Verdrahtungssubstrats eines der gestapel- ten Halbleiterbauteile. Da grundsätzlich jedes Halbleiterbau¬ teil in BGA-Technik oder FBGA-Technik ein derartiges Verdrah¬ tungssubstrat auf seiner Unterseite aufweist, ist es möglich, mit dem engsten zur Verfügung stehenden und realisierbaren Anschlussraster auf dem Umfang des Verdrahtungssubstrats, das aus einem Nutzen herausgesägt wird, eine maximale Anzahl an Durchkontakten auf den Trennspuren des Nutzens vorzusehen. Beim Zerteilen des Nutzens in einzelne Verdrahtungssubstrate für die Halbleiterbauteile, entsteht dann eine Vielzahl von Äußenrandanschlüssen in Form von halbierten Durchkontakten. Diese Außenrandanschlüsse in Form von aufgetrennten Durchkon¬ takten können mit Innenanschlüssen verbunden sein, die gleichzeitig einen internen Stapel von Halbleiterchips mit den Äußenrandanschlüssen verbinden.
Somit lässt sich bereits mit dieser ersten Ausführungsform der Erfindung eine maximale Erhöhung der Speicherkapazität bereitstellen, dabei kann beispielsweise ein erster Halblei- terchip mit seiner Rückseite auf dem Verdrahtungssubstrat fi¬ xiert sein und mit seiner aktiven Oberseite können über Bond¬ verbindungen zu einer Verdrahtungsstruktur des Verdrahtungs¬ substrats die Außenrandanschlüsse erreicht werden. Da Logik¬ halbleiterchips ihre Kontaktflächen im Randbereich aufweisen, kann der Mittenbereich des Logikchips verwendet werden, um eine isolierende Abstandshalteplatte aufzukleben, und um auf dieser Abstandshalteplatte einen Speicherchip mit zentralem Bondkanal unterzubringen. Die Oberseite des gestapelten Halb¬ leiterchips mit zentralem Bondkanal kann ihrerseits eine Um- Verdrahtungsstruktur aufweisen, um wiederum die elektrischen Anschlüsse von den Elektroden im zentralen Bondkanal zu In¬ nenschlüssen im Randbereich des gestapelten Halbleiterchips zu führen. Von diesen Innenanschlüssen im Randbereich des ge¬ stapelten Halbleiterchips können dann wieder Bonddrähte zu entsprechenden Kontaktanschlussflächen auf dem Verdrahtungs¬ substrat führen, das seinerseits eine Verdrahtungsstruktur aufweist, die mit den Äußenrandanschlüssen des Halbleitermo¬ duls in Verbindung steht.
Bei einer weiteren bevorzugten Ausführungsform der Erfindung weist der Gehäuseaußenrand der gestapelten Halbleiterbauteile vertikal zu den Verdrahtungsstrukturen eingeformte Rillen auf. Diese eingeformten Rillen weisen die Außenrillen der einzelnen Halbleiterbauteile auf, sodass durch Anordnen von Leitungsstegen in den geformten Rillen eine vertikale Verbin¬ dung zwischen den Halbleiterbauteilen auf engstem Raum herge¬ stellt werden kann. Die Anzahl der gestapelten Halbleiterbau- teile ist dabei beliebig, vorzugsweise werden jedoch zwei
Halbleiterbauteile mit internen Chipstapeln mit dieser Tech¬ nik über Außenrandanschlüsse und entsprechende Leitungsstege verbunden.
In einer weiteren Ausführungsform der Erfindung werden mehre¬ re Verbindungselemente mithilfe eines Flachleiterrahmens in Position gehalten, wobei der Flachleiterrahmen ein Gitter aus Leitungsstegen zwischen Querstegen aufweist. Bei diesem Halb¬ leitermodul sind zunächst über die Querstege sämtliche Ver- bindungselemente in Form von Leitungsstegen kurzgeschlossen, was für den Transport und für die Weitergabe der Module von Vorteil sein kann. Erst kurz vor dem Einsatz der Halbleiter¬ module werden die Querstege entfernt, sodass nun die Lei¬ tungsstege die einzelnen gestapelten Halbleiterbauteile ver- tikal miteinander verbinden.
Wie bereits erwähnt, weisen vorzugsweise die gestapelten Halbleiterbauteile auch interne Halbleiterchipstapel auf, die über eine gemeinsame Verdrahtungsstruktur des gestapelten Halbleiterbauteils und über die Außenrandanschlüsse des ge¬ stapelten Halbleiterbauteils mit den Verbindungselementen des Halbleitermoduls elektrisch in Verbindung stehen. Mit diesem Aufbau kann die Speicherkapazität gestapelter Halbleiterbau¬ teile vorteilhaft weiter erhöht werden.
Vorzugsweise weist der interne Chipstapel Halbleiterchips auf, die auf ihrer aktiven Oberseite in einem zentralen Be¬ reich Kontaktflächen aufweisen. Diese Kontaktflächen im zent- ralen Bereich können zweireihig angeordnet sein und sind über Leiterbahnen mit Innenanschlussflachen auf Randbereichen der Halbleiterchips elektrisch verbunden. Im Gegensatz zu Spei¬ cherbauteilen mit zentralem Bondkanal in einer Verdrahtungs- folie oder in einem Verdrahtungssubstrat weisen diese Halb¬ leiterchips weder eine Verdrahtungsfolie noch ein Verdrah¬ tungssubstrat auf, sondern Leiterbahnen, die von einer struk¬ turierten Metallbeschichtung auf der aktiven Oberseite der Halbleiterchips gebildet werden. Auf die im Zentrum angeord- neten Kontaktflächen kann somit über die im Randbereich ange¬ ordneten Innenanschlussflächen und die Leiterbahnen der Me¬ tallbeschichtung vom Rand der Halbleiterchips aus zugegriffen werden. Die Innenanschlussflächen können für den Chipstapel als Bondflächen genutzt werden.
In einer weiteren Ausführungsform der Erfindung weist das Halbleitermodul auf seiner Unterseite Außenkontakte auf. Die¬ se sind über ein Verdrahtungssubstrat und über Außenrandan- schlüsse des Verdrahtungssubstrats mit den vertikal zu dem Verdrahtungssubstrat angeordneten Leitungsstegen des Halblei¬ termoduls elektrisch verbunden. Somit ist es möglich, das Halbleitermodul auf einer übergeordneten Schaltungsplatine mit einer Vielzahl von auf der Unterseite befindlichen Außen¬ kontakten zu verbinden und gleichzeitig durch die vertikal ausgerichteten Leitungsstege die Schaltungskapazität der ge¬ stapelten Halbleiterbauteile an den auf der Unterseite ange¬ ordneten Außenkontakten zur Verfügung zu stellen.
In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Halbleitermodul als Außenkontakt auf der Unterseite des Verdrahtungssubstrats gleichmäßig verteilt angeordnete Lotkugeln auf. Mit diesen Lotkugeln ist eine einfache Ober¬ flächenmontage des Halbleitermoduls auf einem übergeordneten Schaltungssubstrat möglich, indem ein kurzzeitiger Lötprozess durchgeführt wird.
Die Speicherkapazität der einzelnen gestapelten DRAMs kann vorzugsweise im Gigabereich liegen. Derartige DRAMs haben den Vorteil, dass sie in flachen, großflächigen Kunststoffgehäu¬ sen eingebettet sind, sodass entsprechend große Randseiten ein Anbringen einer Vielzahl von Randkontaktanschlüssen und somit das Anbringen einer Vielzahl von vertikal ausgerichte- ten Leitungsstegen ermöglichen.
In einer weiteren bevorzugten Ausführungsform ist es vorgese¬ hen, dass das Halbleitermodul ein gestapeltes Halbleiterbau¬ teil mit einem Verdrahtungssubstrat aufweist, das seinerseits als innere Anschlusskontakte Lötkugeln besitzt. Mit diesen Lötkugeln wird jedoch die Bauhöhe des Halbleitermoduls ver¬ größert, sodass Lösungen ohne Lötkugeln an den Verdrahtungs¬ substraten der gestapelten Halbleiterbauteile bevorzugt wer¬ den.
Die Verdrahtungsstruktur kann in einer weiteren bevorzugten Ausführungsform auf einer Verdrahtungsfolie untergebracht sein, zumal, wenn das Halbleitermodul als gestapeltes Bauteil ein Speicherbauteil mit zentralem Bondkanal aufweist. Durch die Verdrahtungsfolie sind äußerst dichtgepackte Halbleiter¬ module möglich, wenn die Verdrahtungsfolie so ausgelegt ist, dass sie Außenrandanschlüsse zur Verfügung stellt, die über vertikale Leitungsstege kontaktierbar sind.
Ein Verfahren zur Herstellung eines Halbleitermoduls mit
Halbleiterbauteilen, die aufeinander gestapelt sind und auf ihren Unterseiten Verdrahtungsstrukturen aufweisen, ist durch folgende Verfahrensschritte gekennzeichnet: Zunächst werden einzelne Halbleiterbauteile mit Außenrandan- schlüssen auf mindestens einer ihrer Außenseiten hergestellt. Anschließend werden die Halbleiterbauteile unter Ausrichten der Außenrandanschlüsse in vertikaler Richtung übereinander gestapelt. Schließlich werden die übereinander angeordneten Außenrandanschlüsse durch Aufbringen von Verbindungselementen auf die Außenrandanschlüsse elektrisch miteinander verbunden.
Bei diesen Verbindungsschritten kann das untere Halbleiter¬ bauteil bereits auf der Unterseite verteilte Lotkugeln als Außenkontakte auf Außenkontaktflachen eines Verdrahtungssub¬ strats aufweisen. Die zusätzlich von den Außenkontaktflächen jedes Halbleiterbauteils zu dem Außenrand zu führenden Lei- terbahnen, um Außenrandanschlüsse zu realisieren, können be¬ reits beim Herstellen des Layouts für die Verdrahtungsstruk¬ tur des Verdrahtungssubstrats berücksichtigt werden. Außerdem können bereits beim Herstellen des Verdrahtungssubstrats mit- hilfe eines Nutzens auf den Randseiten Durchkontakte vorgese- hen werden, die beim Trennen des Nutzens halbiert werden und somit erste Außenrandanschlüsse bzw. vertikale Verbindungs¬ elemente für einen internen Halbleiterchipstapel bilden.
Darüber hinaus können mindestens auf einer Gehäuseaußenrand- seite der zu stapelnden Halbleiterbauteile vertikal zu den
Verdrahtungsstrukturen und in den Positionen der Außenrandan¬ schlüsse Rillen zur Aufnahme von Leitungsstegen eingeformt werden. Dieses Einformen kann vorzugsweise beim Spritzguss- prozess durchgeführt werden, indem in die Spritzgussform Lei- tungsstege eingelegt werden, sodass beim Ausformen an vorge¬ gebenen Positionen in den Randseiten des Halbleiterbauteils Rillen vorhanden sind, in die dann Leitungsstege des Halblei¬ termoduls eingebracht werden können. Das Verbinden übereinander angeordneter Außenrandanschlüsse durch Aufbringen von Leitungsstegen auf die Außenrandan¬ schlüsse kann mittels Laserschweißtechnik oder mittels Löten oder mittels Klebetechnik mit einem Leitklebstoff erfolgen. Die stoffschlüssigen Verbindungen haben sich in der Halblei¬ tertechnologie bewährt und bilden eine zuverlässige Verfah¬ rensgrundlage zur Herstellung von Halbleitermodulen.
Zusammenfassend ist festzustellen, dass durch Bereitstellen eines einfachen Flachleiterrahmens, der Flachleiter für das Anbringen von Leitungsstegen aufweist, eine kostengünstige Lösung des Stapelproblems bereitgestellt wird. Dazu wird der Flachleiterrahmen nicht horizontal, sondern vertikal zur Ver- fügung gestellt und verbindet speziell modifizierte Substrat¬ anschlüsse in Form von Außenrandanschlüssen übereinander. Da¬ bei wird vorteilhafterweise das Laserschweißen angewendet, zumal dieses Verfahren auch beim Stapeln anderer Halbleiter¬ bauteile bereits Erfolge verzeichnet.
Die Modifikation des erforderlichen Verdrahtungssubstrats ist relativ gering. Von vorgesehenen Außenkontaktflecken jedes Halbleiterbauteils, auf denen sonst Lotbälle vorgesehen sind, werden zusätzliche Anschlussleitungen zum Randbereich ge- führt, was bei einer großen Zahl von Halbleiterbauteilen ohne Bondkanal bereits vorgesehen ist. Bei Gehäusen mit Bondkanal können diese Leitungen zu den Randbereichen ohne Schwierig¬ keiten hinzugefügt werden. An der Gehäusekante münden die zu¬ sätzlichen Leiterbahnen der Verdrahtungsstruktur in entspre- chende Durchkontaktierungen durch das Verdrahtungssubstrat und können zusätzlich durch eine Vergoldung ihrer Oberflä¬ cheneigenschaften verbessert werden. Bei dem Singulieren der Einzelgehäuse aus einem vorgesehenen gemeinsamen Substrat, wie einem Nutzen, für mehrere Halblei¬ terbauteile werden die Kontaktlöcher in dem Randbereich so in der Mitte durchgesägt, dass der Innenradius freigelegt wird. Vorteilhafterweise trennt eine Singulation zwei Gehäuse, so- dass die freigelegten halbierten Durchkontakte als Außenrand- anschlüsse und als vertikale Verbindungselemente für interne Halbleiterchipstapel dienen können.
In einer weiteren Ausführungsform der Erfindung befinden sich in einem Spritzgusswerkzeug oder auch "mold tool" entspre¬ chende Leitungsstege an den Positionen oberhalb der Außen- randanschlüsse, sodass diese Stege dafür sorgen, dass sich dort keine Moldmasse absetzt. Durch die beim Ausformen ent- stehenden rillenförmigen Aussparungen wird die Form der Au- ßenrandanschlüsse für den Anschluss eines entsprechenden ver¬ tikal ausgestatteten Flachleiterrahmens verlängert, was für die Befestigung von vertikalen Leitungsstegen von Vorteil ist.
Derartig vorbereitete Halbleiterbauteile können nun zum Sta¬ peln von zwei und mehr Substrat basierenden Gehäusen zu einem Halbleitermodul zusammengebaut werden. Entscheidend ist, dass die zu verbindenden Randseitenkontakte an den gleichen Rand- Positionen übereinander liegen. Die Stapelpartner selbst kön¬ nen zwei oder mehr gleichartige Bauteile mit gleichen Chips bzw. Speicherchips aufweisen oder sie können zwei oder mehr gleichartige Bausteine mit unterschiedlichen Halbleiterchips, zum Beispiel in einem Multichip-Package, oder in einem "sta- cked die FBGA" aufweisen. Schließlich ist es möglich, dass verschiedenartige Halbleiterbauteile, wie Logikhalbleiterbau¬ teile und Speicherhalbleiterbauteile oder eine beliebige an- dere Kombination dieser Halbleiterbauteile, miteinander ge¬ stapelt werden.
Die einzelnen Stapelpartner können selbst wieder mit Lotbäl- len ausgerüstet sein und so mit einem Standardprozess getes¬ tet werden. Andererseits ist es auch möglich, über die Außen- kontaktflachen, auf denen derartige Außenkontakte von Halb¬ leiterbauteilen angeordnet sind, entsprechende Nadelkontakte beim Testen aufzubringen und somit auch Halbleiterbauteile ohne derartige Lotkugeln auf einfache Weise zu testen, bevor ein Halbleitermodul zusammengestellt wird.
Zur Herstellung der Stapelverbindung werden die einzelnen Partner so ausgerichtet, dass die Aushöhlungen oder Durchkon- takte (entweder nur aus Durchkontakten bestehend oder durch vertikale Aussparungen bzw. Rillen verlängerte Kontaktlöcher aufweisend) übereinander liegend angeordnet sind. Ferner wird ein vorgeformter Flachleiterrahmen über alle Kontakte gelegt und durch Laserschweißen werden die Einzelverbindungen mit den Außenrandkontaktanschlüssen geschlossen und durch Laser¬ trennen werden entsprechende Querstege bzw. Befestigungs¬ schienen des Flachleiterrahmens für die Leitungsstege abge¬ trennt. Nachdem alle Kontakte angeschlossen sind, kann das gestapelte Halbleitermodul nochmals getestet und danach ein- gesetzt werden.
Zusammenfassend ergeben sich daraus folgende Vorteile:
1. eine kostengünstige Stapeltechnologie; 2. ein Nutzbarmachen von substratbasierten Gehäusen, wie z.B. FBGA-Gehäuse für die Stapeltechnologie; 3. eine Erhöhung der elektrischen Leistungsfähigkeit; 4. eine Verringerung der vertikalen Größenausdehnung eines Halbleitermoduls;
5. ein Vorabtesten der einzelnen zu stapelnden Halbleiter¬ bauteile, sodass ein verminderter Ausschuss für die Halbleitermodule auftritt;
6. eine hohe Vielfalt von Stapelmöglichkeiten durch Einzel¬ chipgehäuse, Multichipgehäuse und Kombinationen dersel¬ ben.
Mit dieser Technologie wird ein Verdoppeln oder Vervierfachen der Speicherdichte im Vergleich zu Standardspeicherdichten möglich. Bei beispielsweise 120 nötigen vertikalen Verbindun¬ gen ergeben sich zum Beispiel 30 Durchkontakte pro Randseite der Halbleiterbauteile, bei einem Anschlussraster von 0,65 mm ergibt sich eine Mindestlänge, um eine derartige Anzahl von Leitungsstegen auf den Randseiten unterzubringen, von 20 mm. Die für ein derartiges Stapeln in einem Halbleitermodul inte¬ ressanten Speicherchips sind die Chips mit großer Speicher¬ dichte, beispielsweise von 1 Gigabit bis 2 Gigabit, da diese Halbleiterchips bereits heute eine Kantenlänge von größer als 18 mm aufweisen. Somit ist auch das Anschlussraster ausrei¬ chend, um genügend Außenrandkontaktanschlüsse bereitzustel¬ len.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
Figur 1 zeigt einen schematischen Querschnitt durch ein
Halbleitermodul einer ersten Ausführungsform der Erfindung; Figur 2 zeigt einen schematischen Querschnitt durch ein
Halbleitermodul einer zweiten Ausführungsform der Erfindung;
Figur 3 zeigt eine schematische Draufsicht auf einen verti¬ kal ausgerichteten Flachleiterrahmen mit elektri¬ schen Verbindungselementen;
Figur 4 zeigt einen schematischen Querschnitt durch ein Halbleitermodul einer dritten Ausführungsform der
Erfindung;
Figur 5 zeigt einen schematischen Querschnitt durch ein
Halbleitermodul einer vierten Ausführungsform der Erfindung;
Figur 6 zeigt einen schematischen Querschnitt durch ein
Halbleitermodul einer fünften Ausführungsform der Erfindung.
Figur 1 zeigt einen schematischen Querschnitt durch ein Halb¬ leitermodul 1 einer ersten Ausführungsform der Erfindung. Dieses Halbleitermodul 1 weist einen internen Halbleiterchip¬ stapel 40 aus den Halbleiterchips 13 und 14 auf. Zwischen den Halbleiterchips 13 und 14 ist eine abstandhaltende isolieren¬ de Schicht 52 angeordnet, da die Halbleiterchips 13 und 14 identische Außenmaße aufweisen. Beide Halbleiterchips 13 und 14 weisen zentral und zweireihig angeordnete Kontaktflächen 54 an der aktiven Oberseite der Halbleiterchips 13 und 14 auf. Von den Kontaktflächen 54 in dem zentralen Bereich 44 führen Leiterbahnen 48 einer Verdrahtungsstruktur, die von einer strukturierten Metallbeschichtung auf den aktiven Ober¬ seiten der Halbleiterchips 13 und 14 gebildet wird, zu Innen- anschlüssen 29 in den Randbereichen der Halbleiterchips 13 und 14, von wo aus die Innenschlüsse 29 über Bondverbindungen 49 mit einer Verdrahtungsstruktur 25 auf einem Verdrahtungs¬ substrat 34 verbunden sind.
Das Verdrahtungssubstrat 34 weist auf seiner Unterseite 41 Außenkontakte 42 auf, die auf Außenkontaktflächen 50 angeord¬ net sind. Die Außenkontaktflächen 50 stehen über Leitungen der Unterseite 41 und Durchkontakte 51 mit der Verdrahtungs- struktur 25 elektrisch in Verbindung. Beim Außenrand 33 des Verdrahtungssubstrats 34 sind durchtrennte Durchkontakte 32 angeordnet, die ihrerseits sowohl mit den Bondverbindungen 49 oder mit den Außenkontakten 42 elektrisch verbunden sind. So¬ mit werden zumindest über diese aufgetrennten Durchkontakte 32, die auch Hohlkontakte genannt werden, am Außenrand 33 des Verdrahtungssubstrats 34 drei Kontaktebenen zusammengeschlos¬ sen, nämlich die Kontaktebene der Außenkontakte 42 sowie die Kontaktebene der Innenanschlüsse 29 der beiden Halbleiter¬ chips 13 und 14. Ferner können die Kontakte der drei Kontakt- ebenen zusätzlich über die Durchkontakte 51 zusammen ge¬ schlossen sein.
Den Schnittzeichnungen A, B, C und D, die unter Figur 1 mit Figur IA, Figur IB, Figur IC und Figur ID gekennzeichnet sind, wird die unterschiedliche Struktur des Außenrandes 33 im Bereich des Verdrahtungssubstrats 34 und die Struktur der Außenseite 30 im Bereich des Kunststoffgehäuses 47 deutlich. In dieser ersten Ausführungsform der Erfindung weisen ledig¬ lich die Hohl- oder Durchkontakte 32 in dem Randbereich eine Aussparung bzw. Rillen auf, während die Außenseite 30 des Halbleitermoduls 1, wie es die Figuren IB und IC zeigen, vollständig glatt ist. Zur Verbesserung des Widerstandes gegen Korrosion und Oxida- tion können die Durchkontakte 32 aus einer Kupferlegierung mit einer Goldschicht in dem Außenrand 33 des Verdrahtungs¬ substrats 34 beschichtet sein. Der Vorteil dieser Außenrand- anschlüsse 28 dieser ersten Ausführungsform der Erfindung ist es, dass eine Vielzahl von Durchkontakten 32 im Randbereich des Halbleiterbauteils 6 angebracht werden können, sodass ü- ber diese Außenrandanschlüsse 28 aus aufgetrennten Durchkon¬ takten 32 ein Test möglich ist, ohne dass die Lotkugeln 43 belastet werden müssen. Selbst bei einer Oberflächenmontage dieses Halbleitermoduls 1 auf einer übergeordneten Schal¬ tungsplatine kann noch auf die Außenrandanschlüsse 28 auf den Gehäuseaußenrandseiten 26 und 27 zugegriffen werden, was beim Testen des Bauteils vorteilhaft ist.
Figur 2 zeigt einen schematischen Querschnitt durch ein Halb¬ leitermodul 2 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erör- tert. Auch dieses Halbleitermodul 2 weist einen internen
Halbleiterchipstapel 40 mit Speicherchips von einigen Gigabit auf. Der Unterschied zwischen der Ausführungsform gemäß Figur 1 und der Ausführungsform gemäß Figur 2 wird an den Schnitt¬ zeichnungen Figur 2A, Figur 2B, Figur 2C und Figur 2D sicht- bar. In dieser Ausführungsform der Erfindung sind Rillen oder Aussparungen sowohl im Bereich des Verdrahtungssubstrats 34 als auch im Bereich des Kunststoffgehäuses 47 vorgesehen, wie die Figuren 2B und 2C zeigen. Diese Aussparungen sind aufge¬ füllt mit Leitungsstegen 36 als vertikale Verbindungselemente 31, über die ein weiteres Halbleiterbauteil mit einem inter¬ nen Halbleiterchipstapel 40, wie es z.B. Figur 1 zeigt, an das vorliegende Halbleitermodul 1 angekoppelt werden kann. Durch die vertikal gegenüber der Verdrahtungsstruktur 25 aus¬ gerichteten Leitungsstege 36 ist es möglich, auf geringstem Raum eine Verbindung zwischen zu stapelnden Halbleiterbautei¬ len herzustellen. Dazu können die Aussparungen bzw. Rillen 35 in dem Kunststoffgehäuse 47 dadurch hergestellt werden, dass in eine Spritzgussform oder eine Prägeform entsprechende Lei¬ tungsstege 36 eingelegt werden, sodass beim Herausnehmen der Form diese Leitungsstege 36 entweder gleich mit eingegossen oder in die entstehenden Rillen 35 anschließend eingefügt werden. Die elektrische Verbindung der Leitungsstege 36 mit den Außenrandanschlüssen 28 in Form von aufgeteilten Durch¬ kontakten 32 kann durch ein Laserschweißen erreicht werden. Dieses ist das zuverlässigste stoffschlüssige Verfahren, mit dem die Leitungsstege 36 mit den aufgetrennten Durchkontakten 32 des Verdrahtungssubstrats 34 verbunden werden können. Ge¬ nerell ist es auch möglich, diese Leitungsstege 36 auf die aufgetrennten Durchkontakte 32 aufzulöten oder sie mit einem Leitkleber elektrisch zu verbinden.
Figur 3 zeigt eine schematische Draufsicht auf einen vertikal ausgerichteten Flachleiterrahmen 37 mit elektrischen Verbin¬ dungselementen 31. Um gleichzeitig mehrere Verbindungselemen¬ te 31 auf die Gehäuseaußenrandseiten eines Halbleitermoduls in den vorgesehenen Rillen aufzubringen, sind die elektri- sehen Verbindungselemente 31 in Form von Leitungsstegen 36 über einen Flachleiterrahmen 37 gitterförmig gehalten. Der Flachleiterrahmen 37 weist Querstege 39 auf, welche die Lei¬ tungsstege 36 in ihrer Position halten. Das Gitter 38 kann zunächst komplett auf die Gehäuseaußenrandseiten eines HaIb- leitermoduls mit gestapelten Halbleiterbauteilen aufgelegt werden und anschließend mit den vorgesehenen Außenrandan¬ schlüssen verbunden werden. Der Kurzschluss, der durch die Querstege 39 entsteht, kann nach Anbringen des Rahmens und Kontaktieren der Außenrandkontakte 32 durch Lasertrennen des Überstandes 46 des Gitters 38 entfernt werden.
Figur 4 zeigt einen schematischen Querschnitt durch ein HaIb- leitermodul 3 einer dritten Ausführungsform der Erfindung. Das untere Halbleiterbauteil 7 entspricht den Halbleiterbau¬ teilen 6, die in Figur 1 und 2 gezeigt werden, und weist ei¬ nen internen Halbleiterchipstapel 40 mit den Halbleiterchips 15 und 16 auf. Das gestapelte Halbleiterbauteil 8 mit seinem internen Halbleiterchipstapel 40 der Halbleiterchips 17 und 18 ist auf die Oberseite des unteren Halbleiterbauteils 8 un¬ mittelbar geklebt und weist keine Lotbälle oder Lotkugeln auf, zumal die beiden gestapelten Halbleiterchips 17 und 18 über ihre Innenanschlüsse 29 und die Verdrahtungsstruktur 25 mit entsprechenden Außenrandanschlüssen 28 verbunden sind, sodass Lotkugeln 43 auf den Außenkontaktflächen 50 des gesta¬ pelten Halbleiterbauteils 8 überflüssig sind. Die elektrische Verbindung zum oberen und unteren Halbleiterbauteil erfolgt in diesem Fall durch Verbindungselemente 31, die als Flach- leiter ausgebildet sind. Durch den Wegfall von Lotbällen zwi¬ schen den beiden Halbleiterbauteilen 7 und 8 wird das gesamte Halbleitermodul 3 in seiner Höhe h vermindert.
Figur 5 zeigt einen schematischen Querschnitt durch ein HaIb- leitermodul 4 einer vierten Ausführungsform der Erfindung.
Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Diese vierte Ausführungsform der Erfindung entspricht wei- testgehend der dritten Ausführungsform der Erfindung gemäß Figur 4, jedoch ist die Bauhöhe h des Halbleitermoduls 4 grö¬ ßer, weil Lotkugeln 43 des gestapelten Halbleiterbauteils 9 beibehalten wurden. Mit dem internen Halbleiterchipstapel 40 aus den Halbleiterchips 19 und 20 ist das gestapelte Halblei¬ terbauteil 9 genauso aufgebaut wie die Ausführungsform gemäß Figur 2. Auch das Basishalbleiterbauteil 10 weist einen in- ternen Halbleiterchipstapel 40 mit den Halbleiterchips 21 und 22 auf und entspricht in seinem Aufbau dem Halbleiterbauteil 6, das in Figur 2 gezeigt wird. Der Vorteil dieses Halblei¬ termoduls ist es, dass keine Modifikationen und Änderungen an den zu stapelnden Halbleiterbauteilen 9 und 10 ausgeführt werden müssen, sodass gleichartige Halbleiterbauteile 9 und 10 übereinander gestapelt und miteinander über die Leitungs¬ stege 36 auf den Außenseiten 30 des Halbleitermoduls 4 ver¬ bunden werden können. Dieses bringt Vorteile beim Testen der Halbleiterbauteile 9.
Figur 6 zeigt einen schematischen Querschnitt durch ein Halb¬ leitermodul 5 einer fünften Ausführungsform der Erfindung, wobei in diesem Fall zwei Halbleiterbauteile 11 und 12 auf¬ einander gestapelt sind, die Halbleiterchips 23 und 24 mit einem zentralen Bondkanal 44 aufweisen. In dem zentralen Bondkanal 44 sind zweireihig Kontaktflächen 54 angeordnet, die über Bonddrähte 49 mit Leiterbahnen 48 auf einer Verdrah¬ tungsfolie 45 verbunden sind. Auf der Verdrahtungsfolie 45 sind Außenkontakte 42 in Form von Lotkugeln 43 im Falle des unteren Halbleiterbauteils 11 angeordnet. Das obere gestapel¬ te Halbleiterbauteil 12 weist demgegenüber keine Lotkugeln 43 auf.
Die in zwei Reihen angeordneten Kontaktflächen 54 sind hier über Bonddrähte 49 mit einer Verdrahtungsstruktur 25 eines zentralen Bondkanals 55 verbunden, die direkt mit Außenrand- anschlüssen 28 verbunden sind und über die Verbindungselemen¬ te 31 in Form von Leitungsstegen 36 auf den Gehäuseaußenrand- Seiten 26 und 27 mit den Außenkontakten 42 des unteren Halb¬ leiterbauteils 11 des Halbleitermoduls 5 verbunden sind. Zwi¬ schen den Halbleiterbauteilen 11 und 12 ist eine Klebstoff¬ masse 53 angeordnet, mit der das gestapelte Halbleiterbauteil 12 auf dem Basishalbleiterbauteil 11 fixiert ist. Der Unter¬ schied des Halbleitermoduls 5 zu den vorhergehenden Ausfüh¬ rungsformen der Erfindung liegt darin, dass die zentralen Bondkanäle 55 der gestapelten Halbleiterbauteile 11 und 12 in Richtung auf die Außenkontakte 42 des Halbleitermoduls 5 aus- gerichtet sind und deshalb auf ein selbsttragendes Verdrah¬ tungssubstrat für Halbleiterchips verzichtet werden kann, zu¬ mal auch kein interner Halbleiterchipstapel in dieser Ausfüh¬ rungsform der Erfindung vorgesehen ist.

Claims

Patentansprüche
1. Halbleitermodul mit Halbleiterbauteilen (6 - 12), wobei die Halbleiterbauteile (6 - 12) aufeinander gestapelt sind und auf ihren Unterseiten Verdrahtungsstrukturen (25) aufweisen und auf mindestens einer Gehäuseaußen¬ randseite (26, 27) Außenrandanschlüsse (28) besitzen, wobei die Außenrandanschlüsse (28) über die Verdrah¬ tungsstrukturen (25) mit Innenanschlüssen (29) der HaIb- leiterbauteile (6 - 12) elektrisch in Verbindung stehen und wobei das Halbleitermodul (1 - 5) auf mindestens ei¬ ner Außenseite (30) ein vertikal zu den Verdrahtungs¬ strukturen (25) ausgerichtetes Gitter (38) elektrischer Verbindungselemente (31) aufweist, die mit den Außen- randanschlüssen (28) stoffschlüssig und elektrisch ver¬ bunden sind.
2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet , dass die elektrischen Verbindungselemente (31) aufgetrennte Durchkontakte (32) an einem Außenrand (33) eines Ver¬ drahtungssubstrats (34) der gestapelten Halbleiterbau¬ teile (6 - 10) aufweisen.
3. Halbleitermodul nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , dass die Gehäuseaußenrandseiten (26, 27) der gestapelten Halbleiterbauteile (6 - 12) vertikal zu den Verdrah¬ tungsstrukturen (25) eingeformte Rillen (35) aufweist, in denen Leitungsstege (36) als elektrische Verbindungs¬ elemente (31) angeordnet und mit den Außenrandanschlüs- sen (28) elektrisch verbunden sind.
4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass mehrere Verbindungselemente (31) mithilfe eines Flach¬ leiterrahmens (37) in Position gehalten sind und ein Gitter (38) aus Leitungsstegen (36) zwischen Querstegen (39) aufweisen.
5. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die gestapelten Halbleiterbauteile (6 - 10) interne
Halbleiterchipstapel (40) aufweisen, die über eine ge¬ meinsame Verdrahtungsstruktur (25) des gestapelten Halb¬ leiterbauteils (6 - 12) und über die Außenrandanschlüsse (28) des gestapelten Halbleiterbauteils (6 - 12) mit den Verbindungselementen (31) des Halbleitermoduls (1 - 5) elektrisch in Verbindung stehen.
6. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Halbleitermodul (1 - 5) auf seiner Unterseite (41) Außenkontakte (42) aufweist, die über ein Verdrahtungs¬ substrat (34) und über Außenrandanschlüsse (28) des Ver¬ drahtungssubstrats (34) mit den vertikal zu dem Verdrah¬ tungssubstrat (34) angeordneten Leitungsstegen (36) des Halbleitermoduls (1 - 5) elektrisch in Verbindung ste¬ hen.
7. Halbleitermodul nach Anspruch 5, dadurch gekennzeichnet , dass der interne Chipstapel (40) Halbleiterchips (13, 14) aufweist, die auf ihrer aktiven Oberseite in einem zent¬ ralen Bereich (44) Kontaktflächen (54) aufweisen, die über Leiterbahnen (48) mit Innenanschlussflachen (29) auf Randbereichen der Halbleiterchips (13, 14) in Ver¬ bindung stehen, wobei die Leiterbahnen (48) von einer strukturierten Metallbeschichtung auf den aktiven Ober¬ seiten der Halbleiterchips (13, 14) gebildet sind.
8. Halbleitermodul nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet , dass der interne Halbleiterchipstapel (40) Speicherbauteile, vorzugsweise DRAMs aufweist mit Speicherkapazitäten im Gigabitbereich.
9. Halbleitermodul nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet , dass der interne Halbleiterchipstapel (40) mindestens ein Lo- gikchip vorzugsweise einen Mikroprozessor aufweist.
10. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass für das Halbleitermodul (1 - 5) ein gestapeltes Halblei- terbauteil (6 - 10) mit einem Verdrahtungssubstrat (34), das Lotkugeln (43) als Außenkontakte (42) aufweist, vor¬ gesehen ist.
11. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1 - 5) ein Speicherbauteil mit zentralem Bondkanal (55) und Verdrahtungsfolie (45) auf¬ weist, die eine Verdrahtungsstruktur (25) besitzt, wel¬ che mit den Außenrandanschlüssen (28) elektrisch in Ver- bindung steht.
12. Verfahren zur Herstellung eines Halbleitermoduls (1 - 5) mit Halbleiterbauteilen (β - 12), wobei die Halbleiter- bauteile (6 - 12) aufeinander gestapelt sind und auf ih¬ ren Unterseiten Verdrahtungsstrukturen (25) aufweisen, wobei das Verfahren die folgende Verfahrensschritte auf¬ weist: - Herstellen einzelner Halbleiterbauteile (6 - 12) mit Außenrandanschlüssen (28) auf mindestens einer Außenseite (30) ;
Stapeln der Halbleiterbauteile (6 - 12) unter Aus¬ richten der Außenrandanschlüsse (28) in vertikaler Richtung übereinander;
Verbinden übereinander angeordneter Außenrandan¬ schlüsse (28) durch Aufbringen von Verbindungsele¬ menten (31) auf die Außenrandanschlüsse (28) .
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet , dass in mindestens einer der Gehäuseaußenrandseiten (26, 27) der zu stapelnden Halbleiterbauteile (6 - 12) vertikal zu den Verdrahtungsstrukturen (34) und in den Positionen der Außenrandanschlüsse (28) Rillen (35) zur Aufnahme von Leitungsstegen (36) eingeformt werden.
14. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet , dass zunächst ein Flachleiterrahmen (37) mit parallel ange¬ ordneten Leitungsstegen (36) gefertigt wird, die über Querstege (39) in Position gehalten werden, wobei die Abstände der Leitungsstege (36) den Abständen der Außen¬ randanschlüsse (28) der Halbleiterbauteile (6 - 12) ent- spricht und die Länge der Leitungsstege (36) größer als die Gesamthöhe (h) des Halbleitermoduls (1 - 5) ist, so- dass beim Verbinden der Leitungsstege (36) mit den Au¬ ßenrandanschlüssen (28) die Querstege (39) über das Halbleitermodul (1 - 5) hinausragen und die Überstände (46) mit den Querstegen (39) entfernt werden.
15. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet , dass das Verbinden übereinander angeordneter Außenrandan- schlüsse (28) durch Aufbringen von Leitungsstegen (36) auf die Außenrandanschlüsse (28) mittels Laserschwei߬ technik erfolgt.
16. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet , dass das Verbinden übereinander angeordneter Außenrandan¬ schlüsse (28) durch Aufbringen von Leitungsstegen (36) auf die Außenrandanschlüsse (28) mittels Löten der Lei¬ tungsstege (36) auf die Außenrandanschlüsse (28) er¬ folgt.
17. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet , dass das Verbinden übereinander angeordneter Außenrandan¬ schlüsse (28) durch Aufbringen von Leitungsstegen (36) auf die Außenrandanschlüsse (28) mittels Klebetechnik mit einem Leitklebstoff erfolgt.
18. Verfahren nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet , dass das Einformen von Rillen (35) zur Aufnahme von Leitungs¬ stegen (36) in mindestens einer der Gehäuseaußenrandsei- ten (26, 27) der zu stapelnden Halbleiterbauteile (6 - 12) mittels Einlegen von Leitungsstegen (36) in ein Spritzgusswerkzeug vor einem Spritzgießen der Kunst- stoffgehäuse (47) der zu stapelnden Halbleiterbauteile (6 - 12) erfolgt.
PCT/DE2005/001600 2004-09-14 2005-09-13 Halbleitermodul mit gestapelten halbleiterbauteilen und elektrischen verbindungselementen zwischen den gestapelten halbleiterbauteilen Ceased WO2006034670A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004044882.5 2004-09-14
DE102004044882A DE102004044882B3 (de) 2004-09-14 2004-09-14 Halbleitermodul mit gestapelten Halbleiterbauteilen und elektrischen Verbindungselementen zwischen den gestapelten Halbleiterbauteilen

Publications (1)

Publication Number Publication Date
WO2006034670A1 true WO2006034670A1 (de) 2006-04-06

Family

ID=35501601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001600 Ceased WO2006034670A1 (de) 2004-09-14 2005-09-13 Halbleitermodul mit gestapelten halbleiterbauteilen und elektrischen verbindungselementen zwischen den gestapelten halbleiterbauteilen

Country Status (2)

Country Link
DE (1) DE102004044882B3 (de)
WO (1) WO2006034670A1 (de)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry
EP0571749A1 (de) * 1992-05-26 1993-12-01 Motorola, Inc. Gestapelter Halbleiter-Mehrchipmodul und Herstellungsverfahren dafür
DE10134648A1 (de) * 2001-07-20 2002-10-10 Infineon Technologies Ag Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung
US6472736B1 (en) * 2002-03-13 2002-10-29 Kingpak Technology Inc. Stacked structure for memory chips
US20020190396A1 (en) * 2000-08-16 2002-12-19 Brand Joseph M. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US20030006496A1 (en) * 2001-03-15 2003-01-09 Venkateshwaran Vaiyapuri Semiconductor/printed circuit board assembly, and computer system
US20030127729A1 (en) * 2001-02-05 2003-07-10 Takakazu Fukumoto Stacked semiconductor device structure
US20040056277A1 (en) * 2002-09-17 2004-03-25 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
DE10259221A1 (de) * 2002-12-17 2004-07-15 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
US20040157410A1 (en) * 2003-01-16 2004-08-12 Seiko Epson Corporation Semiconductor device, semiconductor module, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing semiconductor module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry
EP0571749A1 (de) * 1992-05-26 1993-12-01 Motorola, Inc. Gestapelter Halbleiter-Mehrchipmodul und Herstellungsverfahren dafür
US20020190396A1 (en) * 2000-08-16 2002-12-19 Brand Joseph M. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US20030127729A1 (en) * 2001-02-05 2003-07-10 Takakazu Fukumoto Stacked semiconductor device structure
US20030006496A1 (en) * 2001-03-15 2003-01-09 Venkateshwaran Vaiyapuri Semiconductor/printed circuit board assembly, and computer system
DE10134648A1 (de) * 2001-07-20 2002-10-10 Infineon Technologies Ag Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung
US6472736B1 (en) * 2002-03-13 2002-10-29 Kingpak Technology Inc. Stacked structure for memory chips
US20040056277A1 (en) * 2002-09-17 2004-03-25 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
DE10259221A1 (de) * 2002-12-17 2004-07-15 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
US20040157410A1 (en) * 2003-01-16 2004-08-12 Seiko Epson Corporation Semiconductor device, semiconductor module, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing semiconductor module

Also Published As

Publication number Publication date
DE102004044882B3 (de) 2006-04-20

Similar Documents

Publication Publication Date Title
DE69509878T2 (de) Halbleiterchipträger
DE102014019634B4 (de) Gehäuse eines integrierten Schaltkreises und Verfahren zum Bilden desselben
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE10138278C1 (de) Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102004001829A1 (de) Halbleitervorrichtung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
WO2005109499A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE102006062473A1 (de) Halbleiterbauelement mit auf einem Substrat montiertem Chip
WO2000048249A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE112009000686T5 (de) Halbleiterpackage mit eingebetteter magnetischer Komponente und Verfahren zur Herstellung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102008022352A1 (de) Stapelartige Chip-Package-Struktur
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
WO2019233568A1 (de) Halbleiterchip-stapelanordnung sowie halbleiterchip zur herstellung einer derartigen halbleiterchip-stapelanordnung
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102004036909B4 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase