DE10134648A1 - Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung - Google Patents

Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung

Info

Publication number
DE10134648A1
DE10134648A1 DE2001134648 DE10134648A DE10134648A1 DE 10134648 A1 DE10134648 A1 DE 10134648A1 DE 2001134648 DE2001134648 DE 2001134648 DE 10134648 A DE10134648 A DE 10134648A DE 10134648 A1 DE10134648 A1 DE 10134648A1
Authority
DE
Germany
Prior art keywords
rewiring
electronic components
pins
stacked
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001134648
Other languages
English (en)
Inventor
Andreas Woerz
Johann Winderl
Christian Hauser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001134648 priority Critical patent/DE10134648A1/de
Publication of DE10134648A1 publication Critical patent/DE10134648A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft eine Anordnung aus gestapelten elektronischen Bauteilen (2), die jeweils einen Halbleiterchip (4) aufweisen, wobei wenigstens zwei elektronische Bauteile übereinander gestapelt und mechanisch und elektrisch mittels mit einer Trägerplatte (34) mechanisch und elektrisch verbundener Stifte (32) miteinander verbunden sind. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung des elektronischen Bauteils.

Description

Die Erfindung betrifft eine Anordnung aus gestapelten elek­ tronischen Bauteilen und ein Verfahren zur Herstellung der Anordnung gemäß den unabhängigen Ansprüchen.
Zur höheren Integration von elektronischen Bauteilen und ins­ besondere von integrierten Halbleiterbausteinen können diese in mehreren Schichten gestapelt werden. Dabei können einzelne Halbleiterchips oder größere Einheiten von Halbleiterchips vor ihrer Trennung, d. h. als sogenannte Halbleiterwafer, ge­ stapelt werden. Um die übereinander angeordneten Halbleiter­ chips oder -wafer an ihren Kontakten elektrisch und mecha­ nisch miteinander zu verbinden, werden diese verlötet. Zu diesem Zweck können mittels eines Ätzprozesses Durchbrüche in den Wafer geätzt werden. Anschließend werden die inneren Oberflächen dieser Durchbrüche metallisiert. Über eine Löt­ stelle lassen sich auf diese Weise mehrere Wafer mechanisch und elektrisch verbinden und somit übereinander stapeln.
Zur Herstellung von gestapelten dreidimensionalen Topographi­ en von Halbleiterchips, sogenannten Chip-Size-Packages (CSP) werden Wafer mittels eines Ätzprozesses entlang von Trennfu­ gen zwischen den einzelnen Halbleiterchips geteilt, wonach von den jeweiligen aktiven Seiten der Halbleiterchips Umver­ drahtungen zu ihren Rückseiten mit den darauf befindlichen zu verlötenden Kontaktanschlüssen bzw. Kontaktierungsflächen hergestellt.
Aufgabe der Erfindung ist es, ein elektronisches Bauteil mit gestapelten Halbleiterchips zur Verfügung zu stellen, das bei einer minimalen räumlichen Ausdehnung über stabile mechani­ sche und elektrische Verbindungen zwischen den zu stapelnden Halbleiterchips verfügt.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An­ sprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Erfindungsgemäß weist eine Anordnung aus gestapelten elektro­ nischen Bauteilen, die jeweils wenigstens einen auf einer er­ sten Seite einer Umverdrahtungsplatte montierten und mit die­ ser elektrisch verbundenen Halbleiterchip aufweisen, wenig­ stens zwei elektronische Bauteile auf, die übereinander ge­ stapelt und mechanisch und elektrisch mittels Stiften mitein­ ander verbunden sind. Dabei sind die wenigstens zwei elektro­ nischen Bauteile mit im Wesentlichen parallel zueinander ori­ entierten Flachseiten ihrer Umverdrahtungsplatten übereinan­ der gestapelt. Erfindungsgemäß sind sie mechanisch und elek­ trisch mittels senkrecht zu den Flachseiten der Umverdrah­ tungsplatten orientierter und durch diese hindurch tretender, mit einer Trägerplatte mechanisch und elektrisch verbundener, Stifte miteinander verbunden.
Diese erfindungsgemäße Anordnung hat den Vorteil, dass auf einfache und exakte Weise dreidimensional strukturierte Bau­ teile aus gestapelten Halbleiterchips herstellbar sind. Diese Bauteile können sehr kompakt ausgeführt sein und verfügen über eine hohe mechanische Stabilität.
Gemäß einer ersten Ausführungsform der Erfindung sind die Um­ verdrahtungsplatten mit den Stiften verlötet, was den Vorteil hat, dass die Lötverbindungen als tragende mechanische Ver­ bindungen wirken und zugleich für die elektrische Verbindung der Halbleiterchips bzw. der Kontakte der Umverdrahtungsplat­ ten untereinander sorgen.
Gemäß einer weiteren Ausführungsform der Erfindung sind die Lötverbindungen zwischen Stiften und Umverdrahtungsplatten in Randbereichen der jeweiligen Umverdrahtungsplatten vorgese­ hen, was den Vorteil einer stabilen äußeren Verbindung der Umverdrahtungsplatten untereinander aufweist.
Bei einer weiteren Ausführungsform der Erfindung ist vorgese­ hen, dass die Umverdrahtungsplatten in ihren Randbereichen jeweils Durchbrüche aufweisen, die zumindest teilweise mit einem ringförmigen Kontakt versehen sind. Diese erfindungsge­ mäße Ausführungsform hat den Vorteil, dass die Durchbrüche als mechanische und die darin befindlichen Kontakte gleich­ zeitig als elektrische Verbindung der elektronischen Bauteile mit den Stiften der Trägerplatte fungieren. Dies führt zu sehr kompakten und mechanisch stabilen elektronischen Bautei­ len.
Bei einer weiteren Ausführungsform der Erfindung ist vorgese­ hen, dass die ringförmigen Kontakte in den Randbereichen der Umverdrahtungsplatte über Umverdrahtungsstrukturen in der Um­ verdrahtungsplatte mit Anschlußkontakten des Halbleiterchips in elektrischer Verbindung stehen. Auf diese Weise fungieren die ringförmigen Kontakte als Außenkontakte der Umverdrah­ tungsplatten, über welche die gesamte Kontaktierung der Halb­ leiterchips dargestellt wird.
Gemäß einer weiteren Ausführungsform der Erfindung sind die Stifte mit den ringförmigen Kontakten in den Randbereichen der Umverdrahtungsplatten verlötet, was den Vorteil einer einfach herstellbaren und zugleich mechanisch stabilen elek­ trischen Verbindung der erfindungsgemäßen Anordnung aufweist. Die Lötverbindungen wirken als tragende mechanische Verbin­ dung und sorgen zugleich für die elektrische Verbindung der Halbleiterchips untereinander.
Eine erfindungsgemäße Ausführungsform sieht vor, dass die we­ nigstens zwei elektronischen Bauteile derart übereinander ge­ stapelt sind, dass eine Rückseite eines Halbleiterchips einer zweiten Seite einer benachbarten Umverdrahtungsplatte zuge­ wandt ist. Diese Ausführungsform hat den Vorteil, dass damit minimale Abstände der einzelnen Stapelebenen voneinander rea­ lisiert werden können.
Eine weitere Ausführungsform der Erfindung sieht vor, dass die zweiten Seiten der Umverdrahtungsplatten jeweils mit Ab­ stützstellen versehen sind, auf die jeweils eine Rückseite eines Halbleiterchips zur Anlage kommt. An dieser Ausfüh­ rungsform ist besonders vorteilhaft, dass die Abstützstellen eine definierte Anlagestelle für die aufeinanderfolgenden Um­ verdrahtungsplatten des Stapels darstellen. Somit besteht keine Gefahr einer direkten Berührung von Umverdrahtungsplat­ te und Halbleiterchip verschiedener Stapelebenen.
Eine bevorzugte Ausführungsform der Erfindung sieht vor, dass die Abstützstellen als Pufferelemente ausgebildet sind, was den Vorteil einer Isolationswirkung in mechanischer, elektri­ scher und thermischer Hinsicht aufweist. Die Pufferelemente können beispielsweise aus einem elastomeren Kunststoff, einem Epoxymaterial oder einem Silikonmaterial bestehen, womit ins­ besondere der Vorteil einer wirksamen mechanischen Dämpfung zwischen den daran anliegenden Flächen verbunden ist.
Die als Pufferelemente fungierenden Abstützstellen können vorzugsweise in einen Bondkanal der Umverdrahtungsplatte ein­ gebracht werden, der sich in der Regel mittig in den Umver­ drahtungsplatten befindet. Auf diese Weise sind zugleich die Bonddrähte zwischen dem Halbleiterchip und der Umverdrah­ tungsplatte wirksam verkleidet.
Eine alternative Ausführungsform der Erfindung sieht vor, dass die Trägerplatte beidseitig mit Stiften und darauf ge­ stapelten elektronischen Bauteilen versehen ist, was den Vor­ teil einer seht kompakten Anordnung aus gestapelten elektro­ nischen Bauteilen mit Halbleiterchips aufweist. Durch beid­ seitig an einer Trägerplatte gestapelte elektronische Bautei­ le können hochintegrierte Anordnungen aus gestapelten elek­ tronischen Bauteilen mit Halbleiterchips realisiert werden. Eine Ausführungsform der Erfindung sieht vor, dass eine Um­ verdrahtungsplatte eines zuoberst liegenden elektronischen Bauteils jeweils Kontaktflächen aufweist, die zur elektri­ schen Kontaktierung mit einer gedruckten Schaltung einer Lei­ terplatte oder dergleichen dienen. Eine alternative Ausfüh­ rungsform der Erfindung sieht vor, dass die Umverdrahtungs­ platte eines zuunterst und/oder zuoberst liegenden elektroni­ schen Bauteils jeweils mit Kontakthöckern versehen ist, die zur Kontaktierung der Anordnung aus gestapelten elektroni­ schen Bauteilen mittels Flipchip-Technik dienen.
Ein erfindungsgemäßes Verfahren zur Herstellung einer Anord­ nung aus wenigstens zwei gestapelten elektronischen Bauteilen gemäß wenigstens einer der zuvor beschriebenen Ausführungs­ formen weist folgende Verfahrensschritte auf. Zunächst werden elektronische Bauteile bereitgestellt, die jeweils eine Um­ verdrahtungsplatte sowie einen auf der ersten Seite der Um­ verdrahtungsplatte montierten und mit dieser verbundenen Halbleiterchip aufweisen. Danach werden Abstützstellen auf den den Halbleiterchips abgewandten zweiten Seiten der Umver­ drahtungsplatten aufgebracht, wonach Lotbeschichtungen auf Kontakte in randnahen Bereichen der Umverdrahtungsplatten aufgebracht werden.
Es wird weiterhin eine Trägerplatte bereitgestellt, die mit darauf befindlichen senkrechten Stiften versehen ist. Danach erfolgt ein paralleles Stapeln von wenigstens zwei elektroni­ schen Bauteilen auf der Trägerplatte, wobei jeweils Durchbrü­ che innerhalb der ringförmigen Kontakte der Umverdrahtungs­ platten über damit korrespondierende Stifte der Trägerplatte geschoben werden und wobei eine Rückseite eines Halbleiter­ chips jeweils auf einer Abstützstelle eines benachbarten elektronischen Bauteils zur Anlage kommt. Schließlich werden die Lotbeschichtungen aufgeschmolzen, wobei jeweils mechani­ sche und elektrische Verbindungen zwischen den Stiften und den an diesen anliegenden Kontakten hergestellt werden. Dieses erfindungsgemäße Verfahren hat den Vorteil, dass damit sehr kompakte und hochintegrierte elektronische Bauteile mit Halbleiterchips herstellbar sind. Zudem weist das Verfahren den Vorteil auf, dass eine hohe Fertigungspräzision gegeben ist, d. h. die geometrischen Abmessungen und Lagen der zu ver­ bindenden Teile untereinander können mit dem erfindungsgemä­ ßen Verfahren sehr exakt eingehalten werden. Mit Hilfe des Verfahrens ist die Stapelung einer großen Anzahl von einzel­ nen Baugruppen aus Umverdrahtungsplatten und darauf montier­ ten Halbleiterchips möglich.
Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens werden die Lotbeschichtungen auf den ringförmigen Kontakten jeweils mittels Pastendruck aufgebracht, was den Vorteil ei­ ner exakten Dosierbarkeit des zu schmelzendem Lots aufweist. An jedem ringförmigen Kontakt kann somit exakt die benötigte Menge an Lot aufgebracht werden, die nach dem Aufschmelzen während eines folgenden Reflow-Prozesses zu einer guten me­ chanischen Verbindung zwischen den Durchbrüchen mit den ring­ förmigen Kontakten und den Stiften der Trägerplatte führt. Alternativ kann das Verfahren auf die Weise durchgeführt wer­ den, dass zunächst mehrere Halbleiterwafer aufeinander gesta­ pelt werden und nach einem Verbinden der ringförmigen Kontak­ te mit den Stiften der Trägerplatte die gestapelten Halblei­ terwafer zu gestapelten Halbleiterchips vereinzelt werden. Damit ist der Vorteil verbunden, dass eine sehr rationelle Verarbeitbarkeit von größeren Chargen ermöglicht ist. Die Bildung von gestapelten Baugruppen auf Waferebene kann einen höheren Durchsatz der Fertigungseinrichtungen ermöglichen.
Als Material für die Umverdrahtungsplatten kommt beispiels­ weise ein Epoxidharz oder ein Keramikmaterial in Frage. Für die Stifte kommen vorzugsweise Metalle wie Kupferlegierungen oder versilberte oder vergoldete Aluminiumstäbe oder derglei­ chen in Frage. Die Trägerplatte kann vorzugsweise aus einem üblichen Epoxy-Material für gedruckte Leiterplatten (PCB) oder beispielsweise auch aus Keramik bestehen. Die Kontakt­ höcker auf einer zu unterst oder zuoberst befindlichen Umver­ drahtungsplatte können als flexible, halbkugelige Kontakte ausgestaltet sein, die für eine zuverlässige elektrische Kon­ taktierung sorgen können.
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
Fig. 1 zeigt eine schematische Schnittansicht eines erfin­ dungsgemäßen elektronischen Bauteils mit zugehöri­ ger Trägerplatte.
Fig. 2 zeigt eine Anordnung aus gestapelten elektronischen Bauteilen in schematischer Schnittansicht.
Fig. 3 zeigt die Anordnung entsprechend Fig. 2 mit verlö­ teten Kontakten.
Fig. 4 zeigt eine Alternative der Anordnung entsprechend Fig. 3.
Fig. 5 zeigt eine weitere alternative Ausführungsform der erfindungsgemäßen Anordnung aus gestapelten elek­ tronischen Bauteilen.
Fig. 1 zeigt eine schematische Schnittansicht einer Träger­ platte 34 mit darauf befindlichen Stiften 32 und einem zu montierenden ersten elektronischen Bauteil 2. Auf der flachen Trägerplatte 34 aus Epoxidmaterial, Keramik oder dergleichen sind mehrere Stifte 32 angeordnet, die mittels einer Veranke­ rung 36 mit der Trägerplatte 34 fest verbunden sind und deren jeweilige Längsachse im Wesentlichen senkrecht zur Oberfläche der Trägerplatte 34 orientiert ist. Die Stifte 32 weisen vor­ zugsweise eine erfinderische Kontur auf, können jedoch ebenso einen drei-, vier- oder mehreckigen oder auch beispielsweise einen ovalen Querschnitt aufweisen.
Eine Trägerplatte 34 weist wenigstens zwei dieser Stifte 32 auf, kann jedoch auch eine Vielzahl von Stiften 32 aufweisen, über die eine mechanische Fixierung und elektrische Kontak­ tierung von elektronischen Bauteilen 2 erfolgt. Das elektro­ nische Bauteil 2 weist eine flache Umverdrahtungsplatte 10 sowie einen darauf befindlichen Halbleiterchip 4 auf. Der Halbleiterchip 4 ist üblicherweise von einem Gehäuse umgeben, das im folgenden der Einfachheit halber ebenfalls als Halb­ leiterchip 4 bezeichnet wird. Der Halbleiterchip 4 ist mit einer aktiven Vorderseite 6 mit Halbleiterstrukturen auf ei­ ner ersten Seite 12 der Umverdrahtungsplatte 10 fixiert.
Auf einer dem Halbleiterchip 4 abgewandten zweiten Seite 14 der Umverdrahtungsplatte 10 ist ein Pufferelement 26 erkenn­ bar, das beispielsweise einen Bondkanal der Umverdrahtungs­ platte 10 abdeckt und verkleidet. Das Pufferelement 26 hat eine flache, linsenförmige Kontur und dient zum Abstützen ei­ nes weiteren Halbleiterchips 4, der auf dem elektronischen Bauteil 2 zur Anlage kommt. Randseitig ist die Umverdrah­ tungsplatte 10 mit wenigstens zwei Durchbrüchen 16 versehen, die mit den Stiften 32 der Trägerplatte 34 korrespondieren. Das elektronische Bauteil 2 kann somit über die Stifte 32 ge­ schoben werden, wobei diese durch die Durchbrüche 16 hin­ durchtreten. Jeder der Durchbrüche 16 weist einen ringförmi­ gen Kontakt 18 um den Durchbruch 16 auf, der zunächst mit ei­ ner Lotbeschichtung 22 versehen ist. Die Lotbeschichtungen 22 können beispielsweise mittels Pastendruck aufgebracht sein.
Fig. 2 zeigt eine schematische Schnittansicht einer Anord­ nung aus mehreren aufeinander gestapelten elektronischen Bau­ teilen 2, die über die Stifte 32 der Trägerplatte 34 gescho­ ben und von diesen fixiert werden. In dieser Darstellung ist erkennbar, dass jeweils eine Rückseite 8 eines Halbleiter­ chips 4 auf einem benachbarten Pufferelements 26 eines weite­ ren elektronischen Bauteils 2 zur Anlage kommt. In dieser An­ ordnung sind die elektronischen Bauteile zunächst nur lose über die Stifte 32 geschoben und noch nicht mit diesen fest verbunden. Die Stifte 32 können an zwei gegenüberliegenden Längsseiten der Trägerplatte 34 angeordnet sein. Es ist auch eine Konfiguration möglich, die jeweils Stiftreihen an allen Längsseiten der Trägerplatte 34 vorsieht.
Fig. 3 zeigt die erfindungsgemäße Anordnung entsprechend Fig. 2 nachdem die Lotbeschichtungen 22 in einem Reflow-Prozeß aufgeschmolzen sind und jeweils eine feste mechanische und elektrische Verbindung zwischen den ringförmigen Kontakten 18 und den Stiften 32 herstellen. Die Anordnung gemäß Fig. 3 stellt somit bereits eine fertig gestapelte Anordnung aus elektronischen Bauteilen dar, die aus wenigstens zwei aufein­ ander gestapelten elektronischen Bauteilen 2 bestehen kann, jedoch auch eine weit höhere Anzahl von aufeinander gestapel­ ten elektronischen Bauteilen 2 aufweisen kann. Zur Fixierung der aufeinander gestapelten elektronischen Bauteile 2 sind wenigstens zwei Stifte 32 notwendig, die an gegenüberliegen­ den Enden der Umverdrahtungsplatten 10 eingreifen. Alternativ können jedoch auch weit mehr Stifte 32 vorgesehen sein, die in diesem Fall für eine höhere mechanische Stabilität sorgen und eine weit höhere Zahl von elektrischen Kontaktierungen zwischen den elektronischen Bauteilen 2 und Verdrahtungs­ strukturen in der Trägerplatte 34 zur Verfügung stellen kön­ nen.
Fig. 4 zeigt eine alternative Ausführungsform der Erfindung, bei dem eine zu unterst bzw. zu oberste liegende Umverdrah­ tungsplatte 10 jeweils mit Kontaktflächen und darauf befind­ lichen Kontakthöckern 30 versehen ist. Diese dienen zur ein­ fachen Flipchip-Montage der erfindungsgemäßen Anordnung aus gestapelten elektronischen Bauteilen 2.
Fig. 5 zeigt in einer weiteren schematischen Schnittansicht eine alternative Ausführungsform der Erfindung, bei der die Trägerplatte 34 jeweils auf beiden Seiten mit Stiften 32 zur Stapelung von elektronischen Bauteilen 2 versehen ist. Wie anhand der beispielhaften Darstellung erkennbar ist, können auf diese Weise noch höhere Packungsdichten der erfindungsge­ mäßen Anordnung erzielt werden. Die elektrische Kontaktierung der erfindungsgemäßen Anordnung kann dabei wahlweise über Kontakthöcker 30 auf den zu oberst bzw. zu unterst liegenden elektronischen Bauteilen und/oder über Umverdrahtungen in der Trägerplatte 34 erfolgen. Die Montage der Trägerplatte 34 kann beispielsweise in einer senkrechten Einbaurichtung er­ folgen, womit auch eine ausreichende Kühlluftzirkulation zwi­ schen den elektronischen Bauteilen gewährleistet ist.
Gleiche Teile sind in den Fig. 1 bis 5 jeweils mit glei­ chen Bezugszeichen versehen. Sie sind teilweise nicht mehr­ fach erläutert.
Ein erfindungsgemäßes Verfahren zur Herstellung der Anordnung wird im folgenden unter Bezugnahmen auf die Fig. 1 bis 5 näher erläutert. Die Trägerplatte 34 aus Epoxid- oder Kera­ mikmaterial ist mit Kontaktstiften 32 aus Metall versehen, die über Verankerungen 36 in der Trägerplatte 34 fixiert sind. Die dünnen Stifte 32 dienen zur Fixierung und Führung von darauf aufgeschobenen Umverdrahtungsplatten 10 elektroni­ scher Bauteile 2, die jeweils mit wenigstens einem Halblei­ terchip 4 versehen sind. Jeder der auf die Stifte 32 aufzu­ schiebenden Umverdrahtungsplatten 10 ist mit einer entspre­ chenden Anzahl von Durchbrüchen 16 versehen, die mit den ent­ sprechenden Positionen der Stifte 32 korrespondieren und die einen geringfügig größeren Durchmesser als die zylindrischen Stifte 32 aufweisen. Um die Durchbrüche 16 ist jeweils ein ringförmiger Kontakt 18 angeordnet, der mit einer Lotbe­ schichtung 22 versehen ist. Diese kann beispielsweise mittels Pastendruck aufgebracht sein.
Die erste Umverdrahtungsplatte 10 wird über die Stifte 32 ge­ schoben, bis der Halbleiterchip 4 auf der Trägerplatte 34 zur Anlage kommt. Auf der dem Halbleiterchip abgewandten zweiten Seite 14 der Umverdrahtungsplatte 10 ist ungefähr mittig ein Pufferelement 26 vorgesehen, das beispielsweise zur Verklei­ dung und Abdeckung eines Bondkanals in der Umverdrahtungs­ platte 10 dienen kann. Das Pufferelement 26 ist geringfügig höher als die Beschichtung 22 der ringförmigen Kontakte 18. Anschließend werden weitere elektronische Bauteile 2 auf die Stifte 32 geschoben, wobei jeweils ein Halbleiterchip 4 auf einem Pufferelement 26 aufliegt. Fig. 2 zeigt eine An­ zahl von übereinander auf die Stifte 32 gestapelten elektro­ nischen Bauteilen 2. Diese sind noch nicht fest mit den Stif­ ten 32 verbunden. Durch einen Reflow-Prozeß werden die ring­ förmigen Kontakte 18 der Umverdrahtungsplatten 10 jeweils über Lötverbindungen 24 mit den Stiften 32 fest verbunden (vgl. Fig. 3). Dadurch entsteht eine Anordnung aus mehreren übereinander gestapelten elektronischen Bauteilen 2, die mit der Umverdrahtungsplatte 34 fest verbunden sind.
Wahlweise können die elektrischen Kontaktierungen der elek­ tronischen Bauteile 2 über Umverdrahtungen in der Trägerplat­ te 34 und Außenkontakte an dieser oder über Kontakthöcker 30 auf einer zu oberste liegenden Umverdrahtungsplatte 10 eines elektronischen Bauteils erfolgen. Diese Anordnung ist bei­ spielsweise aus den Fig. 4 und 5 entnehmbar. Die Bestüc­ kung mit gestapelten elektronischen Bauteilen 2 kann wahlwei­ se auch von beiden Seiten der Trägerplatte 34 erfolgen (vgl. Fig. 5). Auf diese Weise sind noch höher integrierte Anord­ nungen aus gestapelten elektronischen Bauteilen realisierbar.
Bezugszeichenliste
2
elektronisches Bauteil
4
Halbleiterchip
6
Vorderseite (aktiv)
8
Rückseite (passiv)
10
Umverdrahtungsplatte
12
erste Seite (Umverdrahtungsplatte)
14
zweite Seite (Umverdrahtungsplatte)
16
Durchbruch
18
Kontakt (ringförmig)
20
Innenmantelfläche (ringförmiger Kontakt)
22
Lotbeschichtung
24
Lötverbindung
26
Pufferelement
30
Kontakthöcker ("ball")
32
Stift
34
Trägerplatte
36
Verankerung

Claims (16)

1. Anordnung aus gestapelten elektronischen Bauteilen (2), die jeweils wenigstens einen auf einer ersten Seite (12) einer Umverdrahtungsplatte (10) montierten und mit die­ ser elektrisch verbundenen Halbleiterchip (4) aufweisen, wobei wenigstens zwei elektronische Bauteile (2) mit im Wesentlichen parallel zueinander orientierten Flachsei­ ten (12, 14) ihrer Umverdrahtungsplatten (10) übereinan­ der gestapelt und mechanisch und elektrisch mittels senkrecht zu den Flachseiten (12, 14) der Umverdrah­ tungsplatten (10) orientierter und durch diese hindurch tretender, mit einer Trägerplatte (34) mechanisch und elektrisch verbundener Stifte (32) miteinander verbunden sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Umverdrahtungsplatten (10) mit den Stiften (32) ver­ lötet sind.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass Lötverbindungen (24) zwischen Stiften (32) und Umver­ drahtungsplatten (10) in Randbereichen der Umverdrah­ tungsplatten (10) vorgesehen sind.
4. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Umverdrahtungsplatten (10) in ihren Randbereichen jeweils Durchbrüche (16) aufweisen, die zumindest teil­ weise mit einem ringförmigen Kontakt (18) versehen sind.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass die ringförmigen Kontakte (18) über Umverdrahtungsstruk­ turen in der Umverdrahtungsplatte (10) mit Anschlusskon­ takten des Halbleiterchips (4) in Verbindung stehen.
6. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Stifte (32) mit den ringförmigen Kontakten (18) in den Randbereichen der Umverdrahtungsplatten (10) verlö­ tet sind.
7. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die wenigstens zwei elektronischen Bauteile (2) derart übereinander gestapelt sind, dass eine Rückseite (8) ei­ nes Halbleiterchips (4) einer zweiten Seite (14) einer benachbarten Umverdrahtungsplatte (10) zugewandet ist.
8. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweiten Seiten (14) der Umverdrahtungsplatten (10) jeweils mit Abstützstellen versehen sind, auf die je­ weils eine Rückseite (8) eines Halbleiterchips (4) zur Anlage kommt.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass die Abstützstellen als Pufferelemente (26) ausgebildet sind.
10. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Trägerplatte (34) beidseitig mit Stiften (34) und daran gestapelten elektronischen Bauteilen (2) versehen ist.
11. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Umverdrahtungsplatte (4) eines zuunterst und/oder zuoberst liegenden elektronischen Bauteils (2) jeweils Kontaktflächen (28) aufweist.
12. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Umverdrahtungsplatte (10) eines zuunterst und/oder zuoberst liegenden elektronischen Bauteils (2) jeweils Kontakthöcker (30) aufweist.
13. Verfahren zur Herstellung einer Anordnung aus wenigstens zwei gestapelten elektronischen Bauteils gemäß wenig­ stens einem der Ansprüche 1 bis 12, wobei das Verfahren folgende Verfahrensschritte aufweist:
  • 1. Bereitstellen von elektronischen Bauteilen (2), die jeweils eine Umverdrahtungsplatte (10) sowie einen auf der ersten Seite (12) der Umverdrahtungsplatte (10) montierten und mit dieser elektrisch verbunde­ nen Halbleiterchip (4) aufweisen,
    • - Aufbringen von Abstützstellen auf den den Halblei­ terchips (4) abgewandten zweiten Seiten (14) der Umverdrahtungsplatten (10),
    • - Aufbringen einer Lotbeschichtung (22) auf Kontakte (18) in randnahen Bereichen der Umverdrahtungsplat­ ten (10),
    • - Bereitstellen einer Trägerplatte (34) mit darauf befindlichen senkrechten Stiften (32),
    • - paralleles Stapeln von wenigstens zwei elektroni­ schen Bauteilen (2) auf der Trägerplatte (34), wo­ bei jeweils Durchbrüche (16) innerhalb der ringför­ migen Kontakte (18) der Umverdrahtungsplatten (10) über damit korrespondierende Stifte (32) der Trä­ gerplatte (34) geschoben werden und wobei eine Rückseite (8) eines Halbleiterchips (4) jeweils auf einer Abstützstelle zur Anlage kommt,
    • - Aufschmelzen der Lotbeschichtungen (22), wobei je­ weils mechanische und elektrische Verbindungen zwi­ schen den Stiften (32) und den an diesen anliegen­ den Kontakten (18) hergestellt werden.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Lotbeschichtung (22) auf den ringförmigen Kontakten (18) mittels Pastendruck aufgebracht wird.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die Trägerplatte (34) auf zwei Seiten mit gestapelten elektronischen Bauteilen (2) bestückt wird.
16. Verfahren nach einem der Ansprüche 13 bis 15 zur Her­ stellung eines elektronischen Bauteils gemäß wenigstens einem der Ansprüche 1 bis 12.
DE2001134648 2001-07-20 2001-07-20 Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung Ceased DE10134648A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001134648 DE10134648A1 (de) 2001-07-20 2001-07-20 Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001134648 DE10134648A1 (de) 2001-07-20 2001-07-20 Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung

Publications (1)

Publication Number Publication Date
DE10134648A1 true DE10134648A1 (de) 2002-10-10

Family

ID=7692026

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001134648 Ceased DE10134648A1 (de) 2001-07-20 2001-07-20 Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung

Country Status (1)

Country Link
DE (1) DE10134648A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006034670A1 (de) * 2004-09-14 2006-04-06 Infineon Technologies Ag Halbleitermodul mit gestapelten halbleiterbauteilen und elektrischen verbindungselementen zwischen den gestapelten halbleiterbauteilen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0571749A1 (de) * 1992-05-26 1993-12-01 Motorola, Inc. Gestapelter Halbleiter-Mehrchipmodul und Herstellungsverfahren dafür
EP0915516A2 (de) * 1997-10-30 1999-05-12 Nec Corporation Substrat für Einbaumodul und Einbaumodul
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0571749A1 (de) * 1992-05-26 1993-12-01 Motorola, Inc. Gestapelter Halbleiter-Mehrchipmodul und Herstellungsverfahren dafür
EP0915516A2 (de) * 1997-10-30 1999-05-12 Nec Corporation Substrat für Einbaumodul und Einbaumodul
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006034670A1 (de) * 2004-09-14 2006-04-06 Infineon Technologies Ag Halbleitermodul mit gestapelten halbleiterbauteilen und elektrischen verbindungselementen zwischen den gestapelten halbleiterbauteilen

Similar Documents

Publication Publication Date Title
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE69530103T2 (de) Verbindungselemente für mikroelektronische komponenten
DE69509878T2 (de) Halbleiterchipträger
DE3789938T2 (de) Elektrische Anordnung.
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE68920923T2 (de) Elektronische Packung mit verbesserter Wärmesenke.
DE10138278C1 (de) Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69209169T2 (de) Verbindungstechnik für integrierte Schaltung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE10129388A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE19800928B4 (de) Gehäuse, insbesondere stapelbares Gehäuse, zur Aufnahme von Bauelementen und Verfahren zu dessen Herstellung
DE19830158A1 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE10134648A1 (de) Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102017218273B4 (de) Halbleiterbaugruppe
DE102004027788A1 (de) Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE10117797C2 (de) Montagevorrichtung und Verfahren zum Aufbau eines elektronischen Bauteils
DE69230162T2 (de) Halbleiteranordnung vom Filmträgertyp und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection