WO2005104638A1 - Wiring board and method for producing the same - Google Patents

Wiring board and method for producing the same Download PDF

Info

Publication number
WO2005104638A1
WO2005104638A1 PCT/JP2005/007548 JP2005007548W WO2005104638A1 WO 2005104638 A1 WO2005104638 A1 WO 2005104638A1 JP 2005007548 W JP2005007548 W JP 2005007548W WO 2005104638 A1 WO2005104638 A1 WO 2005104638A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
roughening
roughening treatment
roughened
sheet
Prior art date
Application number
PCT/JP2005/007548
Other languages
French (fr)
Japanese (ja)
Inventor
Yasuo Fukuhara
Kenji Ogasawara
Tomoaki Watanabe
Keiko Kashihara
Original Assignee
Matsushita Electric Works, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works, Ltd. filed Critical Matsushita Electric Works, Ltd.
Priority to JP2006512570A priority Critical patent/JPWO2005104638A1/en
Publication of WO2005104638A1 publication Critical patent/WO2005104638A1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264Peeling insulating layer, e.g. foil, or separating mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Definitions

  • the surface roughness of the substrate is 3 to 15 ⁇ m in Rz (10-point average roughness) and 0.1 to 1.0 ⁇ m in Ra (arithmetic average roughness). It is preferred to be implemented to be m! / ,.
  • Rz the thickness of a substrate such as a pre-preparer made by impregnating a fibrous base material with an electrically insulating resin composition
  • the wiring substrate There is a possibility that insulation reliability in the depth direction of the semiconductor device may decrease.
  • Rz is less than or Ra is less than 0.1 / zm, the effect of improving the adhesion strength of the conductive layer tends to decrease.
  • the combination of the physical surface roughening treatment and the chemical surface roughening treatment is performed.
  • the first surface roughening treatment for transferring the irregularities of the transfer sheet to the substrate to physically roughen the substrate surface, and the etching and removal of the particles dispersed inside the substrate by preferential etching is performed.
  • a high adhesion between the conductive layer and the substrate can be reliably achieved by a combination with the second surface roughening treatment for roughening the surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A wiring board exhibiting high adhesion between a substrate and a conductive layer, and its production method. A transfer sheet (8) having a protruding/recessed surface of specified surface roughness is formed integrally with the substrate such that the protruding/recessed surface is transferred to the surface of the substrate (1), and then the transfer sheet is removed from the substrate, thus performing first surface roughening. The substrate surface roughened by the first surface roughing is then chemically roughened using etching liquid, thus performing second surface roughening. Subsequently, a conductive layer (7) is formed on the substrate surface subjected to first and second surface roughening preferably by an additive method.

Description

明 細 書  Specification
配線基板およびその製造方法  Wiring board and method of manufacturing the same
技術分野  Technical field
[0001] 本発明は、配線基板およびその製造方法、特に導電層の形成前に実施される基 板の粗面化処理に関するものである。  The present invention relates to a wiring substrate and a method for manufacturing the same, and more particularly to a substrate surface roughening treatment performed before forming a conductive layer.
背景技術  Background art
[0002] 近年の電子 Z電気機器の小型化、軽量化に伴い、内部に組み込まれるプリント配 線板も薄型化される傾向があり、その製造方法において種々の改良が試みられてい る。  [0002] With the recent trend toward smaller and lighter electronic Z-electric devices, there is a tendency for printed wiring boards incorporated therein to be thinner, and various improvements have been made in manufacturing methods thereof.
[0003] 例えば、日本公開特許公報 5— 136575号公報には、多層プリント板の薄型化が 図れ、部品実装時の反りやねじれを低減できる多層プリント板の製造方法が提案さ れている。この方法においては、図 8 (a)、(b)に示すように、所定の内層回路 4を有 する内層基材 5の表面に保護フィルム 26付き榭脂フィルム 25を配置して積層体を形 成した後、真空ラミネータを用いて積層体の一体成形が行なわれる。この場合、榭脂 フィルム 25が絶縁層として機能する。次いで、図 8 (c)に示すように、保護フィルム 26 を剥がし、露出した榭脂フィルム 25上にアディティブ法を使用して外層回路 70が形 成される。これにより、図 8 (d)に示すような多層プリント板が得られる。尚、図中、番号 71、 72は内層回路 4と外層回路 70との間を電気的に接続するスルーホールめつき 及びブラインドバイァホールである。  [0003] For example, Japanese Patent Application Laid-Open No. 5-136575 proposes a method of manufacturing a multilayer printed board that can reduce the thickness of a multilayer printed board and reduce warpage and twist during component mounting. In this method, as shown in FIGS. 8A and 8B, a resin film 25 with a protective film 26 is arranged on the surface of an inner layer base material 5 having a predetermined inner layer circuit 4 to form a laminate. After the formation, the laminate is integrally formed using a vacuum laminator. In this case, the resin film 25 functions as an insulating layer. Next, as shown in FIG. 8C, the protective film 26 is peeled off, and an outer layer circuit 70 is formed on the exposed resin film 25 by using an additive method. Thus, a multilayer printed board as shown in FIG. 8D is obtained. In the drawing, reference numerals 71 and 72 denote through-hole plating and blind via holes for electrically connecting the inner layer circuit 4 and the outer layer circuit 70.
[0004] このようにして製造された多層プリント板にあっては、榭脂フィルム 25の使用により 絶縁層を薄く形成することができ、また、アディティブ法の採用によりファインパターン を形成することができる。し力しながら、外層回路 70の密着性には改善の余地が残さ れており、さらに、榭脂フィルム 25の使用が多層プリント板の剛性低下を招くといった 問題もある。  [0004] In the multilayer printed board manufactured in this manner, the use of the resin film 25 allows the insulating layer to be formed thin, and the fine pattern can be formed by employing the additive method. . However, there is still room for improvement in the adhesion of the outer layer circuit 70, and there is also a problem that the use of the resin film 25 lowers the rigidity of the multilayer printed board.
発明の開示  Disclosure of the invention
[0005] そこで、本発明の主たる目的は、導電層の高い密着強度を達成できるとともに、絶 縁信頼性の向上および剛性の改善といった要請にも柔軟に対処することのできる配 線基板の製造方法を提供することにある。 [0005] Therefore, a main object of the present invention is to achieve a high adhesion strength of the conductive layer and to flexibly cope with demands for improved insulation reliability and improved rigidity. An object of the present invention is to provide a method for manufacturing a line substrate.
[0006] すなわち、本発明の製造方法は、電気絶縁性榭脂組成物を主成分とする基板の 表面を物理的に粗面化する第 1粗面化処理と、第 1粗面化処理によって粗面化され た基板の表面を、エッチング液の使用により化学的に粗面化する第 2粗面化処理と、 第 2粗面化処理によって粗面化された基板表面に導電層を形成する工程とを含むこ とを特徴とする。  [0006] That is, the production method of the present invention comprises a first roughening treatment for physically roughening the surface of a substrate containing an electrically insulating resin composition as a main component, and a first roughening treatment. A second roughening process for chemically roughening the roughened substrate surface by using an etchant; and forming a conductive layer on the substrate surface roughened by the second roughening process. And a process.
[0007] また、本発明のさらなる目的は、上記した製造方法により得られる配線基板を提供 することにあり、この配線基板は、導電層を構成する材料が、第 1粗面化処理および 第 2粗面化処理によって粗面化された表面の凹凸に食い込むように形成される導電 層と基板の間の界面構造を有することを特徴とする。  [0007] A further object of the present invention is to provide a wiring board obtained by the above-described manufacturing method. In this wiring board, the material constituting the conductive layer is formed by a first roughening treatment and a second roughening treatment. It is characterized by having an interface structure between a substrate and a conductive layer formed so as to penetrate the unevenness of the surface roughened by the roughening treatment.
[0008] 本発明によれば、導電層と基板の間の接触面積を顕著に増大させることができるこ とに加え、導電層材料の基板表面の凹凸へのアンカー効果によって導電層が基板 に強固に保持されるため、導電層の高い密着性を達成することができる。  [0008] According to the present invention, the contact area between the conductive layer and the substrate can be remarkably increased, and the conductive layer is firmly attached to the substrate by the effect of anchoring the conductive layer material to the irregularities on the substrate surface. Therefore, high adhesion of the conductive layer can be achieved.
[0009] 上記した発明において、第 1粗面化処理は、所定の表面粗さの凹凸面を有するシ ートを、凹凸面が基板表面に転写されるように基板と一体成形する工程と、シートを 基板から除去することで物理的に粗面化された基板表面を得る工程とを含むことが 好ましい。特に、シートが銅のような金属で構成され、このシートをエッチングによって 除去して物理的に粗面化された基板表面を得る工程、もしくは無機フィラーを含む離 型剤を表面に塗布したシートを使用し、このシートを基板力 剥がして物理的に粗面 ィ匕された基板表面を得る工程のいずれかを採用することが好ましい。  [0009] In the above invention, the first roughening treatment includes a step of integrally forming a sheet having an uneven surface with a predetermined surface roughness with the substrate such that the uneven surface is transferred to the substrate surface; Removing the sheet from the substrate to obtain a physically roughened substrate surface. In particular, a process in which a sheet is made of a metal such as copper and the sheet is removed by etching to obtain a physically roughened substrate surface, or a sheet coated with a release agent containing an inorganic filler on the surface. It is preferable to employ any one of the steps of using the sheet and peeling off the sheet to obtain a physically roughened substrate surface.
[0010] 上記した第 1粗面化処理を採用する場合には、研削やサンドブラストのような手法 により粗面化処理を行なう場合に比して、処理効果の均一性が高 、ことから高!、密 着性を信頼性良く再現することができる。  [0010] When the first surface roughening treatment described above is employed, the uniformity of the treatment effect is higher than when the surface roughening treatment is performed by a method such as grinding or sandblasting, and therefore, a higher! Therefore, the adhesion can be reproduced with high reliability.
[0011] 上記した発明において、基板は、電気絶縁性榭脂組成物中に分散され、エツチン グ溶液によって優先的に溶解される材料でなる粒子を含み、第 2粗面化処理は、第 1 粗面化処理によって粗面化された基板の表面付近に分布する前記粒子をエツチン グ溶液で優先的に溶解することによって行なわれることが好ましい。  [0011] In the above invention, the substrate includes particles made of a material dispersed in the electrically insulating resin composition and preferentially dissolved by the etching solution. It is preferable that the etching is performed by preferentially dissolving the particles distributed near the surface of the substrate roughened by the surface roughening treatment with an etching solution.
[0012] この場合は、分散される粒子の配合量、形状、寸法を変化させることにより、第 2粗 面化処理によって基板表面に導入される凹凸の量、形状、大きさを制御でき、特に、 上記した第 1粗面化処理と組み合わせて実施する場合は、薄 ヽプリント配線板を製 造する場合であっても、導電層の密着性の改善と電気絶縁性の確保の両方の観点 力 最適な粗面化処理を効率よく実施することができる。 In this case, by changing the amount, shape, and size of the dispersed particles, the second coarse The amount, shape, and size of the irregularities introduced into the substrate surface by the surface roughening process can be controlled, especially when the thin surface printed wiring board is manufactured in combination with the first surface roughening process described above. Even in this case, the optimum surface roughening treatment can be efficiently performed from both viewpoints of improving the adhesion of the conductive layer and securing the electrical insulation.
[0013] 上記第 1および第 2粗面化処理は、基板の表面粗さが、 Rz (10点平均粗さ)で 3〜15 μ m、且つ Ra (算術平均粗さ)で 0.1〜1.0 μ mになるように実施されることが好まし!/、。 電気絶縁性榭脂組成物を繊維状基材に含浸することにより作製されるプリプレダのよ うな基板の厚みが薄い場合、 Rzが 15 /z mを越える力、あるいは Raが 1.0 mを越えると 配線基板の深さ方向の絶縁信頼性が低下する恐れがある。また、 Rzが に満た ないか、あるいは Raが 0.1 /z mに満たない場合は、導電層の密着強度の改善効果が 小さくなる傾向がある。  In the first and second roughening treatments, the surface roughness of the substrate is 3 to 15 μm in Rz (10-point average roughness) and 0.1 to 1.0 μm in Ra (arithmetic average roughness). It is preferred to be implemented to be m! / ,. When the thickness of a substrate such as a pre-preparer made by impregnating a fibrous base material with an electrically insulating resin composition is small, if the Rz exceeds 15 / zm or the Ra exceeds 1.0 m, the wiring substrate There is a possibility that insulation reliability in the depth direction of the semiconductor device may decrease. When Rz is less than or Ra is less than 0.1 / zm, the effect of improving the adhesion strength of the conductive layer tends to decrease.
[0014] 導電層の形成は、アディティブ法により行なうことが好ましい。上記した界面構造を 信頼性良く形成できるとともに、ファインパターンを容易に形成することができる。  [0014] The conductive layer is preferably formed by an additive method. The interface structure described above can be formed with high reliability, and a fine pattern can be easily formed.
[0015] 本発明のさらなる目的及び効果は、以下の発明を実施するための最良の形態から より明確に理解されるだろう。  [0015] Further objects and effects of the present invention will be more clearly understood from the following best mode for carrying out the invention.
図面の簡単な説明  Brief Description of Drawings
[0016] [図 1] (a)〜(e)は、本発明の好ましい実施形態に力かる 2段粗面化処理の概略工程 図である。  [FIG. 1] (a) to (e) are schematic process diagrams of a two-step surface roughening treatment which is performed by a preferred embodiment of the present invention.
[図 2]第 1粗面化処理前の基板表面の SEM写真である。  FIG. 2 is an SEM photograph of a substrate surface before a first surface roughening treatment.
[図 3]第 1粗面化処理後の基板表面の SEM写真である。  FIG. 3 is an SEM photograph of the substrate surface after the first roughening treatment.
[図 4]第 2粗面化処理後の基板表面の SEM写真である。  FIG. 4 is an SEM photograph of the substrate surface after the second roughening treatment.
[図 5]第 1粗面化処理に使用される転写シートの一例を示す概略断面図である。  FIG. 5 is a schematic cross-sectional view showing one example of a transfer sheet used for a first roughening treatment.
[図 6] (a)〜 (d)は、本発明の好ま 、実施形態に力かるプリント配線板の製造方法を 示す概略工程図である。  FIGS. 6 (a) to 6 (d) are schematic process diagrams showing a method for manufacturing a printed wiring board, which is preferred according to an embodiment of the present invention.
[図 7] (a)〜 (g)は、本発明の好ま U、実施形態に力かる別のプリント配線板の製造方 法を示す概略工程図である。  [FIG. 7] (a) to (g) are schematic process diagrams showing another method for producing a printed wiring board, which is useful for preferred embodiments of the present invention.
[図 8] (a)〜 (d)は、従来のプリント配線板の製造方法を示す概略工程図である。 発明を実施するための最良の形態 [0017] 以下、本発明の配線基板およびその製造方法を、添付図面を参照しながら、好ま し ヽ実施形態に基 ヽて詳述する。 8 (a) to 8 (d) are schematic process diagrams showing a conventional method for manufacturing a printed wiring board. BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a wiring board of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.
[0018] 本発明に使用される基板は、その主成分として電気絶縁性榭脂組成物を含有する 。この榭脂組成物は、特に限定されるものではないが、例えば、リン含有エポキシ榭 脂、臭素化エポキシ榭脂、クレゾ一ルノボラック型エポキシ榭脂等のエポキシ榭脂を 用いることができる。また、榭脂組成物には、ジシアンジアミド等の硬化剤や、 2—ェ チルー 4ーメチルイミダゾール等の硬化促進剤、さらに必要に応じて、シリカ等の充 填剤ゃジメチルホルムアミド (DMF)等の有機溶剤を配合しても良 、。  The substrate used in the present invention contains an electrically insulating resin composition as a main component. The resin composition is not particularly limited, but for example, an epoxy resin such as a phosphorus-containing epoxy resin, a brominated epoxy resin, or a cresol novolak type epoxy resin can be used. In addition, the resin composition may contain a curing agent such as dicyandiamide, a curing accelerator such as 2-ethyl-4-methylimidazole, and, if necessary, a filler such as silica or dimethylformamide (DMF). Organic solvents may be blended.
[0019] また、電気絶縁性榭脂組成物を繊維状基材に含浸することにより作製されるプリプ レグを基板とする場合は、繊維状基材によってプリント配線板の剛性を高く得ることが できる。また、厚さ 0. 1mm以下の繊維状基材を用いることは、適度な剛性を保ちな がら、プリント配線板の小型 ·薄型化を図る上で好ましい。具体的には、日東紡社製 の「WEA1116」(厚さ 0. 08mmのガラスクロス)や、「WEA1078」(厚さ 0. 04mmの ガラスクロス)等を用いることができる。尚、繊維状基材の厚さは、基板の厚み寸法に 応じて適宜設定される力 その厚さの下限としては、たとえば、 0. 019mm (19 ^ m) を設定することができる。榭脂組成物を繊維状基材に含浸させた後、得られた含浸 体を乾燥機で加熱して乾燥させれば、半硬化の Bステージ状態にあるプリプレダを得 ることがでさる。  When a prepreg produced by impregnating a fibrous base material with the electrically insulating resin composition is used as a substrate, the fibrous base material can increase the rigidity of the printed wiring board. . It is preferable to use a fibrous base material having a thickness of 0.1 mm or less in order to reduce the size and thickness of the printed wiring board while maintaining appropriate rigidity. Specifically, "WEA1116" (a glass cloth having a thickness of 0.08 mm) and "WEA1078" (a glass cloth having a thickness of 0.04 mm) manufactured by Nittobo can be used. The thickness of the fibrous base material is a force appropriately set according to the thickness dimension of the substrate. The lower limit of the thickness can be set to, for example, 0.019 mm (19 ^ m). After impregnating the fibrous base material with the resin composition, the obtained impregnated body is heated and dried by a drier to obtain a semi-cured B-stage prepreg.
[0020] さらに、後述する第 2粗面化処理を効果的に実施するため、第 2粗面化処理で使用 されるエッチング溶液によって優先的に溶解される材料でなる粒子を榭脂組成物中 に分散させることが好ましい。図 1 (a)は、第 1粗面化処理前の基板 1の平坦な表面状 態が描かれており、基板 1内には前記した粒子 20が均一に分散されている。また、図 2の SEM写真は、第 1粗面化処理前の基板表面が平坦であることを示して 、る。  [0020] Further, in order to effectively perform the second surface roughening treatment described below, particles made of a material preferentially dissolved by the etching solution used in the second surface roughening treatment are contained in the resin composition. It is preferable to disperse them in FIG. 1A illustrates a flat surface state of the substrate 1 before the first roughening treatment, and the above-described particles 20 are uniformly dispersed in the substrate 1. Further, the SEM photograph of FIG. 2 shows that the substrate surface before the first surface roughening treatment is flat.
[0021] 次に、基板 1の表面を物理的に粗面化する第 1粗面化処理を実施する。第 1粗面 化処理としては、処理効率および処理効果の均一性から、所定の表面粗さの凹凸面 を有する転写シート 8を、凹凸面が基板 1表面に転写されるように基板と一体成形す る工程 (図 1 (b))と、転写シート 8を基板 1から除去することで基板の物理的に粗面化 された表面を得る工程 (図 1 (c))とを含むことが好ましい。具体的には、基板 1と転写 シート 8を一体成形した後に、転写シートをエッチングして溶解除去する方法と、転写 シートを剥離除去する方法とがある。 Next, a first roughening process for physically roughening the surface of the substrate 1 is performed. In the first roughening treatment, a transfer sheet 8 having an uneven surface with a predetermined surface roughness is integrally formed with the substrate such that the uneven surface is transferred to the surface of the substrate 1 from the viewpoint of processing efficiency and uniformity of the processing effect. (FIG. 1 (b)) and a step of removing the transfer sheet 8 from the substrate 1 to obtain a physically roughened surface of the substrate (FIG. 1 (c)). . Specifically, transfer to substrate 1 There are a method of etching and dissolving and removing the transfer sheet after integrally forming the sheet 8, and a method of peeling and removing the transfer sheet.
[0022] 転写シート 8を溶解除去して基板を粗面化する場合は、転写シート 8として、例えば 、電解銅箔等の離型金属箔を用いることができる。この場合、電解銅箔の基板 1に接 合される表面は、 4〜12 iu mのRz (10点平均粗さ)と、 0.3〜0.7mの Ra (算術平均粗さ )を有することが好まぐこの転写シートの表面粗さが基板 1に転写される。転写シート の溶解には、既存の銅エッチング溶液が使用される。 When the substrate is roughened by dissolving and removing the transfer sheet 8, a release metal foil such as an electrolytic copper foil can be used as the transfer sheet 8, for example. In this case, the surface to be engaged against the substrate 1 of the electrolytic copper foil, and 4 to 12 i um of Rz (10-point mean roughness), good to have a Ra (arithmetic average roughness) of 0.3~0.7m The surface roughness of this transfer sheet is transferred to the substrate 1. The existing copper etching solution is used to dissolve the transfer sheet.
[0023] また、転写シート 8を剥離させて基板 1を粗面化する場合は、例えば、無機フィラー を含む離型剤をシート材に塗布することによって転写シートを作製することができる。 離型剤によって積層成形後における転写シートの剥離が容易になる。具体的には、 図 5に示すように、まず、フィルム状のポリエチレンテレフタレート(PET) 13を接着剤 14でアルミニウム箔 15に接着してシート材 12を作製し、次いで、ポリプロピレン (PP) 等の離型剤 11に破砕シリカ等の無機フィラー 10を 5〜 15質量%配合し、この配合物 をシート材 12のアルミニウム箔 15の表面に塗布することによって、転写シート 8を作 製することができる。無機フィラー 10の平均粒径は、特に限定されるものではないが 、 1〜: LO /z mであることが好ましい。また、無機フィラー 10を含む離型剤 11を塗布し た表面は、 4〜12 iu mのRz (10点平均粗さ)と、 0.3〜0.7mの Ra (算術平均粗さ)を有 することが好まぐこの面における凹凸が基板表面に転写される。 When the transfer sheet 8 is peeled to roughen the substrate 1, for example, a transfer sheet can be prepared by applying a release agent containing an inorganic filler to the sheet material. The release agent facilitates peeling of the transfer sheet after lamination molding. Specifically, as shown in FIG. 5, first, a film-like polyethylene terephthalate (PET) 13 is adhered to an aluminum foil 15 with an adhesive 14 to produce a sheet material 12, and then a sheet of polypropylene (PP) or the like is formed. The transfer sheet 8 can be prepared by mixing 5 to 15% by mass of the inorganic filler 10 such as crushed silica with the release agent 11 and applying the mixture to the surface of the aluminum foil 15 of the sheet material 12. . The average particle size of the inorganic filler 10 is not particularly limited, but is preferably 1 to LO / zm. The surface coated with a release agent 11 containing the inorganic filler 10 is to be closed with 4 to 12 i um of Rz (10-point mean roughness), 0.3~0.7M of Ra (arithmetic mean roughness) The unevenness on this surface is transferred to the substrate surface.
[0024] 図 1 (b)には、転写シート 8を基板 1の表面に一体成形した様子が描かれており、図 1 (c)には、この転写シートを剥がすことにより転写シートの表面の凹凸が基板表面に 転写される様子が描かれている。また、図 3は、転写シートを剥がした後の基板表面 の SEM写真であり、数ミクロンの凹凸が基板表面に均一に形成されていることがわか る。上記した転写シート 8を用いた第 1粗面化処理によれば、研削加工やサンドブラ ストなどにより粗面化する場合に比べて優れた密着性改善効果およびその信頼性を 達成することができる。すなわち、研削加工によって基板表面を粗面化する場合は、 表面付近の基板材料が破砕されて ヽるため、その上に導電層を形成しても破砕され た基板材料ごと導電層が剥離してしまい、期待されるほどの密着性の改善が得られ ない恐れがある。また、サンドブラストなどにより機械的に基板表面を粗面化する場合 は、吹きつけた粒子が基板表面に残留して、その後に形成される導電層の密着性に 悪影響を及ぼす恐れがある。さらに、研削加工やサンドブラストによる粗面化処理は 処理効果のバラツキを生じやす 、。 FIG. 1 (b) illustrates a state in which the transfer sheet 8 is integrally formed on the surface of the substrate 1, and FIG. 1 (c) illustrates a state in which the transfer sheet 8 is peeled off. The appearance of the irregularities being transferred to the substrate surface is depicted. FIG. 3 is a SEM photograph of the substrate surface after the transfer sheet was peeled off, and it can be seen that irregularities of several microns were uniformly formed on the substrate surface. According to the first surface roughening treatment using the transfer sheet 8 described above, it is possible to achieve an excellent adhesiveness improvement effect and its reliability, which are superior to the case where the surface is roughened by grinding or sandblasting. In other words, when the substrate surface is roughened by grinding, the substrate material near the surface is crushed, so even if a conductive layer is formed thereon, the conductive layer is peeled off together with the crushed substrate material. As a result, there is a possibility that the expected improvement in adhesion cannot be obtained. Also, when mechanically roughening the substrate surface by sandblasting, etc. In some cases, the sprayed particles may remain on the substrate surface and adversely affect the adhesion of a conductive layer formed thereafter. In addition, surface roughening by grinding or sandblasting tends to cause variations in processing effects.
[0025] これに対して、転写シートを用いた上記の第 1粗面化処理によれば、基板に形成さ れるべき凹凸の大きさや形状を制御しやすぐまた、基板の処理面積が広い場合でも 、基板全体にわたって均一な処理効果を達成することができるという長所がある。こ のような理由から、本発明の第 1粗面化処理を基板 1からの転写シート 8の除去により 実施することが特に好まし 、。  [0025] On the other hand, according to the first roughening treatment using the transfer sheet, the size and shape of the unevenness to be formed on the substrate can be controlled immediately and when the processing area of the substrate is large. However, there is an advantage that a uniform processing effect can be achieved over the entire substrate. For this reason, it is particularly preferable to carry out the first roughening treatment of the present invention by removing the transfer sheet 8 from the substrate 1.
[0026] 次に、第 1粗面化処理によって粗面化された基板表面を、エッチング液の使用によ り化学的に粗面化する第 2粗面化処理を実施する。第 2粗面化処理としては、前途し た粒子 20が内部に分散された基板を使用し、第 1粗面化処理によって粗面化された 基板の表面付近に分布する粒子 20をエッチング溶液で優先的に溶解することによつ て行なうことが特に好ま U、。  Next, a second surface roughening process for chemically roughening the substrate surface roughened by the first surface roughening process by using an etchant is performed. In the second surface roughening treatment, a substrate in which the particles 20 are dispersed is used, and the particles 20 distributed near the surface of the substrate roughened by the first surface roughening treatment are etched. U, particularly preferred to do by preferential dissolution.
[0027] エッチング溶液で優先的に溶解される粒子 20としては、例えば、ブタジエン一ァク リロ-トリル共重合体等の架橋エラストマ一や、ポリビニルァセタール等を用いること ができる。粒子の配合量は適宜設定可能であるが、例えば、榭脂組成物全量に対し て粒子成分の配合量を 1〜20質量%とすることが好ましい。また、第 2粗面化処理に よって溶解される粒子 20の平均粒径は、第 1粗面化処理が施された表面に微細な凹 凸を効果的に形成する観点から、 0.1〜2 /z mの範囲とすることが好ましい。  As the particles 20 that are preferentially dissolved in the etching solution, for example, a crosslinked elastomer such as a butadiene-acrylo-tolyl copolymer, a polyvinyl acetal, or the like can be used. The blending amount of the particles can be appropriately set. For example, the blending amount of the particle components is preferably 1 to 20% by mass based on the total amount of the resin composition. In addition, the average particle size of the particles 20 dissolved by the second surface roughening treatment is 0.1 to 2/2 from the viewpoint of effectively forming fine irregularities on the surface subjected to the first surface roughening treatment. It is preferable to be in the range of zm.
[0028] 粒子 20を溶解するエッチング溶液としては、酸と酸化剤の少なくとも一方を含むも のを使用でき、例えば、シプレー社製「サーキュポジット MLB211」、メルテックス社 製「ェンプレート MLB497」、メルテックス社製「ェンプレート MLB— 791M」の 3種類 力もなるものをセットでエッチング溶液として用いることができる。ここに、「サーキュポ ジット MLB211Jは、エチレングリコール水溶液を主成分とし、榭脂を膨潤させる機能 を持つ。「ェンプレート MLB497」は、過マンガン酸カリウム水溶液(酸化剤)と水酸 化カリウム水溶液を主成分とし、榭脂とりわけ溶解成分を溶解させる機能を持つ。過 マンガン酸カリウム等の過マンガン酸塩は塩基性下にお 、て強 、酸化剤として作用 する。榭脂を溶解させる機能を持つ溶液としては、過マンガン酸ナトリウム水溶液 (酸 ィ匕剤)と水酸ィ匕ナトリウム水溶液を主成分とするものを使用しても良い。「ェンプレート MLB - 791MJは、硫酸水溶液 (酸)と過酸化水素水溶液を主成分とし、塩基性下 の状態を中和するための機能を持つ。 [0028] As an etching solution for dissolving the particles 20, a solution containing at least one of an acid and an oxidizing agent can be used. For example, "Circuposit MLB211" manufactured by Shipley Co., Ltd., "Enplate MLB497" manufactured by Meltex Co., Ltd., and Meltex Co., Ltd. A set of three types of “Enplate MLB-791M” manufactured by the company can be used as an etching solution. Here, "Circuit MLB211J has an ethylene glycol aqueous solution as a main component and has a function to swell the resin." Enplate MLB497 "has a potassium permanganate aqueous solution (oxidizing agent) and a potassium hydroxide aqueous solution as main components. And has the function of dissolving fats, especially soluble components. Under the basic condition, permanganate such as potassium permanganate acts strongly as an oxidizing agent. As a solution having the function of dissolving fat, sodium permanganate aqueous solution (acid And an aqueous solution of sodium hydroxide and sodium hydroxide. "The ENPLATE MLB-791MJ is composed mainly of an aqueous solution of sulfuric acid (acid) and an aqueous solution of hydrogen peroxide, and has a function to neutralize a basic condition.
[0029] 第 2粗面化処理を実施すると、第 1粗面化処理によって転写された基板 1の凹凸表 面付近に存在する粒子 20がエッチング溶液によって優先的に溶解され、図 1 (d)に 示すように、基板の凹凸表面にさらに微細な凹凸が形成される。図 4は、図 3の第 1粗 面化処理された表面に第 2粗面化処理を実施した後の基板表面の SEM写真であり、 図 3と図 4の比較から明らかなように、第 1粗面化処理によって形成された凹凸の各々 に第 2粗面化処理によって多数の微細な凹凸が形成されている。このように第 1粗面 化処理に続く第 2粗面化処理の実施により、基板の表面積を顕著に増大させることが できる。尚、平坦な表面を有する基板に第 2粗面化処理だけを実施した場合は、基 板表面に、 l〜5 iu mのRz (10点平均粗さ)と、 0.03〜0.4mの Ra (算術平均粗さ)の比 較的細かい凹凸が形成されるだけである力 上記したように、好ましくは、 4〜12 /ζ πι の Rz (10点平均粗さ)と, 0.3〜0.7mのRa (算術平均粗さ)の比較的大きな (粗!/、)凹 凸を形成するための第 1粗面化処理と組み合わせた場合は、第 2粗面化処理後の表 面粗さを、 1¾ (10点平均粗さ)で3〜15 !^且つ Ra (算術平均粗さ)で 0. 1〜1. Ο μ mにすることができる。 When the second surface roughening process is performed, the particles 20 near the uneven surface of the substrate 1 transferred by the first surface roughening process are preferentially dissolved by the etching solution, and FIG. 1 (d) As shown in FIG. 7, finer irregularities are formed on the irregular surface of the substrate. FIG. 4 is an SEM photograph of the substrate surface after performing the second surface roughening treatment on the surface subjected to the first surface roughening treatment in FIG. 3, and as apparent from the comparison between FIG. 3 and FIG. Many fine irregularities are formed by the second surface roughening treatment on each of the irregularities formed by the first surface roughening treatment. As described above, by performing the second surface roughening treatment subsequent to the first surface roughening treatment, the surface area of the substrate can be significantly increased. Note that if implemented only the second roughening a substrate having a flat surface, the base plate surface, l~5 i um and Rz (10-point mean roughness) of, 0.03~0.4M of Ra ( A force that only forms relatively fine irregularities (arithmetic average roughness) As noted above, preferably, Rz (10-point average roughness) of 4-12 / ζπι and R of 0.3-0.7 m a When combined with the first roughening process for forming (rough! /,) concave and convex with relatively large (arithmetic mean roughness), the surface roughness after the second 1¾ (10 points average roughness) 3-15! ^ And Ra (arithmetic mean roughness) can be 0.1 to 1.Ο μm.
[0030] 次に、第 2粗面化処理によって粗面化された基板 1表面に導電層 7を形成する。導 電層 7は、図 1 (e)に示すように、導電層を構成する材料が、第 1粗面化処理および 第 2粗面化処理によって粗面化された表面の凹凸に食い込む (アンカー効果を生じ る)ように形成される。このようにして得られた導電層 7と基板 1の間の界面構造によれ ば、導電層と基板との間の接触面積を顕著に増大させることができることに加え、導 電層材料の基板表面の凹凸へのアンカー効果によって導電層が基板に強固に保持 される。導電層の形成方法は、上記した界面構造を形成するのに適した方法であれ ば特に限定されないが、後述するように、アディティブ法を採用することが特に好まし い。尚、アディティブ法には、フルアディティブ法とセミアディティブ法がある力 本発 明にお 、ては 、ずれの方法を使用してもよ!、。  Next, a conductive layer 7 is formed on the surface of the substrate 1 roughened by the second roughening treatment. As shown in FIG. 1 (e), the conductive layer 7 causes the material constituting the conductive layer to bite into the unevenness of the surface roughened by the first roughening treatment and the second roughening treatment (anchor). Effect). According to the interface structure between the conductive layer 7 and the substrate 1 obtained in this way, the contact area between the conductive layer and the substrate can be significantly increased, and the substrate surface of the conductive layer material can be increased. The conductive layer is firmly held on the substrate by the anchor effect on the irregularities. The method for forming the conductive layer is not particularly limited as long as it is a method suitable for forming the above-described interface structure. However, as described later, it is particularly preferable to employ an additive method. In addition, the additive method includes a full additive method and a semi-additive method. In the present invention, a deviation method may be used!
[0031] このように、本発明によれば、物理的粗面化処理と化学的粗面化処理の組み合わ せにより、特に、転写シートの凹凸を基材に転写して基板表面を物理的に粗面化す る第 1粗面化処理と、基板内部に分散した粒子を優先的にエッチング除去して基板 表面をィ匕学的に粗面化する第 2粗面化処理との組み合わせにより、導電層と基板と の間に高い密着性を信頼性よく実現することができる。 [0031] As described above, according to the present invention, the combination of the physical surface roughening treatment and the chemical surface roughening treatment is performed. In particular, the first surface roughening treatment for transferring the irregularities of the transfer sheet to the substrate to physically roughen the substrate surface, and the etching and removal of the particles dispersed inside the substrate by preferential etching. A high adhesion between the conductive layer and the substrate can be reliably achieved by a combination with the second surface roughening treatment for roughening the surface.
[0032] 次に、本発明の多層プリント配線板の製造方法の一例を具体的に説明する。 Next, an example of the method for manufacturing a multilayer printed wiring board of the present invention will be specifically described.
[0033] 図 6 (a)に示すように、両面に所定の内層回路 4があら力じめ形成された内層基板 5 に、電気絶縁性榭脂組成物 2を繊維状基材 3に含浸することにより作製されたプリプ レグ 30を配置すると共に、さらにこのプリプレダ 30上に転写シート 8を配置した後、図 6 (b)に示すように、多段真空プレス等の成形方法によりこれらを一体に積層成形す る。内層基板 5は、例えば、プリプレダ 30を必要枚数重ね合わせて積層成形すること によって製造でき、内層回路 4は、アディティブ法やサブトラクティブ法によって形成 することができる。また、市販されている銅張積層板等の積層板に回路を形成しても よい。また、内層基板 5の片面にのみプリプレダ 30を配置して積層成形してもよい。ま た、積層成形に先立って、内層基板 5の内層回路 4に黒色酸ィ匕処理 (黒ィ匕処理)等 の粗面化処理を行っても良 、。 As shown in FIG. 6 (a), the fibrous base material 3 is impregnated with the electrically insulating resin composition 2 on the inner substrate 5 on which the predetermined inner circuit 4 is formed on both sides. After placing the prepreg 30 produced in this manner and further arranging the transfer sheet 8 on the prepreg 30, as shown in FIG. 6 (b), these are integrally laminated by a molding method such as a multi-stage vacuum press. Mold. The inner layer substrate 5 can be manufactured, for example, by laminating and forming a required number of pre-predaders 30, and the inner layer circuit 4 can be formed by an additive method or a subtractive method. Further, the circuit may be formed on a laminate such as a commercially available copper-clad laminate. Alternatively, the pre-predator 30 may be disposed only on one side of the inner layer substrate 5 and laminated and formed. Further, prior to lamination molding, the inner layer circuit 4 of the inner substrate 5 may be subjected to a surface roughening treatment such as a black oxide treatment.
[0034] 次に、図 6 (c)に示すように、転写シート 8を除去することによって、プリプレダ 30によ り絶縁層 6を形成すると同時に、プリプレダ表面に転写シートの凹凸が転写される。こ のように、絶縁層の形成と同時に、絶縁層の粗面化処理を行なえるので製造効率の 改善を図れる。尚、転写シート 8による粗面化処理は、プリプレダ 30 (絶縁層 6)に形 成される凹凸によってプリプレダ 30の表面積を増カロさせることを目的とするものであ つて、形成される凹凸の深さは、プリプレダの厚さに応じて決定される。例えば、配線 基板を薄型化するために薄いプリプレダを使用する場合、粗面化処理によって形成 される凹凸の深さが過剰に深いと厚さ方向における絶縁信頼性を低下させる恐れが ある。例えば、サンドブラスト等により粗面化処理する場合は、処理時間が長くなると プリプレダの厚みが薄くなつて、絶縁信頼性に問題が生じる可能性がある力 上記し た転写シート法によれば、所定の表面粗さの凹凸面を有する転写シートを使用する だけで、同じ表面粗さを有するプリプレダを再現性良く提供することができ、品質管理 が容易になるとともに、前処理工程中に発生する不良を減らして歩留まりの向上を図 ることがでさる。 Next, as shown in FIG. 6 (c), the transfer sheet 8 is removed, so that the insulating layer 6 is formed by the pre-reader 30, and at the same time, the unevenness of the transfer sheet is transferred to the surface of the pre-reader. As described above, since the surface of the insulating layer can be roughened simultaneously with the formation of the insulating layer, manufacturing efficiency can be improved. The surface roughening treatment by the transfer sheet 8 is intended to increase the surface area of the pre-preda 30 by the unevenness formed on the pre-preda 30 (insulating layer 6). The length is determined according to the thickness of the pre-preda. For example, when a thin pre-preda is used to reduce the thickness of a wiring board, if the depth of the irregularities formed by the surface roughening treatment is excessively deep, insulation reliability in the thickness direction may be reduced. For example, when the surface is roughened by sand blasting or the like, if the processing time becomes longer, the thickness of the pre-preda becomes thinner, which may cause a problem in insulation reliability. By simply using a transfer sheet with an uneven surface roughness, it is possible to provide a pre-preda with the same surface roughness with good reproducibility, facilitate quality control, and reduce defects that occur during the pretreatment process. Reduce and increase yield You can do it.
[0035] 次に、エッチング溶液を使用して第 2粗面化処理を実施する。第 2粗面化処理は、 図 6 (c)に示す積層板をエッチング溶液に浸漬させることによって行うことができ、また 、エッチング溶液の種類を変えて複数回行うことができる。例えば、エッチング溶液の 温度は 40〜90°C、浸漬時間は 1〜30分間に設定することができる。尚、既述の「サ ーキュポジット MLB211」、 「ェンプレート MLB497」、 「ェンプレート MLB— 791MJ の 3種類力もなるものをセットでエッチング溶液として用いる場合には、まず積層板を 「サーキュポジット MLB211」に浸漬して榭脂を膨潤させ、次に積層板を「ェンプレー ト MLB497」に浸漬して榭脂を溶解させ、最後に積層板を「ェンプレート MLB— 79 1M」に浸漬して塩基性下の状態を中和することによって、第 2粗面化処理を行うこと ができる。このように転写シートの使用による第一粗面化処理を行った後に、エツチン グによる第二粗面化処理を行うことが理想的であるが、転写シート以外の手法により 第一粗面化処理を行なってから、第二粗面化処理を行うことを排除するものではな ヽ  Next, a second surface roughening treatment is performed using an etching solution. The second surface roughening treatment can be performed by immersing the laminate shown in FIG. 6 (c) in an etching solution, and can be performed a plurality of times by changing the type of the etching solution. For example, the temperature of the etching solution can be set at 40 to 90 ° C, and the immersion time can be set at 1 to 30 minutes. When using the three types of circuposit MLB211, eneplate MLB497 and eneplate MLB-791MJ as an etching solution as a set, first immerse the laminate in circuposit MLB211. The resin is swelled, and then the laminate is immersed in “Enplate MLB497” to dissolve the resin. Finally, the laminate is immersed in “Enplate MLB-79 1M” to neutralize the basic condition. By performing the sum, the second roughening treatment can be performed. Ideally, after the first surface roughening treatment using the transfer sheet is performed, the second surface roughening treatment using etching is ideally performed. Does not exclude performing the second surface roughening process after performing.
[0036] その後、アディティブ法によって、第 1および第 2粗面化処理された絶縁層 6の表面 に外層回路 70を形成するとともに、必要に応じて内層回路 4と絶縁層 6上の外層回 路 70を接続するためスルーホールめつき 71を形成することにより、図 6 (d)に示すよう な多層プリント配線板が得られる。尚、図 6 (d)に示すプリント配線板は 4層板である 力 本発明はこれに限定されるものではなぐ上記 4層板を内層基板 5として用い、同 様の工程を経てさらに多層でなるプリント配線板を製造することができる。 Thereafter, the outer layer circuit 70 is formed on the surface of the first and second roughened insulating layer 6 by the additive method, and the outer layer circuit on the inner layer circuit 4 and the insulating layer 6 as necessary. By forming through-hole plating 71 for connecting 70, a multilayer printed wiring board as shown in FIG. 6D is obtained. The printed wiring board shown in FIG. 6 (d) is a four-layer board. The present invention is not limited to this. The above-mentioned four-layer board is used as the inner-layer board 5, and further multilayered through the same process. A printed wiring board can be manufactured.
[0037] 次に、外層回路 70の形成方法としてセミアディティブ法を使用した場合のプリント配 線板の製造方法の一例につ 、て紹介する。  Next, an example of a method for manufacturing a printed wiring board when a semi-additive method is used as a method for forming the outer layer circuit 70 will be described.
[0038] まず、第 2粗面化処理が施された図 7 (a)に示す積層体に、図 7 (b)に示すように、 スルーホールめつき形成用の貫通穴 50や、ブラインドバイァホール形成用の内層回 路 4に達する孔 52をドリル等で形成する。尚、図 7 (a)に示す積層体は、図 6 (c)と同 様にして作製できるので、重複する説明を省略する。  First, as shown in FIG. 7 (b), a through-hole 50 for forming a through-hole plating and a blind-by hole are formed on the laminated body shown in FIG. A hole 52 reaching the inner layer circuit 4 for forming a hole is formed by a drill or the like. Note that the laminated body shown in FIG. 7A can be manufactured in the same manner as in FIG. 6C, and a duplicate description will be omitted.
[0039] 次に、図 7 (c)に示すように、無電解めつきを行うことによってプリプレダ 30で構成さ れる絶縁層 6の表面にめっき層 40を形成する。次いで、図 7 (d)に示すように外層回 路 70の形成が必要とされない部分にめっきレジスト 60を形成する。さらに、図 7 (e)に 示すように電解銅めつき等の電解めつき処理を行うことによって、めっきレジスト 60が 形成されて ヽなヽ部分に電解めつき層 43を形成する。 Next, as shown in FIG. 7 (c), a plating layer 40 is formed on the surface of the insulating layer 6 composed of the pre-predader 30 by performing electroless plating. Next, as shown in Fig. 7 (d), the outer layer A plating resist 60 is formed in a portion where the formation of the path 70 is not required. Further, as shown in FIG. 7 (e), an electrolytic plating process such as electrolytic copper plating is performed to form an electrolytic plating layer 43 on a portion where the plating resist 60 is formed.
[0040] 次に、図 7 (f)に示すように、めっきレジスト 60を除去することにより無電解めつき 40 を露出させた後、これをクイックエッチング (フラッシュエッチング)により除去すると、 図 7 (g)に示すような外層回路 70が形成された多層プリント配線板を得ることができる 。貫通穴 50ゃ孔 52の内面に無電解めつき 40及び電解めつき 43が形成されることに よって、内層回路 4と外層回路 70を電気的に接続するスルーホールめつき 71やブラ インドバイァホール 72が形成される。尚、適宜にアフターキュア一を行う。 Next, as shown in FIG. 7 (f), after exposing the electroless plating 40 by removing the plating resist 60, this is removed by quick etching (flash etching). A multilayer printed wiring board on which the outer layer circuit 70 is formed as shown in g) can be obtained. By forming the electroless plating 40 and the electrolytic plating 43 on the inner surface of the through-hole 50 52 hole 52, the through-hole plating 71 for electrically connecting the inner layer circuit 4 and the outer layer circuit 70 and the blind via are provided. Hole 72 is formed. Incidentally, after-curing is appropriately performed.
実施例  Example
[0041] 以下、本発明を実施例に基づいて具体的に説明する。  Hereinafter, the present invention will be specifically described based on examples.
<ワニスの調製 >  <Preparation of varnish>
本実施例においては、表 1に示すような配合量で各成分を混合して、 3種類のヮ- ス,, 1,,〜,,3,,を調製した。  In this example, three types of pastes, 1, 1, ..., 3, were prepared by mixing the components in the amounts shown in Table 1.
ワニス "Γを調製するために使用したリン含有エポキシ榭脂は、以下のようにして得た 。まず、容量 300mlの三つ口フラスコに撹拌装置及び冷却管を取り付け、次にこのフ ラスコにジメチルホルムアミド(DMF)及びメトキシプロパノール(MP)を所定量添カロ した後、さらにエポキシ榭脂(大日本インキ化学工業社製「ェピクロン 850S」 53質量 部及び「ェピクロン N690」 13質量部)を加えた。「ェピクロン 850S」及び「ェピクロン N690」のエポキシ当量はそれぞれ 190及び 220である。  The phosphorus-containing epoxy resin used for preparing the varnish “Γ” was obtained as follows. First, a 300 ml three-necked flask was equipped with a stirrer and a condenser, and then the flask was dimethylated. After a predetermined amount of formamide (DMF) and methoxypropanol (MP) were added, epoxy resin (53 parts by mass of “Epiclone 850S” and 13 parts by mass of “Epiclone N690” manufactured by Dainippon Ink and Chemicals, Inc.) was added. The epoxy equivalents of "Epiclone 850S" and "Epiclone N690" are 190 and 220, respectively.
[0042] その後、得られた混合物をオイルバスで加熱して 80°Cに達したところで、以下の [ 化 1]で示されるリン化合物 (三光化学社製)を 16質量部投入し、さらに加熱した。 10 0°Cに達したところで、トリフエニルホスフィンを全固形分に対して 0. 2質量%の割合 で投入し、上記リンィ匕合物とエポキシ榭脂とを反応させた。そして、所定のエポキシ当 量に至ったところで反応を終了させてリン含有エポキシ榭脂の溶液を得た。尚、反応 の進行 ίお IS K 7236— 1995に基づいてエポキシ当量を測定することによって確 した 0 [0043] [化 1] [0042] Thereafter, when the obtained mixture was heated in an oil bath to reach 80 ° C, 16 parts by mass of a phosphorus compound (manufactured by Sanko Chemical Co., Ltd.) represented by the following [Chemical Formula 1] was charged, and further heated. did. When the temperature reached 100 ° C., triphenylphosphine was added at a rate of 0.2% by mass based on the total solid content, and the phosphorous conjugate was reacted with the epoxy resin. Then, when a predetermined epoxy equivalent was reached, the reaction was terminated to obtain a phosphorus-containing epoxy resin solution. Incidentally, 0 which Make by measuring the epoxy equivalent weight based on the progress ί Contact IS K 7236- 1995 of the reaction [0043] [Formula 1]
Figure imgf000013_0001
Figure imgf000013_0001
[0044] ワニス" 2"および" 3"の調製に使用した臭素化エポキシ榭脂は、東都化成社製「Y DB— 500」であり、クレゾ一ルノボラック型エポキシ榭脂は、大日本インキ化学工業 社製「ェピクロン Ν690」である。硬化剤には、ジシアンジアミド (分子量 84、理論活性 水素当量 21)を使用し、硬化促進剤としては、 2—ェチルー 4ーメチルイミダゾールを 用いた。さらに、充填剤としてシリカ (電気化学工業社製「SFP— 10Χ」)を、有機溶 剤としてジメチルホルムアミド (DMF)を用いた。 [0044] The brominated epoxy resin used for the preparation of varnishes "2" and "3" was "Y DB-500" manufactured by Toto Kasei Co., Ltd., and the cresol novolak type epoxy resin was obtained from Dainippon Ink & Chemicals, Inc. "Epiclon 690" Dicyandiamide (molecular weight 84, theoretically active hydrogen equivalent 21) was used as a curing agent, and 2-ethyl-4-methylimidazole was used as a curing accelerator. Further, silica (“SFP-10—” manufactured by Denki Kagaku Kogyo KK) was used as a filler, and dimethylformamide (DMF) was used as an organic solvent.
[0045] また、第 2粗面化処理においてエッチング溶液によって優先的に溶解除去される成 分としては、ブタジエン—アクリロニトリル共重合体の架橋エラストマ一 (JSR社製「ΧΕ R- 91J:粒子径 0.: m以下)及びポリビュルァセタール榭脂 (電気化学工業社製 「6000R」)を用いた。  [0045] In addition, as a component that is preferentially dissolved and removed by the etching solution in the second surface roughening treatment, a crosslinked elastomer of a butadiene-acrylonitrile copolymer ("ΧΕR-91J: particle size 0" manufactured by JSR Corporation) may be used. .: M or less) and polybutylacetal resin (“6000R” manufactured by Denki Kagaku Kogyo KK).
[0046] [表 1] [Table 1]
配合靂 (質量部) ワニス番号 Compound torn (parts by mass) Varnish number
1 2 3  one two Three
リン含有エポキシ樹脂 82 0 0  Phosphorus-containing epoxy resin 82 0 0
臭素化エポキシ樹脂 0 49 49  Brominated epoxy resin 0 49 49
クレゾールノポラック型エポキシ樹脂 0 9 9  Cresol nopolak epoxy resin 0 9 9
ジシアンジァ ¾ド 3 2 2  Dicyanjiad 3 2 2
2—ェチル一4ーメチルイミダゾール 0.1 0.1 0.1 シリカ 10 10 10  2-Ethyl 4-methylimidazole 0.1 0.1 0.1 Silica 10 10 10
DMF 0 25 25  DMF 0 25 25
架橋エラストマ一 10 10 0  Crosslinked elastomer 1 10 10 0
ポリビニルァセタール樹脂 5 5 0  Polyvinyl acetal resin 5 5 0
110.1 110.1 95.1  110.1 110.1 95.1
[0047] (プリプレダの作製) (Preparation of Pre-Preda)
本実施例においては、表 1に示す 3種類のワニスと、繊維状基材として、厚さ 0. 08 mmのガラスクロスである日東紡社製「WEA1116」及び厚さ 0. 04mmのガラスクロ スである日東紡社製「WEA1078」を用い、表 2に示すワニスとガラスクロスの組み合 わせで、ワニスをガラスクロスに含浸させた後、乾燥機により 170°Cで加熱乾燥し、半 硬化の Bステージ状態にあるプリプレダを作製した。  In this example, three kinds of varnishes shown in Table 1 were used, and as a fibrous base material, Nitto Boseki's "WEA1116" which is 0.08 mm thick glass cloth and 0.04 mm thick glass cloth were used. A certain Nittobo `` WEA1078 '' was used to impregnate the glass cloth with the varnish and glass cloth combinations shown in Table 2 and then dried by heating at 170 ° C with a dryer to obtain semi-cured B. A pre-preda in a stage state was produced.
[0048] (実施例 1)  (Example 1)
ワニス" 1"とガラスクロス「WEA1116」を用 1、て作製したプリプレダを用 、、次のよう にしてプリント配線板を製造した。まず、図 6 (a)、(b)に示すように、内層回路 4 (松下 電工社製「R— 1566」)があら力じめ形成された内層基板 5の表面にプリプレダ 30を 配置し、さらにこのプリプレダ 30上に転写シート 8として電解銅箔(三井金属社製「3E C— III」、厚さ 18 μ m)を重ねて、多段真空プレス法により一体に積層成形した。積層 成形は以下の(1)〜(7)の順番で加熱加圧の条件を変化させることによって行った。 Using the varnish "1" and the glass cloth "WEA1116", the printed wiring board was manufactured as follows, using the pre-preparer prepared in the following manner. First, as shown in FIGS. 6 (a) and 6 (b), the pre-predder 30 is placed on the surface of the inner layer substrate 5 on which the inner layer circuit 4 (“R-1566” manufactured by Matsushita Electric Works) has been formed by force. Further, an electrolytic copper foil (“3EC-III” manufactured by Mitsui Kinzoku Co., Ltd., thickness: 18 μm) was laminated as a transfer sheet 8 on the pre-predator 30 and integrally laminated and formed by a multi-stage vacuum press method. Lamination molding was performed by changing the heating and pressing conditions in the following order (1) to (7).
(1)圧力 0.5MPa (5kgfZcm2)、熱盤温度 30。Cで 30分間保持。 (1) Pressure 0.5MPa (5kgfZcm 2 ), hot platen temperature 30. Hold at C for 30 minutes.
(2)圧力 0.5MPa(5kgfZcm2)、熱盤温度を 120°Cに昇温。昇温速度は 20°CZ分。(2) Pressure 0.5MPa (5kgfZcm 2 ), heating plate temperature increased to 120 ° C. The heating rate is 20 ° CZ min.
(3)圧力 0.5MPa (5kgfZcm2)、熱盤温度 120°Cで 5分間保持。 (4)圧力 2.0MPa (20kgfZcm2)、熱盤温度 12〇。Cで 2〇分間保持。 (3) Pressure 0.5MPa (5kgfZcm 2), held for 5 minutes at heating platen temperature 120 ° C. (4) Pressure 2.0MPa (2 0kgfZcm 2), heating platen temperature 1 2 〇. Hold at C for 2 minutes.
(5)圧力 2.0MPa (20kgfZcm2)、熱盤温度を 160°Cに昇温。昇温速度は 3°CZ分。(5) Pressure 2.0MPa (20kgfZcm 2 ), heating plate temperature raised to 160 ° C. The heating rate is 3 ° CZ minutes.
(6)圧力 2.0MPa (20kgfZcm2)、熱盤温度 160。Cで 30分間保持。 (6) Pressure 2.0MPa (20kgfZcm 2 ), hot platen temperature 160. Hold at C for 30 minutes.
(7)圧力 2.0MPa (20kgfZcm2)、熱盤温度を 50°C以下に冷却水で冷却。 (7) Pressure 2.0MPa (20kgfZcm 2 ), cool the hot platen temperature to below 50 ° C with cooling water.
[0049] 次に、図 6 (c)に示すように、積層成形後、転写シート 8をエッチングにより除去する ことによって第一粗面化処理を行った。さらに、第一粗面化処理に続いて、第二粗面 化処理を行った。第 2粗面化処理は下記(1)〜(3)の順番で行った。  Next, as shown in FIG. 6 (c), after lamination molding, the transfer sheet 8 was removed by etching to perform a first surface roughening treatment. Further, following the first surface roughening treatment, a second surface roughening treatment was performed. The second roughening treatment was performed in the following order (1) to (3).
(1)積層板をシプレー社製"サーキュポジット MLB211"液中に 75°Cで 6分間浸漬。 (1) The laminate was immersed in Shipley's "Circuposit MLB211" solution at 75 ° C for 6 minutes.
(2)次にメルテックス社製"ェンプレート MLB497"液中に 80°Cで 10分間浸漬。(2) Next, it was immersed for 10 minutes at 80 ° C in Meltex's “Enplate MLB497” solution.
(3)メルテックス社製「ェンプレート MLB— 791M」液中に 40°Cで 5分間浸漬。 (3) Immerse in “Mentex MLB-791M” solution at 40 ° C for 5 minutes.
[0050] その後、アディティブ法で外層回路 70を形成した後、乾燥機により 170°Cで 120分 間アフターキュア一を行うことによって、図 6 (d)に示すような実施例 1の 4層プリント配 線板を得た。外層回路 70は、無電解銅めつき処理を行った後、 120°Cで 60分間乾 燥させ、さらに電解銅めつき処理を行うことによって形成した。めっき厚さは 20± 2 mである。 Thereafter, after the outer layer circuit 70 was formed by the additive method, after-curing was performed at 170 ° C. for 120 minutes using a drier to form a four-layer print of Example 1 as shown in FIG. 6 (d). A wiring board was obtained. The outer layer circuit 70 was formed by performing electroless copper plating, drying at 120 ° C. for 60 minutes, and further performing electrolytic copper plating. The plating thickness is 20 ± 2 m.
[0051] (実施例 2)  (Example 2)
ワニス "1 "とガラスクロス「WEA1078」を用いて作製したプリプレダを用いるとともに 、実施例 1のエッチング除去タイプの転写シートの代わりに剥離タイプの転写シート 8 を使用したこと以外は、実施例 1と同様にして実施例 2の 4層プリント配線板を得た。  Example 1 was repeated except that a prepreg prepared using varnish "1" and glass cloth "WEA1078" was used, and a transfer sheet 8 of a peeling type was used in place of the transfer sheet of the etching removal type of the example 1. Similarly, a four-layer printed wiring board of Example 2 was obtained.
[0052] 本実施例で使用した転写シート 8は、図 5に示すように、厚さ 12 mのフィルム状の ポリエチレンテレフタレート(PET) 13を乾式の接着剤 14で厚さ 25 μ mのアルミ-ゥ ム箔 15に接着してシート材 12を作製し、次いでポリプロピレン (PP)に破砕シリカ(電 気化学工業社製「FS— 20」)を 10質量%配合し、この配合物を上記シート材 12のァ ルミ-ゥム箔 15の表面に厚さが 2 mとなるように塗布することによって作製した。  As shown in FIG. 5, the transfer sheet 8 used in the present example is a film-like polyethylene terephthalate (PET) 13 having a thickness of 12 m and a 25 μm-thick aluminum接着 Adhered to a foil 15 to form a sheet material 12, then 10% by mass of crushed silica (“FS-20” manufactured by Denki Kagaku Kogyo Co., Ltd.) was blended with polypropylene (PP). It was prepared by applying it to a surface of 12 aluminum foil 15 so as to have a thickness of 2 m.
[0053] (実施例 3)  (Example 3)
ワニス" 2"とガラスクロス「WEA1078」を用いて作製したプリプレダを用いたこと以 外は、実施例 2と同様にして実施例 3の 4層プリント配線板を得た。  A four-layer printed wiring board of Example 3 was obtained in the same manner as in Example 2, except that a pre-preparer manufactured using varnish “2” and glass cloth “WEA1078” was used.
[0054] (実施例 4) ワニス" 3"とガラスクロス「WEA1078」を用いて作製したプリプレダを用いたこと以 外は、実施例 2と同様にして実施例 4の 4層プリント配線板を得た。 (Example 4) A four-layer printed wiring board of Example 4 was obtained in the same manner as in Example 2 except that a pre-preparer manufactured using varnish “3” and glass cloth “WEA1078” was used.
[0055] (実施例 5) (Example 5)
転写シート 8として、破砕シリカの配合量を 20質量%としたこと以外は、実施例 2と 同様にして実施例 5の 4層プリント配線板を得た。  As the transfer sheet 8, a four-layer printed wiring board of Example 5 was obtained in the same manner as in Example 2, except that the blending amount of the crushed silica was 20% by mass.
[0056] (比較例 1) (Comparative Example 1)
転写シート 8として、破砕シリカを含まないシートを用いたこと以外は、実施例 2と同 様にして比較例 1の 4層プリント配線板を得た。  A four-layer printed wiring board of Comparative Example 1 was obtained in the same manner as in Example 2, except that a sheet containing no crushed silica was used as the transfer sheet 8.
[0057] (比較例 2) (Comparative Example 2)
比較例 2のプリント配線板を以下の方法により製造した。まず、図 8 (a)、(b)に示す ように、実施例 1で使用したのと同種の内層基板 5表面に保護フィルム 26付き榭脂シ ート 25を、榭脂シート 25の表面が内層基板 5に接触するように重ね合わせた後、真 空ラミネート法により一体に積層成形した。  The printed wiring board of Comparative Example 2 was manufactured by the following method. First, as shown in FIGS. 8 (a) and 8 (b), a resin sheet 25 with a protective film 26 and a resin sheet 25 are formed on the surface of an inner substrate 5 of the same kind as that used in Example 1. After being overlapped so as to be in contact with the inner layer substrate 5, they were integrally laminated and formed by a vacuum lamination method.
[0058] 本比較例で使用した保護フィルム 26付き榭脂フィルム 25は、マルチコ一ター(ヒラ ノテクシード社製「M400」)を使用して、厚さ 40 mのポリエチレンテレフタレート(P ET)フィルムに厚さ約 60 mとなるようにワニス" 1"を塗布し、これを搬送速度 20cm Z分で搬送しながら 100°Cの温度で乾燥させ、さらに塗布面を厚さ 20 mのポリエ チレン (PE)フィルムで被覆することによって作製した。尚、 PEフィルムは積層成形前 に剥がした。 [0058] The resin film 25 with the protective film 26 used in this comparative example was formed on a polyethylene terephthalate (PET) film having a thickness of 40 m using a multi-coater ("M400" manufactured by Hirano Tecseed Co., Ltd.). Apply varnish "1" to a thickness of about 60 m, dry it at a temperature of 100 ° C while transporting it at a transport speed of 20 cm Z, and coat the applied surface with polyethylene (PE) with a thickness of 20 m. It was made by coating with a film. The PE film was peeled off before lamination molding.
[0059] 次いで、図 8 (c)に示すように、保護フィルム 26を剥離した後、露出した榭脂シート 上にアディティブ法を使用して外層回路 70を形成し、乾燥機により 170°Cで 120分 間アフターキュア一を行うことによって、図 8 (d)に示すような 4層プリント配線板を得 た。外層回路 70は、無電解銅めつき処理を行った後、 120°Cで 60分間乾燥させ、さ らに電解銅めつき処理を行うことによって形成した。めっき厚さは 20 ± 2 mである。  Next, as shown in FIG. 8 (c), after the protective film 26 was peeled off, an outer layer circuit 70 was formed on the exposed resin sheet using an additive method, and dried at 170 ° C. By performing after-curing for 120 minutes, a four-layer printed wiring board as shown in FIG. 8 (d) was obtained. The outer layer circuit 70 was formed by performing electroless copper plating, drying at 120 ° C. for 60 minutes, and performing electrolytic copper plating. The plating thickness is 20 ± 2 m.
[0060] 上記のようにして作製した実施例 1〜5および比較例 1〜2のプリント配線板に関し て、(1)めっきのピール強度、(2)弾性率測定、(3)絶縁信頼性について評価した。また 、めっき前の基板の表面粗さ (Rzおよび Ra)をキーエンス社製の超深度表面形状測定 顕微鏡 VK-8500により測定した。 [0061] (1)ピール強度 [0060] Regarding the printed wiring boards of Examples 1 to 5 and Comparative Examples 1 and 2 produced as described above, (1) peel strength of plating, (2) measurement of elastic modulus, and (3) insulation reliability evaluated. In addition, the surface roughness (Rz and Ra) of the substrate before plating was measured with an ultra-depth surface shape measuring microscope VK-8500 manufactured by Keyence Corporation. [0061] (1) Peel strength
外層回路 70 (銅めつき幅 10mm)のピール強度を測定した。評価サンプル数 (n)を 5 として、その平均値をピール強度とした。結果を表 2に示す。  The peel strength of the outer layer circuit 70 (copper plating width 10 mm) was measured. The number of evaluation samples (n) was set to 5, and the average value was defined as the peel strength. Table 2 shows the results.
[0062] (2)弾性率 [0062] (2) Elastic modulus
各実施例で使用したプリプレダを 8枚重ね合わせ、これを積層成形して得られたも のを弾性率評価用のサンプルとした。尚、比較例 2においては、保護フィルム 26を剥 力 Sした榭脂フィルム 24を 8枚重ね合わせ、これを積層成形して得られたものを評価用 サンプルとした。これらのサンプルを用いて、 DMA法により弾性率 (25°C)を測定した 。結果を表 2に示す。  Eight pre-predas used in each example were superimposed, and a laminate obtained by laminating them was used as a sample for elastic modulus evaluation. In Comparative Example 2, eight resin films 24 each having the protective film 26 peeled off S were superposed, and a laminate obtained by laminating the resin films 24 was used as an evaluation sample. Using these samples, the elastic modulus (25 ° C.) was measured by the DMA method. Table 2 shows the results.
[0063] (3)絶縁信頼性  [0063] (3) Insulation reliability
絶縁信頼性試験を以下の手法により行った。まず、温度 130°CZ相対湿度 85%の 雰囲気中でプリント配線板に直流 20Vを印加することによって、プリプレダもしくは榭 脂シートによって形成される絶縁層の試験前抵抗値を測定した。次に、このプリント 配線板を温度 130°CZ相対湿度 85%の雰囲気中で直流 20Vを印加しながら 150 時間放置した後、直流 20Vを印加することによって、絶縁層の試験後抵抗値を測定 した。そして、試験前抵抗値に対する試験後抵抗値の割合が 50%未満のものを「X 」、 50%以上のものを「〇」とし、評価サンプル数を 3として、〇の個数によって絶縁信 頼性を判定した。結果を表 2に示す。  An insulation reliability test was performed by the following method. First, by applying a direct current of 20 V to the printed wiring board in an atmosphere of a temperature of 130 ° C. and a relative humidity of 85%, the resistance value before the test of the insulating layer formed by the pre-preda or the resin sheet was measured. Next, the printed wiring board was left for 150 hours while applying a DC voltage of 20 V in an atmosphere of a temperature of 130 ° CZ and a relative humidity of 85%, and the resistance value of the insulating layer after the test was measured by applying a DC voltage of 20 V. . When the ratio of the resistance after the test to the resistance before the test is less than 50%, `` X '', when the ratio is 50% or more, `` 〇 '', the number of evaluation samples is 3, and the insulation reliability is determined by the number of 〇. Was determined. Table 2 shows the results.
[0064] [表 2] [Table 2]
実施例 比較例 Example Comparative example
1 2 3 4 5 1 2 ワニス番号 1 1 2 3 1 1 1 ガラスクロス (WEA No.) 1116 1078 1078 1078 1078 1078 ... 絶縁層の積層方法 多段真空プレス 真空ラ 5ネータ 弾性率 (2 5°C) (kgf/mm2) 1189 908 903 973 899 903 522 1 2 3 4 5 1 2 Varnish number 1 1 2 3 1 1 1 Glass cloth (WEA No.) 1116 1078 1078 1078 1078 1078 ... Lamination method of insulating layer Multi-stage vacuum press Vacuum la 5 Nominator Elastic modulus (25 ° C) (kgf / mm 2 ) 1189 908 903 973 899 903 522
(MPa) 11660 8904 8855 9610 8810 8855 5116 ピール強度 (kgf/cm) 0.88 0.85 0.86 0.68 0.89 0.59 0.59 (n=5平均値) (N/cm) 8.6 8.3 8.4 6.7 8.7 5.8 5.8 表面粗さ Rz (μιη) 1 1.9 7.2 9.7 3.9 17.1 2.7 2.6 (MPa) 11660 8904 8855 9610 8810 8855 5116 Peel strength (kgf / cm) 0.88 0.85 0.86 0.68 0.89 0.59 0.59 (n = 5 average) (N / cm) 8.6 8.3 8.4 6.7 8.7 5.8 5.8 5.8 Surface roughness Rz (μιη) 1 1.9 7.2 9.7 3.9 17.1 2.7 2.6
(第 2粗面化処理後) Ra (μπι) 0.54 0.29 0.46 0.19 1.30 0.08 0.07 絶縁信頼性 (試験時間: 200時間) 〇〇〇 〇〇〇 ΟΟΟ ΟΟΟ X X X 〇〇〇 ΟΧ Χ (After the second roughening treatment) Ra (μπι) 0.54 0.29 0.46 0.19 1.30 0.08 0.07 Insulation reliability (Test time: 200 hours) 〇〇〇 〇〇〇 ΟΟΟ ΟΟΟ XXX 〇〇〇 ΟΧ Χ
[0065] 表 2の結果力も分力るように、第 1粗面化処理を行なわな力つた比較例 1や、第 1お よび第 2粗面化処理を行なわな力つた比較例 2と比べ、第 1および第 2粗面化処理が 実施された実施例 1〜5は、高い密着性を示すことがわかる。尚、比較例 1では、破砕 シリカを含まないシートを使用したため、プリプレダ表面に凹凸が転写されず、これが 密着性低下の原因と考えられる。また、比較例 2では、繊維状基材が使用されていな いことから、剛性も低い。 [0065] As can be seen from Table 2, the results were compared with Comparative Example 1 in which the first surface roughening treatment was performed and Comparative Example 2 in which the first and second surface roughening treatments were not performed. It can be seen that Examples 1 to 5 in which the first and second surface roughening treatments were performed exhibit high adhesion. In Comparative Example 1, since a sheet containing no crushed silica was used, no irregularities were transferred to the surface of the pre-predator, which is considered to be the cause of the decrease in adhesion. In Comparative Example 2, the rigidity was low because the fibrous base material was not used.
[0066] 実施例 4では、第 2粗面化処理においてエッチング液により優先的に溶解される粒 子がプリプレダ中に含まれて 、な 、ため、第 2粗面化処理の密着性に及ぼす効果が 実施例 1〜3の場合に比べて若干低くなつている。実施例 5では、非常に高い密着性 が得られた力 転写シート 8に含まれる破砕シリカの配合量が 20質量%と多いため、 プリプレダに転写された凹凸が深くなりすぎ、今回の実験条件においては十分な絶 縁信頼性が得られなカゝつた。このことは、密着性の改善と同時に絶縁信頼性を確保 するためには、プリプレダの厚みに応じて、プリプレダに転写される凹凸量 (表面粗さ) を適切に決定する必要があることを示唆している。本発明においては、第 1粗面化処 理における転写シートの表面粗さや、第 2粗面化処理にぉ 、て溶解される粒子の大 きさを制御することが比較的容易であるので、厚みの異なるプリント配線板の製造に も柔軟に対処でき、プリプレダ表面に最適な凹凸を信頼性良く再現することができる 産業上の利用可能性  In Example 4, particles preferentially dissolved by the etchant in the second surface roughening treatment were contained in the pre-preda. Therefore, the effect of the second surface roughening treatment on the adhesion was considered. Is slightly lower than in Examples 1-3. In Example 5, since the blending amount of the crushed silica contained in the force transfer sheet 8 with very high adhesion was as large as 20% by mass, the irregularities transferred to the pre-predator became too deep, and Was unable to obtain sufficient insulation reliability. This suggests that in order to improve adhesion and ensure insulation reliability, it is necessary to appropriately determine the amount of unevenness (surface roughness) transferred to the pre-preda according to the thickness of the pre-preda. are doing. In the present invention, since it is relatively easy to control the surface roughness of the transfer sheet in the first roughening treatment and the size of the particles to be dissolved in the second roughening treatment, It can flexibly cope with the production of printed wiring boards with different thicknesses and can reliably reproduce the optimum unevenness on the pre-predator surface with high reliability.
[0067] 上記したように、本発明の配線基板の製造方法によれば、高 、密着性と絶縁信頼 性を実現するために最適な表面状態を再現性良ぐ且つ比較的容易に提供できるの で、近年においてさらに薄型化される傾向にあるプリント配線板の製造方法にもその 利用可能性が高い技術として期待される。 As described above, according to the method for manufacturing a wiring board of the present invention, it is possible to relatively easily provide an optimum surface state with good reproducibility and high adhesion and insulation reliability. Therefore, it is expected that the technique for manufacturing a printed wiring board, which tends to be thinner in recent years, has high applicability.

Claims

請求の範囲 The scope of the claims
[1] 電気絶縁性榭脂組成物を主成分とする基板の表面を物理的に粗面化する第 1粗面 化処理と、  [1] a first roughening treatment for physically roughening the surface of the substrate mainly comprising the electrically insulating resin composition;
前記第 1粗面化処理によって粗面化された前記基板の表面を、エッチング液の使用 により化学的に粗面化する第 2粗面化処理と、  A second surface roughening process for chemically roughening the surface of the substrate roughened by the first surface roughening process by using an etchant;
前記第 2粗面化処理によって粗面化された基板表面に導電層を形成する工程とを含 む配線基板の製造方法。  Forming a conductive layer on the substrate surface roughened by the second surface roughening treatment.
[2] 請求項 1の製造方法にお!、て、上記基板は、電気絶縁性榭脂組成物を繊維状基材 に含浸することにより作製されるプリプレダである。 [2] In the production method according to claim 1, the substrate is a pre-preda prepared by impregnating a fibrous base material with an electrically insulating resin composition.
[3] 請求項 1の製造方法において、上記第 1粗面化処理は、所定の表面粗さの凹凸面を 有するシートを、前記凹凸面が基板表面に転写されるように基板と一体成形するェ 程と、前記シートを基板力 除去することで物理的に粗面化された基板表面を得るェ 程とを含む。 [3] In the manufacturing method according to claim 1, in the first surface roughening treatment, a sheet having an uneven surface with a predetermined surface roughness is integrally formed with the substrate so that the uneven surface is transferred to the substrate surface. And removing the sheet from the substrate to obtain a physically roughened substrate surface.
[4] 請求項 3の製造方法において、上記シートは、無機フィラーを含む離型剤をシート材 の表面に塗布することにより作製される。  [4] In the production method according to claim 3, the sheet is produced by applying a release agent containing an inorganic filler to the surface of the sheet material.
[5] 請求項 1の製造方法において、上記第 1および第 2粗面化処理は、基板の表面粗さ 力 1¾ (10点平均粗さ)で3〜15 !^且つ Ra (算術平均粗さ)で 0.1〜1.0 /ζ πιになるよ うに実施される。 [5] In the manufacturing method according to claim 1, the first and second roughening treatments are performed with a surface roughness of 1 力 (10-point average roughness) of 3 to 15! ^ And Ra (arithmetic mean roughness) is implemented to be 0.1 ~ 1.0 / ζπι.
[6] 請求項 1の製造方法において、上記基板は、電気絶縁性榭脂組成物中に分散され 、エッチング溶液によって優先的に溶解される材料でなる粒子を含み、第 2粗面化処 理は、第 1粗面化処理によって粗面化された上記基板の表面付近に分布する前記 粒子を前記エッチング溶液で優先的に溶解することによって行なわれる。  [6] The manufacturing method according to claim 1, wherein the substrate includes particles made of a material dispersed in the electrically insulating resin composition and preferentially dissolved by the etching solution, and a second surface roughening treatment is performed. Is carried out by preferentially dissolving, with the etching solution, the particles distributed near the surface of the substrate roughened by the first roughening treatment.
[7] 請求項 6の製造方法にぉ 、て、上記粒子を構成する材料は、ブタジエン—アタリ口- トリル共重合体の架橋エラストマ一およびポリビュルァセタール榭脂を含む。  [7] In the production method according to claim 6, the material constituting the particles includes a crosslinked elastomer of a butadiene-attali-mouth-tolyl copolymer and a polybutylacetal resin.
[8] 請求項 1の製造方法において、上記導電層は、アディティブ法により第 2粗面化処理 によって粗面化された基板表面に形成される。  [8] In the manufacturing method according to claim 1, the conductive layer is formed on a substrate surface roughened by a second roughening process by an additive method.
[9] 請求項 1の製造方法において、表面に回路が形成された内層材を、前記回路が上 記基板の第 1粗面化処理が施される面の反対側の面に接触するように、上記基板と 接合する工程を含む。 [9] In the manufacturing method according to claim 1, the inner layer material having a circuit formed on the surface is so contacted that the circuit is in contact with the surface of the substrate opposite to the surface subjected to the first roughening treatment. , With the above substrate Including a joining step.
[10] 電気絶縁性榭脂組成物を含有する基板の表面を物理的に粗面化する第 1粗面化処 理と、前記第 1粗面化工程によって粗面化された前記基板の表面を、エッチング液の 使用により化学的に粗面化する第 2粗面化処理と、第 2粗面化処理によって粗面化 された基板表面に導電層を形成する工程とを含む製造方法によって得られる配線基 板であって、前記配線基板は、前記導電層を構成する材料が、第 1粗面化処理およ び第 2粗面化処理によって粗面化された表面の凹凸に食い込むように形成される導 電層と基板の間の界面構造を有する。  [10] A first roughening treatment for physically roughening the surface of the substrate containing the electrically insulating resin composition, and the surface of the substrate roughened by the first roughening step And a step of forming a conductive layer on the substrate surface roughened by the second surface roughening treatment by chemically roughening the surface by using an etchant. The wiring board is provided so that a material constituting the conductive layer bites into the unevenness of the surface roughened by the first roughening treatment and the second roughening treatment. It has an interface structure between the formed conductive layer and the substrate.
[11] 請求項 10の配線基板において、上記第 1粗面化処理は、所定の表面粗さの凹凸面 を有するシートを、前記凹凸面が基板表面に転写されるように基板と一体成形するェ 程と、前記シートを基板力 除去することで物理的に粗面化された基板表面を得るェ 程とを含む。  11. The wiring substrate according to claim 10, wherein the first surface-roughening treatment integrally forms a sheet having an uneven surface with a predetermined surface roughness such that the uneven surface is transferred to the substrate surface. And removing the sheet from the substrate to obtain a physically roughened substrate surface.
[12] 請求項 10の配線基板において、上記基板は、電気絶縁性榭脂組成物中に分散さ れ、エッチング溶液によって優先的に溶解される材料でなる粒子を含み、第 2粗面化 処理は、第 1粗面化工程によって粗面化された上記基板の表面付近に分布する前 記粒子を前記エッチング溶液で優先的に溶解することによって行なわれる。  12. The wiring substrate according to claim 10, wherein the substrate includes particles made of a material dispersed in the electrically insulating resin composition and preferentially dissolved by the etching solution, and the second surface roughening treatment. Is carried out by preferentially dissolving, with the etching solution, the particles distributed near the surface of the substrate roughened in the first roughening step.
[13] 請求項 10の配線基板において、第 1および第 2粗面化処理によって粗面化された基 板表面は、 1¾ (10点平均粗さ)で3〜15 !^且つ Ra (算術平均粗さ)で 0.1〜 1.0 m の表面粗さを有する。  [13] In the wiring board according to claim 10, the substrate surface roughened by the first and second roughening treatments is 1¾ (10-point average roughness) of 3 to 15! It has a surface roughness of 0.1 to 1.0 m in Ra (arithmetic mean roughness).
PCT/JP2005/007548 2004-04-23 2005-04-20 Wiring board and method for producing the same WO2005104638A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006512570A JPWO2005104638A1 (en) 2004-04-23 2005-04-20 Wiring board and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004128847 2004-04-23
JP2004-128847 2004-04-23

Publications (1)

Publication Number Publication Date
WO2005104638A1 true WO2005104638A1 (en) 2005-11-03

Family

ID=35197400

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/007548 WO2005104638A1 (en) 2004-04-23 2005-04-20 Wiring board and method for producing the same

Country Status (3)

Country Link
JP (1) JPWO2005104638A1 (en)
TW (1) TWI290816B (en)
WO (1) WO2005104638A1 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010517A (en) * 2006-06-27 2008-01-17 Matsushita Electric Works Ltd Method of manufacturing prepreg and flexible rigid wiring board
JP2009188363A (en) * 2008-02-08 2009-08-20 Furukawa Electric Co Ltd:The Multilayer printed circuit board and manufacturing method therefor
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US8409704B2 (en) 2007-01-25 2013-04-02 Panasonic Corporation Prepreg, printed wiring board, multilayer circuit board, and process for manufacturing printed wiring board
KR101268727B1 (en) * 2008-04-30 2013-05-28 파나소닉 주식회사 Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
JP2015012082A (en) * 2013-06-27 2015-01-19 京セラ株式会社 Wiring board and mounting structure using the same
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
JP2015188073A (en) * 2014-03-13 2015-10-29 積水化学工業株式会社 Multi-layer insulating film, method of manufacturing multi-layer insulating board and multi-layer board
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
WO2017022807A1 (en) * 2015-08-03 2017-02-09 Jx金属株式会社 Printed wiring board production method, surface-treated copper foil, laminate, printed wiring board, semiconductor package, and electronic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6091193B2 (en) * 2011-12-27 2017-03-08 芝浦メカトロニクス株式会社 Substrate processing apparatus and processing method
JP6149440B2 (en) * 2013-03-13 2017-06-21 味の素株式会社 Method for producing multilayer printed wiring board and prepreg-containing composite material with carrier metal foil used therefor
US10257938B2 (en) 2013-07-24 2019-04-09 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267840A (en) * 1992-03-19 1993-10-15 Ibiden Co Ltd Forming method for adhesive layer of additive printed circuit board
JPH07226575A (en) * 1994-02-14 1995-08-22 Hitachi Chem Co Ltd Manufacture of printed wiring board
JPH1174643A (en) * 1997-08-28 1999-03-16 Fuji Photo Film Co Ltd Production of multilayer wiring board, image forming method and transfer sheet being employed therein
JP2000165036A (en) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp Printed wiring board and its manufacture
JP2003246843A (en) * 2002-02-26 2003-09-05 Mitsubishi Gas Chem Co Inc Curable resin composition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267840A (en) * 1992-03-19 1993-10-15 Ibiden Co Ltd Forming method for adhesive layer of additive printed circuit board
JPH07226575A (en) * 1994-02-14 1995-08-22 Hitachi Chem Co Ltd Manufacture of printed wiring board
JPH1174643A (en) * 1997-08-28 1999-03-16 Fuji Photo Film Co Ltd Production of multilayer wiring board, image forming method and transfer sheet being employed therein
JP2000165036A (en) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp Printed wiring board and its manufacture
JP2003246843A (en) * 2002-02-26 2003-09-05 Mitsubishi Gas Chem Co Inc Curable resin composition

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010517A (en) * 2006-06-27 2008-01-17 Matsushita Electric Works Ltd Method of manufacturing prepreg and flexible rigid wiring board
US8409704B2 (en) 2007-01-25 2013-04-02 Panasonic Corporation Prepreg, printed wiring board, multilayer circuit board, and process for manufacturing printed wiring board
JP2009188363A (en) * 2008-02-08 2009-08-20 Furukawa Electric Co Ltd:The Multilayer printed circuit board and manufacturing method therefor
US9332650B2 (en) 2008-04-30 2016-05-03 Panasonic Corporation Method of producing multilayer circuit board
US8272126B2 (en) 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
KR101268727B1 (en) * 2008-04-30 2013-05-28 파나소닉 주식회사 Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US9351402B2 (en) 2009-10-30 2016-05-24 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
JP2015012082A (en) * 2013-06-27 2015-01-19 京セラ株式会社 Wiring board and mounting structure using the same
JP2015188073A (en) * 2014-03-13 2015-10-29 積水化学工業株式会社 Multi-layer insulating film, method of manufacturing multi-layer insulating board and multi-layer board
JP2018186303A (en) * 2014-03-13 2018-11-22 積水化学工業株式会社 Multi-layer insulating film, method of manufacturing multi-layer board, and multi-layer board
WO2017022807A1 (en) * 2015-08-03 2017-02-09 Jx金属株式会社 Printed wiring board production method, surface-treated copper foil, laminate, printed wiring board, semiconductor package, and electronic device

Also Published As

Publication number Publication date
JPWO2005104638A1 (en) 2008-03-13
TWI290816B (en) 2007-12-01
TW200603705A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
WO2005104638A1 (en) Wiring board and method for producing the same
JP4725704B2 (en) Resin composition for interlayer insulation of multilayer printed wiring board, adhesive film and prepreg
JP5605259B2 (en) Resin composition for interlayer insulation of multilayer printed wiring board, adhesive film and prepreg
JP6215711B2 (en) Copper foil with adhesive layer, copper-clad laminate and printed wiring board
TWI457363B (en) Resin composition for interlayer insulating layer of multi-layer printed wiring board
JP5540984B2 (en) Laminate production method
KR20080009157A (en) Process for producing prepreg with carrier, prepreg with carrier, process for producing thin-type double sided board, thin-type double sided board, and process for producing multilayered printed wiring board
KR101511495B1 (en) Epoxy resin composition
WO2009119621A1 (en) Insulating resin sheet and method for manufacturing multilayer printed wiring board using the insulating resin sheet
US20150296632A1 (en) Metal-foil-attached adhesive sheet, metal-foil-attached laminated board, metal-foil-attached multi-layer board, and method of manufacturing circuit board
JP2013219337A (en) Laminated board, and method for manufacturing printed wiring board
JP5740940B2 (en) Method for producing metal-clad laminate
JP6281489B2 (en) Manufacturing method of multilayer printed wiring board
JP4944483B2 (en) Method for manufacturing printed wiring board
JP2008007575A (en) Epoxy resin composition, resin film, prepreg and multilayer printed wiring board
JP2005251895A (en) Multilayer wiring board and its manufacturing method
JP2010028036A (en) Production method of multilayer printed wiring board
JP4300890B2 (en) Manufacturing method of multilayer wiring board
JP4892171B2 (en) Multilayer wiring board manufacturing method and multilayer wiring board
JP4019800B2 (en) Insulating resin composition manufacturing method, insulating resin composition, multilayer wiring board and manufacturing method thereof
JP4460719B2 (en) Manufacturing method of prepreg
JPH1126933A (en) Film-shaped adhesive for electroless plating and manufacture of printed wiring board using the same
JP2011096741A (en) Prepreg and multilayer printed wiring board
JP2001152108A (en) Insulating adhesive film multi-layer printed-wiring board using the same and its manufacturing method
JP5907206B2 (en) Laminate production method

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006512570

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase