WO2005065532A1 - Systeme d’acquisition modulaire et temps reel de signaux, et notamment de signaux biomedicaux - Google Patents

Systeme d’acquisition modulaire et temps reel de signaux, et notamment de signaux biomedicaux Download PDF

Info

Publication number
WO2005065532A1
WO2005065532A1 PCT/FR2004/003317 FR2004003317W WO2005065532A1 WO 2005065532 A1 WO2005065532 A1 WO 2005065532A1 FR 2004003317 W FR2004003317 W FR 2004003317W WO 2005065532 A1 WO2005065532 A1 WO 2005065532A1
Authority
WO
WIPO (PCT)
Prior art keywords
acquisition
module
modules
data
communication channel
Prior art date
Application number
PCT/FR2004/003317
Other languages
English (en)
Inventor
Régis Logier
Alain Dassonneville
Original Assignee
Estaris Monitoring
Centre Hospitalier Regional Universitaire De Lille
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Estaris Monitoring, Centre Hospitalier Regional Universitaire De Lille filed Critical Estaris Monitoring
Priority to EP04816450A priority Critical patent/EP1701655A1/fr
Publication of WO2005065532A1 publication Critical patent/WO2005065532A1/fr

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/0002—Remote monitoring of patients using telemetry, e.g. transmission of vital signals via a communication network
    • A61B5/0004—Remote monitoring of patients using telemetry, e.g. transmission of vital signals via a communication network characterised by the type of physiological signal transmitted
    • A61B5/0008—Temperature signals
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
    • A61B5/7271—Specific aspects of physiological measurement analysis
    • A61B5/7285—Specific aspects of physiological measurement analysis for synchronising or triggering a physiological measurement or image acquisition with a physiological event or waveform, e.g. an ECG signal

Definitions

  • the invention preferably, but not exclusively, finds its application in the medical field, for the real-time acquisition of biomedical signals, such as for example an electrocardiographic signal (ECG), a signal representative of the blood pressure, a signal representative of the body temperature of an individual, a signal representative of the pulse of an individual, a signal representative of the pressure or the flow of the respiratory tract of an individual, etc.
  • ECG electrocardiographic signal
  • this real time acquisition system can be designed to fulfill the simple role of real time acquisition and storage chronological data, which data is then analyzed offline, for example for a medical diagnosis of the individual's condition.
  • the real-time acquisition system can be designed to also process the data acquired for the purpose, for example, of continuous monitoring of the individual's condition ("monitoring"), and possibly automatic alerting. in the event of detection of a failure on one of the biomedical signals.
  • the real-time acquisition system can be a fixed device of the acquisition station type.
  • acquisition systems are also proposed which are wholly or partly produced in the form of portable ambulatory devices.
  • the biomedical signals which are acquired in real time can indifferently, and depending on the type of sensors used, be electrical signals of analog or digital type, or even a physical signal (temperature, pressure, etc.).
  • This system consists of a configurable acquisition station which includes a processing unit comprising a master processor, and a plurality of remote acquisition modules each equipped with a slave processor.
  • the master processor communicates with the slave processors via a wired communication bus, addressing each time ( Figure 2 / address lines referenced 20, 21, 25, 26, 27) the slave processor with which it wishes to communicate.
  • each acquisition module is designed to be removably connected in a rack, said rack being equipped with decoding means ( Figure 2 / means referenced 22, 23, 24) of the physical address of said acquisition module .
  • the master processor is clocked by a real-time clock and communicates with the slave processors according to successive communication cycles of fixed duration (2 ms in the example of the timing diagrams of FIGS. 4 and 5).
  • the master processor interrogates certain slave processors (according to a list contained in an interrogation matrix), and by successively addressing each slave processor of the list.
  • Each slave processor addressed at a given time by the master processor, returns to the master processor ( Figure 2 / serial communication line (31)) the data which has been sampled and stored by the acquisition module during the preceding communication cycle .
  • 2nd drawback Physical addressing for a given acquisition system, the size of the address bus between the master processor and the acquisition modules determines the maximum number of acquisition modules may be used (for an address bus comprising (n) wires, the maximum number of acquisition modules is 2 n ). So, when the system is finally configured by the user with a small number of modules compared to the size of the addressing bus, we end up in practice with an oversized addressing bus which has led to manufacturing costs. useless. Conversely, if for reasons of reduction in manufacturing costs, an acquisition system is immediately implemented comprising a small addressing bus, the end user is penalized by being reduced to being able to use only '' a low number of acquisition modules.
  • the terms “Acquisition module” generally designates any module designed to fulfill at least one acquisition function of at least one signal on at least one input of the module. It can be a module designed only to acquire one or more signals or a more complex module that can, fulfill other (s) function (s), in addition to an acquisition function; in particular and in a non-exhaustive manner, it may be a mixed module (acquisition / output) capable of outputting at least one signal for an additional device.
  • the signal present on an input of an acquisition module can either be an electrical signal of analog or digital type, or even be a physical signal (heat, force, etc.), the notion "Acquisition" within the meaning of the invention generally consisting in acquiring the instantaneous value of this signal.
  • the concept of “bidirectional half duplex communication channel” designates any communication channel on which information can be exchanged in both directions and the transmission of information on the communication channel takes place alternately in each direction.
  • the half duplex bidirectional communication channel may, as the case may be, be implemented in wire form or be constituted by a wireless remote communication channel (radio communication channel or equivalent).
  • the acquisition modules are designed to transmit on the bidirectional communication channel, and one after the other, their acquisition data (s) according to a predetermined transmission order, and without being addressed by the control module.
  • the invention preferably (but not exclusively) finds its application in the medical field, the acquisition modules of the system of the invention allowing the acquisition of biomedical signals.
  • FIG. 1 represents an example of general electronic architecture of a modular acquisition system of the invention
  • - Figure 2 represents an example of electronic architecture of a module acquisition / output
  • FIG. 3 represents an example of electronic architecture of the control module (network head) of the system of the invention
  • FIGS. 8 and 9 are flowcharts illustrating the main steps in the operation of the processor of an acquisition module DETAILED DESCRIPTION OF THE INVENTION Acquisition system - General architecture ( Figure 1)
  • Figure 1 There is shown in Figure 1, a preferred example of electronic architecture of an acquisition system of the invention comprising: - a plurality of modules No.
  • modules n ° AAA and n ° BBB are modules which generally allow to acquire in parallel signals (Ea to Eg) present at the input of the modules.
  • the input signal (Ea, ..., Eg) can indifferently according to the invention be an electrical signal of analog or digital type delivered by another device not shown (for example sensor, measuring device , ...) or be a signal representative of a physical quantity such as a force (especially when the acquisition module includes a transducer).
  • module No. XXX constitutes an output module making it possible to deliver in the illustrated example two Si signals.
  • a module can also be mixed (acquisition / output module) and allow in parallel the acquisition of one or more input signals and output one or more signals, such as in the particular example of module 4 in Figure 2.
  • a module 4 whatever its type (acquisition module, output module, or mixed acquisition / output module), preferably comprises a sub-module 4a for conditioning the input and / or output signals and a processing sub-module 4b digital.
  • the digital processing sub-module 4b more particularly comprises a programmable processor (microprocessor type with local memory or microcontroller) clocked by its own clock (not shown) and a network interface 41 making it possible to connect the processor 40 of the sub-module of digital processing 4b to the bidirectional communication network 2.
  • each module is equipped with a connector making it possible to easily connect or disconnect the module on the network 2.
  • the two sub-modules 4a and 4b communicate via a bidirectional parallel input / output (ES) bus.
  • the digital processing sub-module 4b includes a converter analog / digital 42 whose analog inputs (signals 43) are respectively connected to the analog outputs (signals 44) of the part of the sub-module 4a dedicated to the conditioning of the input signals, via the local communication bus (I / O) cited above; the digital outputs (signals 45) of the analog / digital converter 42 are connected to one or more input ports of the processor 40.
  • the processor 40 of the digital processing sub-module 4b communicates locally with the part of sub-module 4a dedicated to conditioning the output signals via the aforementioned local communication bus (I / O). More particularly, for the control of the conditioning sub-module, the processor 40 delivers two control signals 45 and 46 which pass via the local I / O bus.
  • the network head 1 essentially comprises: - a programmable processor (microprocessor type with memory or microcontroller) which is clocked by a clock 11 delivering a clock signal CLK; preferably, the frequency of the clock signal CLK is programmable by the processor 10; a bidirectional serial 12 full duplex communication interface (Tx and Rx signals); this interface can take all known forms of bidirectional serial transmission (RS232 type interface, USB, "Bluetooth”, "Wif", Ethernet, etc.) - a bidirectional network interface 13 which makes it possible to communicate headend 1 with the bidirectional communication network 2. More particularly in the example illustrated in FIG.
  • the processor 10 receives on a serial input port the serial data received as input by the network head 1 via the serial communication interface 2 (signalTx1 / Rx2), and outputs serial data to the network interface 13 (Signal Tx2).
  • the network interface 13 also makes it possible to have network 2 communicate directly with the serial communication interface 12 (signal Rx1) in the direction: Network 2 to interface 12. In this way, the data transmitted by the modules 4 on the network 2 intended for the head end 1 are not received and processed by the processor 10 of the head end, but are directly transmitted to the processing module 3 via the two-way communication interface 12 of the head end 1.
  • This preferred characteristic advantageously makes it possible to speed up the communication of data from the modules 4 to the processing module 3, compared with a less efficient solution in which the processor 10 would serve as an intermediary.
  • the processor also controls the network interface 13 by means of two control signals Cj n and C or t which can take the following logical states:
  • the processing module 3 generally provides the interface between the hardware structure (modules 4 and headend 1) and the user.
  • This processing module 3 is for example implemented in the form of a microcomputer or equivalent, and conventionally and generally comprises at least one processor, memory, a user interface with input device (s) keyboard, mouse, etc. type, and at least one display screen type output device.
  • s input device
  • mouse mouse
  • etc. display screen type output device
  • the processing module 3 comprises for communication with the headend: - an input buffer memory 30 of FIFO type, - an output buffer memory 31 of FIFO type, - a bidirectional serial communication interface 32 (compatible with the above-mentioned interface 12 of the headend 1), and connected at input (signal Rx) to the input buffer memory 30 and thus (signal Tx) to the output buffer memory 31.
  • the processing module 3 and the headend 1 communicate with each other bidirectionally and asynchronously via their respective serial communication interfaces 32 and 12.
  • the software architecture of the processing module 3 essentially comprises a pilot software module (“ driver ”) 33, and an application module 34.
  • the pilot module 33 serves as an interface between the application module 34 and the buffer memories 30 and 31, and is more particularly designed: - on the one hand to recover (read) the data stored one after the other in the input buffer 30, and to format (FIG. 1 / program 330) said data for the application module 34, and - on the other hand to format (FIG. 1 / program 331) the data (control or configuration data of the hardware structure: Headend 1 and modules 4) and to load (write) this formatted data into the output buffer 31, in their order of emission by the application module 34.
  • the application module 34 makes it possible to process, and in particular to graphically represent on a screen for the user, each input signal Ea,
  • the network head 1 (module control module) and the processing module 3 advantageously consist of two separate separate modules, communicating remotely via a standard bidirectional serial communication interface. This advantageous technical characteristic is however not essential.
  • the network head could communicate with the processing module via any known type of communication interface.
  • the control module headend
  • the processing module could be integrated into the processing module 3, for example in the form of a card insertable on a local communication bus of the module treatment.
  • the input buffers in the particular example of Figure 1, the input buffers
  • the input buffer memory 30 and / or the output buffer memory 31 are integrated into the head end 1.
  • the communication between the network head 1 and the processing module 3 is performed asynchronously via the buffer memories 30 and 31.
  • the processor 10 of the headend 1 reads and processes, asynchronously with respect to the operation of the processing module, the data which are stored one after the other in the output buffer memory 31 by the pilot sub-module 33 of the processing module 3.
  • the pilot sub-module 33 of the processing module 3 reads and processes, asynchronously with respect to the operation of the processor 10 of the head end 1 and to the operation of the processors of the modules 4, the data stored one after the other in the input buffer memory 30.
  • the processor 10 of the headend fulfills the fo following main actions: - reading, asynchronously with respect to the operation of the processing module 3, of each command which has possibly been stored in the output buffer memory 31 by the processing module 3, - synchronized sending on the network 2 of acquisition commands according to predefined communication cycles of fixed duration, - management of bidirectional half-duplex communication on network 2 by means of signals Cj n and C or t-
  • the command which is generated by the processor 10 on the network 2 at each communication cycle is for example either a simple acquisition command, or a complex acquisition command which corresponds to a simple acquisition command to which is added an additional command which has been transmitted to it by the processing module 3 via the buffer memory 31.
  • the synchronization of the sending of each command over the network 2 by the processor 10 is carried out by means of the clock real time 11, for example on each rising edge of the clock signal CLK.
  • the duration of a communication cycle is thus fixed by the frequency of the clock signal CLK.
  • the processor 10 can fulfill other additional functions, such as for example and advantageously a function for configuring the real time clock 11 (adjusting the frequency of the CLK signal).
  • the processor 10 sends on the network 2 a command synchronized by the clock signal CLK, - said command is read on the network 2 simultaneously by all of the modules and is processed locally by the modules, - More particularly, when the command is an acquisition command (simple or complex) all the modules 4 fulfilling an acquisition function (for example the modules n ° AAA, and n ° BBBB of FIG. 1) carry out in parallel and synchronously an acquisition of the or signals on their inputs, then the acquisition modules transmit on the network 2 their acquired data (after digitization by the analog / digital converter 42) one after the other, and according to a transmission order predefined.
  • an acquisition command simple or complex
  • all the modules 4 fulfilling an acquisition function for example the modules n ° AAA, and n ° BBBB of FIG. 1
  • the acquisition data or data are temporarily stored in a local buffer memory of the acquisition module, and the acquisition data or data which are returned by the acquisition module on the bidirectional half duplex communication channel, correspond to the data or data which have been acquired during the current communication cycle, that is to say the acquisition data or data which result from the current acquisition operation triggered by the reception of the last acquisition command.
  • the acquisition modules on receipt of an acquisition command, each trigger a new acquisition operation in parallel, and return the data resulting from this new acquisition operation.
  • an acquisition module can be designed to, on receipt of an acquisition command [communication cycle (n)]: ( i) on the one hand trigger an acquisition operation and store the resulting acquisition data or data in a local buffer memory (for example in a FIFO type register) (ii) and on the other hand return the or acquisition data acquired and stored in local memory during a previous cycle (cycle (n-1) or (n-2) or etc.).
  • the aforementioned task (ii) can, indifferently according to the invention, be carried out before or after the task (i).
  • the acquisition data or data which are returned by the acquisition module on the bidirectional half duplex communication channel result directly from the sampling (according to the case with or without analog / digital conversion) of the signal present on at least one input of the acquisition module.
  • an acquisition module can be designed to perform locally, on each data item sampled on one of its inputs, one or more more or less complex additional processing steps (for example digital or analog filtering) , and to return the data resulting from the additional processing step or steps.
  • the acquisition data or data within the meaning of the invention, which are returned on the half duplex bidirectional communication channel by the acquisition module correspond to the data resulting from the additional processing step or steps.
  • this type of sophisticated variant is combined with the aforementioned variant of embodiment known as “delayed” transmission.
  • the acquisition data transmitted on the network 2 one after the other by the modules 4 are stored directly in the input buffer memory 30, with a view to being read and processed asynchronously by the processing module 3
  • each module 4 having an acquisition function includes in local memory a parameter identifying its emission rank. This parameter is more particularly an item of information which allows the module to determine the number of data which must transit on the network 2 before the module in question begins to transmit its acquisition data on its network 2.
  • each module 4 having an acquisition function counts the data passing over the network, and begins to transmit its acquisition data when its required number of data having passed through the network has been reached.
  • the general operation of the acquisition system which has just been described, as well as other characteristics of the invention, will now be detailed with reference to an example of a particular, non-limiting communication protocol of the invention, and with reference to the particular operating flow diagrams in FIGS. 5 to 9. Operation of the system - particular example FIG. 4 shows a particular example of data flow circulating on the network 2. In this particular example, each datum transmitted in series ( bit by bit) on network 2 forms a byte. Furthermore, in this particular example of FIG.
  • the data flow corresponds to an acquisition system of the invention comprising three acquisition modules 4 connected to the network 2, and each acquisition module transmits in series at each acquisition operation on network 2, acquisition data coded on a byte.
  • acquisition modules 4 connected to the network 2
  • each acquisition module transmits in series at each acquisition operation on network 2, acquisition data coded on a byte.
  • this example we can generalize this example to a number of different acquisition modules.
  • the data frames are coded on 7 successive bytes as follows: 1st byte: Frame separator coded "FF"
  • Routine of FIG. 7 reception of the commands sent by the processing module 3
  • the pilot sub-module 33 of the processing module 3 writes a data in the output buffer memory 31, it also generates an interrupt which is received by the processor 10 of the network head 1 on one of its communication ports. On detection of this interrupt signal (FIG.
  • the processor 10 recovers the data transmitted in the output buffer memory 31 and stores it in a local buffer memory of the head end (FIG. 11 Block 702). Then, it tests (test 703) if the data received form a complete command. If so, processor 10 sets a "CmdPC" flag to 1 (block 704). This flag is used by the two other routines to test if a command sent by the processing module 3 must be sent on the network 2. Secondary routine of figure 6: Upon detection of each interruption generated by means of the clock signal CLK (figure 6 / Block 601), the processor 10 begins (block 602) by transmitting the frame separator (1 st byte of the data frame) on network 2 and also intended for processing module 3 (designated “PC” in the flowcharts).
  • the interrupt generated by the clock signal CLK has priority over the interrupt generated by the processing module 3 (FIG. 7). Then the processor 10 sends the stamping data (current value of the variable CPTACQ) on the network 2 and also to the processing module 3, then increments for the next cycle the stamping variable CPTACQ (block 603). If no command sent by the processing module 3 is pending (Test 604 and block 605), the processor 10 sends on the network 2 (and also to the processing module 3) the simple acquisition command coded "00 ". Conversely, if a command issued by the processing module 3 is pending (Test 604 and block 606), the processor 10 sets a flag designated “Synchro” at value 1. This flag is used by the main routine of FIG. 5. Main routine of FIG.
  • the processor 10 waits for a command sent by the processing module to be awaiting processing ( Figure 5 / test 501 ). As soon as a command is pending (CmdPC flag set to 1 by the routine previously described in FIG. 7), the processor 10 tests the value of the "Synchro" flag (test 502). As soon as the processor 10 detects (test 502) a change of state to 1 of the “Synchro” flag (see above-mentioned routine of FIG. 6), it transmits the command on the network 2 (and also to the processing module 3) complex acquisition coded “01” (block 503), then successively one or more parameters as a function of the command sent to it by the processing module 3 (block 504, test 505, block 506).
  • the processor checks (test 507) if the command is intended for it. If so (block 508), it locally executes the command. It may for example be an initialization command, or else a command for adjusting the frequency of the clock signal CLK. If not, the processor loops back to the above-mentioned background task (waiting for a command issued by the processing module 3) Operation of each acquisition module (4) The operation of each acquisition module 4 is based on the execution by the processor 40 of the routine module, the steps of which are illustrated in FIGS. 8 and 9.
  • the processor 40 of the acquisition module scans the data which passes over the network 2 in order to detect if a new data item is waiting on the network 2 (Test 801). If so, the processor 40 checks (Test 802) whether the data circulating on the network 2 corresponds to the start of a frame, that is to say whether the first two data which pass over the network 2 are successively the frame separation code (FF) followed by the stamping data (stamping data of the previously processed frame incremented by 1). If so, the processor 40 initializes a counter (“CP”) (block 803), and waits to receive on the network 2 the next datum (test 804). This next datum is either a simple acquisition command (“00”) or a complex acquisition command (“01”).
  • CP frame separation code
  • the processor 40 After receiving the command (simple or complex acquisition) on the network, the processor 40 triggers an acquisition operation (block 901) of the signal (s) on its input (s). In the case of an acquisition module having the particular electronic architecture of FIG. 1, this acquisition operation results in sampling and digital conversion of the analog electrical input signal (s) by means of the analog / digital. All the modules receiving the acquisition command (simple or complex), they carry out the acquisition operation at the same time.
  • the transmission on the network 2 of the acquisition command (simple or complex) being also synchronized by the clock signal (CLK) of the network head, a simultaneous and real-time acquisition of all the signals present is thus carried out. on the inputs of the various acquisition modules.
  • CLK clock signal
  • the invention is not limited to the use of modules for acquiring analog electrical signals (with an analog / digital conversion integrated into the module).
  • the acquisition module receives as input a digital signal (for example a signal emitted by another device on a communication port to which the acquisition module is connected; in this case , the acquisition module does not include an analog / digital converter, and the acquisition operation only consists in memorizing the digital signal (s) present on the input of the acquisition module.
  • the acquisition module could receive a physical signal as input (force, heat, etc.) and integrate an electrical transducer (Sensor) making it possible to transform said physical signal as an input into an analog electrical signal; in this case, the acquisition module also integrates an analog / digital converter, in a manner comparable to the acquisition module of FIG. 1.
  • the processor 40 tests whether the command received is a complex acquisition command (test 902), and if so stores the bytes constituting this command in a local buffer memory reserved for memorizing the complex acquisition commands (Block 903), and positions (block 904) a flag ("Cmd received") at 1, indicating that the complete command has been received locally by the module.
  • the processor 40 of the module scans the network 2 by counting (Block 908 / incrementing the counter “Cpt with each new data received) the number of data which are transmitted on the network.
  • the processor 40 transmits its data d on the network 2 'acquisition (Block 909).
  • the “Data to wait” parameter is thus used to configure each module separately (the number of data to wait on network 2 before sending being different for each module) so that the modules send their data on network 2 one after the other in a predefined order.
  • the processor 40 After transmission of the acquisition data on the network 2, the processor 40 tests whether the command which has been received is a complex acquisition command (Test 910), and if so executes locally (block 911), in addition of the aforementioned acquisition operation, the additional operation coded by the command received.
  • System configuration essentially consists of initializing the network head 1 and the acquisition modules connected to the network 2 by the processing module 3, and also by having the user of the system configure the application module 34 of the processing module 3, so that each module (physical) is identified by software and the corresponding signals can be identified and displayed on a screen. More particularly, the initialization of the headend 1 essentially consists in adjusting the frequency of the clock signal CLK.
  • the value of the frequency is a parameter which is entered by the user at the level of the processing module 3 (for example entered by means of a keyboard or equivalent of the desired acquisition frequency), and the module of processing 3 generates a specific command for the headend processor 10 with the frequency entered by the user as a parameter.
  • This command is received and decoded by the processor 30 of the headend, which controls the clock 11 so as to set the desired frequency which conditions the duration of each communication cycle.
  • the initialization of the acquisition modules consists in sending, by the processing module 3, to each acquisition module, a parameter coding its emission rank (that is to say in the case of the particular example of embodiment previously with reference to FIGS. 4 to 9, the number of data to wait on the network 2 before transmitting / see in particular FIG.
  • each acquisition module is identified by an identification code which is specific to it and which is known to the processing module 3. This identification code is stored in a local memory of the module, accessible for reading by the processor 40 of the module. If an acquisition module is added to the network, it is sufficient to configure it with the parameter coding its emission rank. If a module is deleted from the network, the acquisition modules that were configured to transmit near that module must be reconfigured, so as to shift their emission rank.
  • the system of the invention advantageously finds its application in the biomedical field in particular for the acquisition in real time of physiological or bioelectric signals.
  • the modules with acquisition function can be chosen from the following list: - ECG module allowing the acquisition of an electrocardiographic signal from usual skin electrodes; - Module for acquiring a pulse signal and possibly for local calculation of partial oxygen saturation (SP0 2 ); this module includes for example a standard annular infrared sensor; - Blood pressure signal acquisition module using standard sensors; - Module for measuring the pressure and / or flow rate of the respiratory tract using two differential pressure sensors; - Body temperature acquisition module using a standard temperature sensor; - Analog multi-channel acquisition module enabling analog signals from ancillary devices to be acquired in parallel on (n) channels; - Digital data exchange module with biomedical equipment (for example with an automatic syringe pump) equipped for example with a serial connection type RS2332 or other; in this case the module has an architecture of the type of FIG.
  • ECG module allowing the acquisition of an electrocardiographic signal from usual skin electrodes
  • modules fulfilling an acquisition function such as modules n ° AAA, and n ° BBB in FIG. 1 or the module represented in FIG. 2
  • modules having only an "output" function such as for example module No. XXX of FIG. 1.
  • modules can for example be used for control actuators.
  • these output modules are controlled by the processing module 3, via the network head 1, by means of complex acquisition commands; in this case the operating flow diagram of the processors of these output modules is simplified, and corresponds for example to the flow diagram of FIG. 8 and to the flow diagram of FIG. 9 without the operations of blocks 901 and 909.
  • the acquisition system of the invention is modular and easily configurable (ease and speed of adding or removing acquisition and / or output modules 4). It can also combine both modules having an acquisition function and modules having an "output" function. It allows a real-time and synchronous acquisition of several signals in parallel, and if necessary the real-time representation of these signals on a screen or equivalent for a user. Signal acquisition is very fast, because, for example, unlike the solution adopted in European patent application EP 0 354 251 by Hewlett-Packard GmbH, during the acquisition operations, the modules are not individually addressed by the head of network, but send them one after the other their acquisition data in a predefined order.
  • the solution of the invention is not (unlike the solution adopted in European patent application EP 0 354 251) limited to a wired type communication between the headend and the acquisition modules and / or output, or between the network head and the processing module.
  • the communication between the headend 1 and the processing module 3 can be wireless remote communication.
  • the simple acquisition commands being sent directly by the network head 1, and the communication between the processing module 3 and the network head being asynchronous, the speed of communication between the network head 1 and the processing module , as well as the speed of data processing by the processing module 3 does not affect the real-time acquisition of the signals.
  • the network head 1 sends on the network 2 an acquisition command (simple acquisition command coded "00" or command complex acquisition coded "01" in the example).
  • This particular operation is not limiting of the invention.
  • certain communication cycles could be used to send various modules to the modules, and in particular to the output modules, without the acquisition modules receiving acquisition command during these particular communications cycles.

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Pathology (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Physiology (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Signal Processing (AREA)
  • Psychiatry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Le système d'acquisition modulaire et temps réel comporte au moins deux modules d'acquisition (4), chaque module d'acquisition (4) comprenant des moyens d'acquisition d'au moins un signal présent sur une entrée du module, et un module de commande (1) cadencé par une horloge. Le module de commande (1) communique avec l'ensemble des modules d'acquisition (4) via un canal de communication bidirectionnel semi duplex (« half duplex »), et est conçu pour émettre, sur le canal de communication bidirectionnel, une commande d'acquisition qui est synchronisée par le signal horloge (11). Chaque module d'acquisition (4) est conçu pour, sur réception d'une commande d'acquisition, déclencher une opération d'acquisition et émettre sur le canal de communication bidirectionnel au moins une donnée d'acquisition.

Description

SYSTEME D'ACQUISITION MODULAIRE ET TEMPS REEL DE SIGNAUX, ET NOTAMMENT DE SIGNAUX BIOMEDICAUX
DOMAINE TECHNIQUE La présente invention concerne l'acquisition temps réel de signaux
(physiques ou électriques). Elle a pour principal objet un système d'acquisition temps réel qui est modulaire et facilement configurable en fonction du type de signaux à acquérir pour une application donnée. L'invention trouve préférentiellement, mais non exclusivement, son application dans le domaine médical, pour l'acquisition temps réel de signaux biomédicaux, tels que par exemple un signal électrocardiographique (ECG), un signal représentatif de la pression sanglante, un signal représentatif de la température corporelle d'un individu, un signal représentatif du pouls d'un individu, un signal représentatif de la pression ou du débit des voies respiratoires d'un individu, etc.. ART ANTERIEUR Dans le domaine médical, pour contrôler l'état physiologique d'un individu, il est usuel d'utiliser un système d'acquisition temps réel des principaux signaux biomédicaux mesurés sur cet individu, tels que par exemple un signal électrocardiographique (ECG), un signal représentatif de la pression sanglante, un signal représentatif de la température de l'individu, un signal représentatif du pouls d l'individu, un signal représentatif de la pression ou du débit des voies respiratoires de l'individu, etc...(énumération non limitative de l'invention et non exhaustive) Dans une version simplifiée, ce système d'acquisition temps réel peut être conçu pour remplir le simple rôle d'acquisition temps réel et de stockage chronologique des données, lesquelles données sont ensuite analysées en différé, par exemple pour un diagnostique médical de l'état de l'individu. Dans une version plus sophistiquée, le système d'acquisition temps réel peut être conçu pour également traiter les données acquises dans un but par exemple de surveillance continue de l'état de l'individu (« monitoring »), et éventuellement d'alerte automatique en cas de détection d'une défaillance sur l'un des signaux biomédicaux. Le système d'acquisition temps réel peut être un dispositif fixe du type station d'acquisition. Dans le but d'éviter d'entraver la mobilité du patient, on propose également des systèmes d'acquisition qui sont en tout ou partie réalisés sous la forme de dispositifs ambulatoires portatifs. Les signaux biomédicaux qui sont acquis en temps réel peuvent indifféremment, et selon le type de capteurs utilisés, être des signaux électriques de type analogique ou numérique, ou encore un signal physique (température, pression,...). 1ere contrainte : Dans tous les cas de figures, il est essentiel que l'acquisition de la valeur instantanée des différents signaux par le système d'acquisition soit réalisée en temps réel et en même temps pour chaque signal, de telle sorte que l'on puisse valablement comparer les évolutions temporelles de ces signaux. 2πde contrainte : il est également important de pouvoir facilement configurer et modifier à volonté le système d'acquisition, en sorte de l'adapter au cas par cas en fonction du type des signaux que l'on souhaite acquérir. Un système de surveillance médical mettant en oeuvre une pluralité de modules d'acquisition déportés est par exemple décrit dans la demande de brevet internationale WO 02/35997. Dans ce système, chaque module d'acquisition (Figure 1 / « Device #3.2.4..1 » ;
« Device#3.2.4.2 » ) est conçu pour réaliser des opérations d'acquisition qui sont cadencées par une horloge qui lui est propre, et qui n'est pas synchrone avec les horloges des autres modules d'acquisition. Il en résulte que les opérations d'acquisition par les modules d'acquisition déportés sont totalement asynchrones les unes par rapport aux autres. Ce système ne permet pas de satisfaire la première contrainte précitée. Dans la demande de brevet européen EP 0 354 251 de la société
Hewlett-Packard GmbH, il a déjà été proposé un système d'acquisition temps réel et modulaire qui satisfait les deux contraintes précitées. Ce système est constitué par une station d'acquisition configurable qui comporte une unité de traitement comprenant un processeur maître, et une pluralité de modules d'acquisition déportés et équipés chacun d'un processeur esclave. Le processeur maître communique avec les processeurs esclaves via un bus de communication filaire, en adressant à chaque fois (Figure 2/ lignes d'adressage référencées 20, 21, 25, 26, 27) le processeur esclave avec lequel il souhaite communiquer. Dans cette solution, une partie du bus de communication filaire (Figure 2/ ligne de communication référencée 30) forme un premier canal monodirectionnel d'émission (du processeur maître vers les modules d'acquisition) et une partie du bus (Figure 2/ ligne de communication référencée 31) forme un second canal monodirectionnel de réception (des modules d'acquisition vers le processeur maître) distinct du canal d'émission. Plus particulièrement, chaque module d'acquisition est prévu pour être connecté de manière amovible dans un rack, ledit rack étant équipé de moyens de décodage (Figure 2/ moyens référencés 22, 23, 24) de l'adresse physique dudit module d'acquisition. Dans la solution technique ci-dessus proposée par la société
Hewlett-Packard GmbH, le processeur maître est cadencé par une horloge temps réel et communique avec les processeurs esclaves selon des cycles de communication successifs de durée fixe (2ms dans l'exemple des chronogrammes des figures 4 et 5). Au cours d'un cycle de communication, le processeur maître interroge certains processeurs esclaves (en fonction d'une liste contenue dans une matrice d'interrogation), et en adressant successivement chaque processeur esclave de la liste. Chaque processeur esclave, adressé à un instant donné par le processeur maître, renvoie au processeur maître (Figure 2/ ligne de communication série (31)) la donnée qui a été échantillonnée et mémorisée par le module d'acquisition lors du cycle de communication précèdent. A chaque fin de cycle de communication, tous les modules d'acquisition détectent parallèlement et simultanément le changement d'état (fin du cycle de communication) du signal de communication généré par le processeur maître sur la ligne de transmission (Figure 2/ Ligne de transmission (30)) et réalisent, ainsi de manière synchrone, leur opération d'échantillonnage. La solution technique précitée présente toutefois plusieurs inconvénients. 1er Inconvénient : vitesse de communication limitée entre le processeur maître et les modules d'acquisition Pour chaque donnée échantillonnée transmise au processeur maître, il est nécessaire que le processeur maître adresse préalablement le processeur esclave du module d'acquisition concerné. Cette contrainte d'adressage ralentit de manière préjudiciable le dialogue entre le processeur maître et les modules d'acquisition, et de ce fait limite le nombre de modules pouvant communiquer avec le processeur maître pendant un cycle de communication de durée fixe.
2eme inconvénient : Adressage physique Pour un système d'acquisition donné, la taille du bus d'adressage entre le processeur maître et les modules d'acquisition conditionne le nombre maximum de modules d'acquisition pouvant être utilisés (pour un bus d'adressage comportant (n) fils, le nombre maximum de modules d'acquisition est 2n). Ainsi, lorsqu'en final le système est configuré par l'utilisateur avec un faible nombre de modules par rapport à la taille du bus d'adressage, on se retrouve en pratique avec un bus d'adressage surdimensionné et ayant entraîné des coûts de fabrication inutiles. A l'inverse, si pour des raisons de réduction de coûts de fabrication, on réalise d'emblée un système d'acquisition comportant un bus d'adressage de faible dimension, l'utilisateur final est pénalisé en étant réduit à ne pouvoir utiliser qu'un faible nombre de modules d'acquisition. De surcroît, l'adressage physique des modules d'acquisition impose la mise en œuvre de moyens de décodage de l'adresse (figure 2/ Moyens référencés 22,23,24), qui sont dissociés du module d'acquisition et qui sont prévus au niveau du rack d'adaptation des modules. Cette contrainte rend difficile et est inadaptée à la réalisation d'un système d'acquisition ambulatoire et portatif.
3eme inconvénient : solution nécessairement limitée à une communication filaire La solution technique décrite dans la demande de brevet européen EP 0 354 251 repose intrinsèquement sur une communication via une liaison filaire entre le processeur maître et les processeurs esclaves des modules d'acquisition. Cette solution est inadaptée à la mise en œuvre d'une communication à distance sans fil entre le processeur maître et les modules d'acquisition. OBJECTIF DE L'INVENTION L'invention vise à proposer une nouvelle solution qui permet de répondre aux deux contraintes précitées (acquisition temps réel et synchrone des signaux ; modularité), et qui pallie tout ou partie des inconvénients susmentionnés de la solution technique décrite dans la demande de brevet européen EP 0 354251. RESUME DE L'INVENTION L'objectif ci-dessus est atteint par le système d'acquisition modulaire et temps réel de l'invention présentant les caractéristiques techniques de revendication 1. Dans le présent texte, les termes « module d'acquisition » désignent d'une manière général tout module conçu pour remplir au moins une fonction d'acquisition d'au moins un signal sur au moins une entrée du module. Il peut s'agir d'un module conçu uniquement pour acquérir un ou plusieurs signaux ou d'un module plus complexe pouvant, remplir d'autre(s) fonction(s), en plus d'une fonction d'acquisition ; en particulier et de manière non exhaustive, il peut s'agir d'un module mixte (acquisition /sortie) apte à délivrer en sortie au moins un signal pour un dispositif annexe. Dans le cadre de l'invention, le signal présent sur une entrée d'un module d'acquisition peut indifféremment être un signal électrique de type analogique ou numérique, ou encore être un signal physique (chaleur, force,..), la notion « d'acquisition » au sens de l'invention consistant d'une manière générale à acquérir la valeur instantanée de ce signal. Dans le présent texte, la notion de « canal de communication bidirectionnelle semi duplex» désigne tout canal de communication sur lequel des informations peuvent être échangés dans les deux sens et la transmission d'informations sur le canal de communication a lieu alternativement dans chaque sens. Dans le cadre de l'invention, le canal de communication bidirectionnel semi duplex pourra selon le cas être implémenté sous forme filaire ou être constitué par un canal de communication à distance sans fil (canal de communication hertzien ou équivalent). Selon une caractéristique additionnelle préférée du système de l'invention, les modules d'acquisition sont conçus pour émettre sur le canal de communication bidirectionnel, et les uns à la suite des autres, leur(s) donnée(s) d'acquisition selon un ordre d'émission prédéterminé, et sans être adressés par le module de commande. L'invention trouve préférentiellement (mais non exclusivement) son application dans le domaine médical, les modules d'acquisition du système de l'invention permettant l'acquisition de signaux biomédicaux. BREVE DESCRIPTION DES FIGURES D'autres caractéristiques et avantages de l'invention apparaîtront plus clairement à la lecture de la description détaillée ci-après d'un exemple préféré de réalisation de l'invention, laquelle description détaillée est donnée à titre d'exemple non limitatif et en référence aux figures annexées sur lesquelles : - la figure 1 représente un exemple d'architecture électronique générale d'un système d'acquisition modulaire de l'invention, - la figure 2 représente un exemple d'architecture électronique d'un module d'acquisition/sortie, - la figure 3 représente un exemple d'architecture électronique du module de commande (tête de réseau) du système de l'invention, la figure 4 représente un exemple de trames de données échangées en semi-duplex entre le module de commande (Tête de réseau) et les modules d'acquisition du système, - les figures 5 à 7 sont des organigrammes illustrant les principales étapes de fonctionnement du processeur du module de commande (tête de réseau), et - les figures 8 et 9 sont des organigrammes illustrant les principales étapes de fonctionnement du processeur d'un module d'acquisition DESCRIPTION DETAILLEE DE L'INVENTION Système d'acquisition - Architecture générale (Figure 1) On a représenté sur la figure 1 , un exemple préféré d'architecture électronique d'un système d'acquisition de l'invention comportant : - une pluralité de modules n°AAA, BBB XXX, - un module de commande 1 (désigné ci-après « tête de réseau ») connecté à tous les modules n0AAA,...,XXX, par un réseau de communication filaire qui est géré en sorte de former un canal de communication bidirectionnel 2 semi-duplex (« half duplex »), - un module de traitement 3. Dans l'exemple illustré sur la figure 1 , les modules n°AAA et n°BBB sont des modules qui permettent d'une manière générale d'acquérir en parallèle des signaux (Ea à Eg) présents à l'entrée des modules. Selon le type de module utilisé, le signal en entrée (Ea,...,Eg) peut indifféremment selon l'invention être un signal électrique de type analogique ou numérique délivré par un autre dispositif non représenté (par exemple capteur, appareil de mesure,...) ou être un signal représentatif d'une grandeur physique telle qu'une force (notamment lorsque le module d'acquisition intègre un transuducteur). Le module n°XXX constitue en revanche un module de sortie permettant de délivrer dans l'exemple illustré deux signaux Si. Un module peut également être mixte (Module d'acquisition/sortie) et permettre en parallèle l'acquisition d'un ou plusieurs signaux en entrée et délivrer en sortie un ou plusieurs signaux, tel que dans l'exemple particulier de module 4 de la figure 2. Module d'acguisition et/ou sortie-Architecture généralefFigure 2) En référence à la figure 2, un module 4, quel que soit son type (module d'acquisition, module de sortie, ou module mixte acquisition/sortie), comporte de préférence un sous-module 4a de conditionnement des signaux en entrée et/ou sortie et un sous-module 4b de traitement numérique. Le sous-module de traitement numérique 4b comporte plus particulièrement un processeur programmable (type microprocesseur avec de la mémoire locale ou microcontrôleur) cadencé par sa propre horloge (non représentée) et une interface réseau 41 permettant de connecter le processeur 40 du sous-module de traitement numérique 4b au réseau de communication bidirectionnel 2. En pratique, chaque module est équipé d'un connecteur permettant de facilement brancher ou déconnecter le module sur le réseau 2. Dans l'exemple illustré sur la figure 2, les deux sous-modules 4a et 4b communiquent via un bus parallèle d'entrées/sorties (ES) bidirectionnel. Lorsque le module 4 remplit une fonction d'acquisition, le sous-module de traitement numérique 4b comporte un convertisseur analogique/numérique 42 dont les entrées analogiques (signaux 43) sont connectées respectivement aux sorties analogiques (signaux 44) de la partie du sous-module 4a dédiée au conditionnement des signaux d'entrée, via le bus de communication local (E/S) précité ; les sorties numériques (signaux 45) du convertisseur analogique/numérique 42 sont connectées sur un ou plusieurs ports d'entrée du processeur 40. Lorsque le module 4 remplit une fonction de « sortie », le processeur 40 du sous-module de traitement numérique 4b communique localement avec la partie du sous-module 4a dédiée au conditionnement des signaux de sortie via le bus de communication local (E/S) précité. Plus particulièrement, pour la commande du sous-module de conditionnement, le processeur 40 délivre deux signaux de commande 45 et 46 qui transitent via le bus local E/S. Tête de réseau (1) - Architecture générale (Figure 3) En référence à l'exemple particulier de la figure 3, la tête de réseau 1 comporte essentiellement : - un processeur programmable (type microprocesseur avec de la mémoire ou microcontrôleur) qui est cadencé par une horloge 11 délivrant un signal d'horloge CLK ; de préférence, la fréquence du signal d'horloge CLK est programmable par le processeur 10 ; une interface de communication 12 série bidirectionnelle de type duplex intégral (« full duplex ») (signaux Tx et Rx) ; cette interface peut prendre toutes les formes connues de transmission série bidirectionnelle (interface type RS232, USB, « Bluetooth », « Wif », Ethernet,...) - une interface réseau 13 bidirectionnelle qui permet de faire communiquer la tête de réseau 1 avec le réseau de communication bidirectionnel 2. Plus particulièrement dans l'exemple illustré sur la figure 3, le processeur 10 reçoit sur un port d'entrée série les données série reçues en entrée par la tête de réseau 1 via l'interface de communication sériel 2 (signalTx1/Rx2), et délivre en sortie des données série à destination de l'interface réseau 13 (Signal Tx2). L'interface réseau 13 permet en outre de faire communiquer directement le réseau 2 avec l'interface de communication série 12 (signal Rx1) dans le sens : Réseau 2 vers interface 12. De la sorte, les données émises par les modules 4 sur le réseau 2 à destination de la tête de réseau 1 ne sont pas reçues et traitées par le processeur 10 de la tête réseau, mais sont directement transmise au module de traitement 3 via l'interface de communication bi directionnelle 12 de la tête de réseau 1. Cette caractéristique préférentielle (mais non limitative de l'invention) permet avantageusement d'accélérer la communication de données depuis les modules 4 vers le module de traitement 3, par rapport à une solution moins performante dans laquelle le processeur 10 servirait d'intermédiaire. Le processeur pilote en outre l'interface réseau 13 au moyen de deux signaux de commande Cjn et Cout pouvant prendre les états logiques suivants :
Figure imgf000011_0001
I.C. : Interface de Communcation - Proc. : Processeur Module de traitement (3) - Figure 1 Le module de traitement 3 assure d'une manière générale l'interface entre la structure matérielle (modules 4 et tête de réseau 1) et l'utilisateur. Ce module de traitement 3 est par exemple implémenté sous la forme d'un micro-ordinateur ou équivalent, et comporte classiquement et d'une manière générale au moins un processeur, de la mémoire, une interface utilisateur avec périphérique(s) d'entrée type clavier, souris, ... , et au moins un périphérique de sortie type écran de visualisation. En référence à la figure 1 , le module de traitement 3 comporte pour la communication avec la tête de réseau : - une mémoire tampon d'entrée 30 type FIFO, - une mémoire tampon de sortie 31 type FIFO, - une interface de communication série bidirectionnelle 32 (compatible avec l'interface 12 précitée de la tête de réseau 1), et reliée en entrée ( signal Rx) à la mémoire tampon d'entrée 30 et en sorte (signal Tx) à la mémoire tampon de sortie 31. En fonctionnement, le module de traitement 3 et la tête de réseau 1 communiquent entre elles de manière bidirectionnelle et asynchrone via leurs interfaces de communication série respectives 32 et 12. L'architecture logicielle du module de traitement 3 comporte essentiellement un module logiciel pilote (« driver ») 33 , et un module applicatif 34. Le module pilote 33 sert d'interface entre le module applicatif 34 et les mémoires tampon 30 et 31 , et est plus particulièrement conçu : - d'une part pour récupérer (lecture) les données stockées les unes à la suite des autres dans la mémoire tampon d'entrée 30, et pour mettre en forme (Figure 1/ programme 330) lesdites données pour le module applicatif 34, et - d'autre part pour mettre en forme (Figure 1/ programme 331) les données (données de commande ou de configuration de la structure matérielle : Tête de réseau 1 et modules 4) et pour charger (écriture) ces données mises en forme dans la mémoire tampon de sortie 31, dans leur ordre d'émission par le module applicatif 34. Le module applicatif 34 permet de traiter, et notamment de représenter graphiquement sur un écran pour l'utilisateur, chaque signal d'entrée Ea,
.... acquis par les modules. Il est également conçu pour envoyer des données de commande et/ou configuration à destination de tout ou partie des modules 4 et/ou de la tête de réseau 1. Dans l'exemple particulier de la figure 1 , la tête de réseau 1 (module de commande) et le module de traitement 3 consistent avantageusement en deux modules séparés distincts, communiquant à distance par une interface de communication série bidirectionnelle standard. Cette caractéristique technique avantageuse n'est toutefois pas indispensable.
Dans une autre variante de réalisation de l'invention, la tête de réseau pourrait communiquer avec le module de traitement via tout type connu d'interface de communication. De surcroît, dans une autre variante de réalisation de l'invention, le module de commande (tête de réseau) pourrait être intégré au module de traitement 3, par exemple sous la forme d'une carte insérable sur un bus de communication local du module de traitement. Dans l'exemple particulier de la figure 1 , les mémoires tampon d'entrée
30 et de sortie 31 sont intégrées au module de traitement 3. Ceci n'est pas limitatif de l'invention. Dans une autre variante, la mémoire tampon d'entrée 30 et /ou la mémoire tampon de sortie 31 pourrait être intégrée à la tête de réseau 1.
Fonctionnement du système- Généralités
Communication entre la tête de réseau 1 et le module de traitement 3 La communication, entre la tête de réseau 1 et le module de traitement 3, est réalisée de manière asynchrone via les mémoires tampon 30 et 31. En d'autres termes, le processeur 10 de la tête de réseau 1 lit et traite, de manière asynchrone par rapport au fonctionnement du module de traitement, les données qui sont stockées les unes à la suite des autres dans la mémoire tampon de sortie 31 par le sous-module pilote 33 du module de traitement 3. A l'inverse, le sous-module pilote 33 du module de traitement 3 lit et traite, de manière asynchrone par rapport au fonctionnement du processeur 10 de la tête de réseau 1 et au fonctionnement des processeurs des modules 4, les données stockées les unes à la suite des autres dans la mémoire tampon d'entrée 30. Communication entre la tête de réseau 1 et les modules 4 Généralités : En fonctionnement, le processeur 10 de la tête de réseau remplit les fonctions principales suivantes : - lecture, de manière asynchrone par rapport au fonctionnement du module de traitement 3, de chaque commande qui a été éventuellement stockée dans la mémoire tampon de sortie 31 par le module de traitement 3, - envoi synchronisé sur le réseau 2 de commandes d'acquisition selon des cycles de communication prédéfini de durée fixe, - gestion de la communication bidirectionnelle semi-duplex sur le réseau 2 au moyen des signaux Cjn et Cout- Tel que cela apparaîtra plus clairement dans l'exemple particulier de réalisation ci-après, la commande qui est générée par le processeur 10 sur le réseau 2 à chaque cycle de communication est par exemple soit une commande d'acquisition simple, soit une commande d'acquisition complexe qui correspond à une commande d'acquisition simple à laquelle est ajoutée une commande supplémentaire qui lui a été transmise par le module de traitement 3 via la mémoire tampon 31. Plus particulièrement, la synchronisation de l'envoi de chaque commande sur le réseau 2 par le processeur 10 est réalisée au moyen de l'horloge temps réel 11 , par exemple sur chaque front montant du signal horloge CLK. La durée d'un cycle de communication est ainsi fixée par la fréquence du signal horloge CLK. Egalement, le processeur 10 peut remplir d'autres fonctions supplémentaires, tel que par exemple et de manière avantageuse une fonction de configuration de l'horloge temps réel 11 (réglage de la fréquence du signal CLK). Au cours d'un cycle de communication :
- le processeur 10 envoie sur le réseau 2 une commande synchronisée par le signal d'horloge CLK, - ladite commande est lue sur le réseau 2 simultanément par l'ensemble des modules et est traitée localement par les modules, - Plus particulièrement, lorsque la commande est une commande d'acquisition (simple ou complexe) tous les modules 4 remplissant une fonction d'acquisition (par exemple les modules n°AAA, et n°BBBB de la figure 1) effectuent en parallèle et de manière synchrone une acquisition du ou des signaux sur leurs entrées, puis les modules d'acquisition émettent sur le réseau 2 leur(s) données acquises (après numérisation par le convertisseur analogique/numérique 42) les uns à la suite des autres, et selon un ordre d'émission prédéfini. Dans une variante simplifiée de module d'acquisition (dite à transmission « non différée»), la ou les données d'acquisition sont stockées temporairement dans une mémoire tampon locale du module d'acquisition, et la ou les données d'acquisition qui sont renvoyées par le module d'acquisition sur le canal de communication bidirectionnel semi duplex, correspondent à la ou aux données qui ont été acquises au cours du cycle de communication en cours, c'est-à-dire la ou les données d'acquisition qui résultent de l'opération d'acquisition courante déclenchée par la réception de la dernière commande d'acquisition. Au cycle suivant, les modules d'acquisition, sur réception d'une commande d'acquisition, déclenchent chacun en parallèle une nouvelle opération d'acquisition, et renvoient les données résultant de cette nouvelle opération d'acquisition. Dans une autre variante de réalisation de l'invention plus sophistiquée (dite à transmission « différée »), un module d'acquisition peut être conçu pour, sur réception d'une commande d'acquisition [cycle de communication (n)] : (i) d'une part déclencher une opération d'acquisition et stocker la ou les données d'acquisition qui en résultent dans une mémoire tampon locale (par exemple dans un registre de type FIFO) (ii) et d'autre part renvoyer la ou les données d'acquisition acquises et stockées en mémoire locale au cours d'un cycle précédent (cycle (n-1) ou (n-2) ou etc.).
Dans ce cas, la tâche (ii) précitée peut, indifféremment selon l'invention, être réalisée avant ou après la tâche (i). Dans la variante de réalisation la plus simple d'un module d'acquisition, la ou les données d'acquisition qui sont renvoyées par le module d'acquisition sur le canal de communication bidirectionnel semi duplex, résultent directement de l'échantillonnage (selon le cas avec ou non conversion analogique/numérique) du signal présent sur au moins une entrée du module d'acquisition. Dans une variante de réalisation plus sophistiquée, un module d'acquisition peut être conçu pour réaliser en local, sur chaque donnée échantillonnée sur une de ses entrées, une ou plusieurs étapes de traitement supplémentaires plus ou moins complexe (par exemple filtrage numérique ou analogique), et pour renvoyer les données résultant de la ou des étapes de traitement supplémentaires. Dans ce cas, la ou les données d'acquisition au sens de l'invention, qui sont renvoyées sur le canal de communication bidirectionnel semi duplex par le module d'acquisition correspondent aux données résultant de la ou des étapes de traitement supplémentaires. De préférence (mais non nécessairement) ce type de variante sophistiquée se combine avec la variante précitée de réalisation dite à transmission « différée ». Les données d'acquisition émises sur le réseau 2 les unes à la suite des autres par les modules 4 sont stockées directement dans la mémoire tampon d'entrée 30, en vue d'être lues et traitées de manière asynchrone par le module de traitement 3 Plus particulièrement, chaque module 4 ayant une fonction d'acquisition comporte en mémoire locale un paramètre identifiant son rang d'émission. Ce paramètre est plus particulièrement une information qui permet au module de déterminer le nombre de données qui doivent transiter sur le réseau 2 avant que le module en question ne commence à émettre sa ou ses données d'acquisition sur le réseau 2. Ainsi, chaque module 4 ayant une fonction d'acquisition compte les données qui transitent sur le réseau, et commence à émettre sa ou ses données d'acquisition lorsque le nombre requis de données ayant transité sur le réseau a été atteint. Le fonctionnement général du système d'acquisition qui vient d'être décrit, ainsi que d'autres caractéristiques de l'invention, vont à présent être détaillés en référence à un exemple de protocole de communication particulier, non limitatif de l'invention, et en référence aux organigrammes de fonctionnement particuliers des figures 5 à 9. Fonctionnement du système- Exemple particulier On a représenté sur la figure 4, un exemple particulier de flux de données circulant sur le réseau 2. Dans cet exemple particulier chaque donnée émise en série (bit à bit) sur le réseau 2 forme un octet. En outre, dans cet exemple particulier de la figure 4, le flux de données correspond à un système d'acquisition de l'invention comportant trois modules d'acquisition 4 connectés au réseau 2, et chaque module d'acquisition émet en série à chaque opération d'acquisition sur le réseau 2 une donnée d'acquisition codée sur un octet. Bien entendu, on pourra généraliser cet exemple à un nombre de modules d'acquisition différents. Dans le flux de données de l'exemple de la figure 4, les trames de données sont codées sur 7 octets successifs de la manière suivante : 1er octet : Séparateur de trame codé « FF »
2eme octet : donnée d'estampillage générée par le processeur 10 de la tête de réseau de manière incrémentale à chaque émission d'une commande (c'est-à-dire à chaque nouvelle trame) 3ème octet : Commande
4eme octet au 7eme octet : données d'acquisition renvoyées sur le réseau 2 par les trois modules d'acquisition, les uns à la suite des autres, et selon un ordre d'émission prédéfini. Dans l'exemple de la figure 4, dans les trois trames successives représentées, la commande (3ème octet) est identique (codée « 00 ») et correspond à une commande d'acquisition simple. Cette commande n'est suivie d'aucun paramètre. Dans la suite de l'exposé, on considérera que le processeur 10 peut également générer des commandes d'acquisition complexe, qui dans les organigrammes annexées sont codées « 01 », et qui sont suivies d'au moins un paramètre (arguments de la commande). Fonctionnement de la tête de réseau 1 Le fonctionnement de la tête de réseau 1 est basé sur trois routines exécutées par le processeur 10 : - une routine principale dont les étapes sont illustrées par l'organigramme de la figure 5, - une routine secondaire déclenchée sur interruption par l'horloge 11 , et dont les étapes sont illustrées par l'organigramme de la figure 6 - une routine déclenchée sur interruption générée par le module de traitement 3, et dont les étapes sont illustrées par l'organigramme de la figure 7. Ces différentes routines vont à présent être commentées. Par soucis de clarté, ces routines seront commentées dans l'ordre des figures 7 à 5. Routine de la figure 7 : réception des commandes envoyées par le module de traitement 3 Lorsque le sous module pilote 33 du module de traitement 3 écrit une donnée dans la mémoire tampon de sortie 31 , il génère également une interruption qui est reçue par le processeur 10 de la tête réseau 1 sur l'un de ses ports de communication. Sur détection de ce signal d'interruption (figure 11 Bloc 701), le processeur 10 récupère la donnée émise dans la mémoire tampon de sortie 31 et la stocke dans une mémoire tampon locale de la tête de réseau (figure 11 Bloc 702). Ensuite, il teste (test 703) si les données reçues forment une commande complète. Dans l'affirmative, le processeur 10 positionne un drapeau « CmdPC » à 1 (bloc 704). Ce drapeau est utilisé par les deux autres routines pour tester si une commande envoyée par le module de traitement 3 doit être envoyée sur le réseau 2. Routine secondaire de la figure 6 : Sur détection de chaque interruption générée au moyen du signal horloge CLK (figure 6/ Bloc 601), le processeur 10 commence (bloc 602) par émettre le séparateur de trame (1er octet de la trame de données) sur le réseau 2 et également à destination du module de traitement 3 (désigné « PC »dans les organigrammes). L'interruption générée par le signal horloge CLK est prioritaire par rapport à l'interruption générée par le module de traitement 3 (figure 7). Ensuite le processeur 10 émet la donnée d'estampillage (valeur courante de la variable CPTACQ) sur le réseau 2 et également à destination du module de traitement 3, puis incrémente pour le cycle suivant la variable d'estampillage CPTACQ (bloc 603). Si aucune commande émise par le module de traitement 3 n'est en attente (Test 604 et bloc 605), le processeur 10 émet sur le réseau 2 (et également vers le module de traitement 3) la commande d'acquisition simple codée « 00 ». A l'inverse, si une commande émise par le module de traitement 3 est en attente (Test 604 et bloc 606), le processeur 10 positionne à la valeur 1 un drapeau désigné « Synchro ». Ce drapeau est utilisé par la routine principale de la figure 5. Routine principale de la figure 5 : En tâche de fond, le processeur 10 attend qu'une commande émise par le module de traitement soit en attente de traitement (Figure 5 / test 501). Dès qu'une commande est en attente (drapeau CmdPC positionné à 1 par la routine précédemment décrite de la figure 7), le processeur 10 test en boucle la valeur du drapeau « Synchro » ( test 502). Dès que le processeur 10 détecte (test 502) un changement d'état à 1 du drapeau « Synchro » (voir routine précitée de la figure 6), il émet sur le réseau 2 (et également vers le module de traitement 3) la commande d'acquisition complexe codée « 01 » (bloc 503), puis successivement un ou plusieurs paramètres en fonction de la commande qui lui a été envoyée par le module de traitement 3 (bloc 504, test 505, bloc 506). Lorsque toutes les données de la commande (code « 01 » + paramètre(s)) ont été émises, le processeur vérife (test 507) si la commande lui est destinée. Dans l'affirmative (bloc 508), il exécute localement la commande. Il peut par exemple s'agir d'une commande d'initialisation, ou encore une commande de réglage de la fréquence du signal horloge CLK. Dans la négative, le processeur reboucle sur la tâche de fond précitée (attente d'une commande émise par le module de traitement 3) Fonctionnement de chaque module d'acquisition (4) Le fonctionnement de chaque module d'acquisition 4 est basé sur l'exécution par le processeur 40 du module de la routine dont les étapes sont illustrées sur les figures 8 et 9. Organigramme de la figure 8 : En tâche de fond, le processeur 40 du module d'acquisition scrute les données qui transitent sur le réseau 2 dans le but de détecter si une nouvelle donnée est en attente sur le réseau 2 ( Test 801). Dans l'affirmative, le processeur 40 vérifie (Test 802) si les données qui circulent sur le réseau 2 correspondent à un début de trame, c'est-à-dire si les deux premières données qui transitent sur le réseau 2 sont successivement le code de séparation de trame (FF) suivi de la donnée d'estampillage (donnée d'estampillage de la trame précédemment traitée incrémentée de 1). Dans l'affirmative, le processeur 40 initialise un compteur (« CP ») (bloc 803), et attend de recevoir sur le réseau 2 la prochaine donnée (test 804). Cette prochaine donnée est soit une commande d'acquisition simple (« 00 ») , soit une commande d'acquisition complexe (« 01 »). Si la donnée suivante reçue n'est pas une commande d'acquisition simple (test 805 ; bloc 806), le processeur positionne un drapeau (« Cmd ») à 1 , permettant de mémoriser temporairement que la donnée reçue est en l'espèce une commande d'acquisition complexe. Organigramme de la figure 9 : Après réception de la commande (acquisition simple ou complexe) sur le réseau, le processeur 40 déclenche une opération d'acquisition (bloc 901) du ou des signaux sur sa ou ses entrées. Dans le cas d'un module d'acquisition ayant l'architecture électronique particulière de la figure 1 , cette opération d'acquisition se traduit par un échantillonnage et une conversion numérique du ou des signaux d'entrée électriques analogiques au moyen du convertisseur analogique/numérique. Tous les modules recevant la commande d'acquisition (simple ou complexe), ils réalisent l'opération d'acquisition en même temps. L'émission sur le réseau 2 de la commande d'acquisition (simple ou complexe) étant en outre synchronisée par le signal horloge (CLK) de la tête de réseau, on réalise ainsi une acquisition simultanée et en temps réel de tous les signaux présents sur les entrées des différentes modules d'acquisition. Il convient toutefois de souligner que l'invention n'est pas limitée à la mise en œuvre de modules d'acquisition de signaux électriques analogiques (avec une conversion analogique /numérique intégrée au module). Il est notamment envisageable dans le cadre de l'invention que le module d'acquisition reçoive en entrée un signal numérique (par exemple un signal émit par un autre dispositif sur un port de communication auquel est connecté le module d'acquisition ; dans ce cas, le module d'acquisition n'intègre pas de convertisseur analogique/numérique, et l'opération d'acquisition consiste uniquement à mémoriser le ou les signaux numériques présents sur l'entrée du module d'acquisition. Egalement, le module d'acquisition pourrait recevoir en entrée un signal physique (force, chaleur, ....) et intégrer un transducteur électrique (Capteur) permettant de transformer ledit signal physique en entrée en un signal électrique analogique ; dans ce cas, le module d'acquisition intègre également un convertisseur analogique/numérique, de manière comparable au module d'acquisition de la figure 1. Après l'opération d'acquisition (bloc 901), le processeur 40 teste si la commande reçue est une commande d'acquisition complexe (test 902), et dans l'affirmative stocke les octets constitutifs de cette commande dans une mémoire tampon locale réservée à la mémorisation des commandes d'acquisition complexe (Bloc 903), et positionne (bloc 904) un drapeau (« Cmd reçue ») à 1 , indiquant que la commande complète a été reçue en locale par le module. Ensuite (Test 905, Test 906, Bloc 907, et Bloc 908) le processeur 40 du module scrute le réseau 2 en comptant (Bloc 908 / incrémentation du compteur « Cpt à chaque nouvelle données reçue) le nombre de données qui sont émises sur le réseau. Lorsque le nombre de données reçues (test 905) est égal au paramètre (« Données à attendre ») qui est mémorisé localement dans le module, et qui est spécifique et différent pour chaque module, le processeur 40 émet sur le réseau 2 sa donnée d'acquisition (Bloc 909). Le paramètre « Données à attendre » est ainsi utilisé pour configurer chaque module de manière distincte (le nombre de données à attendre sur le réseau 2 avant d'émettre étant différent pour chaque module) de telle sorte les modules émettent sur le réseau 2 leur donnée d'acquisition les un à la suite des autres selon un ordre prédéfini. Après émission de la donnée d'acquisition sur le réseau 2, le processeur 40 teste si la commande qui a été reçue est une commande d'acquisition complexe (Test 910), et dans l'affirmative exécute localement (bloc 911), en plus de l'opération d'acquisition précitée, l'opération supplémentaire codée par la commande reçue. Configuration du système La configuration du système consiste essentiellement à faire initialiser la tête de réseau 1 et les modules d'acquisition connectés au réseau 2 par le module de traitement 3, et également à faire paramétrer par l'utilisateur du système le module applicatif 34 du module de traitement 3, de telle sorte que chaque module (Physique) soit identifié de manière logicielle et que les signaux correspondant puissent être identifiés et visualisés sur un écran. Plus particulièrement, l'initialisation de la tête de réseau 1 consiste essentiellement à régler la fréquence du signal horloge CLK. De préférence, la valeur de la fréquence est un paramètre qui est entré par l'utilisateur au niveau du module de traitement 3 (par exemple saisie au moyen d'un clavier ou équivalent de la fréquence d'acquisition souhaitée), et le module de traitement 3 génère pour le processeur 10 de la tête de réseau une commande particulière avec comme paramètre la fréquence entrée par l'utilisateur. Cette commande est reçue et décodée par le processeur 30 de la tête de réseau, qui commande l'horloge 11 en sorte de régler la fréquence voulue qui conditionne la durée de chaque cycle de communication. Plus particulièrement, l'initialisation des modules d'acquisition consiste à faire envoyer, par le module de traitement 3, à chaque module d'acquisition, un paramètre codant son rang d'émission (c'est-à-dire dans le cas de l'exemple particulier de réalisation précédemment en référence aux figures 4 à 9, le nombre de données à attendre sur le réseau 2 avant d'émettre/ voir notamment figure 9 / test 905). Dans ce cas particulier de cette configuration des modules d'acquisition, il est nécessaire que chaque module d'acquisition soit identifié par un code d'identification qui lui est propre et qui est connu du module de traitement 3. Ce code d'identification est stocké dans une mémoire locale du module, accessible en lecture par le processeur 40 du module. En cas d'ajout d'un module d'acquisition sur le réseau, il suffit simplement de le configurer avec le paramètre codant son rang d'émission. En cas de suppression d'un module sur le réseau, il faut reconfigurer les modules d'acquisition qui étaient configurés pour émettre près ce module, en sorte de décaler leur rang d'émission. Application dans le domaine biomédical Le système de l'invention trouve avantageusement son application dans le domaine biomédical notamment pour l'acquisition en temps réel de signaux physiologiques ou bioélectriques. Par exemple, les modules à fonction d'acquisition peuvent être choisies parmi la liste suivante : - Module ECG permettant l'acquisition d'un signal électrocardiographique à partir d'électrodes cutanées usuelles ; - Module d'acquisition d'un signal de pouls et éventuellement de calcul en local de la saturation partielle en oxygène (SP02) ; ce module intègre par exemple un capteur infrarouge annulaire standard ; - Module d'acquisition de signaux de pression sanglante utilisant des capteurs usuels ; - Module de mesure de la pression et /ou du débit des voies respiratoires au moyen deux capteurs de pression différentielle ; - Module d'acquisition de la température corporelle utilisant un capteur de température usuel ; - Module d'acquisition multivoies analogiques permettant d'acquérir en parallèle sur (n) voies des signaux analogiques provenant de dispositifs annexes ; - Module d'échanges de donnée numériques avec des équipements biomédicaux (par exemple avec un pousse-seringue automatique) dotés par exemple d'une connexion série type RS2332 ou autre ; dans ce cas le module présente un architecture du type de la figure 2 ; Egalement, en plus des modules remplissant une fonction d'acquisition tel que les modules n°AAA, et n°BBB de la figure 1 ou le module représenté sur la figure 2, il est en envisageable de connecter sur le réseau 2 du système d'acquisition un ou plusieurs modules ayant uniquement une fonction de « sortie », tel que par exemple le module n°XXX de la figure 1. De tels modules peuvent par exemple servir à commander des actionneurs. Dans le cas de l'exemple particulier de réalisation précédemment décrit en référence aux figures 4 à 9, ces modules de sortie sont commandés par le module de traitement 3, via la tête de réseau 1 , au moyen des commandes d'acquisition complexes; dans ce cas l'organigramme de fonctionnement des processeurs de ces modules de sortie est simplifié, et correspond par exemple à l'organigramme de la figure 8 et à l'organigramme de la figure 9 sans les opérations des blocs 901 et 909. Avantages de l'invention Le système d'acquisition de l'invention est modulaire et facilement configurable (facilité et rapidité d'ajout ou de suppression de modules 4 d'acquisition et/ou de sortie). Il peut en outre combiner à la fois des modules ayant une fonction d'acquisition et des modules ayant une fonction de « sortie ». II permet une acquisition en temps réel et synchrone de plusieurs signaux en parallèle, et le cas échéant la représentation temps réelle de ces signaux sur un écran ou équivalent pour un utilisateur. L'acquisition de signaux est très rapide, car contrairement par exemple à la solution retenue dans la demande de brevet européen EP 0 354 251 de la société Hewlett-Packard GmbH, lors des opérations d'acquisition les modules ne sont pas adressés individuellement par la tête de réseau, mais émettent les un à la suite des autre leurs données d'acquisition selon un ordre prédéfini. La solution de l'invention n'est pas (à l'inverse de la solution retenue dans la demande de brevet européen EP 0 354 251) limitée à une communication de type filaire entre la tête de réseau et les modules d'acquisition et/ou sortie, ou encore entre la tête de réseau et le module de traitement. Pour adapter la solution filaire de l'exemple de réalisation décrit en référence aux figures annexées, il suffit d'équiper chaque module d'acquisition et/ou sortie ainsi que le module de la tête de réseau d'un émetteur/récepteur sans fil et de régler tous les émetteurs/récepteur sur le même canal de communication bidirectionnel (fréquence unique d'émission et de réception). Egalement la communication entre la tête de réseau 1 et le module de traitement 3 peut être une communication à distance sans fil. Avantageusement, les commandes d'acquisition simples étant émises directement par la tête de réseau 1, et la communication entre le module de traitement 3 et la tête de réseau étant asynchrone, la vitesse de communication entre la tête de réseau 1 et le module de traitement, de même que la vitesse de traitement des données par le module de traitement 3 n'ont pas d'incidence sur l'acquisition temps réelle des signaux. Dans le cadre de l'exemple particulier de réalisation qui a été décrit en référence aux figures, à chaque cycle de commutation, la tête de réseau 1 envoie sur le réseau 2 une commande d'acquisition (commande acquisition simple codée « 00 » ou commande d'acquisition complexe codée « 01 » dans l'exemple). Ce fonctionnement particulier n'est pas limitatif de l'invention. Dans une autre variante de réalisation entrant dans le cadre de l'invention, certains cycle de communication pourraient être utilisés pour envoyer vers les modules, et notamment vers les modules de sortie, des commandes variées, sans que les modules d'acquisition ne reçoivent de commande d'acquisition au cours de ces cycles de communications particuliers.

Claims

REVENDICATIONS
1. Système d'acquisition modulaire et temps réel comportant : - au moins deux modules d'acquisition (4), chaque module d'acquisition (4) comprenant des moyens d'acquisition d'au moins un signal présent sur une entrée du module, et - un module de commande (1) cadencé par une horloge (11), caractérisé en ce que le module de commande (1) communique avec l'ensemble des modules d'acquisition (4) via un canal de communication bidirectionnel semi duplex (« half duplex »), en ce que le module de commande (1) est conçu pour émettre, sur le canal de communication bidirectionnel, une commande d'acquisition qui est synchronisée par le signal horloge (11) du module de commande, et en ce que chaque module d'acquisition (4) est conçu pour, sur réception d'une commande d'acquisition, déclencher une opération d'acquisition et émettre sur le canal de communication bidirectionnel au moins une donnée d'acquisition.
2. Système selon la revendication 1 caractérisé en ce que les modules d'acquisition (4) sont conçus pour émettre sur le canal de communication bidirectionnel, et les uns à la suite des autres, leur(s) donnée(s) d'acquisition selon un ordre d'émission prédéterminé, et sans être adressés par le module de commande.
3. Système selon la revendication 2 caractérisé en ce qu'il comprend une mémoire tampon (30) dans laquelle sont stockées directement les données d'acquisition émises par les modules d'acquisition sur le canal de communication bidirectionnel, sans être traitées par le module de commande (1).
4. Système selon la revendication 3 caractérisé en ce que le module de commande (1) comporte ladite mémoire tampon (30).
5. Système selon l'une des revendications 1 à 4 caractérisé en ce qu'il comprend un module de traitement (3), et en ce que le module de commande (1) et le module de traitement (3) sont conçus pour communiquer de manière asynchrone.
6. Système selon les revendications 3 et 5 caractérisé en ce que le module de traitement (3) comporte ladite mémoire tampon (30).
7. Système selon la revendication 5 caractérisé en ce que le module de commande (1) et le module de traitement (3) sont constitués par deux modules séparés communiquant à distance.
8. Système selon l'une des revendications 1 à 7 caractérisé en ce qu'il comporte au moins un module de sortie (N°XXX) ou un module d'acquisition/sortie (4) permettant de générer au moins un signal de sortie (Si).
9. Système selon l'une des revendications 1 à 8 caractérisé en ce que chaque module (4) d'acquisition est identifié par un code stocké en mémoire locale du module.
10. Système selon l'une des revendications 1 à 9 caractérisé en ce qu'au moins un module d'acquisition comporte un convertisseur analogique/numérique (42).
11. Système selon l'une des revendications 1 à 10 caractérisé en ce les modules d'acquisition (4) permettent l'acquisition de signaux biomédicaux.
12. Système selon la revendication 11 caractérisé en ce que les modules d'acquisition sont choisis parmi la liste ci-après : - Module ECG permettant l'acquisition d'un signal électrocardiographique ; - Module d'acquisition d'un signal de pouls et éventuellement de calcul en local de la saturation partielle en oxygène (SP02) ; - Module d'acquisition d'au moins un signal de pression sanglante ; - Module de mesure de la pression et /ou du débit des voies respiratoires ; - Module d'acquisition de la température corporelle ; - Module d'acquisition multivoies analogiques permettant d'acquérir en parallèle sur (n) voies des signaux analogiques provenant de dispositifs annexes ; - Module d'échanges de donnée numériques avec des équipements biomédicaux.
13. Module d'acquisition comprenant des moyens d'acquisition d'au moins un signal présent sur une entrée du module, caractérisé en ce qu'il comprend des moyens de traitement et de communication (40 ; 41) qui sont aptes à recevoir et à émettre des données sur un canal de communication bidirectionnel semi duplex (« half duplex »), et qui sont conçus pour, sur réception d'une commande d'acquisition sur ledit canal de communication bidirectionnel semi duplex (« half duplex »), déclencher une opération d'acquisition et émettre sur ledit canal de communication bidirectionnel au moins une donnée d'acquisition.
14. Module selon la revendication 13 caractérisé en ce qu'il est conçu pour compter le nombre de données transitant sur le canal de communication bidirectionnel, et pour émettre sur ledit canal de communication après comptage d'un nombre prédéfini de données ayant transité sur le canal de communication.
15. Module selon la revendication 13 ou 14 caractérisé en ce qu'il est identifié par un code stocké en mémoire locale du module.
16. Module selon l'une des revendications 13 à 15 caractérisé en qu'il comporte un convertisseur analogique/numérique (42).
17. Module selon l'une des revendications 13 à 16 caractérisé en ce qu'il est choisi parmi la liste ci-après : - Module ECG permettant l'acquisition d'un signal électrocardiographique ; - Module d'acquisition d'un signal de pouls et éventuellement de calcul en local de la saturation partielle en oxygène (SP02) ; - Module d'acquisition d'au moins un signal de pression sanglante ; - Module de mesure de la pression et /ou du débit des voies respiratoires ; - Module d'acquisition de la température corporelle ; - Module d'acquisition multivoies analogiques permettant d'acquérir en parallèle sur (n) voies des signaux analogiques provenant de dispositifs annexes ; - Module d'échanges de donnée numériques avec des équipements biomédicaux.
18. Module (1) pour la commande d'un ensemble de modules (4) permettant l'acquisition d'au moins un signal, ledit module de commande (1) comportant une horloge (11) et étant conçu pour échanger des données avec les modules d'acquisition (4) via un canal de communication bidirectionnel semi duplex (« half duplex »), et pour émettre, sur le canal de communication bidirectionnel, une commande d'acquisition qui est synchronisée par le signal horloge (11).
PCT/FR2004/003317 2003-12-22 2004-12-21 Systeme d’acquisition modulaire et temps reel de signaux, et notamment de signaux biomedicaux WO2005065532A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP04816450A EP1701655A1 (fr) 2003-12-22 2004-12-21 SYSTEME D’ACQUISITION MODULAIRE ET TEMPS REEL DE SIGNAUX, ET NOTAMMENT DE SIGNAUX BIOMEDICAUX

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0315130 2003-12-22
FR0315130A FR2864388B1 (fr) 2003-12-22 2003-12-22 Systeme d'acquisition modulaire et temps reel de signaux, et notamment de signaux biomedicaux

Publications (1)

Publication Number Publication Date
WO2005065532A1 true WO2005065532A1 (fr) 2005-07-21

Family

ID=34630428

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2004/003317 WO2005065532A1 (fr) 2003-12-22 2004-12-21 Systeme d’acquisition modulaire et temps reel de signaux, et notamment de signaux biomedicaux

Country Status (3)

Country Link
EP (1) EP1701655A1 (fr)
FR (1) FR2864388B1 (fr)
WO (1) WO2005065532A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105080166A (zh) * 2015-09-10 2015-11-25 中国特种设备检测研究院 舞台机械设备的同步性检测系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3006879B1 (fr) 2013-06-14 2015-07-03 Chru Lille Dispositif et procede d'evaluation des besoins en composes analgesiques et/ou hypnotiques d'un patient place sous anesthesie ou sedation et dispositif de delivrance associe
FR3143967A1 (fr) 2022-12-21 2024-06-28 Universite De Lille Procédé et dispositif amélioré d’évaluation des besoins en composé médicamenteux d’un patient, et dispositif de délivrance associé

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354251A1 (fr) 1988-08-06 1990-02-14 Hewlett-Packard GmbH Procédé et dispositif destinés à l'échange d'information entre un processeur central et des processeurs périphériques
EP0922434A1 (fr) * 1997-12-14 1999-06-16 Pylon Inc. Système et méthode de surveillance de l'activité
WO2002035997A1 (fr) 2000-10-31 2002-05-10 Commonwealth Scientific And Industrial Research Organisation Systeme de surveillance
US6416471B1 (en) * 1999-04-15 2002-07-09 Nexan Limited Portable remote patient telemonitoring system
US20030065370A1 (en) * 2000-01-21 2003-04-03 Lebel Ronald J. Ambulatory medical apparatus with hand held communication device
US6577893B1 (en) * 1993-09-04 2003-06-10 Motorola, Inc. Wireless medical diagnosis and monitoring equipment
US6659947B1 (en) * 2000-07-13 2003-12-09 Ge Medical Systems Information Technologies, Inc. Wireless LAN architecture for integrated time-critical and non-time-critical services within medical facilities

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662048B2 (en) * 2001-03-30 2003-12-09 Cardiac Pacemakers, Inc. Implantable medical device with temperature measuring and storing capability

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354251A1 (fr) 1988-08-06 1990-02-14 Hewlett-Packard GmbH Procédé et dispositif destinés à l'échange d'information entre un processeur central et des processeurs périphériques
US6577893B1 (en) * 1993-09-04 2003-06-10 Motorola, Inc. Wireless medical diagnosis and monitoring equipment
EP0922434A1 (fr) * 1997-12-14 1999-06-16 Pylon Inc. Système et méthode de surveillance de l'activité
US6416471B1 (en) * 1999-04-15 2002-07-09 Nexan Limited Portable remote patient telemonitoring system
US20030065370A1 (en) * 2000-01-21 2003-04-03 Lebel Ronald J. Ambulatory medical apparatus with hand held communication device
US6659947B1 (en) * 2000-07-13 2003-12-09 Ge Medical Systems Information Technologies, Inc. Wireless LAN architecture for integrated time-critical and non-time-critical services within medical facilities
WO2002035997A1 (fr) 2000-10-31 2002-05-10 Commonwealth Scientific And Industrial Research Organisation Systeme de surveillance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1701655A1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105080166A (zh) * 2015-09-10 2015-11-25 中国特种设备检测研究院 舞台机械设备的同步性检测系统

Also Published As

Publication number Publication date
FR2864388B1 (fr) 2006-03-17
FR2864388A1 (fr) 2005-06-24
EP1701655A1 (fr) 2006-09-20

Similar Documents

Publication Publication Date Title
EP2312452B1 (fr) Protocole de communication sur bus unifilaire
KR20120120420A (ko) 데이터버스를 구비한 2-부품 ｅｅｇ 모니터와, 부품들 간의 통신 방법
FR2913588A1 (fr) Systeme de televigilance ambulatoire comportant un dispositif de debruitage du pouls, d'actimetrie et de dectection de chute
CN110312465A (zh) 用于医疗设备的增强型无线通信
EP0812080A1 (fr) Dispositif autonome, notamment dispositif médical implantable actif, et son programmateur externe à transmission synchrone
TW201740879A (zh) 壓縮感測稀疏取樣光體積變化描述（ｐｐｇ）量測技術
WO2013126532A1 (fr) Système et procédé d'imagerie intra-buccale sans fil
EP2965458B1 (fr) Circuit de generation d'une dispersion d'échantiollonage de données de transmission serielle
WO2010112815A1 (fr) Appareil médical
CN106713065A (zh) 一种手持式fc总线测试仪
FR2812437A1 (fr) Procede et dispositif de communication entre un equipement exterieur a un vehicule automobile et des calculateurs embarques
EP1701655A1 (fr) SYSTEME D’ACQUISITION MODULAIRE ET TEMPS REEL DE SIGNAUX, ET NOTAMMENT DE SIGNAUX BIOMEDICAUX
CN107844438A (zh) 用于地震仪主控站cpu与外设数据传输的桥接器及方法
FR2964223A1 (fr) Procede de configuration d'un dispositif de detection a capteur, programme d'ordinateur et dispositif adaptatif correspondants
KR20230116915A (ko) 라인 진단을 위한 시스템 및 기술
CN104887213A (zh) 一种与手机建立连接的低功耗心率检测装置和方法
CN105748099A (zh) 基于Android的智能电子听诊系统
Kesavan et al. IOT enabled comprehensive, plug and play gateway framework for smart health
EP2649936A1 (fr) Procédé de synchronisation de données et système de transmission de données mettant en oeuvre un tel procédé
CN110266961A (zh) 图像生成方法、系统及图像生成设备
CN104536923A (zh) 一种多通道的干扰信号采集与处理验证系统
CN220439252U (zh) 一种斜视智能分析终端
CN108462679A (zh) 数据传输方法及装置
EP1499154B1 (fr) Procédé de communication radiofréquence bidirectionnel entre plusieurs modules d'un système
CN214895656U (zh) 一种显示芯片测试设备

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

REEP Request for entry into the european phase

Ref document number: 2004816450

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004816450

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004816450

Country of ref document: EP