WO2005006702A1

WO2005006702A1 - 双方向通信制御装置，端末装置及び双方向通信制御方法

Info

Publication number: WO2005006702A1
Application number: PCT/JP2004/010175
Authority: WO
Inventors: Toshihiko Fukuoka; Machiya Kumazawa; Tatsuji Ishii
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2003-07-11
Filing date: 2004-07-09
Publication date: 2005-01-20
Also published as: CN1817018A; EP1646197A1; CN100539576C; JP3981390B2; US20060120400A1; KR20060052778A; KR101051853B1; US7580358B2; JPWO2005006702A1

Abstract

　通信システムの端末装置１には、ＭＡＣ部３（双方向通信装置）と、ＰＨＹ部４と、チューナ５と、バックエンド部７とが設けられている。ＭＡＣ部３は、ＣＰＵ１５の処理の一部を代替する機能を有するダウンストリームデータ処理ブロック１１と、ＣＰＵ１５の処理の一部を代替する機能を有するアップストリームデータ処理ブロック１２と、バスデータ調停処理ブロック１３と、ＣＰＵバス１４と、ＣＰＵ１５と、記憶装置１６とを備えている。ダウンストリームデータ処理ブロック１１とアップストリームデータ処理ブロック１２とは、ＣＰＵバス１４をバイパスして、直接にデータの送受信を行なうように構成されている。

Description

双方向通信制御装置，端末装置及び双方向通信制御方法技術分野

本発明は、セン夕一装置と端末装置との間で行われるデジタル双方向通信に用いられる双方向通信制御装置，それを備えた端末装置及び双方向制御方法に関する。背景技術

一般に、双方向 CAT Vに代表されるデジタル双方向通信システムは、セン夕 —装置に対して複数の端末装置が接続された双方通信網によって構成されている。この個々の端末装置において、セン夕一装置側から端末装置側への下り方向通信及び端末装置側からセンター装置側への上り方向通信の双方向制御は、 MA C (Media Access Control) 機能と呼ばれ、通常は、通信デ一夕中にサブレイヤ —として埋め込まれた MAC特有の構造を持つプロトコルの解読によって、処理機能が実現される。

MAC構造の一例として、 MCNS (Multimedia Cable Network Systems par tners ) という米国のケ一ブル TVォペレ一夕ゃケ一ブル TVセットのサプライヤーからなる団体によって提唱され、現在ではデファクトスタンダードとなっている DOC S I S (Data Over Cable Service Interface Specifications) 方式が存在する。その方式の詳細は、非特許文献 1 (仕様書「Data- Over-Cable Serv ice Interface Specif icationsj ( 「Radio Frequency Interface Specif icatio n SP-RFIvl.l-I07-010829j ) ： Cable Labs社 (Cable Television Laboratories Inc.発行）に開示されている。

下り方向通信においては、通常、主として映像デ一夕が送信される。そこで、下り方向通信の通信デ一夕は MP E G構造を有しているが、そのサブレイヤ一として MAC構造が定義されている。下り方向通信は、比較的広い帯域に通信チヤネル周波数が割り当てられているため、通信制御自体は比較的単純である。しかし、映像データが送信されるために、下り方向通信においては、膨大なデ一夕量を取り扱う必要があり、決められた手順に従って、リアルタイムに、誤りなく処理することが要求される。

一方、上り方向（アップストリーム）通信においては、通常、主として制御デ —夕が送信される。この制御データには、端末装置側からの命令要求や、端末装置各々の状態を知らせるためのステート表示デ一夕が含まれる。上り方向通信によって送信される制御デ一夕を受けて、セン夕一装置は、各端末装置の要求命令に応えたり、端末装置を正しく制御するための各種情報を下り方向通信による制御デ一夕として送信したりする。上り方向通信は、狭い帯域に多数の通信チヤネル周波数が割り当てられるため、複数の端末装置間で衝突が生じたり、必要な通信チャネル周波数が得られない場合が生じうる。そこで、上り方向通信の際には、一般に複雑な制御が必要であり、その制御機能は双方向通信における通信性能に大きな影響を与える。

D O C S I S方式による MA C構造は、イーサ一ネヅトによる I P通信との親和性を高めるため、基本的にイーサ一ネット通信と同様のデ一夕構造を有しているが、 D O C S I S方式特有の領域としての各種ヘッダフィールドが設けられている。その中でも、「拡張ヘッダ」と呼ばれる可変長領域のフィールドによつて、暗号その他の付加機能が定義されることが特徴である。

M A C機能の実現には、上記 Cable Labsが提供している仕様書に示されているように、複雑な多層構造を有するデータ構造を解析した後に、各種処理を適切なタイミングで行なうことが必要となる。多数の処理を、膨大な数にのぼる組み合わせについて実現すること、そして、その組み合わせ動作の正しさを検証することは、非常に難度が高く、処理量が非常に多くなる。

次に、双方向通信における各処理の内容に着目すると、 MA C機能を構成する個々の処理は、基本的に、制御系の演算処理、データのフィル夕リング（振り分け）、同期処理、並び替え、フォーマット化等々の個々の処理及びその組合せである。しかしながら、双方向通信に用いられる装置には、 MAC機能の基本処理に加えて、通信システムとして不可欠なデ一夕セキュリティ機能が含まれており、 D OCS I S方式に関しては、その詳細仕様が上記非特許文献 1に開示されている。

MAC機能のセキュリティ機能は、 Baseline Privacyといい、 BPKM (Base line Privacy Key Management ) と呼ばれるプロトコルを使用する。 BP KMでは、安全な鍵交換を行うため、暗号鍵自体を暗号化してやり取りする機能や、暗号鍵交換のメッセージが正しい相手から送信されたことや、改ざんされていないことを確認するためのメッセージ認証機能を備えている。 BPKMでは、マス夕 —キーとなる Authorization Key と、実際にデータの暗号化及び復号化に使用する DES暗号キ一（Traffic Encryption Key, TEKと呼ぶ）という 2段階の鍵を使用して鍵の配布を行なう。

端末装置は、 R S A公開鍵方式で暗号化された Authorization Key を受け取り、 RSA公開鍵を用いて、この Authorization Key を復号する。次に、取得した Authorization Key から T E Kの復号化や認証を行なういくつかの処理を経て ΤΕΚデータを取得し、最終的にこの ΤΕΚデ一夕を用いて、実際の通信データの復号化を行なう。ここで、 Authorization Key の復号化を行なう R S A暗号の復号処理や、 TEKデ一夕の復号化を DE S暗号の復号化についても、 64ビット単位のデ一夕を複数用いた数値演算が並列にかつ繰り返し必要となることから、個々の処理も相当に負荷の大きい処理といえる。デジタル双方向通信における双方向制御を行なう MAC機能を実現するためにはこのような処理を組み合わせて処理することが必要とされている。解決課題

しかしながら、 MAC機能を実現するための従来の双方向通信制御装置には、以下のような不具合があった。

一般に、 MAC機能は、汎用プロセッサ（CPU) を用いて実現される。これは、 CPUには複雑な処理に対して柔軟に対応できる利点があり、システムの信頼性を確立するための検証や機能修正も比較的容易に実現できるからである。つまり、 CPUを用いて、 MAC機能の複雑さや検証結果のフィードバヅクを比較的容易に行なえるソフトウエアによる機能の実現が図られていた。

ところが、 MAC機能の膨大な処理を実現するためには、高性能な CPUを用いなければならない。また、 MAC機能のために単に CPUを占有するにとどまらず、単一の CPUでは、 MAC機能をすベて実現することはきわめて困難になつている。このため、 MAC機能をすベて実現する装置を構成するためには、装置のハ一ドゥエァ部分の規模が格段に大きくなり、非現実的なほどコストの高い装置となってしまう。また、高性能 CPUを用いるために、回路の動作周波数が高くなり、消費電力が大きくなり、放熱対策が必要となる等、システム全体のコストパフォーマンスが低いという問題もあった。

本発明の課題は、デジタル双方向通信制御において、 CPU処理の負荷軽減を図り、システム全体の回路規模の適正化を実現することにある。発明の開示

本発明の目的は、 CPU処理の負荷軽減を図るアーキテクチャを提供することにより、より安価な CPUを用いることを可能とし、システム全体の回路規模削減を行なうことを可能とすること、または、 CPU性能を維持することで、あらたな処理を追加することで、より高機能処理を行うことを可能とし、システム全体としてのコストパフォーマンスを増加させる装置を提供することにある。本発明の双方向通信制御装置は、 CPU，記憶装置， CPUバス等に加え、セン夕ー装置から端末装置に送信されるダウンストリームデ一夕のデータ処理を行なうダウンストリームデ一夕処理プロヅクと、端末装置からセンタ一装置に送信されるアップストリームデ一夕を生成するためのデ一夕の処理を行なうアップストリームデータ処理プロックとを備えており、ダウンストリームデ一夕処理プロヅクとァヅブストリームデータ処理ブロックとが、相互にデ一夕の送受信を直接行なうように構成されている。

これにより、 C P Uのみで行なっていた処理を、 C P Uバスや C P Uをバイパスしてダウンストリームデータ処理ブロックとアップストリームデータ処理ブロヅクとによって行なうことが可能になり、 C P Uバスの混雑度を低減することもできる。よって、現実的なコストで収まる汎用 C P Uを用いても、データの処理効率の向上を図ることができる。また、 C P U性能を維持した場合には、あらたな処理を追加することで、より高機能処理を行うことが可能となり、システム全体としてのコストパフォーマンスが向上する。

バスデータ調停処理をバイパスして、 C P Uバス，アップストリームデ一夕処理ブロック及びダウンストリームデ一夕処理プロックに接続され、レジス夕を有するデータプロセッサを別途設けたり、バスデータ調停処理をバイパスして C P Uバス（又は第 1の記憶装置），アップストリームデータ処理ブロック及びダウンストリームデータ処理プロヅクに接続される第 2の記憶装置を別途設けることにより、さらに C P Uバスの混雑度を低減することができる。

また、アップストリームデ一夕処理プロック，ダウンストリームデータ処理ブ口ック及び第 2の記憶装置に接続され、デ一夕を一時的に記憶する機能を有する第 3の記憶装置や、ァヅプストリームデータ処理ブロック，ダウンストリームデ —夕処理ブロック，第 2の記憶装置，第 3の記憶装置及びデータプロセッサに接続され、第 2の記憶装置及び第 3の記憶装置に対するデータの出し入れを制御する制御用ブロックなどをさらに設けることにより、極めて迅速な処理が可能になる。

特に、アップストリームデータ処理プロヅクにおいて、ダウンストリームデー夕処理プロックと直接送受信を行ないながら、連結フレームヘッダの付加ゃフレ —ムデ一夕自体の連結処理を行なったり、あるいは、分割フレームヘッダ付加やフレームデータ自体の分割処理を行なう回路を設けることにより、 C P Uをバイパスして、ダウンストリ一ムデ一夕中に含まれる処理内容やダウンストリーム処理自体のステータスを参照することで、センタ一装置からの要求を的確かつ迅速に知る事ができ、アップストリーム処理へのフィードバックも早くなるため、高速な処理を行なうことが可能になる。

特に、ダウンストリームデ一夕処理ブロックにおいて、アップストリームデ一夕処理ブロックと直接送受信を行ないながら、構文解析，ヘッダ解析，デ一タフォーマット変換などの基本処理を行なうことにより、 CPUをバイパスして、ァップストリ一ムデ一夕中に含まれる処理内容やアップストリーム処理自体のステ一タスを参照しながら的確な処理を迅速に行なうことが可能になる。

また、チューナ，ダウンストリーム PHYブロック，アップストリーム PHY ブロック，ノヅクェンド部などをさらに設けることができる。

本発明の双方向通信制御方法は、ダウンストリームデータ処理とアップストリ一ムデ一夕処理とを、各デ一夕の内容を相互に送受信しながら行なう処理を含んでいる。

この方法により、 CPUバスを介さずにダウンストリームデ一夕処理とアップストリームデータ処理とを行なうことが可能になるので、 CPUバスの混雑度を低減することができる。

本発明によれば、 CPU処理の負荷軽減を図るのみでなく、 CPUバスの混雑度を著しく軽減することができるので、 MAC部とも呼ばれる双方向通信制御装置の転送レートを著しく高めることが可能になる。また、高性能 CPUを用いる必要がなくなるため、双方向通信システム全体の回路規模削減ができるだけでなく、回路の動作周波数の低減や、低消費電力化が実現でき、放熱対策も不要となる。

一方、 CPU性能が維持あるいは、さらに高性能化された場合にも、本発明により、 CPUに依存することなく転送レートを高めることが出来る等の効果があるため、 CPUの機能の一部を他の処理用途に用いることができ、双方向通信制御装置への付加機能の追加やその周辺機能の取り込みが可能となり、さらなる高性能化への相乗効果が期待できる。図面の簡単な説明

図 1は、第 1の実施形態に係るデジタル双方向通信に用いられる通信システムの構成を示すプロック回路図である。

図 2は、第 1の実施形態のダウンストリームデータ処理ブロック内に配置される各機能プロックの例を示すプロック回路図である。

図 3は、第 1の実施形態におけるダウンストリームデータ処理の手順を示すフローチヤ—トである。図 4は、第 1の実施形態のアップストリームデータ処理プロック内に配置される各機能プロヅクの例を示すプロック回路図である。

図 5は、第 1の実施形態におけるアップストリームデ一夕処理の手順を示すフローチヤ—トである。

図 6は、第 2の実施形態に係るデジタル双方向通信装置である MA C部の構成を示すプロック回路図である。

図 7は、第 3の実施形態に係るデジタル双方向通信装置である M A C部の構成を示すブロック回路図である。

図 8は、第 4の実施形態に係るデジタル双方向通信装置である MA C部の構成を示すプロック回路図である。

図 9は、第 5の実施形態に係るデジタル双方向通信装置である MA C部の構成を示すプロック回路図である。

図 1 0は、第 6の実施形態に係るデジタル双方向通信装置である MA C部の構成を示すブロック回路図である。

図 1 1は、第 7の実施形態に係るデジタル双方向通信装置である MA C部の構成を示すプロック回路図である。

図 1 2 ( a ) ，（b ) は、第 1の実施形態における連結フレーム処理を行なう前の通常フレームの構造、及び連結フレーム処理を行なった後の連結フレームの構造を示す図である。

図 1 3 ( a ) , ( b ) は、第 1の実施形態における分割フレーム処理を行なう前の通常フレームの構造、及び分割フレーム処理を行なった後の分割フレームの構造を示す図である。

図 1 4は、本実施形態の図 3に示すフローチャートにおいて、 C P Uによるバス調停が必要な処理ステヅプをシャドウイングによって示すフローチヤ一トである。図 15は、従来の双方向通信制御装置の図 3に示すフローチャート相当の制御において、 CPUによるバス調停が必要な処理ステップをシャドウイングによつて示すフローチヤ一トである。最良の実施形態

第 1の実施形態

一全体構成一

図 1は、第 1の実施形態に係るデジタル双方向通信に用いられる通信システムの構成を示すブロック回路図である。同図に示すように、通信システムは、セン夕一装置 2との間でデジタル双方向通信を行なう端末装置 1を備えている。端末装置 1には、 MAC (Media Access Control) 機能を有する MAC部 3 (デジ夕ル双方向通信装置）と、端末装置 1からセンター装置 2へと送信される映像，音声，制御デ一夕などのアップストリームデ一夕に誤り訂正符号の符号化処理を施した後、変調することによって RF信号を送信する PHY部 4と、セン夕一装置 2から送信される映像，音声，伝送制御データなどを含む RF信号を受信して、 I F信号に変換するチューナ 5と、画像処理プロック 7 aや各種ィン夕一フエ一ス部 7 bを備えたバヅクエンド部 7とが設けられている。 PHY部 4は、ダウンストリーム P H Yブロック 4 aとアップストリーム P H Yブロック 4 bとを有している。 MAC部 3は、 PHY部 4において復調されるダウンストリームデ一夕や変調されるアップストリームデータを適宜処理して、各種画像デ一夕や音声デ一夕を作成したり、画像データや、音声デ一夕、あるいはセン夕一装置 2からの通信制御データを転送したり、あるいは、双方向通信の制御を行なう。なお、 M AC部 3, PHY部 4及びチューナ部 5は、バックエンド部 7に対して、フロントエンド部 6として機能する。

MAC部 3は、 CPU 15の処理の一部を代替する機能を有するダウンストリ —ムデ一夕処理ブロック 1 1と、 CPU 15の処理の一部を代替する機能を有するァヅプストリームデータ処理ブロック 12と、バスデータ調停処理ブロヅク 1 3と、 CPUバス 14と、 CPU 15と、記憶装置 16とを備えている。ダウンストリームデ一夕処理ブロック 1 1及びアップストリームデ一夕処理ブロック 1 2の具体的な処理及び機能については、後に詳しく説明する。

バスデータ調停処理ブロック 1 3は、 C P Uバス 1 4に送り込まれる各種デ一夕のバス使用優先度などを定める処理を行なう。ダウンストリ一ムデ一夕処理ブロック 1 1で処理されたデ一夕や、ァヅブストリームデ一夕処理プロヅク 1 2に送信するために C P U 1 5で処理されたデ一夕や、記憶装置 1 6に保存されたデ一夕は、すべて C P Uバス 1 4を介して送受信されるので、バスデータ調停処理ブロック 1 3では、これらのデ一夕が効率よく送受信できるように適切な調停を行なうのである。

記憶装置 1 6では、基本的に、大容量データであるダウンストリームデータ処理されたデ一夕を保存する。その他、 C P U 1 5によるソフトウヱァ処理を行なうための一時的にデ一夕を保持するデ一夕レジス夕として使用したり、暗号化あるいは復号化処理時に鍵データの確認のために、予め参照データとして、鍵デ一夕のテーブルを保持したり、 P H Sの伸張処理あるいは圧縮処理時における、バィト処理数の最大値設定である P H Sインデックステーブルを保持する機能も有する。

C P U 5の処理は、多岐にわたるが、典型的な処理としては、次のようなものがある。

ひとつのセンタ一装置 2に対して、複数の端末装置 1が接続されていることから、セン夕一装置が、各端末装置を正しいタイミングで制御できるように、各端末装置間の同期処理に相当するレンジング（Ranging) と呼ばれるデ一夕通信制御の初期設定を行なう。この最も基本的な処理の他に、後述するアップストリームデ一夕処理及びダウンス卜リームデータ処理において、アップストリームデー夕処理ブロック 1 1中の各機能ブロックや、ダウンストリームデータ処理プロヅク 1 2中の各機能プロックの動作制御を行なう。

ここで、本実施形態の双方向通信制御装置である M A C部 3は、図 1に示すように、各々 C P U 1 5の処理の一部を代替する機能を有するダウンストリームデ一夕処理プロヅク 1 1とァヅプストリームデ一夕処理ブロヅク 1 2とを備えていること、ダウンストリームデータ処理ブロヅク 1 1とアップストリームデ一夕処理ブロヅク 12とが CPUバス 14をバイパスして、直接にデータの送受信を行なうように構成されていることが本実施形態に係る双方向通信制御装置の特徴である。

一ダウンストリームデータ処理一

図 2は、ダウンストリームデータ処理ブロック 1 1内に配置される各機能プロヅク（回路）の例を示すブロック回路図である。同図に示すように、ダウンストリ一ムデ一夕処理ブロック 11は、ダウンストリームデ一夕基本処理機能ブロヅク 21と、 HC S検証処理機能プロヅク 22と、イーサ一ネットアドレスフィル夕処理機能ブロック 23と、 BP I復号化処理機能ブロック 24と、 CRC検証処理機能プロヅク 25と、 PH Sデコ一ド処理機能プロヅク 26とを有している。

ダウンストリームデータ基本処理機能ブロック 2 1は、通信デ一夕の構文解析，ヘッダ解析及びフォーマット変換を行なう。具体例を述べると、映像データにおける MP EG構造と、 MP EG構造に埋め込まれているネヅトワーク処理用のサブレイヤ一である MAC構造の構造解析処理が行なわれる。まず、 MPEG 構造データ中のヘッダ部分が解析され、 MAC構造データを抜き出すための情報が抽出された後、実際に、 MAC構造データが抜き出される。次に、 MAC構造データ中のヘッダ部分が解析され、通常のヘッダのみでなく拡張ヘッダと呼ばれる拡張されたフィールドが存在する場合は、その拡張ヘッダを解析する。この拡張ヘッダ中に、暗号化の有無、その他、暗号化及び復号化のための暗号処理に必要となる情報や、 Payload Header Suppression (P H S) と呼ばれる、各フレームのへッダを圧縮して送信するための処理に必要となる情報が存在する。

なお、ダウストリームデ一夕基本処理機能ブロック 21による解析の結果、拡張ヘッダが存在しない場合、ダウンストリームデータが暗号化はされておらず、かつ PH Sによる圧縮は行なわれていないと判断され、ダウンストリームデータから抜き出された MAC構造を持つ、デ一夕がそのまま出力される。一方、拡張ヘッダが存在する場合、暗号化の有無が存在するフィ一ルド及び PH S処理に関する情報が存在するフィ一ルドが解析され、暗号化あるいは P H S処理がなしであることが確認された場合は、拡張ヘッダが存在しない場合と同様な処理を行なわれる。暗号化あるいは PHS処理がされていることが確認された場合には、後述する B P I復号化処理や PH Sデコード処理が行われる。

また、ダウストリームデ一夕基本処理機能ブロック 21は、双方向通信を行なうために非常に重要となる送受信タイミングを図るために、デ一夕に関するタイムスタンプ処理を行ないながら、アップストリームデータ処理プロック 12と相互に処理をも行なう。

HCS検証処理機能プロック 22は、拡張ヘッダに対して付加される拡張へヅダ用の CRC誤り検出符号である HC S (Header Check Sequence) の検証を行なう。

イーサ一ネヅトァドレスフィル夕処理機能ブロック 23は、 MAC構造のデ一夕からイーサ一ネット構造のデ一夕を抽出し、各種イーサ一ネットアドレスの分類を行なう。

BP I復号化処理機能ブロック 26は、暗号の復号化を行なう。暗号の復号を行なうためには、たとえば、 TEK (Traffic Encryption Key) と呼ばれる暗号処理に必要となる鍵デ一夕を復元する必要があり、正しい TE Kを得るために、 S I D (Service ID) 及び Key Sequence Number を拡張ヘッダから抽出して、これら 2つのデ一夕を手がかりとして、 TEKの確認を行なった後、確認された TEK自体を用いて、 DE S暗号の復号化処理を経て、もとのデータの復元処理を完了する。

CRC検証処理機能ブロック 25は、拡張ヘッダ以外の通常デ一夕に対して付加される CRC誤り検出符号の検証を行なう。

PHSデコード処理機能ブロック 26は、ヘッダデ一夕圧縮処理に必要な情報処理する。拡張ヘッダには、「PHSフィールド」と呼ばれるヘッダデータ圧縮処理を行なうべきすべてのデ一夕が含む範囲を示すパラメ一夕と、「P H Sインデヅクス」と呼ばれる，個々のフレーム単位において PHSを行うための規則に対応した番号が割り振られる。ここで PHSインデックスに対応する P H Sの規則は、予め、センター装置からアプリケーション層のソフトウェア処理を通じて知らされている。例えば、全バイトのへヅダを圧縮するとか、 1バイト、あるいは、 2バイトごとにヘッダを圧縮すると言うような規則が予め定義されているのである。 PH Sデコード処理ブロックでは、これら 2つのパラメ一夕により、圧縮されたデ一夕の復元を行なうのである。 PHSフィールドにより、 PHS処理を行なわれているデ一夕範囲が抽出でき（最大 256バイト）、 PHSインデヅクスにより、特 PHSフィールドで示される範囲のデ一夕に対して、どのように予め定義された規則かを抽出することができる。これらをもとに、 PHSデコード処理機能ブロック 26はセン夕一側から送信されてきた P H S処理されたデ一夕をデコードする。

このようにして処理されたダウンストリームデ一夕は、バスデ一夕調停処理ブロック 13を経る際に、適切なタイミング制御を受けることによって、 CPUバス 4上に送出され、その後、記憶装置 6に保存される。適切な期間保存されたデ —夕は、ネヅトワーク通信プロトコルにおける MAC層からさらに上位レイヤ一の処理、例えば、 QoS (Quality of Service) 等の処理を行なうために、 CP U 5に転送されてソフトウェア処理が施される。あるいは、再度、 CPUバス 4 上に送出された後、アップストリームデータ処理が施される。

図 3は、第 1の実施形態の端末装置 1におけるダウンストリームデータ処理の手順を示すフロ一チヤ一トである。

ステップ ST 1 1において、セン夕一装置 2から通信デ一夕が転送されると、まず、ステップ S T 12において、チューナ 5により、この通信デ一夕に対応するチャンネル周波数が選局される。

次に、ステップ S T 13において、ダウンストリーム PHYブロック 4 aにおいて、デジタル復調及び誤り訂正処理を施し、デジタルデータを復元する。次に、ステップ S T 14において、 CPU 15により、 MAC部 3による各種の双方向データ制御を行なうか否かを判別する。そして、判別結果が双方向デー夕制御を行なう Ye sである場合には、ステップ ST 15以下の MAC部 3による処理を行なう一方、判別結果が双方向データを行なわない N oである場合には、 MA C部 3による処理を行なわずに、ステップ S T 2 7にジャンプする。次に、ステップ S T 1 5において、ダウンストリームデ一夕基本処理機能プロック 2 1により、構文解析，ヘッダ解析及びデータフォーマット変換を行なう。また、ダウンストリームデ一夕基本処理機能ブロック 1 6により、ステップ S T 1 6における，アップストリームデ一夕処理側へ各種データのステータス及び制御信号を送る処理と、ステップ S T 1 7における，アップストリームデ一夕処理側から各種データのステータス及び制御信号を受信する処理とを行なう。

次に、ステップ S T 1 8において、 H C S検証処理機能ブロック 2 2により、上述の H C S検証処理を行なう。その後、ステップ S T 1 9において、通信デ一夕の誤りがあるか否かを判別する。判別の結果、通信デ一夕に誤りがある場合には、ステップ S T 2 0に移行して通信デ一夕を破棄する。一方、通信データに誤りがない場合には、ステップ S T 2 1以下の処理を行なう。

次に、ステップ S T 2 1において、イーサ一ネヅトアドレスフィル夕処理機能ブロック 2 3により、上述のようなィ一サ一ネヅトアドレスフィル夕リング処理を行なう。

次に、ステップ S T 2 2において、 B P I復号化処理機能ブロック 2 4により、上述のような B P I復号化処理を行なった後、ステップ S T 2 3において、 C R C検証処理機能ブロック 2 5により、上述のような C R C検証処理を行な Ό。

次に、ステップ S T 2 4において、 C P U 1 5により、通信データの誤りがあるか否かを判別する。判別の結果、通信デ一夕に誤りがある場合には、ステップ S T 2 5に移行して通信デ一夕を破棄する。一方、通信デ一夕に誤りがない場合には、ステップ S T 2 6の処理を行なう。

ステヅプ S T 2 6においては、 P H S処理機能ブロック 2 6により、上述のような P H Sデコード処理を行なう。その後、ステップ S T 2 7に進んで、バヅクェンド部 7に通信データを送信し、バックェンド部 7において画像等の各種デ一夕の処理を行なう。

—ァヅプストリ一ムデ一夕処理一次に、ァヅプストリームデ一夕処理ブロヅク 1 2の機能ブロヅクについて説明する。端末装置 1からセン夕一装置 2へと送信される映像及び伝送制御データであるアップストリームデ一夕は、 C P U 5でソフトウエア処理を受けたデータあるいは記憶装置 6に保存されたデ一夕をもとに生成されるものである。すなわち、バスデ一夕調停処理ブロック 3の制御により、 C P U 5でソフトウェア処理を受けたデータあるいは記憶装置 6に保存されたデ一夕適切なタイミングで C P Uバス 4を介してアップストリームデ一夕処理ブロヅク 1 2に送信されたデ一夕を、アップストリームデータ処理ブル 1 2において、加工，処理することにより、アップストリームデータが生成される。

アップストリームデータ処理における基本的処理として、 C R C等の誤り検出用の符号の付加、 MA C構造を示すための各種ヘッダ及び拡張ヘッダの付加、 P H S処理によるデータ圧縮、及びデータの暗号化などが行なわれる。さらに、ァヅプストリーム特有の処理として、フラグメント処理及びコンカテネ一シヨン処理が行なわれる。これは、ダウンストリームとは異なり、アップストリームは狭い帯域において、複数の端末装置が同時に通信を行なうために、十分な転送レートを確保できないことも多く、これを克服するために、サイズの大きなデ一夕を適切な大きさに分割する機構、及び、サイズの小さなデータを適切な大きさにまとめて送信するという機構が組み込まれている。フラグメント処理とは、セン夕一装置 2とのやり取りに応じて、端末装置 1において、通信データを適切な大きさに分割する処理を行うことを意味し、コンカテネ一シヨン処理（連結フレーム処理）とは、適切な大きさにデ一夕をまとめる処理を行なうことを意味する。図 4は、ァヅブストリームデータ処理ブロック 1 2内に配置される各機能プロヅク（回路）の例を示すブロック回路図である。同図に示すように、アップストリームデ一夕処理ブロック 1 2は、デ一夕を圧縮して送信するための処理に必要となる情報である P H Sをェンコ一ドする P H Sェンコ一ド処理機能プロヅク 3 1と、へッダ以外の通常デ一夕に対して C R C誤り検出符号を付加する C R C付加処理機能プロヅク 3 2と、拡張へヅダに対して拡張ヘッダ用の C R C誤り検出符号である H C Sを付加する H C S付加処理機能プロヅク 3 3と、連結フレームヘッダ（コンカテネーシヨンヘッダ）を付加する連結フレームヘッダ付加処理機能プロヅク 34と、連結フレームヘッダ用の H C Sを付加する連結フレーム H C S付加処理機能プロック 35と、通常フレームヘッダを付加する通常フレームへヅダ付加処理機能プロック 36と、通常フレーム HC Sを再付加する通常フレーム HC S再付加処理機能ブロック 37と、アップストリームデータの送信や，スケジユーリングや，送信パラメ一夕の生成を行なう送信 ·スケジュ一リング ·パラメ一夕生成機能プロヅク 38と、分割フレームヘッダ（フラグメンテーシヨンヘッダ）を付加する分割フレームヘッダ付加処理機能プロック 39と、分割フレームヘッダを付加する分割フレーム HC S付加処理機能ブロック 40と、 BP I 暗号化処理機能ブロック 41とを備えている。

図 5は、アップストリームデ一夕処理の手順を示すフローチャートである。図 12 (a) , (b) は、連結フレーム処理を行なう前の通常フレームの構造、及び連結フレーム処理を行なった後の連結フレームの構造を示す図である。図 13

(a) , (b) は、分割フレーム処理を行なう前の通常フレームの構造、及び分割フレーム処理を行なった後の分割フレームの構造を示す図である。ただし、図 12 (a) , (b) は、 2つの通常フレームを連結した例を、図 13 (a) ,

(b) は、通常フレームを 2つに分割した例をそれそれ示しているが、いずれも、 3つ以上の連結又は分割がありうる。

以下、図 12 (a) , (b) 及び図 13 (a) ， (b) を参照しながら、図 5 のフローチャートに沿って、アップストリームデ一夕処理について説明する。ここでは、ダウンストリームデ一夕処理と比較して、アップストリームデータ処理が取り扱うデ一夕量が小さいこと、及び、リアルタイム処理する処理速度が遅いことに着目し、一般的に CPUの付加が、特に大きくする要因となる誤り検出符号の付加及び暗号化処理以外は、 CPU 5にて処理を施されたデータが入力される例について述べる。

ステップ S T 31において、バヅクェンド部 7から MAC部 3に画像等の各種デ一夕が入力されると、ステップ S T 32 (図 5の ST32で、 PHSが RHS になっているのを修正願います。）において、 PHSエンコード処理機能ブロヅク 31により、入力されたデータの構造を解析することで、入力データ中のへッダ，拡張ヘッダ，及び通常デ一夕を判別して、 PHSを行なう範囲を規定する P H Sフィ一ルド、どのような圧縮を行なうかの処理を規定した処理内容に対応する、 PHSインデックスを決定したあと、実際の PHSエンコード処理を行な

Ό。

その後、ステップ S T 33において、ヘッダ以外の通常デ一夕に対しては、 C RC符号付加処理機能ブロック 32により CRC誤り検出符号を付加し、ステツプ ST34において、拡張へヅダに対しては、 HCS付加処理機能ブロック 33 により拡張へッダ用の C R C誤り検出符号である H C S符号を付加する。端末装置においては、一般に、複数の S I Dを同時に取り扱う。即ち、複数のデ一夕を同時に取り扱うので、ステップ ST 33における CRC符号の付加処理と、 ST 34における H C S符号の付加処理とは、並列に処理される。

次に、ステップ S T 35において、 CPU 15により、セン夕一装置 2が連結フレームしょり（コン力テネ一シヨン処理）を要求しているか否かのチェックを行なう。そして、コンカテネ一シヨンが要求される Ye sの場合には、処理するデ一夕サイズのチェックを行なう。このとき、デ一夕サイズが、セン夕一装置 2 が要求しているデ一夕サイズより小さい場合には、連結フレーム処理を実行する。すなわち、セン夕一装置 2が要求しているデ一夕サイズを超えない近似値まで、デ一夕を束ねる処理を実行する。すなわち、図 12 (a) に示す例えば 2つの通常フレームを、図 12 (b) に示す 1つの連結フレームに連結する連結フレーム処理を行なう。

そして、データが適切なサイズとなったところで、コンカテネーシヨンの処理を終えて、ステップ S T 36において、実行した内容を示す，連結フレームへヅダ (コン力テネ一シヨンヘッダ) を付加する (図 12 (b) 参照) このとき、ステップ S T 37において、送信 ·スケジューリング ·送信パラメ一夕機能プロヅク 38により、ダウンストリームデータ処理プロヅク 1 1とのデ一夕の送受信を行なうとともに、バスデ一夕調停処理ブロック 13及び CPUバス 14を介して記憶装置 16とのデ一夕の送受信を行なう。そして、ステヅプ ST 37におけるアップストリームデータの、送信スケジューリング，送信パラメ一夕の生成などの処理内容に応じて、ステップ S T 36の処理が行なわれる。

次に、ステップ S T 39において、連結フレーム HC S付加処理機能プロック 35により、図 12 (b) に示すように、連結フレームヘッダ用 HC Sを計算して付加した上、連結フレーム処理した後の連結フレームデータ用 CRC (誤り検出符号）を付加する。

次に、ステップ S T 36， S T 37の処理を終了した後、あるいは、ステップ S T 35における判別が連結フレーム処理を行なわない N oの場合には、ステツプ S T 40において、通常フレームヘッダ付加処理機能ブロック 36により、ステツプ S T 37における処理に応じて、通常フレームヘッダ付加処理を行なう。一方、連結フレーム処理が不要な場合は、処理しないデ一夕をそのまま、次の処理に使用する。

また、ステヅプ S T 4 1において、通常フレーム HC S再付加処理機能プロヅク 37により、通常フレーム HC Sの再付加処理を行なう。

次に、ステップ S T 42において、 CPU 1 5により、セン夕一装置 2が分割フレーム処理（フラグメンテーション）を要求しているか否かを判別する。分割フレーム処理が必要である Ye sの場合には、ステップ S T 43に進んで、処理データサイズのチェックを行ない、センタ—装置が要求しているサイズにデー夕を分割する。すなわち、図 13 (a) に示す 1つの通常フレームを、図 13 (b) に示す例えば 2つの通常フレーム分割部分に分割する分割フレーム処理を行なう。そして、分割フレームヘッダ付加処理機能ブロック 39により、分割された各通常フレーム分割部分に対して、図 13 (b) に示すような分割フレームヘッダを付加する。このとき、ステップ S T 37におけるアップストリームデ一夕の送信，スケジューリング，送信パラメ一夕の生成などの処理内容に応じて、ステヅプ S T 43の処理が行なわれる。また、ステップ S T 44において、分割フレームヘッダ（フラグメントヘッダ）用 HC Sを付加すると同時に、分割フレームデ一夕用 CRCを付加する。一方、分割フレーム処理が不要な場合は、処理しないそのままのデ一夕を使用する。また、ステヅプ ST 36， S T 40及び S T 43の処理が終了した後は、それぞれ、ステップ S Τ 38において、各種ステータス及び制御信号をダウンストリ一ムデ一夕処理ブロック 1 1に送信する。

最後に、ステップ S Τ 45において、以上のように誤り検出符号が付加されたデ一夕を暗号化する。暗号化処理では、ダウンストリームデータ処理と同様に、まず、暗号化を行なう鍵データが正しいかを確認するために、 S ID及び Key Se quence Numberを確認した後、その鍵データにより、 DES暗号の暗号化処理を行なう。こうして、暗号化されたデ一夕を、ダウンストリームデ一夕処理時に行なうタイムスタンプ処理を参照しながら、デ一夕送信のタイミングを図り、最終的に適切なタイミングでセン夕一装置へとデ一夕を送信する。

本実施形態の双方向通信制御装置によると、端末装置 1の MAC部 3内に、ダゥンストリームデ一夕処理ブロヅク 11及びアップストリームデータ処理ブロヅク 12を設けているので、従来の双方向通信装置では CPUが行なって板処理を CPU 14が行わなくてもよくなり、 CPU 14の負担が大幅に軽減される。また、従来の双方向通信装置（MAC部）においては、 CPUと記憶装置との間で CPUバスを介して頻繁なデ一夕のやりとりが必要であつたが、本実施形態により、 CPUバス 14を通過することなく、ダウンストリームデータ処理ブロック 1 1とァヅプストリ一ムデ一夕処理プロヅク 12とにおいて通信デ一夕が処理される。したがって、現実的なコストで収まる汎用 CPUを用いても、デ一夕の処理効率の向上を図ることができる。

また、高性能 CPUを用いる必要がなくなるため、通信システム全体の回路規模削減ができるだけでなく、回路の動作周波数の低減や、低消費電力化が実現でき、放熱対策も不要となる。

一方、 CPU性能が維持あるいは、さらに高性能化された場合にも、本実施形態の双方向通信制御装置（MAC部）により、 CPUに依存することなく転送レ —トを高めることが出来る等の効果があるため、 CPUの機能の一部を他の処理用途に用いることができ、双方向通信制御装置への付加機能の追加やその周辺機能の取り込みが可能となり、さらなる高性能化への相乗効果が期待できる。特に、 MA C部 3において、連結フレームヘッダ付加処理回路 3 9や、分割フレームへヅダ付加処理回路 3 9を設けているので、 C P U 1 5をバイパスすることで、逐次 C P Uとのやりとりを行なわないでも迅速にデータ処理を行なうことができるため、 C P Uからの命令を待って、デ一夕転送フォーマットを整備する時間が圧倒的に短縮できる。結果として、デ一夕の転送レートも向上する。また、ダウンストリームデ一夕処理プロック 1 2における処理内容やセンター装置からの要求に応じた内容をダウンストリームデ一夕の中から抽出し、この結果に応じた処理を行なう際も、 C P Uとのやりとりの待ち時間なしに、リアルタイムに処理できる事で、単に転送レートを上げるのみでなく、リアルタイム性を保つことによる処理の精度、正確さを向上させることも可能となる。

また、 MA C部 3において、構文解析，ヘッダ解析，デ一夕フォーマット変換などを行なうダウンストリームデータ基本処理回路 2 1を設けているので、上記の処理とは逆に、 C P U 1 5をバイパスして、アップストリームデ一夕処理プロック 1 2における処理内容に応じた内容をダウンス卜リーム処理に的確にリアルタイム性を確保ししつつ反映させることができるため、処理を迅速かつ正確に行うことが可能になる。

一第 1の実施形態と従来の双方向通信制御装置との比較一

本発明においては、ダウンストリームおよびアップストリーム処理において、バス調停が必要となる処理が非常に少なくなり、転送速度が速くなる。その一例を、図 3のダウンストリームデータ処理に関するフローチャートを用いて説明する o

図 1 4は、本実施形態の図 3に示すフローチャートにおいて、 C P Uによるバス調停が必要な処理ステップをシャドウイングによって示すフローチヤ一トである。図 1 5は、従来の双方向通信制御装置の図 3に示すフローチャート相当の制御において、 C P Uによるバス調停が必要な処理ステップをシャドウイングによつて示すフローチヤ一トである。

図 1 4に示すように、本発明においては、アップストリームデ一夕処理ブロック 1 2およびダウンストリームデ一夕処理プロヅク 1 1を専用に備えていることにより、それそれの処理は基本的にすべて専用のデ一夕処理プロックにより行なうことができる。そのため、 CPUを用いて各処理を行なう必要がないため、 C PUと記憶装置とを如何に効率よく転送するかのバス調停処理が基本的にはほとんど必要でない。すなわち、図 14に示すように、ダウンストリームデータ処理における各処理はすべて専用の処理ブロックにより順次リアルタイムに処理されるため、バス調停が必要となるシャドウイングが施されたステップはほとんどない。ただし、図 1に示すアップストリームデ一夕処理プロヅク 12との間におけるデ一夕のやりとりの制御処理（ステップ S T 16, S T 17 ) については、各々専用のデータ処理プロック単独では行なえないため、 CPU 15によるコントロールが必要となる。この際は、 CPU，記憶装置，およびアップストリームデ —夕処理ブロック 12およびダウンストリームデ一夕処理ブロック 1 1間でのバス調停が必要となる。

一方、図 15に示すように、従来の双方向通信制御装置を用いた場合には、専用のデ一夕処理プロックを有していないため、基本的に C PUがすべての処理をおこなうことになる。そのため、リアルタイム処理が必要となるダウンストリ一ムデ一夕処理において、構文解析（ステップ S T 15 ' ) _N H C S処理（ステヅプ S T 18， ) にはじまり、 B P I複合化処理（ステップ S T 22， ) ， CR C 処理（ステップ S T 23， ) ， PH Sデコード処理（ステップ S T 26，、等の非常に処理量の多い処理について CP Uによるバス調停が必要となる。これらの処理は CPUに負荷のかかる処理であるが、適切なタイミングで記憶装置との読み書きを行なったうえで演算処理を行なうため、 CPUによるバス調停が必要となる。もちろん、従来の双方向通信制御装置を用いた場合には、ダウンストリームデ一夕をアップストリームデータとして送る処理（ステップ S T 16 ' ：) や、アップストリームデータの各種デ一夕のステータス及び制御信号をダウンストリ —ムデ一夕として取り込む処理（ステップ ST 17' ) においても、 CPUによるバス調停が必要である。また、従来の双方向通信制御装置を用いた場合には、イーサーネヅトァドレスフィル夕リング処理（ステップ S T 21，）や、バンクエンド部への送信処理（ステップ S T 27 ' ；) においても、 CPUによるバス調停が必要である。

このように、本発明においては、専用のデ一夕処理ブロックを設けたことにより、 C P Uにおいてはほんの一部の命令だけを処理すればよいことになり、処理の高速化をはかることができる。

第 2の実施形態

図 6は、第 2の実施形態に係るデジタル双方向通信装置である MA C部の構成を示すブロック回路図である。本実施形態においても、通信システムのうち M A C部以外の部分の構成は、第 1の実施形態と同じであるので、 MA C部以外の部分に付いての図示及び説明を省略する。図 6に示すように、本実施形態の MA C 部は、図 1に示す M A C部 3中の各要素に加えて、一時的にデ一夕を保持するレジス夕を内部に配置したデ一夕プロセッサ 1 7を備えている。

本実施形態においては、 MA C部にデ一夕プロセッサ 1 7を備えていることによって、以下のような処理及び利点を実現することができる。

バスデ一夕調停処理 1 3がいかに効率よく通信データを転送した場合でも、デ一夕の転送速度は、 C P Uバス 1 4で必ず律速される。そこで、デ一夕プロセヅサ 1 7は、 C P Uバス 1 4の混雑度を低減するために、 C P U 1 5の処理、ダウンストリ一ムデ一夕処理ブロック 1 1、あるいは、アップストリームデータ処理ブロック 1 2の機能の一部を代用するなど、デ一夕の転送処理を補助する機能を有している。

ダウンストリームデータ処理を行なう場合、本実施形態においても、第 1の実施形態と同様に、ダウンストリームデータ処理プロック 1 1は、ダウンストリ一ムデ一夕の構文解析を行ない、 M A C構造データを抜き出した後、暗号の復号、 P H S圧縮の解除を経て、必要となる情報を復元する。

さらに、その際、本実施形態においては、デ一夕プロセッサ 1 7により、アツプストリームデ一夕処理ブロック 1 2及びダウンストリームデ一夕処理プロック 1 1の相互の処理に関連する制御が行なわれる。たとえば、アップストリームデ一夕処理ブロック 1 2及びダウンストリームデ一夕処理プロヅク 1 1の相互の夕イミングを調整するためのタイムスタンプ処理、あるいは、他の端末装置との同期 zレンジングをとるための処理等については、複雑な制御が必要であり、デ一夕の送受信を連続的にモニタしながら、スケジューリングを実施したり、送信パラメ一夕を生成したりといったリアルタイム処理を必要する。そこで、本実施形態においては、これらの処理を、 CPUバス 14を介した CPU 15への転送を経ずに、レジス夕機能を備えたデ一夕プロセッサ 17によって行わせることにより、 CPUバス 14の混雑度を低減することができる。

また、純粋なアップストリームデータ処理を行なう場合、 CPU 15とァヅプストリームデータ処理プロヅク 12との間で高い頻度で転送を行なうリアルタイム処理は、図 5に示すステップ S T 33 , ST39, ST41, ST44等における CRCの付加処理である。そこで、本実施形態のデ一夕プロセッサ 17では、通常のヘッダ付加に伴う HCS付加処理及びデータ CRC付加処理（ステツプ ST33， 34) 以外の、誤り検出符号用の CRC計算を行なう。すなわち、図 5に示すコンカテネ一シヨン（連結フレーム処理）に伴う連結フレームへヅダ用 HCSと連結フレームデ一夕用 CRCの付加処理（ステップ ST39) 、及び、分割フレーム処理（フラグメンテーション）に伴う、分割フレームへヅダ用 HC Sと分割フレームデ一夕用 CRCの付加処理（ステップ ST 44) は、本実施形態においては、デ一夕プロセッサ 17によって行なわれる。これらの処理は、デ一夕プロセッサ 17により行なわれる処理の一例であり、データプロセッサ 17により、その他の補助的な処理を行なうことができる。

本実施形態のデジタル双方向通信装置によると、第 1の実施形態と同じ効果を発揮することができるとともに、ダウンストリームデ一夕処理ブロック 1 1，ァヅプストリームデータ処理プロヅク 12及び CPU 15の機能の各一部をデ一夕プロセッサによって代替することが可能になる。例えば、ダウンストリームデ一夕処理ブロック 1 1とアップストリームデータ処理ブロヅク 12との相互のタイミング調整や、 CRC符号， HCSの付加処理をデ一夕プロセッサ 17が行なうことが可能になり、よって、 CPU 15の負荷軽減及び CPUバス 14の混雑度の軽減をいつそう図ることができ、転送レートのさらなる向上が可能となる。

第 3の実施形態図 7は、第 3の実施形態に係るデジタル双方向通信装置である MA C部の構成を示すブロック回路図である。本実施形態においても、通信システムのうち MA C部以外の部分の構成は、第 1の実施形態と同じであるので、 MA C部以外の部分に付いての図示及び説明を省略する。図 7に示すように、本実施形態の MA C 部は、図 1に示す M A C部 3中の各要素に加えて、サブ記憶装置 1 8を備えている。

本実施形態においては、 MA C部に、記憶装置 1 6 (第 1の記憶装置）に加えてサブ記憶装置 1 8 (第 2の記憶装置）を備えていることによって、以下のような処理及び利点を実現することができる。

バスデ一夕調停処理 1 3がいかに効率よく通信データを転送した場合でも、デ一夕の転送速度は、 C P Uバス 1 4で必ず律速される。本実施形態のサブ記憶装置 1 8は、第 2の実施形態とは異なり、デ一夕プロセッサのような複雑な機能を実現するブロックを用意することなしに、 C P Uバス 1 4の混雑度を低減するものである。

ダウンストリームデータ処理を行なう場合、本実施形態においても、第 1の実施形態と同様に、ダウンストリームデ一夕処理ブロック 1 1は、ダウンストリームデ一夕の構文解析を行ない、 MA C構造デ一夕を抜き出した後、暗号の復号， P H S圧縮の解除を経て、必要となる情報を復元する。

さらに、本実施形態においては、暗号の復号を行なう際に、鍵デ一夕が正しいかどうかを判断確認するために、予め保持しておく必要のあるデ一夕である， S I Dや Key Sequence Number がサブ記憶装置 1 8に保存される。上述のように、通常、端末装置においては、複数の S I Dを同時に取り扱う必要があり、暗号の復号化を行なうデ一夕の種類も複数種類存在していて、 S I D及び Key Sequence Number を確認する処理も頻繁に必要となる。しかしながら、デ一夕の内容自体は、あまり頻繁に書き換える必要がない。そこで、本実施形態においては、サブ記憶装置 1 8に、 C P Uバス 1 4を介して、記憶装置 1 6あるいは C P U 1 5からデ一夕を受信して保存することが可能であるとともに、直接、サブ記憶装置 1 8とアップストリームデ一夕処理ブロック 1 2あるいはダウンストリームデ一夕 1 1との間でデ一夕の送受信を行なうことも可能である。たとえば、ダウンストリームデ一夕処理においては、 S IDや Key Sequence Number の他、 PHS時のフィールドを規定する PHSF、及び、 PHSを行なう最大バイト数を規定する PHS Iに関するデ一夕も、サブ記憶装置 18に保存する。

また、アップストリームデータ処理を行なう場合、サブ記憶装置 18に、ダウンストリームデ一夕処理の際と同様に、デ一夕の暗号化を行なう際に参照する， S ID及び Key Sequence Number を保存したり、あるいは、さまざまな処理の種類を判断するための指標となる I U C (Interval Usage Code ) や各種 MACァドレスを保存しておくことができる。したがって、 CPU 15及び記憶装置 16 と、アップストリームデータ処理プロヅク 12の送受信の頻度が低減される。すなわち、本実施形態のサブ記憶装置 18 (第 2の記憶装置）により、 CPU 15による制御を必要としない処理については、 CPUバス 14をバイパスして、ダウンストリームデ一夕処理 1 1又はアップストリームデ一夕処理ブロック 12とサブ記憶装置 18との間デ一夕の送受信を行なうことができるので、第 1 の実施形態と同じ効果に加えて、 CPUバス 14の混雑度をいつそう低減することができ、よって、デ一夕の転送レートのさらなる向上が可能となる。

第 4の実施形態

図 8は、第 4の実施形態に係るデジタル双方向通信装置である MAC部の構成を示すブロック回路図である。本実施形態においても、通信システムのうち MA C部以外の部分の構成は、第 1の実施形態と同じであるので、 MAC部以外の部分に付いての図示及び説明を省略する。図 8に示すように、本実施形態の MAC 部は、図 1に示す MAC部 3中の各要素に加えて、サブ記憶装置 18とを備えている。

本実施形態のデジタル双方向通信装置（MAC部）は、第 3の実施形態と同様に、サブ記憶装置 18を備えているが、第 3の実施形態においては、サブ記憶装置 18が CPUバス 14を介して CPU 15とデ一夕の送受信を行なっているのに対し、本実施形態においては、記憶装置 16 (第 1の記憶装置）とサブ記憶装置 18 (第 2の記憶装置）とが CPUバス 14を介さずに、直接デ一夕を送受信することが可能になっているので、第 3の実施形態よりも、 C P Uバス 1 4の混雑度をさらに低減することができる。

ダウンストリームデータ処理を行なう場合、本実施形態においても、第 1の実施形態と同様に、ダウンストリームデ一夕処理プロック 1 1は、ダウンストリームデ一夕の構文解析を行ない、 MA C構造データを抜き出した後、暗号の復号， P H S圧縮の解除を経て、必要となる情報を復元する。

さらに、本実施形態においては、暗号の復号を行なう際に、鍵データが正しいかどうかを判断確認するために、予め保持しておく必要のあるデ一夕である， S I Dや Key Sequence Number がサブ記憶装置 1 8に保存される。上述のように、通常、端末装置においては、複数の S I Dを同時に取り扱う必要があり、暗号の復号化を行なうデ一夕の種類も複数種類存在していて、 S I D及び Key Sequence Number を確認する処理も頻繁に必要となる。しかしながら、データの内容自体は、あまり頻繁に書き換える必要がない。そこで、本実施形態においては、サブ記憶装置 1 8は、 C P Uバス 1 4を介さずに、記憶装置 1 6に保存されたデータを直接受信し、ァヅプストリームデータ処理プロヅク 1 2あるいはダウンストリ —ムデ一夕処理ブロック 1 1とのデータの送受信を行なう。 S I Dや Key Sequen ce Number の他、 P H S時のフィールドを規定する P H S F、及び、 P H Sを行なう最大バイト数を規定する P H S Iに関するデータもサブ記憶装置 1 8に保存されるが、このデ一夕を入手する際に、直接の転送経路を利用することにより、 C P Uバス 1 4の混雑度を第 3の実施形態よりもさらに低減することができる。また、アップストリームデータ処理を行なう場合、サブ記憶装置 1 8に、ダウンストリームデータ処理の際と同様に、デ一夕の暗号化を行なう際に参照する， S I D及び Key Sequence Number を保存したり、あるいは、さまざまな処理の種類を判断するための指標となる I U C ( Interval Usage Code ) や各種 MA Cァドレスを、直接の転送経路を利用して保存しておくことができる。したがって、 C P U 1 5及び記憶装置 1 6と、ァヅプストリームデータ処理プロヅク 1 2の送受信の頻度がよりいっそう低減され、転送レートのさらなる向上が可能となる。

第 5の実施形態図 9は、第 5の実施形態に係るデジタル双方向通信装置である MAC部の構成を示すプロック回路図である。本実施形態においても、通信システムのうち MA C部以外の部分の構成は、第 1の実施形態と同じであるので、 MAC部以外の部分に付いての図示及び説明を省略する。図 9に示すように、本実施形態の MAC 部は、図 1に示す MAC部 3中の各要素に加えて、データプロセッサ 17と、サブ記憶装置 18とを備えている。

本実施形態のデジタル双方向通信装置（MAC部）は、第 2の実施形態と同様にデ一夕プロセッサ 17を備え、かつ、第 3の実施形態と同様にサブ記憶装置 1 8 (第 2の記憶装置）を備えていることにより、以下の効果を発揮することができる。

すなわち、記憶装置 16とダウンストリームデ一夕処理ブロック 1 1及びアツブストリームデ一夕処理ブロック 12とが、バスデ一夕調停処理プロック 13 , CPUバス 14及び CPU 15を介さずに、直接デ一夕を送受信することができるので、アップストリームデータ処理ブロヅク 12及びダウンストリームデ一夕処理プロック 1 1とのデータの送受信の頻度を軽減することができる。

また、本実施形態のサブ記憶装置 18 (第 2の記憶装置）により、 CPU 15 による制御を必要としない処理については、 CPUバス 14をバイパスして、ダゥンストリームデータ処理 11又はアップストリームデータ処理ブロヅク 12とサブ記憶装置 18との間データの送受信を行なうことができる。

したがって、本実施形態により、 CPUバス 14の混雑度をいつそう軽減することができ、よって、デ一夕の転送レートのさらなる向上が可能となる。

第 6の実施形態

図 10は、第 6の実施形態に係るデジタル双方向通信装置である MAC部の構成を示すブロック回路図である。本実施形態においても、通信システムのうち M AC部以外の部分の構成は、第 1の実施形態と同じであるので、 MAC部以外の部分に付いての図示及び説明を省略する。図 10に示すように、本実施形態の M AC部は、図 1に示す MAC部 3中の各要素に加えて、サブ記憶装置 18と、キャヅシュ記憶装置 19とを備えている。本実施形態においては、 MAC部に、記憶装置 16 (第 1の記憶装置）に加えてサブ記憶装置 18 (第 2の記憶装置）と、キャッシュ記憶装置 19とを備えていることによって、以下のような処理及び利点を実現することができる。

本実施の形態においては、第 3の実施形態，第 4の実施形態，あるいは第 5の実施形態におけるサブ記憶装置 18 (第 2の記憶装置）の機能の一部をキヤッシュ記憶装置 19 (第 3の記憶装置）が担う。

すなわち、ダウンストリームデータ処理を行なう場合、暗号の復号を行なう際に、予め保持しておく必要のある、 S IDや Key Sequence Number は、キヤヅシュ記憶装置 19に保存する。また、 PHS時のフィールドを規定する PHSF、及び、 PHSを行なう最大バイト数を規定する PHS Iに関するデ一夕もキヤッシュ記憶装置 19に保存される。

また、アップストリームデータ処理を行なう場合、キャッシュ記憶装置 19 に、ダウンストリームデータ処理の際と同様に、デ一夕の暗号化を行なう際に参照する， S ID及び Key Sequence Number を保存したり、あるいは、さまざまな処理の種類を判断するための指標となる I UC (Interval Usage Code ) や各種 MACアドレスを保存しておくことにより、 CPU 15，記憶装置 16及び第 2 の記憶装置 18と、アップストリームデ一夕処理ブロヅク 12の間のデ一夕の送受信の頻度が軽減され、 CPUバス 14の混雑度がいっそう軽減され、転送レー卜のさらなる向上が可能となる。

ただし、本実施形態においては、キャッシュ記憶装置 19は、 CPUバス 14 あるいはバスデ一夕調停処理プロヅク 13を介して、ダウンストリームデ一夕処理プロヅク 1 1あるいはアップストリームデータ処理ブロヅク 12とデ一夕の送受信を行なうことはなく、必ず、サブ記憶装置 18との間で、各種データの送受信を行なう構成となっている。つまり、各種処理の制御や動作命令に関するデ一夕を一時的に保存する命令キヤッシュ的な役割を果たす。

一方、サブ記憶装置 18は、 CPUバス 14及びバスデ一夕調停処理 13を介して、ダウンストリームデータ処理ブロヅク 1 1あるいはアップストリームデ一夕処理ブロック 12とデ一夕の送受信を行なうが、他方、第 1〜第 5の実施形態と同様に、ダウンストリームデータ処理ブロヅク 1 1あるいはアップストリームデータ処理ブロック 1 2との間で、直接、データの送受信を行なうことができる ο

すなわち、本実施形態においては、 C P Uバス 1 4の混雑度が非常に増大した場合は、予め、バスデ一夕調停処理ブロック 1 3からの制御により、必要なデ一夕をサブ記憶装置 1 8に一時的に保存することとし、サブ記憶装置 1 8と、ダウンストリ一ムデ一夕処理プロヅク 1 1あるいはアツプストリームデ一夕処理ブロック 1 2の間でデ一夕を送受信することにより、 C P Uバス 1 4の混雑度を軽減することができ、転送レートを高めることができる。すなわち、サブ記憶装置 1 8は、データキャッシュ的な役割を果たす。

第 7の実施形態

図 1 1は、第 7の実施形態に係るデジタル双方向通信装置である MA C部の構成を示すブロック回路図である。本実施形態においても、通信システムのうち M A C部以外の部分の構成は、第 1の実施形態と同じであるので、 MA C部以外の部分に付いての図示及び説明を省略する。図 1 1に示すように、本実施形態の M A C部は、図 1に示す M A C部 3中の各要素に加えて、サブ記憶装置 1 8と、キャッシュ記憶装置 1 9と、デ一夕プロセッサ 1 7と、最適制御用プロヅク 2 0とを備えている。

本実施形態においては、 MA C部に、記憶装置 1 6 (第 1の記憶装置）に加えてサブ記憶装置 1 8 (第 2の記憶装置）と、キャッシュ記憶装置 1 9とを備え、かつ、デ一夕プロセッサ 1 7及び最適制御用ブロック 2 0を備えていることによつて、以下のような処理及び利点を実現することができる。

本実施形態のデジタル双方向通信装置により、基本的には、図 1に示す第 1の実施形態と同じ処理を行なうが、第 2の実施形態においてデ一夕プロセッサ 1 7 を有することによって得られる利点と、第 7の実施形態においてサブ記憶装置 1 8及びキヤッシュ記憶装置 1 9を有することによって得られる利点とを併せて発揮することができる。すなわち、データプロセッサ 1 7によって C P U 1 5の処理を一部負担すること、サブ記憶装置 1 8によってデ一夕キヤッシュ的な処理を行なうこと、キヤッシュ記憶装置 1 9によって命令キヤヅシュ的な処理を行なうことにより、 C P U 1 5及び記憶装置 1 6から、 C P Uバス 1 4及びバスデータ調停処理プロヅク 1 3を介して、アップストリームデ一夕処理プロヅク 1 2及びダウンストリームデータ処理プロック 1 1へのデ一夕の送受信を行なう頻度を大きく軽減することができる。また、サブ記憶装置 1 8 , キャッシュ記憶装置 1 9 への各種デ一夕の保存や、アップストリームデ一夕処理ブロック 1 2、ダウンストリ一ムデ一夕処理ブロック 1 1、さらには、デ一夕プロセッサ 1 7の処理タイミングを、全体的に最適な制御を行なうために、最適制御用ブロック 2 0を設けることで、各ブロヅク間での個別のハンドシェ一ク型の制御による転送ロスを軽減したり、あるいは、各ブロックに制御回路を設ける必要が無くなるため、適切な制御により転送レートを大きくすると同時に回路規模の縮小を実現することができる。

なお、チューナ部 5を端末装置 1内で MA C部と 1チップに組み込むことにより、ボード上で外付けアナログ部品を全く必要としないシステム L S Iとすることが可能であり、この構成により、通常のモデム機能を実現する P Cはもとより、テレビ、電話等あらゆる通信機器に対して組み込むことにより、非常に容易に双方向通信機能を持たせることを可能とする。産業上の利用可能性

本発明の双方向通信制御装置，端末装置及び双方向通信制御方法は、携帯電話ゃィン夕一ネヅト機能を有するパーソナルコンピュータなどに利用することがでさる。

Claims

言青求の範囲センター装置との間で双方向のデ一夕の送受信を行なう端末装置に配置される双方向通信制御装置であって、

C P Uと、

第 1の記憶装置と、

上記 C P U及び第 1の記憶装置との間を接続する C P Uバスと、

上記セン夕一装置から上記端末装置に送信されるダウンストリームデータを受けて、データ処理を行なうダウンストリームデータ処理プロックと、

上記端末装置から上記センター装置に送信されるアップストリームデータを生成するために、データの処理を行なうァヅプストリ一ムデ一夕処理ブロヅクと、上記 C P Uバス，ダウンストリームデ一夕処理ブロヅク及びアップストリームデータ処理プロックに接続されて、上記 C P Uバスにおけるデータの流れを調整するためのバスデ一夕調停処理プロヅクとを備え、

上記ダウンス卜リームデ一夕処理ブロックと上記アツプストリームデ一夕処理ブロックとは、相互にデ一夕の送受信を直接行なう，双方向通信制御装置。

2 . 請求項 1の双方向通信制御装置において、

上記バスデ一夕調停処理ブロックをバイパスして、上記 C P Uバス，ァヅブストリームデータ処理プロック及びダウンストリームデータ処理プロックに接続され、一時的にデータを保持するレジス夕を有するデ一夕プロセッサをさらに備えている，双方向通信制御装置。

3 . 請求項 1又は 2の双方向通信制御装置において、

上記バスデ一夕調停処理ブロックをバイパスして、上記 C P Uバス，アップストリームデ一夕処理ブロヅク及びダウンストリームデ一夕処理プロヅクに接続され、上記第 1の記憶装置の記憶内容の一部を代替して記憶する第 2の記憶装置をさらに備えている，双方向通信制御装置。

4 . 請求項 1又は 2の双方向通信制御装置において、

上記バスデータ調停処理プロック及び上記 C P Uバスをバイパスして、上記ァヅプストリームデ一夕処理プロック，ダウンストリームデータ処理ブロヅク及び第 1の記憶装置に接続され、上記第 1の記憶装置の記憶内容の一部を代替して記憶する第 2の記憶装置をさらに備えている，双方向通信制御装置。

5 · 請求項 4の双方向通信制御装置において、

上記アップストリ一ムデ一夕処理ブロック，ダウンストリームデ一夕処理ブロック及び第 2の記憶装置に接続され、データを一時的に記憶する機能を有する第 3の記憶装置をさらに備えている，双方向通信制御装置。

6 . 請求項 1又は 2の双方向通信制御装置において、

上記バスデータ調停処理ブロックをバイパスして、上記 C P Uバス，アップストリームデータ処理プロック及びダウンストリームデータ処理ブロックに接続され、一時的にデータを保持するレジス夕を有するデータプロセッサと、

上記バスデータ調停処理ブロックをバイパスして、上記アップストリ一ムデー夕処理ブロヅク，ダウンストリームデ一夕処理プロヅク及び C P Uバスに接続され、上記第 1の記憶装置の記憶内容の一部を代替して記億する第 2の記憶装置と、

上記アップストリームデ一夕処理ブロック，ダウンストリームデ一夕処理ブロック及び第 2の記憶装置に接続され、データを一時的に記憶する機能を有する第 3の記憶装置と、

上記アップストリームデータ処理ブロヅク，ダウンストリームデータ処理ブロック，第 2の記憶装置，第 3の記憶装置及びデ一夕プロセッサに接続され、上記第 2の記憶装置及び第 3の記憶装置に対するデータの出し入れを制御する制御用ブロックと

をさらに備えている，双方向通信制御装置。

7 . 請求項 1又は 2の双方向通信制御装置において、

上記バスデ一夕調停処理ブロックをバイパスして、上記 C P Uバス，アップストリームデータ処理プロヅク及びダウンストリームデータ処理プロックに接続され、一時的にデ一夕を保持するレジス夕を有するデータプロセッサと、

上記バスデータ調停処理プロック及び上記 C P Uバスをバイパスして、上記ァヅプストリームデ一夕処理ブロック，ダウンストリームデータ処理ブロヅク及び第 1の記憶装置に接続され、上記第 1の記憶装置の記憶内容の一部を代替して記憶する第 2の記憶装置と、

上記アップストリームデータ処理ブロック，ダウンストリームデ一夕処理プロック及び第 2の記憶装置に接続され、データを一時的に記憶する機能を有する第 3の記憶装置と、

上記アップストリームデータ処理プロック，ダウンストリームデ一夕処理ブロック，第 2の記憶装置，第 3の記憶装置及びデータプロセッサに接続され、上記第 2の記憶装置及び第 3の記憶装置に対するデータの出し入れを制御する制御用ブロックと

をさらに備えている，双方向通信制御装置。

8 . 請求項 1又は 2の双方向通信制御装置において、

上記ダウンストリームデ一夕処理ブロックは、

上記ダウンストリームデ一夕の構文解析，ヘッダ解析及びデ一夕フォーマツト変換を行なう基本処理回路を有しており、

上記基本処理回路が、上記アップストリームデータ処理ブロックとデ一夕の送受信を直接行なう，双方向通信制御装置。

9 . 請求項 1〜 8のうちいずれか 1つにの双方向通信制御装置において、上記ァヅブストリームデータ処理ブロックは、

複数のアップス卜リームデ一夕を 1つのデ一夕に連結して、連結された 1つのデータに連結フレームヘッダを付加する処理を行なう連結フレームへッダ付加処理回路を有しており、

上記連結フレームヘッダ付加処理回路が、上記ダウンストリームデータ処理ブロックとデ一夕の送受信を直接行なう，双方向通信制御装置。

1 0 . 請求項 1 ~ 8のうちいずれか 1つにの双方向通信制御装置において、上記アップストリームデ一夕処理ブロックは、

1つのアップストリームデータを複数の部分に分割して、分割された複数の部分にそれそれ分割フレームヘッダを付加する処理を行なう分割フレームへッダ付加処理回路を有しており、

上記分割フレームヘッダ付加処理回路が、上記ダウンストリームデータ処理ブロックとデータの送受信を直接行なう，双方向通信制御装置。

1 1 . セン夕一装置との間で双方向のデ一夕の送受信を行なう端末装置であつて、

上記セン夕一装置から送信される R F信号を受信して、 I F信号に変換するチユーナと、

上記 I F信号を受信して、上記ダウンストリームデ一夕を抽出するダウンストリーム P H Yプロックと、

上記ァヅプストリームデータ処理ブロックから出力される上記アップストリームデ一夕を変調して R F信号として上記センタ一装置に送信するアップストリーム P H Yブロックと、

上記セン夕一装置と端末装置との間で送受信されるデータの送受信を制御するための双方向通信制御装置とを備え、

上記双方向通信制御装置は、

C P Uと、

第 1の記憶装置と、

上記 C P U及び第 1の記憶装置との間を接続する C P Uバスと、上記センター装置から上記端末装置に送信されるダウンストリームデータを受けて、データ処理を行なうダウンストリームデ一夕処理プロックと、

上記端末装置から上記センター装置に送信されるアップストリームデータを生成するために、デ一夕の処理を行なうァヅプストリームデ一夕処理プロックと、上記 C P Uバス，ダウンストリームデ一夕処理ブロック及びアップストリームデ一夕処理プロックに接続されて、上記 C P Uバスにおけるデ一夕の流れを調整するためのバスデータ調停処理プロックとを備え、

上記ダウンストリームデ一夕処理プロヅクと上記アップストリームデ一夕処理ブロックとは、相互にデ一夕の送受信を直接行なう，端末装置。

1 2 . 請求項 1 1の端末装置において、

上記 C P Uバスに接続され，少なくとも画像処理を行なう機能を有するバックエンド部をさらに備えている，端末装置。

1 3 . センター装置との間で双方向のデ一夕の送受信を行なう端末装置における双方向通信制御方法であって、

上記センター装置から上記端末装置に送信されるダウンストリームデータを受けて、ダウンストリームデ一夕処理を行なうステップ（a ) と、

上記端末装置から上記センター装置に送信されるアップストリ一ムデ一夕を生成するためのアップストリームデ一夕処理を行なうステップ（b ) と、

上記ステップ（a ) ， ( b ) における処理内容の少なくとも一部を記憶装置に記憶しておくステップ（c ) とを含み、

上記ステップ（a ) 及びステップ（b ) は、上記ダウンストリームデ一夕処理とアップストリームデータ処理とを、上記記憶装置に記憶されている相互の処理内容を参照しながら行なう処理を含んでいる，双方向通信制御方法。

1 4 . 請求項 1 3の双方向通信制御方法において、

上記ステップ（a ) は、上記ダウンストリームデータの構文解析，ヘッダ解析及びデータフォーマット変換を行なう基本処理を含んでおり、

上記基本処理を、上記アップストリームデータ処理の処理内容を参照しながら行なう，双方向通信制御方法。

1 5 . 請求項 1 3又は 1 4の双方向通信制御方法において、

上記ステップ（b ) は、複数のアップストリームデ一夕を 1つのデ一夕に連結して、連結された 1つのデ一夕に連結フレームヘッダを付加する連結フレームへッダ付加処理を含んでおり、

上記連結フレームヘッダ付加処理を、上記アップストリームデータ処理の処理内容を参照しながら行なう，双方向通信制御方法。

1 6 . 請求項 1 3〜 1 5のうちいずれか 1つの双方向通信制御方法において、上記ステップ（b ) は、 1つのアップストリームデ一夕を複数の部分に分割して、分割された複数の部分にそれそれ分割フレームヘッダを付加する処理を行なう分割フレームヘッダ付加を含んでおり、

上記分割フレームヘッダ付加処理を、上記ダウンストリームデータの処理内容を参照しながら行なう，双方向通信制御方法。