WO2004109843A1

WO2004109843A1 - 電力分配合成回路

Info

Publication number: WO2004109843A1
Application number: PCT/JP2004/007739
Authority: WO
Inventors: Kohji Matsunaga
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2003-06-03
Filing date: 2004-05-28
Publication date: 2004-12-16
Anticipated expiration: 2005-12-03
Also published as: US20060279378A1; JPWO2004109843A1; US7518468B2

Abstract

第１のポートから入力する信号を第２及び第３のポートへ分配出力し、かつ、第２及び第３のポートから入力する信号を合成して第１のポートへ出力するために用いられる電力の分配合成回路である。電力分配合成回路１０の伝送線路１１は、一方の端部１をポートＰ１に、また、他方の端部２をポートＰ２、Ｐ３にそれぞれ接続して、入力信号を分配・合成している。伝送線路１２は、一方の端部を伝送線路１１の端部２に直結し、他方の端部３をポートＰ３に接続して、伝送線路１１と一体化できる。この構成により小型化されるのでコストの低減ができる。更に、このような構成により、ポートＰ１から入力した信号は伝送線路１１の端部２で二分割され、一方の信号はポートＰ２に送られ、他方の信号は伝送線路１２を介してポートＰ３に送られる。信号の波長λに対して、伝送線路１２の電気長をλ／２またはλ／４とすることで分配後の信号の位相差を１８０度または９０度に、また、伝送線路１１の電気長をλ／４とすることで三つの入出力ポート全てを同じ入出力インピーダンスにできる。

Description

電力分配合成回路技術分野

この発明は、一方に第 1の入出力ポートを備え、他方に第 2及び第 3の入出力ポートを備える電力分配合成回路に関する。その電力分配合成回路では、第 1の入出力ポートから入力する信号が第 2及び第 3の入出力ポートへ分配され明

る。第 2及び第 3の入出力ポートから入力する信号は合成されて第 1の入出力田

ポートへ出力する。背景技術

従来から、この種の電力分配合成回路は、電力の分配合成が必要となる高周波電力増幅器またはミキサ回路に対して数多く使用されている。

例えば、日本公開特許 ·特開平 1 1一 1 2 7 0 0 4号公報仕様書では、小型で振幅バランスが取れた高周波回路が開示されている。しかしながら、その高周波回路は占有面積を縮小して、小型化することが求められるという点で好ましくない。

例えば、第 1図にその仕様書に記載された高周波回路を示す。図示される電力分配合成器 2 1は、一方に入出力ポート P 1を接続し、他方に伝送線路 2 2 , 2 3を介して入出力ポート P 2， P 3を接続している。

ここで、三つの入出力ポート P 1〜P 3それぞれの入出力インピーダンスは 5 0オーム、また、伝送線路 2 2、 2 3それぞれの特性インピーダンスは 5 0 オームである。また、伝送線路 2 2、 2 3は線路長差 0を電気長の差として有している。また、その仕様書に示されている図面では、この第 1図と同じく伝送線路 2 2に直列に抵抗 2 4が接続されている。

この状態で、入出力ポート P 1から入力した信号は電力分配合成回路 2 1により二つに分配され、それぞれの出力は二分の一に低減される。半減出力となつた一方の信号は伝送線路 2 2を介して入出力ポート P 2に達する。他方の信号は伝送線路 2 3を介して入出力ポート P 3に達する。伝送線路 2 2、 2 3は線路長差 0を有している。そのため、入出力ポート P 2， P 3それぞれに伝わる信号の大きさは同じである力位相差は電気長差 Θ分だけずれる。例えば「 Θ」が「0」場合、信号の位相差は「0」となる。また、「0」が信号波長えの「1 Z 4」の場合、位相差は 9 0度となる。更に「θ」が信号波長；の Γ ΐ / 2 j の場合、位相差は 1 8 0度となる。

他方、入出力ポート P 2 , P 3から入力した信号は、伝送線路 2 2、 2 3を介して電力分配合成器 2 1により合成され、入出力ポート P 1から出力される。このような電力分配合成器 2 1はウィルキンソン型により構成されることが多い。しかし、その用途によりブランチライン型またはラットレース型が使用される。

また、第 1図で挿入される抵抗 2 4は、分配の際に伝送線路の抵抗差を補償して伝送損失差及び振幅差を無くしている。この結果、パランスの取れた回路が形成されている。

上述した構成を有する電力分配合成回路では、ウィルキンソン型、ブランチライン型、またはラットレース型に限らず、増幅器全体に占める専有面積が大きいので、コスト高が免れない。その理由は、例えば、最も占有面積の小さなウィルキンソン型でも、信号の波長 λの少なくとも「二分の一」電気長の伝送線路を有しているからである。更に、振幅差調整及び位相差調整のための抵抗及び伝送線路を備えるので、大型化は避けられない。

従って、本発明は、このような問題点を解決し、単純回路で構成して小型化を図り、コスト低減を実現できる電力分配合成回路を提供することを目的としている。発明の開示

本発明による電力分配合成回路は、第 1の入力された信号を第 1及び第 2の分配された信号に分配し、第 2及び第 3の入力される信号を合成し合成された信号を出力する電力分配合成回路において、前記第 1の入力信号を入力される第 1のポート（P 1 ) と第 2のポート（P 2 ) と第 3のポート（P 3 ) と伝送線路部（1 1 + 1 2 ) とを備える。その伝送線路部は、一体化されており、前記第 1、前記第 2、及び前記第 3のポートに接続され、前記第 1のポートに入力された前記第 1の入力信号を前記第 1及び前記第 2の分配された信号に分配し、前記第 1及び前記第 2の分配された信号を前記第 2及び前記第 3のポートに出力する。また、前記伝送線路部は、前記第 2及び前記第 3のポートに前記第 2及び前記第 3の入力信号が入力されると、前記第 2及び前記第 3の入力信号を合成し、前記合成された信号を前記第 1のポートに出力するものである。また、前記伝送線路部は、前記第 1のポートに接続された第 1の端部（1 ) と前記第 2のポートに交流的に接続された第 2の端部（2 ) とを有する第 1の伝送線路（1 1 ) と、前記第 1の伝送線路の前記第 2の端部に接続された一端部と、前記第 3のポートに交流的に接続された他端部（3 ) とを有する第 2の伝送線路（1 2 ) とを備えることが望ましい。

従って、第 1の伝送線路の電気長を信号波長; Lの「1 / 4」とすることにより三つのすべての入出力ポートを同じ入出力ィンピーダンスにすることができる。また、伝送線路の一端にある二つの入出力ポートのうちのひとつに、電気長が信号波長; Lの「1 / 2」の伝送線路を接続することにより分配後の信号の位相差を 1 8 0度にすることができ、また電気長が信号波長えの「1 Z 4」の伝送線路を接続することにより分配後の信号の位相差を 9 0度にすることができる。

また、前記第 1及び第 2の伝送線路は一体化されていること、更に、基板上に形成されたマイクロストリップ線路として形成されることにより、一層の小型化を図ることができる。

このように、三つの入出力ポートに対して一つまたは二つの伝送線路のみで分配合成回路を構成できるので、回路及び製造の単純化を図ることが可能であり、小型化によるコスト低減を実現することができる。更に、分配の際に、振幅を等分配しかつ位相差を任意に変えることができるうえ、回路の全体を小型ィ匕してコストを低減させることができる。図面の簡単な説明

第 1図は、従来における機能プロックの一例を示す図であり、

第 2図は、本発明による機能プロックの実施の一形態を示す図であり、第 3図は、第 2図の回路を基板上に具体化した実施の一形態を示す図であり、第 4図は、第 3図に基づいて実測した周波数対応の振幅差を示す図であり、第 5図は、第 3図に基づいて実測した周波数対応の位相差を示す図である。発明を実施するための最良の形態

本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。第 2図は、本発明の実施の一形態を示す機能ブロック図である。第 2図に示された電力分配合成回路では、三つの入出力ポート P 1〜P 3に対して二つの伝送線路 1 1 , 1 2を備えている。

伝送線路 1 1は、第 1の伝送線路として線路長 aを有している。伝送線路 1 1は、一方の端部を入出力ポート P 1に接続し、他方の端部を入出力ポート P 2に接続している。伝送線路 1 2は、第 2の伝送線路として線路長 bを有している。伝送線路 1 2は、一方の端部を入出力ポート P 2に直結し、他方の端部を入出力ポート P 3に接続している。

第 1とする入出力ポート P 1から入力した信号は、第 2とする入出力ポート P 2に接続する伝送線路 1 1の端部で二分割される。その一方の信号は入出力ポート P 2に送られる。またその他方の信号は伝送線路 1 2を介して第 3とする入出力ポート P 3に送られる。伝送線路 1 2の電気長により、入出力ポート P 2， P 3それぞれに出力される信号の振幅は等しく分配されるが、信号の波長えに対する位相差は「b /え」分だけずれる。伝送線路 1 2の電気長 bが

「ぇ 2」の場合、分配後の信号の位相差は 1 8 0度になる。また、その電気長わが「え Ζ 4」の場合、分配後の信号の位相差は 9 0度になる。

このように、伝送線路 1 2の電気長 bを変更することにより任意の位相差の信号を入出力ポート P 2， P 3の間で出力することができる。伝送線路 1 1'の電気長 aが「 λ Z 4」の場合、伝送線路 1 1はインピーダンス変換線路としての機能を持つ。例えば、入出力ポート Ρ 1〜Ρ 3それぞれが入出力インピーダンス Ζ Οを有し、かつ伝送線路 1 2が特性インピーダンス Ζ 0を有するものとする。この条件では「 λ / 4」線路の伝送線路 1 1の特性ィンピーダンスは、「伝送線路 1 2の特性インピーダンスを平方根で除した値」すなわち「Ζ 0 Ζ " 2」と一意的に決定される。

次に、第 3図を参照して、本発明の電力分配合成回路 1 0における具体的な実施の一構成について説明する。 '

伝送線路 1 1は線路長 aを有している。伝送線路 1 1は、一方の端部 1を入出力ポート P 1に導体線路を介して接続し、他方の端部 2を入出力ポート P 2 に例えばキャパシタ 1 3及び導体線路を介して接続している。伝送線路 1 2は線路長 bを有している。伝送線路 1 2は、一方を伝送線路 1 1の端部 2に直結し、他方の端部 3を入出力ポート P 3に例えばキャパシタ 1 4及び導体線路を介して接続している。

入出力ポート P 1から入力した信号は伝送線路 1 1の端部 2で二分割される。その信号の一方は入出力ポート P 2に送られ、他方は伝送線路 1 2を介して入出力ポート P 3に送られる。

入出力ポート P 1〜P 3のそれぞれと接続される端部 1〜3のそれぞれは、入出力インピーダンス Z 0を有している。図示される伝送線路 1 1の線路長 a は使用周波数の波長えの「 1 Z 4」であり、伝送線路 1 2の線路長 bは使用周波数の波長; Iの「1 / 2」である。この場合、伝送線路 1 1の特性インピーダンスは「Z 0 /^ 2」であり、伝送線路 1 2の特性インピーダンスは「Z 0」である。この条件により入出力ポート P 1から入力した信号は伝送線路 1 1の端部 2で分割され、その信号の振幅は入出力ポート P 2， P 3に等分配される。また、第 3図に示される電力分配合成回路 1 0では、伝送線路 1 1 , 1 2が基板上にマイクロストリップ線路により伝送線路部として一体化形成されている。マイクロストリップ線路を実現する基板としては、アルミナ基板、テフ口ン（登録商標）基板等がある。

第 4図及び第 5図は、第 3図で示された電力分配合成回路 10により信号の伝送を実施した際に得られた伝送特性結果を示している。

第 4図は、入出力ポート P 1から入力した信号が入出力ポート P 2及び入出力ポート P 3に出力される際のデータである。第 4図では、入出力ポート P 2 と入出力ポート P 3との間における信号の振幅差が、周波数に対応して示されている。図示される例では、中心周波数は 3. 2 GHzであり、振幅差は周波数 2. 9 GHzから 3. 3 GHzまでにわたって 1 dB以下であることを得ている。

第 5図は、入出力ポート P 1から入力した信号が入出力ポート P 2及び入出力ポート P 3に出力される際のデータである。第 5図では、入出力ポート P 2 と入出力ポート P 3との間における信号の位相差が、周波数に対応して示されている。図示される例では、中心周波数は 3. 2 GHzであり、位相差も中心周波数 3. 2 GHzの近傍で 180度であることが確認されている。

以上説明したように本発明によれば、分配の際に、振幅を等分配しかつ位相差を任意に変えることができるうえ、回路の全体を小型化してコストを低減させることができる。産業上の利用の可能性

以上のように、本発明にかかる電力分配合成回路は、電力の分配合成としてかつ電力増幅器としてのみならず、ミキサー等の分配合成回路としても適用可能である。

Claims

請求の範囲

1. 第 1の入力信号を第 1及び第 2の分配された信号に分配し、第 2及び第 3の入力信号を合成し合成された信号を出力する電力分配合成回路において、前記第 1の入力信号を入力される第 1のポート（P 1) と、

第 2のポート（P 2) と、

第 3のポート（P 3) と、

前記第 1、前記第 2、及び前記第 3のポートに接続され、前記第 1のポートに入力された前記第 1の入力信号を前記第 1及び前記第 2の分配された信号に分配し、前記第 1及び前記第 2の分配された信号を前記第 2及び前記第 3のポートに出力する伝送線路部（1 1 + 12) とを備え、

前記伝送線路部は、前記第 2及び前記第 3のポートに前記第 2及び前記第 3 の入力信号が入力されると、前記第 2及び前記第 3の入力信号を合成し、前記合成された信号を前記第 1のポートに出力するものである

ことを特徴とする電力分配合成回路。

2. 請求項 1に記載の電力分配合成回路において、

前記伝送線路部は、

前記第 1のポートに接続された第 1の端部（1) と前記第 2のポートに交流的に接続された第 2の端部（2) とを有する第 1の伝送線路（1 1) と、前記第 1の伝送線路の前記第 2の端部に接続された一端部と、前記第 3のポートに交流的に接続された他端部（3) とを有する第 2の伝送線路（12) とを

備えていることを特徴とする電力分配合成回路。

3. 請求項 2に記載の電力分配合成回路において、前記第 1の伝送線路は前記信号の波長; Iの四分の一の電気長を有することを特徴とする電力分配合成回路。

4. 請求項 2に記載の電力分配合成回路において、前記第 2の伝送線路は前記信号の波長 λの四分の一の電気長を有することを特徴とする電力分配合成回路。

5 . 請求項 2に記載の電力分配合成回路において、前記第 2の伝送線路は前記信号の波長 λの二分の一の電気長を有することを特徴とする電力分配合成回路。

6 . 請求項 2に記載の電力分配合成回路において、前記第 1及び第 2の伝送線路は一体化されていることを特徴とする電力分配合成回路。

7 . 請求項 2に記載の電力分配合成回路において、前記第 1及び第 2の伝送線路は基板上に形成されたマイクロストリップ線路であることを特徴とする電力分配合成回路。