WO2004093310A1 - バイアス動作装置及び増幅器及び高周波増幅器及びバイアス動作装置の製造方法 - Google Patents

バイアス動作装置及び増幅器及び高周波増幅器及びバイアス動作装置の製造方法 Download PDF

Info

Publication number
WO2004093310A1
WO2004093310A1 PCT/JP2003/004888 JP0304888W WO2004093310A1 WO 2004093310 A1 WO2004093310 A1 WO 2004093310A1 JP 0304888 W JP0304888 W JP 0304888W WO 2004093310 A1 WO2004093310 A1 WO 2004093310A1
Authority
WO
WIPO (PCT)
Prior art keywords
bias
bipolar transistor
fluctuation
amplifier
operating
Prior art date
Application number
PCT/JP2003/004888
Other languages
English (en)
French (fr)
Inventor
Yoshikazu Yoshida
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to PCT/JP2003/004888 priority Critical patent/WO2004093310A1/ja
Publication of WO2004093310A1 publication Critical patent/WO2004093310A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil

Definitions

  • Bias operating device amplifier, high-frequency amplifier, and method of manufacturing bias operating device
  • the present invention relates to an operating device that operates by receiving a bias from a bias supply circuit.
  • a bias supply circuit For example, it relates to a high-frequency amplifier having a bias supply circuit.
  • FIG. 6 is a diagram showing a conventional technique.
  • the conventional technique will be described with reference to FIG.
  • FIG. 6 is a diagram showing a circuit configuration of a conventional high-frequency amplifier.
  • a high-frequency signal input from the input terminal 1 is amplified by the bipolar transistor 6 for amplification. Then, the amplified high-frequency signal is taken out from the output terminal 2.
  • a DC bias is supplied from a constant voltage source 3 to a collector terminal via a bias feed inductor 5.
  • a DC bias is supplied to the base terminal by a current mirror bias circuit 11.
  • the bias feed resistor 14 a is inserted to make the impedance of the current mirror-bias circuit 11 seen from the input terminal 1 high. This bias feed resistor 14a improves the noise characteristics of the high-frequency amplifier.
  • the bias feed resistor 14 b is inserted to balance the current mirror configuration.
  • the current mirror bias circuit 11 is a bipolar transistor for reducing the variation of the voltage-current conversion coefficient (0) of the bias bipolar transistor 7, the amplifying bipolar transistor 6, and the bias bipolar transistor 7. It has a transistor 9 and a constant current source 10.
  • the conventional high-frequency amplifier includes a bypass capacitor 4 that short-circuits a high-frequency signal in parallel with the constant voltage source 3.
  • Japanese Patent Application Laid-Open No. 9-246964 discloses a technique of supplying a bias current by connecting a diode cathode to the base of a high-frequency amplification transistor.
  • the above-mentioned Japanese Patent Application Laid-Open No. 9-260964 merely discloses a technique for preventing a change in a passing phase by compensating a junction capacitance by a change in a voltage applied to the diode.
  • a technique for preventing a decrease in base potential and improving saturation characteristics is not disclosed.
  • An object of the present invention is to improve the saturation characteristics of a high-frequency amplifier when a high-power high-frequency signal is input.
  • Another object of the present invention is to improve mass productivity when integrating a high-frequency amplifier. Disclosure of the invention
  • a bias operation device includes: an operation element that operates by inputting a signal accompanied by power fluctuation;
  • a bias supply circuit that supplies a bias for operating the operation element to the operation element
  • the bias supply circuit includes:
  • a bias fluctuation suppressing unit configured to suppress a fluctuation caused in a bias due to a power fluctuation of a signal input to the operation element.
  • bias fluctuation suppressing unit It is characterized in that a fluctuation in bias voltage caused by a fluctuation in power of a signal input to the operating element is suppressed.
  • the rectifying element It is characterized by including a rectifying element.
  • the rectifying element is characterized by including a rectifying element.
  • a bias operation device includes: an operation element that operates by inputting a signal accompanied by power fluctuation;
  • a bias voltage for supplying a bias current for operating the operating element to the operating element is supplied.
  • a bias current supply circuit for supplying a bias current for operating the operating element to the operating element.
  • the bias current supply circuit includes:
  • An input unit for inputting a bias current having a predetermined potential and including a noise component, and an output unit having a predetermined potential for outputting the input bias current to the operating element;
  • a bias fluctuation suppressing unit configured to prevent the output unit from outputting a noise component included in the bias current input by the input unit, and to suppress a potential difference between the input unit and the output unit;
  • the method of manufacturing a bias operating device may further include a step of: A bias fluctuation suppressing unit for suppressing a fluctuation in a bias for operating the operation element due to a power fluctuation of a signal to be generated is formed in a part of the bias supply circuit.
  • a high-frequency amplifier according to the present invention includes: a semiconductor amplifying element formed of a semiconductor and receiving and amplifying a high-frequency signal;
  • a bias supply circuit for supplying a bias for operating the semiconductor amplifier
  • a bias fluctuation suppressing unit that suppresses a bias voltage fluctuation caused by a bias current fluctuation caused by a power fluctuation of a high-frequency signal input to the semiconductor amplification element when the bias supply circuit supplies a bias to the semiconductor amplification element; It is characterized by having.
  • An amplifier according to the present invention includes a first bipolar transistor whose emitter is grounded and receives and amplifies a signal;
  • a cathode is connected to a base of the first bipolar transistor, and an anode is connected to an emitter of a second bipolar transistor constituting a current mirror bias circuit for supplying a DC bias to the first bipolar transistor.
  • the cathode is connected to the base of a third bipolar transistor constituting the current mirror bias circuit, and the anode is connected to the emitter of the second bipolar transistor constituting the current mirror bias circuit and the first diode.
  • a second diode connected to the anode of the
  • the base of the second bipolar transistor is connected to a collector of the third bipolar transistor and a constant current source for supplying a constant current, and a collector of the second bipolar transistor is connected to a power supply for supplying a voltage.
  • the emitter of the third bipolar transistor is grounded.
  • the amplifier may include at least one of the first diode and the second diode, a bipolar transistor having a short circuit between a base and a collector, and a bipolar transistor having a short circuit between a base and an emitter. It is characterized by having been replaced by at least one of Suyu. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is a diagram showing a configuration of the amplifier 100 according to the first embodiment.
  • FIG. 2 is a diagram showing a configuration of the amplifier 200 according to the second embodiment.
  • FIG. 3 is a circuit diagram showing a configuration of the high-frequency amplifier 300 according to the third embodiment.
  • FIG. 4 is a diagram showing characteristics of the diode.
  • FIG. 5 is a circuit diagram showing a high-frequency amplifier 400 according to the fourth embodiment.
  • FIG. 6 is a diagram showing a conventional technique. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a conceptual diagram showing a configuration of the amplifier 100 according to the first embodiment.
  • the bias supplied from the bias supply circuit 110 may fluctuate with the fluctuation of the power of the high-frequency input signal 122 inputted from the input terminal 122.
  • the amplifier 100 has a configuration in which the fluctuation of the bias is suppressed.
  • the amplifier 100 is assumed to suppress the fluctuation of the bias voltage. However, it is not limited to this.
  • the amplifier 100 may be used for suppressing the fluctuation of the bias current.
  • the amplifier 100 includes a bias supply circuit 110 and a semiconductor amplifying element 120 (an example of an operating element).
  • the bias supply circuit 110 includes a bias fluctuation suppressing unit 111.
  • the semiconductor amplifying element 120 has an input terminal 122 and an output terminal 123.
  • the bias supply circuit 110 supplies a bias to the semiconductor amplifier 120.
  • the semiconductor amplifying element 120 operates by receiving a bias from the bias supply circuit 110. That is, the semiconductor amplifying element 120 receives and amplifies a high-frequency input signal 122 from the input terminal 122. Then, the semiconductor amplifying element 120 outputs the amplified output signal 124 from the output terminal 123.
  • the bias fluctuation suppressing unit 111 suppresses the fluctuation occurring in the bias.
  • the bias fluctuation suppressing unit 111 suppresses the fluctuation occurring in the bias, the semiconductor amplifying element can operate stably.
  • the amplifier 100 can be grasped not only as a device called an amplifier but also as a method for manufacturing an amplifier.
  • Amplifier 100 can be manufactured as follows.
  • a bias fluctuation suppressing unit 111 As a part of a bias supply circuit 110 that supplies a bias to a semiconductor amplifying element 120 that operates by inputting a signal accompanied by a power fluctuation, a bias fluctuation suppressing unit 111 is formed and manufactured.
  • the bias fluctuation suppressing unit 111 suppresses a fluctuation generated in a bias for operating the semiconductor amplifier 120 due to a power fluctuation of a signal input to the semiconductor amplifier 120.
  • the amplifier 100 according to Embodiment 1 includes the bias fluctuation suppressing unit 111, the operation of the semiconductor amplifying element 120 can be stabilized.
  • the amplifier 100 according to the first embodiment includes the bias fluctuation suppressing unit 111, the fluctuation of the bias voltage is suppressed, and the operation of the semiconductor amplifying element 120 is stabilized. can do.
  • the amplifier 100 according to the first embodiment has the bias fluctuation suppression. Since the control unit 11 is provided, fluctuation in bias voltage can be suppressed, and the amplification factor can be improved.
  • Embodiment 2
  • FIG. 2 is a conceptual diagram showing a configuration of the amplifier 200 according to the second embodiment.
  • the amplifier 200 is characterized in that a noise component included in the bias current is prevented from being supplied to the semiconductor amplifying element 220. Further, the amplifier 200 suppresses the expansion of the potential difference between the bias current input section 211 and the bias current output section 2113.As shown in FIG. It includes a bias current supply circuit 210 and a semiconductor amplifying element 220 (an example of an operating element).
  • the bias current supply circuit 210 includes a bias current input unit 211 (an example of an input unit), a bias fluctuation suppressing unit 211, and a bias current output unit 211.
  • the semiconductor amplifying element 220 has an input terminal 222 and an output terminal 222.
  • the bias current supply circuit 210 supplies a bias current to the semiconductor amplifier element 220.
  • the semiconductor amplifying element 220 operates by receiving a bias current from the bias current supply circuit 210.
  • the semiconductor amplifying element 220 receives and amplifies a high-frequency input signal 222 from an input terminal 222.
  • the semiconductor amplifying element 220 outputs the amplified output signal 222 from the output terminal 222.
  • the bias current input section 211 of the bias current supply circuit 210 receives a bias current including a noise component.
  • the bias fluctuation suppressing unit 212 inputs the bias current including the noise component input by the bias current input unit 211.
  • the bias fluctuation suppressing unit 2 1 2 prevents the input noise component from being output to the output unit. Therefore, a bias current that does not include a noise component is supplied from the bias current output unit 21 to the semiconductor amplifying element 220.
  • the bias current input unit 211 and the bias current output unit 211 have a predetermined potential. Then, when the bias current increases, the bias fluctuation suppressing unit 2 12 suppresses an increase in the potential difference between the bias current input unit 2 11 and the bias current output unit 2 13. Therefore, even when the high-frequency input signal 2 21 increases and the bias current increases, the change in the potential difference between the bias current input section 2 11 and the bias current output section 2 13 due to the increase in the bias current is suppressed. Can be.
  • the amplifier 200 according to the second embodiment includes the bias fluctuation suppressing unit 2 12, noise characteristics can be improved.
  • Embodiment 3 As described above, since the amplifier 200 according to the second embodiment includes the bias fluctuation suppressing unit 2 12, noise characteristics can be improved.
  • FIG. 3 shows a circuit of a high-frequency amplifier 300 according to the third embodiment.
  • the high-frequency amplifier 300 is a specific example of the configuration shown in the first embodiment.
  • a feature of the high-frequency amplifier 300 is that a current mirror bias circuit 11 (an example of a bias supply circuit) is used to prevent a decrease in the base potential (bias voltage) of the amplifying bipolar transistor 6 (an example of an operating element).
  • the use of a bias diode 8a (an example of a bias fluctuation suppressing unit) was used.
  • the high-frequency amplifier 300 includes the following components. That is, the high-frequency amplifier 300 is composed of a high-frequency signal input terminal 1, a high-frequency signal output terminal 2, a constant voltage source 3, a bypass capacitor 4 for short-circuiting the high-frequency signal 4, and a collector of the amplifying bipolar transistor 6 from the constant voltage source 3.
  • a bias feed inductor 5 that supplies a DC bias to the terminal, an amplifying bipolar transistor 6 whose emitter terminal is grounded, a bias bipolar transistor 7, and a bias that supplies a DC bias to the base terminal of the amplifying bipolar transistor 6.
  • the current mirror bias circuit 11 is configured as follows. That is, the bipolar transistor 7 for bias, the diode 8a for bias, the diode 8b for bias, the bipolar transistor 9, and the constant current source 10 constitute a current mirror bias circuit 11. ing.
  • the emitter bipolar transistor 6 (an example of the first bipolar transistor) is grounded.
  • the amplifying bipolar transistor 6 inputs a high-frequency signal from the input terminal 1, amplifies the input high-frequency signal, and outputs the amplified high-frequency signal from the output terminal 2.
  • a bias diode 8a (an example of a first diode) is connected to the base of the bipolar transistor 6 for amplification.
  • Bipolar transistor Reference numeral 9 denotes a power lent mirror bias circuit 11 for supplying a DC bias to the bipolar transistor 6 for amplification.
  • the bipolar transistor 9 has a function of reducing the variation of the voltage-current conversion coefficient () 3) between the bias bipolar transistor 7 and the amplifying bipolar transistor 6.
  • the bias diode 8b (an example of a diode 2) has a cathode connected to the base of the bias bipolar transistor 7 (an example of a third bipolar transistor).
  • the bipolar transistor 7 for bias constitutes a current mirror-bias circuit 11.
  • the anode of the bias diode 8b is connected to the emitter of the bipolar transistor 9 forming the current mirror bias circuit 11 and the anode of the bias diode 8a.
  • the base of the bipolar transistor 9 is connected to the collector of the bias bipolar transistor 7 and the constant current source 10.
  • the collector of the bipolar transistor 9 is connected to the constant voltage source 3. Further, the emitter of the bipolar transistor for bias 7 is grounded.
  • the high-frequency amplifier 300 amplifies the high-frequency signal input from the input terminal 1 with the bipolar transistor 6 for amplification. Then, the high-frequency amplifier 300 outputs the amplified high-frequency signal from the output terminal 2. In order to operate the bipolar transistor 6 for amplification, it is necessary to supply a DC bias to the collector and the base terminal of the bipolar transistor 6 for amplification.
  • the collector is supplied with a DC bias voltage from a constant voltage source 3 via a bias feed inductor 5.
  • the base terminal is connected to the bias mirror 11 from the current mirror bias circuit 11.
  • a DC bias is supplied via diode 8a.
  • the base terminal of the amplifying bipolar transistor 6 is connected from the current mirror bias circuit 11 to the bias feed diode 8a in the forward direction. Therefore, the base potential of the amplifying bipolar transistor 6 is kept constant by the characteristics (described later) of the diode shown in FIG. Therefore, even if the bias current supplied from the current mirror bias circuit 11 increases, the base potential is kept constant.
  • the diode has the characteristics shown in FIG. Figure 4 shows the relationship between diode voltage and current.
  • the horizontal axis is the voltage applied to the diode.
  • the vertical axis is the current flowing through the diode. That is, the diode has the characteristic that the change in the voltage V is very small with respect to the change in the current I. For example, in FIG. 4, when the base current increases from I1 to I2, the voltage changes from V1 to V2, but the voltage change V2 to V1 is extremely small.
  • the present high-frequency amplifier can obtain a high saturation characteristic by suppressing a decrease in the base potential.
  • the bias diode 8a by using the bias diode 8a, the noise of the high-frequency amplifier 300 according to the third embodiment can be improved.
  • the biasing diode 8a and the biasing diode 8b are connected to the PN in the same manner as the bipolar transistor 6 such as the other bipolar transistor 6 for amplification and the bipolar transistor 7 for biasing. Element. Therefore, the operation of the high-frequency amplifier 300 is stable when integrated, so that it is suitable for mass production.
  • the high-frequency amplifier 300 uses a diode, a simple configuration can be used to suppress the fluctuation of the base potential and prevent the deterioration of the saturation characteristics of the bipolar transistor 6 for amplification.
  • the high-frequency amplifier 300 includes the bias diode, it is possible to prevent the deterioration of the saturation characteristics of the amplifying bipolar transistor 6 even when a high-power high-frequency signal is input. .
  • the amplifier including the current mirror bias circuit 11 includes the bias diode 8a and the bias diode 8b, it is possible to prevent the saturation characteristic of the amplifying bipolar transistor 6 from deteriorating. . Further, since the bias diode 8a and the bias diode 8b are provided, the noise characteristics of the high-frequency amplifier 300 can be improved. Embodiment 4.
  • FIG. 5 shows a high-frequency amplifier 400 according to the fourth embodiment.
  • FIG. 5 differs from FIG. 3 showing the third embodiment in the following points. That is, the bias diode 8 a and the bias diode 8 b are connected to the bias bipolar transistor 13 a having the base and collector short-circuited, and the bias bipolar transistor 13 b having the base and collector short-circuited. Has been replaced. Also, an oscillation prevention capacitor 12 is added. Note that the oscillation preventing capacitor 12 is not provided as in the third embodiment. No problem.
  • the high-frequency amplifier 400 uses the bias diode 8a and the bias diode 8b. The same effect as that of the third high-frequency amplifier 300 is generated.
  • a bipolar transistor having a base and an emitter short-circuited may be used instead of the bias bipolar transistor 13a and the bias bipolar transistor 13b. This is because a bipolar transistor having a short circuit between the base and the emitter functions similarly to a diode.
  • Diodes are simpler in structure than bipolar transistors. Therefore, it is desirable to use the bias diode 8a and the bias diode 8b.
  • the present invention is not limited to this, and any combination of a diode, a bipolar transistor having a short circuit between a base and a collector, and a bipolar transistor having a short circuit between a base and an emitter may be used.
  • a bipolar transistor with a short between base and collector is used instead of the bias diode 8a
  • a bipolar transistor with a short between base and emitter is used instead of the bias diode 8b. It does not matter. In this case, the same effect as in Embodiment 3 can be obtained.
  • the high-frequency amplifier 400 can use a bipolar transistor in addition to the diode, the range of selection when configuring the high-frequency amplifier 400 can be widened.
  • the provision of the bias fluctuation suppressing section makes it possible to stabilize the operation of the semiconductor amplifying element (an example of the operating element).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

　大電力の高周波信号が入力したときの高周波増幅器の飽和特性の改善を目的とする。また、高周波増幅器を集積化するときの量産性の向上を目的とする。バイアス供給回路１１０は、半導体増幅素子１２０を動作させるバイアスを供給する。バイアスを供給された半導体増幅素子１２０は、入力端子１２２から高周波の入力信号１２１を入力して増幅し、出力端子１２３から出力する。高周波の入力信号１２１の電力が増大してバイアス供給回路１１０から半導体増幅素子１２０へ供給されるバイアスが変動する場合に、バイアス変動抑制部１１１がバイアスに生じる変動を抑制する。

Description

明 細 書 バイアス動作装置及び増幅器及び高周波増幅器及びバイアス動作装置の 製造方法 技術分野
本発明は、 バイアス供給回路からバイアスの供給を受けて動作する動 作装置に関する。 例えば、 バイアス供給回路を備えた高周波増幅器に関 する。 背景技術
図 6は、 従来の技術を示す図である。 以下、 図 6を用いて従来の技術 について説明する。
図 6は、 従来の高周波増幅器の回路構成を示す図である。 図 6に示す 従来の高周波増幅器は、 入力端子 1から入力した高周波信号を、 増幅用 バイポーラトランジスタ 6により増幅する。 そして、 増幅した高周波信 号を出力端子 2から取り出す。 ここで、 増幅用バイポーラトランジスタ 6を動作させるためには、 増幅用バイポーラトランジスタ 6のコレクタ とベース端子とに、 直流バイアスを供給する必要がある。 図 6では、 コ レク夕端子には、 バイアスフィード用インダク夕 5を介して、 定電圧源 3により直流バイアスが供給される。 また、 ベース端子には、 カレント ミラ一バイアス回路 1 1により、 直流バイアスが供給される。
図 6において、 バイアスフィード用抵抗 1 4 aは、 入力端子 1からみ たカレントミラ一バイアス回路 1 1のインピーダンスを高く見せるため に揷入している。 このバイアスフィード用抵抗 1 4 aにより、 本高周波 増幅器はノイズ特性が改善される。 バイアスフィード用抵抗 1 4 bは、 カレントミラー構成のバランスを とるために揷入されている。
上記のような従来の高周波増幅器では、 入力端子 1から入力する高周 波信号の電力が大きぐなると、 増幅用バイポーラトランジスタ 6のべ一 ス電流が増加し、 カレントミラーバイアス回路 1 1から供給されるバイ ァス電流が増加する。 このバイアス電流が増加するため、 バイアスフィ —ド用抵抗 1 4 aにおいて電圧降下が生じ、 増幅器用バイポーラトラン ジス夕 6のベース電位が低下してしまう。 そのため、 高周波増幅器の飽 和特性が劣化するという問題がある。 なお、 図 6のように、 カレントミ ラーバイアス回路 1 1は、 バイアス用バイポーラトランジスタ 7、 増幅 用バイポーラトランジスタ 6とバイアス用バイポーラトランジスタ 7の 電圧一電流変換係数 （0 ) のばらつきを低減させるためのバイポーラト ランジス夕 9、 及び定電流源 1 0を備えている。
また、 従来の高周波増幅器は、 定電圧源 3と並列に高周波信号を短絡 するバイパスコンデンサ 4を備えている。
特開平 9— 2 6 0 9 6 4号公報では、 高周波増幅用のトランジスタの ベースに、 ダイォードのカソ一ドを接続してバイアス電流を供給する技 術が開示されている。 しかし、 前記の特開平 9— 2 6 0 9 6 4号公報は 、 前記ダイオードにかかる電圧の変化によりジャンクション容量を補償 することで通過位相の変動を防止する技術を開示しているにすぎない。 ベース電位の低下を防止して飽和特性を改善する技術は開示されていな い。
本発明は、 大電力の高周波信号が入力したときの高周波増幅器の飽和 特性の改善を目的とする。
また、 本発明は、 高周波増幅器を集積化するときの量産性の向上を目 的とする。 発明の開示
この発明に係るバイアス動作装置は、 電力変動を伴う信号を入力して 動作する動作素子と、
前記動作素子を動作させるバイアスを前記動作素子に供給するバイァ ス供給回路とを備え、
前記バイアス供給回路は、
前記動作素子に入力する信号の電力変動によりバイアスに生じる変動 を抑制するバイアス変動抑制部を備えたことを特徴とする。 前記バイアス変動抑制部は、
前記動作素子に入力する信号の電力変動により生じるバイアス電圧の 変動を抑制することを特徴とする。 前記バイアス変動抑制部は、
整流素子を含むことを特徴とする。 前記整流素子は、
ダイォードと、 ベースとコレクタを備えべ一スとコレクタとの間を短 絡させたバイポーラトランジスタと、 ベースとェミッタを備えベースと エミッ夕との間を短絡させたバイポーラトランジスタとのうち少なくと もいずれかであることを特徴とする。 この発明に係るバイアス動作装置は、 電力変動を伴う信号を入力して 動作する動作素子と、
前記動作素子を動作させるバイアス電流を前記動作素子に供給するバ ィァス電流供給回路とを備え、
前記バイアス電流供給回路は、
所定の電位を有しノイズ成分を含むバイアス電流を入力する入力部と 入力した前記バイアス電流を前記動作素子に出力する所定の電位を有 する出力部と、
前記入力部が入力したバイアス電流に含まれるノイズ成分を前記出力 部が出力することを阻止するとともに、 前記入力部と前記出力部との間 の電位差を抑制するバイアス変動抑制部と
を備えたことを特徴とする。 この発明に係るバイアス動作装置の製造方法は、 電力変動を伴う信号 を入力して動作する動作素子に前記動作素子を動作させるバイアスを供 給するバイアス供給回路の一部として、 前記動作素子に入力する信号の 電力変動に伴い前記動作素子を動作させるバイアスに生じる変動を抑制 するバイァス変動抑制部を前記バイァス供給回路の一部に形成すること を特徴とする。 この発明に係る高周波増幅器は、 半導体で形成され高周波信号を入力 して増幅する半導体増幅素子と、
前記半導体増幅素子を動作させるためのバイアスを供給するバイアス 供給回路と、
前記バイアス供給回路が前記半導体増幅素子にバイァスを供給すると きに、 前記半導体増幅素子に入力する高周波信号の電力変動により生じ るバイアス電流変動に伴うバイァス電圧変動を抑制するバイアス変動抑 制部と を備えたことを特徴とする。 この発明に係る増幅器は、 ェミツ夕が接地され信号を入力して増幅す る第 1のバイポーラトランジスタと、
カソ一ドが前記第 1のバイポーラトランジスタのベースに接続され、 アノードが前記第 1のバイポーラトランジスタに直流バイァスを供給す るカレントミラーバイアス回路を構成する第 2のバイポーラトランジス 夕のエミッ夕に接続された第 1のダイォ一ドと、
カソードが前記カレントミラーバイァス回路を構成する第 3のバイポ —ラトランジス夕のベースに接続され、 アノードが前記カレントミラー バイアス回路を構成する第 2のバイポーラトランジスタのェミッタと前 記第 1のダイォ一ドのアノードとに接続された第 2のダイォードとを備 え、
前記第 2のバイポーラトランジス夕のベースは前記第 3のバイポーラ トランジスタのコレクタと一定の電流を供給する定電流源とに接続され 、 前記第 2のバイポーラトランジスタのコレクタは電圧を供給する電源 に接続され、 前記第 3のバイポーラトランジスタのェミッタは接地され たことを特徴とする。 前記増幅器は、 前記第 1のダイオードと前記第 2のダイオードとの少 なくともいずれかを、 ベースとコレクタとの間を短絡したバイポーラト ランジス夕と、 ベースとェミッタとの間を短絡したバイポーラトランジ ス夕との、 すくなくともいずれかに置き換えたことを特徴とする。 図面の簡単な説明
図 1は、 実施の形態 1に係る増幅器 1 0 0の構成を示す図である。 図 2は、 実施の形態 2に係る増幅器 2 0 0の構成を示す図である。 図 3は、 実施の形態 3に係る高周波増幅器 3 0 0の構成を示す回路図 である。
図 4は、 ダイオードの特性を示す図である。
図 5は、 実施の形態 4に係る高周波増幅器 4 0 0を示す回路図である 図 6は、 従来の技術を示す図である。 発明を実施するための最良の形態
実施の形態 1 .
以下に、 図 1を用いて、 実施の形態 1に係る増幅器 1 0 0 (バイアス 動作装置の一例） を説明する。 図 1は、 実施の形態 1に係る増幅器 1 0 0の構成を示す概念図である。
図 1の増幅器 1 0 0では、 入力端子 1 2 2から入力する高周波の入力 信号 1 2 1の電力の変動に伴い、 バイアス供給回路 1 1 0から供給され るバイアスが変動する場合がある。 増幅器 1 0 0は、 バイアスの変動を 抑制する構成を示す。 増幅器 1 0 0は、 バイアス電圧の変動を抑制する ことを想定している。 しかし、 これに限られない。 増幅器 1 0 0は、 バ ィァス電流の変動を抑制する場合でも構わない。
増幅器 1 0 0は、 バイアス供給回路 1 1 0と半導体増幅素子 1 2 0 ( 動作素子の一例） とを備えている。 バイアス供給回路 1 1 0は、 バイァ ス変動抑制部 1 1 1を備えている。 半導体増幅素子 1 2 0は、 入力端子 1 2 2と出力端子 1 2 3とを備えている。
以下に、 動作を説明する。
バイアス供給回路 1 1 0は、 半導体増幅素子 1 2 0へバイアスを供給 する。 半導体増幅素子 1 2 0は、 バイアス供給回路 1 1 0からバイアスの供 給を受けて動作する。 すなわち、 半導体増幅素子 1 2 0は、 入力端子 1 2 2から高周波の入力信号 1 2 1を入力して増幅する。 そして、 半導体 増幅素子 1 2 0は、 出力端子 1 2 3から増幅した出力信号 1 2 4を出力 する。
この場合、 高周波の入力信号 1 2 1の電力が増大すると、 バイアス供 給回路 1 1 0から半導体増幅素子 1 2 0へ供給されるバイアスが変動す る場合がある。 このような場合に、 バイアス変動抑制部 1 1 1は、 バイ ァスに生じる変動を抑制する。
このため、 バイアス変動抑制部 1 1 1は、 バイアスに生じる変動を抑 制するので、 半導体増幅素子は安定して動作することができる。
増幅器 1 0 0は、 増幅器という装置のほかに、 増幅器の製造方法とし ても把握をすることができる。
増幅器 1 0 0は、 以下のように製造することができる。
電力変動を伴う信号を入力して動作する半導体増幅素子 1 2 0にバイ ァスを供給するバイアス供給回路 1 1 0の一部として、 バイアス変動抑 制部 1 1 1を形成し製造する。 バイアス変動抑制部 1 1 1は、 半導体増 幅素子 1 2 0に入力する信号の電力変動により半導体増幅素子 1 2 0を 動作させるバイアスに生じる変動を抑制する。
以上のように、 実施の形態 1に係る増幅器 1 0 0は、 バイアス変動抑 制部 1 1 1を備えたので、 半導体増幅素子 1 2 0の動作を安定にするこ とができる。
以上のように、 実施の形態 1に係る増幅器 1 0 0は、 バイアス変動抑 制部 1 1 1を備えたので、 バイアス電圧の変動を抑制して、 半導体増幅 素子 1 2 0の動作を安定にすることができる。
以上のように、 実施の形態 1に係る増幅器 1 0 0は、 バイアス変動抑 制部 1 1 1を備えたので、 バイアス電圧の変動を抑制して、 増幅率を向 上することができる。 実施の形態 2 .
以下に、 図 2を用いて、 実施の形態 2に係る増幅器 2 0 0 (バイアス 動作装置の一例） を説明する。 図 2は、 実施の形態 2に係る増幅器 2 0 0の構成を示す概念図である。 増幅器 2 0 0は、 バイアス電流に含まれ るノイズ成分が半導体増幅素子 2 2 0に供給されることを阻止すること を特徴とする。 また、 増幅器 2 0 0は、 バイアス電流入力部 2 1 1とバ ィァス電流出力部 2 1 3との電位差の拡大を抑制することを特徴とする 図 2に示すように、 増幅器 2 0 0は、 バイアス電流供給回路 2 1 0と 半導体増幅素子 2 2 0 (動作素子の一例） とを備えている。 バイアス電 流供給回路 2 1 0は、 バイアス電流入力部 2 1 1 (入力部の一例） と、 バイアス変動抑制部 2 1 2と、 バイアス電流出力部 2 1 3とを備えてい る。 半導体増幅素子 2 2 0は入力端子 2 2 2と出力端子 2 2 3を備えて いる。
以下動作について説明する。
バイアス電流供給回路 2 1 0は、 半導体増幅素子 2 2 0へバイアス電 流を供給する。
半導体増幅素子 2 2 0は、 バイアス電流供給回路 2 1 0からバイアス 電流の供給を受けて動作する。 半導体増幅素子 2 2 0は、 高周波の入力 信号 2 2 1を入力端子 2 2 2から入力して増幅する。 半導体増幅素子 2 2 0は、 増幅した出力信号 2 2 4を出力端子 2 2 3から出力する。 この場合、 図 2に示すように、 バイアス電流供給回路 2 1 0の備える バイアス電流入力部 2 1 1は、 ノイズ成分を含むバイアス電流を入力す る。 バイアス変動抑制部 2 1 2は、 前記バイアス電流入力部 2 1 1が入 力したノイズ成分を含むバイアス電流を入力する。 バイアス変動抑制部 2 1 2は入力したノイズ成分が出力部へ出力されることを阻止する。 こ のため、 バイアス電流出力部 2 1 3から半導体増幅素子 2 2 0には、 ノ ィズ成分を含まないバイアス電流が供給される。
また、 バイアス電流入力部 2 1 1とバイアス電流出力部 2 1 3とは、 所定の電位を有している。 そして、 バイアス変動抑制部 2 1 2は、 バイ ァス電流が増大した場合に、 バイアス電流入力部 2 1 1とバイアス電流 出力部 2 1 3との間の電位差の増大を抑制する。 したがって、 高周波の 入力信号 2 2 1が増大してバイアス電流が増大したときでも、 バイアス 電流の増大によるバイアス電流入力部 2 1 1とバイアス電流出力部 2 1 3との電位差の変化を抑制することができる。
以上、 実施の形態 2に係る増幅器 2 0 0は、 バイアス変動抑制部 2 1 2を備えたので、 ノイズ特性を向上することができる。 実施の形態 3 .
以下に、 図 3、 図 4を用いて、 実施の形態 3に係る高周波増幅器 3 0 0 (バイアス動作装置の一例） について説明する。 図 3は実施の形態 3 に係る高周波増幅器 3 0 0の回路を示す。 高周波増幅器 3 0 0は、 実施 の形態 1で示した構成を、 具体化した構成である。 高周波増幅器 3 0 0 の特徴は、 増幅用バイポーラトランジスタ 6 (動作素子の一例） のべ一 ス電位 （バイアス電圧） の低下を防止するため、 カレントミラ一バイァ ス回路 1 1 (バイアス供給回路の一例） 中にバイアス用ダイォ一ド 8 a (バイアス変動抑制部の一例） を用いたことにある。
以下、 図 3を用いて高周波増幅器 3 0 0の構成を説明する。 図 3に示 すように、 高周波増幅器 3 0 0は、 以下の構成要素を備えている。 すなわち、 高周波増幅器 3 0 0は、 高周波信号の入力端子 1、 高周波 信号の出力端子 2、 定電圧源 3、 高周波信号を短絡するバイパスコンデ ンサ 4、 定電圧源 3より増幅用バイポーラトランジスタ 6のコレクタ端 子に直流バイアスを供給するバイアスフィード用インダクタ 5、 エミッ 夕端子を接地した増幅用バイポーラトランジスタ 6、 バイアス用バイポ —ラトランジスタ 7、 増幅用バイポーラトランジスタ 6のベース端子に 直流バイァスを供給するバイアス用ダイオード 8 a及びバイアス用バイ ポーラトランジスタ 7のベースに直流バイアスを供給するバイアス用ダ ィオード 8 b、 増幅用バイポーラトランジスタ 6とバイアス用バイポー ラトランジス夕 7の電圧一電流変換係数 ( β ) のばらつきを低減させる ためのバイポーラトランジスタ 9、 及び定電流源 1 0とを備えている。 また、 以下のように、 カレントミラ一バイアス回路 1 1は構成されてい る。 すなわち、 バイアス用バイポーラトランジスタ 7と、 バイアス用ダ ィオード 8 aと、 バイアス用ダイオード 8 bと、 バイポーラトランジス 夕 9と、 及び定電流源 1 0とは、 カレントミラ一バイアス回路 1 1を構 成している。
図 3に示すように、 増幅用バイポーラトランジスタ 6 (第 1のバイポ —ラトランジス夕の一例） は、 ェミッタが接地されている。 この増幅用 バイポーラトランジスタ 6は、 高周波信号を入力端子 1から入力し、 入 力した高周波信号を増幅して出力端子 2から出力する。 増幅用バイポー ラトランジス夕 6のベースには、 バイアス用ダイオード 8 a (第 1のダ ィオードの一例） が接続されている。
すなわち、 図 3に示すように、 バイアス用ダイオード 8 aは、 カソ一 ドが増幅用バイポーラトランジスタ 6のベースに接続されている。 そし て、 アノードが、 バイポーラトランジスタ 9 (第 2のバイポーラトラン ジス夕の一例） のェミツ夕に接続されている。 バイポーラトランジスタ 9は、 増幅用バイポーラトランジスタ 6に直流バイアスを供給する力レ ントミラ一バイアス回路 1 1を構成している。 バイポーラトランジスタ 9は、 バイアス用バイポーラトランジスタ 7と前記増幅用バイポーラト ランジス夕 6の電圧一電流変換係数 （)3 ) のばらつきを低減させる機能 を有する。
また、 バイアス用ダイオード 8 b ( 2のダイオードの一例） は、 カソ ―ドがバイアス用バイポーラトランジスタ 7 (第 3のバイポーラトラン ジス夕の一例） のベースに接続されている。 バイアス用バイポーラトラ ンジス夕 7は、 カレントミラ一バイアス回路 1 1を構成している。 バイ ァス用ダイオード 8 bのアノードは、 前記カレントミラ一バイアス回路 1 1を構成するバイポーラトランジスタ 9のエミッ夕とバイアス用ダイ ォード 8 aのアノードとに接続されている。
バイポーラトランジスタ 9のベースは、 バイアス用バイポーラトラン ジス夕 7のコレクタと定電流源 1 0とに接続されている。 バイポーラト ランジスタ 9のコレクタは、 定電圧源 3に接続されている。 また、 バイ ァス用バイポーラトランジスタ 7のエミッタは、 接地されている。
以下に、 動作を説明する。
本実施の形態 3の高周波増幅器 3 0 0は、 入力端子 1から入力した高 周波信号を増幅用バイポーラトランジスタ 6で増幅する。 そして、 高周 波増幅器 3 0 0は、 増幅した高周波信号を出力端子 2から出力する。 増幅用バイポーラトランジスタ 6を動作させるためには、 増幅用バイ ポーラトランジスタ 6のコレクタとベース端子とに、 直流バイアスを供 給する必要がある。
コレクタは、 バイアスフィード用インダク夕 5を介して、 定電圧源 3 から直流バイアス電圧が供給される。
ベース端子は、 カレントミラ一バイアス回路 1 1から、 バイアス用ダ ィオード 8 aを介して、 直流バイアスが供給される。
ここで、 入力端子 1に入力される高周波信号の電力が大きくなると、 増幅用バイポーラトランジスタ 6は、 ベース電流が増加する。
そのため、 もし、 バイアス用ダイオード 8 aの代わりに抵抗があれば 、 ベース電流の増加のため電圧降下が生じる。 したがって、 電圧降下に より増幅用バイポーラトランジスタ 6のベース電位が低下することとな る。
しかし、 増幅用バイポーラトランジスタ 6のべ一ス端子は、 カレント ミラーバイアス回路 1 1からバイアスフィード用ダイォ一ド 8 aが順方 向に接続されている。 このため、 図 4に示すダイオードの特性 （後述す る） により、 増幅用バイポーラトランジスタ 6のベース電位は、 一定に 保たれる。 したがって、 カレントミラーバイアス回路 1 1から供給され るバイアス電流が増加しても、 ベース電位は一定に保たれる。
ダイオードは、 図 4に示す特性を示す。 図 4は、 ダイオードの電圧と 電流の関係を示す。 横軸は、 ダイォ一ドにかかる電圧である。 縦軸は、 ダイオードを流れる電流である。 すなわち、 ダイオードは、 電流 Iの変 化に対して電圧 Vの変化がきわめて小さいという特性を有する。 例えば 、 図 4において、 前記ベース電流が I 1から I 2に増加した場合、 電圧 は V 1から V 2へと変化するが、 その電圧変化 V 2〜V 1はきわめて小 さい。
したがって、 ダイォ一ド 8 aを用いることによりベース電位の低下を 防止することができる。
これにより、 本高周波増幅器はベース電位の低下の抑制により高い飽 和特性を得ることができる。
また、 バイアス用ダイオード 8 aを用いることで、 実施の形態 3に係 る高周波増幅器 3 0 0のノイズを改善することもできる。 また、 本高周波増幅器 3 0 0では、 バイアス用ダイオード 8 a、 バイ ァス用ダイォード 8 bは、 他の増幅用バイポーラトランジスタ 6やバイ ァス用バイポーラトランジスタ 7などのバイポーラトランジスタ 6と同 様に P N素子である。 したがって、 高周波増幅器 3 0 0は集積化された 場合に動作が安定するので、 量産に好適である。
以上のように、 高周波増幅器 3 0 0は、 ダイオードを用いるので、 簡 単な構成を用いてベース電位の変動を抑制し、 増幅用バイポーラトラン ジス夕 6の飽和特性の劣化を防止できる。
以上のように、 高周波増幅器 3 0 0は、 バイアス用ダイオードを備え たので、 大電力の高周波信号を入力した場合においても、 増幅用バイポ ーラトランジスタ 6の飽和特性の劣化を防止することができる。
以上のように、 カレントミラーバイアス回路 1 1を含む増幅器におい て、 バイアス用ダイオード 8 a、 バイアス用ダイオード 8 bを備えたの で、 増幅用バイポーラトランジスタ 6の飽和特性の劣化を防止すること ができる。 また、 バイアス用ダイオード 8 a、 バイアス用ダイオード 8 bを備えたので高周波増幅器 3 0 0のノイズ特性を改善することができ る。 実施の形態 4 .
図 5は、 実施の形態 4に係る高周波増幅器 4 0 0を示す。 図 5は、 実 施の形態 3を示す図 3に対して、 次の点が異なる。 すなわち、 バイアス 用ダイオード 8 a、 バイアス用ダイオード 8 bとを、 ベースとコレクタ との間を短絡したバイアス用バイポーラトランジスタ 1 3 aと、 ベース とコレクタとの間を短絡したバイアス用バイポーラトランジスタ 1 3 b に置き換えている。 また、 発振防止用コンデンサ 1 2を付加している。 なお、 発振防止用コンデンサ 1 2は、 前記実施の形態 3と同様、 なくて も構わない。
ベースとコレクタとの間を短絡したバイアス用バイポーラトランジス 夕は、 ダイオードと同様に機能するので、 高周波増幅器 4 0 0は、 バイ ァス用ダイオード 8 a , バイアス用ダイオード 8 bを用いた実施の形態 3の高周波増幅器 3 0 0と、 同様の効果を発生する。
また、 バイアス用バイポーラトランジスタ 1 3 a , バイアス用バイポ ーラトランジスタ 1 3 bの代わりに、 ベースとエミッ夕を短絡したバイ ポ一ラトランジスタを用いても構わない。 ベースとェミッタとの間を短 絡したバイポーラトランジスタも、 ダイォ一ド同様に機能するからであ る。
ダイオードは、 バイポーラトランジスタよりも構造が簡単である。 し たがって、 バイアス用ダイオード 8 a、 バイアス用ダイオード 8 bを用 いることが望ましい。 しかし、 これに限ることはなく、 ダイオードと、 ベースとコレクタとの間を短絡したバイポーラトランジスタと、 ベース とェミツ夕との間を短絡したバイポーラトランジスタとの、 いずれの組 み合わせでも構わない。 例えば、 バイアス用ダイオード 8 aの代わりに ベースとコレクタとの間を短絡したバイポーラトランジスタを使用し、 バイアス用ダイオード 8 bの代わりにべ一スとェミツ夕との間を短絡し たバイポーラトランジスタを使用しても構わない。 この場合も実施の形 態 3と同様の効果を得ることができる。
以上のように、 高周波増幅器 4 0 0は、 ダイオードの他に、 バイポー ラトランジスタを使用可能であるので、 高周波増幅器 4 0 0を構成する 場合の選択の範囲を広くすることができる。
以上のように、 カレントミラ一バイアス回路 1 1を含む増幅器におい て、 増幅用バイポーラトランジスタ 6の飽和特性の劣化を防止すること ができる。 また、 カレントミラ一バイアス回路 1 1を含む高周波増幅器 の製造において、 容易に集積化を図ることができる。 産業上の利用可能性
以上のように、 バイアス変動抑制部を備えたので、 半導体増幅素子 （ 動作素子の一例） の動作を安定にすることができる。

Claims

請求の範囲
1 . 電力変動を伴う信号を入力して動作する動作素子と、 前記動作素子を動作させるバイアスを前記動作素子に供給するバイァ ス供給回路とを備え、
前記バイアス供給回路は、
前記動作素子に入力する信号の電力変動によりバイアスに生じる変動 を抑制するバイアス変動抑制部を備えたことを特徴とするバイアス動作 装置。
2 . 前記バイアス変動抑制部は、
前記動作素子に入力する信号の電力変動により生じるバイアス電圧の 変動を抑制することを特徴とする請求項 1に記載のバイアス動作装置。
3 . 前記バイアス変動抑制部は、
整流素子を含むことを特徴とする請求項 1に記載のバイアス動作装置 。
4 . 前記整流素子は、
ダイォ一ドと、 ベースとコレクタを備えベースとコレクタとの間を短 絡させたバイポーラトランジスタと、 ベースとェミッタを備えベースと エミッ夕との間を短絡させたバイポーラトランジスタとのうち少なくと もいずれかであることを特徴とする請求項 3に記載のバイァス動作装置
5 . 電力変動を伴う信号を入力して動作する動作素子と、 前記動作素子を動作させるバイアス電流を前記動作素子に供給するバ ィァス電流供給回路とを備え、
前記バイアス電流供給回路は、
所定の電位を有しノイズ成分を含むバイアス電流を入力する入力部と 入力した前記バイアス電流を前記動作素子に出力する所定の電位を有 する出力部と、
前記入力部が入力したバイアス電流に含まれるノイズ成分を前記出力 部が出力することを阻止するとともに、 前記入力部と前記出力部との間 の電位差を抑制するバイアス変動抑制部と
を備えたことを特徴とするバイアス動作装置。
6 . 電力変動を伴う信号を入力して動作する動作素子に前記 動作素子を動作させるバイアスを供給するバイアス供給回路の一部とし て、 前記動作素子に入力する信号の電力変動に伴い前記動作素子を動作 させるバイアスに生じる変動を抑制するバイアス変動抑制部を前記バイ ァス供給回路の一部に形成することを特徴とするバイアス動作装置の製 造方法。
7 . 半導体で形成され高周波信号を入力して増幅する半導体 増幅素子と、
前記半導体増幅素子を動作させるためのバイアスを供給するバイアス 供給回路と、
前記バイアス供給回路が前記半導体増幅素子にバイァスを供給すると きに、 前記半導体増幅素子に入力する高周波信号の電力変動により生じ るバイアス電流変動に伴うバイアス電圧変動を抑制するバイアス変動抑 制部と
を備えたことを特徴とする高周波増幅器。
8 . ェミッタが接地され信号を入力して増幅する第 1のバイ ポーラトランジスタと、
カソ一ドが前記第 1のバイポーラトランジスタのベースに接続され、 アノードが前記第 1のバイポーラトランジスタに直流バイァスを供給す るカレントミラーバイァス回路を構成する第 2のバイポーラトランジス 夕のエミッ夕に接続された第 1のダイォードと、
カソードが前記カレントミラーバイアス回路を構成する第 3のバイポ —ラトランジスタのべ一スに接続され、 アノードが前記力レントミラー バイアス回路を構成する第 2のバイポーラトランジスタのエミッ夕と前 記第 1のダイォードのアノードとに接続された第 2のダイォードとを備 え、
前記第 2のバイポーラトランジスタのベースは前記第 3のバイポーラ トランジスタのコレクタと一定の電流を供給する定電流源とに接続され 、 前記第 2のバイポーラトランジスタのコレクタは電圧を供給する電源 に接続され、 前記第 3のバイポ一ラトランジスタのェミッタは接地され たことを特徴とする増幅器。
9 . 前記第 1のダイオードと前記第 2のダイオードとの少な くともいずれかを、 ベースとコレクタとの間を短絡したバイポーラトラ ンジス夕と、 ベースとエミッ夕との間を短絡したバイポーラトランジス 夕との、 すくなくともいずれかに置き換えたことを特徴とする請求項 8 に記載の増幅器。
PCT/JP2003/004888 2003-04-17 2003-04-17 バイアス動作装置及び増幅器及び高周波増幅器及びバイアス動作装置の製造方法 WO2004093310A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/004888 WO2004093310A1 (ja) 2003-04-17 2003-04-17 バイアス動作装置及び増幅器及び高周波増幅器及びバイアス動作装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/004888 WO2004093310A1 (ja) 2003-04-17 2003-04-17 バイアス動作装置及び増幅器及び高周波増幅器及びバイアス動作装置の製造方法

Publications (1)

Publication Number Publication Date
WO2004093310A1 true WO2004093310A1 (ja) 2004-10-28

Family

ID=33193247

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/004888 WO2004093310A1 (ja) 2003-04-17 2003-04-17 バイアス動作装置及び増幅器及び高周波増幅器及びバイアス動作装置の製造方法

Country Status (1)

Country Link
WO (1) WO2004093310A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260964A (ja) * 1996-03-19 1997-10-03 Sharp Corp 高周波増幅回路
JPH11145741A (ja) * 1997-11-11 1999-05-28 Hitachi Ltd 集積化バイアス回路
JP2002009558A (ja) * 2000-06-27 2002-01-11 Fujitsu Quantum Devices Ltd 高周波増幅器バイアス回路、高周波電力増幅器および通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260964A (ja) * 1996-03-19 1997-10-03 Sharp Corp 高周波増幅回路
JPH11145741A (ja) * 1997-11-11 1999-05-28 Hitachi Ltd 集積化バイアス回路
JP2002009558A (ja) * 2000-06-27 2002-01-11 Fujitsu Quantum Devices Ltd 高周波増幅器バイアス回路、高周波電力増幅器および通信装置

Similar Documents

Publication Publication Date Title
US20030001677A1 (en) High-frequency amplifier and high-frequency mixer
EP2700157B1 (en) Low noise oscillators
US7872532B2 (en) High-frequency power amplifier and communication device
JP5857680B2 (ja) 位相補償回路および半導体集積回路
US8917144B2 (en) Power amplifier
JPH09260974A (ja) 増幅回路
US20100093303A1 (en) Circuit current generation apparatus and method thereof, and signal processing apparatus
JP3760100B2 (ja) 電圧制御発振器
US7173500B2 (en) Differential oscillator circuit
US8149069B2 (en) Low-noise voltage-controlled oscillating circuit
WO2004093310A1 (ja) バイアス動作装置及び増幅器及び高周波増幅器及びバイアス動作装置の製造方法
JP2002026650A (ja) 発振器
US6271734B1 (en) Piezoelectric oscillator
JP2007281691A (ja) 電力増幅器
US6806770B2 (en) Operational amplifier
US20060033577A1 (en) Amplifier circuit
US20100127786A1 (en) Low noise oscillators
JP2003046334A (ja) 温度補償型水晶発振器
JP2005260797A (ja) 電圧制御発振器
JP2010021869A (ja) 増幅器
JP2007028504A (ja) 圧電発振器
JP2003316454A (ja) 安定化電源回路
JP2003218634A (ja) 発振回路
US7449971B2 (en) Transistor oscillating circuit having low change in oscillating frequency due to change in power supply voltage
JP6214085B2 (ja) 増幅回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP

122 Ep: pct application non-entry in european phase