WO2004061809A1 - 半導体装置、発光表示装置およびそれらの駆動方法 - Google Patents

半導体装置、発光表示装置およびそれらの駆動方法 Download PDF

Info

Publication number
WO2004061809A1
WO2004061809A1 PCT/JP2003/016357 JP0316357W WO2004061809A1 WO 2004061809 A1 WO2004061809 A1 WO 2004061809A1 JP 0316357 W JP0316357 W JP 0316357W WO 2004061809 A1 WO2004061809 A1 WO 2004061809A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
latch
pulse
semiconductor device
shift register
Prior art date
Application number
PCT/JP2003/016357
Other languages
English (en)
French (fr)
Inventor
Keisuke Miyagawa
Ryota Fukumoto
Original Assignee
Semiconductor Energy Laboratory Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co., Ltd. filed Critical Semiconductor Energy Laboratory Co., Ltd.
Priority to JP2004536355A priority Critical patent/JP4397811B2/ja
Priority to KR1020057010968A priority patent/KR101060172B1/ko
Priority to EP03780933.2A priority patent/EP1577864B1/en
Priority to AU2003289450A priority patent/AU2003289450A1/en
Publication of WO2004061809A1 publication Critical patent/WO2004061809A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Definitions

  • the present invention relates to an active matrix type semiconductor device using a thin film transistor (TFT) used as a flat display, a light emitting display device, and a driving method thereof.
  • TFT thin film transistor
  • TFT thin film transistor
  • TFT using a polysilicon film has higher field-effect mobility (also called mobility) than conventional TFT using an amorphous silicon film, so that high-speed operation is possible. Therefore, the control of pixels, which was conventionally performed by a drive circuit outside the substrate, can be performed by a drive circuit formed on the same substrate as the pixels.
  • active matrix EL display devices having an electroluminescent element (EL element) as a self-luminous element have been actively researched.
  • EL element electroluminescent element
  • the driving circuit is composed of a shift register section composed of DFF, a NAND circuit, and a buffer circuit composed of an inverter.
  • FIG. 9B shows a general example of an evening chart of this drive circuit. In this circuit configuration, the pulse shifts according to the CLK synchronization signal.
  • the output pulse is not changed without changing the clock frequency. It was not possible to arbitrarily change the source width or to select the output stage every few steps.
  • a method using a decoder can be considered.
  • any output stage can be selected, and the output pulse width can be freely changed by an external signal.
  • the output pulse width can be arbitrarily changed. It is an object of the present invention to provide a drive circuit which can select a row, has a simple circuit configuration, and has a small load on an external circuit.
  • a latch circuit is provided at the output end of each stage of the shift register circuit that sequentially shifts the pulse, and when the pulse is shifted to the stage where the output is to be output. Input the latch pulse, and then input the latch pulse. At the stage when the stage to be output next is shifted, the latch pulse is input and the output stage is switched.
  • the output pulse width can be changed arbitrarily by providing a latch circuit in the drive circuit and providing a circuit that outputs a latch pulse at an arbitrary timing (hereinafter, referred to as a “latch pulse generation circuit”).
  • a latch pulse generation circuit a circuit that outputs a latch pulse at an arbitrary timing
  • the present invention relates to a shift register circuit having a register circuit, a latch circuit array having a latch circuit, and a latch circuit for operating the latch circuit.
  • a shift pulse generating circuit for generating a pulse wherein a start pulse is input to the shift register circuit, and the start pulse sequentially shifts the resist circuit according to a clock signal.
  • the present invention provides a semiconductor device and a light-emitting display device, wherein an output of a pulse from the corresponding register circuit is input to the latch circuit.
  • the present invention relates to a shift register circuit having a register circuit, a latch circuit array having a latch circuit, a semiconductor device having a circuit for generating a latch pulse for operating the latch circuit, and a light emitting display device,
  • a start pulse is input to the evening circuit
  • the register circuit is caused to sequentially shift the evening pulse based on a clock signal to generate a pulse output from the register circuit and the latch pulse.
  • a semiconductor device and a light emitting display device wherein a latch pulse output from a circuit is input to the latch circuit, and the latch circuit outputs the pulse to a current source circuit based on the input of the latch pulse. Is provided.
  • the latch pulse generation circuit may be on a different substrate from the shift register circuit and the latch circuit array, or may be on the same substrate.
  • the latch pulse generation circuit may generate a latch pulse from the stop pulse and the click signal.
  • the latch pulse generation circuit includes a first shift register circuit including a first register circuit that shifts in synchronization with the start pulse, and a second shift register circuit that shifts in synchronization with the clock signal. And a second shift register circuit including the register circuit described above.
  • each of the output terminals of the plurality of latch circuits may be connected to a control terminal of one or a plurality of current source circuits.
  • the current source circuit may be included in a drive circuit that controls a current value input to a pixel.
  • the current source circuit may be provided in a plurality of pixels arranged in a matrix.
  • the use of the semiconductor device of the present invention makes it possible to easily change the pulse width of the driver output without changing the cut-off frequency, which is sufficient for storing the current value in the holding capacity of the current source circuit. It is possible to provide a display device which can take a long time and can perform high quality display.
  • FIG. 1 is a diagram showing a circuit configuration of a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing a timing chart according to the first embodiment of the present invention.
  • FIG. 3 is a diagram showing a timing chart according to the first embodiment of the present invention.
  • FIG. 4 is a diagram showing a circuit configuration of a semiconductor device according to a second embodiment of the present invention.
  • FIG. 5 is a circuit configuration of a semiconductor device according to a second embodiment of the present invention, and It is a figure which shows an evening shooting chart.
  • FIG. 6 is a diagram showing a circuit configuration of a semiconductor device according to a third embodiment of the present invention.
  • FIG. 7 is a diagram showing a circuit configuration of a semiconductor device according to a fourth embodiment of the present invention.
  • FIG. 8 is a diagram showing a circuit configuration of a pixel portion that can be used in the semiconductor device according to the fourth embodiment of the present invention.
  • FIG. 9 is a diagram showing a configuration and a timing chart of a conventional technique.
  • FIG. 10 is a diagram showing Embodiment 1 of the present invention.
  • FIG. 11 is a diagram showing Embodiment 1 of the present invention.
  • FIG. 12 is a diagram illustrating a top view of the drive circuit according to the first embodiment of the present invention.
  • FIG. 13 is a diagram showing an equivalent circuit of a top view of the drive circuit according to the first embodiment of the present invention.
  • FIG. 14 is a diagram showing an example of an electronic device to which the present invention can be applied.
  • FIG. 1 is a diagram showing Embodiment 1 of the present invention. It is composed of a shift register circuit 102 composed of a resistive circuit 101, a latch circuit array 104 composed of a latch circuit 103, and a latch pulse generating circuit 105.
  • the latch pulse generation circuit 105 may be formed on the same substrate as the shift register circuit 102 and the latch circuit array 104, or may be different. It may be made on a substrate.
  • the shift register circuit shifts the pulse in synchronization with the clock signal.
  • the latch pulse signal LP is input in accordance with the output timing of the shift register circuit, the output level of the shift register circuit when the latch pulse signal LP is at the H level is latched. The state is maintained. For example, when the latch pulse signal LP is input at the timing of Fig. 2, at the first latch timing, A1 is H level, all other stages are L level, and the next latch is The status is maintained and output until evening. At the timing of the second latch, A5 is latched at the H level, and all other stages are latched at the L level. Similarly, the state is held until the next latch timing.
  • the first, fifth, ninth, and thirteenth stages sequentially output pulses, and the pulse width is four times the output width of the shift register.
  • FIG. 3 shows the operation when the timing of the latch pulse signal is different from that in FIG. At this time, the second, sixth, and tenth stages output pulses sequentially, and the pulse width is four times the output width of the shift register as in Fig. 2.
  • the output stage can be arbitrarily selected and the pulse width can be arbitrarily changed by devising the evening of the latch pulse LP.
  • FIG. 4 is a diagram showing Embodiment 2 of the present invention.
  • Register circuit 4 0 It comprises a shift register circuit 402 composed of 1, a latch circuit array 404 composed of latch circuits 403, and a latch pulse generation circuit 405.
  • the latch pulse generation circuit 405 may be formed on the same substrate as the shift register circuit 402 or the latch circuit array 405, or may be formed on a different substrate.
  • the start pulse signal SP and the clock signal CLK are input to the latch pulse generation circuit, and the latch pulse generation circuit outputs the latch pulse LP.
  • FIG. 5A is an example of the latch pulse generation circuit in the second embodiment.
  • the first register circuit shifts the pulse using the start pulse signal SP as a synchronization signal
  • the second register circuit shifts the pulse using the clock signal CLK as a synchronization signal.
  • the first switch turns on when the control signal is at the L level and turns off when the control signal is at the H level.
  • the second switch turns on when the control signal is at the high level, and turns off when the control signal is at the low level.
  • the interval at which the latch pulse signal is output is determined according to the number of stages of the second register circuit.
  • the first register circuit takes in the start pulse signal SP to the node a and then repeats n states using the start pulse signal SP as a synchronization signal. You.
  • the first switch 502 is turned on at the timing next to the n-th state of the first state, and the first state is reset to the first state by receiving the start pulse signal SP.
  • the state of the first register circuit is transmitted to the second register circuit.
  • the second register circuit repeats n states using the clock signal CLK as a synchronization signal, and outputs a latch pulse signal in a certain state, in which the nodes e and f are at the H level.
  • FIG. 5B shows a timing chart of the operation of the latch pulse generation circuit in FIG. In the configuration of FIG. 5 (A), assuming that one half cycle of the clock signal CLK is one count, a latch pulse signal is output every four counts. The timing at which the latch pulse signal is output shifts by one count each time the start pulse signal SP is input, and returns to the initial state every time the start pulse signal SP is input four times.
  • Fig. 5 (B) shows a configuration in which the latch pulse signal is output every 4 counts.However, by changing the number of stages m and n of the register circuit, the interval at which the latch pulse signal is output can be changed. Can be. By using the latch pulse generation circuit described above, there is no need to externally input a latch pulse signal.
  • the latch pulse generation circuit counts the number of times the start pulse is input, determines the timing at which the latch pulse is output, and outputs the latch pulse at regular intervals.
  • a register circuit FIG. 5 (A) shows only an example, and the circuit configuration is not limited to this. (Embodiment 3)
  • FIG. 6A is a diagram showing Embodiment 3 of the present invention.
  • Current source circuit group 607 consisting of a shift register circuit 602 consisting of a resistive circuit 601 and a latch circuit array 604 consisting of a latch circuit 603 and a current source circuit 606 And a latch pulse generation circuit 605.
  • the latch pulse generating circuit 605 may be formed on the same substrate as the shift register circuit 602 or the latch circuit array 604, or may be formed on a different substrate.
  • FIG. 6B is an example of the current source circuit according to the third embodiment.
  • This current source circuit includes a current driving transistor 6 11, a capacitive element 6 12, a first switch transistor 6 13, a second switch transistor 6 14, and a third switch transistor 6 1 15, 5, 6 and 6, reference current source 6 17, current line 6 18, power supply line 6 19, control signal input terminal (indicated as IN in the figure), current output terminal (in the figure, OUT).
  • the control signal input terminal is connected to the gate terminal of the first switch transistor, the current line is connected to the source terminal of the first switch transistor, and the drain terminal of the first switch transistor.
  • the control signal input terminal is connected to the gate terminal of the second switch transistor, and the current drive transistor is connected to the source terminal of the second switch transistor. Is connected to the drain terminal of the second switch transistor, and the current driving transistor is connected to the drain terminal of the second switch transistor.
  • a drain terminal of the current driving transistor ; a power supply line connected to a source terminal of the current driving transistor; a capacitive element connected between a gate terminal of the current driving transistor and the power supply line;
  • a control signal input terminal is connected to an input terminal of the third switch transistor, a gate terminal of a third switch transistor is connected to an output terminal of the inverter, and a drain terminal of the third switch transistor is connected to the first switch.
  • the current output terminal is connected to the source terminal of the third switching transistor, and the reference current source is connected to the end of the current line.
  • the current driving transistor since the drain terminal and the gate terminal of the current driving transistor are conducting, the current driving transistor operates in the saturation region, the reference current source is connected to the end of the current line, and the power supply line The gate voltage of the current driving transistor changes so that a constant current flows in the direction of the current line, and the potential difference between the source and the gate of the current driving transistor at this time is held in the capacitor.
  • the output from the latch circuit is connected to the control signal input terminal, and the output stage can be arbitrarily selected every several stages At the same time, the width of the pulse of the control signal can be arbitrarily changed, so that the pulse width may be adjusted according to the time required to store the necessary charge in the capacitor.
  • FIG. 6B shows one example of the current source circuit, and the current source circuit is not limited to this configuration.
  • a current mirror type current source circuit may be used.
  • FIG. 7 is a diagram showing Embodiment 4 of the present invention. It is composed of a shift register circuit 702 composed of a register circuit 701, a latch circuit array 704 composed of a latch circuit 703, and a pixel circuit 706 having a current source circuit 709. A pixel section 707, a latch pulse generating circuit 705, a reference current source 708, a current line 710, and a current source control signal line 711.
  • the latch pulse generation circuit 705 may be formed on the same substrate as the shift register circuit 702 or the latch circuit array 704, or may be formed on a different substrate.
  • the current source control signal lines connected to the output terminals of the latch circuit are respectively connected to current source circuits in a plurality of pixel circuits.
  • current lines connected to the plurality of reference current sources are arranged so as to intersect the output wirings of the latch circuit, and each is connected to a current source circuit in the plurality of pixel circuits.
  • FIG. 8A illustrates a pixel circuit that can be used in this embodiment mode. This is an example.
  • Each pixel has a current source circuit 801, a power supply line 802, a light emitting element driving transistor 803, a video signal holding capacitor 804, a light emitting element 805, and a source signal line 806. And a switching transistor 807 and a gate signal line 808.
  • the source signal line is connected to one of the source and drain terminals of the switching transistor 808, and the gate terminal of the light emitting element driving transistor 803 is connected to the other terminal.
  • a capacitor 804 for holding a video signal is connected between the gate terminal of the light emitting element driving transistor 803 and the power supply line 802, and the source and drain terminals of the light emitting element driving transistor are connected.
  • a light emitting element is connected to one terminal, and a current source circuit is connected between the other terminal and a power supply line.
  • the pixel configuration illustrated in FIG. 8A is an example of a pixel including a current source circuit in the pixel, and is not limited to this configuration.
  • the pixel configuration of this embodiment mode is not limited as long as the pixel has a current source circuit. Such a configuration may be used.
  • FIG. 8B shows an example of a current source circuit in the pixel configuration shown in FIG. 8A.
  • This current source circuit includes a current driving transistor 811, a first switch transistor 812, a second switch transistor 813, a current source capacitor 814, a current source control signal line 8 1 5. It consists of current line 8 16, third switch transistor 8 17, terminal A and terminal B.
  • the current source control signal lines 8 15 are connected to the respective gate terminals of the first switch transistor 8 12, the second switch transistor 8 13, and the third switch transistor 8 17.
  • the current line 816 is connected to one of the source and drain terminals of the first switching transistor 812, and the other terminal is connected to the source and drain of the third switching transistor 817.
  • One of the drain terminals is connected, the other terminal is connected to terminal A, and one of the source-drain terminals of the second switching transistor 8 13 is connected to a current line 8 16
  • the gate terminal of the current driving transistor 811 is connected to the other terminal, the terminal B is connected to one of the source and drain terminals of the current driving transistor, and the other terminal is connected to the other terminal. Terminal for the first switch
  • the connection between one of the source and drain terminals of the transistor 811 and one of the source and drain terminals of the third switching transistor is connected to the gate terminal of the current driving transistor 811.
  • a current source capacitive element is connected between terminals B.
  • a power supply line is connected to terminal B, and a light emitting element is connected to terminal A via a light emitting element driving transistor.
  • the operation of this current source circuit differs slightly in connection and configuration, but is described in Embodiment 3. The description is omitted because it is the same as that described above.
  • FIG. 8B shows an example of a current source circuit that can be used in the present embodiment, and the current source circuit may have any configuration.
  • the connection relationship may be different, or a current mirror type current source circuit may be used.
  • a level shifter circuit for changing the voltage of the output signal from the latch circuit may be inserted between the latch circuit and the pixel circuit.
  • FIG. 10 shows Example 1 of the present invention.
  • a plurality of pixels 1 0 0 0 has a display section 1 0 5 arranged in a matrix of m rows and n columns, and a source signal line driving circuit 1 0 0 3 is provided around the display section 1 0 5. It has a write gate signal line drive circuit 104, a current source control gate signal line drive circuit 1007, and a current output drive circuit.
  • a source signal line 1001 represented by S1 to Sn and a current line 1008 represented by I1 to In are connected to the pixel 1000 corresponding to the column, and
  • the write gate signal lines denoted by G 1 to G m and the current source control gate signal lines denoted by C 1 to C m 106 are both connected to the pixel 100 0 corresponding to the row. Have been. Actually, other power supply lines are connected to the pixels, but they are omitted here.
  • the current output drive circuit uses the circuit configuration described in Embodiment 3 of the present invention, supplies a constant current to the pixel, and controls the current source control gate signal.
  • the circuit configuration described in Embodiment 4 of the present invention may be used for the line driving circuit.
  • Known configurations may be used for the source signal line driver circuit and the write gate signal line driver circuit.
  • FIG. 11 shows an example of a case where a module is formed with the above configuration.
  • Display section with pixel circuits arranged on TFT substrate 110, source signal line drive circuit 1101, write gate signal line drive circuit 1103, current control gate signal A line drive circuit 1105 and a current output drive circuit are manufactured.
  • a light-emitting element and a counter electrode are formed and sealed using a counter substrate 110.
  • paste the FPC supply the signal and power from the outside through the FPC, operate the drive circuit, and display the image.
  • FIG. 12 shows a top view of a part of the current source control gate signal line drive circuit of the first embodiment
  • FIG. 13 (A) shows an equivalent circuit of this top view.
  • One stage in Fig. 13 (A) corresponds to the top view.
  • Fig. 13 (B) shows the configuration of the latch circuit.
  • Electronic devices using a display device using the semiconductor device of the present invention include a video camera, a digital camera, a goggle-type display (head mounted display), a navigation system, a sound reproducing device (such as a power audio device, an audio component device), Note-type personal computers, game consoles, portable information terminals (mobile computers, mobile phones, portable game consoles, e-books, etc.), and image playback devices equipped with recording media (specifically, Digital Versatile Disc (DVD) ) And other devices that have a display that can display the image on a recording medium).
  • DVD Digital Versatile Disc
  • FIG. 14 shows specific examples of electronic devices. Note that the electronic devices shown in this embodiment are only a few examples, and are not limited to these applications.
  • FIG. 14A illustrates a display, which includes a housing 201, a support base 200, a display portion 2003, a part of speakers 2004, a video input terminal 205, and the like.
  • a display device using the semiconductor device of the present invention can be used for the display portion 203. According to the present invention, the display shown in FIG. 14A is completed. Since a display device using the semiconductor device of the present invention is a self-luminous type, it does not require a backlight and can have a display portion thinner than a liquid crystal display.
  • the display includes all information display devices for personal computers, TV broadcast reception, advertisement display, and the like.
  • Fig. 14 (B) shows a digital still camera, main unit 210, display unit 210, image receiving unit 210, operation keys 210, external connection port 210, shirt shirt Includes 1 210 6 etc.
  • a display device using the semiconductor device of the present invention can be used for the display portion 210. According to the present invention, a digital still camera shown in FIG. 14B is completed.
  • Figure 14 (C) shows a notebook personal computer, with a main body 222, a housing 222, a display 2203, a keypad 2204, and an external connection port. Includes 2 205, pointing mouse 220, etc.
  • a display device using the semiconductor device of the present invention can be used for the display portion 2203. Further, according to the present invention, a notebook personal combination shown in FIG. 14C is completed.
  • Figure 14 (D) shows the mobile computer, main unit 2301, display unit 2302, switch 2303, operation keys 2304, infrared port 2 Includes 3 0 5 etc.
  • a display device using the semiconductor device of the present invention can be used for the display portion 2302. According to the present invention, a mobile computer shown in FIG. 14D is completed.
  • Fig. 14 (E) shows a portable image reproducing device (specifically, a DVD reproducing device) equipped with a recording medium.
  • Reference numeral 403 mainly displays image information
  • display portion B 2404 mainly displays character information.
  • a display device using the semiconductor device of the present invention can be used for these display portions A, B 2403, and 2404.
  • the image reproducing device provided with the recording medium includes a home game machine and the like. Further, according to the present invention, the DVD reproducing apparatus shown in FIG. 14 (E) is completed.
  • Fig. 14 (F) shows a goggle type display (head-mounted display), which includes a main body 2501, a display section 2502, and an arm section 2503.
  • a display device using the semiconductor device of the present invention can be used for the display portion 2502. Further, according to the present invention, a goggle type display shown in FIG. 14 (F) is completed.
  • Figure 14 (G) shows a video camera, main body 2601, display section 2602, housing 2603, external connection port 2604, remote control receiving section 2605, image receiving Unit 260, Notebook 260, Voice input unit 260, Operation key 260, etc. are included.
  • a display device using the semiconductor device of the present invention can be used for the display portion 2602. Further, according to the present invention, the video camera shown in FIG. 14 (G) is completed.
  • Fig. 14 (H) is a mobile phone, and the main body 2701, housing 2702, display section 2703, audio input section 2704, audio output section 2705, operation Includes keypad 276, external connection port 270, antenna 270, etc.
  • a display device using the semiconductor device of the present invention can be used for the display portion 2703. Note that the display portion 2703 can display a white character on a black background to reduce current consumption of the mobile phone. Further, according to the present invention, the mobile phone shown in FIG. 14 (H) is completed.
  • the light including the output image information can be enlarged and projected by a lens or the like and used for a front-type or rear-type projector.
  • the above-mentioned electronic devices often display information distributed through electronic communication lines such as INN-NET @ CATV (cable television), and in particular, the opportunity to display moving image information is increasing. Since the response speed of the light-emitting material is extremely high, a display device using the semiconductor device of the present invention is preferable for displaying moving images.
  • a light-emitting portion consumes power. Therefore, it is desirable to display information so that the light-emitting portion is reduced as much as possible. Therefore, when a display device is used for a portable information terminal, particularly a display unit mainly for character information such as a mobile phone or a sound reproducing device, the character information is formed by a light emitting portion with a non-light emitting portion as a background. It is desirable to drive.
  • the applicable range of the present invention is extremely wide, and the present invention can be used for electronic devices in all fields.
  • the electronic device of the second embodiment can use the configuration shown in the first embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

　シフトレジスタ回路の各段の出力端にラッチ回路を設け、出力を出したい段にパルスがシフトした段階でラッチパルスを入力し、次にラッチパルスが入力されるまでこの状態を保持し、次に出力を出したい段にパルスがシフトした段階で、ラッチパルスを入力すると、出力段を切り替えることができる。このようにすることで、クロック周波数を変えずラッチパルスを変化させるだけで選択する期間や選択する段を任意に選択することができる。

Description

明細書 半導体装置、 発光表示装置およびそれらの駆動方法 技術分野
本発明は、 平面ディスプレイとして用いられる、 薄膜トランジス 夕（T F T )を使用したァクティブマトリクス型の半導体装置、 発光表 示装置及びそれらの駆動方法に関する。 背景技術
近年、 基板上に薄膜トランジスタ（以下、 「T F T」 と表記する。
)を形成する技術が大幅に進歩し、 ァクティブマ卜リクス型表示装置 への応用開発が進められている。 特に、 ポリシリコン膜を用いた T F Tは、 従来のアモルファスシリコン膜を用いた T F Tよりも電界効果 移動度（モピリティともいう。 ）が高いので、 高速動作が可能である。 そのため、 従来、 基板外の駆動回路で行っていた画素の制御を、 画素 と同一の基板上に形成された駆動回路で行うことが可能となっている このようなアクティブマトリクス型表示装置は、 同一基板上に様 々な回路や素子を作りこむことで製造コス卜の低減、 表示装置の小型 化、 歩留まりの上昇、 スループットの低減など、 様々な利点が得られ る。
そしてさらに、 自発光型素子としてエレクトロルミネッセンス素 子（E L素子）を有した、 アクティブマトリクス型の E L表示装置の研 究が活発化している。
一般に、 E L素子に流す電流値と E L素子の輝度は比例関係にあ る。 そのため、 電圧値で輝度を制御する L C Dとは異なる画素構成、 特に電流値で輝度を制御する画素構成が提案されている（特許文献 1 参照）。
また同時に、 電流値で輝度を制御するためには、 画素だけではな く駆動回路にも工夫が必要であり、 様々な駆動回路の構成が提案され ている （特許文献 2参照）。
駆動回路の例として、 図 9 (A)に挙げられるように、 D F Fから 構成されるシフトレジスタ部、 N A N D回路、 インバ一夕から構成さ れるバッファ回路より成り立つている。 図 9 (B )にこの駆動回路の夕 イミングチャートの一般例を示す。 この回路構成では、 パルスは C L K同期信号に応じて、 シフトしていく。
(特許文献 1 )
国際公開第 0 1 Z 0 6 4 8 4号パンフレツト
(特許文献 2 )
国際公開第 0 2 Z 3 9 4 2 0号パンフレット 発明の開示
(発明が解決しょうとする課題）
従来、 電流値で輝度を制御するために各画素に電流源回路を設け た構成では、 画素の外部からのパルスを電流源回路に出力することに よって、 常に一定の電流を出力できるように電流値を設定する夕イミ ングを決定していた。 この設定の開始と終了のタイミングは、 駆動回 路の出力パルス幅によって決定される。 このとき、 設定に要する時間 は、 一般に駆動回路のクロック周期よりも長い。
ところが、 従来の方法では、 クロック周波数を変えずに出力パル ス幅を任意に変更することや、 数段おきに任意に出力段を選択するこ とができなかった。
このことを解決するための方法として、 デコーダを用いる方法が 考えられる。 デコーダを用いた場合には、 任意な出力段を選択するこ とができ、 出力パルス幅も外部信号によって自由に変えることができ る。
しかし、 デコーダを用いる場合には、 出力したい段数が増えるに 従って、 外部から入力する信号数が増え必要な入力端子数が増えると 同時に、 外部回路に負担が増える。 また、 デコーダを構成する回路自 体も、 段数が増えるに従って複雑になり、 大きなものになってしまう, ここで、 本発明では、 出力パルス幅を任意に変更することができ. 数段おきに任意に行を選択することができ、 かつ回路構成が簡易で外 部回路への負担が小さい駆動回路を提供することを課題とする。
(課題を解決するための手段）
パルスを順次シフトさせていくシフトレジスタ回路の各段の出力端 にラッチ回路を設け、 出力を出したい段にパルスがシフトした段階で. ラッチパルスを入力し、 次にラッチパルスが入力されるまで、 保持し. 次に出力したい段にシフトした段階で、 また、 ラッチパルスを入力し 出力段を切り替える。 このように、 駆動回路内にラッチ回路を設け、 任意のタイミングでラッチパルスを出力する回路 （以下、 「ラッチパ ルス生成回路」 という。 ） を設けることで、 出力パルス幅を任意に変 更することができ、 数段おきに任意に行を選択することが可能な駆動 回路を提供することができる。
本発明は、 レジスタ回路を有するシフトレジス夕回路と、 ラッチ 回路を有するラッチ回路アレイと、 ラッチ回路を動作させるラッチパ ルスを生成するラッチパルス生成回路と、 を有することを特徴とする ドライバ回路において、 前記シフトレジス夕回路にスタートパルスが 入力され、 前記スタートパルスがクロック信号に応じて、 前記レジス 夕回路を順にシフトし、 前記ラッチ回路には、 対応する前記レジスタ 回路からのパルスの出力が入力されることを特徴とする半導体装置及 び発光表示装置を提供する。
本発明は、 レジス夕回路を有するシフトレジスタ回路と、 ラッチ 回路を有するラッチ回路アレイと、 ラッチ回路を動作させるためのラ ツチパルスを生成する回路を有する半導体装置及び発光表示装置にお いて、 前記シフトレジス夕回路にスタートパルスを入力し、 前記レジ ス夕回路に、 ク口ック信号に基づいて前記ス夕一トパルスを順にシフ 卜させ、 前記レジスタ回路から出力されたパルス及び前記ラッチパル スを生成する回路から出力されたラッチパルスを前記ラッチ回路に入 力し、 前記ラッチ回路は、 前記ラッチパルスの入力に基づいて電流源 回路に前記パルスを出力することを特徴とする半導体装置及び発光表 示装置の駆動方法を提供する。
本発明において、 前記ラッチパルス生成回路は、 前記シフトレジ ス夕回路や前記ラッチ回路アレイと異なる基板上にあってもよいし、 同一の基板上にあってもよい。
また、 上記の発明において、 ラッチパルス生成回路は、 前記ス夕 一トパルスおよび前記ク口ック信号からラツチパルスを生成してもよ い。
また、 上記の発明において、 ラッチパルス生成回路は、 前記スタ ートパルスに同期してシフトする第一のレジス夕回路からなる第一の シフトレジス夕回路と、 前記クロック信号に同期してシフトする第二 のレジスタ回路からなる第二のシフトレジスタ回路を有していること を特徴としてもよい。
また、 上記の発明において、 複数の前記ラッチ回路の出力端子の それぞれが、 1つあるいは複数の電流源回路の制御端子に接続されて いることを特徴としてもよい。 .
また、 上記の発明において、 前記電流源回路が、 画素に入力する 電流値を制御する駆動回路内にあることを特徴としてもよい。
また、 上記の発明において、 前記電流源回路が、 マトリクス状に 配置された複数の画素内にあることを特徴としてもよい。
(発明の効果）
本発明の半導体装置を用いると、 ク口ック周波数を変えることな く、 容易にドライバの出力のパルス幅を変化させることができ、 電流 源回路の保持容量に電流値を記憶させるのに十分な時間をとることが でき、 高品質表示が可能な表示装置を提供することができる。 図面の簡単な説明
第 1図は、 本発明の実施の形態 1の半導体装置の回路構成を示す 図である。
第 2図は、 本発明の実施の形態 1のタイミングチャートを示す図 である。
第 3図は、 本発明の実施の形態 1のタイミングチヤ一トを示す図 である。
第 4図は、 本発明の実施の形態 2の半導体装置の回路構成を示す 図である。
第 5図は、 本発明の実施の形態 2の半導体装置の回路構成、 およ び夕イミングチヤ一トを示す図である。
第 6図は、 本発明の実施の形態 3の半導体装置の回路構成を示す 図である。
第 7図は、 本発明の実施の形態 4の半導体装置の回路構成を示す 図である。
第 8図は、 本発明の実施の形態 4の半導体装置に用いることので きる画素部の回路構成を示す図である。
第 9図は、 従来技術の構成、 およびタイミングチャートを示す図 である。
第 1 0図は、 本発明の実施例 1を示す図である。
第 1 1図は、 本発明の実施例 1を示す図である。
第 1 2図は、 本発明の実施例 1の駆動回路の上面図を示す図であ る。
第 1 3図は、 本発明の実施例 1の駆動回路の上面図の等価回路を 示す図である。
第 1 4図は、 本発明が適用可能な電子機器の例を示す図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を、 図面を参照して説明する。
(実施の形態 1 )
図 1は本発明の実施の形態 1を示す図である。 レジス夕回路 1 0 1で構成されるシフトレジス夕回路 1 0 2、 ラッチ回路 1 0 3で構成 されるラッチ回路アレイ 1 0 4、 ラッチパルス生成回路 1 0 5で構成 される。 ラッチパルス生成回路 1 0 5は、 シフトレジスタ回路 1 0 2 やラッチ回路アレイ 1 0 4と同一基板上に作られてもよいし、 異なる 基板上に作られてもよい。
図 2および図 3に、 本実施の形態のタイミングチャートの例を示 す。 シフトレジスタ回路に、 スタートパルス信号 S Pとクロック信号 C Kを入力したときに、 シフトレジス夕回路はクロック信号に同期し てパルスをシフトしていく。 シフトレジス夕回路の出力タイミングに 合わせて、 ラッチパルス信号 L Pを入力すると、 ラッチパルス信号 L Pが Hレベルの時のシフトレジスタ回路の出力レベルがラッチされ、 次にラッチパルス L Pが Hレベルになるまで、 その状態が保持される, 例えば、 図 2のタイミングでラッチパルス信号 L Pを入力すると 最初のラッチのタイミングでは、 A 1は Hレベル、 他の全ての段は L レベルがラッチされ、 次のラッチの夕イミングまで状態が保持され出 力される。 2回目のラッチのタイミングでは A 5は Hレベル、 他の全 ての段は Lレベルがラッチされ、 同様に次のラッチのタイミングまで 状態が保持される。 図 2では、 1、 5、 9、 1 3段目が、 順次パルス を出力していき、 パルスの幅はシフトレジス夕の出力幅の 4倍になつ ている。
図 3は、 ラツチパルス信号のタイミングが図 2と異なっていると きの動作を示している。 このときは、 2 , 6， 1 0段目が、 順次パル スを出力しており、 パルス幅は図 2と同様にシフトレジス夕の出力幅 の 4倍になっている。
このように、 ラツチパルス L Pの夕イミングを工夫することで、 出力する段を任意に選ぶことができ、 また、 パルスの幅も任意に変化 させることができる。
(実施の形態 2 )
図 4は本発明の実施の形態 2を示す図である。 レジスタ回路 4 0 1で構成されるシフトレジスタ回路 4 0 2、 ラッチ回路 4 0 3で構成 されるラッチ回路アレイ 4 0 4、 ラッチパルス生成回路 4 0 5で構成 される。 ラッチパルス生成回路 4 0 5は、 シフトレジスタ回路 4 0 2 やラッチ回路アレイ 4 0 5と同一基板上に作られてもよいし、 異なる 基板上に作られてもよい。 図 4では、 ラッチパルス生成回路にスター トパルス信号 S Pとクロック信号 C L Kが入力され、 ラツチパルス生 成回路がラッチパルス L Pを出力している。
シフトレジス夕回路およびラッチアレイ回路の動作は、 実施の形 態 1の時と同様であるため省略する。
図 5 (A)は、 実施の形態 2の時のラッチパルス生成回路の一例で ある。 第一のレジス夕回路 5 0 1、 第一のスィツチ 5 0 2、 0 R回路 5 0 3、 第二のスィッチ 5 0 4、 第二のレジスタ回路 5 0 5、 N A N D回路 5 0 6、 インバー夕 5 0 7で構成される。
ここで、 第一のレジスタ回路はスタートパルス信号 S Pを同期信 号としてパルスをシフトし、 第二のレジス夕回路はクロック信号 C L Kを同期信号としてパルスをシフトする。 また、 第一のスィッチは、 制御信号が Lレベルのとき O Nし、 Hレベルのとき O F Fする。 逆に. 第二のスィッチは、 制御信号が Hレベルのとき O Nし、 Lレベルのと き〇 F Fする。
また、 ラッチパルス信号が出力される間隔は、 第二のレジスタ回 路の段数に応じて決定される。 ここで、 第 1のレジスタ回路を m段、 第 2のレジスタ回路を n段とすると、 m == 2 ( n - 1 ) の関係となる, 図 5は、 その一例として、 m = 6、 n = 4の場合を示す図である。 第 1のレジス夕回路はスタートパルス信号 S Pをノード aに取り込んで から、 ス夕一トパルス信号 S Pを同期信号として n個の状態を繰り返 す。 ここで、 前期状態が n番目となった次のタイミングで第 1のスィ ツチ 5 0 2が全て O Nし、 スタートパルス信号 S Pを取り込むことに より、 前期状態は 1番目にリセットされる。 また、 スタートパルス信 号 S Pが Hレベルになるたびに、 第 1のレジスタ回路の状態が第 2の レジスタ回路に伝達される。 第 2のレジスタ回路は、 クロック信号 C L Kを同期信号として n個の状態を繰り返し、 ある状態、 ここではノ ード eと f が Hレベルの状態でラッチパルス信号を出力する。
図 5 (A)のラッチパルス生成回路の動作のタイミングチャートを 図 5 ( B )に示す。 図 5 ( A ) の構成のときは、 クロック信号 C L Kの 2分の 1周期を 1カウントとすると、 4カウントごとにラッチパルス 信号が出力される。 また、 ラッチパルス信号が出力されるタイミング が、 スタートパルス信号 S Pが入力されるごとに 1カウント分ずっシ フトし、 スタートパルス信号 S Pが 4回入力されるたびに初期状態に 戻る。
図 5 ( B )では、 ラッチパルス信号が 4カウントごとに出力される 構成を示したが、 レジス夕回路の段数 m、 nを変化させることで、 ラ ツチパルス信号が出力される間隔を変化させることができる。 以上に 示したラッチパルス生成回路を用いることで、 ラツチパルス信号を外 部から入力する必要がなくなる。
本実施の形態のラッチパルス生成回路は、 スタートパルスが入力 された回数をカウン卜し、 ラツチパルスを出力する夕イミングを決定 する第一のレジスタ回路と、 一定周期ごとにラッチパルスを出力する 第二のレジスタ回路で構成されることを特徴としている。 図 5 (A)は その一例を示したものに過ぎず、 回路構成はこれに限定されるもので はない。 (実施の形態 3 )
図 6 (A)は本発明の実施の形態 3を示す図である。 レジス夕回路 6 0 1で構成されるシフトレジス夕回路 6 0 2、 ラツチ回路 6 0 3で 構成されるラッチ回路アレイ 6 0 4、 電流源回路 6 0 6で構成される 電流源回路群 6 0 7、 ラッチパルス生成回路 6 0 5で構成される。 ラ ツチパルス生成回路 6 0 5は、 シフトレジス夕回路 6 0 2やラッチ回 路アレイ 6 0 4と同一基板上に作られてもよいし、 異なる基板上に作 られてもよい。
シフ卜レジスタ回路やラッチ回路アレイの動作については、 実施 の形態 1と同様であるため、 省略する。
図 6 ( B )は実施の形態 3の電流源回路の一例である。 この電流源 回路は、 電流駆動用トランジスタ 6 1 1、 容量素子 6 1 2、 第一のス ィツチ用卜ランジス夕 6 1 3、 第二のスィツチ用トランジスタ 6 1 4 ， 第三のスィツチ用トランジスタ 6 1 5、 ィンパ一夕 6 1 6、 参照電流 源 6 1 7、 電流線 6 1 8、 電源供給線 6 1 9、 制御信号入力端子（図 中では I Nと表記）、 電流出力端子（図中では O U Tと表記）で構成さ れる。
前記第一のスィツチ用トランジスタのゲート端子に前記制御信号 入力端子が接続され、 前記第一のスィツチ用トランジスタのソース端 子に前記電流線が接続され、 前記第一のスィッチ用トランジスタのド レイン端子に前記電流駆動用トランジス夕のドレイン端子が接続され. 前記第二のスィッチ用トランジスタのゲート端子に前記制御信号入力 端子が接続され、 前記第二のスィツチ用トランジスタのソース端子に 前記電流駆動用トランジスタのゲート端子が接続され、 前記第二のス イッチ用トランジスタのドレイン端子に、 前記電流駆動用トランジス 夕のドレイン端子が接続され、 前記電流駆動用トランジスタのソース 端子に電源供給線が接続され、 前記電流駆動用トランジスタのゲート 端子と前記電源供給線の間に前記容量素子が接続され、 前記ィンバー 夕の入力端子に制御信号入力端子が接続され、 前記ィンバー夕の出力 端子に第三のスィッチ用トランジスタのゲート端子が接続され、 前記 第三のスィツチ用トランジスタのドレイン端子に、 前記第一のスィッ チ用トランジスタのドレイン端子が接続され、 前記第三のスィッチ用 トランジスタのソース端子に前記電流出力端子が接続され、 前記電流 線の先には前記参照電流源が接続されている。
次に、 この図 6 ( B )に示す電流源回路の動作について説明する。 制御信号入力端子に Hレベルの信号が入力されると、 第一のスィツチ 用トランジスタおよび、 第二のスィッチ用トランジスタは O Nし、 第 三のスィッチ用トランジスタは、 ゲート端子に入力される信号がイン バー夕で反転され、 Lレベルが入力されるため O F Fする。
このとき、 電流駆動用トランジスタのドレイン端子とゲート端子 が導通しているため、 電流駆動用トランジスタは飽和領域で動作し、 電流線の先には参照電流源が接続されており、 電源供給線から電流線 の方向へ一定の電流が流れるように電流駆動用トランジスタのゲート 電圧が変化し、 このときの電流駆動用トランジスタのソース ·ゲート 間の電位差が容量素子に保持される。
次に、 制御信号入力端子に Lレベルの信号が入力されたとき、 第 一のスィツチ用トランジスタ、 および第二のスィツチ用トランジスタ は O F Fし、 第三のスィッチ用トランジスタは O Nする。 このとき、 容量素子に電流駆動用トランジスタのソース ·ゲート間の電位差が保 持されているため、 電流駆動用トランジスタが飽和領域で動作した場 合、 参照電流と同じ大きさの電流が電流出力端子から出力される。 図 6 (A)の電流源回路に、 図 6 ( B )の電流源回路を用いると、 制 御信号入力端子にラッチ回路からの出力が接続され、 出力する段を数 段おきに任意に選べると同時に、 制御信号のパルスの幅も任意に変え ることができるため、 容量素子に必要な電荷を蓄えるのに必要な時間 に応じて、 パルス幅を調整すればよい。
図 6 (B )は、 電流源回路の一つの例を示したものであり、 電流源 回路はこの構成のみに限らない。 例えば、 カレントミラ一型の電流源 回路を用いてもよい。
(実施の形態 4 )
図 7は、 本発明の実施の形態 4を示す図である。 レジスタ回路 7 0 1で構成されるシフトレジス夕回路 7 0 2、 ラツチ回路 7 0 3で構 成されるラッチ回路アレイ 7 0 4、 電流源回路 7 0 9を有する画素回 路 7 0 6で構成される画素部 7 0 7、 ラッチパルス生成回路 7 0 5、 参照電流源 7 0 8、 電流線 7 1 0、 電流源制御信号線 7 1 1で構成さ れる。 ラッチパルス生成回路 7 0 5は、 シフトレジス夕回路 7 0 2や ラッチ回路アレイ 7 0 4と同一基板上に作られてもよいし、 異なる基 板上に作られてもよい。 なお、 ラッチ回路の出力端子に接続される電 流源制御信号線は、 それぞれ、 複数の画素回路内の電流源回路に接続 されている。 また、 複数の参照電流源に接続された電流線が、 ラッチ 回路の出力の配線と交差するように配置され、 それぞれ、 複数の画素 回路内の電流源回路に接続されている。
シフトレジスタ回路、 およびラッチ回路アレイの部分の動作につ いては、 実施の形態 1と同様であるため、 省略する。
図 8 (A )は、 本実施の形態のときに用いることができる画素回路 の一例である。 各画素は電流源回路 8 0 1、 電源供給線 8 0 2、 発光 素子駆動用トランジスタ 8 0 3、 ビデオ信号保持用容量素子 8 0 4、 発光素子 8 0 5、 ソ一ス信号線 8 0 6、 スイッチング用トランジスタ 8 0 7、 ゲート信号線 8 0 8で構成される。
スイッチング用トランジスタ 8 0 7のゲ一卜端子にゲート信号線
8 0 8が接続され、 スイッチング用トランジスタ 8 0 8のソース ' ド レイン端子の一方の端子にソース信号線が接続され、 他方の端子に発 光素子駆動用トランジスタ 8 0 3のゲート端子が接続され、 発光素子 駆動用トランジスタ 8 0 3のゲート端子と電源供給線 8 0 2の間にビ デォ信号保持用容量素子 8 0 4が接続され、 発光素子駆動用トランジ ス夕のソース · ドレイン端子の一方の端子に発光素子が接続され、 他 方の端子と電源供給線との間に電流源回路が接続されている。
図 8 (A)に示す画素回路の動作について、 説明する。 ゲート信号 線 8 0 8に Hレベルの信号を入力すると、 スィツチング用卜ランジス 夕 8 0 7のゲート端子に Hレベルの信号が入力され、 スイッチング用 トランジスタ 8 0 7が O Nする。 このとき、 ソ一ス信号線からビデオ 信号が入力され、 そのときの電位がビデオ信号保持用容量素子に保持 される。 次に、 ゲ一ト信号線 8 0 8に Lレベルの信号が入力され、 ス イッチング用トランジスタ 8 0 8が O F Fする。 このとき、 ビデオ信 号保持用容量素子に保持されている電位によって、 発光素子駆動用ト ランジス夕 8 0 3の O N、 O F Fが決められ、 発光素子への電流源回 路からの電流の供給を制御し、 発光、 非発光が選択される。
ただし、 図 8 (A )に示す画素構成は、 電流源回路を画素内に有す る画素の一例を示したものであり、 この構成には限らない。 本実施の 形態の画素構成は、 画素内に電流源回路を持つものであれば、 どのよ うな構成でもよい。
また、 図 8 ( B )に、 図 8 (A)の画素構成のときの、 電流源回路の 一例を示す。 この電流源回路は、 電流駆動用トランジスタ 8 1 1、 第 一のスィツチ用トランジスタ 8 1 2、 第二のスィツチ用トランジスタ 8 1 3、 電流源用容量素子 8 1 4、 電流源制御信号線 8 1 5、 電流線 8 1 6、 第三のスィッチ用トランジスタ 8 1 7、 端子 A、 端子 Bで構 成される。
第一のスィツチ用トランジスタ 8 1 2、 第二のスィッチ用トラン ジス夕 8 1 3、 第三のスィツチ用トランジス夕 8 1 7のそれぞれのゲ 一卜端子に電流源制御信号線 8 1 5が接続され、 第一のスィッチ用卜 ランジス夕 8 1 2のソース · ドレイン端子のうち、 一方の端子に電流 線 8 1 6が接続され、 他方の端子に第三のスィッチ用トランジスタ 8 1 7のソース · ドレイン端子のうちの一方の端子が接続され、 他方の 端子に端子 Aが接続され、 第二のスィッチ用トランジスタ 8 1 3のソ —ス · ドレイン端子のうち一方の端子に、 電流線 8 1 6が接続され、 他方の端子に、 電流駆動用トランジスタ 8 1 1のゲ一ト端子が接続さ れ、 電流駆動用トランジスタのソース · ドレイン端子のうち、 一方の 端子に端子 Bが接続され、 他方の端子に、 第一のスィッチ用トランジ ス夕 8 1 2のソース · ドレイン端子の一方と第三のスィツチ用トラン ジス夕のソース · ドレイン端子の一方との接続部分が接続され、 電流 駆動用トランジスタ 8 1 1のゲ一ト端子と端子 Bの間に電流源用容量 素子が接続される。
端子 Bには電源供給線が接続され、 端子 Aには、 発光素子駆動用 トランジスタを介して、 発光素子が接続される。 なお、 この電流源回 路の動作は、 接続関係および構成が少し異なるが、 実施の形態 3で説 明したものと同様であるため省略する。
図 8 ( B )は本実施の形態で用いることができる電流源回路の一例 を示したもので、 電流源回路の構成はどのようなものでもよい。 例え ば、 接続関係等が異なってもよいし、 カレントミラー型の電流源回路 を用いてもよい。
また、 ラツチ回路からの出力信号の電圧を変化させるレベルシフ 夕回路や駆動能力を増大させるバッファ回路等を、 ラッチ回路と画素 回路の間に挿入してもよい。
(実施例）
以下に、 本発明の実施例について図面を参照して説明する。
[実施例 1 ] . 図 1 0に本発明の実施例 1を示す。 本実施例において、' 実施の形 態で示した半導体装置を用いた表示装置の構成について説明する。 複 数の画素 1 0 0 0が m行 n列のマトリクス状に配置された表示部 1 0 0 5を有し、 表示部 1 0 0 5の周辺には、 ソース信号線駆動回路 1 0 0 3、 書込用ゲート信号線駆動回路 1 0 0 4、 電流源制御用ゲート信 号線駆動回路 1 0 0 7、 電流出力駆動回路を有している。 S l〜S n で表記されたソース信号線 1 0 0 1および I 1〜 I nで表記された電 流線 1 0 0 8は画素 1 0 0 0と列に対応して接続されており、 G 1〜 G mで表記された書込用ゲート信号線および C 1〜 C mで表記された 電流源制御用ゲート信号線 1 0 0 6はともに画素 1 0 0 0と行に対応 して接続されている。 実際には他に電源供給線などが画素に接続され ているがここでは省略する。
ここで、 電流出力駆動回路には、 本発明の実施の形態 3で説明し た回路構成を用い、 画素に一定電流を供給し、 電流源制御用ゲート信 号線駆動回路には、 本発明の実施の形態 4で説明した回路構成を用い ればよい。 また、 ソ一ス信号線駆動回路、 および書込み用ゲート信 号線駆動回路の構成は、 公知なものをもちいればよい。
図 1 1に、 上記の構成でモジュール化した場合の例を示す。 TF T基板 1 1 0 8上に、 画素回路が並べられた表示部、 ソース信号線駆 動回路 1 1 0 1、 書込用ゲート信号線駆動回路 1 1 0 3、 電流制御用 ゲ一ト信号線駆動回路 1 1 0 5、 電流出力駆動回路が作製され、 その 後、 発光素子および、 対向電極を成膜し、 対向基板 1 1 04を用い封 止する。 そののち、 F P Cを貼り付け、 F P Cを介して外部から信号 および電源を供給し、 駆動回路を動作させ、 画像を表示する。
図 1 2に、 実施例 1の電流源制御用ゲート信号線駆動回路の一部 分の上面図を示し、 図 1 3 (A) にこの上面図の等価回路を示す。 図 1 3 (A)の一段分が上面図に該当する。 また、 図 1 3 (B)には、 ラ―ッ チ回路の構成を示す。
[実施例 2]
本発明の半導体装置を用いた表示装置を用いた電子機器として、 ビデオカメラ、 デジタルカメラ、 ゴーグル型ディスプレイ（ヘッドマ ゥントディスプレイ）、 ナビゲーシヨンシステム、 音響再生装置（力一 オーディオ、 オーディオコンポ等）、 ノート型パーソナルコンピュー 夕、 ゲーム機器、 携帯情報端末（モバイルコンピュー夕、 携帯電話、 携帯型ゲーム機または電子書籍等）、 記録媒体を備えた画像再生装置（ 具体的には Digital Versatile Disc (D V D)等の記録媒体を再生し、 その画像を表示しうるディスプレイを備えた装置）などが挙げられる, 特に、 斜め方向から画面を見る機会が多い携帯情報端末は、 視野角の 広さが重要視されるため、 自発光型の表示装置を用いることが望まし い。
電子機器の具体例を図 14に示す。 なお、 本実施例で示す電子装 置はごく一部の例であり、 これらの用途に限定されるものではない。
図 14 (A)はディスプレイであり、 筐体 2 0 0 1、 支持台 2 0 0 2、 表示部 2 0 0 3、 スピーカ一部 2 0 04、 ビデオ入力端子 2 0 0 5等を含む。 本発明の半導体装置を用いた表示装置は表示部 2 0 0 3 に用いることが出来る。 また本発明により、 図 1 4 (A)に示すディス プレイが完成される。 本発明の半導体装置を用いた表示装置は自発光 型であるためバックライトが必要なく、 液晶ディスプレイよりも薄い 表示部とすることが出来る。 なお、 ディスプレイは、 パソコン用、 T V放送受信用、 広告表示用などの全ての情報表示用表示装置が含まれ る。
図 14 (B)はデジ夕ルスチルカメラであり、 本体 2 1 0 1、 表示 部 2 1 0 2、 受像部 2 1 0 3、 操作キー 2 1 04、 外部接続ポート 2 1 0 5、 シャツ夕一 2 1 0 6等を含む。 本発明の半導体装置を用いた 表示装置は表示部 2 1 0 2に用いることが出来る。 また本発明により 図 1 4 (B)に示すデジタルスチルカメラが完成される。
図 14 (C)はノ一ト型パーソナルコンピュー夕であり、 本体 2 2 0 1、 筐体 2 2 0 2、 表示部 2 2 0 3、 キ一ポ一ド 2 2 04、 外部接 続ポ一ト 2 2 0 5、 ポインティングマウス 2 2 0 6等を含む。 本発明 の半導体装置を用いた表示装置は表示部 2 2 0 3に用いることが出来 る。 また本発明により、 図 1 4 (C)に示すノート型パーソナルコンビ ユー夕が完成される。
図 1 4 (D)はモバイルコンピュー夕であり、 本体 2 3 0 1、 表示 部 2 3 0 2、 スィッチ 2 3 0 3、 操作キー 2 3 04、 赤外線ポート 2 3 0 5等を含む。 本発明の半導体装置を用いた表示装置は表示部 2 3 0 2に用いることが出来る。 また本発明により、 図 1 4 (D)に示すモ バイルコンピュー夕が完成される。
図 1 4 (E)は記録媒体を備えた携帯型の画像再生装置（具体的に は D VD再生装置）であり、 本体 240 1、 筐体 240 2、 表示部 A 240 3、 表示部 B 2404、 記録媒体（D V D等）読み込み部 240 5、 操作キ一 240 6、 スピー力一部 240 7等を含む。 表示部 A 2
40 3は主として画像情報を表示し、 表示部 B 2404は主として文 字情報を表示するが、 本発明の半導体装置を用いた表示装置はこれら 表示部 A、 B 240 3、 2404に用いることが出来る。 なお、 記録 媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。 ま た本発明により、 図 14 (E)に示す DVD再生装置が完成される。
図 1 4 (F)はゴーグル型ディスプレイ（へッドマウントディスプ レイ）であり、 本体 2 5 0 1、 表示部 2 5 0 2、 アーム部 2 5 0 3を 含む。 本発明の半導体装置を用いた表示装置は表示部 2 5 0 2に用い ることが出来る。 また本発明により、 図 1 4 (F)に示すゴーグル型デ イスプレイが完成される。
図 1 4 (G)はビデオカメラであり、 本体 2 6 0 1、 表示部 2 6 0 2、 筐体 2 6 0 3、 外部接続ポ一ト 2 6 04、 リモコン受信部 2 6 0 5、 受像部 2 6 0 6、 ノ ッテリ一 2 6 0 7、 音声入力部 2 6 0 8、 操 作キー 2 6 0 9等を含む。 本発明の半導体装置を用いた表示装置は表 示部 2 6 0 2に用いることが出来る。 また本発明により、 図 1 4 (G) に示すビデオカメラが完成される。
ここで図 1 4 (H)は携帯電話であり、 本体 2 7 0 1、 筐体 2 7 0 2、 表示部 2 7 0 3 , 音声入力部 2 7 04、 音声出力部 2 7 0 5、 操 作キ一 2 7 0 6、 外部接続ポ一卜 2 7 0 7、 アンテナ 2 7 0 8等を含 む。 本発明の半導体装置を用いた表示装置は表示部 2 7 0 3に用いる ことが出来る。 なお、 表示部 2 7 0 3は黒色の背景に白色の文字を表 示することで携帯電話の消費電流を抑えることが出来る。 また本発明 により、 図 1 4 (H )に示す携帯電話が完成される。
なお、 将来的に発光材料の発光輝度が高くなれば、 出力した画像 情報を含む光をレンズ等で拡大投影してフロント型若しくはリァ型の プロジェクタ一に用いることも可能となる。
また、 上記電子機器はィン夕ーネットゃ C A T V (ケーブルテレ ビ）などの電子通信回線を通じて配信された情報を表示することが多 くなり、 特に動画情報を表示する機会が増してきている。 発光材料の 応答速度は非常に高いため、 本発明の半導体装置を用いた表示装置は 動画表示に好ましい。
また、 本発明の半導体装置を用いた表示装置は発光している部分 が電力を消費するため、 発光部分が極力少なくなるように情報を表示 することが望ましい。 従って、 携帯情報端末、 特に携帯電話や音響再 生装置のような文字情報を主とする表示部に表示装置を用いる場合に は、 非発光部分を背景として文字情報を発光部分で形成するように駆 動することが望ましい。 産業上の利用可能性
以上のように、 本発明の適用範囲は極めて広く、 あらゆる分野の 電子機器に用いることが可能である。 また、 実施例 2の電子機器は、 実施例 1に示した構成を用いることが出来る。

Claims

請求の範囲
1 . レジス夕回路を有するシフトレジス夕回路と、 ラッチ回路を有す るラッチ回路アレイと、 ラッチ回路を動作させるためのラッチパルス を生成する回路を有し、
前記シフ卜レジス夕回路にス夕一卜パルスが入力され、
前記レジス夕回路に、 ク口ック信号に基づいて前記スタートパルス が順にシフトされ、
前記ラッチ回路に、 前記レジスタ回路から出力されたパルス及び前 記ラッチパルスを生成する回路から出力されたラッチパルスが入力さ れ、 ，
前記ラッチ回路は、 前記ラッチパルスの入力に基づいて電流源回路 に前記パルスを出力することを特徴とする半導体装置。
2 . 請求の範囲第 1項において、 前記ラッチパルスを生成する回路は、 前記シフトレジスタ回路や前記ラッチ回路アレイと同一基板上にある ことを特徴とする半導体装置。
3 . 請求の範囲第 1項において、 前記ラッチパルスを生成する回路は、 前記スタートパルスおよび前記ク口ック信号からラツチパルスを生成 することを特徴とする半導体装置。
4 . 請求の範囲第 1項において、 前記ラッチパルスを生成する回路は、 前記スタートパルスに同期してシフトする第一のレジスタ回路からな る第一のシフトレジスタ回路と、 前記クロック信号に同期してシフト する第二のレジス夕回路からなる第二のシフトレジス夕回路を有して いることを特徴とする半導体装置。
5 . 請求の範囲第 1項において、 前記ラッチ回路の出力端子は、 前記 電流源回路の制御端子に接続されていることを特徴とする半導体装置。
6 . 請求の範囲第 1項において、 前記電流源回路は、 画素に入力する 電流値を制御する駆動回路内に設けられていることを特徴とする半導
7 - 請求の範囲第 1項において、 前記電流源回路は、 マトリクス状に 配置された複数の画素内に設けられていることを特徴とする半導体装 置。
8 . 請求の範囲第 1項において、 前記半導体装置をビデオカメラ、 デ ジタルカメラ、 ゴーグル型ディスプレイ、 ナピゲ一シヨンシステム、 音響再生装置、 ノ一卜型パーソナルコンピュータ、 ゲーム機器、 携帯 情報端末、 及び記録媒体を備えた画像再生装置のいずれか一の電子機 器に用いることを特徴とする半導体装置。
9 . レジスタ回路を有するシフトレジス夕回路と、 ラッチ回路を有す るラッチ回路アレイと、 ラツチ回路を動作させるためのラッチパルス を生成する回路を有する半導体装置において、
前記シフトレジス夕回路にスタ一トパルスを入力し、
前記レジス夕回路に、 ク口ック信号に基づいて前記スタートパルス を順にシフトさせ、
前記レジスタ回路から出力されたパルス及び前記ラッチパルスを生 成する回路から出力されたラッチパルスを前記ラッチ回路に入力し、 前記ラッチ回路は、 前記ラッチパルスの入力に基づいて電流源回路 に前記パルスを出力することを特徴とする半導体装置の駆動方法。
1 0 . 請求の範囲第 9項において、 前記ラッチパルスを生成する回路 は、 前記シフトレジスタ回路や前記ラッチ回路アレイと同一基板上に あることを特徴とする半導体装置の駆動方法。
1 1 . 請求の範囲第 9項において、 前記ラッチパルスを生成する回路 は、 前記スタートパルスおよび前記クロック信号からラッチパルスを 生成することを特徴とする半導体装置の駆動方法。
1 2 . 請求の範囲第 9項において、 前記ラッチパルスを生成する回路 は、 前記ス夕一トパルスに同期してシフトする第一のレジスタ回路か らなる第一のシフトレジスタ回路と、 前記クロック信号に同期してシ フ卜する第二のレジスタ回路からなる第二のシフトレジス夕回路を有 していることを特徴とする半導体装置の駆動方法。
1 3 . 請求の範囲第 9項において、 前記ラッチ回路の出力端子は、 前 記電流源回路の制御端子に接続されていることを特徴とする半導体装 置の駆動方法。
1 4 . 請求の範囲第 9項において、 前記電流源回路は、 画素に入力す る電流値を制御する駆動回路内に設けられていることを特徴とする半 導体装置の駆動方法。
1 5 . 請求の範囲第 9項において、 前記電流源回路は、 マ卜リクス状 に配置された複数の画素内に設けられていることを特徴とする半導体 装置の駆動方法。
1 6 . 請求の範囲第 9項において、 前記半導体装置をビデオカメラ、 デジタルカメラ、 ゴーグル型ディスプレイ、 ナビゲ一シヨンシステム、 音響再生装置、 ノート型パーソナルコンピュータ、 ゲーム機器、 携帯 情報端末、 及び記録媒体を備えた画像再生装置のいずれか一の電子機 器に用いることを特徴とする半導体装置の駆動方法。
1 7 . レジスタ回路を有するシフトレジス夕回路と、 ラッチ回路を有 するラッチ回路アレイと、 ラッチ回路を動作させるためのラッチパル スを生成する回路を有し、
前記シフトレジス夕回路にスタートパルスが入力され、
前記レジス夕回路に、 ク口ック信号に基づいて前記スタートパルス が順にシフ卜され、 前記ラッチ回路に、 前記レジスタ回路から出力されたパルス及び前 記ラッチパルスを生成する回路から出力されたラッチパルスが入力さ れ、
前記ラッチ回路は、 前記ラッチパルスの入力に基づいて電流源回路 に前記パルスを出力することを特徴とする発光表示装置。
1 8 . 請求の範囲第 1 7項において、 前記ラッチパルスを生成する回 路は、 前記シフトレジスタ回路や前記ラッチ回路アレイと同一基板上 にあることを特徴とする発光表示装置。
1 9 . 請求の範囲第 1 7項において、 前記ラッチパルスを生成する回 路は、 前記スタートパルスおよび前記クロック信号からラッチパルス を生成することを特徴とする発光表示装置。
2 0 . 請求の範囲第 1 7項において、 前記ラッチパルスを生成する回 路は、 前記ス夕一トパルスに同期してシフ卜する第一のレジス夕回路 からなる第一のシフトレジス夕回路と、 前記クロック信号に同期して シフトする第二のレジスタ回路からなる第二のシフトレジス夕回路を 有していることを特徴とする発光表示装置。
2 1 . 請求の範囲第 1 7項において、 前記ラッチ回路の出力端子は、 前記電流源回路の制御端子に接続されていることを特徴とする発光表
2 2 . 請求の範囲第 1 7項において、 前記電流源回路は、 画素に入力 する電流値を制御する駆動回路内に設けられていることを特徴とする 発光表示装置。
2 3 . 請求の範囲第 1 7項において、 前記電流源回路は、 マトリクス 状に配置された複数の画素内に設けられていることを特徴とする発光 表示装置。
2 4 . 請求の範囲第 1 7項において、 前記発光表示装置をビデオカメ ラ、 デジタルカメラ、 ゴーグル型ディスプレイ、 ナビゲ一シヨンシス テム、 音響再生装置、 ノート型パーソナルコンピュータ、 ゲーム機器、 携帯情報端末、 及び記録媒体を備えた画像再生装置のいずれか一の電 子機器に用いることを特徴とする発光表示装置。
2 5 . レジス夕回路を有するシフトレジスタ回路と、 ラッチ回路を有 するラッチ回路アレイと、 ラツチ回路を動作させるためのラッチパル スを生成する回路を有する発光表示装置において、
前記シフトレジスタ回路にスタートパルスを入力し、
前記レジスタ回路に、 ク口ック信号に基づいて前記ス夕一トパルス を順にシフ卜させ、
前記レジス夕回路から出力されたパルス及び前記ラッチパルスを生 成する回路から出力されたラッチパルスを前記ラッチ回路に入力し、 前記ラッチ回路は、 前記ラッチパルスの入力に基づいて電流源回路 に前記パルスを出力することを特徴とする発光表示装置の駆動方法。
2 6 . 請求の範囲第 2 5項において、 前記ラッチパルスを生成する回 路は、 前記シフトレジスタ回路や前記ラッチ回路アレイと同一基板上 にあることを特徴とする発光表示装置の駆動方法。
2 7 . 請求の範囲第 2 5項において、 前記ラッチパルスを生成する回 路は、 前記スタートパルスおよび前記ク口ック信号からラツチパルス を生成することを特徴とする発光表示装置の駆動方法。
2 8 . 請求の範囲第 2 5項において、 前記ラッチパルスを生成する回 路は、 前記スタートパルスに同期してシフトする第一のレジス夕回路 からなる第一のシフトレジス夕回路と、 前記クロック信号に同期して シフ卜する第二のレジスタ回路からなる第二のシフトレジス夕回路を 有していることを特徴とする発光表示装置の駆動方法。
2 9 . 請求の範囲第 2 5項において、 前記ラッチ回路の出力端子は、 前記電流源回路の制御端子に接続されていることを特徴とする発光表 示装置の駆動方法。
3 0 . 請求の範囲第 2 5項において、 前記電流源回路は、 画素に入力 する電流値を制御する駆動回路内に設けられていることを特徴とする 発光表示装置の駆動方法。
3 1 . 請求の範囲第 2 5項において、 前記電流源回路は、 マトリクス 状に配置された複数の画素内に設けられていることを特徴とする発光 表示装置の駆動方法。
3 2 . 請求の範囲第 2 5項において、 前記半導体装置をビデオカメラ、 デジタルカメラ、 ゴ一ダル型ディスプレイ、 ナビゲーシヨンシステム、 音響再生装置、 ノート型パーソナルコンピュータ、 ゲーム機器、 携帯 情報端末、 及び記録媒体を備えた画像再生装置のいずれか一の電子機 器に用いることを特徴とする発光表示装置の駆動方法。
PCT/JP2003/016357 2002-12-27 2003-12-19 半導体装置、発光表示装置およびそれらの駆動方法 WO2004061809A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004536355A JP4397811B2 (ja) 2002-12-27 2003-12-19 半導体装置、ｅｌ表示装置、及び電子機器
KR1020057010968A KR101060172B1 (ko) 2002-12-27 2003-12-19 반도체장치, 발광 표시장치 및 그들의 구동방법
EP03780933.2A EP1577864B1 (en) 2002-12-27 2003-12-19 Semiconductor device, light-emitting display apparatus, and method for driving them
AU2003289450A AU2003289450A1 (en) 2002-12-27 2003-12-19 Semiconductor device, light-emitting display apparatus, and method for driving them

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-378896 2002-12-27
JP2002378896 2002-12-27

Publications (1)

Publication Number Publication Date
WO2004061809A1 true WO2004061809A1 (ja) 2004-07-22

Family

ID=32708355

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016357 WO2004061809A1 (ja) 2002-12-27 2003-12-19 半導体装置、発光表示装置およびそれらの駆動方法

Country Status (7)

Country Link
US (1) US7307604B2 (ja)
EP (1) EP1577864B1 (ja)
JP (1) JP4397811B2 (ja)
KR (1) KR101060172B1 (ja)
CN (1) CN100483484C (ja)
AU (1) AU2003289450A1 (ja)
WO (1) WO2004061809A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106664A (ja) * 2004-09-08 2006-04-20 Fuji Electric Holdings Co Ltd 有機ｅｌ発光装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599657B1 (ko) 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
EP1856685A2 (en) * 2005-03-02 2007-11-21 Koninklijke Philips Electronics N.V. Active matrix display devices and methods of driving the same
TWI327720B (en) * 2005-03-11 2010-07-21 Sanyo Electric Co Active matrix type display device and driving method thereof
JP4986468B2 (ja) * 2005-03-11 2012-07-25 三洋電機株式会社 アクティブマトリクス型表示装置
JP2006251453A (ja) * 2005-03-11 2006-09-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその駆動方法
KR100667075B1 (ko) * 2005-07-22 2007-01-10 삼성에스디아이 주식회사 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치
KR101277975B1 (ko) * 2006-09-07 2013-06-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치
JP5852855B2 (ja) 2010-11-24 2016-02-03 株式会社半導体エネルギー研究所 発光素子、発光装置、照明装置、及び電子機器
US20160260392A1 (en) * 2015-03-03 2016-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
US10008167B2 (en) * 2015-03-03 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and program
CN107993606B (zh) * 2018-01-22 2021-02-26 京东方科技集团股份有限公司 驱动电路及其驱动方法、电子装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137443A (ja) * 1994-11-09 1996-05-31 Sharp Corp 画像表示装置
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JP2000276108A (ja) 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
WO2001006484A1 (fr) 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2002514320A (ja) * 1997-04-23 2002-05-14 サーノフ コーポレイション アクティブマトリックス発光ダイオードピクセル構造及び方法
WO2002039420A1 (fr) 2000-11-07 2002-05-16 Sony Corporation Affichage a matrice active et affichage electroluminescent organique a matrice active
US20020075208A1 (en) 2000-12-15 2002-06-20 Bae Sung Joon Driving IC of an active matrix electroluminescence device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW277129B (ja) * 1993-12-24 1996-06-01 Sharp Kk
JPH07261151A (ja) 1994-03-18 1995-10-13 G T C:Kk 液晶パネル周辺駆動回路
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2001083923A (ja) 1999-07-12 2001-03-30 Semiconductor Energy Lab Co Ltd デジタルドライバおよび表示装置
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
US6568828B2 (en) 2001-03-16 2003-05-27 Martin Rudoy Illuminating packaging material
TWI276031B (en) * 2002-03-01 2007-03-11 Semiconductor Energy Lab Display device, light emitting device, and electronic equipment
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137443A (ja) * 1994-11-09 1996-05-31 Sharp Corp 画像表示装置
JP2002514320A (ja) * 1997-04-23 2002-05-14 サーノフ コーポレイション アクティブマトリックス発光ダイオードピクセル構造及び方法
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JP2000276108A (ja) 1999-03-24 2000-10-06 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
US6556176B1 (en) 1999-03-24 2003-04-29 Sanyo Electric Co., Ltd. Active type EL display device capable of displaying digital video signal
WO2001006484A1 (fr) 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
WO2002039420A1 (fr) 2000-11-07 2002-05-16 Sony Corporation Affichage a matrice active et affichage electroluminescent organique a matrice active
US20020075208A1 (en) 2000-12-15 2002-06-20 Bae Sung Joon Driving IC of an active matrix electroluminescence device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1577864A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106664A (ja) * 2004-09-08 2006-04-20 Fuji Electric Holdings Co Ltd 有機ｅｌ発光装置

Also Published As

Publication number Publication date
CN100483484C (zh) 2009-04-29
CN1732498A (zh) 2006-02-08
EP1577864A4 (en) 2009-01-21
US7307604B2 (en) 2007-12-11
EP1577864B1 (en) 2013-08-14
KR101060172B1 (ko) 2011-08-29
EP1577864A1 (en) 2005-09-21
JPWO2004061809A1 (ja) 2006-05-18
KR20050093775A (ko) 2005-09-23
AU2003289450A1 (en) 2004-07-29
JP4397811B2 (ja) 2010-01-13
US20040252084A1 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
JP6010679B2 (ja) デジタル回路、半導体装置及び電子機器
US8866714B2 (en) Semiconductor device and display device utilizing the same
US9626913B2 (en) Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device
US20070126685A1 (en) Display device and electronic device using the same
JP4397811B2 (ja) 半導体装置、ｅｌ表示装置、及び電子機器
US7688107B2 (en) Shift register, display device, and electronic device
JP2007114346A (ja) 電気光学装置及び電子機器
JP4574128B2 (ja) 発光装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2004536355

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057010968

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003780933

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038A7614X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003780933

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057010968

Country of ref document: KR