WO2004051854A1 - Phasenregelschleife - Google Patents

Phasenregelschleife Download PDF

Info

Publication number
WO2004051854A1
WO2004051854A1 PCT/DE2003/003638 DE0303638W WO2004051854A1 WO 2004051854 A1 WO2004051854 A1 WO 2004051854A1 DE 0303638 W DE0303638 W DE 0303638W WO 2004051854 A1 WO2004051854 A1 WO 2004051854A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
loop filter
locked loop
output
input
Prior art date
Application number
PCT/DE2003/003638
Other languages
English (en)
French (fr)
Inventor
Stefan Herzinger
Günter Märzinger
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to AU2003287858A priority Critical patent/AU2003287858A1/en
Publication of WO2004051854A1 publication Critical patent/WO2004051854A1/de
Priority to US11/141,591 priority patent/US7205849B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Definitions

  • the present invention relates to a phase locked loop, comprising a phase detector with a first input for supplying a reference signal and with a second input, a controlled oscillator with a control input, which is coupled to an output of the phase detector, and a frequency divider in a feedback branch with an input of the Frequency divider, which is connected to an output of the controlled oscillator, and with an output of the frequency divider, which is connected to a second input of the phase detector.
  • useful signals to be transmitted which are originally in a baseband position, are normally shifted in frequency for transmission over a channel.
  • a high-frequency carrier signal is usually modulated with the useful signal.
  • Phase locked loops for example, can be used to convert such a useful signal into a high-frequency position. The prerequisite for this is that the modulation signal has a constant envelope.
  • Such transmission arrangements are also referred to as modulation loop.
  • phase locked loops which are also referred to as PLL, phase locked loop
  • the phase end tector performed a phase comparison between the frequency-divided oscillator signal and a reference signal.
  • the oscillation frequency of the oscillator is changed in such a way that the phase deviation disappears.
  • the PLL is locked in this state.
  • a loop filter is normally provided for coupling between the phase detector and the oscillator. From the point of view of control technology, this loop filter works as a controller in the control loop and normally has integrating properties to maintain the stability of the control loop. Accordingly, the loop filter of a PLL is usually designed as an I controller, PI controller or as a PID controller. The letter I stands for the integrator in the controller.
  • a high-pass transmission behavior of the loop results, for example, when the modulation signal is fed in at the input or at the output of the oscillator. It should be noted that no technical implementation for feeding a modulation signal at the output of the oscillator is known to date.
  • a low-pass transmission behavior of the loop results when the modulation signal is fed in at one of the two inputs of the phase detector or at its output as well as when the modulation signal is fed in at the input of the frequency divider in the feedback branch.
  • the modulation is onssignal evaluated with a low-pass function. This generally limits the modulation bandwidth to a value that is less than the loop bandwidth of the control loop. Conversely, if a high pass point is used, the low frequencies of the modulation spectrum are attenuated in an unacceptable manner.
  • the modulators with PLL mentioned have the disadvantage in common that a circuit node with low-pass properties is used to feed the modulation signal.
  • a very large PLL bandwidth is required in order to meet the high requirements for the frequency conversion quality, as are required in mobile radio standards, for example GSM.
  • the problem described could be solved by choosing a combination of a low-pass and a high-pass entry point. Such arrangements are also referred to as two-point modulators.
  • the problem arises that a highly precise adaptation is required between the low-pass modulation point at the frequency divider, which is usually constructed in digital circuit technology, and the analog feed node at the oscillator input.
  • this adaptation is very complex to implement due to production variations, temperature drifts etc. in the analog section.
  • the object of the present invention is to develop a phase-locked loop described in the introduction in such a way that with little effort a possible distortion-free modulation of a carrier signal is possible.
  • the object is achieved by a generic phase locked loop which is developed in such a way that an integrator-free loop filter is provided for coupling the output of the phase detector to the control input of the controlled oscillator.
  • the PLL controller designed as a loop filter does not have an integrating property, but is designed as an integrator-free filter.
  • loop filters are always provided in phase locked loops which are suitable for mobile radio applications. These loop filters normally have a pole at zero in the complex transfer function, which is omitted here. If the transfer function of a loop filter is transformed from the time domain to the Laplace domain, the so-called s-plane, the I part of the loop filter can normally be represented by the factor l / s. According to the proposed principle, such a pole point is just avoided at zero.
  • the distortion of the transfer function of the closed loop caused by the zero is advantageously avoided. This in turn enables the phase locked loop to be operated in a stable manner, even with a smaller loop bandwidth, without sacrificing transmission quality.
  • Loop filter in a phase locked loop as proposed according to the present principle, the possibility of optimizing the loop filter for a very flat course of the group delay up to frequencies in the order of the loop bandwidth itself.
  • the integrator-free loop filter can be implemented, for example, as a loop filter with a conjugate complex pole pair or with purely passive pole positions.
  • the integrator-free loop filter comprises only passive components.
  • Such an integrator-free loop filter can be implemented with particularly little effort.
  • the loop filter is particularly preferably described by a transfer function which has at least one passive pole in the Laplace plane.
  • the loop filter has only passive pole positions and thus has neither zero points nor an integrator property. This enables the implementation of Very flat course of the group delay of the transfer function of the closed loop.
  • the passive pole points are preferably realized by one RC element each. If a plurality of passive pole points are provided in the loop filter, a series connection of a plurality of RC elements is preferably provided to form the passive poles.
  • the integrator-free loop filter is designed as a loop filter that is described by a transfer function that has at least one conjugate complex pole pair in the Laplace plane.
  • the design as a loop filter with conjugate complex pole positions without zeros and without an integrator enables the implementation of special, advantageous transfer functions of the PLL such as Bessel or Legendre transfer functions.
  • a controlled current source with a control input that is connected to the output of the phase detector and with a controlled path that generates the output voltage signal via a connected load resistor.
  • This load resistance corresponds to the internal resistance of the equivalent voltage source and is advantageously part of the following loop filter.
  • Such a development of the phase-locked loop can be used particularly advantageously in combination with an integrator-free loop filter with only passive poles.
  • phase locked loop with a controlled current source enables good isolation of the output voltage of the phase detector from fluctuations in the supply voltage and at the same time the elimination of an expensive voltage regulator.
  • Further training possible voltage swing compared to the voltage swing possible with a voltage regulator significantly increased and extends practically across the entire supply voltage range.
  • phase locked loop according to the present principle is preferably provided for use in mobile radio devices, for example in mobile radio transmission arrangements.
  • FIG. 1 shows a block diagram of a phase locked loop
  • FIG. 2 shows a first exemplary embodiment of an integrator-free loop filter according to the proposed invention for use in a PLL according to FIG. 1,
  • FIG. 3 shows a second exemplary embodiment of an integrator-free loop filter according to the invention for use in a PLL according to FIG. 1,
  • FIG. 4 shows an exemplary embodiment of a preferred control of the loop filter from FIG. 3 with a controlled current source
  • Figure 5 shows another preferred embodiment of a
  • Figure 1 shows a phase locked loop, English: PLL, phase locked loop.
  • the phase locked loop includes a forward branch and a return branch.
  • a phase detector 1 is provided with a first input 2, a second input 3 and an output 4.
  • a signal with a reference phase ⁇ jj- can be fed to the first input 2 of the phase detector 1.
  • the output 4 of the phase detector 1 is connected to the control input of a voltage-controlled oscillator 6 via an integrator-free loop filter 5.
  • the input and output of the loop filter 5 is designated IN, OUT.
  • An output signal with an output phase position ⁇ ouT can be tapped at this output.
  • the output of the phase control loop is connected via a frequency divider 7 to the second input 3 of the phase detector 1 with the formation of a negative feedback.
  • the difference between the phase position of the input signal and the phase position of the feedback, frequency-divided output signal is formed in the phase detector 1, and the oscillator 6 is driven as a function thereof.
  • the oscillator 6 is controlled by the phase and frequency detector 1 via the integrator-free loop filter 5.
  • the desired output frequency is set in the described phase-locked loop by adjusting the divider ratio of the frequency divider 7.
  • a modulation signal can be fed in at modulation points M ⁇ to Mg of the phase locked loop.
  • the modulation node M] _ is formed at the first input 2 of the phase detector 1, while the modulation point M 2 is provided at its output.
  • the modulation point M 3 is provided at the input of the oscillator 6, the modulation point M4 is at the latter
  • the modulation points M5 and Mg are at the input and the output of the frequency divider 7, respectively intended. As already explained at the beginning, there is a high-pass transmission behavior for the modulation points M 3 and M4, while the modulation points M ⁇ , M 2 , M5 and Mg have low-pass transmission behavior.
  • the integrator-free loop filter 5 is designed as a regulator of the phase-locked loop. It has no I part.
  • Transfer function of the loop filter 5 has no zeros in the Laplace area. Due to these properties of the loop filter 5 used, a phase locked loop with a very flat course of the group delay up to frequencies in the order of the PLL bandwidth can be realized. This means that a signal can be converted from a baseband position to the high-frequency range with a much lower bandwidth than usual, using a very low distortion.
  • FIG. 2 shows a first exemplary embodiment of an integrator-free loop filter 5 according to the proposed principle for use in a phase-locked loop according to FIG. 1.
  • An operational amplifier 8 is provided with two inputs, one of which is connected to a reference potential connection 9. The further input of the operational amplifier 8 is connected via a capacitor 10 to the output OUT of the loop filter, which is formed by the operational amplifier output.
  • the input IN of the loop filter is connected to a circuit node K via an RC element.
  • the RC element comprises a resistor 11 between the input IN of
  • the circuit node K is connected via a resistor 13 to the output OUT of the loop filter and via a resistor 14 to the further input of the operational amplifier 8.
  • the integrator-free loop filter according to FIG. 2 has a transfer function in the Laplace area which has a conjugate complex pair of poles, but has no zeros.
  • special, preferred transfer functions of the phase-locked loop can be realized, such as Bessel or Legendre transfer functions.
  • FIG. 3 A preferred embodiment of an integrator-free loop filter within the meaning of the present invention that can be implemented with particularly little effort is shown in FIG. 3 and is also preferably designed for use in a PLL as shown in FIG. 1.
  • a series connection of a total of three RC elements 15, 16, 17 is formed between the input IN and the output OUT of the loop filter.
  • the RC elements 15, 16, 17 each comprise a series resistor 18, 19, 20, each with a capacitor 21, 22, 23 connected downstream, which is connected to reference potential 9.
  • the three resistors 18, 19, 20 accordingly form a series circuit between input IN and output OUT of the loop filter.
  • the loop filter according to FIG. 3 realizes a transfer function with three passive pole positions.
  • the loop filter has no zeros in its transfer function and is free of integrators.
  • the loop filter according to FIG. 3 can be implemented with particularly little effort and also enables the implementation of a very flat course of the group delay with the advantages for the control circuit with modulator according to FIG. 1 which have already been explained in detail.
  • FIG. 4 shows an exemplary preferred circuit for controlling the integrator-free loop filter 5 according to the proposed principle with a phase detector 1.
  • a controlled current source 24 is provided for this purpose, the control input of which is connected to the output of the phase detector 1.
  • the connections of the controlled path of the current source 24 are connected on the one hand to a supply potential connection 25 and on the other hand to an output node A
  • a resistor 26 to reference potential 9 is connected to output A in the circuit diagram of FIG. on. Furthermore, a capacitor 21 is connected to ground at the output A, which is at the same time part of the loop filter according to FIG. 3, namely the input-side RC element 15 from FIG. 3.
  • the controlled current source 24 generates an output signal at a load resistor, with which the loop filter is controlled.
  • the load resistance corresponds to the internal resistance of the equivalent voltage source and as such is part of the following loop filter 5.
  • the resistor 26, which is connected to the current source 24 corresponds to the total required first filter resistor 18 from FIG. 3 voltage swing required to control the loop filter is generated by a current source via a load resistor.
  • FIG. 5 shows an alternative embodiment of a controlled current source 24 'for coupling the loop filter to the output of the phase detector.
  • This circuit largely corresponds in structure and advantageous function to the circuit of FIG. 4 and is therefore not described again here.
  • the resistor 26, which is connected to the current source 24 ' is only part of the required first filter resistor 18 from FIG. 3. Accordingly, the connection A of the current source 24' is connected to the capacitor 21 via a series resistor 18 '.
  • the series resistor 18 ' together with the capacitor 21 to ground, forms the RC element 15 of FIG. 3 on the input side. LIST OF REFERENCE NUMBERS

Abstract

Es ist eine Phasenregelschleife, PLL angegeben mit einem Vorwärtspfad und einem Rückführungspfad. Im Vorwärtspfad der Phasenregelschleife steuert ein Phasendetektor (1) einen Oszillator (6) an. Der Rückführungszweig umfasst einen Frequenzteiler (7), der den Oszillator-Ausgang mit dem Phasendetektor (1) verbindet. Gemäss dem vorgeschlagenen Prinzip ist zur Steuerung des Oszillators (6) ein integratorfreies Schleifenfilter (5) vorgesehen. Dies ermöglicht eine deutliche Verringerung der erforderlichen PLL-Bandbreite ohne Reduzierung der Signalqualität bei Verwendung der PLL als Modulator.

Description

Beschreibung
Phasenregelschleife
Die vorliegende Erfindung betrifft eine Phasenregelschleife, aufweisend einen Phasendetektor mit einem ersten Eingang zum Zuführen eines Bezugssignals und mit einem zweiten Eingang, einen gesteuerten Oszillator mit einem Steuereingang, der an einen Ausgang des Phasendetektors angekoppelt ist, und einen Frequenzteiler in einem Ruckfuhrungszweig mit einem Eingang des Frequenzteilers, der an einen Ausgang des gesteuerten Oszillators angeschlossen ist, und mit einem Ausgang des Frequenzteilers, der an einen zweiten Eingang des Phasendetektors angeschlossen ist.
In der Nachrichtentechnik werden zu übertragende Nutzsignale, die ursprünglich in einer Basisband-Lage vorliegen, zur Übertragung über einen Kanal normalerweise in ihrer Frequenz verschoben. Dabei wird üblicherweise ein hochfrequentes Träger- signal mit dem Nutzsignal moduliert. Zur Frequenzumsetzung eines derartigen Nutzsignals in eine hochfrequente Lage können beispielsweise Phasenregelschleifen verwendet werden. Voraussetzung dafür ist, daß das Modulationssignal eine konstante Einhüllende aufweist.
Derartige Sendeanordnungen werden auch als Modulations- Phasenregelschleifen, englisch: modulation loop, bezeichnet.
Eine gattungsgemäße Phasenregelschleife ist beispielsweise in der Druckschrift von Michael H. Perrott et al . "A 27-mW CMOS Fractional-N Synthesizer Using Digital Compensation for 2.5- Mb/s GFSK Modulation", IEEE Journal of Solid-State Circuits, Vol. 32, No. 12, December 1997 in Figur 2 auf Seite 2049 angegeben.
Bei derartigen Phasenregelschleifen, welche auch als PLL, Phase Locked Loop, bezeichnet werden, wird mit dem Phasende- tektor ein Phasenvergleich zwischen dem frequenzmäßig heruntergeteilten Oszillatorsignal und einem Bezugssignal durchgeführt . In Abhängigkeit von einer Phasen- und/oder Frequenzabweichung wird der Oszillator so in seiner Schwingfrequenz verändert , daß die Phasenabweichung verschwindet . In diesem Zustand ist die PLL eingerastet.
Zur Kopplung zwischen Phasendetektor und Oszillator ist normalerweise ein Schleifenfilter vorgesehen. Aus Sicht der Re- gelungstechnik arbeitet dieses Schleifenfilter im Regelkreis als Regler und hat zur Wahrung der Stabilität des Regelkreises normalerweise integrierende Eigenschaften. Demnach ist das Schleifenfilter einer PLL normalerweise als I-Regler, PI- Regler oder als PID-Regler ausgeführt. Der Buchstabe I steht dabei für den Integrator im Regler.
Es sind mehrere Möglichkeiten bekannt, ein Modulationssignal in eine Phasenregelschleife einzubringen. In Abhängigkeit des gewählten Einspeisepunktes für das Modulationssignal ergeben sich für dessen Übertragungsfunktion Hochpaß- oder Tiefpaß-
Eigenschaften der Schleife.
Ein Hochpaß-Übertragungsverhalten der Schleife ergibt sich beispielsweise beim Einspeisen des Modulationssignals am Ein- gang oder am Ausgang des Oszillators. Dabei ist anzumerken, daß bisher noch keine technische Realisierung für eine Einspeisung eines Modulationssignals am Ausgang des Oszillators bekannt ist.
Ein Tiefpaß-Übertragungsverhalten der Schleife ergibt sich dagegen bei Einspeisung des Modulationssignals an einem der beiden Eingänge des Phasendetektors oder an dessen Ausgang ebenso wie bei einer Einspeisung des Modulationssignals am Eingang des Frequenzteilers im Ruckfuhrungszweig.
Verwendet man einen der möglichen Tiefpaß-Punkte der Regel - schleife zum Einspeisen der Modulation, so wird das Modulati- onssignal mit einer Tiefpaß-Funktion bewertet. Hierdurch wird die Modulationsbandbreite im allgemeinen auf einen Wert eingeschränkt, der kleiner ist als die Schleifenbandbreite des Regelkreises. Wird hingegen ein Hochpaß-Punkt verwendet, dann werden die tiefen Frequenzen des Modulationsspektrums in einer nicht akzeptablen Weise abgeschwächt.
In dem Dokument von Markus Helfenstein und George S. Moschytz "Circuits and Systems for Wireless Communication" , Kluwer 2000, ISBN 0-7923-7722-2 sind in Kapitel 10 "Transmitter Con- cepts, Integration and Design Trade-Offs", auf Seiten 141 bis 155 weitere Möglichkeiten zur Realisierung von Modulations- Phasenregelschleifen angegeben.
Den angeführten Modulatoren mit PLL ist der Nachteil gemeinsam, daß zur Einspeisung des Modulationssignals ein Schaltungsknoten mit Tiefpaß-Eigenschaften verwendet wird. Zudem wird eine sehr große PLL-Bandbreite benötigt, um den hohen Anforderungen an die Frequenz-Umsetzungsqualität zu entspre- chen, wie sie in Mobilfunkstandards, zum Beispiel GSM, gefordert werden .
Die beschriebene Problematik könnte dadurch gelöst werden, daß eine Kombination eines Tiefpaß- und eines Hochpaß- Einspeisepunktes gewählt wird. Derartige Anordnungen werden auch als Zweipunkt-Modulatoren bezeichnet. Dabei tritt jedoch das Problem auf, daß eine hochgenaue Anpassung erforderlich ist zwischen dem üblicherweise in digitaler Schaltungstechnik aufgebauten Tiefpaß-Modulationspunkt am Frequenzteiler und dem analogen Einspeiseknoten am Oszillator-Eingang. Diese Anpassung ist jedoch bedingt durch Fertigungsstreuungen, Te pe- raturdrifts et cetera im Analogteil sehr aufwendig in der Realisierung .
Aufgabe der vorliegenden Erfindung ist es, eine eingangs beschriebene Phasenregelschleife so weiterzubilden, daß mit ge- ringem Aufwand eine möglichst verzerrungsfreie Modulation eines Trägersignals möglich ist.
Erfindungsgemäß wird die Aufgabe gelöst durch eine gattungs- gemäße Phasenregelschleife, die derart weitergebildet ist, daß zur Kopplung des Ausgangs des Phasendetektors mit dem Steuereingang des gesteuerten Oszillators ein integratorfreies Schleifenfilter vorgesehen ist.
Gemäß dem vorgeschlagenen Prinzip ist im Regler der Phasenregelschleife, also im Schleifen ilter, kein I-Anteil vorgesehen. Demnach hat der als Schleifen ilter ausgeführte Regler der PLL keine integrierende Eigenschaft, sondern ist als integratorfreies Filter ausgeführt .
Damit ist ein Vorurteil der Fachwelt überwunden, da normalerweise in Phasenregelschleifen, die für Mobilfunkanwendungen geeignet sind, stets integrierende Schleifenfilter vorgesehen sind. Diese Schleifenfilter haben normalerweise einen Pol bei Null in der komplexen Übertragungsfunktion, der vorliegend entfällt. Wird die Übertragungsfunktion eines Schleifenfilters vom Zeitbereich in den Laplace-Bereich, die sogenannte s-Ebene, transformiert, so läßt sich der I -Anteil des Schleifenfilters normalerweise durch den Faktor l/s darstellen. Ge- maß dem vorgeschlagenen Prinzip ist eine derartige Polstelle bei Null gerade vermieden.
In einem mathematischen Modell einer Phasenregelschleife ist normalerweise ein integrierendes Verhalten im Oszillator ge- geben, dessen Übertragungsfunktion normalerweise angegeben wird mit K dividiert durch s, wobei K die Steilheit des Oszillators und s die komplexe Laplace-Variable repräsentiert. Das im Stand der Technik sich somit ergebende, zweifach integrierende Verhalten wird normalerweise zur Herstellung von Stabilität im Regelkreis dadurch kompensiert, daß im Schleifenfilter zusätzlich zum Integratoranteil eine Nullstelle in der Übertragungsfunktion vorgesehen ist. Gemäß dem vorgeschlagenen Prinzip kann nun durch Weglassen des I -Anteils, repräsentiert durch die Polstelle der Übertragungsfunktion des Schleifenfilters, auch auf die Nullstelle der Übertragungsfunktion des Schleifenfilters verzichtet werden und dennoch ein stabiler Regelkreis gebildet werden.
Zudem wird gemäß dem vorgeschlagenen Prinzip mit Vorteil die durch die Nullstelle bedingte Verzerrung der Übertragungs- funktion der geschlossenen Schleife vermieden. Dies wiederum ermöglicht den Betrieb der Phasenregelschleife in stabiler Weise auch mit geringerer Schleifenbandbreite ohne Einbußen bei der Übertragungsqualität.
Zusammengefaßt bietet der Einsatz eines integratorfreien
Schleifenfilters in einer Phasenregelschleife, wie gemäß dem vorliegenden Prinzip vorgeschlagen, die Möglichkeit der Optimierung des Schleifenfilters für einen sehr ebenen Verlauf der Gruppenlaufzeit bis zu Frequenzen in der Größenordnung der Schleifenbandbreite selbst.
Das integratorfreie Schleifenfilter kann beispielsweise als Schleifenfilter mit konjugiert komplexem Polpaar oder mit rein passiven Polstellen realisiert sein.
Gemäß einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, daß das integratorfreie Schleifenfilter ausschließlich passive Bauteile umfaßt. Ein derartiges, integratorfreies Schleifenfilter ist mit besonders geringem Aufwand implementierbar.
Besonders bevorzugt wird das Schleifenfilter durch eine Übertragungsfunktion beschrieben, die zumindest eine passive Polstelle in der Laplace-Ebene aufweist. Gemäß einer vorteilhaf- ten Ausführungsform weist das Schleifenfilter ausschließlich passive Polstellen auf und hat damit weder Nullstellen noch Integrator-Eigenschaft. Dies ermöglicht die Realisierung ei- nes sehr ebenen Verlaufs der Gruppenlaufzeit der Übertragungsfunktion der geschlossenen Schleife.
Die passiven Polstellen sind bevorzugt durch je ein RC-Glied realisiert. Sind mehrere passive Polstellen im Schleifenfilter vorgesehen, so ist bevorzugt eine Serienschaltung mehrerer RC-Glieder zur Bildung der passiven Pole vorgesehen.
In einer alternativen Ausführungsform des vorgeschlagenen Prinzips ist das integratorfreie Schleifenfilter ausgebildet als ein Schleifenfilter, das durch eine Übertragungsfunktion beschrieben wird, die zumindest ein konjugiert komplexes Pol- stellenpaar in der Laplace-Ebene aufweist. Die Ausführung als Schleifenfilter mit konjugiert komplexen Polstellen ohne Nullstellen und ohne Integrator ermöglicht die Realisierung spezieller, vorteilhafter Übertragungsfunktionen der PLL wie Bessel- oder Legendre-Übertragungsfunktionen.
Zur Erzeugung eines Spannungssignals für die Speisung des in- tegratorfreien Schleifenfilters ist es vorteilhaft, eine gesteuerte Stromquelle vorzusehen mit einem Steuereingang, der an den Ausgang des Phasendetektors angeschlossen ist, und mit einer gesteuerten Strecke, die das Ausgangs-Spannungssignal über einen angeschlossenen Arbeitswiderstand erzeugt.
Dieser Arbeitswiderstand entspricht dem Innenwiderstand der äquivalenten Spannungsquelle und ist mit Vorteil als solcher Teil des nachfolgenden Schleifenfilters. Eine derartige Weiterbildung der Phasenregelschleife ist besonders vorteilhaft in Kombination mit einem integratorfreien Schleifenfilter mit ausschließlich passiven Polen anwendbar.
Die beschriebene Weiterbildung des Phasenregelkreises mit gesteuerter Stromquelle ermöglicht eine gute Isolierung der AusgangsSpannung des Phasendetektors gegenüber Schwankungen der VersorgungsSpannung und zugleich den Verzicht auf einen aufwendigen Spannungsregler. Zudem ist der gemäß vorgeschla- gener Weiterbildung mögliche Spannungshub gegenüber dem mit einem Spannungsregler möglichen Spannungshub deutlich vergrößert und reicht praktisch über den gesamten Versorgungsspan- nungsbereich hinweg.
Die Phasenregelschleife gemäß dem vorliegenden Prinzip ist bevorzugt zur Anwendung in Mobilfunk-Geräten vorgesehen, beispielsweise in Mobilfunk-Sendeanordnungen.
Weitere Einzelheiten und vorteilhafte Ausgestaltungen des vorgeschlagenen Prinzips sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand von Zeichnungen näher erläutert .
Es zeigen:
Figur 1 ein Blockschaltbild einer Phasenregelschleife,
Figur 2 ein erstes Ausführungsbeispiel eines integratorfreien Schleifenfilters gemäß der vorgeschlagenen Erfindung zur Anwendung in einer PLL gemäß Figur 1,
Figur 3 ein zweites Ausführungsbeispiel eines integrator- freien Schleifenfilters gemäß der Erfindung zur Anwendung in einer PLL gemäß Figur 1,
Figur 4 ein Ausführungsbeispiel einer bevorzugten Ansteue- rung des Schleifenfilters von Figur 3 mit gesteuer- ter Stromquelle und
Figur 5 eine weitere bevorzugte Ausführungsform einer
Schaltung zur Ansteuerung eines integratorfreien Schleifenfilters gemäß Figur 3.
Figur 1 zeigt eine Phasenregelschleife, englisch: PLL, Phase Locked Loop. Die Phasenregelschleife umfaßt einen Vorwärts- zweig und einen Ruckfuhrungszweig. Im Vorwärtszweig der Phasenregelschleife ist ein Phasendetektor 1 vorgesehen mit einem ersten Eingang 2, einem zweiten Eingang 3 und einem Ausgang 4. Am ersten Eingang 2 des Phasendetektors 1 ist ein Si- gnal mit einer Bezugsphase φjj- zuführbar.
Der Ausgang 4 des Phasendetektors 1 ist über ein integratorfreies Schleifenfilter 5 an den Steuereingang eines spannungsgesteuerten Oszillators 6 angeschlossen. Der Ein- und Ausgang des Schleifenfilters 5 ist mit IN, OUT bezeichnet.
Der Ausgang des spannungsgesteuerten Oszillators 6, der eine Steilheit Kγco hat, bildet den Ausgang des Phasenregelkreises. An diesem Ausgang kann ein Ausgangssignal mit einer Ausgangsphasenlage φouT abgegriffen werden. Der Ausgang des Pha- senregelkreises ist über einen Frequenzteiler 7 an den zweiten Eingang 3 des Phasendetektors 1 unter Bildung einer negativen Rückkopplung angeschlossen.
Im Phasendetektor 1 wird die Differenz der Phasenlage des Eingangssignals und der Phasenlage des rückgekoppelten, frequenzgeteilten Ausgangssignals gebildet, und in Abhängigkeit davon wird der Oszillator 6 angesteuert. Gemäß dem vorgeschlagenen Prinzip erfolgt die Ansteuerung des Oszillators 6 durch den Phasen- und Frequenzdetektor 1 über das integrator- freie Schleifenfilter 5. Die gewünschte Ausgangsfrequenz wird bei der beschriebenen Phasenregelschleife dadurch eingestellt, daß das Teilerverhältnis des Frequenzteilers 7 verstellt wird.
An Modulationspunkten M^ bis Mg des Phasenregelkreises kann ein Modulationssignal eingespeist werden. Der Modulationsknoten M]_ ist am ersten Eingang 2 des Phasendetektors 1 gebildet, während der Modulationspunkt M2 an dessen Ausgang vorgesehen ist. Der Modulationspunkt M3 ist am Eingang des Oszil- lators 6 vorgesehen, der Modulationspunkt M4 ist an dessen
Ausgang gebildet. Die Modulationspunkte M5 und Mg sind an dem Eingang beziehungsweise an dem Ausgang des Frequenzteilers 7 vorgesehen. Wie eingangs bereits erläutert, ergibt sich für die Modulationspunkte M3 und M4 ein Hochpaß-Übertragungsverhalten der Schleife, während die Modulationspunkte M^, M2 , M5 und Mg Tiefpaß-Übertragungsverhalten aufweisen.
Je nach dem, an welchem Modulationspunkt ein Modulationssignal in die PLL eingebracht wird, ergeben sich unterschiedliche Übertragungsfunktionen für das Modulationssignal:
Figure imgf000010_0001
Figure imgf000010_0002
F(s) KφKVC0
1+
N
für M4 : <P, out
M4 F(s) KφKvco
1+' s N
für M5 φ> out
M 1 | s N
F(s) KφKvco
Figure imgf000010_0003
jeweils mit s gleich der Laplace-Variablen, F(s) gleich Übertragungsfunktion des Schleifenfilters im Laplace-Bereich, Ν gleich Teilerfaktor des Frequenzteilers, Kyco gleich Steil- heit des Oszillators, Kφ gleich Verstärkung des Phasendetektors.
Das integratorfreie Schleifenfilter 5 ist ausgelegt als Reg- 1er der Phasenregelschleife. Es hat keinen I-Anteil. Die
Übertragungsfunktion des Schleifenfilters 5 hat im Laplace- Bereich keine Nullstellen. Durch diese Eigenschaften des verwendeten Schleifenfilters 5 kann ein Phasenregelkreis mit einem sehr ebenen Verlauf der Gruppenlaufzeit bis zu Frequenzen in der Größenordnung der PLL-Bandbreite realisiert werden. Damit kann ein Signal bei wesentlich geringerer Bandbreite als üblich sehr verzerrungsfrei mit Hilfe der PLL aus einer Basisband-Lage in den Hochfrequenzbereich umgesetzt werden.
Figur 2 zeigt ein erstes Ausführungsbeispiel für ein integratorfreies Schleifenfilter 5 gemäß dem vorgeschlagenen Prinzip zum Einsatz in einer Phasenregelschleife gemäß Figur 1. Es ist dabei ein Operationsverstärker 8 vorgesehen mit zwei Eingängen, von denen einer auf einen Bezugspotentialanschluß 9 gelegt ist. Der weitere Eingang des Operationsverstärkers 8 ist über einen Kondensator 10 mit dem Ausgang OUT des Schleifenfilters, der vom Operationsverstärkerausgang gebildet wird, verbunden. Der Eingang IN des Schleifenfilters ist über ein RC-Glied an einen Schaltungsknoten K gelegt. Das RC-Glied umfaßt einen Widerstand 11 zwischen dem Eingang IN des
Schleifenfilters und dem Schaltungsknoten K sowie einen Kondensator 12, der zwischen den Schaltungsknoten K und Masse 9 geschaltet ist. Der Schaltungsknoten K ist über einen Widerstand 13 mit dem Ausgang OUT des Schleifenfilters und über einen Widerstand 14 mit dem weiteren Eingang des Operationsverstärkers 8 verbunden.
Das integratorfreie Schleifenfilter gemäß Figur 2 hat eine Übertragungsfunktion im Laplace-Bereich, welche ein konju- giert komplexes Polstellenpaar aufweist, jedoch keine Nullstellen hat. Mit einem derartigen Schleifenfilter können spezielle, bevorzugte Übertragungsfunktionen der Phasenregel- schleife realisiert werden, wie beispielsweise Bessel- oder Legendre-Übertragungsfunktionen.
Eine mit besonders geringem Aufwand realisierbare, bevorzugte Ausführungsform eines integratorfreien Schleifenfilters im Sinne der vorliegenden Erfindung ist in Figur 3 gezeigt und ebenfalls bevorzugt zur Anwendung in einer PLL wie in Figur 1 gezeigt ausgelegt. Zwischen dem Eingang IN und dem Ausgang OUT des Schleifenfilters ist vorliegend eine Serienschaltung von insgesamt drei RC-Gliedern 15, 16, 17 gebildet.
Die RC-Glieder 15, 16, 17 umfassen jeweils einen Serienwiderstand 18, 19, 20 mit jeweils nachgeschaltetem Kondensator 21, 22, 23, der gegen Bezugspotential 9 geschaltet ist. Die drei Widerstände 18, 19, 20 bilden demnach eine Serienschaltung zwischen Eingang IN und Ausgang OUT des Schleifenfilters.
Das Schleifenfilter gemäß Figur 3 realisiert eine Übertragungsfunktion mit drei passiven Polstellen. Dabei hat das Schleifenfilter in seiner Übertragungsfunktion keine Nullstellen und ist integratorfrei. Das Schleifenfilter gemäß Figur 3 ist mit besonders geringem Aufwand implementierbar und ermöglicht ebenfalls die Realisierung eines sehr ebenen Verlaufs der Gruppenlaufzeit mit den bereits ausführlich erlau- terten Vorteilen für den Regelkreis mit Modulator gemäß Figur 1.
Figur 4 zeigt eine beispielhafte, bevorzugte Schaltung zur Ansteuerung des integratorfreien Schleifenfilters 5 gemäß dem vorgeschlagenen Prinzip mit einem Phasendetektor 1. Hierfür ist eine gesteuerte Stromquelle 24 vorgesehen, deren Steuereingang mit dem Ausgang des Phasendetektors 1 verbunden ist. Die Anschlüsse der gesteuerten Strecke der Stromquelle 24 sind einerseits mit einem Versorgungspotentialanschluß 25 verbunden und andererseits an einen Ausgangsknoten A der
Stromquelle gelegt. An den Ausgang A ist in dem Schaltbild von Figur 4 ein Widerstand 26 gegen Bezugspotential 9 ge- schaltet. Weiterhin ist an den Ausgang A ein Kondensator 21 gegen Masse geschaltet, der zugleich Teil des Schleifenfilters gemäß Figur 3 ist, nämlich des eingangsseitigen RC- Gliedes 15 von Figur 3.
Die gesteuerte Stromquelle 24 erzeugt an einem Arbeitswiderstand ein Ausgangssignal, mit dem das Schleifenfilter angesteuert wird. Der Arbeitswiderstand entspricht dem Innenwiderstand der äquivalenten Spannungsquelle und ist als solcher Teil des nachfolgenden Schleifenfilters 5. Bei der Ausführung gemäß Figur 4 entspricht der Widerstand 26, der an der Stromquelle 24 angeschlossen ist, dem gesamten benötigten ersten Filterwiderstand 18 von Figur 3. Demnach wird der zur An- steuerung des Schleifenfilters benötigte Spannungshub durch eine Stromquelle über einem Arbeitswiderstand erzeugt.
Somit kann mit Vorteil auf einen Spannungsregler zur Stabilisierung der Phasendetektor-Ausgangsspannung verzichtet werden. Zugleich ist die AusgangsSpannung des Phasendetektors sehr gut gegenüber Schwankungen der VersorgungsSpannung isoliert .
Figur 5 zeigt eine alternative Ausführungsform einer gesteuerten Stromquelle 24' zur Kopplung des Schleifenfilters an den Ausgang des Phasendetektors. Diese Schaltung enstpricht in Aufbau und vorteilhafter Funktion weitgehend der Schaltung von Figur 4 und wird an dieser Stelle daher nicht noch einmal beschrieben. Bei dieser Schaltung ist der Widerstand 26, der an der Stromquelle 24' angeschlossen ist, nur ein Teil des benötigten ersten Filterwiderstands 18 von Figur 3. Demnach ist der Anschluß A der Stromquelle 24' über einen Serienwiderstand 18' an den Kondensator 21 gelegt. Der Serienwiderstand 18' bildet gemeinsam mit dem Kondensator 21 gegen Masse das eingangsseitige RC-Glied 15 von Figur 3. Bezugszeichenliste
1 Phasendetektor 2 Eingang
3 Eingang
4 Ausgang
5 Schleifenfilter
6 VCO 7 Frequenzteiler
8 Operationsverstärker
9 Bezugspotentialanschluß
10 Kondensator
11 Widerstand 12 Kondensator
13 Widerstand
14 Widerstand
15 RC-Glied
16 RC-Glied 17 RC-Glied
18 Widerstand 18' Widerstand
19 Widerstand
20 Widerstand 21 Kondensator
22 Kondensator
23 Kondensator
24 gesteuerte Stromquelle 24' gesteuerte Stromquelle 25 Versorgungspotentialanschluß
26 Widerstand
IN Schleifenfilter-Eingang
OUT Schleifenfilter-Ausgang
A Ausgangsknoten K Schaltungsknoten

Claims

Patentansprüche
1. Phasenregelschleife, aufweisend
- einen Phasendetektor (1) mit einem ersten Eingang (2) zum Zuführen eines Bezugssignals und mit einem zweiten Eingang (3) ,
- einen gesteuerten Oszillator (6) mit einem Steuereingang, der an einen Ausgang (4) des Phasendetektors (1) angekoppelt ist, und - einen Frequenzteiler (7) in einem Ruckfuhrungszweig der
Phasenregelschleife mit einem Eingang, der an einen Ausgang des gesteuerten Oszillators (6) angeschlossen ist und mit einem Ausgang, der an den zweiten Eingang (3) des Phasendetektors (1) angeschlossen ist, d a d u r c h g e k e n n z e i c h n e t, daß zur Kopplung des Ausgangs des Phasendetektors (1) mit dem Steuereingang des gesteuerten Oszillators (6) ein integratorfreies Schleifenfilter (5) vorgesehen ist.
2. Phasenregelschleife nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß das Schleifenfilter (5) ausschließlich passive Bauteile umfaßt.
3. Phasenregelschleife nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß das Schleifenfilter (5) durch eine Übertragungsfunktion beschrieben wird, die zumindest eine passive Polstelle in der Laplace-Ebene aufweist.
4. Phasenregelschleife nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, daß die zumindest eine passive Polstelle durch zumindest ein zugeordnetes RC-Glied (15) im Schleifenfilter (5) realisiert ist.
5. Phasenregelschleife nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß das Schleifenfilter (5) durch eine Übertragungsfunktion beschrieben wird, die zumindest ein konjugiert komplexes Pol- stellenpaar in der Laplace-Ebene aufweist.
6. Phasenregelschleife nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t, daß das Schleifenfilter (5) einen Operationsverstärker (8) umfaßt.
7. Phasenregelschleife nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß eine gesteuerte Stromquelle (24) vorgesehen ist mit einem Steuereingang (IN) , der an den Ausgang (4) des Phasendetek- tors (1) angeschlossen ist, und mit einer gesteuerten Strek- ke, die einerseits mit einem Versorgungspotentialanschluß (25) verbunden ist und andererseits einen Eingang des Schleifenfilters (5) bildet.
8. Phasenregelschleife nach Anspruch 4 und 7 d a d u r c h g e k e n n z e i c h n e t, daß ein an der gesteuerten Stromquelle (24) gegen Bezugspotential (9) angeschlossener Widerstand (26) zumindest teilweise zugleich der Widerstand (18) des RC-Glieds (15) des Schleifen- filters (5) ist.
PCT/DE2003/003638 2002-11-29 2003-11-03 Phasenregelschleife WO2004051854A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003287858A AU2003287858A1 (en) 2002-11-29 2003-11-03 Phase-locked loop
US11/141,591 US7205849B2 (en) 2002-11-29 2005-05-31 Phase locked loop including an integrator-free loop filter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10255863A DE10255863B4 (de) 2002-11-29 2002-11-29 Phasenregelschleife
DE10255863.9 2002-11-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/141,591 Continuation US7205849B2 (en) 2002-11-29 2005-05-31 Phase locked loop including an integrator-free loop filter

Publications (1)

Publication Number Publication Date
WO2004051854A1 true WO2004051854A1 (de) 2004-06-17

Family

ID=32335850

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/003638 WO2004051854A1 (de) 2002-11-29 2003-11-03 Phasenregelschleife

Country Status (4)

Country Link
US (1) US7205849B2 (de)
AU (1) AU2003287858A1 (de)
DE (1) DE10255863B4 (de)
WO (1) WO2004051854A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10313884A1 (de) * 2003-03-27 2004-12-09 Frauenhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. (FHG) Frequenzgenerator mit einer Phasenregelschleife
FR2875972B1 (fr) * 2004-09-30 2006-12-15 St Microelectronics Sa Synthetiseur de frequence a pll
DE102004051596B3 (de) * 2004-10-22 2006-01-26 Infineon Technologies Ag Polarmodulator und Verfahren zum Bestimmen eines Amplitudenoffsets in einem Polarmodulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0856946A2 (de) * 1997-01-30 1998-08-05 Hitachi, Ltd. Phasenregelkreisschaltung und Funkkommunikationsgerät mit einer solchen Schaltung
US5821817A (en) * 1997-06-16 1998-10-13 The United States Of America As Represented By The Secretary Of The Army Fast-locking low-noise phase-locked loop
US6064273A (en) * 1998-06-04 2000-05-16 Adc Telecommunications Phase-locked loop having filter with wide and narrow bandwidth modes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837853A (en) * 1987-06-05 1989-06-06 Motorola, Inc. Dual port FM demodulation in phase locked receivers
IT1223524B (it) * 1987-12-18 1990-09-19 Honeywell Bull Spa Circuito ad aggancio di fase autotarante
US4907807A (en) * 1989-01-11 1990-03-13 Lee Donald V Board game for playing crossword puzzles
US5429371A (en) * 1993-09-17 1995-07-04 Bledsoe; Michael A. Word based board game
US5395118A (en) * 1994-05-10 1995-03-07 Barrett; Robert E. Crossword game board apparatus
US5615886A (en) * 1995-02-09 1997-04-01 Chalfin; William Word forming board game with colored transparent tiles
US5564710A (en) * 1995-07-11 1996-10-15 Bolding; Pam Word forming card game having a top
JPH09251120A (ja) * 1996-03-15 1997-09-22 Nec Corp 半導体レーザモジュール
US5983077A (en) * 1997-07-31 1999-11-09 Ericsson Inc. Systems and methods for automatic deviation setting and control in radio transmitters
US6157271A (en) * 1998-11-23 2000-12-05 Motorola, Inc. Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor
US6462593B2 (en) 1999-07-22 2002-10-08 Sun Microsystems, Inc. Compensation circuit for low phase offset for phase-locked loops
US6563389B1 (en) * 2001-10-24 2003-05-13 Northrop Grumman Corporation Phase locked loop with charge injection cancellation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0856946A2 (de) * 1997-01-30 1998-08-05 Hitachi, Ltd. Phasenregelkreisschaltung und Funkkommunikationsgerät mit einer solchen Schaltung
US5821817A (en) * 1997-06-16 1998-10-13 The United States Of America As Represented By The Secretary Of The Army Fast-locking low-noise phase-locked loop
US6064273A (en) * 1998-06-04 2000-05-16 Adc Telecommunications Phase-locked loop having filter with wide and narrow bandwidth modes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ARTHUR B. WILLIAMS: "Electronic Filter Design Handbook", 1988, MCGRAW-HILL, XP002275268 *

Also Published As

Publication number Publication date
DE10255863A1 (de) 2004-06-24
AU2003287858A1 (en) 2004-06-23
US7205849B2 (en) 2007-04-17
US20060114071A1 (en) 2006-06-01
DE10255863B4 (de) 2008-07-31

Similar Documents

Publication Publication Date Title
DE3723778C2 (de)
EP1362413B1 (de) Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation
EP1570575B1 (de) Phasenregelschleife mit sigma-delta-modulator
DE3336392A1 (de) Einrichtung mit verringerter hf-abstrahlung
DE112009000512T5 (de) Phasenregelkreis
WO2003032493A2 (de) Abgleichverfahren für eine nach dem zwei-punkt-prinzip arbeitende pll-schaltung und pll-schaltung mit einer abgleichvorrichtung
DE2603641C2 (de) Schaltungsanordnung zum Erzeugen eines stabilisierten Frequenzsignales
DE1964912A1 (de) Frequenz-Synthesizer
DE3202733C2 (de)
DE2706224C2 (de) Digital einstellbarer Frequenzgenerator
WO2003005582A2 (de) Multipliziererschaltung
DE10255863B4 (de) Phasenregelschleife
WO2002062029A2 (de) Abgleichverfahren für einen transceiver mit zwei-punkt-modulation
DE2706407B2 (de) Phasenstarre Regeleinrichtung
EP0330984B1 (de) Split-Loop-Filter
DE60133282T2 (de) Frequenzmodulator unter verwendung eines phasenregelkreises
DE10217852B4 (de) Verfahren und Vorrichtung zur Ansteuerung eines Oszillators oder einer Phasenverzögerungseinrichtung in einem Phasenregelkreis
EP1386400B1 (de) Phasenregelschleife
DE2816077C2 (de) Frequenzgenerator
DE10132232C1 (de) Phasendetektorschaltung für einen Phasenregelkreis
EP1488508B1 (de) Zweipunkt-modulatoranordnung
EP0555804A1 (de) Schaltungsanordnung zum Regeln der Frequenz der von einem Quarzoszillator abgegebenen Oszillatortaktsignale
DE3918061C2 (de) Oszillator
DE10241991A1 (de) Phasenregelkreis mit veränderbarer Bandbreite
DE3006632C2 (de)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11141591

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11141591

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP