WO2004042766A1 - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
WO2004042766A1
WO2004042766A1 PCT/JP2003/013634 JP0313634W WO2004042766A1 WO 2004042766 A1 WO2004042766 A1 WO 2004042766A1 JP 0313634 W JP0313634 W JP 0313634W WO 2004042766 A1 WO2004042766 A1 WO 2004042766A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
discharge
display panel
plasma display
substrate
Prior art date
Application number
PCT/JP2003/013634
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Tachibana
Naoki Kosugi
Tomohiro Murakoso
Nobuaki Nagao
Ryuichi Murai
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/494,279 priority Critical patent/US7030562B2/en
Priority to DE60335342T priority patent/DE60335342D1/de
Priority to KR1020047006337A priority patent/KR100618544B1/ko
Priority to EP03758883A priority patent/EP1460669B1/en
Publication of WO2004042766A1 publication Critical patent/WO2004042766A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes

Definitions

  • the present invention relates to a plasma display panel used for a wall-mounted television or a large monitor.
  • An AC surface discharge type plasma display panel which is a typical AC type, has a front plate made of a glass substrate formed by arranging scan electrodes and sustain electrodes for performing surface discharge, and a glass substrate formed by arranging data electrodes. And a back plate, which is arranged in parallel so that both electrodes form a matrix and forms a discharge space in the gap, and is sealed by a sealing material such as glass frit. I have. Then, a discharge cell partitioned by a partition is provided between the substrates, and a phosphor layer is formed in the discharge cell between the partitions. In a plasma display panel having such a configuration, a color display is performed by generating ultraviolet rays by gas discharge and exciting the phosphors of R, G, and B with the ultraviolet rays to emit light. Open 200-1—1959590 reference).
  • one field period is divided into a plurality of subfields, and the display is driven by a combination of subfields for emitting light to perform gradation display.
  • Each subfield consists of an initialization period, an address period, and a maintenance period.
  • different signal waveforms are applied to each electrode during the initialization period, address period, and sustain period. are doing.
  • a positive pulse voltage is applied to all the scan electrodes, and the necessary wall charges are accumulated on the protective film on the dielectric layer covering the scan electrodes and the sustain electrodes and on the phosphor layer.
  • scanning is performed by sequentially applying a negative scanning pulse to all the scanning electrodes. If there is a display error, a positive data pulse is applied to the data electrodes while scanning the scanning electrodes. When applied, a discharge occurs between the scan electrode and the data electrode, and wall charges are formed on the surface of the protective film on the scan electrode.
  • a voltage sufficient to maintain a discharge between the scan electrode and the sustain electrode is applied for a certain period.
  • discharge plasma is generated between the scan electrode and the sustain electrode, and the phosphor layer is excited and emits light for a certain period.
  • no discharge occurs and no excitation light emission of the phosphor layer occurs.
  • the present invention has been made in view of the above-described problems, and has as its object to provide a plasma display panel capable of stabilizing address characteristics even when the definition is increased.
  • a plasma display panel comprises: a first electrode and a second electrode which are arranged on a first substrate so as to be parallel to each other and are covered with a dielectric layer; A third electrode disposed in a direction intersecting the first electrode and the second electrode on a second substrate opposed to the first substrate with a discharge space therebetween, and a first electrode disposed on the second substrate in a direction intersecting the first electrode and the second electrode. With the second electrode And a fourth electrode that performs discharge between them.
  • the auxiliary discharge cell is suitably reduced in size for high definition, and the address is formed by stably forming the priming discharge. It is possible to realize a plasma display panel with excellent characteristics.
  • a partition may be provided on the second substrate to partition a plurality of discharge cells formed by the first electrode, the second electrode, and the third electrode, and the discharge cells may be provided with a phosphor layer.
  • the partition wall is composed of a vertical wall portion extending in a direction orthogonal to the first electrode and the second electrode, and a horizontal wall portion provided so as to intersect with the vertical wall portion to form a gap portion. It is preferable that the fourth electrode is formed on the second substrate.
  • a stable priming discharge is reliably formed between the first substrate and the second substrate in the gap, and priming particles are supplied to discharge cells adjacent in the column direction, and the Discharge delay at the time of addressing can be reduced and the addressing characteristics can be stabilized without depending on the material properties of the layer.
  • the gap may be formed continuously by the adjacent horizontal wall portions in parallel with the first electrode and the second electrode. Therefore, the priming discharge can be diffused in the gaps, and the priming to each discharge cell can be stably performed.
  • a light absorption layer may be formed on the first substrate corresponding to the discharge space formed by the fourth electrode. Therefore, light emission in the gap can be absorbed by the light absorbing layer, and deterioration of contrast due to priming discharge generated in the gap can be prevented.
  • the light absorbing layer on the surface of the first substrate on the discharge space side. New Therefore, the light emission due to the priming discharge is confined in the gap, and the contrast can be further improved.
  • the fourth electrode may be formed at a position closer to the discharge space than the third electrode, and the discharge voltage of the priming discharge in the gap may be lower than the discharge voltage of the discharge cell using the third electrode. As a result, a stable priming discharge can be generated prior to the address discharge of the discharge cell.
  • the third electrode may be formed at a position closer to the discharge space than the fourth electrode. Therefore, the address discharge voltage by the third electrode can be reduced.
  • priming discharge is generated when a 'scan pulse' is applied between the first electrode to which the scan pulse is applied and the fourth electrode. Therefore, priming discharge for the purpose of reducing the discharge delay at the time of addressing can be optimally generated at the time when priming is most necessary for the discharge cell, and more stable address characteristics can be obtained.
  • the fourth electrode is preferably formed on a second substrate corresponding to a portion where the first electrodes to which the scanning pulse is applied are adjacent to each other. Therefore, erroneous discharge occurring between the second electrode and the fourth electrode can be suppressed, and a stable operation can be performed.
  • a discharge region for inducing a discharge between the first electrode of the first substrate and the fourth electrode of the second substrate is formed in a portion of the peripheral portion other than the display region.
  • the discharge in the peripheral discharge region Connexion it is possible to reduce the discharge delay itself priming discharge occurring in the gap portion, causing more and realize high-speed Adoresu characteristics and t can be shortened address period, discharge is performed between the first substrate and the second substrate
  • it is larger. Therefore, it is possible to more reliably generate the priming discharge in the gap.
  • FIG. 1 is a sectional view showing a plasma display panel according to Embodiment 1 of the present invention.
  • FIG. 2 is a plan view schematically showing an electrode arrangement on a front substrate of the plasma display panel.
  • FIG. 3 is a perspective view schematically showing a back substrate of the plasma display panel.
  • FIG. 4 is a plan view schematically showing a back substrate of the plasma display panel.
  • FIG. 5 is a cross-sectional view taken along line AA in FIG.
  • FIG. 6 is a sectional view taken along the line BB of FIG.
  • FIG. 7 is a cross-sectional view taken along the line C-C in FIG.
  • FIG. 8 is a waveform diagram showing an example of a driving waveform for operating the plasma display panel.
  • FIG. 9 is a characteristic diagram showing an example of a discharge delay characteristic of the plasma display panel.
  • Figure 10 shows the priming voltage of the plasma display panel. It is a characteristic diagram which shows an example of the statistical delay time of discharge.
  • FIG. 11 is a plan view showing an example of drawing out scanning electrodes of the plasma display panel.
  • FIG. 12 is a cross-sectional view of a plasma display panel in which a second light absorbing layer is provided on the plasma display panel.
  • FIG. 13 is a plan view showing a main structure of a plasma display panel according to Embodiment 2 of the present invention.
  • FIG. 14 is a sectional view showing a plasma display panel according to Embodiment 3 of the present invention.
  • FIG. 15 is a sectional view showing a plasma display panel according to Embodiment 4 of the present invention.
  • FIG. 16 is a plan view showing a main structure of a plasma display panel according to Embodiment 5 of the present invention.
  • FIG. 17 is a plan view showing the structure of the back substrate of the plasma display panel according to Embodiment 6 of the present invention.
  • FIG. 18 is a sectional view showing a plasma display panel according to Embodiment 7 of the present invention.
  • FIG. 1 is a cross-sectional view showing a plasma display panel according to Embodiment 1 of the present invention
  • FIG. 2 is a plan view schematically showing an electrode arrangement on a front substrate side as a first substrate
  • FIG. 3 is a second substrate.
  • FIG. 4 is a plan view of a rear substrate serving as a second substrate.
  • FIGS. 5, 6, and 7 are cross-sectional views taken along lines AA, BB, and C-C of FIG. 4, respectively.
  • a glass front substrate 1 serving as a first substrate and a glass rear substrate 2 serving as a second substrate are arranged to face each other with a discharge space 3 interposed therebetween.
  • the space 3 is filled with neon and xenon or a mixed gas thereof as a gas that emits ultraviolet rays by electric discharge.
  • the groups are arranged and arranged to be parallel to each other.
  • the scanning electrode 6 and the sustaining electrode 7 are each formed of a transparent electrode 6a, 7a and a metal bus made of silver or the like formed on the transparent electrodes 6a, 7a so as to overlap with the transparent electrodes 6a, 7a. 6b and 7b.
  • the scan electrodes 6 and the sustain electrodes 7 are alternately arranged two by two so that one scan electrode 6, one scan electrode 6, the sustain electrode 7, and the sustain electrode 7.
  • a light absorbing layer 8 made of a black material is provided between the scanning electrodes 6 and between the sustaining electrodes 7.
  • FIGS. 1 and 2 On the other hand, the configuration of the rear substrate 2 will be described with reference to FIGS.
  • a plurality of band-shaped data electrodes 9 serving as third electrodes are arranged in parallel with each other so as to intersect and cross scanning electrodes 6 and sustaining electrodes 7.
  • partitions 10 are formed for partitioning a plurality of discharge cells 11 formed by scan electrodes 6, sustain electrodes 7 and data electrodes 9, and partitions 10 are formed.
  • a phosphor layer 12 is formed corresponding to the discharge cells 11 partitioned by.
  • the partition wall 10 has a direction orthogonal to the scanning electrodes 6 and the sustain electrodes 7 provided on the front substrate 1, That is, a vertical wall portion 10a extending in a direction parallel to the data electrode 9 and a discharge cell 11 are provided so as to intersect with the vertical wall portion 10a, and a gap is formed between the discharge cells 11. And a horizontal wall portion 10b forming 13.
  • the light absorbing layer 8 formed on the front substrate 1 is formed at a position corresponding to the space of the gap 13 formed between the side walls 10 b of the partition 10.
  • a priming electrode 14 serving as a fourth electrode for generating a discharge between the front substrate 1 and the rear substrate 2 in the space within the gap 13 is provided in the gap 13 of the rear substrate 2.
  • the priming discharge cell is formed in a direction perpendicular to 9 and the gap 13 is formed.
  • the gap 13 is formed continuously in a direction orthogonal to the data electrode 9.
  • the priming electrode 14 is formed on a dielectric layer 15 covering the data electrode 9, and a dielectric layer 16 is further formed so as to cover the priming electrode 14. It is formed at a position close to the space in the part 13.
  • the priming electrode 14 is formed only in the gap 13 corresponding to the portion where the scanning electrodes 6 to which the scanning pulse is applied meet, and a part of the metal bus 6 b of the scanning electrode 6 is formed in the gap. It is formed on the light absorbing layer 8 so as to extend to a position corresponding to the portion 13. That is, priming discharge is performed between the metal bus 6 b protruding in the direction of the gap 13 between the adjacent scanning electrodes 6 and the priming electrode 14 formed on the back substrate 2 side.
  • one field period is divided into a plurality of subfields having a weight of a light emission period, and gradation display is performed by a combination of subfields to emit light.
  • Each subfield has initialization period, address period and data Consists of a holding period.
  • FIG. 8 shows an example of a driving waveform for driving the plasma display panel.
  • the priming discharge cell in which the priming electrode Pr (the priming electrode 14 in FIG. 1) is formed during the initialization period shown in FIG. 8, a part of the priming discharge cell protrudes into the area of the gap (the gap 13 in FIG. 1).
  • the initialization is performed between the scanned electrode Yn and the priming electrode Pr.
  • a positive potential is always applied to the priming electrode Pr. Therefore, in the priming discharge cell, when the scan pulse SPn is applied to the scan electrode Yn, a priming discharge occurs between the priming electrode Pr and the scan electrode Yn. Therefore, the priming discharge reduces the discharge delay at the address of the nth discharge cell, and the address characteristics are stabilized.
  • a scan pulse SP n + 1 is applied to the scan electrode Y n + 1 of the (n + 1) th discharge cell.
  • the (n + 1) th discharge cell since the priming discharge has occurred immediately before, the (n + 1) th discharge cell Also, the discharge delay at the time of addressing becomes small.
  • the drive sequence of a certain one field has been described, but the operation principle in the other subfields is also the same.
  • the voltage value V pr applied to the priming electrode Pr should be set to a value larger than the data voltage value V d applied to the data electrode D (data electrode 9 in FIG. 1) during the address period. desirable.
  • the voltage value applied to the priming electrode Pr during the addressing period is positive with respect to the voltage value applied to the priming electrode Pr during the initialization period. If it is set to a voltage value, it may be a negative voltage value with respect to the GND (ground) level.
  • the priming discharge is generated when the scanning pulse is applied to the priming discharge cell, so that the priming discharge can be reliably generated at the address, and the discharge delay at the time of address can be reduced more effectively. It is possible to do. In this manner, priming discharge can be reliably generated in the area of the gap, and the address characteristics can be further stabilized.
  • a priming electrode provided on a back substrate 2 and a scanning electrode 6 provided on a front substrate 1 The priming electrode 14 is formed perpendicular to the data electrode 9 only in the region of the gap 13. Therefore, priming discharge can be generated only in the region of the gap 13. Therefore, compared to the case where the priming discharge is generated in the surface of the surface substrate 1, the crosstalk generated by supplying the priming particles more than necessary for priming to the adjacent discharge cells 11 can be suppressed. .
  • the purpose of using the priming discharge is to stabilize the address characteristics when the screen is made finer.
  • the priming discharge is generated in the surface of the surface substrate 1, a distance between the electrodes is required for stable priming discharge, and the size of the auxiliary discharge cell, that is, the priming discharge cell becomes large.
  • the area of the priming discharge cells in the total discharge cells increases, and the panel luminance decreases.
  • a priming discharge is generated at a timing other than the surface of the front substrate 1 at the timing when the scanning pulse is applied, a part of the scanning electrode 6 is wired to the rear substrate 2 side.
  • a priming discharge is generated in a vertical direction between a scanning electrode 6 provided on the front substrate 1 and a priming electrode 14 provided on the back substrate 2, thereby forming a priming discharge cell.
  • priming electrode 14 is configured to be closer to discharge space 3 in which priming discharge occurs than data electrode 9. As a result, the distance between the priming electrode 14 and the scanning electrode 6 is reduced, thereby reducing the discharge starting voltage, and the priming discharge in the gap 13 is generated at a low voltage. In addition, the priming discharge can be easily generated earlier than the address discharge, and the address characteristics can be improved.
  • the priming electrode 14 is provided only in a region corresponding to the adjacent scanning electrode 6. Therefore, the priming discharge occurs only between the scan electrode 6 and the priming electrode 14, and erroneous discharge between the priming electrode 14 and the sustain electrode 7 can be suppressed.
  • FIG. 9 is a characteristic diagram showing an example of a discharge delay characteristic of the plasma display panel, and the horizontal axis represents time.
  • Fig. 9 (a) shows the case without priming discharge
  • Figs. 9 (b) and 9 (c) show the case with priming discharge
  • Fig. 9 (b) shows the nth cell of scan electrode Y
  • Fig. 9 (c) Are the characteristics of the scanning electrode ⁇ ⁇ + the first cell.
  • the statistical delay time of the discharge with respect to the voltage Vpr applied to the priming electrode Pr is shown by the scan electrode Ynth cell and the scan electrode Yn + 1st cell, respectively.
  • FIG. 10 the statistical delay time of the discharge with respect to the voltage Vpr applied to the priming electrode Pr is shown by the scan electrode Ynth cell and the scan electrode Yn + 1st cell, respectively.
  • a is the emission output waveform
  • b is the voltage applied to the scanning electrode
  • c is the probability distribution of the discharge
  • d is the emission output waveform of the priming discharge
  • e is the emission output waveform of the writing discharge
  • c The discharge probability distribution indicates the discharge delay. Comparing Figs. 9 (a), (b) and (c), when the priming discharge shown in Figs. 9 (b) and (c) occurs, the discharge The probability distribution is sharp. This indicates that the discharge delay is small.
  • the discharge delay in the ⁇ ⁇ -th cell is slightly larger, but ⁇ ⁇ + 1 Since the discharge cell is already affected by the priming discharge, the discharge delay can be made very small.
  • FIG. 11 is a plan view showing an example in which the scanning electrodes 6 are led out.
  • FIG. 11 (a) shows an example in which the metal bus 6b of the scanning electrode 6 is protruded in the direction of the data electrode 9 and a protruding portion 20 is provided to form the scanning electrode portion 22 for priming.
  • connection part 21 is provided in a non-display area of the metal bus 6 b and connected to the priming scan electrode part 22.
  • the oblique portion of the metal bus bar 6b is a region to be taken out to the outside.
  • the priming discharge can be performed reliably and stably, but in particular, as shown in Fig. 11 (b), the continuous priming scan electrode 22 is inserted in the gap 13 where the priming discharge occurs. To provide more priming discharge It is possible to make it occur reliably.
  • the gap 13 for generating the priming discharge is formed continuously in a direction orthogonal to the data electrode 9. For this reason, the discharge variance of the priming discharge generated in the long gap 13 along the priming electrode 14 can be reduced.
  • a substantially rectangular discharge cell 11 is formed by providing a vertical wall portion 10 a and a horizontal wall portion 10 b as a partition wall 10 on the rear substrate 2, and the gap portion 13 is scanned.
  • the space is formed in parallel with electrode 6 and sustain electrode 7.
  • the present invention is not limited to such a discharge cell shape, and can be applied to a case where the partition walls meander to form a discharge cell.
  • two scan electrodes 6 and two sustain electrodes 7 are alternately arranged. Therefore, the electrodes at the portions where the discharge cells are adjacent to each other in the column direction have the same potential, whereby the charge / discharge power consumed between adjacent cells is reduced, and the power is reduced.
  • the light absorbing layer 8 is formed between the adjacent scanning electrodes 6 and between the adjacent sustaining electrodes 7 on the front substrate 1 side. Therefore, light emission of priming discharge in the gap 13 can be shielded by the light absorbing layer 8, and a decrease in contrast can be prevented while improving address characteristics.
  • the plasma display panel shown in FIG. 12 has the same configuration as that of FIG. 1, and further includes a second light absorbing layer 23 formed between the adjacent scanning electrodes 6 and between the sustaining electrodes 7 of the dielectric layer 4 or Also provided on the protective film 5. Therefore, it is possible to further improve the contrast.
  • the light absorbing layer 8 is provided on the surface substrate 1 corresponding to the gap 13 as described above.
  • the phosphor may enter the gap 13, which facilitates the formation of the phosphor.
  • the light absorbing layer 8 is also provided between the sustaining electrodes 7, but since no priming discharge occurs in the gap 13, no light absorbing layer is provided in this gap.
  • a configuration is also possible.
  • FIG. 13 is a plan view showing a main structure of a plasma display panel according to Embodiment 2 of the present invention.
  • a priming discharge between the front substrate 1 and the rear substrate 2 in the space in the gap 13 is formed around the plasma display panel outside the display area. This is one in which a discharge region is formed.
  • a discharge region for generating an auxiliary discharge for stably generating a brimming discharge is formed in a peripheral portion of the panel.
  • the metal bus 6 b of the scanning electrode 6 corresponding to the priming electrode 14 is extended to the peripheral area outside the display area 50 formed by the partition wall 10, and is arranged.
  • the priming electrode 14 is also extended to a peripheral area outside the display area 50. Therefore, an auxiliary discharge region 17 for priming discharge is formed in the peripheral region, and the priming discharge can be stably generated without discharge delay by the preliminary discharge generated in this region.
  • the auxiliary discharge region 17 shown in FIG. 13 an example in which a discharge is generated between the scanning electrode 6 and the priming electrode 14 is shown, but it is parallel to the scanning electrode 6 and the data electrode 9. A preliminary discharge may be generated between the electrode and the electrode formed above. (Embodiment 3)
  • FIG. 14 is a sectional view showing a plasma display panel according to Embodiment 3 of the present invention.
  • a priming electrode 18 is formed in a region corresponding to the gap 13 on the front substrate 1 side.
  • the priming electrode 18 may have the same potential as the scanning electrode 6 or a new voltage waveform different from the scanning electrode 6 may be applied. With such an electrode configuration, priming discharge in the gap 13 can be generated at a higher speed, and a higher-speed writing operation can be performed.
  • FIG. 15 is a sectional view showing a plasma display panel according to Embodiment 4 of the present invention.
  • the priming electrode 14 formed on the back substrate 2 side in the first embodiment shown in FIG. 1 is not covered with the dielectric layer 16 but is exposed in the space of the gap 13. It has a configuration.
  • FIG. 16 is a plan view showing a main structure of a plasma display panel according to Embodiment 5 of the present invention.
  • the transparent electrodes 6a and 7a forming the scanning electrode 6 and the sustaining electrode 7 are T-shaped, and a part of the transparent electrode 6a of the scanning electrode 6 is a metal bus 6b.
  • FIG. 17 is a plan view showing the structure of the back substrate of the plasma display panel according to Embodiment 6 of the present invention.
  • the priming electrode 19 is formed on the same plane as the data electrode 9 and under the vertical wall portion 10a of the partition wall 10. With such a configuration, the intersection between the data electrode 9 and the priming electrode 19 can be eliminated, the withstand voltage characteristics between the data electrode 9 and the priming electrode 19 are improved, and the The generation of reactive power due to the intersection of the priming electrode 19 with the priming electrode 19 can be suppressed.
  • FIG. 18 is a sectional view showing a plasma display panel according to Embodiment 7 of the present invention.
  • the configuration of the third electrode 33, which is the third electrode, and the fourth electrode 31, which is the fourth electrode, formed on the back substrate 2 is described.
  • the configuration is different from that described in the first embodiment.
  • the priming electrode 31 is formed on the rear substrate 2
  • the dielectric layer 32 is provided so as to cover the priming electrode 31, and the data electrode is formed on the dielectric layer 32.
  • 3 3 is provided.
  • a dielectric layer 34 serving as a base for forming a partition is provided so as to cover the data electrode 33, and the partition 35 is formed on the dielectric layer 34.
  • the seventh embodiment differs from the first embodiment only in the configuration on the rear substrate 2 side, and the configuration on the front substrate 1 side.
  • data electrode 33 is formed at a position closer to discharge space 3 than priming electrode 31. Therefore, —The dielectric layer 34 formed on the electrode 33 can be made thinner, the discharge voltage during address discharge can be reduced, and the address discharge can be stabilized.
  • the dielectric layer 32 formed on the priming electrode 31 is an insulating layer between the priming electrode 31 and the data electrode 33, and has an arbitrary thickness to ensure insulation between the two. Materials can be selected.
  • priming discharge can be reliably generated in the gap portion serving as the priming discharge cell, and the address characteristics can be further stabilized.
  • the plasma display panel according to the present invention can reliably perform priming discharge in a small space, and thus is useful as a plasma display device having a small address delay and a good addressing characteristic even when the panel has a high definition. .

Abstract

アドレス特性を安定化させることができるプラズマディスプレイパネルである。隔壁（１０）を、表面基板（１）の走査電極（６）および維持電極（７）と直交する方向に延びる縦壁部（１０ａ）と、この縦壁部（１０ａ）に交差するように設けてセル空間（１１）を形成しかつセル空間（１１）の間に隙間部（１３）を形成する横壁部（１０ｂ）とで構成し、かつ隙間部（１３）内の空間において表面基板（１）と背面基板（２）間で放電を生じさせるためのプライミング電極（１４）を形成し、走査電極（６）とプライミング電極（１４）とで確実に安定したプライミング放電を形成し、アドレス時の放電遅れを小さくしてアドレス特性を安定させる。

Description

明 細 書 プラズマディスプレイパネル 技術分野
本発明は、 壁掛けテレビや大型モニターに用いられるプラズマディス プレイパネルに関する。 背景技術
A C型として代表的な交流面放電型プラズマディスプレイパネルは、 面放電を行う走査電極および維持電極を配列して形成したガラス基板か らなる前面板と、 データ電極を配列して形成したガラス基板からなる背 面板とを、 両電極がマトリックスを組むように、 しかも間隙に放電空間 を形成するように平行に対向配置され、 その外周部をガラスフリットな どの封着材によって封着することにより構成されている。 そして、 基板 間には、 隔壁によって区画された放電セルが設けられ、 この隔壁間の放 電セルに蛍光体層が形成された構成である。 このような構成のプラズマ ディスプレイパネルにおいては、 ガス放電により紫外線を発生させ、 こ の紫外線で R、 G、 Bの各色の蛍光体を励起して発光させることにより カラ一表示を行っている （特開 2 0 0 1— 1 9 5 9 9 0号公報参照）。
このプラズマディスプレイパネルは、 1フィ一ルド期間を複数のサブ フィ一ルドに分割し、 発光させるサブフィ一ルドの組み合わせによって 駆動し階調表示を行う。 各サブフィールドは初期化期間、 アドレス期間 および維持期藺からなる。画像データを表示するためには、初期化期間、 ァドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加 している。
初期化期間には、例えば、正のパルス電圧を全ての走査電極に印加し、 走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に 必要な壁電荷を蓄積する。
アドレス期間では、 全ての走査電極に、 順次負の走査パルスを印加す ることにより走査し、 表示デ一夕がある場合、 走査電極を走査している 間に、 データ電極に正のデータパルスを印加すると、 走査電極とデータ 電極との間で放電が起こり、 走査電極上の保護膜の表面に壁電荷が形成 される。
続く維持期間では、 一定の期間、 走査電極と維持電極との間に放電を 維持するのに十分な電圧を印加する。 これにより、 走査電極と維持電極 との間に放電プラズマが生成され、 一定の期間、 蛍光体層を励起発光さ せる。 ァドレス期間においてデータパルスが印加されなかった放電空間 では、 放電は発生せず蛍光体層の励起発光は起こらない。
このようなプラズマディスプレイパネルにおいて、 アドレス期間の放 電に大きな放電遅れが発生し書き込み動作が不安定になる、 あるいは書 き込み動作を完全に行うために書き込み時間を長く設定しァドレス期間 に費やす時間が大きくなりすぎるといつた課題があつた。 これら課題を 解決するために、 前面板に補助放電電極を設け前面板側の面内補助放電 によって生じたブライミング放電によって放電遅れを小さくするパネル とその駆動方法が提案されている （特開 2 0 0 2— 2 9 7 0 9 1号公報 参照）。
しかしながら、 このようなプラズマディスプレイパネルにおいて、 画 面を高精細化してライン数が増えたときにはさらにァドレス時間に費や す時間が長くなるため、維持期間に費やす時間を減らさなければならず、 輝度の確保が難しいという課題が生じる。 さらに、 高輝度 ·高効率化を 達成するために、 キセノン分圧を上げた場合においても放電開始電圧が 上昇し、 放電遅れが大きくなりアドレス特性が悪化してしまうという課 題があった。 また、 アドレス特性は製造プロセスの影響も大きいため、 製造パラツキの影響を受けないようにァドレス時の放電遅れを小さくし てアドレス時間を短くすることが求められている。
このような要求に対し、 従来の前面板面内でプライミング放電を行う プラズマディスプレイパネルは、 書き込み時の放電遅れを十分に短縮で きないという課題や、 補助放電の動作マ一ジンが小さくためにパネルに よっては誤放電を誘発する課題、 さらには隣接する放電セルへブライミ ングに必要な粒子以上のプライミング粒子が供給されてクロストークを 生じるなどの課題がある。 プライミング粒子を供給するための安定した 補助放電を実現するには所定電極間距離が必要となる。 したがって、 前 面板面内での補助放電では補助放電セルが大きくなり、 パネルの高精細 化ができないという課題を有している。 発明の開示
本発明は、 上述した課題に鑑みなされたものであり、 高精細化した場 合でもアドレス特性を安定化させることができるプラズマディスプレイ パネルを提供することを目的とする。
このような目的を達成するために本発明のプラズマディスプレイパネ ルは、 第 1の基板上に互いに平行となるように配置しかつ誘電体層で覆 つた第 1電極および第 2電極と、 第 1の基板に放電空間を挟んで対向配 置される第 2の基板上に第 1電極および第 2電極と交差する方向に配置 した第 3電極と、 第 2の基板上に配置し第 1電極あるいは第 2電極との 間で放電を行う第 4電極とを有している。
この構成により、 プライミング放電を第 1の基板と第 2の基板との上 下方向で行うため、 高精細化に好適に補助放電セルを小さくし、 プライ ミング放電を安定的に形成することでァドレス特性に優れたプラズマデ イスプレイパネルを実現することが可能となる。
また、 第 2の基板上に第 1電極、 第 2電極および第 3電極で形成され る複数の放電セルを区画する隔壁を設け、 放電セルに蛍光体層を設けて もよい。 また、 隔壁は、 第 1電極および第 2電極と直交する方向に延び る縦壁部と、 この縦壁部に交差するように設けて隙間部を形成する横壁 部とで構成し、 隙間部の第 2の基板に第 4電極を形成していることが好 ましい。
これらの構成により、隙間部において第 1の基板と第 2の基板の間で、 確実に安定したプライミング放電を形成させて、 列方向に隣接している 放電セルにプライミング粒子を供給し、 蛍光体層の材料特性に依存する ことなくァドレス時の放電遅れを小さくしてァドレス特性を安定させる ことができる。
さらに、 隙間部は相隣り合う横壁部によって、 第 1電極および第 2電 極と並行して連続的に形成してもよい。 そのため、 プライミング放電を 隙間部で拡散させることが可能となり各放電セルへのプライミングを安 定して行うことができる。
また、 第 4電極によって形成される放電空間に対応する第 1の基板上 に、 光吸収層を形成してもよい。 そのため、 隙間部における発光を光吸 収層で吸収し、 隙間部内で生じたプライミング放電によるコントラスト の悪化を防ぐことができる。
さらに、 光吸収層を第 1の基板の放電空間側の面に形成するのが好ま しい。そのため、プライミング放電による発光が隙間部に閉じ込められ、 コントラストの更なる向上を図ることが可能となる。
また、 第 4電極を第 3電極よりも放電空間に近い位置に形成してもよ く、 第 3電極を用いる放電セルの放電電圧よりも、 隙間部内のブライミ ング放電の放電電圧を下げることができ、 放電セルのアドレス放電に先 立って、 安定したプライミング放電を発生させることができる。
また、 第 3電極を第 4電極よりも放電空間に近い位置に形成してもよ い。 そのため、 第 3電極によるアドレス放電電圧を低減することができ る。
また、 走査パルスが印加される第 1電極と、 第 4電極との間で'走査パ ルスが印加されたときにプライミング放電を生じさせるように構成して いる。 そのため、 アドレス時の放電遅れを小さくする目的のプライミン グ放電を、 放電セルにとってプライミングが最も必要な時間に最適に発 生させることが可能となり、 より安定したァドレス特性を得ることがで きる。
また、第 1電極と第 2電極とを 2本ずつ交互に配列するのが好ましい。 そのため、 放電セルが列方向に隣接した部分の電極が同電位になるため に、隣接セル間で消費される充放電電力が低減され、電力が削減される。 さらに、 第 4電極は、 走査パルスが印加される第 1電極同士が隣り合 う部分に対応する第 2の基板上に形成するのが好ましい。 そのため、 第 2電極と第 4電極との間で起こる誤放電を抑制し、 安定した動作をさせ ることができる。
また、 周辺部の表示領域外の部分に、 第 1の基板の第 1電極と第 2の 基板の第 4電極との間での放電を誘発させるための放電領域を形成する のが好ましい。 この構成によれば、 周辺部の放電領域における放電によ つて、隙間部内で生じるプライミング放電の放電遅れ自体を小さくでき、 より高速なァドレス特性を実現しアドレス時間を短縮することができる t また、 第 1の基板と第 2の基板間で放電を生じさせるための第 4電極 は、 アドレス期間に正の電圧パルス印加して放電を生じさせ、 さらに、 アドレス期間に第 4電極に印加する正の電圧値を、 アドレス期間に第 3 電極に印加する電圧値よりも大きくするのが好ましい。 そのため、 隙間 部内でのブライミング放電をより確実に発生させることが可能になる。 図面の簡単な説明
図 1は本発明の実施の形態 1におけるプラズマディスプレイパネルを 示す断面図である。
図 2は同プラズマディスプレイパネルの表面基板の電極配列を模式的 に示す平面図である。
図 3は同プラズマディスプレイパネルの背面基板を模式的に示す斜視 図である。
図 4は同プラズマディスプレイパネルの背面基板を模式的に示す平面 図である。
図 5は図 4の A— A線で切靳したときの断面図である。
図 6は図 4の B— B線で切断したときの断面図である。
図 7は図 4の C一 C線で切断したときの断面図である。
図 8は同プラズマディスプレイパネルを動作させるための駆動波形の 一例を示す波形図である。
図 9は同プラズマディスプレイ.パネルの放電遅れ特性の一例を示す特 性図である。
図 1 0は同プラズマディスプレイパネルのプライミング電圧に対する 放電の統計遅れ時間の一例を示す特性図である。
図 1 1は同プラズマディスプレイパネルの走査電極の引き出し例を示 す平面図である。
図 1 2は同プラズマディスプレイパネルに第 2の光吸収層を設けたプ ラズマディスプレイパネルの断面図である。
図 1 3は本発明の実施の形態 2におけるプラズマディスプレイパネル の要部構造を示す平面図である。
図 1 4は本発明の実施の形態 3におけるプラズマディスプレイパネル を示す断面図である。
図 1 5は本発明の実施の形態 4におけるプラズマディスプレイパネル を示す断面図である。
図 1 6は本発明の実施の形態 5におけるプラズマディスプレイパネル の要部構造を示す平面図である。
図 1 7は本発明の実施の形態 6におけるプラズマディスプレイパネル の背面基板の構造を示す平面図である。
図 1 8は本発明の実施の形態 7におけるプラズマディスプレイパネル を示す断面図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態におけるプラズマディスプレイパネルにつ いて、 図面を用いて説明する。
(実施の形態 1 )
図 1は本発明の実施の形態 1におけるプラズマディスプレイパネルを 示す断面図、 図 2は第 1の基板である表面基板側の電極配列を模式的に 示す平面図、図 3は第 2の基板である背面基板側を模式的に示す斜視図、 図 4は第 2の基板である背面基板の平面図である。 また、 図 5、 図 6お よび図 7は、 それぞれ図 4の A— A線、 B— B線、 C一 C線で切断した ときの断面図である。
図 1に示すように、 第 1の基板であるガラス製の表面基板 1と、 第 2 の基板であるガラス製の背面基板 2とが放電空間 3を挟んで対向して配 置され、その放電空間 3には放電によって紫外線を放射するガスとして、 ネオンおよびキセノンあるいはその混合ガスなどが封入されている。 表 面基板 1上には、 誘電体層 4および保護膜 5で覆われ、 かつ対をなす帯 状の第 1電極である走査電極 6と、 第 2電極である維持電極 7とからな る電極群が互いに平行となるように配列されて配置されている。 この走 査電極 6および維持電極 7は、 それぞれ透明電極 6 a、 7 aと、 この透 明電極 6 a、 7 a上に重なるように形成されかつ導電性を高めるための 銀などからなる金属母線 6 b、 7 bとから構成されている。
また、 図 2に示すように、 走査電極 6と維持電極 7とは、 走査電極 6 一走査電極 6—維持電極 7—維持電極 7 · · · · となるように、 2本ず つ交互に配列され、 そして走査電極 6間および維持電極 7間のそれぞれ の電極間には、 黒色材料からなる光吸収層 8が設けられている。
一方、図 1、図 3〜図 7を用いて背面基板 2の構成について説明する。 背面基板 2上には、 走査電極 6および維持電極 7と交差し直交するよう に、 第 3電極となる複数の帯状のデータ電極 9が互いに平行に配列配置 されている。 さらに、 背面基板 2上には、 走査電極 6および維持電極 7 とデータ電極 9とで形成される複数の放電セル 1 1を区画するための隔 壁 1 0が形成されるとともに、 この隔壁 1 0により区画された放電セル 1 1に対応して形成した蛍光体層 1 2が設けられている。 隔壁 1 0は、 表面基板 1に設けられた走査電極 6および維持電極 7と直交する方向、 すなわちデータ電極 9と平行な方向に延びる縦壁部 1 0 aと、 この縦壁 部 1 0 aに交差するように設けて放電セル 1 1を形成し、 かつ放電セル 1 1の間に隙間部 1 3を形成する横壁部 1 0 bとで構成されている。 な お、 表面基板 1に形成する光吸収層 8は、 隔壁 1 0の横壁部 1 0 b間に 形成した隙間部 1 3の空間に対応する位置に形成されている。
また、 背面基板 2の隙間部 1 3には、 この隙間部 1 3内の空間におい て表面基板 1と背面基板 2間で放電を生じさせるための第 4電極となる プライミング電極 1 4がデータ電極 9と直交する方向に形成され、 隙間 部 1 3によってプライミング放電セルが形成されている。 また、 この隙 間部 1 3は、 データ電極 9と直交する方向に連続的に形成されている。 このプライミング電極 1 4は、 データ電極 9を覆う誘電体層 1 5上に形 成され、 このブライミング電極 1 4を覆うようにさらに誘電体層 1 6が 形成されており、 データ電極 9よりも隙間部 1 3内の空間に近い位置に 形成されている。 さらに、 プライミング電極 1 4は、 走査パルスが印加 される走査電極 6同士が瞵り合う部分に対応する隙間部 1 3にのみ形成 され、 そして走査電極 6の金属母線 6 bの一部が、 隙間部 1 3に対応す る位置に延長して光吸収層 8上に形成されている。 すなわち、 隣接した 走査電極 6のうち、隙間部 1 3の領域の方向に突出した金属母線 6 bと、 背面基板 2側に形成されたプライミング電極 1 4との間でプライミング 放電が行われる。
次に、 プラズマディスプレイパネルに画像デ一夕を表示させる方法に ついて図 8を用いて説明する。 プラズマディスプレイパネルを駆動する 方法として、 1フィールド期間を発光期間の重みを持った複数のサブフ ィールドに分割し、 発光させるサブフィールドの組み合わせによって階 調表示を行う。 各サブフィールドは初期化期間、 アドレス期間および維 持期間からなる。
図 8には上記プラズマディスプレイパネルを駆動させるための駆動波 形の一例を示している。 図 8に示す初期化期間において、 プライミング 電極 P r (図 1のプライミング電極 1 4 ) が形成されたプライミング放 電セルでは、 隙間部 （図 1の隙間部 1 3 ) の領域に一部が突出した走査 電極 Y nとブライミング電極 P rとの間で初期化が行われる。 次のァド レス期間においては、 図 8に示すように、 プライミング電極 P rには正 の電位が常に印加される。このため、プライミング放電セルにおいては、 走査電極 Y nに走査パルス S P nが印加されたときに、 プライミング電 極 P rと走査電極 Y nとの間でプライミング放電が発生する。 したがつ て、 n番目の放電セルにおけるアドレス時の放電遅れは、 このプライミ ング放電によって小さくなりアドレス特性が安定する。
次に、 n + 1番目の放電セルの走査電極 Y n + 1に走査パルス S P n + 1が印加されるが、 このときには直前にプライミング放電が起こって いるために、 n + 1番目の放電セルにおけるアドレス時の放電遅れも小 さくなる。 なお、 ここでは、 ある 1フィールドの駆動シーケンスのみの 説明を行ったが、 他のサブフィールドにおける動作原理も同様である。
ここで、 図 8に示す駆動波形において、 アドレス期間中にプライミン グ電極 P rに正の電圧を印加することによって、 プライミング放電を安 定して生じさせることができる。 なお、 プライミング電極 P rに印加す る電圧値 V p rを、 アドレス期間にデータ電極 D (図 1のデータ電極 9 ) に印加するデータ電圧値 V dよりも大きな値に設定しておくことがより 望ましい。
また、 ァドレス期間中にプライミング電極 P rに印加する電圧値は、 初期化期間にプライミング電極 P rに印加している電圧値に対して正の 電圧値に設定していれば、 G N D (グランド） レベルに対して負の電圧 値であってもよい。
上述したようにプライミング放電セルにおいて走査パルスが印加され たときにプライミング放電を発生させているため、 ァドレス時に確実に プライミング放電を生じさせることができ、 アドレス時の放電遅れをよ り効果的に低減させることが可能である。 このようにして、 隙間部の領 域において確実にプライミング放電を発生させることができ、 ァドレス 特性をより安定化させることができる。
本実施の形態では、 図 1、 図 3、 図 4、 図 5に示すように、 ブライミ ング放電を、 表面基板 1に設けられた走査電極 6と背面基板 2に設けら れたプライミング電極 1 4との間で上下方向に発生させ、 しかも、 この プライミング電極 1 4は隙間部 1 3の領域にのみデータ電極 9と直交し て形成している。 したがって、 プライミング放電を隙間部 1 3の領域の みで発生させることが可能になる。 そのため、 プライミング放電を表面 基板 1の面内で発生させる場合に比べ、 隣接する放電セル 1 1ヘプライ ミングに必要な粒子以上のプライミング粒子が供給されることによって 発生するクロストークを抑制することができる。
さらに、 プライミング放電を用いる目的は、 画面を高精細化したとき にそのァドレス特性を安定化させることにある。 プライミング放電を表 面基板 1の面内で発生させる場合、 安定したプライミング放電をさせる ためには電極間距離が必要となり、 補助放電セル、 すなわちプライミン グ放電セルが大きくなる。 そのため全放電セルに占めるプライミング放 電セルの面積が増加してパネル輝度が低下する。 また、 走査パルスが印 加されたタイミングに表面基板 1の面内以外でプライミング放電を発生 させようとすれば、 走査電極 6の一部を背面基板 2側に配線するための 構造や電極取り出し構造が複雑になったり、 さらにはそのときの耐電圧 が確保できないなどの課題がある。
本発明の実施の形態のようにプライミング放電を、 表面基板 1に設け られた走査電極 6と背面基板 2に設けられたプライミング電極 1 4との 間で上下方向に発生させることで、ブライミング放電セルを小さくでき、 高精細化してもアドレス特性に優れ、 パネル輝度も向上したプラズマデ イスプレイパネルを実現することができる。
また、 本実施の形態のように、 プライミング電極 1 4がデータ電極 9 よりもプライミング放電を起こす放電空間 3に近い構成になっている。 そのため、 プライミング電極 1 4と走査電極 6との距離が小さくなり、 これにより放電開始電圧が低減し、 隙間部 1 3でのプライミング放電が 低電圧で発生する。 また、 アドレス放電よりも早くプライミング放電が 発生し易い構成とすることができ、 ァドレス特性を向上させることがで さる。
さらに、 プライミング電極 1 4を、 隣接した走査電極 6対応する領域 にのみ設けている。 そのため、 プライミング放電は走査電極 6とプライ ミング電極 1 4との間でのみ発生し、 プライミング電極 1 4と維持電極 7との誤放電を抑制することができる。
図 9はプラズマディスプレイパネルの放電遅れ特性の一例を示す特性 図であり横軸は時間を示す。図 9 ( a )はプライミング放電がない場合、 図 9 ( b ) と図 9 ( c ) はプライミング放電がある場合を示し、 図 9 ( b ) は走査電極 Y n番目のセル、 図 9 ( c ) は走査電極 Υ η + 1番目のセル の特性である。 さらに、 図 1 0にはプライミング電極 P rに印加する電 圧 V p rに対する放電の統計遅れ時間をそれぞれ走査電極 Y n番目のセ ル、 走査電極 Y n + 1番目のセルで示している。 図 9において、 それぞれ、 aは発光出力波形、 bは走査電極への印加 電圧波形、 cは放電の確率分布、 dはプライミング放電の発光出力波形、 eは書き込み放電の発光出力波形を示し、 cの放電の確率分布が放電遅 れを示している。図 9 ( a )、 （b )、 （ c )を比較すると、図 9 ( b )、 ( c ) のプライミング放電がある場合は図 9 ( a ) のプライミング放電がない 場合に比べて、放電の確率分布がシャープになっている。このことから、 放電遅れの小さいことがわかる。 また、 Y n番目の放電セルの走查電極 Υ ηに走査パルスが印加されたときにプライミング放電をしているため Υ η番目のセルでの放電遅れは若干大きいが、 Υ η + 1番目の放電セル では既にプライミング放電の影響を受けているため放電遅れを非常に小 さくすることが可能となる。
一方、 図 1 0に示すように、 プライミング電圧 V p rの増加につれ、 特に走査パルスが印加されたときにプライミング放電をしている Y n番 目のセルにおける放電の統計遅れ時間の減少効果が大きいことがわかる < プライミング放電のない場合の放電の統計遅れ時間は約 2 4 0 0 n sで あり、 本発明によって放電遅れを大幅に改善できていることがわかる。 図 1 1は、 走査電極 6の引き出し例を示す平面図である。 図 1 1 ( a ) は走査電極 6の金属母線 6 bをデータ電極 9方向に突出させて、 突出部 2 0を設けてブライミング用走査電極部 2 2とした例を示し、 図 1 1 ( b ) は金属母線 6 bの非表示領域で接続部 2 1を設けて、 プライミン グ用走査電極部 2 2と接続した例を示す。 また、 図 1 1において金属母 線 6 bの斜め部分は外部への取り出し領域である。 いずれの場合におい ても、 プライミング放電を確実に安定して行えるが、 特に、 図 1 1 ( b ) のようにプライミング放電を起こす隙間部 1 3内に連続したプライミン グ用走査電極部 2 2を設けるこ'とによって、 さらにプライミング放電を 確実に生じさせることが可能となる。
また、 プライミング放電を生じさせる隙間部 1 3はデータ電極 9と直 交する方向に連続して形成されている。 このため、 プライミング電極 1 4に沿って、 長い隙間部 1 3において生じるプライミング放電の放電バ ラツキを小さくすることができる。
また、 本実施の形態では、 背面基板 2に隔壁 1 0として縦壁部 1 0 a と横壁部 1 0 bとを設けて略矩形の放電セル 1 1を形成するとともに、 隙間部 1 3は走査電極 6および維持電極 7と並行して形成された空間と している。 しかしながら、 本発明はこのような放電セル形状に限定され ず、 隔壁が蛇行して放電セルを形成している場合などでも適用可能であ ることはいうまでもない。
さらに、 本発明の実施の形態では、 図 2に示すように走査電極 6と維 持電極 7とを 2本ずつ交互に配列している。 そのため、 放電セルが列方 向に隣接した部分の電極が同電位になり、 これによつて、 隣接セル間で 消費される充放電電力が低減され、 電力が削減される。
また、 本発明の実施の形態では、 図 1に示すように、 表面基板 1側に おいて、 隣接する走査電極 6間および隣接する維持電極 7間に光吸収層 8を形成している。 そのため、 この光吸収層 8によって隙間部 1 3にお けるプライミング放電の発光を遮蔽することができ、 ァドレス特性を改 善しつつ、 コントラストの低下を防止することができる。
また、 図 1 2に示すプラズマディスプレイパネルは、 図 1と同様の構 成を備え、 さらに、 第 2の光吸収層 2 3を隣接する走査電極 6間および 維持電極 7間の誘電体層 4あるいは保護膜 5上にも設けている。 そのた め、 コントラストの更なる向上を図ることが可能となる。
なお、 このように隙間部 1 3に対応する表面基板 1に光吸収層 8ある いは第 2の光吸収層 2 3が設けられているので、 隙間部 1 3に蛍光体が 入ってもよく、 蛍光体形成が容易になる。
なお、 図 1、 図 1 2においては、 維持電極 7間にも光吸収層 8を設け ているがこの隙間部 1 3ではプライミング放電が発生しないため、 この 隙間部においては光吸収層を設けない構成とすることも可能である。
(実施の形態 2 )
図 1 3は本発明の実施の形態 2におけるプラズマディスプレイパネル の要部構造を示す平面図である。 実施の形態 2においては、 プラズマデ イスプ.レイパネルの表示領域外の周辺部に、 隙間部 1 3内の空間におけ る表面基板 1と背面基板 2との間でのプライミング放電を誘発させるた めの放電領域を形成したものである。
このようなプライミング放電によってァドレス特性を改善する方法で は、プライミング放電自体を安定に放電遅れなく生じさせる必要がある。 実施の形態 2においては、 パネルの周辺部にブライミング放電を安定に 起こすための補助放電を生じさせる放電領域を形成している。
図 1 3に示すように、 プライミング電極 1 4に対応する走査電極 6の 金属母線 6 bを、 隔壁 1 0によって形成される表示領域 5 0の外側とな る周辺領域まで延伸して配置し、 同様にプライミング電極 1 4も表示領 域 5 0の外側となる周辺領域まで延伸して配置している。 そのため、 周 辺領域にプライミング放電の補助放電領域 1 7を形成し、 この領域で発 生した予備放電によってプライミング放電を放電遅れなく安定して発生 させることができる。 なお、 この図 1 3に示す補助放電領域 1 7では、 走査電極 6とプライミング電極 1 4の間で放電を起こす場合の例を示し ているが、 走査電極 6と、 デ一夕電極 9に平行に形成された電極との間 で予備放電を生じさせてもよい。 (実施の形態 3 )
図 1 4は本発明の実施の形態 3におけるプラズマディスプレイパネル を示す断面図である。 この実施の形態 3においては、 背面基板 2側に形 成されるプライミング電極 1 4に加えて、 表面基板 1側の隙間部 1 3に 対応する領域に、 プライミング電極 1 8を形成したものである。 なお、 このプライミング電極 1 8には、 走査電極 6と同電位であっても、 走査 電極 6とは別の新たな電圧波形を印加してもよい。 このような電極構成 とすることによって隙間部 1 3内でのプライミング放電をより高速に生 じさせることが可能になり、 より高速な書き込み動作をすることが可能 となる。
(実施の形態 4 )
図 1 5は本発明の実施の形態 4におけるプラズマディスプレイパネル を示す断面図である。 この実施の形態 4においては、 図 1に示す実施の 形態 1において、 背面基板 2側に形成されたプライミング電極 1 4を誘 電体層 1 6で覆わず、 隙間部 1 3の空間に露出させる構成としたもので ある。
このように、 プライミング電極 1 4を露出させることによって、 ブラ ィミング放電のための電圧を低電圧とすることも可能である。
(実施の形態 5 )
図 1 6は本発明の実施の形態 5におけるプラズマディスプレイパネル の要部構造を示す平面図である。 この実施の形態 5においては、 走査電 極 6および維持電極 7を構成する透明電極 6 a、 7 aの形状を T字形状 とし、走査電極 6の透明電極 6 aの一部を金属母線 6 bから突出させて、 プライミング電極 1 4に対向する電極部 6 cとしている。 このように電 極形状を工夫することで、 プライミング放電の大きさなどを制御するこ とも可能である。
(実施の形態 6 )
図 1 7は本発明の実施の形態 6におけるプラズマディスプレイパネル の背面基板の構造を示す平面図である。 この実施の形態 6においては、 プライミング電極 1 9をデータ電極 9と同一平面上で、 かつ隔壁 1 0の 縦壁部 1 0 aの下を通るように形成している。 このような構成とするこ とによってデータ電極 9とプライミング電極 1 9との交差部をなくすこ とができ、 データ電極 9とプライミング電極 1 9との耐圧特性を改善す るとともに、 デ一夕電極 9とプライミング電極 1 9が交差することによ る無効電力の発生を抑制することができる。
(実施の形態 7 )
図 1 8は本発明の実施の形態 7におけるプラズマディスプレイパネル を示す断面図である。 図 1 8に示すように、 実施の形態 7では、 背面基 板 2に形成される第 3電極であるデ一夕電極 3 3と第 4電極であるブラ イミング電極 3 1との構成を、 実施の形態 1に述べた構成と異ならせて いる。
すなわち、 実施の形態 7では、 背面基板 2上にまずプライミング電極 3 1を形成し、 プライミング電極 3 1を覆って誘電体層 3 2を設け、 そ の誘電体層 3 2上にデ一タ電極 3 3を設けている。 さらに、 データ電極 3 3を覆って隔壁形成用の下地ともなる誘電体層 3 4を設け、 その誘電 体層 3 4上に隔壁 3 5を形成している。 このように、 実施の形態 7では 背面基板 2側の構成が異なるのみで、 表面基板 1側の構成は実施の形態 1と同様である。
したがって、 実施の形態 7によれば、 データ電極 3 3がプライミング 電極 3 1よりも放電空間 3に近い位置に形成されている。 そのため、 デ —夕電極 3 3上に形成される誘電体層 3 4を薄くすることができ、 アド レス放電時の放電電圧を低くすることが可能となり、 ァドレス放電を安 定させることが可能となる。 なお、 プライミング電極 3 1上に形成した 誘電体層 3 2は、 プライミング電極 3 1とデ一夕電極 3 3との間での絶 縁層であり、 両者の絶縁性を確保する任意の厚みと材料を選択すること ができる。
以上説明したように、 本発明においては、 プライミング放電セルとな る隙間部において、 確実にプライミング放電を発生させることができァ ドレス特性をより安定化させることができる。 産業上の利用可能性
本発明にかかるプラズマディスプレイパネルは、 プライミング放電を 小さな空間で確実に行えるため、 パネルが高精細化した場合でもアドレ ス時の放電遅れが小さくァドレス特性が良好なプラズマディスプレイ装 置などとして有用である。

Claims

請 求 の 範 囲
1 . 第 1の基板上に互いに平行となるように配置しかつ誘電体層で覆 つた第 1電極および第 2電極と、 前記第 1の基板に放電空間を挟んで対 向配置される第 2の基板上に前記第 1電極および前記第 2電極と交差す る方向に配置した第 3電極と、 前記第 2の基板上に配置し前記第 1電極 あるいは前記第 2電極との間で放電を行う第 4電極とを有することを特 徴とするプラズマディスプレイパネル。
2 . 第 2の基板上には、 第 1電極、 第 2電極および第 3電極で形成さ れる複数の放電セルを区画する隔壁を設け、 前記放電セルに蛍光体層を 設けたことを特徴とする請求項 1に記載のプラズマディスプレイパネル <
3 . 隔壁は、 第 1電極および第 2電極と直交する方向に延びる縦壁部 と、 前記縦壁部に交差するように設けて隙間部を形成する横壁部とで構 成し、 前記隙間部の第 2の基板上に第 4電極を形成したことを特徴とす る請求項 2に記載のプラズマディスプレイパネル。
4 . 隙間部は相隣り合う横壁部によって、 第 1電極および第 2電極と 並行して連続的に形成されていることを特徴とする請求項 3に記載のプ ラズマディスプレイパネル。
5 . 第 4電極によって形成される放電空間に対応する第 1の基板上に、 光吸収層を形成したことを特徴とする請求項 1に記載のプラズマディス プレイパネル。
6 . 光吸収層を第 1の基板の放電空間側の面に形成したことを特徴と する請求項 5に記載のプラズマディスプレイパネル。
7 . 第 4電極を第 3電極よりも放電空間に近い位置に形成したことを 特徴とする請求項 1から請求項 4のいずれかひとつに記載のプ ィスプレイパネル。
8 . 第 3電極を第 4電極よりも放電空間に近い位置に形成したことを 特徴とする請求項 1から請求項 4のいずれかひとつに記載のプ ィスプレイパネル。
9 . 走査パルスが印加される第 1電極と、 第 4電極との間で走査パル スが印加されたときにプライミング放電を生じさせるように構成したこ とを特徴とする請求項 1から請求項 8のいずれかひとつに記載のプラズ マディスプレイパネル。
1 0 . 第 1電極と第 2電極とは、 2本ずつ交互に配列したことを特徴 とする請求項 1に記載のプラズマディスプレイパネル。
1 1 . 第 4電極は、 走査パルスが印加される第 1電極同士が隣り合う 部分に対応する第 2の基板上に形成したことを特徴とする請求項 1 0に 記載のプラズマディスプレイパネル。
1 2 . 周辺部の表示領域外の部分に、 第 1の基板の第 1電極と第 2の 基板の第 4電極との間での放電を誘発させるための放電領域を形成した ことを特徴とする請求項 1に記載のプラズマディスプレイパネル。
1 3 . 第 1の基板と第 2の基板間で放電を生じさせるための第 4電極 は、 ァドレス期間に放電を生じさせるものであることを特徴とする請求 項 1に記載のプラズマディスプレイパネル。
1 4 . 第 4電極は、 アドレス期間に正の電圧パルスを印加するもので あることを特徴とする請求項 1に記載のプラズマディスプレイパネル。
1 5 . アドレス期間に第 4電極に印加する正の電圧値は、 アドレス期 間に第 3電極に印加する電圧値よりも大きくしたことを特徴とする請求 項 1 4に記載のプラズマディスプレイパネル。 '
PCT/JP2003/013634 2002-11-05 2003-10-24 プラズマディスプレイパネル WO2004042766A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/494,279 US7030562B2 (en) 2002-11-05 2003-10-24 Plasma display panel having capability of providing priming discharge between opposing electrodes
DE60335342T DE60335342D1 (de) 2002-11-05 2003-10-24 Plasmaanzeigetafel
KR1020047006337A KR100618544B1 (ko) 2002-11-05 2003-10-24 플라즈마 디스플레이 패널
EP03758883A EP1460669B1 (en) 2002-11-05 2003-10-24 Plasma display panel

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002320898 2002-11-05
JP2002-320898 2002-11-05
JP2003042862 2003-02-20
JP2003-42862 2003-02-20

Publications (1)

Publication Number Publication Date
WO2004042766A1 true WO2004042766A1 (ja) 2004-05-21

Family

ID=32314049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/013634 WO2004042766A1 (ja) 2002-11-05 2003-10-24 プラズマディスプレイパネル

Country Status (7)

Country Link
US (1) US7030562B2 (ja)
EP (1) EP1460669B1 (ja)
KR (1) KR100618544B1 (ja)
CN (1) CN1291437C (ja)
DE (1) DE60335342D1 (ja)
TW (1) TWI285389B (ja)
WO (1) WO2004042766A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179138B2 (ja) * 2003-02-20 2008-11-12 松下電器産業株式会社 プラズマディスプレイパネル
JP3988667B2 (ja) * 2003-03-24 2007-10-10 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP4325237B2 (ja) * 2003-03-24 2009-09-02 パナソニック株式会社 プラズマディスプレイパネル
KR100620422B1 (ko) * 2003-03-27 2006-09-08 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 패널
JP4325244B2 (ja) * 2003-03-27 2009-09-02 パナソニック株式会社 プラズマディスプレイパネル
JP4285039B2 (ja) * 2003-03-27 2009-06-24 パナソニック株式会社 プラズマディスプレイパネル
JP2005148594A (ja) * 2003-11-19 2005-06-09 Pioneer Plasma Display Corp プラズマディスプレイパネルの駆動方法
KR100612394B1 (ko) * 2004-11-17 2006-08-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
DE602005009107D1 (de) 2004-11-17 2008-10-02 Samsung Sdi Co Ltd Plasma Anzeigetafel
KR100578936B1 (ko) 2004-11-30 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
US7781976B2 (en) 2005-04-20 2010-08-24 Ki-woong Whang High efficiency mercury-free flat light source structure, flat light source apparatus and driving method thereof
KR20060116524A (ko) * 2005-05-10 2006-11-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100814828B1 (ko) * 2006-10-11 2008-03-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20080069863A (ko) * 2007-01-24 2008-07-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20090095301A (ko) * 2008-03-05 2009-09-09 삼성에스디아이 주식회사 평판 디스플레이 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896714A (ja) * 1994-09-28 1996-04-12 Nec Corp プラズマディスプレイパネルとその駆動方法
JPH08328506A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd プラズマディスプレイの駆動方式
JPH09245627A (ja) * 1996-03-07 1997-09-19 Mitsubishi Electric Corp ガス放電表示装置、その製造方法及びそのパネルの駆動方法
US5818168A (en) 1994-09-07 1998-10-06 Hitachi, Ltd. Gas discharge display panel having communicable main and auxiliary discharge spaces and manufacturing method therefor
JP2000194317A (ja) 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその駆動方法
JP2000200553A (ja) * 1998-10-30 2000-07-18 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
US20010020924A1 (en) 1998-04-14 2001-09-13 Mitsuyoshi Makino AC-discharge type plasma display panel and method for driving the same
US20020101181A1 (en) 2000-12-22 2002-08-01 Lg Electronics Inc. Plasma display panel
JP2002297091A (ja) 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3875442B2 (ja) * 1999-05-20 2007-01-31 パイオニア株式会社 プラズマディスプレイパネルの製造方法及びプラズマディスプレイパネルの位置合わせ構造
JP3729318B2 (ja) * 1999-09-01 2005-12-21 パイオニア株式会社 プラズマディスプレイパネル
JP3726667B2 (ja) 1999-11-02 2005-12-14 松下電器産業株式会社 Ａｃ型プラズマディスプレイ装置
JP2002150949A (ja) 2000-11-09 2002-05-24 Pioneer Electronic Corp プラズマディスプレイパネル
KR100620422B1 (ko) * 2003-03-27 2006-09-08 마쯔시다덴기산교 가부시키가이샤 플라즈마 디스플레이 패널
JP4285039B2 (ja) * 2003-03-27 2009-06-24 パナソニック株式会社 プラズマディスプレイパネル
JP4285040B2 (ja) * 2003-03-27 2009-06-24 パナソニック株式会社 プラズマディスプレイパネル
JP4325244B2 (ja) * 2003-03-27 2009-09-02 パナソニック株式会社 プラズマディスプレイパネル
KR100589393B1 (ko) * 2004-04-29 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818168A (en) 1994-09-07 1998-10-06 Hitachi, Ltd. Gas discharge display panel having communicable main and auxiliary discharge spaces and manufacturing method therefor
JPH0896714A (ja) * 1994-09-28 1996-04-12 Nec Corp プラズマディスプレイパネルとその駆動方法
JPH08328506A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd プラズマディスプレイの駆動方式
JPH09245627A (ja) * 1996-03-07 1997-09-19 Mitsubishi Electric Corp ガス放電表示装置、その製造方法及びそのパネルの駆動方法
US20010020924A1 (en) 1998-04-14 2001-09-13 Mitsuyoshi Makino AC-discharge type plasma display panel and method for driving the same
JP2000200553A (ja) * 1998-10-30 2000-07-18 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
JP2000194317A (ja) 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその駆動方法
JP2002297091A (ja) 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置
US20020101181A1 (en) 2000-12-22 2002-08-01 Lg Electronics Inc. Plasma display panel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1460669A4

Also Published As

Publication number Publication date
CN1291437C (zh) 2006-12-20
EP1460669B1 (en) 2010-12-15
US7030562B2 (en) 2006-04-18
EP1460669A4 (en) 2008-10-01
DE60335342D1 (de) 2011-01-27
KR20040053214A (ko) 2004-06-23
KR100618544B1 (ko) 2006-08-31
EP1460669A1 (en) 2004-09-22
US20050040766A1 (en) 2005-02-24
TWI285389B (en) 2007-08-11
CN1578998A (zh) 2005-02-09
TW200415661A (en) 2004-08-16

Similar Documents

Publication Publication Date Title
JP2006286250A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
WO2004042766A1 (ja) プラズマディスプレイパネル
KR100620425B1 (ko) 플라즈마 디스플레이 패널
JP2002270102A (ja) プラズマディスプレーパネル
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100620424B1 (ko) 플라즈마 디스플레이 패널
JP2005174850A (ja) プラズマディスプレイパネル
KR20050009285A (ko) 플라즈마 디스플레이 패널
JP2004288514A (ja) プラズマディスプレイパネル
JP4165351B2 (ja) プラズマディスプレイパネル
JP4239779B2 (ja) プラズマディスプレイパネル
JP2006351259A (ja) プラズマディスプレイパネル
JPH03179489A (ja) プラズマディスプレイパネルの駆動方法
JP4569136B2 (ja) プラズマディスプレイパネルの駆動方法
JP2004287174A (ja) プラズマディスプレイパネルの駆動方法
JP4258351B2 (ja) プラズマディスプレイパネル
JP4341442B2 (ja) プラズマディスプレイパネル
KR100453161B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법과 그의 하판 제조방법
JP4211579B2 (ja) プラズマディスプレイパネル
JP4547949B2 (ja) プラズマディスプレイパネルの駆動方法
JP2005338458A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100581932B1 (ko) 플라즈마 디스플레이 패널
JP2005100737A (ja) プラズマディスプレイパネル
JP2006108023A (ja) プラズマディスプレイパネル
KR20080046507A (ko) 플라즈마 표시 패널 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 20038013584

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020047006337

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10494279

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003758883

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2003758883

Country of ref document: EP