WO2003084227A1 - Dispositif de determination du procede d'interpolation de champ - Google Patents

Dispositif de determination du procede d'interpolation de champ Download PDF

Info

Publication number
WO2003084227A1
WO2003084227A1 PCT/JP2003/003927 JP0303927W WO03084227A1 WO 2003084227 A1 WO2003084227 A1 WO 2003084227A1 JP 0303927 W JP0303927 W JP 0303927W WO 03084227 A1 WO03084227 A1 WO 03084227A1
Authority
WO
WIPO (PCT)
Prior art keywords
field
signal
difference
correlation
interpolation method
Prior art date
Application number
PCT/JP2003/003927
Other languages
English (en)
French (fr)
Inventor
Takayuki Kimoto
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP03715568A priority Critical patent/EP1492344A4/en
Priority to JP2003581494A priority patent/JP3865732B2/ja
Priority to US10/509,572 priority patent/US7453518B2/en
Priority to CN03807981XA priority patent/CN1647522B/zh
Publication of WO2003084227A1 publication Critical patent/WO2003084227A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
    • H04N7/0115—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard with details on the detection of a particular field or frame pattern in the incoming video signal, e.g. 3:2 pull-down pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0147—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes the interpolation using an indication of film mode or an indication of a specific pattern, e.g. 3:2 pull-down pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/911—Line doubler adapted for reproducing program originally from film, e.g. 24 frame per second

Definitions

  • Each field of the input interlace signal is frame-composited by either the inter-field interpolation or the intra-field interpolation, and progressively
  • the present invention relates to a field interpolation method determining device that determines whether to convert a signal.
  • interlaced signals to be converted to the progrip-ship signal include a standard signal captured by interlaced scanning and a signal obtained by converting the prog- leptic signal to an interlaced signal. There are and. A typical example of the latter is a telecine-converted signal.
  • the telecine conversion signal is generated as follows. First, each frame of a movie film of 24 frames per second is sequentially scanned, and a progressive signal of 24 frames per second is generated. Then, each frame (parent frame) of the progressive signal is converted into an odd field of the interlace signal and an even field immediately after it. Is done.
  • the first frame of the movie film (the first parent frame of the progressive signal) is converted to the first and second fields
  • the second frame of the movie film is converted to the first and second fields
  • the second parent frame of the progressive signal is converted to the third and fourth fields.
  • the difference between the images is small. No.
  • the difference in video between the fields reflects the difference between the parent frames. However, it is larger than the former. In other words, the difference between adjacent fields alternates between large and small fields according to the relationship between the parent frame and each field.
  • Such a telecine-converted signal is that it is produced by a 30P video camera that generates a progressive video signal at 30 frames per second.
  • the pull-down telecine conversion signal also has a regular pattern of changes in pixel level between the fields according to the relationship between the parent field and the fields.
  • Japanese Patent Application Laid-Open No. 91-18784 (US 94-3666799), which has the same features as described above, discloses a field interpolation method determining apparatus. Is based on the difference between the fields of the input interlaced signal. It discloses a field trapping type determination device that determines whether or not the interlace signal is a telecine conversion signal and determines the field trapping method.
  • the video signal processor 200 shown in the figure performs inter-field sampling only when the input interface signal is a telecine-converted signal, and is not a telecine-converted signal. In such a case, interpolation is performed in the field to convert the interlaced signal into a progressive signal.
  • the video signal processing device 200 has an input terminal 1, a field memory 2, a field memory 4, a subtractor 6, a field interception method determining unit 108, ODD / EVEN detection section 10, first switch 12, line memory 14, 2 line interpolation section 16, second switch 18, and program Including a passive signal generator 20.
  • the input terminal 1 is supplied with an input interface signal V in.
  • the field memory 2 is a one-field delay input interface signal V dl that is delayed by one field from the input interlace signal V i -n. Is output.
  • the one-field delay input interface signal Vd1 is input to the progressive signal generation unit 20 and inter-field interpolation is performed on the same signal. Or either in-field interpolation is performed.
  • the subtractor 6 calculates the pixel level difference between the input interface signal Vin and the one-field delay input interface signal Vd1 and calculates the pixel level difference S between the fields. output as p You. Note that in the interlace signal, the scanning lines of the adjacent fields are shifted by one. For this reason, the subtractor 6 calculates the difference between the average value of the pixel levels of the adjacent two lines of one field and the corresponding pixel level of the other field. Ask. ,
  • the field capturing method determining unit 108 determines whether or not the input interface signal Vin is a telecine conversion signal based on the pixel level difference Sp between the fields. Is determined.
  • the field interpolation method determination unit 108 sets the inter-field interpolation and field for the one-field delay input interface signal Vd1. Field interpolating method that indicates which of the in-field interpolations is to be performed. Outputs the signal DVp.
  • the second switch 18 outputs from the first switch 12 when the field interpolation method instruction signal DVp for instructing the inter-field interpolation is input.
  • the selected inter-field capture video signal Sw1 is selected and output as the interpolated video signal Sw2.
  • the inter-field capture signal image Sw1 is a two-field signal that is one field before the one-field delay input interface signal Vd1. This is one of the input delay signal Vd2 and the input interlace signal Vin which is a signal after one field, and is selected as follows .
  • the ODD / EVEN detector 10 determines whether the signal is an odd field or an even field based on the one-field delay input interlaced signal Vd1. , And outputs a field identification signal D oe indicating the detection result.
  • the first switch 12 is based on the field identification signal Doe, and has a 2-field delay input interlaced signal Vd2 or an input interface.
  • the race signal Vin is selected and output as a video signal Swl between the? Specifically, the first
  • the 1 switch 1 2 applies the input counter signal Vin when the 1-field delay input interface signal Vd1 is an odd field. On the other hand, if the one-field delay input interface signal Vd1 is an even field
  • the progressive signal generator 20 outputs the interpolated video signal Sw 2 (in this case, selected by the first switch 12) output from the second switch 18. Interpolate the 1-field delay input interlaced signal Vd1 with the current signal Vin or 2-field delay input interface signal Vd2) and program Generate a passive signal.
  • the frame of the progressive signal generated in this way is the same as the original parent frame, and is generated by the in-field interpolation described later. The vertical resolution is improved compared to the frame.
  • the second switch selects the inter-field capture video signal Vd1S output from the 16-line capture unit 16 and outputs it as the interpolated video signal Sw2. I do.
  • the two-line interpolation unit 16 delays the one-line delay input interlace signal Vd 1 by one line according to the line memory 14. Based on the extended one-line delay signal Vd1L and the one-field delay input interface signal Vd1, the interpolated video signal Vd1S in the field is calculated. Generate.
  • the progressive signal generator 20 generates 1 by the interpolated video signal Sw 2 (in this case, the interpolated signal Vd 1 S in the field) output from the second switch 18. Generates a progressive signal by interpolating the field delay input interface signal Vd1.
  • the subtractor 6 and the field interpolation method determination unit 108 in FIG. 10 correspond to a conventional field interpolation method determination device.
  • a conventional field interpolation method determination device will be described with reference to FIG.
  • FIG. 11 is a block diagram showing the configuration of the field interpolation method determining unit 108 shown in FIG. 10 in detail.
  • the field interpolation method determination unit 108 includes an absolute value unit 81, a pixel difference judgment comparator 82, a cumulative adder 83, an inter-field correlation judgment comparator 84, a first Register 85, a second register 86, a difference judgment comparator 189 between two fields, an exclusive OR (EOR) circuit 190, a counter 92, and so on. And a count judgment comparator 93.
  • EOR exclusive OR
  • a timing pulse generator FP generates a field pulse VP and a frame pulse FP.
  • the absolute value unit 81 has a pixel level of each pixel between the input interlace signal Vin calculated by the subtractor 6 and the one-field delay input interlace signal Vd1. A feature that is a difference The absolute value of the inter-field pixel level difference Sp is obtained, and the absolute value of the inter-field pixel level difference Sp A is output.
  • the pixel difference determination comparator 82 compares the pixel level difference absolute value SpA between the fields with a predetermined first threshold value X, and compares the two fields for comparison and comparison. Judge whether the difference at the pixel level is a difference (significant difference) larger than it is recognized as being derived from the same parent frame.
  • the pixel difference determination comparator 82 sets “1” as the inter-field pixel difference determination signal D p indicating this determination result when the above determination is “significant”. It outputs “0” if it is “significant”.
  • the accumulator 83 outputs an inter-field pixel difference judgment accumulated value C D P which is a value obtained by accumulatively adding the inter-field pixel difference judgment signal D p.
  • the pixel difference judgment cumulative value CDp between the fields is calculated by calculating the fields of the input interface signal Vin and the fields of the one-field delay input interface signal Vd1. It is a value indicating the number of pixels determined to be different between the field and.
  • the accumulator 83 is reset for each field by the field noise VP.
  • the inter-field correlation judgment comparator 84 determines that there is no difference between the fields. Judge that there is. Then, an inter-field correlation determination signal D f indicating the above determination result is output.
  • the value of the inter-field correlation determination signal Df is “1” when there is a difference, and is “0” when there is no difference.
  • the first register 85 and the second register 86 are D flip-flops, and each of them has a field pulse VP power S clock Supplied as The inter-field determination result is supplied to a series circuit of the first register 85 and the second register 86.
  • the first register 85 and the second register 86 determine the difference between the stored fields, respectively, by a two-field difference judgment comparator 1889 and an EOR. Output to circuit 190.
  • the EOR circuit 190 resets the power counter 92.
  • the counter 92 is counted up or reset as described above.
  • the count judgment comparator 93 checks the input counter trace signal for the field.
  • Field interpolation method instruction signal D to instruct to perform field-to-field interpolation Print vp.
  • the field interpolation method determining device cannot detect the difference between the parent frames based on the difference between the fields.
  • the conventional field interpolation method determination device cannot detect the pattern of the difference between the fields, which is peculiar to the telecine conversion signal. We will judge that it is not a signal.
  • the field interpolation method determination device determines that the interlace signal is not a telecine conversion signal.
  • the field interpolation method determining device uses an interface. Assume that the signal is not a telecine-converted signal.
  • the conventional field interpolation method determination device can detect at least a difference between at least two frames even if the input interface signal is a telecine-converted signal. Otherwise, the telecine-converted signal cannot be identified. As a result, the video signal processing device continues to operate in the field until the input interface signal is determined to be a telecine-converted signal continuously for a predetermined number of fields or more. Perform interpolation. For this reason, it is often not possible to generate an original parent frame with a high vertical resolution.
  • the conventional field interpolation method determination device captures either the immediately preceding frame or the immediately following frame depending on whether the signal to be interpolated is an odd frame or an even frame. Select as signal. As a result, a signal in which the context of a field converted from a parent frame is reversed will cause two fields converted from different parent frames to be intercepted by each other. Time, it is converted to one frame. As a result, since different images are mixed in one frame, the image quality of the converted It will deteriorate significantly.
  • the present invention provides a method for detecting a difference between parent frames even when it is difficult or difficult to detect the difference between the parent frames.
  • the field that can accurately detect the relationship between the field and the frame, and determine which to interpolate between field interpolation and field interpolation The purpose is to provide a trapping method determining device. Disclosure of the invention
  • the present invention has the following features in order to achieve the above object.
  • each field of an input interlace signal is obtained by any method between the inter-field capture and the inter-field capture.
  • a field interpolation method determining device that determines whether to convert to a progressive signal by frame synthesis,
  • the input interlace signal and the input interlace signal are the input interlace signal and the input interlace signal.
  • a pixel level difference detecting means for detecting a pixel level difference between the one field delay input signal and the one field delay input interlaced signal
  • N a field correlation detection means for outputting one field correlation determination signal
  • N inter-field difference storage means for storing one inter-field correlation determination signal
  • N Based on the pattern of the value of the one field difference determination signal, two consecutive ones of the N consecutive fields were generated from the same frame or different fields.
  • a field Z frame correlation determining means for determining whether the frame is generated from the frame
  • a field interpolation method determination device comprising: an interpolation method determination unit that determines a method.
  • the input interlaced signal has a greater number of contiguous numbers than the N — 1 field corresponding to the two parent frames.
  • the correlation between at least N fields is detected using the field as a judgment target. Then, based on the correlation between the N fields, the relationship between the parent frame and the field is determined in multiple steps, so that the input interlacing can be performed more accurately. This has an excellent effect that the signal interpolation method can be determined.
  • the field to be determined is determined. The greater the number of nodes, the better the effect that the more accurate the interlace signal capture method can be determined.
  • an interpolating method determining delay unit that delays the interpolation method determination by the interpolating method determining unit by a predetermined time is further provided.
  • the predetermined time is based on a time difference from when an interpolation method of the input field is determined to when an interpolation process is actually performed. It is characterized by being determined by:
  • a fourth aspect is the third aspect, wherein the predetermined time is about 0.5 second, and the machine Z of the field interpolation method determination device and the device that performs the field interpolation processing is used. It is characterized by being determined based on electrical characteristics.
  • a counter means for resetting the count value in the case where the count value has not been determined, and holding the count value in the case where none of the above is judged;
  • the interpolation method determining means determines that the interpolation is between fields, and when the count value is less than the predetermined value, the interpolation method within the field is determined.
  • the sixth aspect of the present invention is characterized in that, in the first aspect, when the input interlace signal is a 2-3 pull-down signal, N is 6 or more.
  • a seventh aspect is characterized in that, in the first aspect, when the input interlaced signal is a 2-2 pull-down signal, N is 5 or more.
  • the finoredo / frame correlation determining means includes at least at least one of the N-1 inter-field correlation determining signals. When two of the two fields indicate no correlation, it is characterized that it is determined that two consecutive fields are generated from different frame cards.
  • the feedback frame correlation determining means does not correlate with the correlation in the N—1 field correlation determination signal.
  • the feedback frame correlation determining means does not correlate with the correlation in the N—1 field correlation determination signal.
  • the field correlation detection means is:
  • Pixel difference determining means for determining whether the pixel signal level difference is greater than a first threshold value representing a predetermined pixel level for each pixel and outputting a binary pixel level difference determination result
  • a pixel-by-pixel level difference judging means for adding the level difference judgment results in pixel units and outputting the level difference judgment results in finoledo units;
  • Field unit Determines whether the correlation between the fields is large or not depending on whether the level difference judgment result is larger than the second threshold value indicating the predetermined number of pixels or not. And a means for determining inter-field correlation.
  • the 1st phase is the 10th phase between the fields
  • the difference determination means further includes: signal level detection means for detecting a signal level representing the brightness of an image represented by the one-field delay input interface signal;
  • a first threshold value changing unit that changes a first threshold value based on the value of the signal level.
  • the inter-field difference determining means further comprises a one-field delay input interface signal for displaying an image represented by the interface signal.
  • Signal level detection means for detecting a signal level representing the
  • the threshold value for detecting the correlation between the fields is changed according to the brightness of the video of the input interface signal. Therefore, it is possible to detect the correlation between the fields more accurately with respect to the input interface signal of the dark video where it is difficult to detect the correlation between the fields. It works.
  • the difference between the fields determination means further includes the one-field delay input interface signal based on the one-field delay input interface signal. Outputs a field identification signal that indicates whether the field of the field delay input counter signal is an even field or an odd field Field identification means,
  • a logical product circuit for obtaining a logical product of the field discriminating means and the inter-field correlation determination signal and outputting the result to an N-field difference storing means.
  • the detection result of the correlation between the fields and the detection result of the even field Z and the odd field of the intercepted field The relationship between the parent frame and the field is determined based on the logical product of and. For this reason, a device that interpolates the field before or after the field to be interpolated based on the detection results of the even field and the odd field. In this case, the order of the even and odd fields is reversed even if an interlaced signal is input in which the order of the even and odd fields with respect to the parent frame is reversed. It has the excellent effect that it can prevent the inner miss of the front or back field which occurs in the case.
  • the inter-field difference determination means further comprises an inverter for outputting an inverted signal of the field identification signal
  • a field identification signal inverting switch for selectively outputting either the field identification signal or the inverted signal to the AND circuit.
  • the detection result of the even field Z and the odd field and the even field z and the odd field of the trapping target field And a switch that can select an inverted signal of the detection result of the even field, the detection result of the even field, the odd field, and the even field selected by the switch.
  • the relationship between the parent frame and the field is determined based on the logical product of the detection result of the correlation between the fields. For this reason, based on the detection result of the even field and the odd field, the field that includes the field before or after the field to be intercepted is based on the detection result of the even field and the odd field.
  • FIG. 1 is a block diagram showing a configuration of a video signal processing device incorporating a field interpolation method determining device according to the first embodiment of the present invention.
  • FIG. 2 is a diagram showing a detailed configuration of the field interpolation method determination unit shown in FIG.
  • FIG. 3 is a diagram showing the relationship between the output values of the first to fourth registers shown in FIG. 2 and the input signal to the counter.
  • FIG. 4 is a diagram showing the relationship between the field of the input interface signal and the frame of the converted progressive signal according to the first embodiment of the present invention. You.
  • FIG. 5 is a block diagram showing a configuration of a video signal processing device incorporating the field interpolation method determining device according to the second embodiment of the present invention.
  • FIG. 6 is a diagram showing a detailed configuration of the field interpolation method determination unit shown in FIG.
  • FIG. 7 is a block diagram showing a configuration of a video signal processing device incorporating the field interpolation method determining device according to the third embodiment of the present invention.
  • Fig. 8 shows the details of the field interpolation method determination unit shown in Fig. 7. It is a figure which shows a detailed structure.
  • FIG. 9 is a block diagram showing a configuration of a video signal processing device incorporating the field interpolation method determining device according to the fourth embodiment of the present invention.
  • FIG. 10 is a block diagram showing a configuration of a video signal processing device incorporating a conventional field interpolation method determination device.
  • FIG. 11 is a diagram showing a detailed configuration of the field interpolation method determination unit shown in FIG.
  • the conventional field interpolation method determination device includes only one boundary between parent frames in the field to be determined, the two parent frames of the input interlaced signal are used. If the difference between the programs cannot be detected, it is decided to perform the interpolation by the field.
  • the file is determined to include more boundaries between the parent frames.
  • the number of fields it is possible to evaluate the correlation between the parent frame and the field in multiple steps. From this point of view, the larger the number of fields to be judged, the more the field interpolating method determining device can identify the video signal more accurately. it is obvious. In other words, in order to more accurately identify a video signal, it is desirable to increase the number of fields to be judged to infinity. Therefore, the number of registers that memorize the differences between the fields increases infinitely, so that the cost of the field-capturing method determining device also increases infinitely. I will.
  • a judgment is made based on a difference between at least a predetermined number of fields including a boundary between two frames. Changes the number of fields to dynamic. Therefore, if the number of fields converted from the two parent frame powers is N1, the difference between at least N fields is determined. That is, the number of differences between the fields to be judged is at least N-1.
  • the threshold for judging the difference between the fields is dynamically changed.
  • the number of fields to be judged or the threshold for detecting a difference between the fields is dynamically determined. It is possible to more accurately identify a video signal by changing the image signal.
  • the telecine signal in which the context of the field converted from the parent frame force is reversed is different from that of the parent frame.
  • the two fields converted from the frame are interpolated with each other and converted into one frame. As a result, since different images are mixed in one frame, the video quality of the converted progressive signal is significantly degraded.
  • the present invention determines the relationship between a field and a parent frame in a signal obtained by converting a progressive signal into an interlaced signal, and determines each field of the interlaced signal. Interpolation is performed by either interpolation between fields or interpolation within a field.A typical example of a signal obtained by converting a progressive signal to an interlace signal is used as an example. Next, a case will be described in which a telecine-converted signal converted by the 2-2 pull-down method is detected.
  • the video signal processing apparatus 100a shown in the figure determines the relationship between the field of the input interlace signal and the parent frame, and the input interlace signal is converted to the text. If the signal is a cine-converted signal, Converts the fields of the input interlaced signal to frames of the progressive signal by inter-field interpolation. On the other hand, when the input interface signal is not a telecine-converted signal, the video signal processing apparatus 100a performs finalization of the input interface signal by intra-field interpolation. To a progressive signal frame.
  • the video signal processing device 100a includes an input terminal 1, a field memory 2, a field memory 4, a subtractor 6, and a field capturing method determining section 8a. , ODDZEVEN detector 10, first switch 12, line memory 14, two line interpolator 16, second switch 18, and programming A sib signal generator 20 is included.
  • Input terminal 1 Field memory 2, Field memory 4, Subtractor 6, ODDEVEN detector 10, First switch 12, Line memory 1 4 and 2 line intercepting section 16, second switch 18, and progressive signal generating section 20 are provided by conventional video signal processing apparatus 2 shown in FIG. 11. Description is omitted because it is the same as 0 0.
  • the field interpolation method determining unit 8a determines the field of the input interface and the parent frame based on the pixel level difference Sp. 1 field delay input interlaced signal Vd1 is converted to a programmable signal by either inter-field interpolation or intra-field interpolation. Decide whether to do so.
  • the field interpolation method determination unit 8a Logarithmic unit 81, pixel difference judgment comparator 82, accumulator 83, inter-field correlation judgment comparator 84, first register 85, second register 86, It includes a third register 87, a fourth register 88, a 4-field correlation judgment comparator 89, a reset judgment unit 90, and a switch 91.
  • a timing generation circuit generates a field clock V P and a frame panorama F P.
  • the absolute value unit 81 calculates the absolute value of the inter-field pixel level difference Sp calculated by the subtractor 6, and calculates the absolute value of the inter-field pixel level difference Sp A as And output.
  • the subtractor 6 calculates the difference between the average value of the pixel levels of two adjacent lines of one field and the corresponding pixel level of the other field. .
  • the pixel difference determination comparator 82 compares the pixel level difference absolute value SpA between the fields with a predetermined first threshold value X, and determines the pixel level of each pixel of the two fields. Judge whether there is a difference (significant difference) greater than the degree that the difference in the veneer is recognized as being derived from the same parent frame.
  • the first threshold value is such that the pixel level difference between the fields divided from the same frame force is such that it is determined that there is no significant difference.
  • the pixel difference judgment comparator 82 sets the inter-field pixel judgment signal Dp indicating the judgment result to “1” when the above judgment is “significant difference”. Is output, and if there is no significant difference In this case, "0" is output.
  • the accumulator 83 outputs an inter-field pixel difference judgment accumulated value C Dp which is a value obtained by accumulatively adding the inter-field pixel difference judgment signal D p.
  • the pixel-to-field pixel difference judgment cumulative value CDp is calculated based on the field of the input interface signal Vin and the field of the one-field delayed input interlace signal Vdl. This is a value indicating the number of pixels determined to be "significantly different" from the field.
  • the cumulative adder 83 is reset for each field by the field pulse VP.
  • the inter-field correlation judgment comparator 84 includes a field for the input interface signal Vin and a field for the one-field delay input interface signal Vd1. It is determined whether or not the field and the field have such a correlation as to be regarded as a field divided from the same frame power. Specifically, the inter-field correlation judgment comparator 84 determines whether the inter-field pixel difference judgment accumulated value CD p is larger than a predetermined threshold Y, or not. Is determined to have no correlation. On the other hand, if the inter-field pixel difference judgment accumulated value CD p is equal to or smaller than the predetermined threshold Y, the inter-field correlation judgment comparator 84 has a correlation between the fields. Is determined. Then, the value of the inter-field correlation determination signal Df that outputs the inter-field correlation determination signal Df indicating the above determination result is “0” when there is a correlation, and On the other hand, if there is no correlation, it is “1”.
  • the first register 85, the second register 86, the second register 87, and the fourth register 88 are D flip-flops. And supplied as field pulse VP power S clock It is. These four registers sequentially store four consecutive field-to-field correlation determination signals Df, respectively. In addition, the stored values of the correlation determination signals between the four fields are output as register output signals (R1 to R4).
  • the four-field correlation judgment comparator 89 compares the four register output signals (R 1 to R 4) with the telecine judgment table Tc and outputs the currently input video. It is determined whether the signal has a pattern of inter-field correlation in the telecine-converted signal.
  • the table T c shown in FIG. 3 is the telecine determination table T. It is.
  • the output values of the four register output signals (R1 to R4) shown in Table Tc are "0101" and "0101", respectively.
  • the correlation coincides with the characteristics of the telecine-converted signal of the 221 pull-down system in which the magnitude changes alternately.
  • the four-field correlation determination comparator 89 determines that the input interlace signal V in is a telecine-converted signal. Then, the four-field correlation determination comparator 89 outputs a telecine determination signal Ds.
  • the reset determiner 90 compares the four register output signals (R1 to R4) with the reset determination table Tr to ensure that the currently input video signal is correct. It is determined whether or not there is a telecine conversion signal.
  • the table Tr shown in FIG. 3 is the reset determination table Tr. All of the notations shown in the reset table Tr changed one of the values of "0" of the four register output signals (R1 to R4) to "1". Even 2 — 2 prudau It cannot be “0101” or “10110” that matches the pattern of the field-to-field correlation in the telecine-converted signal of the system.
  • the reset determiner 90 outputs a reset signal Rst.
  • the table T1 shown in FIG. 3 shows four register output signals (R1 to R1) that do not belong to any of the telecine determination table Tc and the reset determination table Tr. 4) is shown.
  • the output value of each register shown in Table T1 is a 2–2 pull-down type of register if the output value of at least one or more registers changes from “0” to “1”. This matches the pattern of the inter-field correlation in the cine-converted signal.
  • the switch 91 is connected to the one-field delay input interface signal Vd1 based on the telecine determination signal Ds and the reset signal described above. Outputs a field interpolation method instruction signal D vl that indicates whether to perform inter-field interpolation or intra-field interpolation.
  • the switch 91 when the telecine determination signal D s is output, the switch 91 outputs a field interpolation method instruction signal DV 1 for instructing inter-field interpolation.
  • a field interpolation method instruction signal D vl indicating the field trapping is output. If neither the telecine determination signal nor the Ds reset signal R st is output, the switch 91 is turned off by the filter. Do not change the interpolation signal Dv1.
  • the input interface signal V in has the parent frames A, B, and C of the progressive signal, respectively, A 1 and A 2, B 1 and B 2, and It has been converted to C 1 and C 2.
  • Each field of the input interface signal Vin1 is input to the field No. in ascending order.
  • the correlation between the two fields is determined based on the difference between the input interlace signal V in and the one-field delay input interlaced signal Vd1. For example, a field B2 which is the field No. 4 of the input interface signal Vin and a one-field delay input interface signal Vd1 The correlation with the field B1 is determined. In this case, the difference between the fields is small because both fields are converted from the same frame B force. That is, it is determined that there is a correlation, and the value of the field correlation determination signal Df is “0”.
  • the fields C1 and 1 of the input interface signal Vin's field input delay field Since the frame signal is converted from a frame force different from that of the field B2 of the interlaced signal Vd1, the difference is large. That is, it is determined that there is no correlation, and the value of the field correlation determination signal Df is “1”.
  • the field correlation determination signal Df is sequentially stored in four registers 85 to 88, and four consecutive register outputs are set to "0101" or " 1 0 1 0 ".
  • the switch 91 outputs a signal for instructing field-to-field interpolation as an interpolation method instruction signal DV1.
  • the first switch 12 is connected to the input interface signal V oe based on the field identification signal Doe obtained by the ODD / EVEN detector 10. in and the two-field delayed input interlaced signal Vd2.
  • the delayed input interlaced signal Vd1 is an odd field. In this case, the input interlace signal Vin is selected.
  • the 2-field delay input interlaced signal Vd2 is selected.
  • the progressive signal is used as the interpolation target signal.
  • the field input to the generation unit 20 is the field KB1 of the field No. 3.
  • the interfield interpolation is performed by using the field buffer 'B2 obtained by the input interlaced signal Vin as the interception signal Sw2.
  • the input signal is programmed as the interpolation signal.
  • the field input to the passive signal generator 20 is the field B2 of the field No. 4.
  • a field B 1 which is a two-field delay input interface signal Vd 2 is interpolated as the interpolation signal Sw 2.
  • the original parent frame B is generated by performing the interfield trapping.
  • the parent frame and the field are determined based on the correlation between two fields including only one boundary between the parent frames.
  • the telecine conversion signal is detected by detecting the correspondence with the field. If the field interpolation method determination device cannot detect a difference between one frame, the correspondence between the parent frame and the field is unknown. ,
  • the input interface signal is not a telecine signal.
  • the field interpolation method determining apparatus determines the number of differences between fields such that two or more boundaries between frames are included. It is said that. For this reason, even if a difference between one frame cannot be detected, it is determined whether or not the input interlaced signal is a telecine-converted signal based on the difference between a plurality of frames. be able to. In addition, since the boundaries of a plurality of frames are included in the judgment target, the entire field to be judged can be evaluated in multiple stages based on the judgment on the boundary of each frame. .
  • the field interpolation method determining apparatus can Even when a telecine-converted signal whose difference is difficult to detect is input, the field interpolation method can be determined more accurately.
  • the field interpolation method determination device allows the image to be bright even when the difference in pixel level between the parent frames is small because the image is dark. By changing the threshold for judging the pixel difference between the fields in response to this, the difference between the fields due to the difference between the frames is detected. Is characterized by
  • the video signal processing apparatus 100b shown in FIG. 5 is different from the video signal processing apparatus according to the first embodiment in that the field interception method determination unit 8a
  • the configuration has been replaced with the field interpolation method determination unit 8b.
  • description of the same components as those of the video signal processing device according to the first embodiment will be omitted.
  • the video signal processing device 100b is composed of an input terminal 1, a field memory 2, a field memory 4, a subtractor 6, and a field capturing method determining section 8b. , ODD / EVEN detector 10, first switch 12, line memory 14, 2 line interceptor 16, second switch 18, etc. ⁇ Includes progressive signal generator 20.
  • the field interpolation method determination unit 8b is a 1-field delay input counter, Shingo Vd1, and the pixel level between fields. Based on the difference Sp, the relationship between the field of the input interface and the parent frame is determined, and the interpolation between the fields and the interpolation without the field are determined. In each case, the power to convert the one-field delay input interlaced signal Vd1 into a progressive signal is determined.
  • the field interpolation method determination unit 8b is different from the field interpolation method determination unit 8a according to the first embodiment in that the switch 91 has a counter 92 and a counter 92. It has a configuration in which an auto-picture level (APL) detector 94b and a pixel difference threshold value changing unit 95b are added.
  • APL auto-picture level
  • the field interpolation method determination unit 8b includes an absolute value unit 81, a pixel difference judgment comparator 82, an accumulator 83, a field correlation judgment comparator 84, a first Register 85, second register 86, third register 87, fourth register 88, 4-field correlation judgment comparator 89, It includes a set decision unit 90, a counter 92, a count decision comparator 93, an auto picture level detector 94b, and a pixel difference threshold changing unit 95b.
  • the auto picture level detector 94b detects the signal level PL of the one-field delay input interlaced signal Vd1.
  • the signal level PL is higher as the image is brighter and lower as the image is darker.
  • the pixel difference threshold changing unit 95b changes the value of the pixel difference threshold Xb according to a predetermined rule based on the signal level PL. For example, a plurality of pixel difference thresholds corresponding to the level of the signal level PL. The value of the value Xb may be determined in advance, and the value of the corresponding pixel difference threshold Xb may be output according to the input signal level P, or the signal level may be determined according to a predetermined formula. The value of the pixel difference threshold Xb may be obtained from the PL force.
  • the value is set such that the higher the signal level PL, the larger the value of the pixel difference threshold Xb, and conversely, the lower the signal level PL, the smaller the value of the pixel difference threshold Xb.
  • the pixel difference determination comparator 82 sets the value of the pixel difference threshold value Xb to be low when the one-field delay input interlaced signal Vd1 is dark. Since the difference is small, it is determined that there is a difference in pixel level between the fields even if the difference is smaller. On the other hand, in the case of an image where the one-field delay input interface signal Vd1 is bright, the value of the pixel difference threshold Xb is large, and therefore, the image is converted from the same frame power.
  • the counter 92 which can prevent an erroneous judgment such as judging that there is a pixel level difference between the fields, is countered by the telecine judgment signal Ds.
  • the frame is reset by the reset signal R st, and as described above, if there is no or small difference between the frames of the parent frame, a different frame is used. Since the difference between the fields converted from the data is not detected, the telecine-converted signal may not be determined to be the telecine-converted signal. For this reason, it is difficult to determine whether the input interface signal Vin is a telecine-converted signal or not. In this case, the count of the telecine judgment counter 92 is unchanged.
  • the count decision comparator 93 sets the telecine decision accumulated value CD s of the counter 92 to be smaller than a predetermined threshold Z. Becomes larger, the field for instructing the field of the one-field delay input interface signal Vd1 to perform the inter-field interpolation is performed. Outputs the field interpolation mode instruction signal DV1.
  • the threshold value Z is set as the time from when the telecine determination signal Ds is output to when the field interpolation is actually performed, and is usually 0.5 seconds. Is set to be.
  • the video signal processing device does not have a risk of erroneous detection of a bright image, and even if the difference in pixel level between frames is small because the image is dark, Differences between fields can be detected more accurately.
  • the first threshold value X is dynamically changed based on the signal level PL of the one-field delay input interface signal Vd1.
  • the second threshold value Y may be changed.
  • a video signal processing device incorporating a field capturing method determination device is described. explain about.
  • the order of the odd field and the even field with respect to the parent frame is reversed. If an interlace signal is input, the fields of different parent frames will be interpolated between the fields. As described above, when fields converted from different parent frames are inter-field interpolated, the video quality of the generated frames is significantly reduced.
  • the field interpolation method determining apparatus includes an interface signal in which the front-rear relationship between the odd field and the even field with respect to the parent frame is reversed, In other words, even when an interlace signal is input in which the parent frame is converted into an even field and an odd field immediately following it, different frame powers are input. It is characterized in that it is possible to prevent erroneous interpolation of the fields converted from the fields.
  • the video signal processing apparatus 100c shown in FIG. 7 is different from the video signal processing apparatus according to the first embodiment in that The configuration has been replaced with the field interpolation method determination unit 8c.
  • description of the same components as those of the video signal processing device according to the first embodiment will be omitted.
  • the video signal processing device 100 c includes an input terminal 1, a field memory 2, a field memory 4, a subtractor 6, and a field capturing method determining unit 8 c , ODDZEVEN detector 10, first switch 12, line memory 14, 2 line interceptor 16, second switch 18, and progressive Signal generator Includes 2 0.
  • the field interpolation method determining unit 8c determines the field of the input interface based on the field identification signal Doe and the pixel level difference Sp between the fields. Judges the relationship between the field and the parent frame and determines whether it is interfield interpolated or unfielded interpolated by one field delay input interleave. Determines whether to convert the source signal V d 1 into a progressive signal.
  • the field capturing method determining unit 8c is different from the field interpolating method determining unit 8 according to the first embodiment in that an AND circuit 96c is added.
  • the field interpolation method determining section 8 c that is provided includes an absolute value calculator 81, a pixel difference judgment comparator 82, a cumulative adder 83, and a field correlation judgment comparator 84.
  • the logical product circuit 96c obtains a logical product of the inter-field difference signal D f and the field identification signal D oe and outputs a corrected inter-field difference signal D fa. .
  • the modified interfield difference signal Dfa will be described with reference to FIG.
  • the ODDZEVEN detector outputs “0” as the field identification signal D oe when the 1-field delay input interface signal Vd1 is an odd field. On the other hand, when the one-field delay input interlaced signal Vd1 is an even field, it outputs "0" as the field identification signal Doe.
  • the value of the corrected inter-field difference signal D fa is the same as the inter-field difference signal D f, so that the tele-cine conversion signal detection result is used. There is no effect on the cine detection signal Vd3.
  • the field interpolating method determining apparatus can prevent a remarkable decrease in video quality, it interpolates in the field, so that the telecine is used. Even if it is a converted signal, it cannot be converted back to the original parent frame to improve the vertical resolution.
  • the field interpolating method determining apparatus is characterized in that an interlace signal in which the order of the odd field and the even field with respect to the parent frame is reversed. Even if a field is input, the fields converted from the same parent frame force are interpolated between the fields.
  • the field interpolation method determining apparatus selectively reverses the value of the field identification signal Doe to provide a field interpolation method determining section 8c and a first field interpolation signal determining section 8c. This is characterized in that it is output to the switches 12 and 13.
  • the video signal processing apparatus 100c shown in FIG. 9 is different from the video signal processing apparatus according to the third embodiment in that it includes an inverter 22d and a field. An identification signal reverse switch is added. It has a good configuration. In order to avoid redundant description, description of the same components as those of the video signal processing device according to the first embodiment will be omitted.
  • the video signal processing device 100 d includes an input terminal 1, a field memory 2, a field memory 4, a subtractor 6, a field interpolation method determining section 8 c, ODD / EVEN detector 10, 1st switch 12, line memory 14, 2 line interceptor 16, 2nd switch 18, program It includes a passive signal generator 20, an inverter 22d, and a field identification signal change switch 23d.
  • the inverter 22d receives the field identification signal D Oe and outputs a field identification inverted signal nD oe obtained by inverting the value of the signal.
  • the field identification signal change switch 23d is used as the field identification signal Swf to be the field identification signal Doe or the field identification inverted signal nDoe. Selectively output either.
  • the field identification signal change switch 2 3 d By switching the signals, the signals output to the field interpolation method determination unit 8c and the first switch 12 are converted to the field identification inverted signal n D Switch to oe.
  • the video signal processing device is an interlace signal in which the order of the odd and even fields with respect to the parent frame is reversed. It can be converted to a progressive signal with improved vertical resolution by means of field interpolation.
  • the apparatus for determining a method for capturing fields according to the present invention cannot specifically detect a difference between parent frames, or even if it is difficult to detect a difference between the parent frames.
  • the number of fields to be judged-The threshold value for judging the correlation between the fields is changed to dynamic, and the fields of the input interface signal are changed. By accurately detecting the relationship between the frame and the parent frame, it is possible to determine whether to interpolate between the fields or to interpolate between the fields.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Description

明細書 フ ィ 一ル ド補間方式決定装置 技術分野
入力 されるイ ンタ レー ス信号の各フ ィ ール ドを、 フ ィ ー ル ド間補間お ょぴフ ィ ール ド内補間の何れの方法でフ レー ム合成 してプロ グ レ ッ シブ信号に変換すべき かを決定する フ ィ ール ド補間方式決定装置に関する。 背景技術
プロ グ レ ツ シプ信号に変換すべきィ ンタ レー ス信号の 中 には、 飛び越 し走査で撮像 された標準的な信号と 、 プロ グ レ ツ シプ信号をイ ンタ レー ス信号に変換 した信号と があ る 。 後者の代表的な例は、 テ レ シネ変換信号である。
テ レ シネ変換方式の一つであ る 2 一 2 プルダウ ン方式で は、 テ レ シネ変換信号は、 以下の よ う に生成される。 まず 、 毎秒 2 4 コ マ の映画フ ィ ルム の各コマが順次走査され、 毎秒 2 4 フ レー ム の プ ロ グ レ ッ シブ信号が生成される。 そ し て 、 当該プロ グ レ ッ シブ信号の各フ レー ム （親フ レー ム ) は、 イ ンタ レー ス信号の奇数フ ィ ール ド と その直後の偶 数フ ィ ール ド と に変換される。
例えば、 映画フ ィ ルム の第 1 コマ （プロ グレ ッ シブ信号 の第 1 親フ レー ム） は、 第 1 お よぴ第 2 フ ィ ール ド に変換 され、 映画フ ィ ルム の第 2 コマ （プロ グ レ ッ シブ信号の第 2 親フ レー ム ） は、 第 3 お よび第 4 フ ィ ール ド に変換され る。
こ の た め 、 同一の親フ レー ム力 ら変換された第 1 フ ィ ー ル ド と 第 2 フ ィ ール ド と では、 それぞれの映像が類似 して いる ため、 映像の差異は小 さ い。 一方、 親フ レームが異な る第 2 フ ィ ール ド と 第 3 フ ィ ール ド と で は 、 フ ィ ール ド 間 の映像の差異は、 親フ レー ム間の差異を反映する ため、 前 者と 比較 して大き く なる。 つま り 、 隣 り 合 う フ ィ ール ド間 の差異は、 親フ レー ム と各フ ィ ール ド と の関係に従っ て、 フ ィ ール ドご と に大小交互に変化する。
こ の よ う な テ レ シネ変換信号の特徴は、 毎秒 3 0 フ レー ムのプロ グ レ ッ シブ映像信号を生成する 3 0 P方式の ビデ ォカ メ ラ で撮影 さ れたプロ グ レ ッ シブ信号を、 2 — 2 プル ダウ ン方式で変換 した毎秒 6 0 フ ィ ール ド の ィ ン タ レー ス 信号に も 当てはま る。
ま た 、 N T S C方式 （毎秒 6 0 フ ィ ール ド） の イ ン タ レ ー ス信号にテ レ シネ変換する ために用い られる 2 ― 3 プル ダウ ン方式では、 映画フ ィ ルム の 1 コマは 2 フ ィ ール ドに 、 次の 1 コ マは 3 フ ィ ール ドに変換され、 2 コマ ごと に上 記の変換パターンが く り 返される。 2 — 3 プルダウ ン方式 の テ レ シネ変換信号も 、 親フ レー と フ ィ ール ド と の関係 に従っ て、 フ ィ ール ド間の画素 レベルの差について規則的 な変化パタ ーンを有する ため、 上記 と 同様の特徴を備え る 日 本特開平 9 一 1 8 7 8 4 号公報 （優先権主張 U S 9 4 - 3 6 6 7 9 9 ) は、 フ ィ ール ド補間方式決定装置は、 入 カイ ンタ レー ス信号のフ ィ ール ド間の差異に基づいて、 入 カイ ンタ レー ス信号がテ レ シネ変換信号である か否かを識 別 して、 フ ィ ール ド捕間方式を決定する フ ィ ール ド捕間方 式決定装置を開示 している。
図 1 0 を参照 して、 従来のフ ィ ール ド補間方式決定装置 を組み込んだ映像信号処理装置について説明する。 同図に 示 された映像信号処理装置 2 0 0 は、 入力イ ン タ レー ス信 号がテ レ シネ変換信号である場合のみフ ィ ール ド間捕間を 行い、 テ レ シネ変換信号でない場合にはフ ィ ール ド内補間 を行って、 当該イ ンタ レース信号をプロ グ レ ッ シブ信号に 変換する。
映像信号処理装置 2 0 0 は、 入力端子 1 、 フ ィ ール ドメ モ リ 2 、 フ ィ ール ド メ モ リ 4 、 減算器 6 、 フ ィ ール ド捕間 方式決定部 1 0 8 、 O D D / E V E N検出部 1 0 、 第 1 の ス ィ ッ チ 1 2 、 ラ イ ン メ モ リ 1 4 、 2 ラ イ ン補間部 1 6 、 第 2 の ス ィ ッ チ 1 8 、 およびプ ロ グ レ ッ シブ信号生成部 2 0 を含む。
入力端子 1 には、 入力イ ンタ レー ス信号 V i n が供給さ れる。 フ ィ ール ド メ モ リ 2 は、 入カイ ンタ レー ス信号 V i - n に対 して 1 フ ィ ール ド分遅延 した 1 フ ィ ール ド遅延入力 イ ン タ レー ス信号 V d l を出力する。 ま た、 1 フ ィ ール ド 遅延入力イ ン タ レー ス信号 V d 1 は、 プ ロ グ レ ッ シブ信号 生成部 2 0 に入力 され、 同信号に対 して フ ィ ール ド間補間 またはフ ィ ール ド内補間のいずれかが行われる。
減算器 6 は、 入力イ ンタ レー ス信号 V i n と 1 フィ ール ド遅延入力 イ ン タ レー ス信号 V d 1 と の画素 レベルの差分 を求めて、 フ ィ ール ド間画素 レベル差分 S p と して出力す る。 なお、 イ ンタ レー ス信号では、 隣 り 合 う フ ィ ール ド の 走査線は、 1 ずつずれている。 こ の た め 、 減算器 6 は、 一 方の フ ィ ール ドの隣 り 合 う 2 ラ イ ン の画素 レベルの平均値 と 他方のフ ィ ール ド の対応する画素 レベル と の差分を求め る。 ，
フ ィ ール ド捕間方式決定部 1 0 8 は、 フ ィ ール ド間画素 レベル差分 S p に基づいて、 入力イ ンタ レー ス信号 V i n がテ レ シネ変換信号であ る か否かを判定する。 フ ィ ール ド 補間方式決定部 1 0 8 は、 1 フ ィ ール ド遅延入力イ ン タ レ ース信号 V d 1 に対 してフ ィ ール ド間補間お ょぴフ ィ ール ド内補間のいずれを行 う かを指示する フ ィ ール ド捕間方式 指示信号 D V p を出力する。
第 2 のスィ ッチ 1 8 は、 フ ィ ール ド間補間を指示する フ ィ ール ド補間方式指示信号 D V p が入力 さ れる場合、 上記 の第 1 の ス ィ ツチ 1 2 か ら 出力 されたフ ィ ール ド間捕間映 像信号 S w 1 を選択 して補間映像信号 S w 2 と して出力す る。
フ ィ ール ド間捕間信号映像 S w 1 は、 1 フ ィ ール ド遅延 入力イ ンタ レー ス信号 V d 1 に対して 1 フ ィ ール ド前の信 号である 2 フ ィ ール ド遅延入力イ ンタ レース信号 V d 2 お よび 1 フ ィ ール ド後の信号であ る入力イ ンタ レー ス信号 V i n のいずれかの信号であ り 、 以下の よ う に選択される。
O D D / E V E N検出部 1 0 は、 1 フ ィ ール ド遅延入力 ィ ン タ レー ス信号 V d 1 に基づいて当該信号が奇数フ ィ ー ル ドである か偶数フ ィ ール ドである かを検出 し、 検出結果 を示すフ ィ ール ド識別信号 D o e を出力する。 第 1 の ス イ ツ チ 1 2 は、 フ ィ ール ド識別信号 D o e に基 づレ、て、 2 フ ィ ール ド遅延入カイ ンタ レー ス信号 V d 2 ま たは、 入力イ ンタ レース信号 V i n を選択 して、 フ ィ • ~ ノレ ド間捕間映像信号 S w l と して出力する。 具体的には 、 第
1 の スイ ッ チ 1 2 は、 1 フ ィ ール ド遅延入力イ ンタ レ― ス 信号 V d 1 が奇数フ ィ ール ドであ る場合には、 入カイ ンタ レ一 ス信号 V i n を出力 し、 一方、 1 フ ィ ール ド遅延入力 イ ン タ レー ス信号 V d 1 が偶数フ ィ ール ドである場合には
、 2 フ ィ ー ノレ ド、遅延入力イ ンタ レー ス信号 V d 2 を出力す る。
プ 口 グ レ ッ シブ信号生成部 2 0 は、 第 2 のスィ ッ チ 1 8 か ら 出力 された、 補間映像信号 S w 2 ( こ の場合、 第 1 の ス イ ツチ 1 2 で選択された現信号 V i n ま たは 2 フ ィ '― ノレ ド遅延入力イ ンタ レー ス信号 V d 2 ) で 1 フ ィ ール ド遅延 入カイ ンタ レー ス信号 V d 1 を補間 して、 プ ロ グ レ ッ シブ 信号を生成する。 こ の よ う に生成 されたプ ロ グ レ ッ シブ信 号の フ レー ムは、 元 の親フ レー ム と 同 一 で あ り 、 後述する フ ィ ール ド内補間で生成さ れたフ レーム と 比較 して垂直解 像度が向上 している。
一方、 フ ィ 一ル ド補間方式決定部 1 0 8 カゝ ら フ ィ ール ド 内補間を指示する フ ィ ール ド補間方式指示信号 D V p が出 力 される場合、 第 2 のスィ ッ チ 1 8 は、 2 ラ イ ン捕間部 1 6 カゝ ら 出力 されたフ ィ ール ド内捕間映像信号 V d 1 S を選 択 し て、 補間映像信号 S w 2 と して出力する。
2 ライ ン補間部 1 6 は、 ラ イ ンメ モ リ 1 4 に よ っ て 1 フ ィ ー ノレ ド遅延入力イ ンタ レース信号 V d 1 が 1 ラ イ ン分遅 延 された 1 ライ ン遅延信号 V d 1 L お よび 1 フ ィ ール ド遅 延入力イ ン タ レー ス信号 V d 1 に基づいて、 フ ィ ール ド内 補間映像信号 V d 1 S を生成する。
プロ グレ ッ シブ信号生成部 2 0 は、 第 2 のスィ ッチ 1 8 から 出力 された、 補間映像信号 S w 2 (こ の場合、 フ ィ ー ル ド内補間信号 V d 1 S ) で 1 ブ イ ール ド遅延入力イ ン タ レー ス信号 V d 1 を補間 して、 プロ グ レ ッ シブ信号生成す る。
図 1 0 におけ る減算器 6 およぴフ ィ ール ド補間方式決定 部 1 0 8 が、 従来の フ ィ ール ド補間方式決定装置に相当す る。 図 1 1 を参照 して従来のフ ィ ール ド補間方式決定装置 について説明する。 図 1 1 は、 図 1 0 に示 されたフ ィ ール ド補間方式決定部 1 0 8 の構成を詳細に示すブロ ッ ク 図で あ る。
フ ィ ール ド補間方式決定部 1 0 8 は、 絶対値器 8 1 、 画 素差判定比較器 8 2 、 累積加算器 8 3 、 フ ィ ール ド間相関 判定比較器 8 4 、 第 1 の レ ジス タ 8 5 、 第 2 の レ ジス タ 8 6 、 2 フ ィ ール ド間差判定比較器 1 8 9 、 排他的論理和 （ E O R ) 回路 1 9 0 、 カ ウ ンタ 9 2 、 およ びカ ウ ン ト判定 比較器 9 3 を含む。
ま た、 図示 していないが、 タ イ ミ ング発生回路によ り 、 フ ィ ール ドパルス V P お よびフ レー ム パルス F P が生成さ れる。
絶対値器 8 1 は、 減算器 6 に よ っ て算出 された入力イ ン タ レース信号 V i n と 1 フ ィ ール ド遅延入力 イ ン タ レース 信号 V d 1 と の画素ごと の画素 レベルの差分である フ ィ ー ル ド間画素 レベル差分 S p の絶対値を求めて、 フ ィ ール ド 間画素 レベル差分絶対値 S p Aを出力する。
画素差判定比較器 8 2 は、 フ ィ ール ド間画素 レベル差分 絶対値 S p A と所定の第 1 の閾値 X と を比較 して、 比較対 照 の 2 つ の フ ィ ール ド の画素 レベル の差が同 一 の親 フ レー ムに 由来する と認め られる程度よ り も大き な差 （有意差） か否かを判定する。 画素差判定比較器 8 2 は、 こ の判定結 果を示すフ ィ ール ド間画素差判定信号 D p と し て 、 上記判 定が 「有意あ り 」 である場合には 「 1 」 を出力 し、 一方 「 有意無 し」 である場合には 「 0 」 を出力する。
累積加算器 8 3 は 、 フ ィ ール ド間画素差判定信号 D p を 累積加算 した値であ る フ ィ ール ド間画素差判定累積値 C D P を出力する。 フ ィ ール ド間画素差判定累積値 C D p は、 入カ イ ン タ レー ス 信号 V i n の フ ィ ール ド と 1 フ ィ ール ド 遅延入力イ ンタ レー ス信号 V d 1 の フ ィ ール ド と で異な る と判定された画素数を示す値である。 なお、 累積加算器 8 3 は 、 フ ィ ール ドノ ルス V P に よ り 、 フ ィ ール ド ご と に リ セ ッ ト される。
フ ィ ール ド間相関判定比較器 8 4 は、 フ ィ ール ド間画 素差判定累積値 C D p が所定の閾値 Y よ り も大き い場合は 、 フ ィ ール ド間に差異があ る と 判定する。 そ して、 上記判 定結果を示すフ ィ ール ド間相関判定信号 D f を出力する。
フ ィ ール ド間相関判定信号 D f の値は、 差異がある場合 は 「 1 」 であ り 、 一方、 差異が無い場合は 「 0 」 である。
第 1 の レ ジス タ 8 5 および第 2 の レ ジス タ 8 6 は、 D フ リ ッ プ フ ロ ッ プで あ り 、 フ ィ ール ドパルス V P 力 S ク ロ ッ ク と して供給される。 フ ィ ール ド間判定結果は、 第 1 の レ ジ ス タ 8 5 およぴ第 2 の レ ジス タ 8 6 の直列回路に供給 され る。 第 1 の レジス タ 8 5 およぴ第 2 の レジス タ 8 6 は、 そ れぞれ記憶する フ ィ ール ド間差異を 2 フ ィ ール ド間差判定 比較器 1 8 9 お よび E O R回路 1 9 0 へ出力する。
第 1 の レ ジス タ 8 5 お よぴ第 2 の レ ジス タ 8 6 の出力が それぞれ 「 0 」 お よび 「 1 」 、 または、 「 1 」 および 「 0 J の場合には、 連続する 2 つの フ ィ ール ド間差異がそれぞ れ 「小、 大」 ま たは 「大、 小」 の関係にあ る。 すなわち上 述したテ レシネ変換されたイ ンタ レース信号の特徴を示 し て レヽる。 こ の よ う な場合には、 2 フ ィ ール ド間差判定比較 器 1 8 9 は 、 入力 イ ン タ レー ス信号 V i n が テ レ シネ変換 された も のであ る と 判定 して 「 1 」 を出力 し、 カ ウ ンタ 9 2 をカ ウ ン ト ア ッ プする。
一方、 第 1 の レ ジ ス タ 8 5 お よ び第 2 の レ ジ ス タ 8 6 の 出力がそれぞれ 「 0 」 および 「 0 」 、 または、 「 1 」 お よ ぴ 「 1 」 の場合には、 連続する 2 つ の フ ィ ール ド間差異が 「小、 小」 ま たは 「大、 大」 の関係にある。 すなわち上述 したテ レ シネ変換さ れたィ ンタ レー ス信号の特徴を示 して はいない。 こ の よ う な場合には、 E O R回路 1 9 0 は、 力 ゥ ンタ 9 2 を リ セ ッ トする。
カ ウ ンタ 9 2 は、 上述 した よ う にカ ウ ン ト ア ッ プあ るい は リ セ ッ ト される。 こ のカ ウ ンタ 9 2 のカ ウ ン ト値 C D s が所定の値 Z に到達する と 、 カ ウ ン ト判定比較器 9 3 は、 入カイ ンタ レー ス信号のブ イ ール ドに対 してフ ィ ール ド間 補間を行 う こ と を指示する フ ィ ール ド補間方式指示信号 D v p を出力する。
し カゝ し、 実際には、 映像には様々 な も のがあ り 、 テ レ シ ネ変換信号であっ て も親フ レー ム間の差異が無いあ る いは 差異が小さ いために、 親フ レー ム間の差異を フ ィ ール ド間 の差異 と して検出でき ない場合があ る。 こ の よ う な場合に は、 フ ィ ール ド補間方式決定装置は、 テ レ シネ変換信号を 検出でき ない。
例えば、 静止画が続く 映像な ど、 2 つ の親フ レー ム の画 像が同一である場合には、 異なる親フ レー ムカゝ ら変換され たフ ィ ール ド間の差異も 当然に小 さ く な る。 こ の よ う な場 合には、 フ ィ ール ド補間方式決定装置は、 フ ィ ール ド間の 差異に基づいて親フ レー ム間の差異を検出でき ない。 こ の 結果、 従来のフ ィ ール ド補間方式決定装置は、 テ レ シネ変 換信号に特有のフ ィ ール ド間差異のパターンを検出でき な いため、 イ ンタ レー ス信号がテ レシネ変換信号ではない と 判断 して しま う 。
ま た、 暗い場面の映像では、 動画であっ て も親フ レー ム 間の画素 レベルの差が小 さ いため、 異なる フ レー ム力 ら変 換されたフ ィ ール ド間の差異も小 さ く な る。 こ の よ う な場 合に も、 上記 と 同様に、 フ ィ ール ド補間方式決定装置は、 ィ ンタ レー ス信号がテ レ シネ変換信号ではない と 判断 して しま う 。
ま た、 例えば、 番組のイ ンタ レー ス信号の途中に C M等 の異なる フ レーム相関を持つイ ンタ ー レー ス信号が混入さ れている場合な ど、 親フ レーム間の相関 と フ ィ ール ド間の 相関が特異的に変化する場合ある。 こ の よ う な場合には、 テ レ シネ変換信号に特有の フ ィ ール ド間差異の変化パター ンが特異的に変化する 、 こ のため上記 と 同様に、 フ ィ ール ド補間方式決定装置は、 イ ン タ レー ス信号がテ レ シネ変換 信号ではない と 判断 して しま う 。
こ の よ う に 、 従来の フ ィ ール ド補間方式決定装置は、 入 力イ ンタ レー ス信号がテ レ シネ変換信号であっ て も、 少な く と も 2 フ レーム間の差異を検出でき ない場合には、 テ レ シネ変換信号を識別でき ない。 結果、 映像信号処理装置は 、 所定のフ ィ ール ド数以上連続 して、 入力イ ンタ レー ス信 号がテ レ シネ変換信号であ る と 判定される までは、 フ ィ ー ル ド内補間を行 う 。 こ の た め 、 しば しば垂直解像度の高い 元の親フ レー ム を生成する事ができ ない。
ま た、 上記の従来の技術では、 テ レシネ変換において、 一般的には、 親フ レー ムは、 奇数フ ィ ール ド と その直後の 偶数フ ィ ール ド と に変換さ れる と説明 した。 しカゝ し、 現実 には、 親フ レームが偶数フ ィ ール ド と その直後の奇数フ ィ ール ド と に変換されたテ レ シネ変換信号が少数なが ら存在 する。
従来のフ ィ ール ド補間方式決定装置は、 補間対象の信号 が奇数フ レー ムか偶数フ レ ー ムかに よ つ て、 直前ま たは直 後の フ レームのいずれかを捕間映像信号 と して選択する。 こ の た め 、 親フ レームか ら変換されたフ ィ ール ド の前後関 係が逆転した信号は、 異な る親フ レームか ら変換された 2 つ の フ ィ ール ド が相互に捕間 されて 、 1 つ の フ レー ム に変 換される。 こ の結果、 1 つの フ レームに異なる画像が混在 する ため、 変換されたプロ グ レ ツ シプ信号の映像品質は、 著 し く 劣化 して しま う 。
そ こ で、 本発明は、 親フ レー ム間の差異を特異的に検出 でき ない、 ま たは、 検出困難な場合であっ て も 、 入力イ ン タ レ ー ス信号のフ ィ ール ド と フ レー ム と に関係を正確に検 出 して、 フ ィ ール ド間補間おょ ぴフ ィ ール ド内捕間のいず れで捕間するべき決定でき る フ ィ ール ド捕間方法決定装置 を提供する こ と を 目 的 と する。 発明の開示
本発明は、 上記の よ う な 目 的を達成する ために、 以下に 述べる よ う な特徴を有 している。
本発明の第 1 の局面は、 入力 される イ ンタ レー ス信号の 各フ ィ ール ドを、 フ ィ ール ド間捕間お ょぴフ ィ ール ド内捕 間の何れの方法でフ レーム合成 してプロ グ レ シブ信号に変 換すべき かを決定する フ ィ ール ド補間方式決定装置であつ て、
入力イ ンタ レース信号 と 、 当該入力イ ンタ レ ー ス信号を
1 フ ィ ール ド遅延 させた 1 フ ィ ール ド遅延入カイ ン タ レー ス信号と の画素 レベル差分を検出する画素 レベル差分検出 手段 と 、
画素 レベル差分に基づいて、 入カイ ンタ レー ス信号と 1 フ ィ ール ド遅延入カイ ンタ レー ス信号と の相関を検出 して
N — 1 個のフ ィ ール ド間相関判定信号を出力する 、 フ ィ ー ル ド相関検出手段 と 、
N — 1 個のフ ィ ール ド間相関判定信号を記憶する フ ィ ー ル ド間差異記憶手段 と 、 N — 1 個のフ ィ ール ド間差異判定信号の値のパターンに 基づいて、 前記 N個の連続する フ ィ ール ド のそれぞれ連続 する 2 つが同一フ レームか ら生成 されたか、 異なる フ レー ムか ら生成 されたかを判定する フ ィ ール ド Z フ レー ム相関 判定手段 と 、
同一フ レームか ら生成されている と 判断される場合はフ ィ ール ド間補間 と 決定 し、 異なる フ レームか ら生成された 判断される場合には フ ィ ール ド内捕間 と 補間方式を決定す る補間方式判定手段 と を備える 、 フ ィ ール ド補間方式決定 装置。
こ の よ う な第 1 の局面に よれば、 入力イ ンタ レー ス信号 につ い て 、 2 つ の親フ レー ム相当する N — 1 フ ィ ール ド よ り 多 く の数の連続する フ ィ ール ドを判断対象 と して、 少な く と も N個のフ ィ ール ド間の相関を検出 しする。 そ して、 当該 N個の フ ィ ール ド間の相関に基づいて、 親フ レー ム と フ ィ ール ド と の関係を多段的に判定する ため、 よ り 正確に 入カイ ンタ レー ス信号の補間方式を決定する こ と が出来る と い う 優れた効果を奏する。
ま た、 判断対象 と するすべて の フ ィ ール ド間の相関のパ ターンに基づいて、 親フ レーム と フ ィ ール ド と の関係を判 定する ため、 判断対象と する フ ィ ール ド数が多いほ ど、 よ り 正確に入カイ ン タ レース信号の捕間方式を決定する こ と が出来る と い う 優れた効果を奏する。
ま た、 親フ レーム と フ ィ ール ド の関係の確実な判定が不 能の場合は、 判定前の入力イ ン タ レー ス信号に対する判別 結果を変更 しない。 これに よ り 、 不確実な判定結果に よ つ て、 入カイ ンタ レー ス信号を誤っ て判別する こ と を防止 し て、 よ り 正確に入カイ ンタ レー ス信号の捕間方式を決定す る こ と が出来る と い う 優れた効果を奏する。
第 2 の局面は、 第 1 の局面において、 前記補間方式判定 手段によ る補間方式の決定を所定時間だけ遅延 させる 、 捕 間方式決定遅延手段を更に備える。
第 3 の局面は、 第 2 の局面において、 前記所定時間は、 前記入力 さ れたフ ィ ール ドの補間方式が決定されてから実 際に補間処理が施 される ま での時間差に基づいて決定され る こ と を特徴 と する。
第 4 の局面は、 第 3 の局面において、 所定時間は、 0 . 5 秒を中心 と し て 、 当該フ ィ ール ド補間方式決定装置と フ ィ ール ド補間処理を施す装置の機械 Z電気的特性に基づい て決定される こ と を特徴 と する。
第 5 の局面は、 第 2 の局面において、 同一フ レームか ら 生成 された と判定される場合は 1 カ ウ ン ト ア ッ プ し、 異な る フ レー ムカゝ ら生成 された と判定さ れる場合はカ ウ ン ト値 を リ セ ッ ト し、 何れ と も判定されないの場合はカ ウ ン ト値 を保持する カ ウ ンタ手段 と 、
前記補間方式判定手段は、 前記カ ウ ン ト値が所定値よ り 大き い場合にはフ ィ ール ド間補間 と 決定 し、 当該所定値以 下の場合にはフ ィ ール ド内補間 と 決定する こ と を特徴する 第 6 の局面は、 第 1 の局面において、 入力イ ンタ レース 信号が 2 — 3 プルダウ ン信号である場合は、 Nは 6 以上で あ る こ と を特徴 と する。 第 7 の局面は、 第 1 の局面において、 入カイ ン タ レー ス 信号が 2 — 2 プルダ ゥ ン信号である場合は、 Nは 5 以上で あ る こ と を特徴とする
第 8 の局面は、 第 1 の局面において、 フ ィ ーノレ ド / フ レ ーム相関判定手段は、 N - 1 個 の フ ィ 一ル ド間相関判定信 号の う ち、 少な く と ち連続する 2 つが相関無 し と 示す場合 は、 連続する 2 つ の フ ィ ール ドが異なる フ レー ムカゝ ら生成 された と判断する こ と を特徴と する。
第 9 の局面は 、 第 1 の局面において、 フ ィ ー ノレ ド フ レ ーム相関判定手段は、 N — 1 個の フ ィ ール ド間相関判定信 号において、 相関あ り と 相関な し と が交互に示 さ れる場合 は、 連続する 2 つの フ ィ 一ノレ ドカ S同一の フ レ ー ムカゝ ら生成 された と判断する こ と を特徴と する。
0 の局面は、 第 1 におレヽて、 フ ィ ール ド相関検出手 段は、
画素信号レベル差分が所定の画素 レベルを表す第 1 の 閾値よ り 大き いか否かを画素毎に判定して二値で表す画素 単位 レベル差判定結果を出力する画素差判定手段 と 、
画素単位 レベル差判定結果を 1 フ ィ ール ド単位で加算 して フ ィ ー ノレ ド単位 レベル差判定結果を出力する ブ イ一ノレ ド単位 レベル差判定手段 と 、
フ ィ ー ノレ ド単位 レベル差判定結果が所定の画素数を表 す第 2 の閾値よ り も大き いか否力 に よ り 、 フ ィ一ル ド間の 相関が大き いか否かを判定する フ ィ ール ド間相関判定手段 と を備える。
1 の局面は、 第 1 0 の局面において、 フ ィ ール ド間 差異判定手段は、 さ ら に、 1 フ ィ ール ド遅延入力イ ンタ レ ー ス信号が表す画像の明 る さ を表す信号 レベルを検出する 信号レベル検出手段 と 、
信号レベルの値に基づいて、 第 1 の閾値を変化させ、 第 1 の閾値変更手段 と を備える。
第 1 2 の局面は、 第 1 0 の局面において、 フ ィ ール ド間 差異判定手段は、 さ ら に、 1 フ ィ ール ド遅延入力イ ン タ レ ー ス信号が表す画像の明 る さ を表す信号 レベルを検出する 信号レベル検出手段 と 、
信号レベルの値に基づいて、 第 2 の閾値を変化させる
、 第 2 の閾値変更手段 と を備え る。
第 1 1 ま たは、 第 1 2 の局面に よれば、 入力イ ンタ レー ス信号の映像の明 る さ に応 じて、 フ ィ ール ド間の相関を検 出する ための閾値を変更する ため、 フ ィ ール ド間の相関を 検出 し難い暗い映像の入力イ ンタ レー ス信号について、 よ り 正確に フ ィ ール ド間の相関を検出する こ と が出来る と い う 優れた効果を奏する。
第 1 3 の局面は、 第 1 の局面において、 フ ィ ール ド間差 異判定手段は 、 さ ら に、 1 フ ィ ール ド遅延入力イ ン タ レー ス信号に基づいて当該 1 フ ィ ール ド遅延入カイ ンタ レ ー ス 信号のフ ィ ール ドが偶数フ ィ ール ドであ る か、 奇数フ ィ ー ル ド であ る かを示すフ ィ ール ド識別信号を出力する、 フ ィ 一ル ド識別手段 と 、
当該フ ィ ール ド識別手段 と フ ィ ール ド間相関判定信号 と の論理積を求めて、 N フ ィ ール ド間差異記憶手段 （へ出 力する論理積回路 と を備え る。 第 1 3 の局面によれば、 フ ィ ール ド間の相関の検出結果 と 捕間対象フ ィ ール ド につ い て の偶数フ ィ ール ド Z奇数フ ィ ール ドの検出結果 と の論理積に基づいて、 親フ レーム と フ ィ ール ド と の関係を判定する 。 こ の た め 、 偶数フ ィ ール ド 、 奇数フ ィ ール ド の検出結果に基づき補間対象フ ィ ール ドの、 前も し く は後 ろの フ ィ ール ドを内挿する装置におい て、 親フ レー ムに対する偶数、 奇数フ ィ ール ド の順序が反 転されたィ ン タ レー ス信号が入力 された場合でも 、 偶数、 奇数フ ィ ール ド の順序が反転されたために生 じ る 、 前も し く は後ろのフ ィ ール ドの内揷 ミ ス を防 ぐ こ と が出来る と い う 優れた効果を奏する。
第 1 4 の局面は、 第 1 3 の局面において、 フ ィ ール ド間 差異判定手段は、 さ ら に、 フ ィ ール ド識別信号の反転信号 を出力する反転器 と 、
フ ィ ール ド識別信号お ょぴ反転信号のいずれかを選択 的に前期論理積回路へ出力する フ ィ ール ド識別信号反転ス ィ ツ チ と を備え る。
第 1 4 の局面に よれば、 捕間対象フ ィ ール ド につい て の 偶数フ ィ ール ド Z奇数フ ィ ール ドの検出結果 と 当該偶数フ ィ ール ド z奇数フ ィ ール ドの検出結果の反転信号 と を選択 する こ と ができ る スィ ッ チ と を具備 し、 当該スィ ッチで選 択された偶数フ ィ ール ドノ奇数フ ィ ール ド の検出結果と フ ィ ール ド間の相関の検出結果と の論理積に基づいて、 親フ レーム と フ ィ ール ド と の関係を判定する。 こ のため、 偶数 フ ィ ール ド 、 奇数フ ィ ール ド の検出結果に基づき 、 捕間対 象フ ィ ール ドの前も し く は後ろの フ ィ ール ドを内揷する装 置にお い て 、 親フ レ ー ム に対する偶数、 奇数フ ィ ール ド の 順序が反転 されたィ ンタ レ ー ス信号が入力 された場合でも 、 補間対象フ ィ ール ド と 同一の親フ レームか ら分割 された フ ィ ール ドを選択 して元の親フ レー ムを生成する こ と が出 来る と い う 優れた効果を奏する。 図面の簡単な説明
図 1 は、 本発明の第 1 の実施の形態係る フ ィ ール ド補間 方式決定装置を組み込んだ映像信号処理装置の構成を示す プロ ッ ク 図である。
図 2 は、 図 1 に示 した、 フ ィ ール ド補間方式決定部の詳 細な構成を示す図であ る。
図 3 は、 図 2 に示 した、 第 1 〜 4 の レ ジス タ の出力値 と 、 カ ウ ンタ に対する入力信号の関係を示す図であ る。
図 4 は、 本発明の第 1 の実施の形態における入力イ ンタ レ ー ス信号のフ ィ ール ド と 変換後のプロ グ レ ッ シブ信号の フ レ ー ム と の関係を示す図であ る。
図 5 は、 本発明の第 2 の実施の形態係る フ ィ ール ド補間 方式決定装置を組み込んだ映像信号処理装置の構成を示す ブロ ッ ク 図である。
図 6 は、 図 5 に示 した、 フ ィ ール ド補間方式決定部の詳 細な構成を示す図であ る。
図 7 は、 本発明の第 3 の実施の形態係る フ ィ ール ド補間 方式決定装置を組み込んだ映像信号処理装置の構成を示す ブロ ッ ク 図である。
図 8 は、 図 7 に示 した、 フ ィ ール ド補間方式決定部の詳 細な構成を示す図であ る。
図 9 は、 本発明の第 4 の実施の形態係る フ ィ ール ド補間 方式決定装置を組み込んだ映像信号処理装置の構成を示す プロ ッ ク 図であ る。
図 1 0 は、 従来のフ ィ ール ド補間方式決定装置を組み込 んだ映像信号処理装置の構成を示すプロ ッ ク 図である。
図 1 1 は、 図 1 0 に示 した、 フ ィ ール ド補間方式決定部 の詳細な構成を示す図である。
発明 を実施する ための最良の形態 本発明の実施の形態に係る フ ィ ール ド捕間方式決定装置 について具体的に説明する前に、 まず本発明の基本概念に ついて説明する。 従来の技術に関 して説明 した よ う に、 フ ィ ール ド補間方式決定装置の判断の誤 り は、 親フ レー ム間 の差異が無いか、 あ るいは小 さ いために、 異なる 2 つのフ レームか ら変換されたフ ィ ール ド間の差異が検出 されない こ と に起因する。
従来のフ ィ ール ド補間方式決定装置は、 親フ レー ム間の 境目 を 1 つだけ判断対象 と する フ ィ ール ド に含むため、 入 カイ ンタ レー ス信号の 2 つの親フ レ ー ム間の差異が検出で き ない場合には、 フ ィ ール ド内補間で行 う よ う 決定する。
しか し、 2 つの親フ レー ム間の差異が特異的に検出でき ない場合であっ て も 、 よ り 多 く の親フ レー ム間の境 目 を含 むよ う に判断対象 と する フ ィ ール ドの数を増やすこ と に よ り 、 親フ レー ム と フ ィ ール ド間の相関を多段的に評価する 事が可能である。 こ の よ う な観点か ら 、 判断対象 と する フ ィ ール ド数が多 いほ ど、 フ ィ ール ド捕間方式決定装置は、 よ り 正確に映像 信号を識別でき る こ と は明 ら かであ る。 つま り 、 よ り 正確 に映像信号を識別する ためには、 判断対象 と する フ ィ ール ド数を無限大に増加 させる こ と が望ま しい。 し力 し、 フ ィ ール ド間の差異を記憶する レジス タ の数を無限に増加 させ る こ と になる ため、 フ ィ ール ド捕間方式決定装置のコ ス ト も無限に増加 して しま う 。
こ のため、 本発明 におレヽては、 少な く と も 2 つのフ レー ム間の境目 を含む所定数以上の フ ィ ール ド間の差異に基づ い て 、 判断対象 と な る フ ィ ール ド数を、 ダイ ナ ミ ッ ク に変 化 させる。 こ のため、 2 つの親フ レー ム力、 ら変換されたフ ィ ール ド数を N 1 と する と 、 少な く と も N フ ィ ール ド の 間の差異を判断対象 と する。 つま り 、 判断対象 と なる フ ィ 一ル ド間差異の数は、 少な く と も N— 1 個 と な る。
ま た、 親フ レーム間の差異が小 さ いために、 フ ィ ール ド 間の差異 と して検出 されない場合には、 よ り 小 さ なフ ィ ー ル ド間の差異を検出する ために、 フ ィ ール ド間の差異を判 定する ための閾値をダイ ナ ミ ッ ク に変化 させる。
本発明においては、 こ の よ う な技術思想に基づいて、 判 断対象 と なる フ ィ ール ドの数、 またはフ ィ ール ド間の差異 を検出するための閾値をダイ ナ ミ ッ ク に変化 させる こ と に よ り 、 よ り 正確に映像信号の識別を行 う こ と を可能にする も のである。
ま た、 上述 したよ う に、 親フ レー ム力 ら変換されたフ ィ 一ル ド の前後関係が逆転 したテ レ シネ信号は、 異なる親フ レームか ら変換された 2 つ の フ ィ ール ドが相互に補間 され て 、 1 つ の フ レ ー ム に変換される 。 こ の結果、 1 つ の フ レ ーム に異な る画像が混在する ため、 変換されたプロ グ レ ッ シブ信号の映像品質は、 著 し く 劣化 して しま う 。
こ の よ う な親フ レー ム力、 ら変換さ れた フ ィ ール ドの前後 関係が逆転 したイ ン タ レー ス信号における 、 フ ィ ール ド間 差異の大小 と 奇数フ ィ ール ド と 偶数フ ィ ール ド の関係は、 一般的なテ レ シネ変換信号 と は逆になる。 こ の た め 、 本発 明においては、 フ ィ ール ド間の相関を示す信号を各フ ィ ー ル ド の奇数 Z偶数を示す検出信号で捕正する こ と によ り 、 異な る フ レーム力 ら変換さ れたフ ィ ール ドが相互にフ ィ ー ル ド間補間 される こ と を防止する。
本発明は、 プロ グ レ ッ シブ信号をィ ンター レー ス信号に 変換 した信号における フ ィ ール ド と 親フ レー ム の関係を判 定 して、 ィ ンタ ー レ一 ス信号の各フ ィ ーノレ ドを フ ィ ーノレ ド 間補間ある いはフ ィ ール ド内補間のいずれかで補間する も のである が、 プロ グ レ ッ シブ信号をィ ンター レース信号に 変換 した信号の代表例 と し て 、 2 — 2 プルダウ ン方式で変 換さ れたテ レ シネ変換信号を検出する場合について説明す る。
(第 1 の実施の形態）
図 1 を参照 して、 本発明 に係る フ ィ ール ド捕間方式決定 装置を組み込んだ映像信号処理装置について説明する。 同 図に示 された映像信号処理装置 1 0 0 a は、 入力イ ン タ レ ース信号の フ ィ ール ド と親フ レーム と の関係を判定 し、 入 カイ ン タ レー ス信号がテ レ シネ変換信号である場合は、 フ ィ ール ド間補間で入カイ ンタ レー ス信号のフ ィ ール ドをプ ロ グ レ ツ シプ信号の フ レームに変換する。 一方、 入力イ ン タ レー ス信号がテ レ シネ変換信号ではない場合には、 映像 信号処理装置 1 0 0 a は、 フ ィ ール ド内補間で入力イ ン タ レー ス信号のフ ィ ーノレ ドをプロ グ レ ッ シブ信号のフ レー ム に変換する。
映像信号処理装置 1 0 0 a は、 入力端子 1 、 フ ィ ール ド メ モ リ 2 、 フ ィ ール ド メ モ リ 4 、 減算器 6 、 フ ィ ール ド捕 間方式決定部 8 a 、 O D D Z E V E N検出部 1 0 、 第 1 の ス ィ ッ チ 1 2 、 ラ イ ン メ モ リ 1 4 、 2 ラ イ ン補間部 1 6 、 第 2 のスィ ッ チ 1 8 、 お よびプロ グ レ ッ シブ信号生成部 2 0 を含む。
入力端子 1 、 フ ィ ール ド メ モ リ 2 、 フ ィ ール ド メ モ リ 4 、 減算器 6 、 O D D E V E N検出部 1 0 、 第 1 の スイ ツ チ 1 2 、 ラ イ ン メ モ リ 1 4 、 2 ラ イ ン捕間部 1 6 、 第 2 の スィ ッチ 1 8 、 およ びプ ロ グ レ ッ シブ信号生成部 2 0 は、 図 1 1 に示 した従来の映像信号処理装置 2 0 0 と 同一であ るため、 説明 を省略する。
フ ィ ール ド補間方式決定部 8 a は、 フ ィ ール ド間画素 レ ベル差分 S p に 基づ い て 、 入カ イ ン タ レー ス の フ ィ ール ド と親フ レー ム と の関係を判定し判定 し、 フ ィ ール ド間補間 およびフ ィ ール ド内補間のいずれで 1 フ ィ ール ド遅延入力 ィ ンタ レース信号 V d 1 をプロ グ レ ツ シプ信号に変換する かを決定する。
図 2 を参照 して、 フ ィ ール ド補間方式決定部 8 a の構成 について説明する。 フ ィ ール ド補間方式決定部 8 a は、 絶 対値器 8 1 、 画素差判定比較器 8 2 、 累積加算機 8 3 、 フ ィ ール ド間相関判定比較器 8 4 、 第 1 の レ ジス タ 8 5 、 第 2 の レジス タ 8 6 、 第 3 の レ ジス タ 8 7 、 第 4 の レジス タ 8 8、 4 フ ィ ール ド間相関判定比較器 8 9 、 リ セ ッ ト判定 器 9 0 、 およびス ィ ッ チ 9 1 を含む。
また、 図示 していないが、 タ イ ミ ング発生回路によ り 、 フ ィ一ノレ ドノくルス V P お よぴフ レー ム パノレス F P が生成 さ れる。
絶対値器 8 1 は、 減算器 6 に よ って算出 されたフ ィ ール ド間画素 レベル差分 S p の絶対値を求めて、 フ ィ ール ド間 画素 レベル差分絶対値 S p A と して出力する。 なお、 イ ン タ レ ー ス信号では、 隣 り 合 う フ ィ ール ドの走査線は、 1 ず つずれている。 こ のため、 減算器 6 は、 一方の フ ィ ール ド の隣 り 合 う 2 ラ イ ン の画素 レベルの平均値と他方のフ ィ ー ル ドの対応する画素 レベル と の差分を求め る。
画素差判定比較器 8 2 は、 フ ィ ール ド間画素 レベル差分 絶対値 S p A と 所定の第 1 の閾値 X と を比較 して、 2 つの フ ィ一ノレ ド の画素毎の画素 レべノレの差が同一の親フ レ ー ム に由来する と認め られる程度 よ り も大き な差 （有意差） が ある か否かを判定する。
こ のため第 1 の閾値 は、 同 じフ レーム力 ら分割 さ れた フ ィ ール ド間の画素 レベルの差分に対 して は、 有意差が無 い と判定される よ う な画素 レベルの差分に設定される。 そ して 、 画素差判定比較器 8 2 は、 こ の判定結果を示すフ ィ 一ル ド間画素判定信号 D p と して、 上記判定が 「有意差有 り 」 である場合には 「 1 」 を出力 し、 「有意差な し」 の場 合には 「 0 」 を出力する。
累積加算器 8 3 は、 フ ィ ール ド間画素差判定信号 D p を 累積加算 した値である フ ィ ール ド間画素差判定累積値 C D p を出力する。 フ ィ ール ド間画素差判定累積値 C D p は、 入カ イ ン タ レ ー ス 信号 V i n の フ ィ ール ド と 1 フ ィ ール ド 遅延入力イ ン タ レース信号 V d l の フ ィ ール ド と で 「有意 差有 り 」 と 判定された画素数を示す値である。 なお、 累積 加算器 8 3 は、 フ ィ ール ドパルス V P に よ り 、 フ ィ ール ド ご と に リ セ ッ ト される。
フ ィ ール ド間相関判定比較器 8 4 は、 入力イ ン タ レー ス 信号 V i n の フ ィ ール ド と 、 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 V d 1 の フ ィ ール ド と が 同 一 の フ レー ム 力ゝ ら分 割 されたフ ィ ール ド と みなせる ほ どの相関がある か否かを 判定する。 具体的にはフ ィ ール ド間相関判定比較器 8 4 は 、 フ ィ ール ド間画素差判定累積値 C D p が所定の閾値 Y よ り も大き い場合は、 フ ィ ール ド間に相関が無い と 判定する 。 一方、 フ ィ ール ド間相関判定比較器 8 4 は、 フ ィ ール ド 間画素差判定累積値 C D p が所定の閾値 Y以下である場合 は、 フ ィ ール ド間に相関が ある と判定する。 そ して、 上記 判定結果を示すフ ィ ール ド間相関判定信号 D f を出力する フ ィ ール ド間相関判定信号 D f の値は、 相関がある場合 は 「 0 」 であ り 、 一方、 相関が無い場合は 「 1 」 であ る。
第 1 の レ ジス タ 8 5 、 第 2 の レ ジス タ 8 6 、 第 2 の レ ジ ス タ 8 7 お よ び第 4 の レ ジス タ 8 8 は 、 D フ リ ッ プフ ロ ッ プであ り 、 フ ィ ール ドパルス V P 力 S ク ロ ッ ク と して供給さ れる。 これ ら 4 つの レジス タ は、 連続する 4 つのフ ィ ール ド間相関判定信号 D f をそれぞれ順に記憶する。 また、 記 憶 している 4 つのフ ィ ール ド間相関判定信号の値を レ ジス タ 出力信号 （ R 1 〜 R 4 ) と して出力する。
4 フ ィ ール ド間相関判定比較器 8 9 は、 4 つ の レ ジス タ 出力信号 （ R 1 〜 R 4 ) と テ レ シネ判定テーブル T c と を 比較 して、 現在入力 されている映像信号が、 テ レ シネ変換 信号におけ る フ ィ ール ド間相関のパターンを有するか否力 を判定する。
図 3 に示 された表 T c は、 テ レ シネ判定テーブル T 。 で ある。 表 T c に示 される、 4 つの レジス タ 出力信号 （ R 1 〜 R 4 ) の出力値が順に 「 0 1 0 1 」 および 「 1 0 1 0 」 の場合は、 フ ィ ール ド間の相関が、 大小交互に変化する 2 一 2 プルダ ウ ン方式のテ レ シネ変換信号の特徴と 一致する 。 こ の場合、 4 フ ィ ール ド間相関判定比較器 8 9 は、 入力 イ ンタ レース信号 V i n がテ レ シネ変換信号である と 判断 する。 そ して、 4 フ ィ ール ド間相関判定比較器 8 9 は、 テ レ シネ判定信号 D s を出力する。
リ セ ッ ト判定器 9 0 は、 4 つ の レ ジス タ 出力信号 （ R 1 〜 R 4 ) と リ セ ッ ト判定テーブル T r と を比較 して、 現在 入力 されている 映像信号が確実にテ レ シネ変換信号では無 いか、 否かを判定する。
図 3 に示 された表 T r は、 上記 リ セ ッ ト判定テーブル T r であ る。 リ セ ッ ト テーブル T r に示 されるすべてのノ タ ー ンは、 4 つ の レ ジス タ 出力信号 （ R 1 〜 R 4 ) の 「 0 」 の値のいずれかを 「 1 」 に変えた と して も 2 — 2 プルダウ ン方式のテ レ シネ変換信号における フ ィ ール ド間相関のパ ターン と一致する 「 0 1 0 1 」 および 「 1 0 1 0 」 にはな り 得ない。
つま り 入力イ ンタ レー ス信号 V i n は確実に 2 — 2 プル ダウ ン方式のテ レ シネ変換信号では無い と 判定でき る。 こ の ため、 リ セ ッ ト判定器 9 0 は、 リ セ ッ ト信号 R s t を出 力する。
ま た、 図 3 に示 された表 T 1 は、 上記テ レ シネ判定テー ブル T c および リ セ ッ ト判定テーブル T r のいずれに も属 さ ない 4 つの レジス タ 出力信号 （ R 1 〜 R 4 ) を示す。 表 T 1 に示される各 レ ジス タ の出力値は、 少な く と も 1 以上 の レ ジス タ の出力値が 「 0 」 力 ら 「 1 」 に変われば、 2 — 2 プルダウ ン方式のテ レ シネ変換信号における フ ィ ール ド 間相関のパタ ーン と 一致する。
ス ィ ッ チ 9 1 は、 上述のテ レ シネ判定信号 D s およぴ リ セ ッ ト信号に基づい て 、 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 V d 1 に対 してフ ィ ール ド間補間お よびフ ィ ール ド 内補間のいずれを行 う かを指示する フ ィ ール ド補間方式指 示信号 D v l を出力する。
具体的には、 ス ィ ッ チ 9 1 は、 テ レ シネ判定信号 D s が 出力 された場合には、 フ ィ ール ド間補間を指示する フ ィ ー ル ド補間方式指示信号 D V 1 を出力 し、 一方、 リ セ ッ ト信 号 R s t が出力 された場合には、 フ ィ ール ド内捕間を指示 する フ ィ ール ド補間方式指示信号 D v l を出力する。 また 、 テ レ シネ判定信号お よび D s リ セ ッ ト信号 R s t の いず れも が出力 されない場合には、 ス ィ ッ チ 9 1 は、 フ ィ ール ド補間方式指示信号 D v 1 を変更 しない。
次に、 図 4 を参照 して、 映像信号処理装置 1 0 0 a の動 作について説明する。 入力イ ンタ レ ー ス信号 V i n は、 プ ロ グ レ ツ シプ信号の親フ レ ー ム A、 B 、 および C がそれぞ れ、 A 1 と A 2、 B 1 と B 2 、 およ び C 1 と C 2 に変換さ れた も のであ る。 入力イ ンタ レー ス信号 V i n 1 の各フ ィ 一ル ドはフ ィ ール ド N o . に小 さ い順に入力 される。
入力イ ン タ レース信号 V i n と 1 フ ィ ール ド遅延入カイ ンタ レー ス信号 V d l と の差分に基づいて、 当該 2 つのフ ィ ール ド間の相関が判定さ れる。 例えば、 入力イ ン タ レー ス信号 V i n の フ ィ ール ド N o . 4 である フ ィ ール ド B 2 と 、 1 フ ィ ール ド遅延入力イ ン タ レ ー ス信号 V d 1 の フ ィ 一ル ド B 1 と の相関が判定 される。 こ の場合、 両フ ィ ール ドは、 同一の フ レーム B 力 ら変換され手いる のでフ ィ ール ド間の差分は小 さい。 すなわち、 相関有 り と判定され、 フ ィ ール ド相関判定信号 D f の値は 「 0 」 と なる。
他方、 入力イ ン タ レ — ス信号 V i n の フ ィ ーノレ ド N o . 5 については、 入力イ ンタ レー ス信号 V i n の フ ィ ール ド C 1 と 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 V d 1 の フ ィ ール ド B 2 と は異なる フ レー ム力、 ら変換されている の で 、 差分は大き い。 すなわち、 相関な し と判定され、 フ ィ ー ル ド相関判定信号 D f の値は 「 1 」 と なる。
フ ィ ール ド相関判定信号 D f は、 4 つ の レ ジス タ 8 5〜 8 8 に順次格納 され、 4 つ の連続する レ ジス タ 出力は、 「 0 1 0 1 」 も し く は 「 1 0 1 0 」 と なる。
こ の よ う に フ ィ ール ド相関判定信号 D f の値が 「 0 1 0 1 」 も し く は 「 1 0 1 0 」 であ る場合、 スィ ッチ 9 1 は、 フ ィ ール ド間補間を指示する信号を補間方式指示信号 D V 1 と して出力する。
こ の と き 、 第 1 のスィ ッチ 1 2 は、 O D D / E V E N検 出器 1 0 に よ っ て求め られたフ ィ ール ド識別信号 D o e に 基づいて、 入力イ ンタ レー ス信号 V i n お よび 2 フ ィ ール ド遅延入カイ ンタ レー ス信号 V d 2 のいずれかを選択する 体的には、 1 フ ール ド、遅延入力イ ンタ レー ス信号 V d 1 が奇数フ ィ ール ドな ら ば入カイ ンタ レース信号 V i n が選択される。 一方、 1 フ ィ一ル ド遅延入カイ ンタ レース 信号 V d 1 が偶数フ ィ ール ド、な ら ば 2 フ ィ ール ド遅延入力 ィ ンタ レ一ス信号 V d 2 が選択 される。
例えば、 入力イ ンタ レー ス信号 V i n と してフ ール ド、 N o . 4 である フ ィ ール ド B 2 が入力 されている時、 補間 対象信号と してプロ グ レ ッ シブ信号生成部 2 0 に入力 され てい る フ ィ一ル ドは、 フ ィ一ル ド N o . 3 の フ ィ ール K B 1 であ る。 こ の と き 、 入カイ ンタ レース信号 V i n でめ る フ ィ一ノレ ド' B 2 を捕間信号 S w 2 と してフ ィ ール ド間補間 を行 う こ と に よ り 、 元の親フ レ ー ム B が生成 される
ま た、 入力イ ンタ レー ス信号 V i n と して フ ィ ール F N o . 5 であ る フ ィ ール ド C 1 が入力 されてレ、 る時、 補間対 号と してプロ グ レ ッ シブ信号生成部 2 0 に入力 されて いる ブ イ一ル ドは、 フ ィ ール ド N o . 4 の フ ィ 一ル ド B 2 であ る。 こ の と き 、 2 フ ィ ール ド遅延入力イ ンタ レー ス信 号 V d 2 である フ ィ ール ド B 1 ¾ 補間信号 S w 2 と して フ ィ ール ド間捕間を行 う こ と に よ り 、 元の親フ レ ー ム B が生 成される。
従来のフ ィ ール ド捕間方式決定装置では、 親フ レー ム間 の境 目 を 1 つだけ含む 2 つ の フ ィ ール ド間相関を判断対象 と して、 親フ レーム と フ ィ ール ド と の対応関係を検出する こ と に よ り 、 テ レ シネ変換信号を検出 している。 そ して、 当該フ ィ ール ド補間方式決定装置は、 1 つ の フ レー ム 間 の 差異が検出でき ない場合には、 親フ レーム と フ ィ ール ド と の対応関係が不明 なため、 入力イ ン タ レー ス信号がテ レ シ ネ信号ではない と 判定 している。
これに対 して、 本実施の形態にかかる フ ィ ール ド補間方 式決定装置は、 フ レーム間の境 目 が 2 以上含まれる よ う な 数の フ ィ ール ド間差異を判断対象と してい る。 こ のため 1 つの フ レー ム間差異が検出でき ない場合でも 、 複数の フ レ ーム間差異に基づいて、 入カイ ンタ レー ス信号がテ レ シネ 変換信号であ る か否かを判定する こ と ができ る。 また、 複 数の フ レームの境 目 を判断対象に含むの で、 各フ レー ム の 境 目 についての判定に基づいて、 判断対象のフ ィ ール ド全 体を を多段的に評価でき る。
こ のため、 フ レーム間の差異が検出でき ない場合であつ て も 、 中間的な判定を下 して、 直ちにテ レ シネ変換信号で はない と判定 しない。 こ のため、 フ レー ム間の差異が特異 的に検出でき ない と き でも 、 直前のフ ィ ール ド補間方式を 変更 しないため、 誤っ て フ ィ ール ド内捕間を指示する こ と に よ る画像品質の低下を生 じない。 これに よ り 、 本実施の 形態に係る フ ィ ール ド補間方式決定装置は、 フ レー ム間の 差異が検出困難なテ レ シネ変換信号が入力 された場合でも 、 よ り 正確にフ ィ ール ド補間方式を決定する こ と ができ る
(第 2 の実施の形態）
図 5 を参照 して、 本発明 の第 2 の実施の形態に係る フ ィ ール ド補間方式決定装置を組み込んだ映像信号処理装置に ついて説明する。 本実施の形態に係 る フ ィ ール ド補間方式 決定装置は、 映像が暗いために、 親フ レー ム間の画素 レべ ルの差異が小 さ い場合であっ て も、 映像の明 る さ に対応 し て フ ィ ール ド 間 の画素差を判定する ための閾値を可変にす る こ と に よ っ て、 フ レー ム 間 の差異に起因する フ ィ ール ド 間差異を検出する こ と を特徴と する
こ のため、 図 5 に示 された映像信号処理装置 1 0 0 b は 、 第 1 の実施の形態に係る 映像信号処理装置 と 比較 してフ ィ ール ド捕間方式決定部 8 a 力 S フ ィ ール ド補間方式決定部 8 b に置換された構成を有 している。 なお、 説明の冗長を 避け る ため、 第 1 の実施の形態におけ る映像信号処理装置 と 同 一 の構成要素については、 説明 を省略する
映像信号処理装置 1 0 0 b は、 入力端子 1 、 フ ィ ール ド メ モ リ 2 、 フ ィ ール ド メ モ リ 4 、 減算器 6 、 フ ィ ール ド捕 間方式決定部 8 b 、 O D D / E V E N検出部 1 0 、 第 1 の ス ィ ッ チ 1 2 、 ラ イ ン メ モ リ 1 4 、 2 ラ イ ン捕間部 1 6 、 第 2 の ス ィ ッ チ 1 8 、 お ょ ぴプロ グ レ ッ シプ信号生成部 2 0 を含む。
フ ィ ール ド補間方式決定部 8 b は、 1 フ ィ ール ド遅延入 カイ ンタ レ ー ス信吾 V d 1 お よぴフ ィ ール ド間画素 レベル 差分 S p に基づいて、 入力イ ンタ レー ス のフ ィ ール ド と親 フ レー ム と の関係を判定し判定 し、 フ ィ ール ド間補間およ びフ ィ ール ドない補間のいずれで 1 フ ィ ール ド遅延入カイ ンタ レー ス信号 V d 1 をプロ グ レ ッ シブ信号に変換する 力、 を決定する。
図 6 を参照 して、 フ ィ ール ド補間方式決定部 8 b の構成 について説明する。 フ ィ ール ド補間方式決定部 8 b は、 第 1 の実施の形態にかかる フ ィ ール ド補間方式決定部 8 a と 比較 して、 スィ ッ チ 9 1 がカ ウ ンタ 9 2 およ びカ ウン ト判 定比較器 9 3 に置換さ れ、 オー ト ピク チャ レベル （ A P L ) 検出器 9 4 b および画素差閾値変更部 9 5 b を追加 され た構成を有 している。
フ ィ ール ド補間方式決定部 8 b は、 絶対値器 8 1 、 画素 差判定比較器 8 2 、 累積加算機 8 3 、 フ ィ ール ド間相関判 定比較器 8 4 、 第 1 の レ ジス タ 8 5 、 第 2 の レ ジス タ 8 6 、 第 3 の レ ジ ス タ 8 7 、 第 4 の レ ジ ス タ 8 8 、 4 フ ィ ール ド間相関判定比較器 8 9 、 リ セ ッ ト判定器 9 0 、 カ ウ ンタ 9 2 、 カ ウ ン ト判定比較器 9 3 、 オー ト ピク チャ レベル検 出器 9 4 b 、 および画素差閾値変更部 9 5 b を含む。
オー ト ピ ク チ ャ レベル検出器 9 4 b は 、 1 フ ィ ール ド遅 延入カイ ンタ レー ス信号 V d 1 の信号 レベル P L を検出す る。 信号レベル P L は、 映像が明 る いほ ど高 く 、 反対に暗 いほ ど低い値になる。
画素差閾値変更部 9 5 b は、 信号 レベル P L に基づいて 、 所定の規則に従っ て、 画素差閾値 X b の値を変更する。 例えば、 信号レベル P L の程度に対応する複数の画素差閾 値 X b の値を予め定めておき 、 入力 した信号レベル P に 従っ て、 対応する画素差閾値 X b の値を出力する こ と と し て も よい し、 所定の数式に従っ て、 信号レベル P L 力ゝ ら画 素差閾値 X b の値を求める こ と と して も よい。
いずれにせよ信号 レベル P L が高いほ ど画素差閾値 X b の値が大き く な り 、 反対に信号 レベル P L が低いほ ど画素 差閾値 X b の値が小 さ く なる よ う に、 設定される。
こ れによ り 、 画素差判定比較器 8 2 は、 1 フ ィ ール ド遅 延入カイ ン タ レー ス信号 V d 1 が暗い映像の場合には、 画 素差閾値 X b の値が小 さ いため、 よ り 小 さ な画素 レベルの 差であって も、 フ ィ ール ド間の画素 レベルに差がある と 判 定する。 一方、 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 V d 1 が明 る い画像の時は、 画素差閾値 X b の値が大き いた め 、 同 じ フ レー ム 力 ら変換された フ ィ ール ド 間 の画素 レべ ルの差がある と 判定する よ う な誤ま っ た判定を防止でき る カ ウ ンタ 9 2 は、 テ レ シネ判定信号 D s に よ っ てカ ウ ン ト ア ッ プされるテ レ シネ判定累積値 C D s をカ ウ ン ト して レヽる。 また、 リ セ ッ ト信号 R s t に よ っ て リ セ ッ ト される ま た、 上述 した よ う に、 親フ レー ム の フ レーム間の差異 が無いまたは小 さ い場合、 異な る フ レームか ら変換された フ ィ ール ド間の差異が検出 されないため、 テ レ シネ変換信 号であっ て も、 テ レ シネ変換信号である と 判定 されない場 合が あ る。 こ の た め 、 入力イ ン タ レー ス信号 V i n が テ レ シネ変換信号であ る と も 、 無い と も確実に判定でき ない場 合は、 テ レ シネ判定カ ウ ンタ 9 2 のカ ウ ン ト は、 変更 され なレヽ。
カ ウ ン ト判定比較器 9 3 は、 フ ィ ール ド補間方式決定部 8 b の安定性を向上させる ため、 カ ウ ンタ 9 2 のテ レシネ 判定累積値 C D s が所定の閾値 Z よ り も大き く なる と 、 1 フ ィ ール ド遅延入力イ ン タ レ ー ス信号 V d 1 の フ ィ ール ド に対 してフ ィ ール ド間補間を行 う こ と を指示する フ ィ ール ド補間方式指示信号 D V 1 を出力する。 閾値 Z は、 テ レ シ ネ判定信号 D s が出力 されてか ら、 実際にフ ィ ール ド間補 間が実行される 間での時間 と して設定され、 通常は、 0 . 5 秒になる よ う に設定される。
つま り 、 本実施の形態に係る映像信号処理装置は、 明 る い映像でも誤検出するおそれが無 く 、 映像が暗いために、 フ レー ム 間 の画素 レベルの差が小 さ い場合でも 、 フ ィ ール ド間差異を よ り 正確に検出する こ と ができ る。
なお、 本実施の形態では、 1 フ ィ ール ド遅延入力イ ンタ レー ス信号 V d 1 の信号レベル P L に基づいて、 第 1 の閾 値 X をダイ ナ ミ ッ ク に変化 させる こ と と したが、 これに変 えて、 第 2 の閾値 Y を変化 させる こ と と して も よい。 これ に よ り 、 フ ィ ール ド間で有意差が認め られる画素 レベルの 数が少ない場合でも フ ィ ール ド間に差異がある と 、 判定さ れる ため、 第 1 の閾値 X を変化 させる場合 と 同様の効果が め 。
(第 3 の実施の形態）
図 7 を参照 して、 本発明の第 3 の実施の形態に係る フ ィ ール ド捕間方式決定装置を組み込んだ映像信号処理装置に ついて説明する。 第 1 ない し第 2 の実施の形態に係る フ ィ 一ル ド捕間方式決定装置は、 親フ レ ー ム に対する奇数フ ィ 一ル ド と 偶数フ ィ ール ド と の前後関係が逆転 したイ ン タ レ ー ス信号、 が入力 された場合、 異な る親フ レー ム の フ ィ ー ル ドをフ ィ ール ド間捕間 して しま う 。 上述 した よ う に、 異 なる親フ レームか ら変換されたフ ィ ール ドをフ ィ ール ド間 補間する と 、 生成 されたフ レー ム の映像品質は著 し く 低下 する。
本実施の形態に係る フ ィ ール ド補間方式決定装置は、 親 フ レー ムに対する奇数フ ィ ール ド と 偶数フ ィ ール ド と の前 後関係が逆転 したイ ン タ レー ス信号、 言い換えれば、 親フ レー ムを偶数フ ィ ール ド と その直後の奇数フ ィ ール ド と に 変換 したイ ン タ レー ス信号を入力する場合であっ て も 、 異 な る フ レー ム 力 ら変換された フ ィ ール ド を 誤 っ て フ ィ ール ド間補間する こ と を防止する こ と を特徴 と する。
こ の た め 、 図 7 に示 された映像信号処理装置 1 0 0 c は 、 第 1 の実施の形態に係る 映像信号処理装置 と 比較 してフ ィ ール ド補間方式決定部 8 a がフ ィ ール ド補間方式決定部 8 c に置換された構成を有 している。 なお、 説明の冗長を 避けるため、 第 1 の実施の形態における映像信号処理装置 と 同一の構成要素については、 説明 を省略する。
映像信号処理装置 1 0 0 c は、 入力端子 1 、 フ ィ ール ド メ モ リ 2 、 フ ィ ール ド メ モ リ 4 、 減算器 6 、 フ ィ ール ド 捕間方式決定部 8 c 、 O D D Z E V E N検出部 1 0 、 第 1 の ス ィ ッ チ 1 2 、 ラ イ ン メ モ リ 1 4 、 2 ラ イ ン捕間部 1 6 、 第 2 のスィ ッチ 1 8 、 およびプロ グレ ッ シブ信号生成部 2 0 を含む。
フ ィ ール ド補間方式決定部 8 c は、 フ ィ ール ド識別信号 D o e お よぴフ ィ ール ド間画素 レベル差分 S p に基づいて 、 入力 イ ン タ レー ス の フ ィ ール ド と 親 フ レー ム と の 関係 を 判定 し判定 し、 フ ィ ール ド間捕間およ びフ ィ ール ドない補 間のいずれで 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 V d 1 をプロ グ レ ッ シブ信号に変換する かを決定する。
図 8 を参照 して、 フ ィ ール ド捕間方式決定部 8 c の構成 につ い て説明する。 フ ィ ール ド捕間方式決定部 8 c は、 第 1 の実施の形態にかかる フ ィ ール ド補間方式決定部 8 と 比 較 して、 論理積回路 9 6 c が追加 された構成を有 している フ ィ ール ド補間方式決定部 8 c は、 絶対値器 8 1 、 画素 差判定比較器 8 2 、 累積加算機 8 3 、 フ ィ ール ド間相関判 定比較器 8 4 、 第 1 の レ ジ ス タ 8 5 、 第 2 の レ ジス タ 8 6 、 第 3 の レ ジス タ 8 7 、 第 4 の レ ジ ス タ 8 8 、 4 フ ィ ーノレ ド間相関判定比較器 8 9 、 リ セ ッ ト判定器 9 0 、 カ ウ ンタ 9 2 、 カ ウ ン ト判定比較器 9 3 、 お よび論理積回路 9 6 c を含む。
論路積回路 9 6 c は、 フ ィ ール ド間差異信号 D f と 、 フ ィ ール ド識別信号 D o e の論理積を求めて修正フ ィ ール ド 間差異信号 D f a を出力する。 図 4 を参照 して、 修正フ ィ 一ル ド間差異信号 D f a について説明する。
一般的なテ レ シネ変換信号が入力 された場合、 1 フ ィ ー ル ド遅延入力イ ンタ レース信号 V d 1 が奇数フ ィ ール ドの 時には、 フ ィ ール ド間差異信号 D f の値は、 「 0 」 にな り 、 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 V d 1 が偶数フ ィ ール ド の時には、 フ ィ ール ド間差異信号 D f の値は、 「 1 」 になる。
O D D Z E V E N検出部は、 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 V d 1 が奇数フ ィ ール ド の時には、 「 0 」 を フ ィ ール ド識別信号 D o e と して出力 し、 一方、 1 フ ィ ー ル ド遅延入カイ ン タ レース信号 V d 1 が偶数フ ィ ール ド の 時には、 「 0 」 をフ ィ ール ド識別信号 D o e と して出力す る。
こ の場合、 修正フ ィ ール ド間差異信号 D f a の値は、 フ ィ ール ド間差異信号 D f と 同 じ値にな る ため、 テ レ シネ変 換信号の検出結果であるテ レ シネ検出信号 V d 3 に何 ら影 響は無い。
次に、 親フ レー ムに対する奇数フ ィ ール ド と 偶数フ ィ ー ル ド と の前後関係が逆転 したィ ン タ レー ス信号が入力 され た場合について考え る。 こ の場合、 上記 と は逆に、 1 フ ィ ール ド遅延入カ イ ン タ レー ス信号 V d 1 が奇数フ ィ ール ド の時には、 フ ィ ール ド間差異信号 D f の値は、 「 1 」 にな り 、 1 フ ィ ール ド遅延入力イ ンタ レ ー ス信号 V d l が偶数 フ ィ ール ド の時には、 フ ィ ール ド間差異信号 D f の値は、 「 0 」 にな る。
フ ィ ール ド識別信号 D o e の値は、 変わ ら ないので、 修 正フ ィ ール ド間差異信号 D f a の値はいずれも 「 0 」 にな る。 こ のため、 カ ウ ンタ 9 2 は、 カ ウ ン ト ア ッ プされず、 テ レ シネ検出信号 D v 3 は出力 されない。 こ の結果、 フ ィ 一ル ド間補間は行われず、 代わ り にフ ィ ール ド内捕間が行 われる。
以上に よ り 、 親フ レームに対する奇数フ ィ ール ドと 偶数 フ ィ ール ド と の前後関係が逆転 したイ ン タ レー ス信号が入 力 された場合であっ て も 、 異なる フ レームから変換された フ ィ ール ドを、 フ ィ ール ド間捕間する こ と を防止でき る。
しかしなが ら 、 本実施の形態に係る フ ィ ール ド捕間方式 決定装置では、 著 しい映像品質の低下は防止でき る も の の 、 フ ィ ール ド内補間する ため、 テ レ シネ変換信号であって も元の親フ レー ム に再変換して垂直解像度を向上させる こ と はでき ない。
(第 4 の実施の形態）
第 4 の実施の形態に係る フ ィ ール ド捕間方式決定装置は 、 親フ レー ム に対する奇数フ ィ ール ド と 偶数フ ィ ール ド と の前後関係が逆転 したィ ンタ レー ス信号を入力 した場合で も、 同一の親フ レー ム力 ら変換されたフ ィ ール ド同士を、 フ ィ ール ド間補間する こ と を特徴と する。
図 9 を参照 して、 本実施の形態に係る フ ィ ール ド補間方 式決定装置を組み込んだ映像信号処理装置について説明す る。
本実施の形態に係る フ ィ ール ド補間方式決定装置は、 フ ィ ール ド識別信号 D o e の値を選択的に逆転させて、 フ ィ 一ル ド補間方式決定部 8 c 及び第 1 のス ィ ッ チ 1 2 へ出力 する こ と を特徴 と する。
こ の た め 、 図 9 に示 された映像信号処理装置 1 0 0 c は 、 第 3 の実施の形態に係る映像信号処理装置と 比較して反 転器 2 2 d 及ぴフ ィ ール ド識別信号逆転ス ィ ツ チが追加 さ れた構成を有 してい る。 なお、 説明の冗長を避け るため、 第 1 の実施の形態におけ る 映像信号処理装置 と 同一の構成 要素については、 説明 を省略する。
映像信号処理装置 1 0 0 d は、 入力端子 1 、 フ ィ ール ド メ モ リ 2 、 フ ィ ール ド メ モ リ 4 、 減算器 6 、 フ ィ ール ド 補間方式決定部 8 c 、 O D D / E V E N検出部 1 0 、 第 1 の ス ィ ッ チ 1 2 、 ラ イ ン メ モ リ 1 4 、 2 ラ イ ン捕間部 1 6 、 第 2 の ス ィ ッ チ 1 8 、 プ ロ グ レ ッ シブ信号生成部 2 0 、 反転器 2 2 d およびフ ィ ール ド識別信号変更スィ ッチ 2 3 d を含む。
反転器 2 2 d は、 フ ィ ール ド識別信号 D o e を入力 して 、 当該信号の値を反転させたフ ィ ール ド識別反転信号 n D o e を出力する。
フ ィ ール ド識別信号変更ス ィ ツチ 2 3 d は、 フ ィ ール ド 識別信号 S w f と して フ ィ ール ド識別信号 D o e またはフ ィ ール ド識別反転信号 n D o e の いずれかを選択的に出力 する 。
親フ レームに対する奇数フ ィ ール ドと 偶数フ ィ ール ド と の前後関係が逆転 したィ ン タ レー ス信号を入力する場合、 フ ィ ール ド識別信号変更ス ィ ツ チ 2 3 d を切 り 替える こ と に よ っ て、 フ ィ ール ド補間方式決定部 8 c およぴ第 1 の ス ィ ツ チ 1 2 へ出力 される信号を フ ィ ール ド識別反転信号 n D o e に切 り 替える。
こ の場合、 親フ レー ム に対する奇数フ ィ ール ドと 偶数フ ィ ール ド と の前後関係が逆転 したィ ンタ レース信号であつ て も 、 フ ィ ール ド補間方式決定部 8 c および第 1 の スイ ツ チ 1 2 においては、 一般的なイ ンタ レー ス信号と 同様に取 り 扱われる。
こ の た め 、 フ ィ ール ド補間方式決定部 8 c がテ レ シネ変 換信号を検出する と 共に、 第 1 のスィ ッチ 1 2 は、 フ ィ ー ル ド間補間信号を適切に選択する こ と ができ る。 これに よ り 、 本実施の形態における 映像信号処理装置は、 親フ レー ムに対する奇数フ ィ ール ド と 偶数フ ィ ール ド と の前後関係 が逆転 したイ ンタ レー ス信号であっ て も 、 フ ィ ール ド間補 間に よ つ て垂直解像度を向上させたプロ グ レ ツ シブ信号に 変換する こ と ができ る。 産業上の利用可能性
以上の よ う に、 本発明に係る フ ィ ール ド捕間方法決定装 置は、 親フ レーム間の差異を特異的に検出でき ない、 ま た は、 検出困難な場合であっ て も 、 判断対象 と する フ ィ ール ドの数おょ ぴフ ィ ール ド間の相関を判定する ための閾値を ダイ ナ ミ ッ ク に変えて、 入力イ ンタ レー ス信号のフ ィ ール ドと 親フ レー ム と の関係を正確に検出 して、 フ ィ ール ド間 捕間およぴフ ィ一ル ド内補間のいずれで捕間するべき かを 決定でき る。

Claims

請求の範囲
1 . 入力 される イ ンタ レー ス信号 （ V i n ) の各フ ィ ール ドを、 フ ィ ール ド間補間おょぴフ ィ ール ド内捕間の何れの 方法でフ レー ム合成 してプロ グ レシブ信号 （ V p r ) に変 換すべき かを決定する フ ィ ール ド補間方式決定装置 （ 6 、
8 a ) であっ て、
前記入力イ ンタ レ ー ス信号 （ V i n ) と 、 当該入力イ ン タ レー ス信号 （ V i n ) を 1 フ ィ ール ド遅延 させた 1 フ ィ 一ル ド遅延入力 イ ン タ レー ス信号 （ V d 1 ) と の画素 レべ ル差分 （ S p A ) を検出する画素 レベル差分検出手段 （ 6 、 8 1 ) と 、
前記画素 レベル差分 （ S p A ) に基づいて、 前記入カイ ンタ レー ス信号 （ V i n ) と 前記 1 フ ィ ール ド遅延入カイ ンタ レー ス信号 （ V d l ) と の相関を検出 して N — 1 個の フ ィ ール ド間相関判定信号 （ D f ) を出力する 、 フ ィ ール ド相関検出手段 （ 6 、 8 1 、 8 2 、 8 3 、 8 4 ) と 、 前記 N — 1 個のフ ィ ール ド間相関判定信号 （ D f ： R 1 、 R 2 、 R 3 、 R 4 ) を記憶する フ ィ ール ド間差異記憶手 段 （ 8 5 、 8 6 、 8 7 、 8 8 ) と 、
前記 N — 1 個のフ ィ ール ド間差異判定信号の値 （ R 1 、 R 2 、 R 3 、 R 4 ) の ノ《タ ーンに基づレヽて、 前記 N個の連 続する フ ィ ール ドのそれぞれ連続する 2 つが同一フ レーム か ら生成されたか、 異な る フ レームか ら生成 さ れたかを判 定する フ ィ ール ドノフ レー ム相関判定手段 （ 8 9 、 9 0 ) と 、 同一フ レームか ら生成 さ れている と判断される場合は フ ィ ール ド間補間 と 決定 し、 異なる フ レームか ら生成された 判断される場合にはフ ィ ール ド内補間 と 捕間方式を決定す る補間方式判定手段 （ 9 1 ) と を備える 、 フ ィ ール ド補間 方式決定装置 （ 6 、 8 a ) 。
2 . 前記補間方式判定手段 （ 9 1 ) に よ る補間方式の決定 を所定時間だけ遅延 させる 、 補間方式決定遅延手段 （ 9 2 、 9 3 ) を更に備え る 、 請求項 1 に記載のフ ィ ール ド捕間 方式決定装置 （ 6 、 8 a ) 。
3 . 前記所定時間は、 前記入力 されたフ ィ ール ド の補間方 式が決定されてか ら実際に補間処理が施 される ま での時間 差に基づいて決定さ れる こ と を特徴 とする 、 請求項 2 に記 載の フ ィ ール ド補間方式決定装置。
4 . 前記所定時間は、 0 . 5 秒を中心 と して、 当該フ ィ ー ル ド補間方式決定装置 と フ ィ ール ド補間処理を施す装置の 機械ノ電気的特性に基づいて決定される こ と を特徴と する 、 請求項 3 に記載の フ ィ ール ド補間方式決定装置。
5 . 同一フ レームから生成 された と判定される場合は 1 カ ウ ン ト ア ップ し、 異な る フ レームから生成 された と 判定 される場合はカ ウ ン ト値 （ C D s ) を リ セ ッ ト し、 何れ と も判定されないの場合は力 ゥ ン ト値を保持する 力 ゥ ンタ 手 段 （ 9 2 ) と 、
前記補間方式判定手段 （ 9 3 ) は、 前記カ ウ ン ト値 （ C D s ) が所定値よ り 大き い場合にはフ ィ ール ド間補間 と 決 定 し、 当該所定値以下の場合には フ ィ ール ド内補間 と 決定 する こ と を特徴する請求項 2 に記載のフ ィ ール ド補間方式 決定装置 （ 6 、 8 a ) 。
6 . 前記入力イ ン タ レー ス信号 （ V i n ) が 2 — 3 ブルダ ゥ ン信号である場合は、 前記 Nは 6 以上である こ と を特徴 と する 、 請求項 1 に記載の フ ィ ール ド補間方式決定装置 （
6 、 8 a ) 。
7 . 前記入力イ ンタ レー ス信号 （ V i n ) 力 S 2 — 2 ブルダ ゥ ン信号であ る場合は、 前記 Nは 5 以上である こ と を特徴 と する 、 請求項 1 に記載の フ ィ ール ド補間方式決定装置 （ 6 、 8 a ) 0
8 . 前記フ ィ ール ド / フ レ ー ム相関判定手段 （ 8 9 、 9 0 ) は、 前記 N — 1 個のフ ィ ール ド間相関判定信号 （ R 1 、 R 2 、 R 3 、 R 4 ) の う ち、 少な く と も連続する 2 つが相 関無 し と 示す場合は、 前記連続する 2 つ の フ ィ ール ド が異 な る フ レー ムカゝ ら生成された と判断する こ と を特徴と する 、 請求項 1 に記載のフ.ィ ール ド捕間方式決定装置 （ 6 、 8 a ) 。
9 . 前記フ ィ ール ド フ レー ム相関判定手段 （ 8 9 、 9 0 ) は、 前記 N — 1 個のフ ィ ール ド間相関判定信号 （ R 1 、 R 2 、 R 3 、 R 4 ) において、 相関あ り と 相関な し と が交 互に示 される場合は、 前記連続する 2 つ の フ ィ ール ド が同 一の フ レームか ら生成された と判断する こ と を特徴と する 、 請求項 1 に記載のフ ィ ール ド補間方式決定装置 （ 6 、 8 a ) 。
1 0 . 前記フ ィ ール ド相関検出手段 （ 6 、 8 1 、 8 2 、 8 3 、 8 4 ) は、
前記画素信号レベル差分 （ S p A ) が所定の画素 レべ ルを表す第 1 の閾値 （ X ) よ り 大き いか否かを画素毎に判 定して二値で表す画素単位レベル差判定結果 （ D p ) を出 力する画素差判定手段 （ 8 2 ) と 、
前記画素単位 レベル差判定結果 （ D p ) を 1 フ ィ ール ド単位で加算 してフ ィ ール ド単位 レベル差判定結果 （ C D P ) を出力する フ ィ ール ド単位 レベル差判定手段 （ 8 3 ) と 、
前記フ ィ ール ド単位 レベル差判定結果 （ C D p ) が所 定の画素数を表す第 2 の閾値 （ Y ) よ り も大き いか否かに よ り 、 フ ィ ール ド間の相関が大き いか否かを判定する フ ィ 一ル ド間相関判定手段 （ 8 4 ) と を備え る請求項 1 に記載 のフ ィ ール ド補間方式決定装置 （ 6 、 8 a ) 。
1 1 . 前記フ ィ ール ド間差異判定手段 （ 6 、 8 1 、 8 2 、 8 3 、 8 4 ) は、 さ ら に、 前記 1 フ ィ ール ド遅延入力イ ン タ レース信号 （ V d 1 ) が表す画像の明 る さ を表す信号レ ベル （ P L ) を検出する信号レベル検出手段 （ 9 4 b ) と 前記信号レベル （ P L ) の値に基づいて、 前記第 1 の 閾値 （ X b ) を変化 させる 、 第 1 の閾値変更手段 （ 9 5 b ) と を備え る、 請求項 1 0 に記載のフ ィ ール ド補間方式決 定装置 （ 6 、 8 a ) 。
1 2 . 前記フ ィ ール ド間差異判定手段 （ 6 、 8 1 、 8 2 、 8 3 、 8 4 ) は、 さ ら に、 前記 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 （ V d 1 ) が表す画像の明 る さ を表す信号レ ベル （ P L ) を検出する信号レベル検出手段 （ 9 4 b ) と 前記信号 レベル （ P L ) の値に基づいて、 前記第 2 の 閾値 （ Y ) を変化 させる 、 第 2 の閾値変更手段 と を備える 、 請求項 1 0 に記載のフ ィ ール ド補間方式決定装置 （ 6 、 8 & ) 。
1 3 . 前記フ ィ ール ド間差異判定手段 （ 6 、 8 1 、 8 2 、 8 3 、 8 4 ) は、 さ ら に、 前記 1 フ ィ ール ド遅延入力イ ン タ レー ス信号 （ V d l ) に基づいて当該 1 フ ィ ール ド遅延 入力イ ン タ レー ス信号 （ V d 1 ) の フ ィ ール ドが偶数フ ィ 一ル ドである か、 奇数フ ィ ール ドである かを示すフ ィ ール ド識別信号 （ D o e ) を出力する、 フ ィ ール ド識別手段 （ 1 0 ) と 、
当該フ ィ ール ド識別信号 （ D o e ) と 前記フ ィ ール ド 間相関判定信号 （ D f ) と の論理積 （ D f a ) を求めて、 前記 N フ ィ ール ド間差異記憶手段 （ 8 5 〜 8 8 ) へ出力す. る論理積回路 （ 9 6 c ) と を備える 、 請求項 1 に フ ィ ール ド捕間方式決定装置 （ 6 、 8 c 、 1 0 ) 。
1 4 . 前記フ ィ ール ド間差異判定手段 （ 6 、 8 1 、 8 2 、 8 3 、 8 4 ) は、 さ ら に、 前記フ ィ ール ド識別信号 （ D o e ) の反転信号 （ n D o e ) を出力する反転器 （ 2 2 d ) と 、
前記フ ィ ール ド識別信号 （ D o e ) および前記反転信 号 （ n D o e ) のいずれかを選択的に前期論理積回路 （ 9 6 c ) へ出力する フ ィ ール ド識別信号反転ス ィ ッ チ （ 2 4 d ) と を備える 、 請求項 1 3 に記載のフ ィ ール ド補間方式 決定装置 （ 6 、 8 c 、 1 0 、 2 2 d 、 2 4 d ) 。
PCT/JP2003/003927 2002-04-01 2003-03-28 Dispositif de determination du procede d'interpolation de champ WO2003084227A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP03715568A EP1492344A4 (en) 2002-04-01 2003-03-28 FELDINTERPOLATIONSVERFAHREN DETERMINATION DEVICE
JP2003581494A JP3865732B2 (ja) 2002-04-01 2003-03-28 フィールド補間方式決定装置
US10/509,572 US7453518B2 (en) 2002-04-01 2003-03-28 Field interpolation method determination device
CN03807981XA CN1647522B (zh) 2002-04-01 2003-03-28 场内插方法判定装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002098368 2002-04-01
JP2002-98368 2002-04-01

Publications (1)

Publication Number Publication Date
WO2003084227A1 true WO2003084227A1 (fr) 2003-10-09

Family

ID=28671949

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/003927 WO2003084227A1 (fr) 2002-04-01 2003-03-28 Dispositif de determination du procede d'interpolation de champ

Country Status (5)

Country Link
US (1) US7453518B2 (ja)
EP (1) EP1492344A4 (ja)
JP (1) JP3865732B2 (ja)
CN (1) CN1647522B (ja)
WO (1) WO2003084227A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237696A (ja) * 2005-02-22 2006-09-07 Nec Electronics Corp プルダウン検出装置及びプルダウン検出方法
JP2006237695A (ja) * 2005-02-22 2006-09-07 Nec Electronics Corp プルダウン検出装置及びプルダウン検出方法
JP2006270912A (ja) * 2005-02-22 2006-10-05 Nec Electronics Corp プルダウン検出装置及びプルダウン検出方法
JP2009278326A (ja) * 2008-05-14 2009-11-26 Sony Corp 信号判別装置、信号処理装置、画像表示装置および再生装置
US7675572B2 (en) 2004-10-06 2010-03-09 Samsung Electronics Co., Ltd. Image processing device capable of selecting field and method thereof
JP2014165886A (ja) * 2013-02-27 2014-09-08 Kddi Corp フィールドオーダ検出装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982798B2 (en) 2005-09-08 2011-07-19 Silicon Image, Inc. Edge detection
US8120703B2 (en) 2005-09-08 2012-02-21 Silicon Image/BSTZ Source-adaptive video deinterlacer
US8004606B2 (en) 2005-09-08 2011-08-23 Silicon Image, Inc. Original scan line detection
JP4936857B2 (ja) * 2006-10-31 2012-05-23 株式会社東芝 プルダウン信号検出装置、プルダウン信号検出方法及び順次走査変換装置
US8086067B2 (en) 2006-12-20 2011-12-27 Silicon Image, Inc. Noise cancellation
KR101329075B1 (ko) * 2007-03-20 2013-11-12 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
US20080304568A1 (en) * 2007-06-11 2008-12-11 Himax Technologies Limited Method for motion-compensated frame rate up-conversion
US8559746B2 (en) 2008-09-04 2013-10-15 Silicon Image, Inc. System, method, and apparatus for smoothing of edges in images to remove irregularities
CN104702965B (zh) 2009-02-10 2018-01-26 美国莱迪思半导体公司 块噪声检测和滤波
WO2011077722A1 (ja) * 2009-12-25 2011-06-30 パナソニック株式会社 映像信号処理装置
CN102300071A (zh) * 2010-06-22 2011-12-28 上海高清数字科技产业有限公司 电影模式视频信号处理方法和装置
US8804813B1 (en) * 2013-02-04 2014-08-12 Faroudja Enterprises Inc. Progressive scan video processing
US8928808B2 (en) * 2013-05-24 2015-01-06 Broadcom Corporation Seamless transition between interlaced and progressive video profiles in an ABR system
US10211818B2 (en) * 2016-07-06 2019-02-19 Via Alliance Semiconductor Co., Ltd. Interpolator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472966A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd テレビジョン受像機および信号検出回路
JPH06105292A (ja) * 1992-04-24 1994-04-15 Deutsche Thomson Brandt Gmbh フィルムモード検出方法および装置
JP2000078535A (ja) * 1998-09-01 2000-03-14 Victor Co Of Japan Ltd 順次走査変換装置及び方法
JP2000341648A (ja) * 1999-05-25 2000-12-08 Pioneer Electronic Corp 映像信号変換装置
JP2001094950A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd ビデオｉｄ信号処理装置
JP2001169252A (ja) * 1999-12-06 2001-06-22 Victor Co Of Japan Ltd 順次走査変換装置及び方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654197B1 (en) * 1993-06-08 1999-04-21 Faroudja, Yves Charles Detector for detecting videosignals originating from motion picture film sources
US5563651A (en) 1994-12-30 1996-10-08 Thomson Consumer Electronics, Inc. Method and apparatus for identifying video fields produced by film sources employing 2-2 and 3-2 pull down sequences
JP3495507B2 (ja) 1996-05-24 2004-02-09 日本放送協会 画像変換タイミング検出装置
GB2372394B (en) * 2000-12-22 2004-09-22 Matsushita Electric Ind Co Ltd Interpolation apparatus and video signal processing apparatus including the same
JP4806849B2 (ja) * 2001-01-15 2011-11-02 ソニー株式会社 画像処理装置および方法、プログラム、並びに記録媒体
US6799168B1 (en) * 2002-01-18 2004-09-28 Ndsp Corporation Motion object video on film detection and adaptive de-interlace method based on fuzzy logic

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472966A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd テレビジョン受像機および信号検出回路
JPH06105292A (ja) * 1992-04-24 1994-04-15 Deutsche Thomson Brandt Gmbh フィルムモード検出方法および装置
JP2000078535A (ja) * 1998-09-01 2000-03-14 Victor Co Of Japan Ltd 順次走査変換装置及び方法
JP2000341648A (ja) * 1999-05-25 2000-12-08 Pioneer Electronic Corp 映像信号変換装置
JP2001094950A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd ビデオｉｄ信号処理装置
JP2001169252A (ja) * 1999-12-06 2001-06-22 Victor Co Of Japan Ltd 順次走査変換装置及び方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1492344A4 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675572B2 (en) 2004-10-06 2010-03-09 Samsung Electronics Co., Ltd. Image processing device capable of selecting field and method thereof
JP2006237696A (ja) * 2005-02-22 2006-09-07 Nec Electronics Corp プルダウン検出装置及びプルダウン検出方法
JP2006237695A (ja) * 2005-02-22 2006-09-07 Nec Electronics Corp プルダウン検出装置及びプルダウン検出方法
JP2006270912A (ja) * 2005-02-22 2006-10-05 Nec Electronics Corp プルダウン検出装置及びプルダウン検出方法
JP4699776B2 (ja) * 2005-02-22 2011-06-15 ルネサスエレクトロニクス株式会社 プルダウン検出装置及びプルダウン検出方法
JP4732068B2 (ja) * 2005-02-22 2011-07-27 ルネサスエレクトロニクス株式会社 プルダウン検出装置及びプルダウン検出方法
US7999876B2 (en) 2005-02-22 2011-08-16 Renesas Electronics Corporation Pull-down detection apparatus and pull-down detection method
US8189103B2 (en) 2005-02-22 2012-05-29 Renesas Electronics Corporation Pull-down detection apparatus and pull-down detection method
US8330858B2 (en) 2005-02-22 2012-12-11 Renesas Electronics Corporation Pull-down detection apparatus and pull-down detection method
JP2009278326A (ja) * 2008-05-14 2009-11-26 Sony Corp 信号判別装置、信号処理装置、画像表示装置および再生装置
JP2014165886A (ja) * 2013-02-27 2014-09-08 Kddi Corp フィールドオーダ検出装置

Also Published As

Publication number Publication date
CN1647522A (zh) 2005-07-27
JPWO2003084227A1 (ja) 2005-08-11
EP1492344A4 (en) 2010-10-13
JP3865732B2 (ja) 2007-01-10
US20050254792A1 (en) 2005-11-17
US7453518B2 (en) 2008-11-18
EP1492344A1 (en) 2004-12-29
CN1647522B (zh) 2010-04-07

Similar Documents

Publication Publication Date Title
WO2003084227A1 (fr) Dispositif de determination du procede d'interpolation de champ
JP3908802B2 (ja) フィルム・モードを検出する方法
JP3723263B2 (ja) フィルム・モードを検出する方法
US4768092A (en) Image signal conversion device
EP1531625A1 (en) Image processing device and method, video display device, and recorded information reproduction device
JP2000341648A (ja) 映像信号変換装置
JP4538174B2 (ja) 映像信号のテレシネ変換方式検出装置
JP4772562B2 (ja) プルダウン信号検出装置およびプルダウン信号検出方法並びに順次走査変換装置および順次走査変換方法
US7548663B2 (en) Intra-field interpolation method and apparatus
US20060033839A1 (en) De-interlacing method
KR100467625B1 (ko) 프레임 레이트 변환을 이용하는 영상 처리 장치 및 방법
JP4791854B2 (ja) 映像処理回路及び映像処理方法
JP2002369156A (ja) 映像信号変換装置
JP4074306B2 (ja) ２−２プルダウン信号検出装置及び２−２プルダウン信号検出方法
JP2006303910A (ja) フィルムモード検出装置
JPH09224223A (ja) 映像信号処理回路
JP2002330408A (ja) 映像信号処理装置
JP3389984B2 (ja) 順次走査変換装置及び方法
JP4356468B2 (ja) 映像信号処理装置
US8170370B2 (en) Method and apparatus of processing interlaced video data to generate output frame by blending deinterlaced frames
JP4206827B2 (ja) 映像信号処理装置
JP2003204528A (ja) 走査線変換装置
JPH0795441A (ja) テレビジョン信号処理方式
JPS6330078A (ja) 画像信号変換装置
JP2003169300A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003715568

Country of ref document: EP

Ref document number: 10509572

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003581494

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2003807981X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003715568

Country of ref document: EP